CN104364921A - 光电子模块和用于制造光电子模块的方法 - Google Patents

光电子模块和用于制造光电子模块的方法 Download PDF

Info

Publication number
CN104364921A
CN104364921A CN201380028916.1A CN201380028916A CN104364921A CN 104364921 A CN104364921 A CN 104364921A CN 201380028916 A CN201380028916 A CN 201380028916A CN 104364921 A CN104364921 A CN 104364921A
Authority
CN
China
Prior art keywords
contact
semiconductor chip
layer
castable
optoelectronic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380028916.1A
Other languages
English (en)
Other versions
CN104364921B (zh
Inventor
斯特凡·伊莱克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104364921A publication Critical patent/CN104364921A/zh
Application granted granted Critical
Publication of CN104364921B publication Critical patent/CN104364921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

一种光电子模块(202，204，206，208，210，212，214，216)具有至少一个用于发射电磁辐射(118)的半导体芯片(104)。半导体芯片(104)具有：第一导电性的、尤其是p型导电性的层(120)；第二导电性的、尤其是n型导电性的层(124)；放射面(108)和与放射面(108)相对置的接触面(106)。在放射面(108)上施加有接触部(110，117)。由浇注料(102)构成的框架侧向地至少局部地包围半导体芯片(104)，使得放射面(108)和接触面(106)基本上不具有浇注料(102)。第一接触结构(114)至少局部地设置在框架(103)上并且至少局部地设置在接触面(106)上并且用于电接触第一导电性的层(120)。第二接触结构(116，138)至少局部地设置在框架(103)上并且至少局部地设置在放射面(108)的接触部(110，117)上并且用于电接触第二导电性的层(124)。

Description

光电子模块和用于制造光电子模块的方法
技术领域
本发明涉及一种光电子模块和一种用于制造光电子模块的方法。
背景技术
光电子模块能够具有多个半导体芯片，所述半导体芯片设置在载体上。可能的目标能够是：提供具有均匀亮度的面照明设备。然而，此外，出于可布线性和可接触性的原因，多个半导体芯片的对此所必需的布置可能是不利的。
发明内容
本发明的目的是，提出一种光电子模块和一种用于制造光电子模块的方法，所述方法和光电子模块是尤其低成本的。
提出一种具有用于发射电磁辐射的至少一个半导体芯片的光电子模块。半导体芯片具有：第一导电性的、尤其是p型导电性的层；第二导电性的、尤其是n型导电性的层；放射面和与放射面相对置的接触面。在放射面上施加有接触部。由浇注料构成的框架侧向地至少局部地包围至少一个半导体芯片，使得放射面和接触面基本上不具有浇注料。第一接触结构至少局部地设置在框架上并且至少局部地设置在接触面上并且用于电接触第一导电性的层。第二接触结构至少局部地设置在框架上并且至少局部地设置在放射面的接触部上并且用于电接触第二导电性的层。在此尤其有利的是，光学功能和电学功能完全隔离。稍后施加光学元件、尤其是用于空间地混匀电磁辐射的混合元件具有纯光学的功能。放射面上的接触部、第一接触结构和第二接触结构具有纯电学的功能。
将至少一个半导体芯片嵌入到由浇注料构成的框架中并且在框架之上引导接触结构是有利的，因为对至少一个半导体芯片的接触得到简化且成本降低。特别地，根据本发明的模块适合于无接合线的接触。
此外，有利的是，根据本发明，在安放例如为混合元件的光学元件之前，首先实现全部的电连接。这能够实现：在安放光学元件之前，接触结构能够被测试并且在需要时被再处理。
在一个优选的实施方式中，半导体芯片具有大约50μm至大约200μm的棱边长度。多个这样小的半导体芯片对于制造具有均匀亮度的面光源是有利的。
通过使用由浇注料构成的框架，半导体芯片相互间的最小间距能够实现大约为20μm的数值。
框架的厚度基本上对应于半导体芯片的厚度。这是有利的，因为半导体芯片在其侧面上完全由浇注料包围并且不伸出框架。框架的最小可能的厚度为大约100μm。半导体芯片的厚度从外延层的厚度和尤其能导电的施加有外延层的衬底的厚度得出。锗能够用作为这种衬底。框架的厚度在此例如围绕半导体芯片的最大厚度以最多+/-10％、尤其以最多+/-5％波动。
在一个优选的实施方式中，浇注料具有下述材料中的至少一种材料：
-硅树脂
-环氧树脂
-杂化材料。
硅树脂作为浇注料是尤其有利的，因为硅树脂是温度稳定的。此外，硅树脂相对于整个可见光谱范围中的电磁辐射是辐射稳定的。环氧树脂作为浇注料是尤其有利的，因为环氧树脂是便宜的。杂化材料是尤其有利的，因为杂化材料将硅树脂和环氧树脂的优点组合。
在一个优选的实施方式中，具有下述材料中的至少一种材料的颗粒分散到浇注料中：
-二氧化钛(TiO2)，
-氧化铝(Al2O3)，
-氧化锆(ZrO)，
-二氟化钡(BaF2)。
所述颗粒作用为漫反射性的散射颗粒(入射角通常与出射角不同)。散射颗粒能够有利地具有大约500nm至大约3μm的粒度。因此，散射颗粒的直径位于应当散射的光的波长的范围中。
替选于或除了散射颗粒之外，能够将镜面反射性的颗粒(入射角通常等于出射角)引入到浇注料中，所述镜面反射性的颗粒具有下述材料中的至少一种材料：
-银(Ag)，
-铝(Al)，
-量子点。
浇注料中的散射颗粒和镜面反射性的颗粒是有利的，因为所述颗粒将射出的光的至少一部分射回。由此降低浇注料中的吸收损耗。
在一个优选的实施方式中，具有二氧化硅(SiO2)的颗粒分散到浇注料中。这是有利的，因为SiO2颗粒引起浇注料的热膨胀系数的降低。
在一个优选的实施方式中，具有碳黑的颗粒分散到浇注料中。碳黑颗粒的使用对于下述应用是有利的，在所述应用中，应当吸收射到浇注料上的光。
第一和第二接触结构具有能导电的材料。能导电的材料能够具有金属和金属合金。
在一个优选的实施方式中，放射面上的接触部具有透明的接触层，尤其是由氧化铟锡和/或氧化锌构成的接触层。透明的接触层至少局部地、优选整面地覆盖半导体芯片的放射面。在半导体芯片的发光侧上不存在金属的接触结构能够实现半导体芯片的平坦的表面。所述平坦的表面对于电磁辐射从半导体芯片有效地耦合输入到设置在下游的光学元件、如混合元件中是有利的。尤其有利的是，取消通过接合线造成的遮挡。此外，没有由于半导体芯片的放射面上的接合焊盘而损失发光面。
在一个替选的优选的实施方式中，放射面上的接触部具有接触焊盘。接触焊盘覆盖小于30％的、优选小于15％的放射面。接触焊盘能够具有金属、如金或银或者金属合金，并且能够与放射面直接接触。第二接触结构的在框架上伸展的部分和放射面上的接触焊盘之间的电接触通过基本上平坦的导电的接触层来建立。用于制造这种平坦的接触层的工艺在其他的相关文献中、例如在参考文献US2009/0127573中描述，其公开内容在此通过参引明确地并入本文。平坦的层能够具有在5μm和60μm之间、优选在15μm和25μm之间的厚度。平坦的层的宽度能够在5μm和200μm之间、优选在15μm和100μm之间。将上述平坦的层用于接触焊盘的接触是有利的，因为平坦的层具有高的载流能力并且具有相对于常规的接合线的小的结构高度。此外，能够通过上述平坦的层接触相对小的接触焊盘。通过所述相对小的接触焊盘造成的遮挡相对于通过常规的接合线中的相对大的接合焊盘造成的遮挡明显减小。根据本发明的接触焊盘比常规的接合焊盘小10至100的面积系数。
在一个优选的实施方式中，在框架的邻接于接触面的一侧上并且在接触面本身上施加有电绝缘的、尤其由介电材料构成的绝缘层。将尤其为金属的热沉施加到绝缘层上。热沉引起热分散、即引起热量在面积上的分布。这在使用较高功率的半导体芯片时是尤其有利的。散开的热量然后能够经由对流更好地输出给周围空气。
在一个优选的实施方式中，第一接触结构施加在框架的邻接于接触面的一侧上。第二接触结构施加在框架的邻接于放射面的一侧上。
在一个优选的实施方式中，光电子模块具有转换元件。转换元件能够具有硅树脂或者陶瓷材料作为宿主材料。能够将发光材料颗粒嵌入到寄主材料中。转换元件在放射方向上设置在半导体芯片的下游。转换元件是有利的，以便有效地将短波的初级光转换成长波的次级光。发光材料颗粒尤其能够将蓝光转换成黄光。发光材料颗粒能够具有下述材料中的至少一种材料：
-镧掺杂的氧化钇(Y2O3-La2O3)，
-钇铝石榴石(Y3Al5O12)，
-氧化镝(Dy2O3)，
-氮氧化铝(Al23O27N5)或者
-氮化铝(AlN)。
在一个优选的实施方式中，光电子模块具有混合元件。混合元件用于在空间和光谱方面混匀至少一个半导体芯片的电磁辐射。混合元件在放射方向上设置在至少一个半导体芯片的下游。混合元件能够具有下述基体材料中的至少一种基体材料：
-玻璃(SiO2)，
-硅树脂，
-聚甲基丙烯酸甲酯(PMMA)，
-聚碳酸酯(PC)。
玻璃或硅树脂的使用是尤其有利的，因为所述材料的加工是低成本且简单的。
尤其有利的是，在根据本发明使用混合元件时，光学功能和电学功能完全隔离。用于空间混匀电磁辐射的混合元件具有纯光学功能。放射面上的接触部、第一接触结构和第二接触结构具有纯电学的功能。
有利地，能够将散射颗粒嵌入到混合元件的基体材料中。散射颗粒具有下述材料中的至少一种材料：
-二氧化钛(TiO2)，
-氧化铝(Al2O3)，
-氧化锆(ZrO)，
-二氟化钡(BaF2)。
散射颗粒的使用是尤其有利的，因为通过散射颗粒能够降低混合元件的需要用于光混匀的最小厚度。
在一个优选的实施方式中，在框架和混合元件之间至少局部地设置有结构化的镜层、尤其是金属的镜层，或者结构化的散射层、尤其是由硅树脂构成的散射层，散射颗粒分散到所述散射层中。这种镜层或散射层是有利的，因为未耦合输出的光能够射回到混合元件中并且随后能够由光电子模块放射。
结构化的镜层或者结构化的散射层能够设置在框架和混合元件之间，使得模块的半导体芯片由结构化的镜层或结构化的散射层在其放射面上框架状地包围。因此，在运行中产生的电磁辐射穿过结构化的镜层中的或者结构化的散射层中的凹部从放射面射入到混合元件中。
对于光电子模块包括至少两个半导体芯片的情况，将结构化的镜层的或者结构化的散射层的区域设置在模块的直接相邻的半导体芯片之间。结构化的镜层或者结构化的散射层因此也用于相邻的半导体芯片之间的光学耦合输入。
在一个优选的实施方式中，在放射面和混合元件之间设有尤其由硅树脂构成的透明的折射率匹配元件。这种基于硅树脂的匹配元件也称作“Index-Matching-Gel，折射率匹配凝胶”。透明的折射率匹配元件的折射率位于半导体芯片的折射率和混合元件的折射率之间。这是有利的，因为由半导体芯片发射的电磁辐射能够更有效地耦合输入到混合元件中。
在一个优选的实施方式中，相邻的半导体芯片之间的间距基本上相应于混合元件的厚度。“基本上”在此能够表示：混合元件的厚度围绕直接相邻的半导体芯片之间的间距最多以+/-10％、优选以+/-5％波动。厚度的优选值位于1mm和10mm之间、优选位于3mm和6mm之间、尤其优选为4mm。遵守混合元件的厚度与半导体芯片的间距的上述关系是有利的，因为由此能够实现各个半导体芯片的朗伯光放射的充分混合。这能够实现具有基本上均匀的发光面的面照明设备。
在一个优选的实施方式中，设有至少两个半导体芯片。在最简单的情况下，半导体芯片彼此并联连接。在另一个优选的实施方式中，半导体芯片彼此串联连接。串联连接是尤其有利的，因为所述串联连接能够实现到半导体芯片上的基本上均匀的电流分布。在另一个优选的实施方式中，能够并行地对半导体芯片的多个支路通电，其中串行地对每个支路中的半导体芯片通电。
在一个优选的实施方式中，在由浇注料构成的框架中设有至少一个电引线。电引线能够具有金属。电引线能够通过冲压或激光加工从铜膜中制造。替选地，电引线能够具有硅。电引线将半导体芯片的第一接触结构与相邻的半导体芯片的第二接触结构导电连接。电引线对于半导体芯片的串联连接是强制必需的。
根据在此描述的模块的至少一个实施方式，混合元件在其朝向半导体芯片的下侧上具有至少一个腔。腔在此尤其构成为，使得其不完全穿透混合元件。如果模块具有两个或更多个半导体芯片，那么混合元件具有两个或更多个腔，其中混合元件的腔一一对应地与每个半导体芯片相关联。
腔设置在混合元件的朝向半导体芯片的放射面的一侧上。特别地，每个腔都能够包括转换元件，所述转换元件在放射方向上设置在相关联的半导体芯片的下游。例如，转换元件由如硅树脂的基体材料形成，一种或多种发光材料的颗粒引入到基体材料中。每个腔能够完全由转换元件填充，其中不同的腔能够包括不同的转换元件。因此，那么例如可能的是，由不同的转换元件放射不同颜色的光或不同色温的白光。
此外，提出一种用于制造光电子模块的方法。借助该方法尤其能够制造在此描述的模块。这就是说，全部针对模块所描述的特征也为方法公开并且反之亦然。在此，此处描述的方法尤其具有下述步骤：
-将用于发射电磁辐射的至少一个半导体芯片施加到粘贴膜上，其中半导体芯片具有第一导电性的层、第二导电性的层、具有接触部的放射面和与放射面相对置的接触面，其中放射面指向粘贴膜；
-将由浇注料构成的框架例如通过浇注施加到粘贴膜的空出的区域上，使得由浇注料侧向地至少局部地包围半导体芯片；
-将第一接触结构施加到框架上并且施加到接触面上，以用于电接触第一导电性的、例如是p型导电性的层；
-移除粘贴膜；
-将第二接触结构施加到框架上并且施加到放射面的接触部上，以用于电接触第二导电性的、尤其是n型导电性的层。
将粘贴膜用于固定至少一个半导体芯片是有利的，因为足以将半导体芯片置于粘贴膜上，而不必遵守尤其窄的安置公差。粘贴膜的粘附力在此选择成，使得半导体芯片对于随后的方法步骤足够固定地粘附。然而，粘附力必须限制成，使得粘贴膜在施加第一接触结构之后能够从半导体芯片和由浇注料构成的框架上揭除，而没有留下残留物或者损害至少一个半导体芯片。将至少一个半导体芯片浇注在由浇注料构成的框架中并且在框架之上引导接触结构是有利，因为对半导体芯片的接触得到简化且成本降低。此外有利的是，根据本发明，在安放例如为混合元件的光学组件之前，首先实现全部电连接。这能够实现：在安放光学元件之前，接触结构能够被测试并且在需要时被后处理。
第一和第二接触结构的施加能够通过面状地施加金属化部来进行。面状的线路结构的可能的优点是：所述线路结构与传统的线接合中的接合线相比能够具有更高的载流能力。通过面状的线路结构也能够相对于传统的线接合降低光电子器件的结构高度。
将金属化部面状地施加到框架上、施加到放射面上的接触部上和施加到接触面上能够直接结构化地或者通过使用所谓的光敏技术来进行。
替选地，能够将下述方法用于直接结构化地施加金属化部：
-丝网印刷，其中通过应用模板或者覆盖掩模将面状的金属化部施加到框架上和施加到半导体芯片上。在此刮涂能导电的膏。在一个工艺步骤中能够实现大约30μm的金属化部厚度。优选地，为了提高金属化的结构的稳定性和导电能力能够多次重复该工艺步骤。
-分散，其中将金属颗粒和有机介质混合成膏并且借助于细管和注射器通过压缩空气冲击将所述膏施加到框架上。随后将膏干燥并且退火。在此，尤其有利的是，经由参数压力和时间能够实现任意形状的金属化部。通过扩散产生极其好地粘附的金属化层。能够产生金属化层的大约50μm的的厚度。
-喷射，其中从储备容器中通过短的冲击将由能导电的材料构成的小滴施加到框架上。在施加之后将材料硬化。该方法是尤其有利的，因为其无接触地运行。
-将能导电的材料注射到框架上。
在使用光敏技术的情况下，首先将面状的金属化部作为也称作成核层的所谓的种晶层优选通过溅射整面地施加到框架上、施加到接触面上和施加到放射面上，其中包括接触部。在此优选的是，实现大约2μm至3μm的种晶层厚度。优选将由钛和铜构成的层序列用作为用于种晶层的材料。钛和铜优选在一个步骤中溅射，其中钛用作为增附层。将接触结构施加在框架上、施加在接触面上和施加在放射面的接触部上具有下述方法步骤：
-光刻：
将光刻胶通过旋转覆层施加到溅射的种晶层上。然后，将光刻胶干燥。随后将光刻胶经由光掩模曝光。然后使隐藏的图像显影，其中移除光刻胶的经过曝光的区域。替选地，光刻的方法步骤也能够实施为，使得光刻胶的经过曝光的区域在显影之后保持。
-接触结构的电镀加强或电镀。该方法步骤是必需的，因为种晶层的载流能力由于其小的厚度可能过小。在此，在下述区域中将金属的淀积物连续地电化学地沉积在种晶层上，在所述区域中，在显影时移除光刻胶。在电镀时，能够实现直至大约50μm的金属化部的厚度。尤其有利的是15μm和30μm之间的厚度。优选将铜用作为金属化材料。
-移除光刻胶，
-刻蚀掉未由电镀加强部覆盖的种晶层。该步骤预防短路。
用于光电子模块的制造方法尤其对于多个半导体芯片是有利的，因为在所谓的“人工晶片”中能够同时接触浇注的多个半导体芯片。这降低了接触的复杂性。
在一个优选的实施方式中，在施加由浇注料构成的框架的步骤之间进行将至少一个电引线施加到粘贴膜上的步骤。该步骤对于多个半导体芯片的串联连接是强制必需的。
在一个优选的实施方式中，施加由浇注料构成的框架的步骤具有下述子步骤：
-模压成型(英文为Compression Molding)浇注料，所述浇注料至少局部地包围半导体芯片和/或电引线；
-硬化浇注料；
-回磨硬化的浇注料，使得接触面和/或电引线的与粘贴膜相对置的面基本上不具有浇注料。该实施方式是尤其有利的，因为通过回磨的步骤，能够将半导体芯片和电引线置于统一的高度。这降低了在用半导体芯片和电引线装配粘贴膜时所需要的精度。
在一个替选的优选的实施方式中，施加由浇注料构成的框架的步骤具有下述子步骤：
-将尤其由特氟龙构成的覆盖膜施加到接触面上和/或施加到电引线的与粘贴膜相对置的面上；
-将浇注料注射模制到覆盖膜和粘贴膜之间的中间空间中，使得半导体芯片和/或电引线在未由粘贴膜并且未由覆盖膜覆盖的侧部上基本上由浇注料包围；
-硬化浇注料；
-移除覆盖膜。
所述替选的实施方式是尤其有利的，因为在浇注时保持半导体芯片的放射面和接触面不具有浇注料。因此，能够取回磨的子步骤。该实施方式也称作“film assisted molding，膜辅助成型”并且是注射成型(英语为Injection Molding)的特殊情况。
在一个优选的实施方式中，在施加第一接触结构的步骤之后跟随有下述子步骤：
-施加电绝缘的、尤其是介电的层；
-施加尤其为金属的热沉。
该实施方式是尤其有利的，因为热分散能够实现从半导体芯片到周围空气的改进的散热。
在一个优选的实施方式中，在施加第二接触结构的步骤之后跟随着施加混合元件的步骤。所述步骤是有利的，因为混合元件首先能够实现由半导体芯片发射的电磁辐射的空间混匀。
根据方法的一个优选的实施方式，为了形成光电子模块，提供多个设为用于发射电磁辐射的半导体芯片。将多个半导体芯片施加到粘贴膜上。在此，将多个半导体芯片成行并且成列地设置在粘贴膜上。这就是说，在制造公差的范围内，半导体芯片例如在粘贴膜上设置在规则的网格的网格点上、例如设置在矩形的网格的网格点上。
随后，例如通过施加由浇注料构成的框架以及施加第一和第二接触结构的步骤，对由粘贴膜和半导体芯片构成的装置进行所描述的处理。
在至少一个实施方式中，在施加第一和/或第二接触结构之后，即在半导体芯片的布线之后，将由半导体芯片和框架构成的装置穿过框架在行之间和/或在列之间分割以产生缩小的模块。例如，以该方式产生直线形的模块，所述模块沿着半导体芯片的行或者沿着列延伸。直线形的模块的半导体芯片仅沿着其主延伸方向具有直接相邻的半导体芯片。
在另一个方法步骤中，将缩小的模块并排地设置在辅助载体上、例如设置在另一个粘贴膜上，以用于形成光电子模块。在此，将缩小的模块之间的间距选择成，使得不同的直接相邻的缩小的模块中的直接相邻的半导体芯片之间的间距大于在分割之前的直接相邻的半导体芯片之间的间距。
换而言之，在该方法中为相对紧密地并排设置的半导体芯片进行半导体芯片的布线和浇注。然后，半导体芯片之间的间距在至少一个方向上通过分割成缩小的模块和将缩小的模块以相互间更大的间距设置的方式来扩大。
随后，例如借助反射性的或辐射可穿透的浇注料来继续将较小的模块浇注在辅助载体上。
此外，该方法还基于下述知识：半导体芯片的未极其紧密地由半导体芯片占据的面状的布置在半导体芯片布线时产生高的成本。因此，在该方法中，将半导体芯片在下述状态中布线，在所述状态中，所述半导体芯片仍紧密地并排放置。在下一个方法步骤中，半导体芯片的间距在至少一个方向上扩大成，使得在半导体芯片运行时由模块产生具有期望的放射特性的光。为此，例如直线形的模块或条块通过分割产生并且随后必要时重新浇注在辅助载体上。
替选地或附加地，能够进行其他在此描述的方法步骤，例如施加用于空间混匀的混合元件和在混合元件和框架之间施加结构化的镜层或结构化的散射层。
附图说明
在下文中，根据附图详细阐述不同的实施例。相同的、相同类型的或起相同作用的元件在附图中设有相同的附图标记。在附图中示出的元件相互间的大小关系和附图不视为是按照比例的。更确切地说，为了更好的可视性和为了更好的理解能够夸张大地或夸张小地示出个别元件。
图1a示出根据本发明的光电子模块的第一实施例的剖面图；
图1b示出图1a中的根据本发明的光电子模块的俯视图；
图2示出第一半导体芯片的剖面图；
图3示出第二半导体芯片的剖面图；
图4a示出根据本发明的光电子模块的第二实施例的剖面图；
图4b示出图4a中的根据本发明的光电子模块的俯视图；
图5示出根据本发明的制造方法的步骤；
图6示出在实施制造方法的步骤S1之后的中间产物的剖面图；
图7示出在实施制造方法的步骤S1之后的替选的中间产物的剖面图；
图8示出在实施制造方法的步骤S2A时的装置的剖面图；
图9示出在实施制造方法的替选于S2A的步骤S2B时的装置的剖面图；
图10示出在实施制造方法的步骤S2A或S2B之后的中间产物的剖面图；
图11示出在实施制造方法的步骤S3之后的中间产物的剖面图；
图12示出在实施制造方法的可选步骤S4之后的中间产物的剖面图；
图13示出在实施制造方法的步骤S5之后的中间产物的剖面图；
图14示出在实施制造方法的步骤S5之后的替选的中间产物的剖面图；
图15a示出在实施制造方法的步骤S6之后的根据本发明的光电子模块的第三实施例的剖面图；
图15b示出图15a中的根据本发明的光电子模块的俯视图；
图16a示出在实施制造方法的步骤S6之后的根据本发明的光电子模块的第四实施例的剖面图；
图16b示出图16a中的根据本发明的光电子模块的俯视图；
图17示出在实施制造方法的可选步骤S7之后的根据本发明的光电子模块的第五实施例的剖面图；
图18示出在实施制造方法的可选步骤S7之后的根据本发明的光电子模块的第六实施例的剖面图；
图19示出在实施制造方法的可选步骤S7之后的根据本发明的光电子模块的第七实施例的剖面图；
图20示出串联连接的半导体芯片的等效电路图；
图21示出在实施制造方法的步骤S6之后的根据本发明的光电子模块的第八实施例的剖面图；
图22示出并联连接的半导体芯片的等效电路图；
图23A、23B、23C根据示意的俯视图示出在此描述的方法的其他方法步骤。
具体实施方式
图1a示出根据本发明的光电子模块202的第一实施例的剖面图。所述模块202具有用于发射电磁辐射118的半导体芯片104。半导体芯片104具有多个外延层序列(在图1a中未示出，见图2和3)。半导体芯片具有放射面108，所述放射面限定为外延层的下述面，电磁辐射118在所述面上从半导体芯片104中射出。放射面108具有耦合输出结构(作为波纹线示出)，所述耦合输出结构提高电磁辐射118经由放射面108从半导体芯片104中耦合输出的效率。在放射面108上设置有第一接触部，所述第一接触部构成为透明的接触层110。透明当前表示：可见光谱范围中的电磁辐射在没有大的吸收损失的情况下穿过接触层110。透明的接触层110整面地覆盖放射面108。在没有示出的替选的实施例中，透明的接触层110能够仅局部地覆盖放射面108。放射面108与半导体芯片104的接触面106相对置。接触面106用作为半导体芯片104的第二电接触部。由浇注料102构成的框架103侧向地完全地包围半导体芯片104。浇注料102基本上与透明的接触层110的背离半导体芯片104的表面并且与接触层106齐平。放射面108，更确切地说透明的接触层110和接触面106不具有浇注料102。浇注料102的齐平是有利的，因为在这种平坦结构上能够尤其简单地施加稳定的接触结构。在附图中未示出的实施例中，浇注料102仅局部地包围半导体芯片104的侧面。也能够在接触面106与浇注料102的边界处和/或在透明的接触层110与浇注料102的边界处构成阶梯。
在图1a中，第一接触结构114至少局部地设置在框架103上并且至少局部地设置在接触面106上。第一接触结构114用于电接触半导体芯片104的第一导电性的层(在图1a中未示出；见图2和3)。第二接触结构116面状地设置在框架103上并且局部地设置在透明的接触层110上。第二接触结构116用于电接触半导体芯片104的第二导电性的层(在图1a中未示出；见图2和3)。第二接触结构116在透明的接触层110的边缘上具有例如5μm的交叠区域112。通过交叠区域112，第二接触结构116与透明的接触层110机械和电接触，所述透明的接触层整面地覆盖放射面108。仅几微米的交叠区域是有利的，因为放射面108和透明的接触层110的仅一小部分被遮挡。因此，即使在棱边长度例如仅为50μm的小的半导体芯片104的情况下，也能够实现电磁辐射118从半导体芯片104中耦合输出的高的效率。透明的接触层110例如具有氧化铟锡(英文为Indium Tin Oxide(ITO))或氧化锌。
第一接触结构114施加在框架103的邻接于接触面106的一侧上。第二接触结构116施加在框架103的邻接于放射面108和透明的接触层110的一侧上。
浇注料102具有下述材料中的至少一种作为寄主材料：
-硅树脂
-环氧树脂
-杂化材料。
具有下述材料中的至少一种材料的颗粒能够分散到浇注料102中：
-二氧化钛(TiO2)，
-氧化铝(Al2O3)，
-氧化锆(ZrO)，
-二氟化钡(BaF2),
-二氧化硅(SiO2)，
-碳黑。
颗粒在图1a中未示出。
图1b示出图1a中的根据本发明的光电子模块的俯视图。第二接触结构116在全部四侧包围透明的接触层110。这能够实现经由接触层110均匀地对半导体芯片104通电。第二接触结构116在透明的接触层110的全部四侧上具有与透明的接触层110的交叠区域112。第二接触结构116具有比透明的接触层110的宽度大的宽度。在未示出的实施例中，第二接触结构116仅能够接触透明的接触层110的一侧、两侧或三侧。尤其对于棱边长度基本上小于200μm的小的半导体芯片104而言，这对于通电能够是足够的。
图2示出第一半导体芯片104的剖面图。半导体芯片104具有能导电的衬底121，所述衬底在具有接触面106的基础面上结束。衬底121例如能够具有锗或硅。衬底121用作为用于半导体芯片104的后续的外延层的接触和固定机构并且在本申请中视作为半导体芯片104的一部分。在衬底121的下游设置有第一导电性的、尤其p型导电性的层120。在第一导电性的层的下游设置有有源区122。在有源区122的下游设置有第二导电性的、尤其n型导电性的层124。替选地，第一导电性的层120能够是n型传导的并且第二导电性的层124能够是p型传导的。第一导电性的层120、有源区122和第二导电性的层124外延地相叠生长。
电磁辐射118经由放射面108离开半导体芯片104。放射面108具有耦合输出结构，所述耦合输出结构在图2中作为波纹线示出。耦合输出结构例如能够具有棱锥结构，这为了概览性没有详细地在图2中示出。放射面108完全由能导电的、例如由氧化铟锡(英文ITO)构成的透明的接触层110覆盖。电磁辐射118在从放射面108射出之后穿过透明的接触层110。电磁辐射118在透明的接触层110中的吸收在适当的材料选择的情况下是足够小的。透明的接触层110在本申请中不视作为半导体芯片104的组成部分。
图3示出第二半导体芯片104的剖面图。除了接触焊盘117直接地施加在半导体芯片104的放射面108上之外，图3中的半导体芯片104基本上对应于图2中的半导体芯片。接触焊盘117在本申请中不视作为半导体芯片104的组成部分。接触焊盘117具有能导电的金属或金属合金。接触焊盘117具有与图2中的透明的接触层110相同的功能，即对第二导电性的层124通电。接触焊盘117例如覆盖放射面108的小于30％、优选小于15％。
图2和图3中的半导体芯片104的放射面108的棱边长度能够在大约50μm和大约1000μm之间。
半导体芯片104越小，放射面108上的接触焊盘117就应当选择得越小，以便使通过接触焊盘117对电磁辐射118的遮挡最小化。
在图2和图3中示出的有源区122中产生电磁辐射118。有源区122能够是pn结、双异质结构、多量子阱结构(MQW)或者单量子阱结构(SQW)。量子阱结构表示：量子阱(3维)、量子线(2维)和量子点(1维)。
半导体芯片104，更准确地说具有第一导电性的层120、有源区122和第二导电性的层124的外延地相叠生长的层堆能够基于III-V族化合物半导体材料。III-V族化合物半导体材料是有利的，因为在产生辐射时能够实现高的内部量子效率。
半导体芯片104例如具有氮化铝铟镓(AlxInyGa1-x-yN)。在此，适用的是：0≤x≤1，0≤y≤1并且x+y≤1，尤其其中x≠1、y≠1、x≠0和/或y≠0。所述半导体芯片104能够发射从紫外光谱范围经由蓝色光谱范围直至绿色光谱范围的电磁辐射118。
半导体芯片104例如具有磷化铝铟镓(AlxInyGa1-x-yP)。在此，适用的是：0≤x≤1，0≤y≤1并且x+y≤1，尤其其中x≠1、y≠1、x≠0和/或y≠0。所述半导体芯片104能够发射从红色光谱范围直至黄色光谱范围的电磁辐射118。
例如，半导体芯片104能够构成为表面发射器、尤其构成为所谓的薄膜芯片。表面发射器的使用是尤其有利的，因为光能够尤其有效地耦合输入到在下游设置的光学元件、例如混合元件中。薄膜芯片例如能够从公开文献WO 2005081319 A1中已知，其公开内容在此通过参考并入本申请中。
图4a示出根据本发明的光电子模块204的第二实施例的剖面图。图4a中的实施例与图1a中的实施例的区别仅在于对第二导电性的层(在图4a中未示出)进行接触的类型。在其他方面，参考图1a中的第一实施例的实施方案适用。代替图1a中的透明的接触层110，在图4a中在放射面108上施加有接触焊盘117。接触焊盘117通过以平坦的接触层138的形式的第二接触结构来导电接触。术语平坦的接触层138当前用作为与常规的线接合区分开。与接合线相反，平坦的接触层138面状地成型。
图4b示出图4a中的根据本发明的光电子模块204的俯视图。接触焊盘117直接地施加在放射面108上。接触焊盘117经由平坦的接触层138来电接触。平坦的接触层138在当前的实施例中具有与图1b的实施例中的第二接触结构116相同的功能。平坦的接触层138能够具有长形条带的形状。平坦的接触层138具有垂直于其主延伸方向的5μm至150μm的、优选10μm至50μm的延伸(宽度)。平坦的接触层138的要选择的宽度与应当接触的接触焊盘117的大小和必要的载流能力相关。平坦的接触层138例如能够具有5μm至60μm的、优选15μm至25μm的厚度。
图5示出用于制造光电子模块的根据本发明的方法的步骤S1至S7。
在步骤S1中，将用于发射电磁辐射118的至少一个半导体芯片104施加到粘贴膜132上。半导体芯片104具有放射面108和与放射面108相对置的接触面106。在放射面108上沿放射方向施加透明的接触层110。在施加时，半导体芯片104的放射面108进而还有透明的接触层110指向粘贴膜132。将至少一个例如由铜或硅构成的电引线130施加到粘贴膜132上。在未示出的实施例中，能够弃用电引线130。
在图6中示出在实施步骤S1之后的中间产物302。在放射方向上在两个半导体芯片104的下游设置的透明的接触层110以其平坦的表面直接地粘附在粘贴膜132上。由此，这两个半导体芯片104为了制造方法的后续的步骤机械地固定在粘贴膜132上。同样地，两个电引线130设置在粘贴膜132上。在未示出的实施例中，步骤S1的中间产物具有多个半导体芯片104或单个半导体芯片104。在未示出的实施例中，步骤S1的中间产物不具有、具有一个或多个电引线130。
在图7中示出在实施步骤S1之后的替选于图6的中间产物304。两个半导体芯片104和两个电引线130固定在粘贴膜132上。放射面108和接触焊盘117与粘贴膜132直接接触。在未示出的实施例中，步骤S1的中间产物具有单个半导体芯片104或多个半导体芯片104。在未示出的实施例中，步骤S1的中间产物不具有、具有一个或多个电引线130。
在步骤S1中，半导体芯片104和电引线130仅安置在粘贴膜132上。不需要将半导体芯片104和电引线130单独地粘贴或焊接到载体上。
在步骤S2中，将由浇注料102构成的框架103施加到粘贴膜132的空出的区域上，使得半导体芯片104侧向地至少局部地由浇注料102包围。半导体芯片104的接触面106和放射面108或者透明的接触层110基本上不具有浇注料102。步骤S2能够借助两个不同的方法S2A或S2B实施并且产生相同的中间产物310。
在变型形式S2A中，模压成型浇注料102，所述浇注料至少局部地包围半导体芯片104和/或电引线130。在图8中示出在实施步骤S2A时的装置的剖面图。该装置称作为中间产物306。说明模压成型(英文为Compression Molding)的步骤。模具140的底部围住粘贴膜132，在所述粘贴膜上粘贴有两个半导体芯片104和两个电引线130。模具的盖142与底部140形成空腔，所述空腔用浇注料102、例如用硅树脂填充。浇注料102完全地包围半导体芯片104的和电引线130的未由粘贴膜132覆盖的面。在挤压的步骤之后，将浇注料102硬化。硬化能够通过热能的作用或通过例如UV范围中的电磁辐射的射入来进行。随后，回磨硬化的浇注料102，使得两个半导体芯片104的接触面106和两个电引线130的与粘贴膜132相对置的面基本上没有浇注料102。
在变型形式S2B中通过注射成型(英语为Injection Molding)引入浇注料102。图9示出在实施替选的步骤S2B时的装置的剖面图。该装置称作为中间产物308。说明注射成型的步骤。将粘贴膜132与两个半导体芯片104和两个电引线130设置在模具的承载件144上。随后，将例如由特氟龙构成的覆盖膜146施加到两个半导体芯片104的接触面106和两个电引线130的与粘贴膜132相对置的面上。随后，将浇注料102注射到覆盖膜146和粘贴膜132之间的中间空间中，使得半导体芯片104和电引线130在没有由粘贴膜132并且没有由覆盖膜146覆盖的侧上完全由浇注料102包围。随后，将浇注料102硬化。随后，移除覆盖膜146。注射成型的所述特殊情况也称作为膜辅助成型(英语为“filmassisted molding”)。
粘贴膜132例如是塑料膜，所述塑料膜在两侧上有粘性。粘贴膜132的施加有半导体芯片104和电引线130的一侧在所有存在的温度下保持有粘性。粘贴膜132的指向模制工具的金属承载件140、144的一侧从特定的温度起丧失其粘性(英语为Thermo Release)。粘贴膜132因此从特定的温度起自动地从模制工具的承载件140、144脱离。
图10示出在实施步骤S2A和S2B之后的中间产物310的剖面图。两个半导体芯片104和两个电引线130在其侧面上完全由硬化的浇注料102包围。硬化的浇注料102形成围绕两个半导体芯片104和两个电引线130的框架103。框架103与半导体芯片104的接触面106并且与电引线130的与粘贴膜132相对置的面齐平。在未示出的中间产物中，能够在框架103和接触面106之间和/或在框架103和电引线130的与粘贴膜相对置的面之间构成阶梯。半导体芯片104的接触面106和电引线的与粘贴膜132相对置的面完全不具有浇注料102。中间产物310与是否根据变型形式S2A或变型形式S2B实施方法步骤S2无关地得到。
在步骤S3中将第一接触结构114施加到框架103的与粘贴膜132相对置的面上、施加到半导体芯片104的接触面106上并且施加到电引线130的与粘贴膜132相对置的面上。第一接触结构114例如能够通过光刻、丝网印刷或喷射来施加。接触结构114例如具有金属、如铜或者金属合金。图11示出在实施步骤S3之后的中间产物312的剖面图。第一接触结构114分别将半导体芯片104的接触面106与电引线130连接。
在可选步骤S4中，将电绝缘的、尤其是介电的层134施加到第一接触结构114上并且施加到由浇注料102构成的框架103的与粘贴膜132相对置的一侧的未由第一接触结构114覆盖的区域上。随后，将尤其为金属的热沉136施加到电绝缘的层134上。图12示出在实施可选步骤S4之后的中间产物314。
在图8、9、10、11和12中仅示出下述半导体芯片104，所述半导体芯片作为接触部在放射面108上具有透明的接触层110。然而，当代替透明的接触层110将接触焊盘117作为接触部施加在放射面108上时，制造方法相同地进行。
在步骤S5中移除粘贴膜132。例如，粘贴膜132能够通过简单地揭除来移除。图13和图14示出在实施步骤S5之后的中间产物316和318的剖面图。在图13中示出半导体芯片104，所述半导体芯片的放射面108完全由透明的接触层110覆盖。透明的接触层110完全不具有浇注料102。在图14中示出半导体芯片104，其中接触焊盘117直接地施加到放射面108上。接触焊盘117和放射面108完全不具有浇注料102。此外，图13和图14示出电引线130，所述电引线的与第一接触结构114相对置的面完全不具有浇注料102。由此，半导体芯片104和电引线130设计用于施加第二接触结构116。
在步骤S6中，将第二接触结构116、138施加到由浇注料102构成的框架103上、施加到放射面108上的接触部110、117上以用于电接触半导体芯片104的第二导电性的层(在图15a中未示出)并且施加到电引线130上。第二接触结构116例如能够具有金属、如铜或者金属合金。第二接触结构116例如能够通过光刻、丝网印刷或喷射来施加。
在图15a和15b中示出实施步骤S6之后的最终产物206。图15a示出根据本发明的光电子模块206的第三实施例的剖面图。图15b示出图15a中的根据本发明的光电子模块206的俯视图。光电子模块206具有分别带有透明的接触层110的两个半导体芯片104。电引线130分别将第一半导体芯片104的第一接触结构114与相邻的半导体芯片104的第二接触结构116导电连接。第二接触结构116与透明的接触层110电接触并且从全部四侧对所述接触层通电(见图15b)。第二接触层116面状地施加到框架103上并且具有与透明的接触层110的例如5μm的交叠区域112。这两个半导体芯片104彼此串联连接。对此，强制地需要电引线130。在框架103的邻接于接触面106的一侧上施加电绝缘的绝缘层134。在绝缘层134上施加尤其为金属的热沉136。
替选于光电子模块206的光电子模块208作为步骤S6的最终产物在图16a和16b中示出。图16a示出根据本发明的光电子模块208的第四实施例的剖面图。图16b示出图16a中的根据本发明的光电子模块208的俯视图。光电子模块208的热沉136和绝缘层134的装置、第一接触结构114与光电子模块206相同。图16a和16b中的两个半导体芯片104串联连接。第二接触结构构成为平坦的接触层138，所述接触层将电引线130与两个半导体芯片104的放射面108上的接触焊盘117导电连接。平坦的接触结构138的和接触焊盘117的特性和尺寸例如在图4a和4b中描述。
在可选步骤S7中，将混合元件154安放到在图15a中示出的装置上。混合元件用于将电磁辐射118在空间和光谱方面混匀，所述电磁辐射由半导体芯片104放射。图17示出在实施制造方法的可选步骤S7之后的根据本发明的光电子模块210的第五实施例的剖面图。热沉136、电绝缘的层134、第一接触结构114、框架103、两个半导体芯片104与所属的放射面108和施加在放射面108上的透明的接触层110以及第二接触结构116与图15a中的实施例相同。半导体芯片104如在图15a的实施例中那样彼此串联连接。与图15a和15b中的光电子模块206相反，在光电子模块210中设有混合元件154。混合元件154沿放射方向设置在半导体芯片104的下游。混合元件154的厚度155基本上对应于相邻的半导体芯片104之间的间距159。厚度155例如能够具有在1mm和10mm之间、优选在3mm和6mm之间、尤其优选为4mm的数值。混合元件154例如能够具有玻璃(SiO2)或聚甲基丙烯酸甲酯(PMMA)。
在混合元件154的背离框架103的面上例如能够设置有耦合输出层156。耦合输出层156能够作为混合元件154的表面的粗糙部来实现。耦合输出层156是有利的，因为更多的光能够离开混合元件154。混合元件154的粗糙部能够在制造混合元件154时或者后续地制造。粗糙部例如能够具有棱锥结构。棱锥例如能够通过溅镀工艺在混合元件154的表面中示出。耦合输出结构的大小位于由半导体芯片104发射的光的一个或多个波长的范围中，例如在50nm和5μm之间、尤其在100nm和1μm之间。在由框架103、半导体芯片104和电引线130构成的单元和混合元件154之间设置有下述元件。在放射面108上，更确切地说在透明的接触层110上设有尤其由硅树脂构成的透明的折射率匹配元件157。透明的折射率匹配元件157的折射率的数值位于半导体芯片104的折射率的数值和混合元件154的折射率的数值之间。玻璃的折射率对于可见光谱范围中的光而言大约为1.4。PMMA的折射率大约为1.49。InGaN半导体芯片的折射率大约为2.4。InGaAlP半导体芯片的折射率大约为3.5。优选地，将折射率大约为1.6的高折射率的HRI硅树脂用于折射率匹配元件157。
将结构化的镜层152或替选地将结构化的散射层153设置在框架103的下游。结构化的镜层152例如能够是尤其由银构成的金属的镜层。结构化的散射层153例如能够具有硅树脂，将散射颗粒分散到所述硅树脂中(在图17中未示出)。
结构化的镜层152或者散射层153例如经由连接介质150与框架103连接。连接介质150例如能够是硅树脂粘结剂。连接介质150和折射率匹配元件157例如能够由相同的材料制成并且同时以相同的工艺制造。
透明的折射率匹配元件157填充整个空腔，所述空腔通过透明的接触层110的平坦的表面、第二接触结构116、结构化的散射层153或者结构化的镜层152和混合元件154形成。
图18示出在实施制造方法的可选步骤S7之后的根据本发明的光电子模块212的第六实施例的剖面图。光电子模块212与图17中的光电子模块210的区别仅在于：将转换元件158引入到混合元件154中。转换元件158在放射方向上设置在透明的折射率匹配元件157和半导体芯片104的下游。转换元件158例如能够具有硅树脂，在所述硅树脂中嵌入有例如由钇铝石榴石(YAG)构成的发光材料颗粒。混合元件中的容纳转换元件158的腔能够通过热压成型或者通过主模具(Master)的铸造来产生。
图19示出在实施制造方法的可选步骤S7之后的根据本发明的光电子模块214的第七实施例的剖面图。光电子模块214基本上对应于光电子模块212。仅转换元件158不同地设置。转换元件158设置在结构化的散射层153或结构化的镜层152的凹部中。换而言之，转换元件158填充在对图18的描述中限定的空腔的大部分。换而言之，转换元件158设置在混合元件154和折射率匹配元件157之间。
图20示出例如五个串联连接的半导体芯片104的等效电路图402。通过第一外部端子410和第二外部端子412对半导体芯片104通电。图21示出在实施制造方法的步骤S6之后的根据本发明的光电子模块216的第八实施例的剖面图。两个半导体芯片104经由第一接触结构114和第二接触结构116彼此并联连接。示例性地，示出透明的接触层110作为放射面108上的接触部。在未示出的实施例中，能够使用金属的接触焊盘117作为放射面108上的具有相同功能的接触部。不需要电引线130。可选地，在步骤S7中，能够将混合元件154在放射方向上设置在半导体芯片104的下游。具有并联连接的半导体芯片104的这种光电子模块未在附图中示出，因为除了半导体芯片104的并联连接之外，针对具有串联连接的半导体芯片104的光电子模块(例如图17、18和19)描述的内容适用。
图22示出例如五个并联连接的半导体芯片104的等效电路图404。通过第一外部端子410和第二外部端子412对半导体芯片通电。
在光电子模块210、212、214和216中分别经由放射面108上的透明的接触层110接触半导体芯片104。替选地，半导体芯片104能够经由放射面108上的接触焊盘117来接触。因为具有带有接触焊盘117的半导体芯片104的光电子模块在其他方面对应于具有透明的接触层110的光电子模块，所以放弃具有接触焊盘117的半导体芯片104的其他实施例。
图23a、23b、23c根据示意的俯视图示出在此描述的方法的其他方法步骤。
在图23a的示意的俯视图中，示意地示出在此描述的光电子模块，其中多个半导体芯片104以行501和列502设置在粘贴膜上并且由框架103包围。此外，半导体芯片104至少已经布线，这就是说，已经施加第一和/或第二接触结构114、116、138。在此，接触结构为了更好的概览性在图23a中未示出。
在图23b的随后的方法步骤中，跟随着在列502之间分割由半导体芯片104和框架103构成的装置。由此形成缩小的模块217，所述模块当前是直线形的模块，见图23c。
将缩小的模块217设置在辅助载体504上，例如设置在另外的粘贴膜上。例如，具有外延层序列的直接相邻的半导体芯片104之间的间距159与在分割之前的直接相邻的半导体芯片之间的间距159相比增大，所述外延层序列与不同的直接相邻的缩小的模块217相关联。
在下一方法步骤中，通过将浇注料引入到缩小的模块217之间以形成另一框架103’，例如又能够将各个缩小的模块217连接成较大的光电子模块。
以所述方式形成光电子模块，其中降低光电子半导体芯片的布设密度。
为了说明所基于的思想，光电子模块和用于制造光电子模块的方法根据一些实施例来描述。实施例在此不限制于特定的特征组合。即使仅结合特殊的实施例或各个实施例描述一些特征和设计方案，这能够分别与其他实施例中的其他特征组合。同样可行的是，在实施例中，删除或添加各个示出的特征或特殊的实施方案，只要保持实现普遍技术教导。
即使以特定的顺序描述用于制造光电子模块的方法，那么显而易见的是，在本公开中描述的每个方法能够以任意其他的、有意义的顺序执行，其中也能够删除或添加方法步骤，只要没有偏离所描述的技术教导的基本思想。
附图标记列表
102    浇注料
103    由浇注料102构成的框架
103’  另一框架
104    半导体芯片
106    接触面
108    放射面
110    透明的接触层
112    第二接触结构116的交叠区域
114    第一接触结构
116    第二接触结构
117    放射面108上的接触焊盘
118    电磁辐射
120    第一导电性的层(例如p型导电性)
121    导电衬底
122    有源区
124    第二导电性的层(例如n型导电性)
130    电引线
132    粘贴膜
134    电绝缘的层
136    热沉
138       作为第二接触结构116的平坦的接触层(CPHF)
140       模具的底部
142       模具的盖
144       模具的承载件
146       覆盖膜
150       连接介质
152       结构化的镜层
153       结构化的散射层
154       混合元件
155       混合元件154的厚度
156       耦合输出层
157       折射率匹配元件
158       转换元件
159       相邻的半导体芯片104之间的间距
202至216  光电子模块
217       缩小的模块
302至318  制造方法的中间产物
402至404  等效电路图
410       第一外部的电端子
412       第二外部的电端子
501       行
502       列
503    分隔线
504    辅助载体

Claims (19)

1.一种光电子模块(202，204，206，208，210，212，214，216)，所述光电子模块具有：
-至少一个用于发射电磁辐射(118)的半导体芯片(104)，所述半导体芯片具有：第一导电性的、尤其是p型导电性的层(120)；第二导电性的、尤其是n型导电性的层(124)；放射面(108)和与所述放射面(108)相对置的接触面(106)；
-在所述放射面(108)上的接触部(110，117)；
-由浇注料(102)构成的框架(103)，所述框架侧向地至少局部地包围所述半导体芯片(104)，使得所述放射面(108)和所述接触面(106)基本上不具有所述浇注料(102)；
-第一接触结构(114)，所述第一接触结构至少局部地设置在所述框架(103)上并且至少局部地设置在所述接触面(106)上，以用于电接触所述第一导电性的层(120)；和
-第二接触结构(116，138)，所述第二接触结构至少局部地设置在所述框架(103)上并且至少局部地设置在所述放射面(108)的所述接触部(110，117)上，以用于电接触所述第二导电性的层(124)。
2.根据上一项权利要求所述的光电子模块，其中
-所述放射面(108)上的所述接触部具有透明的接触层(110)，其中所述透明的接触层(110)整面地覆盖所述放射面(108)，
-所述放射面(108)不具有金属的接触结构并且不具有接触焊盘，和
-所述透明的接触层(110)与所述接触结构(116，138)直接接触。
3.根据上述权利要求中的任一项所述的光电子模块，其中所述第一接触结构(114)施加在所述框架(103)的邻接于所述接触面(106)的一侧上，并且其中所述第二接触结构(116，138)施加在所述框架(103)的邻接于所述放射面(108)的一侧上。
4.根据上述权利要求中的任一项所述的光电子模块，其中在所述框架(103)的邻接于所述接触面(106)的一侧上并且在所述接触面(106)上施加有电绝缘的绝缘层(134)，并且在所述绝缘层(134)上施加有尤其为金属的热沉(136)。
5.根据上述权利要求中的任一项所述的光电子模块，所述光电子模块具有用于空间地混匀电磁辐射的混合元件(154)，其中所述混合元件(154)沿放射方向设置在所述半导体芯片(104)的下游。
6.根据权利要求5所述的光电子模块，其中在所述框架(103)和所述混合元件(154)之间至少局部地设置有结构化的镜层(152)或结构化的散射层(153)。
7.根据权利要求5或6所述的光电子模块，其中在所述放射面(108)和所述混合元件(154)之间存在透明的折射率匹配元件(157)，其中透明的所述折射率匹配元件(157)的折射率位于所述半导体芯片(104)的折射率和所述混合元件(154)的折射率之间。
8.根据上述权利要求中的任一项所述的光电子模块，所述光电子模块具有至少两个半导体芯片(104)。
9.根据权利要求8所述的光电子模块，其中至少两个所述半导体芯片(104)彼此串联连接和/或彼此并联连接。
10.根据权利要求8或9所述的光电子模块，其中所述混合元件(154)的厚度(155)基本上相应于相邻的半导体芯片(104)之间的间距(159)。
11.根据权利要求8至10中的任一项所述的光电子模块，所述光电子模块在所述框架(103)中具有至少一个电引线(130)，其中所述电引线(130)将一个半导体芯片(104)的所述第一接触结构(114)与相邻的半导体芯片(104)的所述第二接触结构(116，138)导电连接。
12.根据权利要求5至11中的任一项所述的光电子模块，其中所述混合元件(154)在其朝向至少一个所述半导体芯片(104)的下侧上具有至少一个腔，所述腔用转换元件(158)填充，其中所述腔沿放射方向设置在半导体芯片(104)的下游。
13.一种用于制造光电子模块(202，204，206，208，210，212，214，216)的方法，所述方法具有下述步骤：
-将用于发射电磁辐射(118)的至少一个半导体芯片(104)施加到粘贴膜(132)上，其中所述半导体芯片(104)具有第一导电性的层(120)、第二导电性的层(124)、具有接触部(110，117)的放射面(108)和与所述放射面(108)相对置的接触面(106)，并且其中所述放射面(108)指向所述粘贴膜(132)；
-将由浇注料(102)构成的框架(103)施加到所述粘贴膜(132)的空出的区域上，使得由浇注料(102)侧向地至少局部地包围所述半导体芯片(104)；
-将第一接触结构(114)施加到所述框架(103)上并且施加到所述接触面(106)上，以用于电接触第一导电性的、尤其是p型导电性的层(120)；
-移除所述粘贴膜(132)；
-将第二接触结构(116，138)施加到所述框架(103)上并且施加到所述放射面(108)的所述接触部(110，117)上，以用于电接触第二导电性的、尤其是n型导电性的层(124)。
14.根据权利要求13所述的方法，其中在施加由浇注料(102)构成的所述框架(103)的步骤之前进行将至少一个电引线(130)施加到所述粘贴膜(132)上的步骤。
15.根据权利要求13或14所述的方法，其中施加由浇注料(102)构成的所述框架(103)的步骤具有下述子步骤：
-模压成型所述浇注料(102)，所述浇注料至少局部地包围所述半导体芯片(104)和/或所述电引线(130)；
-硬化所述浇注料(102)；
-回磨硬化的所述浇注料(102)，使得所述接触面(106)和/或所述电引线(130)的与所述粘贴膜(132)相对置的面基本上不具有浇注料(102)。
16.根据权利要求13或14所述的方法，其中施加由浇注料(102)构成的所述框架(103)的步骤具有下述子步骤：
-将尤其由特氟龙构成的覆盖膜(146)施加到所述接触面(106)上和/或施加到所述电引线(130)的与所述粘贴膜(132)相对置的面上；
-将所述浇注料(102)注射成型到覆盖膜(146)和粘贴膜(132)之间的中间空间中，使得所述半导体芯片(104)和/或所述电引线(130)在没有由所述粘贴膜(132)并且没有由所述覆盖膜(146)覆盖的侧部上基本上由浇注料(102)包围；
-硬化所述浇注料(102)；
-移除所述覆盖膜(146)。
17.根据权利要求13至16中的任一项所述的方法，其中在施加所述第一接触结构(114)的步骤之后跟随下述子步骤：
-施加电绝缘的、尤其是介电的层(134)；
-将尤其为金属的热沉(136)施加到所述电绝缘的层(134)上。
18.根据权利要求13至17中的任一项所述的方法，其中在施加所述第二接触结构(116，138)的步骤之后跟随施加用于空间混匀电磁辐射的混合元件(154)的步骤。
19.根据权利要求13至18中的任一项所述的方法，其中
-将多个半导体芯片(104)施加到所述粘贴膜(132)上，
-将所述多个半导体芯片(104)以行(501)和列(502)的方式设置在所述粘贴膜(132)上，
-在施加所述第一和/或第二接触结构(114，116，138)之后，将由半导体芯片(104)和框架(103)构成的装置在所述行(501)之间和/或在所述列(502)之间分割以产生缩小的模块(217)，
-将所述缩小的模块(217)并排地设置在辅助载体上以形成所述光电子模块，其中不同的直接相邻的缩小的模块(217)中的直接相邻的半导体芯片(104)之间的间距(159)大于在分割之前的直接相邻的半导体芯片(104)之间的间距(159)。
CN201380028916.1A 2012-06-01 2013-05-15 光电子模块和用于制造光电子模块的方法 Active CN104364921B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012209325.7A DE102012209325B4 (de) 2012-06-01 2012-06-01 Optoelektronisches Modul
DE102012209325.7 2012-06-01
PCT/EP2013/060053 WO2013178469A1 (de) 2012-06-01 2013-05-15 Optoelektronisches modul und verfahren zur herstellung eines optoelektronischen moduls

Publications (2)

Publication Number Publication Date
CN104364921A true CN104364921A (zh) 2015-02-18
CN104364921B CN104364921B (zh) 2017-05-03

Family

ID=48463987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380028916.1A Active CN104364921B (zh) 2012-06-01 2013-05-15 光电子模块和用于制造光电子模块的方法

Country Status (7)

Country Link
US (1) US9209372B2 (zh)
EP (1) EP2856523B1 (zh)
JP (1) JP6066148B2 (zh)
KR (1) KR20150022868A (zh)
CN (1) CN104364921B (zh)
DE (1) DE102012209325B4 (zh)
WO (1) WO2013178469A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676365A (zh) * 2018-07-02 2020-01-10 约翰内斯·海德汉博士有限公司 用于制造用于位置测量装置的传感器单元的光源的方法以及位置测量装置
CN110676366A (zh) * 2018-07-02 2020-01-10 约翰内斯·海德汉博士有限公司 位置测量装置及其传感器单元的光源的制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6435594B2 (ja) * 2012-12-21 2018-12-12 東レ株式会社 シリコーン樹脂組成物
US9380697B2 (en) * 2014-01-28 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Electronic device and manufacturing method for same
DE102014112883A1 (de) * 2014-09-08 2016-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US20190348579A1 (en) 2017-02-02 2019-11-14 Citizen Electronics Co., Ltd. Led package and method for manufacturing same
WO2018145745A1 (en) * 2017-02-09 2018-08-16 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
KR102385937B1 (ko) * 2017-03-31 2022-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지 및 이를 포함하는 광 어셈블리
KR102549171B1 (ko) 2017-07-12 2023-06-30 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
US10680147B2 (en) 2017-11-24 2020-06-09 Osram Oled Gmbh Method of producing a lighting device
JP6756346B2 (ja) * 2018-06-29 2020-09-16 日亜化学工業株式会社 発光モジュールの製造方法
DE102019104986A1 (de) * 2019-02-27 2020-08-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102019134904A1 (de) * 2019-12-18 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zum betreiben eines optoelektronischen halbleiterbauelements
JP7057528B2 (ja) * 2020-09-10 2022-04-20 日亜化学工業株式会社 発光装置
DE102020124008A1 (de) 2020-09-15 2022-03-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines packages und optoelektronische vorrichtung
DE102021113047A1 (de) 2021-05-19 2022-11-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anzeigeelement und verfahren
DE102022102494A1 (de) * 2022-02-02 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelementepackage und verfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752072A (en) * 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
CN101681969A (zh) * 2007-06-29 2010-03-24 欧司朗光电半导体有限公司 用于制造多个光电子器件的方法和光电子器件
WO2011092072A1 (de) * 2010-01-29 2011-08-04 Osram Opto Semiconductors Gmbh Beleuchtungsvorrichtung
CN102165588A (zh) * 2008-09-26 2011-08-24 欧司朗光电半导体有限公司 具有支承衬底和多个发射辐射的半导体器件的光电子模块及其制造方法
DE102010031732A1 (de) * 2010-07-21 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003056876A2 (en) * 2001-12-14 2003-07-10 Digital Optics International Corporation Uniform illumination system
DE10229067B4 (de) * 2002-06-28 2007-08-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
TWI347022B (en) 2004-02-20 2011-08-11 Osram Opto Semiconductors Gmbh Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
US7858994B2 (en) 2006-06-16 2010-12-28 Articulated Technologies, Llc Solid state light sheet and bare die semiconductor circuits with series connected bare die circuit elements
US7217956B2 (en) 2004-03-29 2007-05-15 Articulated Technologies, Llc. Light active sheet material
DE102004050371A1 (de) 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102007009351A1 (de) * 2007-02-23 2008-08-28 Noctron Holding S.A. Leuchtmittel
DE102008057350A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
DE102009022966A1 (de) 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
DE102010028407B4 (de) 2010-04-30 2021-01-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
DE102011011139B4 (de) 2011-02-14 2023-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752072A (en) * 1980-09-16 1982-03-27 Tokyo Shibaura Electric Co Display unit
CN101681969A (zh) * 2007-06-29 2010-03-24 欧司朗光电半导体有限公司 用于制造多个光电子器件的方法和光电子器件
CN102165588A (zh) * 2008-09-26 2011-08-24 欧司朗光电半导体有限公司 具有支承衬底和多个发射辐射的半导体器件的光电子模块及其制造方法
WO2011092072A1 (de) * 2010-01-29 2011-08-04 Osram Opto Semiconductors Gmbh Beleuchtungsvorrichtung
DE102010031732A1 (de) * 2010-07-21 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676365A (zh) * 2018-07-02 2020-01-10 约翰内斯·海德汉博士有限公司 用于制造用于位置测量装置的传感器单元的光源的方法以及位置测量装置
CN110676366A (zh) * 2018-07-02 2020-01-10 约翰内斯·海德汉博士有限公司 位置测量装置及其传感器单元的光源的制造方法

Also Published As

Publication number Publication date
JP6066148B2 (ja) 2017-01-25
CN104364921B (zh) 2017-05-03
KR20150022868A (ko) 2015-03-04
EP2856523A1 (de) 2015-04-08
US20150108511A1 (en) 2015-04-23
WO2013178469A1 (de) 2013-12-05
DE102012209325B4 (de) 2021-09-30
DE102012209325A1 (de) 2013-12-05
EP2856523B1 (de) 2020-09-02
US9209372B2 (en) 2015-12-08
JP2015518284A (ja) 2015-06-25

Similar Documents

Publication Publication Date Title
CN104364921B (zh) 光电子模块和用于制造光电子模块的方法
US11784294B2 (en) Vertical solid-state transducers having backside terminals and associated systems and methods
TWI663753B (zh) 在組裝模組中填充有機或無機液體的方法
CN103811623B (zh) 发光器件
CN102265399B (zh) 光电子投影装置
US7560741B2 (en) Lighting module and method for the production thereof
CN104201173B (zh) 发光器件封装和照明系统
CN105826448B (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
US20110136271A1 (en) Method of Producing Semiconductor Components
CN102163681B (zh) 发光装置及其制造方法和照明系统
US20090212316A1 (en) Surface-mounted optoelectronic semiconductor component and method for the production thereof
CN104221173A (zh) 发光半导体器件和用于制造发光半导体器件的方法
CN102148305B (zh) 发光器件、发光器件封装
US8835972B2 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
CN103199170A (zh) 系统级光电结构及其制作方法
US11069844B2 (en) Light emitting device and method for manufacturing light emitting device
CN102315346A (zh) 发光器件及其制造方法
CN105552189A (zh) 发光器件封装和包括该封装的发光设备
CN204516800U (zh) 发光模块及照明装置
KR100993045B1 (ko) 발광소자 칩 및 발광소자 패키지
KR101039974B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2228835B1 (en) Light emitting device, light emitting device package and lighting system including the same
CN100474640C (zh) 半导体发光器件和子支架及其形成方法
US11239396B2 (en) Light emitting device and method for manufacturing a light emitting device
KR20130065098A (ko) 발광소자 패키지 및 이를 포함하는 조명시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant