CN102598288B - 用于制造带有承载衬底上的结构元件的布置的方法和布置以及用于制造半成品的方法和半成品 - Google Patents

用于制造带有承载衬底上的结构元件的布置的方法和布置以及用于制造半成品的方法和半成品 Download PDF

Info

Publication number
CN102598288B
CN102598288B CN201080042820.7A CN201080042820A CN102598288B CN 102598288 B CN102598288 B CN 102598288B CN 201080042820 A CN201080042820 A CN 201080042820A CN 102598288 B CN102598288 B CN 102598288B
Authority
CN
China
Prior art keywords
spacer element
manufacture
cavity
structural detail
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080042820.7A
Other languages
English (en)
Other versions
CN102598288A (zh
Inventor
于尔根·莱布
西蒙·毛斯
乌利·汉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MSG LITHOGLAS AG
Original Assignee
MSG LITHOGLAS AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MSG LITHOGLAS AG filed Critical MSG LITHOGLAS AG
Publication of CN102598288A publication Critical patent/CN102598288A/zh
Application granted granted Critical
Publication of CN102598288B publication Critical patent/CN102598288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及用于制造带有在承载衬底(20)上的结构元件(22)的布置的方法，其中，该方法包括下列步骤：在顶衬底(3)的背侧上制造间隔元件(1)；在承载衬底(20)的顶面上布置结构元件(22)；并且在承载衬底(20)上布置在顶衬底(3)上形成的间隔元件(1)，以如下方式，即，将结构元件布置在至少一个空腔(23)中，并且将该空腔封闭。此外，本发明涉及布置、制造用于结构元件布置的半成品的方法、以及用于结构元件布置的半成品。

Description

用于制造带有承载衬底上的结构元件的布置的方法和布置以及用于制造半成品的方法和半成品
技术领域
本发明涉及用于制造带有承载衬底上的结构元件的布置的方法和布置，以及用于制造半成品的方法和半成品。
背景技术
特别是与电子结构元件相关联的如下布置是公知的，在这些布置中电子结构元件施加在承载衬底、例如半导体材料上。对布置做出了各种不同的建议，在所述布置中将结构元件布置在空腔中，这也标称为施加封装或者封装。
因此由文献US6,932,519B2公知了如下布置，在该布置中在形成在承载衬底上的凹陷部中布置有光学结构元件。借助凹陷部侧面地布置在承载衬底的顶面上的间隔元件，为了构造空腔，顶衬底与承载衬底间隔地布置。承载衬底中的凹陷部形成有倾面地或者倾斜地分布的边缘面。
在文献US6,969,639B2中公知如下布置，在该布置中在承载衬底的顶面上并且在借助间隔元件和顶衬底形成的空腔中布置有电子结构元件。由该空腔出来地引导用于电子结构元件的电接触装置。
由文献DE102007039291A1公知了一种光电半导体模块和用于制造这样的光电半导体模块的方法。该光电半导体模块具备芯片承载件、在该芯片承载件上安装的发光的半导体芯片和覆盖元件，该覆盖元件具有至少部分地透光的、在半导体芯片的背离芯片承载件的侧面上布置的覆盖板和框架部件，其中，该框架部件在侧面包围半导体芯片。该框架部件没有接合层地与覆盖板连接，并且在其远离覆盖板的侧面上与芯片承载件连接。借助框架部件形成了间隔保持件，这些间隔保持件界定了用于容纳结构元件的空腔。为了制造框架部件，所谓的框架晶片设有蒙片层，该蒙片层在单侧地结构化。借助贯穿通过框架晶片的蚀刻，然后在该框架晶片中产生开口。接下来除去蒙片层并且在覆盖板晶片上施加框架部件，从而形成用于容纳结构元件的空腔。
当要制造薄的间隔保持件或者要以低的成本大量制造时，公知的方法具有缺点。根据公知的方法必须的薄的框架晶片是易碎的，并且在施加到覆盖板晶片上时隐藏有高的断裂风险，此外，该框架晶片有贯通的开口，该贯通的开口排除了借助工业上常见的真空处理机的自动处理。虽然对一些应用来说，可以将此问题借助临时接合的载运晶片绕开，但是这导致额外的材料使用和额外地工艺步骤进而导致提高的成本。
文献DE102004025735A1公开了一种用于光学的接收器的壳体，在该壳体中接收器布置在空腔中。
文献DE102004025775A1公开了如下的表面发射激光壳体，这些表面发射激光壳体具有整合的光学元件和整合的取向柱。
在文献EP1729350A2中公开了一种所谓的LED封装。
文献US2002/0018911A1也涉及一种光电元件，在该光电元件中封装有结构元件。
在文献EP0305112B1中介绍了一种用于联接光学过滤器到光电设备上的设备。
在文献DE19963550A1中公开了一种由单侧接触的自动绑定的半导体本体制成的双极型照明源。
在文献DE102004045947A1中介绍了一种发光二级管布置，在该布置中，发光二级管布置在空腔中。
文献EP0731509A1公开了一种光电转换器以及一种制造方法，其中在底板上布置有承载透镜系统的间隔保持件。
文献US209/0001405A1也涉及一种发光的结构元件，在该结构元件中，框架部件形成用于结构元件的容纳空间。
发明内容
本发明的任务是，建立用于带有在承载衬底上的结构元件、特别是电子结构元件的布置的经改善的技术，借助所述技术，与经封装的结构元件相关联的应用可能性得到最佳化，并且实现了成本低廉的、具有高产量的制造。优选地，封装应该特别是对环境湿气气密地或几乎气密地实施。
此任务依据本发明通过如下用于制造带有在承载衬底上的结构元件的布置的方法以及通过如下布置解决。此外建立了如下用于制造带有经封装的结构元件的结构元件布置的半成品的方法以及如下用于结构元件布置的半成品。
根据本发明的观点，建立了用于制造带有在承载衬底上的结构元件的布置的方法，其中将间隔元件在顶衬底的背侧上制造。在间隔元件的制造中，设置有下列步骤：准备衬底；在衬底的所选择的表面的区域中制造一个或多个凹陷部；在衬底的所选择的表面上布置顶衬底，以如下方式，即，形成至少一个凹陷部空腔；并且，从与所选择的表面方向相反的衬底表面开始地进行衬底的背部去薄(Rückdünnen)，以如下方式，即，将至少一个凹陷部空腔敞开并且形成如下因此经分开的间隔元件，这些间隔元件连同顶衬底一起界定了至少一个空腔，该空腔在所述方向相反的衬底表面的区域中敞开。此外，然后还设置，在承载衬底的顶面上布置结构元件，并且在在承载衬底上布置在顶衬底上形成的间隔元件，以如下方式，即，在至少一个空腔中布置结构元件并且将该空腔闭合。
根据本发明的其它观点建立了如下布置，该布置根据前文中的方法制造并且具有下列特征：承载衬底、在承载衬底的顶面上在空腔中布置的经封装的结构元件和结构元件的电接触装置，其中，该空腔借助在承载衬底的顶面上布置的间隔元件并且借助在间隔元件上支承的顶衬底形成，并且其中，这些间隔元件具有从约10μm至约300μm的高度、优选地具有从约30μm至约300μm的高度、并且进一步优选地具有从约30μm至约100μm的高度。令人惊奇地发现，前文中所介绍的方法实现了可靠地并且可复现地制造具有这样的相对小的结构高度的间隔元件。
根据本发明的另外的观点，建立了用于制造结构元件布置的、特别是带有经封装的结构元件的结构元件布置的半成品的方法，其中，该方法包括下列步骤：准备顶衬底；并且制造间隔元件；并且制造多个间隔元件之间形成的在顶衬底背侧上的容纳空间，其中，在将顶衬底布置在承载衬底上时，该容纳空间配置用于封装地容纳至少一个结构元件。间隔元件的制造包括下列步骤：准备衬底；在衬底的所选择的表面的区域中制造一个或多个凹陷部；在衬底的所述所选择的表面上布置顶衬底，以如下方式，即，形成至少一个凹陷部空腔；并且从衬底的与所选择的表面方向相反的表面开始进行衬底的背部去薄，以如下方式，即，将所述至少一个凹陷部空腔敞开，并且因此形成经分开的间隔元件，这些间隔元件连同顶衬底一起界定了容纳空间，该容纳空间在衬底的所述方向相反的表面的区域中敞开。
此外，本发明的观点设置了根据前面提到的方法制造的用于结构元件布置的半成品，其中在顶衬底上、在背侧上形成有结构化的间隔元件，并且在结构化的间隔元件之间形成有至少一个凹陷部空腔，该凹陷部空腔配置用于容纳结构元件，其中，间隔元件具有从约10μm至约300μm的高度、优选地具有从约30μm至约300μm的高度、并且进一步优选地具有从约30μm至约100μm的高度。
借助所建议的方法建立了如下可能性，即，将间隔元件以结构化的形式(结构化的间隔元件)首先不依赖于承载衬底地并且不依赖于在承载衬底上布置的结构元件地在顶衬底的背侧上制造，所述结构元件尤其为电的或电子的结构元件，以便此后以这两个半成品、也就是一方面带有在其上布置的结构元件的承载衬底和另一方面带有在背侧上形成的间隔元件的顶衬底来制造布置。由此，间隔元件在顶衬底的背侧上的构造可以不顾及所述制造步骤对承载衬底的或对结构元件的可能的影响地进行，这是因为只加工顶衬底和间隔元件。以近似的方式，结构元件在承载衬底的顶面上的布置不依赖于间隔元件地进行。背部去薄以特别的方式使如下成为可能，即，制造具有所希望的高度的间隔元件。根据情况的不同可以产生与应用情况相应的高度，尤其也用于构造带有相比公知的布置缩小的结构高度的间隔保持件。
在本发明的有利的设计方案中可以如下地设置，即，在顶衬底上形成的间隔元件的布置包括如下步骤，该步骤用于构造其他的、带有其他结构元件的空腔/容纳空间。与其他的空腔/容纳空间相关联地，与空腔相联系的在前文中和随后所做的阐释相应地适用。
衬底是例如半导体衬底、例如Si，在该半导体衬底中例如借助干蚀刻或者湿蚀刻制造所述一个或所述多个凹陷部。可以如下地设置，即，可能形成的金属化部或者电介质层还在顶衬底的布置之前或之后在衬底的表面上制造。在该实施方式中或在另外的实施方式中，金属化部可以由铝(有利地在宽的、包括紫外线的频谱范围中作为镜面)或者由银(有利地在可见的频谱范围中作为镜面)制成。在一个设计方案中，顶衬底被粘接，该顶衬底是例如非结构化的玻璃晶片。衬底的背部去薄例如借助蚀刻和/或机械加工实施。
在背部去薄之前，可以将衬底与顶衬底的结合借助粘接结合(粘附的接合)实现。在硅间隔保持件和由含碱玻璃制成的顶衬底情况下，该接合也可以通过阳极结合(anodischenBond)。在阳极结合的情况下两个衬底之间的边界层是完全气密的；在普通粘接的情况下只是几乎气密的。也可以如下地设置，即，又通过阳极结合施加由含碱熏蒸玻璃制成的结构化的层到由硅制成的顶衬底上并且接下来接合硅间隔元件和顶衬底。可以设置结构化的间隔元件与顶衬底的、通过直接结合(选择性地在等离子体预处理或者热力的后处理的条件下的剖光面的彼此接合)进行的连接。借助相应的金属化部在间隔元件表面上和顶衬底表面上的施加，在相应的温度中，通过所谓的共晶结合的接合也是可能的，其中，例如铜和锡可以用作金属化部伙伴。也能使用焊接结合。在此情况下是焊膏或者玻璃焊料的结构化施加，例如通过借助筛网的网印并且接下来焊料的再熔化或熔融。
为了制造间隔元件，可以使用蚀刻工艺。可用的是100晶向的Si通过KOH水溶液进行的湿蚀刻。出现沿具有典型的54.7°的角度的111晶向的蚀刻界定平面。在另外的表面取向中可以相应地实现另外的边沿角度。借助干蚀刻工艺，制造和有目的地调整有异于此的边沿角度是可能的。因此可以根据用途的不同制造明显更平缓的角度例如30°至45°、或者更陡峭的角度例如60°至90°。对确定的用途可以优选适配的入口角度或出口角度。借助干蚀刻工艺(Bosch工艺)，几乎竖直的壁的蚀刻同样是可能的。同样地，借助干蚀刻工艺，不单调上升的分布、也就是蚀刻边沿的弯曲面的构造是可能的。这可以应用于例如微抛物面镜。
本发明的优选地改进方案如下地设置，即，所述一个或者所述多个凹陷部在多级工艺中形成，在该多级工艺中在一个存在的凹陷部中选择性地形成其它凹陷部。在此情况下，在一个设计方案中，几乎是在凹陷部中形成凹陷部。例如可以在此前产生的凹陷部的底部上形成其他凹陷部，从而总体上构造更大的深度。将多级的工艺在一个实施方式中利用蒙片装置执行，该蒙片装置实现了在第一凹陷部的构造之后由其的遮挡，以便产生在存在的凹陷部中的其它凹陷部。作为蒙片技术，可以例如出现(独立的)金属蒙片(可以穿过该金属蒙片贯通地熏蒸)的利用和/或出现在衬底上的光漆蒙片的使用。也可以设置如下地构造多级工艺，即，备选地或者补充地为了在存在的凹陷部中一个接一个地在多个工艺步骤中制造其他凹陷部产生了不同铸模的凹陷部。对此也可以使用如下遮挡蒙片技术，该遮挡蒙片技术使得如下成为可能，即，在单个工艺步骤中对区域进行遮挡。
在本发明的适宜的设计方案中，可以如下地设置，即，形成多个凹陷部，这些凹陷部在一个或多个以下的凹陷部参数方面进行区别：横截面大小、横截面形状和高度。在这个或另外的实施方式中可以如下地设置，即，多级地、也就是借助多个彼此相继的工艺步骤实施背部去薄。在该情况下可以在一个设计方案中使用遮挡蒙片技术，以便在背部去薄的工艺步骤中遮挡如下区域，这些区域在另外的工艺步骤中去薄或者根本不进行背部去薄。
本发明的有利地实施方式如下地设置，即，在衬底的背部去薄中，将衬底的一个区段相比衬底的另一个区段以更大范围进行背部去薄，这可以借助例如对衬底的区段的遮挡实施或者借助选择性的机械的研磨加工实施。以更大范围经背部去薄的区段可以包括多个分区段，这些分区段相联系地或者单个地形成。
本发明的改进方案优选如下地设置，即，将间隔保持件的面朝空腔的轮廓借助如下方式形成，即，不仅在构造所述一个或所述多个凹陷部时而且在衬底背部去薄时实施部分轮廓化。在此实施方式中，不仅在制造凹陷部时而且在衬底背部去薄时，发生间隔保持件的、在面朝空腔的侧面上的轮廓的构造。以此方式可以制造任意轮廓，这些轮廓例如也可以包括梯级或者在直的壁区段与斜面的壁区段之间的过渡部。
本发明的优选的改进方案如下地设置，即，间隔元件的制造包括如下步骤，该步骤用于在间隔元件的、面朝顶衬底的侧面上构造下部切割(Unterschnitt)。在本发明的适宜的设计方案中可以如下地设置，即，间隔元件带有一个或多个斜面分布的面地形成。在一个实施方式中斜面在下部切割的区域中形成。斜面地或者倾斜地分布的、可以在内侧和/或在外侧地在结构化的间隔元件上形成的表面，以相对于布置的几何形状的竖直轴线的一个倾斜角制造。在一个设计方案中，斜面基本上在间隔元件的整个高度上、也就是从承载衬底直到顶衬底地延伸。在此情况下，可以形成连续分布的一致的斜面。备选的可以如下地设置，即，制造多个相对彼此错开的斜面的面区段，这些面区段在一个设计方案中选择性地具有不同的倾斜角。在这些斜面上，可以在一个设计方案中借助一个或多个电介质层设置涂层，例如借助具有交替的折射率的多个电介质层的施加来实现电介质镜面。电介质层可以例如借助等离子体支持的电子射束熏蒸来施加。备选地或者补充地，可以将斜面借助弯曲的面形成，其中，可以使用凸的或者凹的构造方式。可以在斜面上形成连续的弯曲部。备选地，该弯曲部只在间隔元件的斜面的侧面的分区域上延伸。斜面的侧面的分区域也可以具有如下不同的弯曲部，这些弯曲部尤其通过不同的弯曲角度来表征。带有弯曲部的设计方案也能设置与间隔元件的非斜面地分布的侧面相联系。
本发明的有利地实施方式如下地设置，即，间隔元件的制造包括如下的步骤，该步骤用于在间隔元件上、以金属化部和/或光学反射装置的方式构造涂层。在一个实施方式中，在间隔元件的、面朝空腔的表面区段上形成有金属化部。这些表面可以完全地或者部分地设有金属化部。在一个实施方式中，彼此对置的侧面或者面被金属化。该金属化部可以是微结构化的。
优选地，本发明的改进方案如下地设置，即，间隔元件的制造包括如下步骤，该步骤用于在间隔元件上构造光学功能性层。“光学功能性”的定义在这里所用的含义中涉及电磁射束、特别是光的确定特性的影响。借助该光学功能性层，可以形成光学反射装置或光学防反射装置、电介质镜面、抗反射层、过滤层、吸收层、衍射光学元件和/或光栅结构。因此可以例如借助光学反射装置提高反射面上的光反射。在一个实施方式中，金属化部是反射装置的部分。也可以如下地设置，即，反射装置只借助金属化部制造。优选地，光学反射装置在结构化间隔元件的处在内侧的表面上形成，就是说在面朝空腔的表面区域中形成。这个或者另外的表面区域可以部分地或完全地设有光学反射装置。
本发明的优选的改进方案如下地设置，即，为结构元件的电接触装置制造一个或多个连接件。用于优选地是电结构元件或电子结构元件的结构元件的电接触装置例如可以借助如下方式制造，即，将空腔与外侧之间的电连接穿过间隔元件与承载衬底之间的区域地贯穿引导。在一个实施方式中，电接触装置包括穿过承载衬底的所谓的穿孔的构造，从而使得在承载衬底的背侧上的、也就是在背离空腔的侧面上的电联接能够进行。于是例如可以在那里制造用于结构元件安装的焊点。也能在斜面上向上引导导体轨道，以便实现在空腔中封闭的构件的电接触装置。
在本发明的适宜的设计方案中可以如下地设置，即，在顶衬底上布置的间隔元件在承载衬底的顶面上的布置实施为在晶片复合(Wafer-Verbund)中的封装。在此设计方案中，将结构元件布置在晶片上，并且接下来借助具有一个或多个结构化的间隔元件和顶衬底的未分离的半成品封装，也就是布置在空腔中。也可以如下地设置，即，由结构化的间隔元件与顶衬底组成的半成品直接接合到未分离的器件晶片上(晶片级封顶)。在此实施方式中，所述一个或者所述多个待封装的结构元件形成在器件晶片中。
本发明的有利地实施方式如下地设置，即，作为结构元件将光电结构元件布置在承载衬底的顶面上。光电结构元件可以是发光的或者接收光的结构元件。发光的结构元件例如是发光二级管，它以有机的或无机的实施方式。用于接收光的结构元件的实例是光电池，该光电池也可以以有机的或无机的结构形式存在。
优选地，本发明的改进方案如下地设置，即，与SMD技术(SMD-“表面贴装器件”)相应地制造该布置。这在一个实施方案中尤其意味着，能够将经封装的结构元件借助传统的所谓“拾起和放置”技术、焊膏或者类似物进一步加工。在使用此技术或另外的技术时，承载衬底可以由从下列材料组中所选则的至少一种材料制成：如硅那样的半导体、陶瓷、玻璃、金属衬底和如电路板或者柔性衬底那样的塑料，其优选设有相应的导体轨道结构和/或贯通式接触装置(穿孔)。在特别的情况下，承载衬底可以是器件晶片本身。作为对晶片级工艺(waferlevelprocess)的备选方案可以设置如下，即，预先分离的罩盖直接粘接到电路板上。预先分离的罩盖也可以直接粘接到分离的芯片上。顶衬底可以由玻璃、例如硼硅玻璃、石英玻璃、蓝宝石玻璃、硅、陶瓷、金属、或者塑料制成。
在本发明的有利的设计方案中可以如下地设置，即，顶衬底在背侧上至少在不由间隔元件覆盖的区域中至少区段地设有衬底涂层。该背侧上的衬底涂层也可以标称为内涂层。涂层可以备选地或者补充地形成在顶衬底的前侧上，该涂层也可以标称为外涂层。涂层可以一层地或者多层地制造。在顶衬底的前面和/或背侧上的衬底涂层可以实施为结构化的涂层、也就是不连续的或者部分中断地形成的涂层，或者实施为平面地连续的涂层。如果空腔中的结构元件是光电结构元件，那么可以形成所述涂层，以便利用涂层例如借助吸收和/或光转化影响贯穿通过顶衬底的、由空腔中出来或者进入到空腔中的光。因此可以在一个实施方式中如下地设置，即，在前侧和/或背侧上的涂层中加入发光材料(“磷”)，该发光材料吸收一个或多个波长的光，并且又以一个或多个另外的波长发出光。在一个设计方案中，背侧的涂层制造为所谓的磷层。对作为用于LED应用(LED-发光二级管)的罩盖的应用而言，可以为了向白光的转换在罩盖中置入发光材料。这借助将与发光材料混合的硅树脂或者环氧树脂置入到罩盖中在间隔元件与顶衬底连接之后成为可能。在粘合剂硬化之后，然后接下来将此半成品通过粘接结合方式粘接到构件承载件上。发光材料也可以置入光漆中，并且以照相术式结构化的方式涂覆到顶衬底上。间隔元件与顶衬底的接合以及带有构件承载件的半成品的接合然后同样通过粘接结合进行。
发光材料也可以置入胶中，并且借助旋涂施加到顶衬底上。于是，胶层一方面用作发光材料基质(Leuchtstoffmatrix)，并且另一方面用作用于结构化间隔元件与顶衬底的接合的胶层。备选地，可以将发光材料植入覆膜到顶衬底上的薄膜的胶层中。也可以通过所谓的溶胶-凝胶法使到顶衬底上的发光材料的施加成为可能。发光材料为此置入相应的溶胶-凝胶-析出物的混合物中。在相应的温度处理之后，形成其中包含发光物质的呈玻璃状的层。发光物质的选择例如在文献WO2008/058619A1中公开。
在顶衬底的前面和/或背侧上的电介质涂层的制造优选作为熏蒸层进行，为此在一个实施方式中使用了等离子体支持的热力蒸发、尤其是等离子体支持的电子射束蒸发。但是也能根据应用情况的不同利用另外的层沉淀工艺。在顶衬底的前面和/或背侧上的涂层的构造可以在顶衬底的背侧上制造结构化间隔元件之前或之后进行。借助涂层，可以在一个实施方式中制造分防反射装置或者分反射装置。
在顶衬底的前面和/或背侧上的涂层可以实施为金属层，该金属层结构化地或者非结构化地形成。结构化的金属层可以例如用于光学地遮挡在构件芯片上的确定的区域，或者直接作为孔口处在活性的射束通道(aktivenStrahlengang)中。
在前侧和/或背侧上的涂层可以在一个设计方案中除了抗反射层，也满足另外的光学功能。可以设置光学衍射元件的、过滤器的、或者吸收层的构造方案。
以特别的方式，在光学应用中，将以凸的、凹的或者衍射的结构方式的透镜整合在顶衬底的前面和/或背侧上是有利的。可以将透镜在由玻璃制成的顶衬底上借助由光漆组成的相应结构的施加实现。因此可以设置对光漆组成的径向结构的结构化，和接下来的向由光漆组成的透镜的结构的再熔化。借助反应的离子蚀刻可以将透镜结构传递到玻璃中。透镜也可以直接在聚合物中借助利用相应的基础工具的模制/复制或者通过离子交换来制造。
因此，例如与设有透镜的顶衬底接合的多个间隔元件的连接允许了多透镜的构件的构造。以此方式，会出现例如带有多个顶衬底的并且带有多个间隔元件的元件的堆叠，其中，顶衬底借助间隔元件间隔。
在适宜的设计方案中，以从约10μm至约300μm的高度、优选地以从约30μm至约300μm的高度、并且进一步优选地以从约30μm至约100μm的高度制造间隔元件。
在本发明的优选的实施方式中，由从下列材料组中选出的材料制造间隔元件：玻璃、陶瓷和塑料。这些材料可以替代半导体材料、尤其是硅进行使用。
在与布置的有利的设计方案的关联中，与方法的所属的实施方式相联系地做出的阐释相应地适用。
选择性地，间隔元件可以在偏离的实施方式中结合到带有构件地经预安装的承载件上，并且然后通过背部去薄敞开。顶衬底的安装然后在最后的工艺步骤中进行。在此实施方式中，首先在用于间隔保持件的衬底中形成一个或多个凹陷部。此后将该衬底以如下方式结合到经预安装的承载件上，即，构件布置在凹陷部中。借助背部去薄敞开凹陷部，以便最终施加顶衬底。备选地可以如下地设置，即，在敞开之后置入如下的结构元件，也就是，不是已经预安装了的结构元件。
与用于制造用于带有经封装的结构元件的结构元件布置的半成品的方法以及用于结构元件布置的半成品相关联地，前文中所做的、与有利的设计方案相应的、例如在带有或不带有倾面的侧面的间隔元件的设计方案方面的阐释适用。
附图说明
本发明随后借助优选实施例参考附图的图形详细阐释，在此情况下示出：
图1用于阐释间隔元件的制造中的多个方法步骤的示意图；
图2布置的示意图，在该布置中结构元件布置在承载衬底上的各一个空腔中；
图3用于阐释在根据另外的实施方式的间隔元件制造中的多个方法步骤的示意图，其中以不同的构造方式制造凹陷部；
图4用于阐释在根据其它的实施方式的间隔元件制造中的多个方法步骤的示意图，其中在使用蒙片技术的条件下实施背部去薄；
图5布置的示意图，其中，在承载衬底上的结构元件布置在空腔中，其中，间隔元件具有在空腔中的斜面地分布的侧面；
图6布置的示意图，其中，在承载衬底上结构元件布置在空腔中，其中，间隔元件具有平行分布的侧壁；
图7布置的示意图，其中，在承载衬底上并且在空腔中布置的结构元件经由贯通式接触装置与承载衬底上的背侧触点连接；
图8其它布置的示意图，其中，如在图7中那样，在承载衬底上并且在空腔中布置的结构元件经由贯通式接触装置与承载衬底上的背侧触点连接，其中，间隔元件具有平行分布的侧壁；以及
图9其它布置的示意图，其中，如在图7中那样，在承载衬底上并且在空腔中布置的结构元件经由贯通式接触装置与承载衬底上的背侧触点连接，其中，与图7相比，间隔元件的斜面的侧壁具有相反方向倾斜角地形成。
具体实施方式
图1示出示意图，用于阐释具有多个步骤a)至d)的、用于以结构化的形式在顶衬底3的背侧2上构造间隔元件1的方法。在此情况下，首先在依据图1的步骤a)中在例如是半导体晶片的衬底4中例如借助蚀刻制造出凹陷部或者凹坑5。为此目的在一个实施方式中加工硅衬底。在所示出的实施例中接下来在步骤b)中，凹陷部5的倾面地分布的侧面6至少部分地设有例如由铝或者银制成的金属化部7。接下来在依据图1的步骤c)中将顶衬底3施加到衬底4的顶面8上，该顶衬底例如是未经结构化的玻璃晶片。顶衬底3的布置例如借助结合(Aufbonden)进行。在随后的步骤d)中依据图1将衬底4尤其借助蚀刻和/或机械加工背部去薄，由此将凹座9敞开，该凹座由间隔元件1界定。
依据图2，然后将由图1的如此地制造的、带有在顶衬底3的背侧上布置的间隔元件1的布置施加到承载衬底20上，确切地说是在承载衬底20的如下顶面21上，即，该顶面那里已经有结构元件22。以此方式，将多个结构元件22布置在空腔23中并且被封装。
依据图2的布置可以是例如一种所谓的光封装，其中结构元件22实施为发出或者接收光的光电结构元件。在此情况下，金属化部7在一个设计方案中用作一种光学的反射装置或者光学的防反射装置。结构化的间隔元件1的侧壁在承载衬底20与顶衬底3之间倾面地分布。
图3可对照图1地示出一种多级的、用于以结构化的形式在顶衬底3的背侧2上制造间隔元件1的工艺。与根据图1的实施方式不同地，步骤a)中的凹陷部或者凹坑5的制造在衬底4中多级地进行。在第一凹陷部5a被制造之后，在下一个步骤中进行现有的凹陷部5a中的其他的凹陷部5b的制造。以此方式，将凹陷部5借助不同的设计方案产生。然后在其他的相应于由图1的步骤c)和d)的步骤b)和c)中，进行顶衬底3的施加，并且进行衬底4的背部去薄，直到借助凹陷部5形成的空腔在背离顶衬底3的侧上敞开。
图4示出以其他的实施方式的如下示意图，该示意图用于阐释在顶衬底3的背侧2上的间隔元件1的制造中的多个方法步骤。图4中示出的步骤a)和b)相应于图1中的步骤a)和c)。与根据图1的实施方式不同地，现在在根据图4的设计方案中多级地进行背部去薄，其中，在步骤c)中，在衬底4的所示出的整个面上进行背部去薄。接下来依据步骤d)施加蒙片(遮挡蒙片)10，以便在步骤e)中将衬底4的没有用蒙片10覆盖的面进一步背部去薄，直到凹陷部5在背离顶衬底3的侧上敞开。
在背部去薄时，同时进行侧面11的进一步的结构化，将该侧面在其轮廓方面进一步构造。侧面11的下区段12垂直地分布，而侧面11的与顶衬底4相邻地形成的上区段13斜面地实施。可以如下地设置，即，侧面11的下区段12和上区段13设有不同的涂层和/或表面结构化部。例如，上区段13具有如下涂层，借助该涂层形成滤色器、镜面、吸收器、漫射器、透镜、光栅、导体轨道或者结合面。由该组中选则地，于是下区段12可以完全地或部分地以不同方式地涂层。
随后参照图5至图9描述其他实施方式。在此情况下，为相同的特征使用如图1至图4中那样的相同的附图标记。
图5示出一种布置的示意图，其中可对比图2中的布置地在空腔23中布置有结构元件22，该空腔带有倾面分布的侧壁地形成。承载衬底20施加在其它的衬底31上。结构元件22经由电接触装置32与连接件33连接。
图6示出一种布置的示意图，其中间隔元件1特别是也在面朝空腔23的内侧上带有平行分布的侧面或者侧壁40地形成，间隔元件1的直的侧壁40例如可以借助干蚀刻法、在使用Si的情况下例如借助Bosch工艺实现。此外，图6中的布置的实施可对比图5中的实施方式。
图7示出一种布置的示意图，其中在相邻的空腔23中布置有两个结构元件22，其中，结构元件22与背侧的焊点51经由贯通式接触装置50连接。背侧的焊点51借助所配属的实施为扇入或者扇出的再布线52与贯通式接触装置51连接。图5中的实施方式相应于所谓的SMD技术(SMD-“ServiceMontedDevice”)。SMD技术实现了例如在电路板上直接地安装结构元件。例如经由焊点或者经由能导电的胶进行接触。由图7的布置也能借助结构化的、具有平行分布的侧壁40的间隔元件被制造，这在图8中示出。
图9示出其它布置的示意图，其中如在图7中那样布置在承载衬底上并且布置在空腔23中的结构元件22经由贯通式接触装置50与承载衬底20上的背侧的焊点51连接。不同于图7地，倾斜的侧壁6在内侧具有相反方向的倾斜。顶衬底3在表面上设有微结构化的透镜70。在一种实施方式中，将间隔元件1的斜面的侧面6事先例如借助等离子体预处理或者喷砂进行打磨。这在透镜/孔口结构的情况下有如下优点，即，可以避免罩中的散射光的干扰影响。
异于前文所描述的方法，在此实施方式中也可以使用另外的制造工艺。例如将借助KOH蚀刻的由硅制成的间隔元件1首先粘接到构件承载件上。之后，进行顶衬底3的接合。间隔元件1的狭窄的开口然后贴靠在顶衬底3上，并且形成光学孔口。
备选地，在顶衬底上制造由一个或多个完全经贯通结构化的、带有斜面的间隔元件组成的半成品也是可能的，将该顶衬底接下来与装备有构件的承载件连接。在此制造方式中，一个或多个间隔元件的构造以不带有用于背部去薄的方法步骤的方式进行。
本发明的在前文中的说明和附图中公布的特征既能单独地也能以任意组合地对于本发明的以其各种实施方式的实现是有意义的。

Claims (19)

1.用于制造带有在承载衬底上的结构元件的布置的方法，其中，所述方法包括下列步骤：
-在顶衬底的背侧上制造间隔元件，其中在此情况下，设置有下列步骤：
-准备衬底；
-在所述衬底的所选择的表面的区域中制造一个或多个凹陷部；
-在所述衬底的所述所选择的表面上布置所述顶衬底，以如下方式，即，形成至少一个凹陷部空腔；和
-从所述衬底的与所述所选择的表面方向相反的表面开始进行所述衬底的背部去薄，以如下方式，即，将至少一个所述凹陷部空腔敞开，并且因此形成分开的间隔元件，所述间隔元件连同所述顶衬底一起界定了至少一个空腔，所述至少一个空腔在所述衬底的所述方向相反的表面的区域中敞开；
-在承载衬底的顶面上布置结构元件；并且
-在所述承载衬底上布置在所述顶衬底上形成的所述间隔元件，以如下方式，即，将所述结构元件布置在所述至少一个空腔中，并且将所述至少一个空腔封闭；
-在所述间隔元件上构造以金属化部和/或光学反射部的形式的涂层；
-所述顶衬底在背侧上至少在不被所述间隔元件覆盖的区域中至少区段地被设有衬底涂层；
-通过如下方式形成间隔元件的面朝所述至少一个空腔的轮廓，即，不仅在构造一个或者多个所述凹陷部时，而且在所述衬底的背部去薄时实施部分轮廓化。
2.根据权利要求1所述的方法，其特征在于，将一个或多个所述凹陷部在多级的工艺中形成，其中选择性地在存在的凹陷部中形成其他凹陷部。
3.根据权利要求1或2所述的方法，其特征在于，形成多个凹陷部，多个所述凹陷部在下列凹陷部参数中的一个或多个方面不同：横截面大小、横截面形状、和高度。
4.根据权利要求1所述的方法，其特征在于，在所述衬底的背部去薄中将所述衬底的一个区段比所述衬底的另一个区段以更大的范围/程度进行背部去薄。
5.根据权利要求1所述的方法，其特征在于，制造用于所述结构元件的电接触装置的一个或多个连接件。
6.根据权利要求1所述的方法，其特征在于，将在所述顶衬底上布置的所述间隔元件在所述承载衬底的顶面上的布置实施为在晶片复合中的封装。
7.根据权利要求1所述的方法，其特征在于，将光电结构元件作为结构元件布置在所述承载衬底的顶面上。
8.根据权利要求1所述的方法，其特征在于，相应于表面贴装器件-技术地制造所述布置。
9.根据权利要求1所述的方法，其特征在于，将所述间隔元件以从10μm至300μm的高度制造。
10.根据权利要求9所述的方法，其特征在于，将所述间隔元件以从30μm至300μm的高度制造。
11.根据权利要求9所述的方法，其特征在于，将所述间隔元件以从30μm至100μm的高度制造。
12.布置，所述布置借助根据权利要求1至8之一所述的方法制造，具有：
-承载衬底；
-经封装的结构元件，所述结构元件在空腔中布置在所述承载衬底的顶面上；和
-结构元件的电接触装置，
其中，所述空腔借助在所述承载衬底的顶面上布置的间隔元件并且借助在所述间隔元件上支承的顶衬底形成，并且其中，所述间隔元件具有从10μm至300μm的高度，并且其中，所述间隔元件分别形成有面朝所述空腔的轮廓，其中，所述轮廓包括梯级或者在直的壁区段与斜面的壁区段之间的过渡部。
13.根据权利要求12所述的布置，其特征在于，所述间隔元件具有从30μm至300μm的高度。
14.根据权利要求12所述的布置，其特征在于，所述间隔元件具有从30μm至100μm的高度。
15.根据权利要求12所述的布置，其特征在于，所述结构元件是光电结构元件。
16.制造用于结构元件布置的半成品的方法，所述结构元件布置带有经封装的结构元件，其中，所述方法包括下列步骤：
-准备顶衬底和
-在所述顶衬底的背侧上制造间隔元件和在所述间隔元件之间形成的容纳空腔，其中，当在承载衬底上布置所述顶衬底时，所述容纳空腔配置用于封装地容纳至少一个结构元件，
其中，所述间隔元件的制造包括下列步骤：
-准备衬底；
-在所述衬底的所选择的表面的区域中制造一个或多个凹陷部；
-在所述衬底的所述所选择的表面上布置所述顶衬底，以如下方式，即，形成至少一个凹陷部空腔；并且
-从所述衬底的与所述所选择的表面方向相反的表面开始进行所述衬底的背部去薄，以如下方式，即，将所述至少一个凹陷部空腔敞开，并且因此形成分开的间隔元件，所述间隔元件连同所述顶衬底一起界定了所述容纳空腔，所述容纳空腔在所述衬底的所述方向相反的表面的区域中敞开；
-在所述间隔元件上构造以金属化部和/或光学反射部的形式的涂层；
-所述顶衬底在背侧上至少在不被所述间隔元件覆盖的区域中至少区段地被设有衬底涂层，
-通过如下方式形成间隔元件的面朝所述容纳空腔的轮廓，即，不仅在构造一个或者多个所述凹陷部时，而且在所述衬底的背部去薄时实施部分轮廓化。
17.用于结构元件布置的半成品，所述半成品根据权利要求16的方法制造，其中，在顶衬底上在背侧上形成间隔元件，并且在所述间隔元件之间形成容纳空腔，所述容纳空腔配置用于容纳结构元件，其中，所述间隔元件具有从10μm至300μm的高度，其中，所述间隔元件分别形成有面朝所述容纳空腔的轮廓，其中，所述轮廓包括梯级或者在直的壁区段与斜面的壁区段之间的过渡部。
18.根据权利要求17所述的半成品，其特征在于，所述间隔元件具有从30μm至300μm的高度。
19.根据权利要求17所述的半成品，其特征在于，所述间隔元件具有从30μm至100μm的高度。
CN201080042820.7A 2009-09-24 2010-09-24 用于制造带有承载衬底上的结构元件的布置的方法和布置以及用于制造半成品的方法和半成品 Active CN102598288B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009042479A DE102009042479A1 (de) 2009-09-24 2009-09-24 Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
DE102009042479.2 2009-09-24
PCT/DE2010/075096 WO2011035783A1 (de) 2009-09-24 2010-09-24 Herstellungsverfahren eines gehäuses mit einem bauelement in einem hohlraum und entsprechendes gehäuse sowie verfahren zum herstellen eines halbzeuges und halbzeug

Publications (2)

Publication Number Publication Date
CN102598288A CN102598288A (zh) 2012-07-18
CN102598288B true CN102598288B (zh) 2016-05-04

Family

ID=43417052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080042820.7A Active CN102598288B (zh) 2009-09-24 2010-09-24 用于制造带有承载衬底上的结构元件的布置的方法和布置以及用于制造半成品的方法和半成品

Country Status (7)

Country Link
US (2) US8966748B2 (zh)
EP (2) EP3297036A1 (zh)
JP (1) JP5717744B2 (zh)
KR (1) KR101689541B1 (zh)
CN (1) CN102598288B (zh)
DE (2) DE102009042479A1 (zh)
WO (1) WO2011035783A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011113483B4 (de) * 2011-09-13 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement
DE102012110774A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US20150029681A1 (en) 2013-07-29 2015-01-29 Evonik Industries Ag Flexible composite, production thereof and use thereof
EP3028315A1 (en) * 2013-07-30 2016-06-08 Osram Opto Semiconductors Gmbh Optoelectronic device
WO2015119858A1 (en) 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
GB2523841A (en) * 2014-03-07 2015-09-09 Melexis Technologies Nv Infrared sensor module
JP6190746B2 (ja) * 2014-03-25 2017-08-30 エムテックスマツムラ株式会社 半導体素子実装用中空パッケージ
JP6786860B2 (ja) * 2015-12-14 2020-11-18 凸版印刷株式会社 ガラス配線基板及び半導体装置
TWI699005B (zh) * 2016-11-02 2020-07-11 原相科技股份有限公司 光學元件封裝結構
US10347806B2 (en) 2017-04-12 2019-07-09 Luminus, Inc. Packaged UV-LED device with anodic bonded silica lens and no UV-degradable adhesive
KR102385940B1 (ko) * 2017-09-01 2022-04-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
DE102018102961A1 (de) 2018-02-09 2019-08-14 Msg Lithoglas Gmbh Bauteilanordnung, Package und Package-Anordnung sowie Verfahren zum Herstellen
CN112368823A (zh) * 2018-06-29 2021-02-12 京瓷株式会社 电子部件搭载用封装件以及电子模块
DE102019118797B4 (de) 2019-06-24 2023-01-12 Msg Lithoglas Gmbh Verfahren zum Herstellen einer Bauteilanordnung für ein Package, Verfahren zum Herstellen eines Packages mit einer Bauteilanordnung, Bauteilanordnung und Package
WO2022020257A1 (en) * 2020-07-20 2022-01-27 Apple Inc. Photonic integrated circuits with controlled collapse chip connections
CN111952427B (zh) * 2020-08-24 2022-05-06 深圳雷曼光电科技股份有限公司 封装方法
DE102021100530A1 (de) 2021-01-13 2022-07-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189735A (zh) * 2005-06-02 2008-05-28 皇家飞利浦电子股份有限公司 用于发光二极管的硅底座上的硅偏转器

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826272A (en) 1987-08-27 1989-05-02 American Telephone And Telegraph Company At&T Bell Laboratories Means for coupling an optical fiber to an opto-electronic device
EP0355522B1 (en) * 1988-08-18 1993-12-15 Seiko Epson Corporation Solid state image pickup device
US7041871B1 (en) 1995-10-10 2006-05-09 Genpharm International, Inc. Transgenic non-human animals capable of producing heterologous antibodies
US5323051A (en) 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US5293511A (en) * 1993-03-16 1994-03-08 Texas Instruments Incorporated Package for a semiconductor device
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
DE19508222C1 (de) 1995-03-08 1996-06-05 Siemens Ag Optoelektronischer Wandler und Herstellverfahren
JP3264147B2 (ja) * 1995-07-18 2002-03-11 日立電線株式会社 半導体装置、半導体装置用インターポーザ及びその製造方法
US5607160A (en) 1996-01-11 1997-03-04 Stevens; Arthur J. Three talent boardgame
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
US5798557A (en) 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
DE19700734B4 (de) * 1997-01-11 2006-06-01 Robert Bosch Gmbh Verfahren zur Herstellung von Sensoren sowie nicht-vereinzelter Waferstapel
US5976952A (en) * 1997-03-05 1999-11-02 Advanced Micro Devices, Inc. Implanted isolation structure formation for high density CMOS integrated circuits
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JP3085278B2 (ja) 1998-05-01 2000-09-04 日本電気株式会社 半導体装置の製造方法および半導体製造装置
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6383664B2 (en) 1999-05-11 2002-05-07 The Dow Chemical Company Electroluminescent or photocell device having protective packaging
US6228675B1 (en) 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
JP4420538B2 (ja) 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
DE19963550B4 (de) 1999-12-22 2004-05-06 Epigap Optoelektronik Gmbh Bipolare Beleuchtungsquelle aus einem einseitig kontaktierten, selbstbündelnden Halbleiterkörper
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
AUPR245601A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM09)
KR100396551B1 (ko) 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
US7224856B2 (en) * 2001-10-23 2007-05-29 Digital Optics Corporation Wafer based optical chassis and associated methods
US6787897B2 (en) 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
WO2004068665A2 (en) 2003-01-24 2004-08-12 The Board Of Trustees Of The University Of Arkansas Research And Sponsored Programs Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby
DE10310617B4 (de) 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
US6876008B2 (en) 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
US6998691B2 (en) 2003-09-19 2006-02-14 Agilent Technologies, Inc. Optoelectronic device packaging with hermetically sealed cavity and integrated optical element
US6900509B2 (en) 2003-09-19 2005-05-31 Agilent Technologies, Inc. Optical receiver package
US6982437B2 (en) 2003-09-19 2006-01-03 Agilent Technologies, Inc. Surface emitting laser package having integrated optical element and alignment post
DE102004045947A1 (de) 2004-06-30 2006-01-19 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
US20070148807A1 (en) 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
KR100649641B1 (ko) 2005-05-31 2006-11-27 삼성전기주식회사 Ｌｅｄ 패키지
CN101326641A (zh) * 2005-12-14 2008-12-17 富士胶片株式会社 固态成像器件及其制作方法
JP2007188909A (ja) * 2005-12-14 2007-07-26 Fujifilm Corp 固体撮像装置及びその製造方法
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP2008114209A (ja) * 2006-11-08 2008-05-22 Hitachi Plant Technologies Ltd 汚泥の処理方法
DE102006054330A1 (de) 2006-11-17 2008-05-21 Merck Patent Gmbh Leuchtstoffplättchen für LEDs aus strukturierten Folien
KR101360732B1 (ko) * 2007-06-27 2014-02-07 엘지이노텍 주식회사 발광 다이오드 패키지
JP2009010261A (ja) 2007-06-29 2009-01-15 Fujikura Ltd 半導体パッケージおよびその製造方法
DE102007039291A1 (de) * 2007-08-20 2009-02-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Verfahren zur Herstellung eines solchen
JP2009267049A (ja) * 2008-04-24 2009-11-12 Olympus Corp 光学装置および光学装置の製造方法
JP5047077B2 (ja) * 2008-06-30 2012-10-10 富士フイルム株式会社 固体撮像装置の製造方法
US20100108133A1 (en) * 2008-11-03 2010-05-06 Venkata Adiseshaiah Bhagavatula Thin Film Semiconductor Photovoltaic Device
US8513062B2 (en) * 2010-02-16 2013-08-20 Infineon Technologies Ag Method of manufacturing a semiconductor device with a carrier having a cavity and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189735A (zh) * 2005-06-02 2008-05-28 皇家飞利浦电子股份有限公司 用于发光二极管的硅底座上的硅偏转器

Also Published As

Publication number Publication date
EP2481091A1 (de) 2012-08-01
DE202010018593U1 (de) 2018-03-19
EP3297036A1 (de) 2018-03-21
JP2013506275A (ja) 2013-02-21
KR20120088728A (ko) 2012-08-08
DE102009042479A1 (de) 2011-03-31
CN102598288A (zh) 2012-07-18
US10580912B2 (en) 2020-03-03
JP5717744B2 (ja) 2015-05-13
EP2481091B1 (de) 2017-11-08
US20120314393A1 (en) 2012-12-13
US20150179828A1 (en) 2015-06-25
WO2011035783A1 (de) 2011-03-31
US8966748B2 (en) 2015-03-03
KR101689541B1 (ko) 2016-12-26

Similar Documents

Publication Publication Date Title
CN102598288B (zh) 用于制造带有承载衬底上的结构元件的布置的方法和布置以及用于制造半成品的方法和半成品
CN101681964B (zh) 用于制造光电子器件的方法以及光电子器件
US20110205740A1 (en) Optical converter system for (w)leds
CN101366127B (zh) 光学元件、其制造方法以及具有光学元件的复合组件
JP5746382B2 (ja) 少なくとも１つのオプトエレクトロニクス半導体装置を製造する方法
CN101904005B (zh) 光电子器件和光电子器件的制造方法
US20080185605A1 (en) Light-emitting diode and method for producing it
US8304798B2 (en) Light-emitting diode module and manufacturing method thereof
JP2008515208A (ja) ワイヤレス式のコンタクトを有するオプトエレクトロニクス素子
KR20080107460A (ko) 서브 마운트 및 그 제조 방법
EP2282355B1 (en) Light emitting module
CN103858230A (zh) 光电子模块和用于制造该光电子模块的方法
JP2009531839A (ja) 光電式ヘッドライト、光電式ヘッドライトの製造方法と発光ダイオードチップ
US6879038B2 (en) Method and apparatus for hermetic sealing of assembled die
JP2007042781A (ja) サブマウント及びその製造方法
CN110429168A (zh) 具有磷光体膜的封装发光二极管以及相关的系统和方法
KR20110057263A (ko) 캐리어 기판 및 복수 개의 복사 방출 반도체 소자를 포함한 광전 모듈 및 그 제조 방법
CN105594002A (zh) 光电子半导体器件和用于制造光电子半导体器件的方法
KR20140074368A (ko) 반사면 영역을 갖는 반도체 발광 디바이스
US9000471B2 (en) LED module
KR101926715B1 (ko) 마이크로 led 모듈 및 마이크로 led 모듈 제조 방법
CN107112386B (zh) 用于制造大量光电子半导体器件的方法以及光电子半导体器件
CN101315960B (zh) 发光二极管模块及其制作方法
US20210217941A1 (en) Printed Circuit Board and Method of Manufacturing a Printed Circuit Board with at Least One Optoelectronic Component Integrated into the Printed Circuit Board
CN102903835A (zh) 发光二极管的封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant