KR20120087036A - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR20120087036A
KR20120087036A KR1020110008474A KR20110008474A KR20120087036A KR 20120087036 A KR20120087036 A KR 20120087036A KR 1020110008474 A KR1020110008474 A KR 1020110008474A KR 20110008474 A KR20110008474 A KR 20110008474A KR 20120087036 A KR20120087036 A KR 20120087036A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
reflective
channel
Prior art date
Application number
KR1020110008474A
Other languages
Korean (ko)
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110008474A priority Critical patent/KR20120087036A/en
Publication of KR20120087036A publication Critical patent/KR20120087036A/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A24—TOBACCO; CIGARS; CIGARETTES; SIMULATED SMOKING DEVICES; SMOKERS' REQUISITES
    • A24B—MANUFACTURE OR PREPARATION OF TOBACCO FOR SMOKING OR CHEWING; TOBACCO; SNUFF
    • A24B15/00—Chemical features or treatment of tobacco; Tobacco substitutes, e.g. in liquid form
    • A24B15/10—Chemical features of tobacco products or tobacco substitutes
    • A24B15/16—Chemical features of tobacco products or tobacco substitutes of tobacco substitutes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M15/00—Inhalators
    • A61M15/06—Inhaling appliances shaped like cigars, cigarettes or pipes

Abstract

PURPOSE: A light emitting device and a light emitting device package are provided to efficiently prevent cracks on a side of a channel layer in a chip separation process by forming the channel layer at a circumferential area between a plurality of conductive layers and a support substrate. CONSTITUTION: A plurality of conductive layers is formed on a support substrate(190). A channel layer(140) is formed at a circumferential area between a plurality of conductive layers and the support substrate. A light emitting structure layer(135) is formed on the plurality of conductive layers and the channel layer. The light emitting structure layer comprises a first conductivity type semiconductor layer(110), an active layer(120), and a second conductivity type semiconductor layer(130). An electrode(115) is formed on the light emitting structure layer.

Description

발광 소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.Embodiments relate to a light emitting device and a light emitting device package.

발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting diodes (LEDs) are a type of semiconductor device that converts electrical energy into light. Light emitting diodes have the advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps.

이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가하고 있는 추세이다.Accordingly, many researches are being conducted to replace existing light sources with light emitting diodes, and the use of light emitting devices as light sources for lighting devices such as lamps, liquid crystal displays, electronic signs, and street lamps that are used indoors and outdoors is increasing. to be.

실시 예는 새로운 구조를 갖는 발광 소자 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device and a light emitting device package having a new structure.

또한, 실시 예는 채널층을 보호하는 구조를 갖는 발광 소자 및 발광 소자 패키지를 제공한다.In addition, the embodiment provides a light emitting device and a light emitting device package having a structure for protecting the channel layer.

실시 예는 지지 기판과, 상기 지지 기판 상에 복수의 전도층과, 상기 지지 기판과 상기 복수의 전도층 사이의 둘레 영역에 배치되는 채널층과, 상기 복수의 전도층과 상기 채널층 상에 발광 구조층 및 상기 발광 구조층 상에 전극을 포함하고, 상기 채널층의 상면은 상기 발광 구조층에 접촉되고, 상기 채널층의 측면 및 하면은 상기 복수의 전도층 중 적어도 하나의 전도층에 의해 둘러싸여 있는 구조를 형성하는 발광 소자를 제공한다.Embodiments include a support substrate, a plurality of conductive layers on the support substrate, a channel layer disposed in a circumferential region between the support substrate and the plurality of conductive layers, and light emission on the plurality of conductive layers and the channel layer. An electrode on the structure layer and the light emitting structure layer, wherein an upper surface of the channel layer is in contact with the light emitting structure layer, and side and bottom surfaces of the channel layer are surrounded by at least one conductive layer of the plurality of conductive layers. Provided is a light emitting device for forming a structure.

또한, 실시 예는 패키지 몸체와, 상기 패키지 몸체에 설치된 제1 전극층과 제2 전극층과, 상기 제1 전극층 및 상기 제2 전극층과 전기적으로 연결되는 발광 소자를 포함하는 발광 소자 패키지에 있어서, 상기 발광 소자는, 지지 기판과, 상기 지지 기판 상에 복수의 전도층과, 상기 지지 기판과 상기 복수의 전도층 사이의 둘레 영역에 배치되는 채널층과, 상기 복수의 전도층과 상기 채널층 상에 발광 구조층 및 상기 발광 구조층 상에 전극을 포함하고, 상기 채널층의 상면은 상기 발광 구조층에 접촉되고, 상기 채널층의 측면 및 하면은 상기 복수의 전도층 중 적어도 하나의 전도층에 의해 둘러싸여 있는 구조를 형성하는 발광 소자 패키지를 제공한다.In another embodiment, a light emitting device package including a package body, a first electrode layer and a second electrode layer provided on the package body, and a light emitting device electrically connected to the first electrode layer and the second electrode layer. The device includes a support substrate, a plurality of conductive layers on the support substrate, a channel layer disposed in a circumferential region between the support substrate and the plurality of conductive layers, and light emission on the plurality of conductive layers and the channel layer. An electrode on the structure layer and the light emitting structure layer, wherein an upper surface of the channel layer is in contact with the light emitting structure layer, and side and bottom surfaces of the channel layer are surrounded by at least one conductive layer of the plurality of conductive layers. Provided is a light emitting device package forming a structure.

실시 예에 따른 발광 소자는 오믹층, 반사층, 베리어층 또는 이들의 조합이 채널층을 둘러싸는 구조를 형성하여, 칩 분리 공정 시 상기 채널층의 측면에 발생하는 깨짐 현상을 효과적으로 방지할 수 있다.The light emitting device according to the embodiment may form a structure in which the ohmic layer, the reflective layer, the barrier layer, or a combination thereof surrounds the channel layer, thereby effectively preventing a crack occurring on the side of the channel layer during the chip separation process.

한편 그 외의 다양한 효과는 후술될 본 발명의 실시 예에 따른 상세한 설명에서 직접적 또는 암시적으로 개시될 것이다.Meanwhile, various other effects will be directly or implicitly disclosed in the detailed description according to the embodiment of the present invention to be described later.

도 1은 제1 실시 예에 따른 발광 소자의 단면도;
도 2는 제2 실시 예에 따른 발광 소자의 단면도;
도 3은 제3 실시 예에 따른 발광 소자의 단면도;
도 4는 제4 실시 예에 따른 발광 소자의 단면도;
도 5는 내지 도 12는 실시 예에 따른 발광 소자의 제조방법을 도시한 도면;
도 13은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도;
도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시한 도면;
도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 도시한 도면.1 is a cross-sectional view of a light emitting device according to a first embodiment;
2 is a cross-sectional view of a light emitting device according to a second embodiment;
3 is a cross-sectional view of a light emitting device according to a third embodiment;
4 is a cross-sectional view of a light emitting device according to a fourth embodiment;
5 to 12 illustrate a method of manufacturing a light emitting device according to the embodiment;
13 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment;
14 is a view illustrating a backlight unit including a light emitting device or a light emitting device package according to an embodiment;
15 is a view illustrating a lighting unit including a light emitting device or a light emitting device package according to an embodiment.

하기에서 실시 예들을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In the following description of the embodiments, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. The following terms are defined in consideration of the functions of the present invention, and may be changed according to the intentions or customs of the user, the operator, and the like. Therefore, the definition should be based on the contents throughout this specification.

또한, 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)" 또는 하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. In addition, in the description of the embodiments, each layer (film), region, pattern, or structure may be a "top" or "under" or "under" of the substrate, each layer (film), region, pad, or pattern. "Formed" includes all those formed directly or through other layers. The criteria for the top / bottom or bottom / bottom of each layer will be described with reference to the drawings.

도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.The thickness or the size of each layer (film), region, pattern or structure in the drawings may be modified for clarity and convenience of explanation, and thus does not entirely reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 대해 설명한다.Hereinafter, a light emitting device, a light emitting device manufacturing method, a light emitting device package, and an illumination system according to embodiments will be described with reference to the accompanying drawings.

도 1은 제1 실시 예에 따른 발광 소자의 단면도이다.1 is a cross-sectional view of a light emitting device according to a first embodiment.

도 1을 참조하면, 본 실시 예에 따른 발광 소자(100)는, 지지 기판(190), 상기 지지 기판(190) 상에 빛을 생성하는 발광 구조층(135), 이 발광 구조층(135) 상에 전극(115)을 포함한다. 상기 발광 구조층(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하며, 상기 제1 도전형 반도체층(110)과 상기 제2 도전형 반도체층(130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.Referring to FIG. 1, the light emitting device 100 according to the present embodiment includes a support substrate 190, a light emitting structure layer 135 that generates light on the support substrate 190, and the light emitting structure layer 135. And an electrode 115 on the top. The light emitting structure layer 135 includes a first conductivity type semiconductor layer 110, an active layer 120, and a second conductivity type semiconductor layer 130, and the first conductivity type semiconductor layer 110 and the second conductivity type. Electrons and holes provided from the conductive semiconductor layer 130 may be recombined in the active layer 120 to generate light.

지지 기판(190)과 발광 구조층(135) 사이에는 복수의 전도층, 채널층(140), 전류 차단층(145) 등이 위치할 수 있고, 상기 발광 구조층(135)의 측면으로 패시베이션층(195)이 형성될 수 있다. 여기서, 상기 복수의 전도층은 접합층(180), 베리어층(170), 반사층(160), 오믹층(150)을 포함한다. 이하, 상기 발광 소자(100)의 구조에 대해 상세히 설명하도록 한다. A plurality of conductive layers, a channel layer 140, a current blocking layer 145, and the like may be disposed between the support substrate 190 and the light emitting structure layer 135, and a passivation layer may be disposed on the side surface of the light emitting structure layer 135. 195 may be formed. The plurality of conductive layers may include a bonding layer 180, a barrier layer 170, a reflective layer 160, and an ohmic layer 150. Hereinafter, the structure of the light emitting device 100 will be described in detail.

상기 지지 기판(180)은 발광 구조층(135)을 지지하며 전극(115)과 함께 발광 구조층(135)에 전원을 제공할 수 있다. 그리고, 상기 지지 기판(180)은 Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함하는 전도성 지지 기판일 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며 전도성 지지 기판 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다.The support substrate 180 may support the light emitting structure layer 135 and provide power to the light emitting structure layer 135 together with the electrode 115. In addition, the support substrate 180 may be a conductive support substrate including at least one of Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, or SiC. However, the embodiment is not limited thereto, and an insulating substrate may be used instead of the conductive support substrate, and a separate electrode may be formed.

상기 지지 기판(190)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며, 발광 소자(100)의 설계에 따라 달라질 수 있음은 당업자에게 자명할 것이다.The support substrate 190 may have a thickness of 30 μm to 500 μm. However, the embodiment is not limited thereto, and it will be apparent to those skilled in the art that the embodiment may vary depending on the design of the light emitting device 100.

상기 지지 기판(190) 상에 접합층(180)이 형성될 수 있다. 상기 접합층(180)은 본딩층(bonding layer) 또는 시드층(seed layer)으로서, 베리어층(170) 아래에 형성될 수 있다. 상기 접합층(180)은 상기 베리어층(170)과 상기 지지 기판(190) 사이에 접촉되어, 상기 베리어층(170)과 상기 지지 기판(190) 사이의 접착력을 강화시켜 줄 수 있다. A bonding layer 180 may be formed on the support substrate 190. The bonding layer 180 may be formed under the barrier layer 170 as a bonding layer or a seed layer. The bonding layer 180 may be in contact between the barrier layer 170 and the support substrate 190 to enhance the adhesive force between the barrier layer 170 and the support substrate 190.

상기 접합층(180)은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni 중 어느 하나 또는 둘 이상을 포함하는 층으로 형성될 수도 있다.The bonding layer 180 is Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al -Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag -Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu 2 O, Cu It may be formed of a layer containing any one or two or more of -Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni.

한편, 상기 접합층(180) 상에는 베리어층(170)이 형성될 수 있다. 상기 베리어층(170)은 확산 장벽층(diffusion barrier layer)으로서, 반사층(160) 아래에 형성될 수 있다. 상기 베리어층(170)은 반사층(160)과 접합층(180) 사이에 접촉되어, 상기 반사층(160)과 상기 접합층(180) 사이의 확산을 방지한다.Meanwhile, a barrier layer 170 may be formed on the bonding layer 180. The barrier layer 170 may be formed under the reflective layer 160 as a diffusion barrier layer. The barrier layer 170 is in contact with the reflective layer 160 and the bonding layer 180 to prevent diffusion between the reflective layer 160 and the bonding layer 180.

상기 베리어층(170)은 Ni, Pt, Ti, W, V, Fe, Mo 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 베리어층(170)은 단층(single-layer)뿐만 아니라, 다층(multi-layer)으로 형성될 수 있다. The barrier layer 170 may include at least one of Ni, Pt, Ti, W, V, Fe, Mo, and alloys thereof. In addition, the barrier layer 170 may be formed in a multi-layer as well as a single layer.

이러한 베리어층(170) 상에는 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 발광 구조층(135)에서 발생되어 반사층(160) 쪽으로 향하는 빛을 반사시켜, 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다.The reflective layer 160 may be formed on the barrier layer 170. The reflective layer 160 may be generated by the light emitting structure layer 135 to reflect the light toward the reflective layer 160, thereby improving the luminous efficiency of the light emitting device 100.

한편, 상기 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다.Meanwhile, the reflective layer 160 may include at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or an alloy thereof. In addition, the reflective layer 160 may include the above-described metal or alloy, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), and indium gallium tin (IGTO). oxide), IGZO (indium gallium zinc oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide) can be formed in a multi-layer using a transmissive conductive material. For example, the reflective layer 160 may include a stacked structure of IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, Ag / Cu, Ag / Pd / Cu, and the like.

상기 반사층(160) 상에 오믹층(150)이 형성될 수 있다. 상기 오믹층(150)은 제2 도전형 반도체층(130)에 오믹 접촉되어 발광 구조층(135)에 전원이 원활히 공급될 수 있도록 한다. 상기 오믹층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.An ohmic layer 150 may be formed on the reflective layer 160. The ohmic layer 150 is in ohmic contact with the second conductive semiconductor layer 130 so that power can be smoothly supplied to the light emitting structure layer 135. The ohmic layer 150 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO (gallium zinc oxide), IrO x , RuO x , RuO x / ITO, Ni, Ag, Pt, Ni / IrO x / Au, or can be implemented as a single layer or multi-layer using at least one of Ni / IrO x / Au / ITO .

오믹층(150)과 제2 도전형 반도체층(130) 사이의 내측에는 전류 차단층(145)이 형성될 수 있다. 상기 전류 차단층(145)은 ZnO, SiO2, SiON, Si3N4, Al2O3, TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.A current blocking layer 145 may be formed inside the ohmic layer 150 and the second conductive semiconductor layer 130. The current blocking layer 145 may include at least one of ZnO, SiO 2 , SiON, Si 3 N 4 , Al 2 O 3 , TiO 2 , Ti, Al, Cr.

상기 전류 차단층(145)의 상면은 제2 도전형 반도체층(130)과 접촉하고, 상기 전류 차단층(145)의 하면 및 측면은 오믹층(150)과 접촉할 수 있다.An upper surface of the current blocking layer 145 may contact the second conductive semiconductor layer 130, and a lower surface and a side surface of the current blocking layer 145 may contact the ohmic layer 150.

상기 전류 차단층(145)은 전극(115)과 수직 방향으로 적어도 일부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(115)과 지지 기판(180) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다. The current blocking layer 145 may be formed such that at least a portion of the current blocking layer 145 overlaps with the electrode 115 in a vertical direction, thereby alleviating a phenomenon in which current is concentrated at the shortest distance between the electrode 115 and the supporting substrate 180. The luminous efficiency of the light emitting device 100 can be improved.

한편, 오믹층(150)과 제2 도전형 반도체층(130) 사이의 외측에는 채널층(140)이 형성될 수 있다. 상기 채널층(140)의 상면은 제2 도전형 반도체층(130)과 패시베이션층(195)에 접촉하고, 상기 채널층(140)의 하면 및 측면은 오믹층(150)에 의해 둘러싸여 있다. 즉, 상기 오믹층(150)이 상기 채널층(140) 모두를 감싸는 구조를 형성한다.Meanwhile, the channel layer 140 may be formed outside the ohmic layer 150 and the second conductive semiconductor layer 130. The upper surface of the channel layer 140 is in contact with the second conductivity-type semiconductor layer 130 and the passivation layer 195, and the lower surface and the side surfaces of the channel layer 140 are surrounded by the ohmic layer 150. That is, the ohmic layer 150 forms a structure surrounding all of the channel layers 140.

따라서, 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 채널층(140)을 에칭하지 않기 때문에 상기 채널층(140)의 측면에서 발생하던 깨짐 현상을 효과적으로 방지할 수 있다. Therefore, when isolation etching is performed to separate the light emitting structure layer 135 into the unit chip region, the channel layer 140 is not etched, and thus a cracking phenomenon that occurs on the side of the channel layer 140 is performed. Can be effectively prevented.

상기 채널층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(180) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 상기 채널층(140)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The channel layer 140 may be formed of an electrically insulating material, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 180, or a material forming Schottky contact with the second conductive semiconductor layer 130. Can be formed. For example, the channel layer 140 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , TiO 2 , Ti, Al, or Cr.

또한, 상기 채널층(140)은 일부분이 발광 구조층(135)과 수직 방향에서 중첩될 수 있다. 이러한 채널층(140)은 오믹층(150)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 오믹층(150)과 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 채널층(140)은 발광 구조층(135)과 지지 기판(190) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.In addition, a portion of the channel layer 140 may overlap the light emitting structure layer 135 in the vertical direction. The channel layer 140 may increase the distance at the side surface between the ohmic layer 150 and the active layer 120 to reduce the possibility of electrical short circuit between the ohmic layer 150 and the active layer 120. In addition, the channel layer 140 may also prevent moisture or the like from penetrating into the gap between the light emitting structure layer 135 and the support substrate 190.

상기 채널층(140)은 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀더 구체적으로 설명하면, 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 오믹층(150)에서 발생된 파편이 제2 도전형 반도체층(130)과 활성층(120) 사이 또는 활성층(120)과 제1 도전형 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 상기 채널층(140)은 이러한 전기적 단락을 방지한다.The channel layer 140 may prevent an electrical short circuit from occurring in the chip separation process. More specifically, in the case of isolation etching to separate the light emitting structure layer 135 into the unit chip region, the fragments generated in the ohmic layer 150 may be separated from the second conductive semiconductor layer 130. An electrical short may occur between the active layer 120 or between the active layer 120 and the first conductive semiconductor layer 110, and the channel layer 140 prevents the electrical short.

한편, 오믹층(150) 및 채널층(140) 상에 발광 구조층(135)이 형성될 수 있다. 상기 발광 구조층(135)의 측면은 복수 개의 칩을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다.Meanwhile, the light emitting structure layer 135 may be formed on the ohmic layer 150 and the channel layer 140. Side surfaces of the light emitting structure layer 135 may have an inclination by an isolation etching that divides a plurality of chips into unit chip regions.

상기 발광 구조층(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 제1 도전형 반도체층(110), 제2 도전형 반도체층(130) 및 이들 사이에 위치한 활성층(120)을 포함할 수 있다. 이때, 상기 제2 도전형 반도체층(130)이 오믹층(150)과 채널층(140) 상에 위치하고, 상기 활성층(120)이 제2 도전형 반도체층(130) 상에 위치하고, 상기 제1 도전형 반도체층(110)이 활성층(120) 상에 위치할 수 있다.The light emitting structure layer 135 may include a compound semiconductor layer of a plurality of group III-V elements, and may be disposed between the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 and therebetween. The active layer 120 may be included. In this case, the second conductive semiconductor layer 130 is positioned on the ohmic layer 150 and the channel layer 140, and the active layer 120 is positioned on the second conductive semiconductor layer 130. The conductive semiconductor layer 110 may be located on the active layer 120.

또한, 상기 제1 도전형 반도체층(110)과 상기 활성층(120) 사이에는 제1 도전형의 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조(미도시)가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(130)과 상기 활성층(120) 사이에는 제2 도전형의 AlGaN층(미도시)이 형성될 수도 있다.In addition, a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure (not shown) may be formed between the first conductivity type semiconductor layer 110 and the active layer 120. In addition, a second conductive AlGaN layer (not shown) may be formed between the second conductive semiconductor layer 130 and the active layer 120.

상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일 예로, 제1 도전형 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 상기 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정되지는 않는다.The first conductivity type semiconductor layer 110 may include a compound semiconductor of a group III-V element doped with a first conductivity type dopant. For example, the first conductivity-type semiconductor layer 110 may include an n-type semiconductor layer. The n-type semiconductor layer is doped with n-type dopants to a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc. may be formed by including n-type dopants such as Si, Ge, Sn, Se, Te, and the like. The first conductivity type semiconductor layer 110 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다. The active layer 120 may be formed of any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 상기 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일 예로, 상기 활성층(120)은 InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 교대로 적층되어 형성될 수 있다. The active layer 120 may be formed of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). When the active layer 120 has a multi-quantum well structure, the active layer 120 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the active layer 120 may be formed by alternately stacking a well layer including InGaN and a barrier layer including GaN.

이러한 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다. 상기 장벽층의 밴드 갭은 우물층의 밴드 갭보다 크며, 상기 클래드층의 밴드 갭은 상기 활성층의 밴드 갭보다 클 수 있다.A clad layer (not shown) doped with an n-type or p-type dopant may be formed on and / or under the active layer 120, and the clad layer may include an AlGaN layer or an InAlGaN layer. The band gap of the barrier layer may be larger than the band gap of the well layer, and the band gap of the clad layer may be larger than the band gap of the active layer.

상기 제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일 예로, 상기 제2 도전형 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 상기 제2 도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정되지는 않는다.The second conductivity type semiconductor layer 130 may include a compound semiconductor of a group III-V element doped with a second conductivity type dopant. For example, the second conductivity-type semiconductor layer 130 may include a p-type semiconductor layer. The p-type semiconductor layer is a p-type dopant doped in a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be formed. For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc. may be formed by including p-type dopants such as Mg, Zn, Ca, Sr, Br and the like. The second conductivity type semiconductor layer 130 may be formed as a single layer or a multilayer, but is not limited thereto.

본 실시 예에서는, 상기 제1 도전형 반도체층(110)이 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층(130)이 p형 반도체층을 포함하고 있는 것을 예시하고 있으나 이에 한정되지 않는다. 즉, 상기 제1 도전형 반도체층(110)이 p형 반도체층을 포함하고, 상기 제2 도전형 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 구조층(135)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.In the present exemplary embodiment, the first conductive semiconductor layer 110 includes an n-type semiconductor layer, and the second conductive semiconductor layer 130 includes a p-type semiconductor layer, but the present invention is not limited thereto. Do not. That is, the first conductivity type semiconductor layer 110 may include a p-type semiconductor layer, and the second conductivity type semiconductor layer 130 may include an n-type semiconductor layer. In addition, another n-type or p-type semiconductor layer (not shown) may be formed under the second conductive semiconductor layer 130. Accordingly, the light emitting structure layer 135 may have at least one of np, pn, npn, and pnp junction structures.

또한, 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 발광 구조층(135)의 구조는 다양하게 변형될 수 있으며, 이에 한정되는 것은 아니다.In addition, the doping concentrations of the dopants in the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 may be uniform or non-uniform. That is, the structure of the light emitting structure layer 135 may be variously modified, but is not limited thereto.

이러한 발광 구조층(135)의 상면에는 광 추출 구조(112)가 형성될 수 있다. 상기 광 추출 구조(112)는 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 상기 광 추출 구조(112)는 랜덤한 형상 및 배열을 갖거나, 규칙적인 형상 및 배열을 갖도록 형성될 수 있다. 예를 들어, 상기 광 추출 구조(112)는 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light extraction structure 112 may be formed on an upper surface of the light emitting structure layer 135. The light extraction structure 112 may improve the light extraction efficiency of the light emitting device 100 by minimizing the amount of light totally reflected from the surface. The light extraction structure 112 may have a random shape and arrangement, or may be formed to have a regular shape and arrangement. For example, the light extracting structure 112 may be formed to have various shapes such as a cylinder, a polygonal pillar, a cone, a polygonal pyramid, a truncated cone, and a polygonal truncated cone, but is not limited thereto.

본 실시 예에서, 상기 제1 도전형 반도체층(110)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴이 형성될 수 있다.In this embodiment, a roughness pattern may be formed on an upper surface of the first conductivity type semiconductor layer 110 to increase light extraction efficiency.

상기 발광 구조층(135), 좀 더 상세하게는, 상기 제1 도전형 반도체층(110)의 상면에 전극(115)이 형성된다. 상기 전극(115)은 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다. The light emitting structure layer 135, and more specifically, the electrode 115 is formed on the upper surface of the first conductivity type semiconductor layer 110. The electrode 115 may be branched in a predetermined pattern shape, but is not limited thereto.

또한, 상기 전극(115)은 적어도 하나의 패드부(미도시)와, 상기 패드부에 연결된 적어도 하나의 전극부(미도시)가 동일 또는 상이한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 본 실시 예에서는, 상기 전극(115)의 상면을 평면으로 구성하였으나, 상기 전극(115)의 상면에 러프니스 패턴이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한, 전술한 바와 같이, 상기 전극(115)은 적어도 일부분이 상기 채널층(140)과 오버랩될 수 있다.In addition, the electrode 115 may have at least one pad portion (not shown) and at least one electrode portion (not shown) connected to the pad portion having the same or different stacked structure, but are not limited thereto. . In the present embodiment, the top surface of the electrode 115 is configured as a plane, but a roughness pattern may be formed on the top surface of the electrode 115, but is not limited thereto. In addition, as described above, at least a portion of the electrode 115 may overlap with the channel layer 140.

상기 전극(115)은 Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.The electrode 115 may be Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, or their It may comprise at least one of the alloys.

한편, 상기 발광 구조층(135)의 적어도 일 측면에는 패시베이션층(195)이 형성될 수 있다. 상기 패시베이션층(195)은 상기 제1 도전형 반도체층(110)의 상면 및 상기 채널층(140)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.The passivation layer 195 may be formed on at least one side of the light emitting structure layer 135. The passivation layer 195 may be formed on an upper surface of the first conductive semiconductor layer 110 and an upper surface of the channel layer 140, but is not limited thereto.

상기 패시베이션층(195)은 상기 발광 구조층(135)을 전기적으로 보호하기 위하여 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The passivation layer 195 may be formed to electrically protect the light emitting structure layer 135. For example, the passivation layer 195 may be formed of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 . It may be formed, but is not limited thereto.

이하, 본 발명의 다른 실시 예들에 대해 상세히 설명하도록 한다. 본 발명의 다른 실시 예들을 설명함에 있어, 전술한 바와 동일 또는 극히 유사한 부분에 대한 설명은 생략하고 서로 다른 부분에 대해서만 상세하게 설명하도록 한다.Hereinafter, other embodiments of the present invention will be described in detail. In describing other embodiments of the present invention, the description of the same or extremely similar parts as described above will be omitted, and only different parts will be described in detail.

도 2는 제2 실시 예에 따른 발광 소자의 단면도이다.2 is a cross-sectional view of a light emitting device according to a second embodiment.

도 2를 참조하면, 본 실시 예에 따른 발광 소자(200)는, 지지 기판(280), 상기 지지 기판(280) 상에 빛을 생성하는 발광 구조층(235), 이 발광 구조층(235) 상에 전극(215)을 포함한다. 상기 발광 구조층(235)은 제1 도전형 반도체층(210), 활성층(220) 및 제2 도전형 반도체층(230)을 포함하며, 상기 제1 도전형 반도체층(210)과 상기 제2 도전형 반도체층(230)으로부터 제공되는 전자 및 정공이 상기 활성층(220)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.Referring to FIG. 2, the light emitting device 200 according to the present exemplary embodiment includes a support substrate 280, a light emitting structure layer 235 that generates light on the support substrate 280, and the light emitting structure layer 235. And an electrode 215 on the top. The light emitting structure layer 235 includes a first conductivity type semiconductor layer 210, an active layer 220, and a second conductivity type semiconductor layer 230, and the first conductivity type semiconductor layer 210 and the second conductivity type. Electrons and holes provided from the conductive semiconductor layer 230 may be recombined in the active layer 220 to generate light.

지지 기판(280)과 발광 구조층(235) 사이에는 복수의 전도층, 채널층(240), 전류 차단층(245) 등이 위치할 수 있고, 상기 발광 구조층(235)의 측면으로 패시베이션층(290)이 형성될 수 있다. 여기서, 상기 복수의 전도층은 접합층(270), 베리어층(260), 반사층(250)을 포함한다. A plurality of conductive layers, a channel layer 240, a current blocking layer 245, and the like may be disposed between the support substrate 280 and the light emitting structure layer 235, and a passivation layer may be disposed on the side surface of the light emitting structure layer 235. 290 may be formed. Here, the plurality of conductive layers includes a bonding layer 270, a barrier layer 260, and a reflective layer 250.

상기 지지 기판(280)은 발광 구조층(235)을 지지하며 전극(215)과 함께 발광 구조층(235)에 전원을 제공할 수 있다. 상기 지지 기판(280) 상에 접합층(270)이 형성될 수 있다. 상기 접합층(270)은 상기 베리어층(260)과 상기 지지 기판(280) 사이에 접촉되어, 상기 베리어층(260)과 상기 지지 기판(280) 사이의 접착력을 강화시켜 줄 수 있다.The support substrate 280 may support the light emitting structure layer 235 and provide power to the light emitting structure layer 235 together with the electrode 215. A bonding layer 270 may be formed on the support substrate 280. The bonding layer 270 may be in contact with the barrier layer 260 and the support substrate 280 to enhance the adhesive force between the barrier layer 260 and the support substrate 280.

한편, 상기 접합층(270) 상에는 베리어층(260)이 형성될 수 있다. 상기 베리어층(260)은 반사층(250)과 접합층(270) 사이에 접촉되어, 상기 반사층(250)과 상기 접합층(270) 사이의 확산을 방지한다. 이러한 베리어층(260) 상에는 반사층(250)이 형성될 수 있다. 상기 반사층(250)은 발광 구조층(235)에서 발생되어 반사층(250) 쪽으로 향하는 빛을 반사시켜, 발광 소자(200)의 발광 효율을 개선시켜 줄 수 있다. 또한, 상기 반사층(250)은 제2 도전형 반도체층(130)에 오믹 접촉되어 발광 구조층(135)에 전원을 원활히 공급될 수 있도록 한다.Meanwhile, a barrier layer 260 may be formed on the bonding layer 270. The barrier layer 260 is in contact between the reflective layer 250 and the bonding layer 270 to prevent diffusion between the reflective layer 250 and the bonding layer 270. The reflective layer 250 may be formed on the barrier layer 260. The reflective layer 250 may be generated by the light emitting structure layer 235 to reflect the light toward the reflective layer 250, thereby improving the luminous efficiency of the light emitting device 200. In addition, the reflective layer 250 is in ohmic contact with the second conductivity-type semiconductor layer 130 to smoothly supply power to the light emitting structure layer 135.

상기 반사층(250)과 상기 제2 도전형 반도체층(230) 사이의 내측에는 전류 차단층(245)이 형성될 수 있다. 상기 전류 차단층(245)의 상면은 제2 도전형 반도체층(230)과 접촉하고, 상기 전류 차단층(245)의 하면 및 측면은 반사층(250)과 접촉할 수 있다.A current blocking layer 245 may be formed between the reflective layer 250 and the second conductive semiconductor layer 230. An upper surface of the current blocking layer 245 may contact the second conductive semiconductor layer 230, and a lower surface and a side surface of the current blocking layer 245 may contact the reflective layer 250.

상기 전류 차단층(245)은 전극(215)과 수직 방향으로 적어도 일부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(215)과 지지 기판(280) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(200)의 발광 효율을 향상시킬 수 있다. The current blocking layer 245 may be formed such that at least a portion of the current blocking layer 245 overlaps with the electrode 215 in a vertical direction, thereby alleviating a phenomenon in which current is concentrated at the shortest distance between the electrode 215 and the supporting substrate 280. The light emitting efficiency of the light emitting device 200 can be improved.

상기 반사층(250)과 상기 제2 도전형 반도체층(230) 사이의 외측에는 채널층(240)이 형성될 수 있다. 상기 채널층(240)의 상면은 제2 도전형 반도체층(230)과 패시베이션층(290)에 접촉하고, 상기 채널층(240)의 하면 및 측면은 반사층(250)에 의해 둘러싸여 있다. 즉, 상기 반사층(250)이 상기 채널층(240) 모두를 감싸는 구조를 형성한다.A channel layer 240 may be formed outside the reflective layer 250 and the second conductive semiconductor layer 230. The upper surface of the channel layer 240 is in contact with the second conductivity-type semiconductor layer 230 and the passivation layer 290, and the lower surface and the side surface of the channel layer 240 are surrounded by the reflective layer 250. That is, the reflective layer 250 forms a structure surrounding all of the channel layer 240.

따라서, 발광 구조층(235)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 채널층(240)을 에칭하지 않기 때문에 상기 채널층(240)의 측면에서 발생하던 깨짐 현상을 효과적으로 방지할 수 있다.Accordingly, when isolation etching is performed to separate the light emitting structure layer 235 into the unit chip region, the channel layer 240 is not etched, and thus a cracking phenomenon that occurs at the side of the channel layer 240 is caused. Can be effectively prevented.

상기 채널층(240)은 일부분이 발광 구조층(235)과 수직 방향에서 중첩될 수 있다. 이러한 채널층(240)은 반사층(250)과 활성층(220) 사이의 측면에서의 거리를 증가시켜 반사층(250)과 활성층(220) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 채널층(240)은 발광 구조층(235)과 지지 기판(280) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.A portion of the channel layer 240 may overlap the light emitting structure layer 235 in a vertical direction. The channel layer 240 may increase the distance at the side surface between the reflective layer 250 and the active layer 220 to reduce the possibility of electrical short circuit between the reflective layer 250 and the active layer 220. In addition, the channel layer 240 may also prevent moisture or the like from penetrating into the gap between the light emitting structure layer 235 and the support substrate 280.

상기 반사층(250) 및 상기 채널층(240) 상에 발광 구조층(235)이 형성될 수 있다. 상기 발광 구조층(235)의 구조는 상기 제1 실시 예에서 설명한 바와 동일하기 때문에 구체적인 설명을 생략하도록 한다.The light emitting structure layer 235 may be formed on the reflective layer 250 and the channel layer 240. Since the structure of the light emitting structure layer 235 is the same as that described in the first embodiment, detailed description thereof will be omitted.

도 3은 제3 실시 예에 따른 발광 소자의 단면도이다.3 is a cross-sectional view of a light emitting device according to a third embodiment.

도 3을 참조하면, 본 실시 예에 따른 발광 소자(300)는, 지지 기판(390), 상기 지지 기판(390) 상에 빛을 생성하는 발광 구조층(335), 이 발광 구조층(335) 상에 전극(315)을 포함한다. 상기 발광 구조층(335)은 제1 도전형 반도체층(310), 활성층(320) 및 제2 도전형 반도체층(330)을 포함하며, 상기 제1 도전형 반도체층(310)과 상기 제2 도전형 반도체층(330)으로부터 제공되는 전자 및 정공이 상기 활성층(320)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.Referring to FIG. 3, the light emitting device 300 according to the present embodiment includes a support substrate 390, a light emitting structure layer 335 that generates light on the support substrate 390, and the light emitting structure layer 335. And an electrode 315 on the top. The light emitting structure layer 335 includes a first conductivity type semiconductor layer 310, an active layer 320 and a second conductivity type semiconductor layer 330, and the first conductivity type semiconductor layer 310 and the second conductivity type. Electrons and holes provided from the conductive semiconductor layer 330 may be recombined in the active layer 320 to generate light.

지지 기판(390)과 발광 구조층(335) 사이에는 복수의 전도층, 채널층(340), 전류 차단층(345) 등이 위치할 수 있고, 상기 발광 구조층(335)의 측면으로 패시베이션층(395)이 형성될 수 있다. 여기서, 상기 복수의 전도층은 접합층(380), 베리어층(370), 반사층(360), 오믹층(350)을 포함한다. A plurality of conductive layers, a channel layer 340, a current blocking layer 345, and the like may be disposed between the support substrate 390 and the light emitting structure layer 335, and a passivation layer may be disposed on the side surface of the light emitting structure layer 335. 395 may be formed. Here, the plurality of conductive layers includes a bonding layer 380, a barrier layer 370, a reflective layer 360, and an ohmic layer 350.

상기 지지 기판(390)은 발광 구조층(335)을 지지하며 전극(315)과 함께 발광 구조층(335)에 전원을 제공할 수 있다. 상기 지지 기판(390) 상에 접합층(380)이 형성될 수 있다. 상기 접합층(380)은 상기 베리어층(370)과 상기 지지 기판(390) 사이에 접촉되어, 상기 베리어층(370)과 상기 지지 기판(390) 사이의 접착력을 강화시켜 줄 수 있다.The support substrate 390 may support the light emitting structure layer 335 and provide power to the light emitting structure layer 335 together with the electrode 315. A bonding layer 380 may be formed on the support substrate 390. The bonding layer 380 may be in contact with the barrier layer 370 and the support substrate 390 to strengthen the adhesive force between the barrier layer 370 and the support substrate 390.

한편, 상기 접합층(380) 상에는 베리어층(370)이 형성될 수 있다. 상기 베리어층(370)은 반사층(360)과 접합층(380) 사이에 접촉되어, 상기 반사층(360)과 상기 접합층(380) 사이의 확산을 방지한다. Meanwhile, a barrier layer 370 may be formed on the bonding layer 380. The barrier layer 370 is in contact between the reflective layer 360 and the bonding layer 380 to prevent diffusion between the reflective layer 360 and the bonding layer 380.

이러한 베리어층(370) 상에는 반사층(360)이 형성될 수 있다. 상기 반사층(360)은 발광 구조층(335)에서 발생되어 반사층(360) 쪽으로 향하는 빛을 반사시켜, 발광 소자(300)의 발광 효율을 개선시켜 줄 수 있다.The reflective layer 360 may be formed on the barrier layer 370. The reflective layer 360 may reflect light emitted from the light emitting structure layer 335 toward the reflective layer 360 to improve the light emitting efficiency of the light emitting device 300.

상기 반사층(360) 상에 오믹층(350)과 채널층(340)이 형성될 수 있다. 여기서, 상기 오믹층(350)은 제2 도전형 반도체층(330)에 오믹 접촉되어 발광 구조층(335)에 전원이 원활히 공급될 수 있도록 한다.An ohmic layer 350 and a channel layer 340 may be formed on the reflective layer 360. Here, the ohmic layer 350 is in ohmic contact with the second conductive semiconductor layer 330 so that power can be smoothly supplied to the light emitting structure layer 335.

상기 오믹층(350)의 상면은 제2 도전형 반도체층(330)과 상기 채널층(340)의 일부분과 접촉하고, 상기 오믹층(350)의 하면은 상기 반사층(360)에 의해 둘러싸여 있다.An upper surface of the ohmic layer 350 is in contact with the second conductive semiconductor layer 330 and a portion of the channel layer 340, and a lower surface of the ohmic layer 350 is surrounded by the reflective layer 360.

상기 오믹층(350)과 상기 제2 도전형 반도체층(330) 사이의 내측에는 전류 차단층(345)이 형성될 수 있다. 상기 전류 차단층(345)의 상면은 제2 도전형 반도체층(330)에 접촉하고, 상기 전류 차단층(345)의 하면 및 측면은 오믹층(350)에 의해 둘러싸여 있다.A current blocking layer 345 may be formed inside the ohmic layer 350 and the second conductive semiconductor layer 330. An upper surface of the current blocking layer 345 contacts the second conductive semiconductor layer 330, and a lower surface and a side surface of the current blocking layer 345 are surrounded by the ohmic layer 350.

상기 전류 차단층(345)은 전극(315)과 수직 방향으로 적어도 일 부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(315)과 지지 기판(390) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(300)의 발광 효율을 향상시킬 수 있다.The current blocking layer 345 may be formed such that at least one portion overlaps with the electrode 315 in the vertical direction, thereby concentrating the current to the shortest distance between the electrode 315 and the support substrate 390. The light emission efficiency of the light emitting device 300 may be improved by relaxing.

상기 오믹층(350)과 상기 제2 도전형 반도체층(330) 사이의 외측에는 채널층(340)이 형성될 수 있다. 상기 채널층(340)의 상면은 제2 도전형 반도체층(330)과 패시베이션층(395)에 접촉하고, 상기 채널층(340)의 하면 및 측면은 오믹층(350)과 반사층(360)에 의해 둘러싸여 있다. 즉, 상기 반사층(360)이 상기 오믹층(350)과 상기 채널층(340)을 감싸는 구조를 형성한다.A channel layer 340 may be formed outside the ohmic layer 350 and the second conductive semiconductor layer 330. The upper surface of the channel layer 340 is in contact with the second conductivity-type semiconductor layer 330 and the passivation layer 395, and the lower surface and the side surfaces of the channel layer 340 are in contact with the ohmic layer 350 and the reflective layer 360. Surrounded by. That is, the reflective layer 360 forms a structure surrounding the ohmic layer 350 and the channel layer 340.

따라서, 발광 구조층(335)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 채널층(340)을 에칭하지 않기 때문에 상기 채널층(340)의 측면에서 발생하던 깨짐 현상을 효과적으로 방지할 수 있다.Therefore, when isolation etching is performed to separate the light emitting structure layer 335 into the unit chip region, the channel layer 340 is not etched, and thus a cracking phenomenon that occurs at the side of the channel layer 340 is performed. Can be effectively prevented.

상기 채널층(340)은 일부분이 발광 구조층(335)과 수직 방향에서 중첩될 수 있다. 이러한 상기 채널층(340)은 반사층(360)과 활성층(320) 사이의 측면에서의 거리를 증가시켜 반사층(360)과 활성층(320) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 채널층(340)은 발광 구조층(335)과 지지 기판(390) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.A portion of the channel layer 340 may overlap with the light emitting structure layer 335 in a vertical direction. The channel layer 340 increases the distance at the side surface between the reflective layer 360 and the active layer 320 to reduce the possibility of electrical short circuit between the reflective layer 360 and the active layer 320. In addition, the channel layer 340 may also prevent moisture or the like from penetrating into the gap between the light emitting structure layer 335 and the support substrate 390.

상기 오믹층(350) 및 상기 채널층(340) 상에 발광 구조층(335)이 형성될 수 있다. 상기 발광 구조층(335)의 구조는 제1 실시 예에서 설명한 바와 동일하기 때문에 구체적인 설명을 생략하도록 한다.The light emitting structure layer 335 may be formed on the ohmic layer 350 and the channel layer 340. Since the structure of the light emitting structure layer 335 is the same as that described in the first embodiment, a detailed description thereof will be omitted.

도 4는 제4 실시 예에 따른 발광 소자의 단면도이다.4 is a cross-sectional view of a light emitting device according to a fourth embodiment.

도 4를 참조하면, 본 실시 예에 따른 발광 소자(400)는, 지지 기판(490), 상기 지지 기판(490) 상에 빛을 생성하는 발광 구조층(435), 이 발광 구조층(435) 상에 전극(415)을 포함한다. 상기 발광 구조층(435)은 제1 도전형 반도체층(410), 활성층(420) 및 제2 도전형 반도체층(430)을 포함하며, 상기 제1 도전형 반도체층(410)과 상기 제2 도전형 반도체층(430)으로부터 제공되는 전자 및 정공이 상기 활성층(420)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.Referring to FIG. 4, the light emitting device 400 according to the present exemplary embodiment includes a support substrate 490, a light emitting structure layer 435 that generates light on the support substrate 490, and the light emitting structure layer 435. And an electrode 415 on the top. The light emitting structure layer 435 includes a first conductivity type semiconductor layer 410, an active layer 420, and a second conductivity type semiconductor layer 430, and the first conductivity type semiconductor layer 410 and the second conductivity type. Electrons and holes provided from the conductive semiconductor layer 430 may be recombined in the active layer 420 to generate light.

지지 기판(490)과 발광 구조층(435) 사이에는 복수의 전도층, 채널층(440) 및 전류 차단층(current blocking layer, 445) 등이 위치할 수 있고, 상기 발광 구조층(435)의 측면으로 패시베이션층(495)이 형성될 수 있다. 여기서, 상기 복수의 전도층은 접합층(480), 베리어층(470), 반사층(460), 오믹층(450)을 포함한다.A plurality of conductive layers, a channel layer 440, a current blocking layer 445, and the like may be disposed between the support substrate 490 and the light emitting structure layer 435. The passivation layer 495 may be formed laterally. Here, the plurality of conductive layers includes a bonding layer 480, a barrier layer 470, a reflective layer 460, and an ohmic layer 450.

상기 지지 기판(490)은 발광 구조층(435)을 지지하며 전극(415)과 함께 발광 구조층(435)에 전원을 제공할 수 있다. 상기 지지 기판(490) 상에 접합층(480)이 형성될 수 있다. 상기 접합층(480)은 상기 베리어층(470)과 상기 지지 기판(490) 사이에 접촉되어, 상기 베리어층(470)과 상기 지지 기판(490) 사이의 접착력을 강화시켜 줄 수 있다.The support substrate 490 may support the light emitting structure layer 435 and provide power to the light emitting structure layer 435 together with the electrode 415. A bonding layer 480 may be formed on the support substrate 490. The bonding layer 480 may be in contact between the barrier layer 470 and the support substrate 490 to strengthen the adhesive force between the barrier layer 470 and the support substrate 490.

한편, 상기 접합층(480) 상에는 베리어층(470)이 형성될 수 있다. 상기 베리어층(470)은 반사층(460)과 접합층(480) 사이에 접촉되어, 상기 반사층(460)과 상기 접합층(480) 사이의 확산을 방지한다. Meanwhile, a barrier layer 470 may be formed on the bonding layer 480. The barrier layer 470 is contacted between the reflective layer 460 and the bonding layer 480 to prevent diffusion between the reflective layer 460 and the bonding layer 480.

또한, 상기 베리어층(470)의 상면이 채널층(440)의 일부분, 오믹층(450)의 일부분 및 반사층(460)에 접촉되어, 상기 베리어층(470)이 채널층(440), 오믹층(450) 및 반사층(460)을 감싸는 구조를 형성한다. 따라서, 발광 구조층(435)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 채널층(440)을 에칭하지 않기 때문에 상기 채널층(440)의 측면에서 발생하던 깨짐 현상을 효과적으로 방지할 수 있다.In addition, the upper surface of the barrier layer 470 is in contact with a portion of the channel layer 440, a portion of the ohmic layer 450 and the reflective layer 460, so that the barrier layer 470 is a channel layer 440, ohmic layer A structure surrounding the 450 and the reflective layer 460 is formed. Therefore, when isolation etching is performed to separate the light emitting structure layer 435 into the unit chip region, the channel layer 440 is not etched. Can be effectively prevented.

이러한 베리어층(470) 상에는 반사층(460)이 형성될 수 있다. 상기 반사층(460)은 발광 구조층(435)에서 발생되어 반사층(460) 쪽으로 향하는 빛을 반사시켜, 발광 소자(400)의 발광 효율을 개선시켜 줄 수 있다.The reflective layer 460 may be formed on the barrier layer 470. The reflective layer 460 may be generated by the light emitting structure layer 435 to reflect light toward the reflective layer 460, thereby improving the light emitting efficiency of the light emitting device 400.

상기 반사층(460) 상에 오믹층(450)이 형성될 수 있다. 여기서, 상기 오믹층(450)은 제2 도전형 반도체층(430)에 오믹 접촉되어 발광 구조층(435)에 전원이 원활히 공급될 수 있도록 한다.An ohmic layer 450 may be formed on the reflective layer 460. Here, the ohmic layer 450 is in ohmic contact with the second conductive semiconductor layer 430 so that power can be smoothly supplied to the light emitting structure layer 435.

상기 오믹층(450)의 상면은 제2 도전형 반도체층(430)과 상기 채널층(440)의 일부분과 접촉하고, 상기 오믹층(450)의 하면은 상기 반사층(460) 및 상기 베리어층(470)에 의해 둘러싸여 있다.The upper surface of the ohmic layer 450 is in contact with the second conductive semiconductor layer 430 and a portion of the channel layer 440, and the lower surface of the ohmic layer 450 is the reflective layer 460 and the barrier layer ( 470 is surrounded by.

상기 오믹층(450)과 상기 제2 도전형 반도체층(430) 사이의 내측에는 전류 차단층(445)이 형성될 수 있다. 상기 전류 차단층(445)의 상면은 제2 도전형 반도체층(430)에 접촉하고, 상기 전류 차단층(445)의 하면 및 측면은 오믹층(450)에 의해 둘러싸여 있다.A current blocking layer 445 may be formed inside the ohmic layer 450 and the second conductive semiconductor layer 430. An upper surface of the current blocking layer 445 contacts the second conductive semiconductor layer 430, and a lower surface and a side surface of the current blocking layer 445 are surrounded by the ohmic layer 450.

상기 전류 차단층(445)은 전극(415)과 수직 방향으로 적어도 일 부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(415)과 지지 기판(490) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(400)의 발광 효율을 향상시킬 수 있다.The current blocking layer 445 may be formed such that at least a portion of the current blocking layer 445 overlaps the electrode 415 in a vertical direction, thereby concentrating a current to a shortest distance between the electrode 415 and the support substrate 490. The light emission efficiency of the light emitting device 400 may be improved by mitigating.

상기 오믹층(450)과 상기 제2 도전형 반도체층(430) 사이의 외측에는 채널층(440)이 형성될 수 있다. 상기 채널층(440)의 상면은 제2 도전형 반도체층(430)과 패시베이션층(495)에 접촉하고, 상기 채널층(440)의 하면 및 측면은 오믹층(450)과 베리어층(470)에 의해 둘러싸여 있다. 즉, 상기 베리어층(470)이 채널층(440), 오믹층(450) 및 반사층(460)을 감싸는 구조를 형성한다.A channel layer 440 may be formed outside the ohmic layer 450 and the second conductive semiconductor layer 430. The upper surface of the channel layer 440 is in contact with the second conductivity-type semiconductor layer 430 and the passivation layer 495, and the lower and side surfaces of the channel layer 440 are the ohmic layer 450 and the barrier layer 470. Surrounded by. That is, the barrier layer 470 forms a structure surrounding the channel layer 440, the ohmic layer 450, and the reflective layer 460.

상기 채널층(440)은 일부분이 발광 구조층(435)과 수직 방향에서 중첩될 수 있다. 이러한 채널층(440)은 베리어층(470)과 활성층(420) 사이의 측면에서의 거리를 증가시켜 베리어층(470)과 활성층(420) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 채널층(440)은 발광 구조층(435)과 지지 기판(490) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.A portion of the channel layer 440 may overlap with the light emitting structure layer 435 in the vertical direction. The channel layer 440 may increase the distance between the barrier layer 470 and the active layer 420 to reduce the possibility of electrical short circuit between the barrier layer 470 and the active layer 420. In addition, the channel layer 440 may also prevent moisture or the like from penetrating into the gap between the light emitting structure layer 435 and the support substrate 490.

상기 오믹층(450) 및 상기 채널층(440) 상에 발광 구조층(435)이 형성될 수 있다. 상기 발광 구조층(435)의 구조는 제1 실시 예에서 설명한 바와 동일하기 때문에 구체적인 설명을 생략하도록 한다.The light emitting structure layer 435 may be formed on the ohmic layer 450 and the channel layer 440. Since the structure of the light emitting structure layer 435 is the same as described in the first embodiment, a detailed description thereof will be omitted.

이하, 실시 예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다. 다만, 전술한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.Hereinafter, a method of manufacturing a light emitting device according to the embodiment will be described in detail. However, the content overlapping with the above description will be omitted or briefly described.

도 5 내지 도 12는 제1 실시 예에 따른 발광 소자의 제조방법을 설명하는 도면이다.5 to 12 illustrate a method of manufacturing a light emitting device according to the first embodiment.

도 5를 참조하면, 성장 기판(101) 상에 발광 구조층(135)을 형성한다.Referring to FIG. 5, the light emitting structure layer 135 is formed on the growth substrate 101.

상기 성장기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 상기 성장 기판(101)은 상기 발광 구조층이 성장되며, 상기 사파이어 기판이 사용될 수도 있다.The growth substrate 101 may be formed of, for example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto. For example, the light emitting structure layer may be grown on the growth substrate 101, and the sapphire substrate may be used.

상기 발광 구조층(135)은 상기 성장기판(101) 상에 상기 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure layer 135 may be formed by sequentially growing the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 on the growth substrate 101. .

상기 발광 구조층(135)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure layer 135 may include, for example, Metal Organic Chemical Vapor Deposition (MOCVD), Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), and the like may be formed using, but are not limited thereto.

한편, 상기 발광 구조층(135) 및 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 반도체층(미도시)이 형성될 수도 있다. 상기 언도프트 반도체층은 의도적으로 제1 도전형의 불순물을 주입하지는 않았으나, 제1 도전형의 전도 특성을 가질 수도 있는 질화물층이며, 예를 들어, 상기 언도프트 질화물층은 Undoped-GaN층으로 형성될 수도 있다. 상기 언도프트 반도체층과 상기 성장 기판(101) 사이에 버퍼층이 형성될 수도 있다. 또한, 상기 언도프트 반도체층은 반드시 형성되어야 하는 것은 아니며, 형성되지 않을 수도 있다.Meanwhile, a buffer layer (not shown) and / or an undoped semiconductor layer (not shown) may be formed between the light emitting structure layer 135 and the growth substrate 101 to alleviate the lattice constant difference. The undoped semiconductor layer is a nitride layer which may not intentionally inject impurities of the first conductivity type, but may have a conductivity characteristic of the first conductivity type. For example, the undoped nitride layer is formed of an Undoped-GaN layer. May be A buffer layer may be formed between the undoped semiconductor layer and the growth substrate 101. In addition, the undoped semiconductor layer is not necessarily formed, and may not be formed.

도 6을 참조하면, 상기 발광 구조층(135) 상에 단위 칩 영역에 대응하여 채널층(140) 및 전류 차단층(145)이 형성된다.Referring to FIG. 6, a channel layer 140 and a current blocking layer 145 are formed on the light emitting structure layer 135 to correspond to a unit chip region.

상기 채널층(140) 및 상기 전류 차단층(145)은 마스크 패턴을 이용하여 제2 도전형 반도체층(130) 상에 형성될 수 있다. 상기 채널층(140) 및 상기 전류 차단층(145)은 다양한 증착 방법을 이용하여 형성할 수 있다.The channel layer 140 and the current blocking layer 145 may be formed on the second conductive semiconductor layer 130 using a mask pattern. The channel layer 140 and the current blocking layer 145 may be formed using various deposition methods.

상기 채널층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(180) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 채널층(140)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The channel layer 140 may be formed of an electrically insulating material, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 180, or a material forming Schottky contact with the second conductive semiconductor layer 130. Can be formed. For example, the channel layer 140 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , It may include at least one of TiO x , TiO 2 , Ti, Al or Cr.

도 7 및 도 8을 참조하면, 상기 제2 도전형 반도체층(130) 및 상기 채널층(140) 상에 오믹층(150)을 형성하고, 상기 오믹층(150) 상에 반사층(160)을 형성할 수 있다. 여기서, 상기 오믹층(150)은 상기 채널층(140)을 둘러싸는 구조로 형성된다.7 and 8, the ohmic layer 150 is formed on the second conductivity-type semiconductor layer 130 and the channel layer 140, and the reflective layer 160 is formed on the ohmic layer 150. Can be formed. Here, the ohmic layer 150 is formed in a structure surrounding the channel layer 140.

상기 오믹층(150) 및 상기 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다.The ohmic layer 150 and the reflective layer 160 may be formed by, for example, any one of an electron beam (E-beam) deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD).

상기 오믹층(150)과 반사층(160)이 형성되는 면적은 다양하게 선택될 수 있으며, 상기 오믹층(150) 및/또는 반사층(160)이 형성되는 면적에 따라 다양한 종류의 발광 소자가 제작될 수 있다.The area in which the ohmic layer 150 and the reflective layer 160 are formed may be variously selected, and various kinds of light emitting devices may be manufactured according to the area in which the ohmic layer 150 and / or the reflective layer 160 are formed. Can be.

도 9를 참조하면, 상기 반사층(160) 상에 베리어층(170)을 형성하고, 상기 베리어층(170) 상에 접합층(180)을 형성한다. 이후, 상기 접합층(180) 상에 지지 기판(190)을 형성한다.9, a barrier layer 170 is formed on the reflective layer 160, and a bonding layer 180 is formed on the barrier layer 170. Thereafter, the support substrate 190 is formed on the bonding layer 180.

비록, 실시 예에서는 상기 지지 기판(190)이 상기 접합층(180)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 지지 기판(190)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.Although the embodiment illustrates that the support substrate 190 is bonded by the bonding layer 180, the support substrate 190 may be formed by a plating method or a deposition method.

도 10을 참조하면, 상기 성장기판(101)을 상기 발광 구조층(135)으로부터 제거한다. 도 10에서는 도 9에 도시된 발광 소자를 뒤집어서 도시하였다. 여기서, 상기 성장기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.Referring to FIG. 10, the growth substrate 101 is removed from the light emitting structure layer 135. In FIG. 10, the light emitting device illustrated in FIG. 9 is shown upside down. In this case, the growth substrate 101 may be removed by a laser lift off method or a chemical lift off method.

도 11을 참조하면, 상기 발광 구조층(135)에 단위 칩 영역에 따라 아이솔레이션(isolation) 에칭을 하여 복수 개의 발광 구조층(135)으로 분리한다.Referring to FIG. 11, an isolation etching is performed on the light emitting structure layer 135 in accordance with a unit chip region to be separated into a plurality of light emitting structure layers 135.

예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.For example, the isolation etching may be performed by a dry etching method such as inductively coupled plasma (ICP).

도 12를 참조하면, 상기 채널층(140) 및 상기 발광 구조층(135) 상에 패시베이션층(195)을 형성하고, 상기 제1 도전형 반도체층(110)의 상면이 노출되도록 상기 패시베이션층(195)을 선택적으로 제거한다.Referring to FIG. 12, a passivation layer 195 is formed on the channel layer 140 and the light emitting structure layer 135, and the passivation layer is formed so that the top surface of the first conductive semiconductor layer 110 is exposed. Selectively remove 195).

상기 제1 도전형 반도체층(110)의 상면에 광 추출 효율 향상을 위한 러프니스 패턴(112)을 형성하고, 상기 러프니스 패턴(112) 상에 전극(115)을 형성한다. 상기 러프니스 패턴(112)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다. A roughness pattern 112 is formed on the top surface of the first conductive semiconductor layer 110 to improve light extraction efficiency, and an electrode 115 is formed on the roughness pattern 112. The roughness pattern 112 may be formed by a wet etching process or a dry etching process.

한편, 상기 전극(115)의 상면은 상기 제1 도전형 반도체(110)의 상면과 같이 러프니스 패턴을 형성할 수 있다. 상기 전극(115)은 스퍼터링 또는 전자빔 증착 등의 방법으로 형성될 수 있다.The upper surface of the electrode 115 may form a roughness pattern like the upper surface of the first conductivity type semiconductor 110. The electrode 115 may be formed by a method such as sputtering or electron beam deposition.

이후, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다. 상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.Thereafter, when the structure is separated into a unit chip region through a chip separation process, a plurality of light emitting devices may be manufactured. The chip separation process may include, for example, a breaking process of separating a chip by applying a physical force using a blade, a laser scribing process of separating a chip by irradiating a laser to a chip boundary, and a wet etching or a dry etching process. It may include an etching process, but is not limited thereto.

종래의 칩 분리 공정 시, 채널층을 관통하여 레이저 스크라이빙 공정을 진행하였으나, 본 실시 예에서는 상기 채널층을 둘러싸는 전도층(오믹층, 반사층, 베리어층)을 관통하여 레이저 스크라이빙 공정을 진행함으로써 상기 채널층의 손상을 방지할 수 있다.In the conventional chip separation process, the laser scribing process was performed through the channel layer, but in the present embodiment, the laser scribing process is performed through the conductive layer (omic layer, reflective layer, barrier layer) surrounding the channel layer. By proceeding, damage to the channel layer can be prevented.

도 13은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.13 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.

도 13을 참조하면, 발광 소자 패키지(1000)는 패키지 몸체(30)와, 상기 패키지 몸체(30)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 패키지 몸체(30)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.Referring to FIG. 13, the light emitting device package 1000 may include a package body 30, a first electrode 31 and a second electrode 32 installed on the package body 30, and a package body 30. The light emitting device 100 is installed to be electrically connected to the first electrode 31 and the second electrode 32, and a molding member 40 surrounding the light emitting device 100.

상기 패키지 몸체(30)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 측면이 경사면으로 형성된 캐비티를 가질 수 있다.The package body 30 may include a silicon material, a synthetic resin material, or a metal material, and may have a cavity having an inclined side surface.

상기 제1 전극(31) 및 상기 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(31) 및 상기 제2 전극(32)은 상기 발광 소자(100)에서 발생한 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생한 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode 31 and the second electrode 32 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first electrode 31 and the second electrode 32 may increase the light efficiency by reflecting the light generated from the light emitting device 100, the heat generated from the light emitting device 100 to the outside It can also play a role.

상기 발광 소자(100)는 상기 패키지 몸체(30) 상에 설치되거나 상기 제1 전극(31) 또는 상기 제2 전극(32) 상에 설치될 수 있다.The light emitting device 100 may be installed on the package body 30 or on the first electrode 31 or the second electrode 32.

상기 발광 소자(100)는 상기 제1 전극(31) 및 상기 제2 전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 본 실시 예에서는, 상기 발광 소자(100)가 상기 제1 전극(31)과 상기 와이어(50)를 통해 전기적으로 연결되고 상기 제2 전극(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.The light emitting device 100 may be electrically connected to the first electrode 31 and the second electrode 32 by any one of a wire method, a flip chip method, and a die bonding method. In the present embodiment, it is illustrated that the light emitting device 100 is electrically connected to the first electrode 31 and the wire 50 and is directly connected to the second electrode 32.

상기 몰딩 부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 40 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 40 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판상에 배열되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능을 하거나 조명 유닛으로 기능을 할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like, which are optical members, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, an indicator device, a lamp, and a street lamp.

도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 14의 백라이트 유닛(1100)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.14 is a view illustrating a backlight unit including a light emitting device or a light emitting device package according to an embodiment. However, the backlight unit 1100 of FIG. 14 is an example of an illumination system, but is not limited thereto.

도 14를 참조하면, 상기 백라이트 유닛(1100)은 바텀 프레임(1140)과, 상기 바텀 프레임(1140) 내에 배치된 광가이드 부재(1120)와, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.Referring to FIG. 14, the backlight unit 1100 may include a bottom frame 1140, an optical guide member 1120 disposed in the bottom frame 1140, and at least one side or a bottom surface of the optical guide member 1120. It may include a light emitting module 1110 disposed in. In addition, a reflective sheet 1130 may be disposed under the light guide member 1120.

상기 바텀 프레임(1140)은 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.The bottom frame 1140 may be formed in a box shape having an upper surface open to accommodate the light guide member 1120, the light emitting module 1110, and the reflective sheet 1130. Or it may be formed of a resin material but is not limited thereto.

상기 발광 모듈(1110)은 기판(700)과, 상기 기판(700)에 탑재된 복수 개의 발광 소자 패키지(600)를 포함할 수 있다. 상기 복수 개의 발광 소자 패키지(600)는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다. 본 실시 예에서, 상기 발광 모듈(1110)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.The light emitting module 1110 may include a substrate 700 and a plurality of light emitting device packages 600 mounted on the substrate 700. The plurality of light emitting device packages 600 may provide light to the light guide member 1120. In the present embodiment, the light emitting module 1110 is illustrated that the light emitting device package 600 is installed on the substrate 700, it is also possible that the light emitting device 100 according to the embodiment is installed directly.

도시된 바와 같이, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 내측 면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.As shown, the light emitting module 1110 may be disposed on at least one of the inner surfaces of the bottom frame 1140, thereby providing light toward at least one side of the light guide member 1120. can do.

다만, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.However, the light emitting module 1110 may be disposed under the bottom frame 1140 to provide light toward the bottom surface of the light guide member 1120, which is according to the design of the backlight unit 1100. Since various modifications are possible, the present invention is not limited thereto.

상기 광가이드 부재(1120)는 상기 바텀 프레임(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.The light guide member 1120 may be disposed in the bottom frame 1140. The light guide member 1120 may guide the light provided from the light emitting module 1110 to a display panel by surface light source.

상기 광가이드 부재(1120)는 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.The light guide member 1120 may be a light guide panel (LGP). The light guide plate may be formed of one of an acrylic resin series such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), poly carbonate (PC), COC, and polyethylene naphthalate (PEN) resin.

상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.The optical sheet 1150 may be disposed above the light guide member 1120.

상기 광학 시트(1150)는 확산 시트, 집광 시트, 휘도상승 시트, 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.The optical sheet 1150 may include at least one of a diffusion sheet, a light collecting sheet, a luminance rising sheet, and a fluorescent sheet. For example, the optical sheet 1150 may be formed by stacking the diffusion sheet, the light collecting sheet, the luminance increasing sheet, and the fluorescent sheet. In this case, the diffusion sheet 1150 may evenly diffuse the light emitted from the light emitting module 1110, and the diffused light may be focused onto a display panel (not shown) by the light collecting sheet. In this case, the light emitted from the light collecting sheet is randomly polarized light, and the luminance increasing sheet may increase the degree of polarization of the light emitted from the light collecting sheet. The light collecting sheet may be a horizontal or vertical prism sheet. In addition, the luminance increase sheet may be a roughness enhancement film. In addition, the fluorescent sheet may be a translucent plate or film containing a phosphor.

상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다.The reflective sheet 1130 may be disposed under the light guide member 1120. The reflective sheet 1130 may reflect light emitted through the bottom surface of the light guide member 1120 toward the exit surface of the light guide member 1120.

상기 반사시트(1130)는 반사율이 좋은 수지 재질, 즉, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective sheet 1130 may be formed of a resin material having good reflectance, that is, PET, PC, PVC resin, etc., but is not limited thereto.

도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 15의 조명 유닛(1200)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.15 is a view illustrating a lighting unit including a light emitting device or a light emitting device package according to an embodiment. However, the lighting unit 1200 of FIG. 15 is an example of a lighting system, but is not limited thereto.

도 15를 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.Referring to FIG. 15, the lighting unit 1200 is installed in the case body 1210, the light emitting module 1230 installed in the case body 1210, and the case body 1210, and provides power from an external power source. It may include a receiving connection terminal 1220.

상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1210 is preferably formed of a material having good heat dissipation characteristics, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1230)은 기판(700)과, 상기 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다. 본 실시 예에서, 상기 발광 모듈(1230)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 본 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.The light emitting module 1230 may include a substrate 700 and at least one light emitting device package 600 mounted on the substrate 700. In the present embodiment, the light emitting module 1230 is illustrated that the light emitting device package 600 is installed on the substrate 700, the light emitting device 100 according to the present embodiment may be installed directly.

상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.The substrate 700 may be a circuit pattern printed on the insulator, and for example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and the like. It may include.

또한, 상기 기판(700)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛에 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 700 may be formed of a material that reflects light efficiently, or may be formed of a color in which the surface is efficiently reflected by light, for example, white, silver, or the like.

상기 기판(700) 상에는 상기 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다. 상기 발광 소자 패키지(600)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 600 may be mounted on the substrate 700. Each of the light emitting device packages 600 may include at least one light emitting diode (LED). The light emitting diodes may include colored light emitting diodes emitting red, green, blue, or white colored light, and UV light emitting diodes emitting ultraviolet (UV) light.

상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들면, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보이게 된다.The light emitting module 1230 may be arranged to have a combination of various light emitting diodes in order to obtain color and brightness. For example, the white light emitting diode, the red light emitting diode, and the green light emitting diode may be combined and disposed to secure high color rendering (CRI). In addition, a fluorescent sheet may be further disposed on a path of the light emitted from the light emitting module 1230, and the fluorescent sheet changes the wavelength of light emitted from the light emitting module 1230. For example, when the light emitted from the light emitting module 1230 has a blue wavelength band, the fluorescent sheet may include a yellow phosphor, and the light emitted from the light emitting module 1230 finally passes white light through the fluorescent sheet. Will appear.

상기 연결 단자(1220)는 상기 발광 모듈(1230)과 전기적으로 연결되어 전원을 공급할 수 있다. 도 15에 도시된 바와 같이, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1220 may be electrically connected to the light emitting module 1230 to supply power. As shown in FIG. 15, the connection terminal 1220 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1220 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.In the lighting system as described above, at least one of a light guide member, a diffusion sheet, a light collecting sheet, a luminance rising sheet, and a fluorescent sheet may be disposed on a propagation path of light emitted from the light emitting module to obtain a desired optical effect.

이상에서 설명한 바와 같이, 조명 시스템은 동작 전압을 감소하고 광 효율이 향상된 발광 소자 또는 발광 소자 패키지를 포함함으로써, 우수한 광 효율 및 신뢰성을 가질 수 있다.As described above, the illumination system may have excellent light efficiency and reliability by including a light emitting device or a light emitting device package which reduces the operating voltage and improves the light efficiency.

한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims below, but also by those equivalent to the claims.

Claims (14)

지지 기판;
상기 지지 기판 상에 복수의 전도층;
상기 지지 기판과 상기 복수의 전도층 사이의 둘레 영역에 배치되는 채널층;
상기 복수의 전도층과 상기 채널층 상에 발광 구조층; 및
상기 발광 구조층 상에 전극을 포함하고,
상기 채널층의 상면은 상기 발광 구조층에 접촉되고, 상기 채널층의 측면 및 하면은 상기 복수의 전도층 중 적어도 하나의 전도층에 의해 둘러싸여 있는 구조를 갖는 발광 소자.Support substrates;
A plurality of conductive layers on the support substrate;
A channel layer disposed in a circumferential region between the support substrate and the plurality of conductive layers;
A light emitting structure layer on the plurality of conductive layers and the channel layer; And
An electrode on the light emitting structure layer,
And a top surface of the channel layer contacting the light emitting structure layer, and a side surface and a bottom surface of the channel layer are surrounded by at least one conductive layer of the plurality of conductive layers. 제 1항에 있어서,
상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 반사층을 포함하고,
상기 반사층이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.The method of claim 1,
The plurality of conductive layers comprises a bonding layer on the support substrate and a reflective layer on the bonding layer,
The light emitting device having a structure in which the reflective layer surrounds the side and bottom of the channel layer. 제 2항에 있어서,
상기 접합층과 상기 반사층 사이에 베리어층을 더 포함하는 발광 소자.The method of claim 2,
The light emitting device further comprises a barrier layer between the bonding layer and the reflective layer. 제 3항에 있어서,
상기 베리어층은 Ni, Pt, Ti, W, V, Fe, Mo 및 이들의 합금 중 적어도 하나를 포함하는 발광 소자.The method of claim 3, wherein
The barrier layer includes at least one of Ni, Pt, Ti, W, V, Fe, Mo, and alloys thereof. 제 1항에 있어서,
상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 반사층, 상기 반사층 상에 오믹층을 포함하고,
상기 오믹층이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.The method of claim 1,
The plurality of conductive layers includes a bonding layer on the support substrate, a reflective layer on the bonding layer, and an ohmic layer on the reflective layer,
The ohmic layer has a structure surrounding the side and bottom of the channel layer. 제 1항에 있어서,
상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 반사층, 상기 반사층 상에 오믹층을 포함하고,
상기 반사층과 상기 오믹층의 적어도 일 부분이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.The method of claim 1,
The plurality of conductive layers includes a bonding layer on the support substrate, a reflective layer on the bonding layer, and an ohmic layer on the reflective layer,
At least a portion of the reflective layer and the ohmic layer surrounds side and bottom surfaces of the channel layer. 제 6항에 있어서,
상기 반사층이 상기 오믹층과 상기 채널층의 적어도 일 부분을 둘러싸는 구조를 갖는 발광 소자.The method according to claim 6,
And a reflective structure surrounding the at least one portion of the ohmic layer and the channel layer. 제 5항 또는 제6항에 있어서,
상기 접합층과 상기 반사층 사이에 베리어층을 더 포함하는 발광 소자.The method according to claim 5 or 6,
The light emitting device further comprises a barrier layer between the bonding layer and the reflective layer. 제 8항에 있어서,
상기 베리어층은 Ni, Pt, Ti, W, V, Fe, Mo 및 이들의 합금 중 적어도 하나를 포함하는 발광 소자.The method of claim 8,
The barrier layer includes at least one of Ni, Pt, Ti, W, V, Fe, Mo, and alloys thereof. 제 1항에 있어서,
상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 베리어층, 상기 베리어층 상에 반사층, 상기 반사층 상에 오믹층을 포함하고,
상기 베리어층과 상기 오믹층의 적어도 일 부분이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.The method of claim 1,
The plurality of conductive layers includes a bonding layer on the support substrate, a barrier layer on the bonding layer, a reflective layer on the barrier layer, and an ohmic layer on the reflective layer,
At least a portion of the barrier layer and the ohmic layer has a structure surrounding the side and bottom of the channel layer. 제 10항에 있어서,
상기 베리어층이 상기 채널층, 상기 오믹층 및 상기 반사층의 적어도 일 부분을 둘러싸는 구조를 갖는 발광 소자.The method of claim 10,
And a barrier layer surrounding at least one portion of the channel layer, the ohmic layer, and the reflective layer. 제 1항에 있어서,
상기 복수의 전도층은 상기 지지 기판 상에 접합층과, 상기 접합층 상에 베리어층, 상기 베리어층 상에 반사층, 상기 반사층 상에 오믹층을 포함하고,
상기 베리어층, 상기 반사층 및 상기 오믹층의 적어도 일 부분이 상기 채널층의 측면 및 하면을 둘러싸는 구조를 갖는 발광 소자.The method of claim 1,
The plurality of conductive layers includes a bonding layer on the support substrate, a barrier layer on the bonding layer, a reflective layer on the barrier layer, and an ohmic layer on the reflective layer,
At least a portion of the barrier layer, the reflective layer and the ohmic layer has a structure surrounding the side and bottom of the channel layer. 제 12항에 있어서,
상기 베리어층이 상기 채널층, 상기 오믹층 및 상기 반사층의 적어도 일 부분을 둘러싸는 구조를 갖는 발광 소자.13. The method of claim 12,
And a barrier layer surrounding at least one portion of the channel layer, the ohmic layer, and the reflective layer. 제 10항 또는 제12항에 있어서,
상기 베리어층은 Ni, Pt, Ti, W, V, Fe, Mo 및 이들의 합금 중 적어도 하나를 포함하는 발광 소자.The method of claim 10 or 12,
The barrier layer includes at least one of Ni, Pt, Ti, W, V, Fe, Mo, and alloys thereof.
KR1020110008474A 2011-01-27 2011-01-27 Light emitting device and light emitting device package KR20120087036A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008474A KR20120087036A (en) 2011-01-27 2011-01-27 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008474A KR20120087036A (en) 2011-01-27 2011-01-27 Light emitting device and light emitting device package

Publications (1)

Publication Number Publication Date
KR20120087036A true KR20120087036A (en) 2012-08-06

Family

ID=46872693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008474A KR20120087036A (en) 2011-01-27 2011-01-27 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR20120087036A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150120749A (en) * 2014-04-18 2015-10-28 엘지이노텍 주식회사 Light emitting device
KR20180101027A (en) * 2017-03-03 2018-09-12 주식회사 세미콘라이트 Semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150120749A (en) * 2014-04-18 2015-10-28 엘지이노텍 주식회사 Light emitting device
KR20180101027A (en) * 2017-03-03 2018-09-12 주식회사 세미콘라이트 Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
JP5788210B2 (en) Light emitting device, light emitting device package
JP6199948B2 (en) Light emitting device, light emitting device package
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US20110186892A1 (en) Light emitting device
TWI470825B (en) Light emitting device and method of manufacturing the same
KR101795053B1 (en) Light emitting device, light emitting device package, light unit
KR101034144B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120111364A (en) Light emitting device and light emitting device package
KR101803569B1 (en) Light emitting device
KR101734550B1 (en) Light emitting device and light emitting device package
KR20110115384A (en) Light emitting device and method for manufacturing the same, light emitting device package and lighting system
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101826979B1 (en) Light emitting device and light emitting device package
KR101776302B1 (en) Light emitting device and light emitting device package
KR20120019750A (en) Light emitting device
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120087036A (en) Light emitting device and light emitting device package
KR101744971B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR101781217B1 (en) Light emitting device and light emitting device package
KR20120042516A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101648810B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101786081B1 (en) Light emitting device and light emitting device package
KR20120020599A (en) Light emitting device and light emitting device package
KR20130016945A (en) Light emitting device and method for fabricating the same
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application