KR101664501B1 - Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system - Google Patents

Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system Download PDF

Info

Publication number
KR101664501B1
KR101664501B1 KR1020100100048A KR20100100048A KR101664501B1 KR 101664501 B1 KR101664501 B1 KR 101664501B1 KR 1020100100048 A KR1020100100048 A KR 1020100100048A KR 20100100048 A KR20100100048 A KR 20100100048A KR 101664501 B1 KR101664501 B1 KR 101664501B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
semiconductor layer
conductive
Prior art date
Application number
KR1020100100048A
Other languages
Korean (ko)
Other versions
KR20120038337A (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100100048A priority Critical patent/KR101664501B1/en
Publication of KR20120038337A publication Critical patent/KR20120038337A/en
Application granted granted Critical
Publication of KR101664501B1 publication Critical patent/KR101664501B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

실시예에 따른 발광 소자는 전도성 지지기판; 상기 전도성 지지기판 상에 형성되고, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층 상에 전극; 상기 발광 구조층에 배치되어 상기 발광 구조층을 발광 영역과 비 발광 영역으로 구분하는 절연막; 및, 상기 전도성 지지기판과 상기 제2 도전형 반도체층 사이에 보호부재를 포함한다.A light emitting device according to an embodiment includes a conductive supporting substrate; A light emitting structure layer formed on the conductive supporting substrate and including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; An electrode on the first conductive semiconductor layer; An insulating layer disposed on the light emitting structure layer to divide the light emitting structure layer into a light emitting region and a non-light emitting region; And a protective member between the conductive supporting substrate and the second conductive type semiconductor layer.

Description

발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE AND LIGHTING SYSTEM}TECHNICAL FIELD [0001] The present invention relates to a light emitting device, a method of manufacturing the same, a light emitting device package,

본 발명은 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 관한 것이다.The present invention relates to a light emitting device, a light emitting device manufacturing method, a light emitting device package, and an illumination system.

Ⅲ―Ⅴ족 도전형 반도체(group Ⅲ―Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ―Ⅴ족 도전형 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.III-V nitride semiconductors (group III-V nitride semiconductors) have been spotlighted as core materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties. The III-V group conductivity type semiconductor is usually made of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) .

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.BACKGROUND ART Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electric power to infrared rays or light using the characteristics of compound semiconductors, exchange signals, or use as a light source.

이러한 도전형 반도체 재료를 이용한 발광 다이오드 혹은 레이저 다이오드의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.Emitting diodes using light emitting diodes or laser diodes using such a conductive semiconductor material, and they have been used as light sources for various products such as a keypad light emitting portion of a cell phone, an electric sign board, and a lighting device.

실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공한다. Embodiments provide a light emitting device having a new structure, a method of manufacturing the same, a light emitting device package, and an illumination system.

실시예는 신뢰성이 향상된 반도체 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공한다.Embodiments provide a semiconductor light emitting device with improved reliability, a manufacturing method thereof, a light emitting device package, and an illumination system.

실시예에 따른 발광 소자는 전도성 지지기판; 상기 전도성 지지기판 상에 형성되고, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층 상에 전극; 상기 발광 구조층에 배치되어 상기 발광 구조층을 발광 영역과 비 발광 영역으로 구분하는 절연막; 및, 상기 전도성 지지기판과 상기 제2 도전형 반도체층 사이에 보호부재를 포함한다.A light emitting device according to an embodiment includes a conductive supporting substrate; A light emitting structure layer formed on the conductive supporting substrate and including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; An electrode on the first conductive semiconductor layer; An insulating layer disposed on the light emitting structure layer to divide the light emitting structure layer into a light emitting region and a non-light emitting region; And a protective member between the conductive supporting substrate and the second conductive type semiconductor layer.

실시예에 따른 발광 소자 제조방법은 전도성 지지기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광 구조층을 형성하는 단계; 상기 제1 도전형 반도체층 상에 전극을 형성하는 단계; 상기 발광 구조층에 배치되어 상기 발광 구조층을 발광 영역과 비 발광 영역으로 구분하는 절연막을 형성하는 단계; 및, 상기 전도성 지지기판과 상기 제2 도전형 반도체층 사이에 보호부재를 형성하는 단계를 포함한다.A method of manufacturing a light emitting device according to an embodiment includes forming a light emitting structure layer including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a conductive supporting substrate; Forming an electrode on the first conductive semiconductor layer; Forming an insulating layer disposed on the light emitting structure layer and dividing the light emitting structure layer into a light emitting region and a non-light emitting region; And forming a protection member between the conductive supporting substrate and the second conductive type semiconductor layer.

실시예에 따른 발광 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및 상기 제1 전극층 및 제2 전극층에 전기적으로 연결된 발광 소자를 포함하고 상기 발광 소자는 전도성 지지기판; 상기 전도성 지지기판 상에 형성되고, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층 상에 전극; 상기 발광 구조층에 배치되어 상기 발광 구조층을 발광 영역과 비 발광 영역으로 구분하는 절연막; 및, 상기 전도성 지지기판과 상기 제2 도전형 반도체층 사이에 보호부재를 포함한다.A light emitting device package according to an embodiment includes a package body; A first electrode layer and a second electrode layer provided on the package body; And a light emitting element electrically connected to the first electrode layer and the second electrode layer, wherein the light emitting element includes a conductive supporting substrate; A light emitting structure layer formed on the conductive supporting substrate and including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; An electrode on the first conductive semiconductor layer; An insulating layer disposed on the light emitting structure layer to divide the light emitting structure layer into a light emitting region and a non-light emitting region; And a protective member between the conductive supporting substrate and the second conductive type semiconductor layer.

실시예에 따른 조명 시스템은 조명 시스템에 있어서, 상기 조명 시스템은 기판과, 상기 기판 상에 설치된 발광 소자 패키지를 포함하는 발광 모듈을 포함하고, 상기 발광 소자 패키지는 패키지 몸체와, 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층과, 상기 제1 전극층 및 제2 전극층에 전기적으로 연결된 발광 소자를 포함하고 상기 발광 소자는 전도성 지지기판; 상기 전도성 지지기판 상에 형성되고, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층 상에 전극; 상기 발광 구조층에 배치되어 상기 발광 구조층을 발광 영역과 비 발광 영역으로 구분하는 절연막; 및, 상기 전도성 지지기판과 상기 제2 도전형 반도체층 사이에 보호부재를 포함한다.According to an embodiment of the present invention, there is provided an illumination system comprising: a light emitting module including a substrate and a light emitting device package mounted on the substrate, the light emitting device package including a package body, A first electrode layer, a second electrode layer, and a light emitting element electrically connected to the first electrode layer and the second electrode layer, the light emitting element including a conductive supporting substrate; A light emitting structure layer formed on the conductive supporting substrate and including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer; An electrode on the first conductive semiconductor layer; An insulating layer disposed on the light emitting structure layer to divide the light emitting structure layer into a light emitting region and a non-light emitting region; And a protective member between the conductive supporting substrate and the second conductive type semiconductor layer.

실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공할 수 있다.Embodiments can provide a light emitting device having a new structure, a manufacturing method thereof, a light emitting device package, and an illumination system.

실시예는 신뢰성이 향상된 반도체 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템을 제공한다.Embodiments provide a semiconductor light emitting device with improved reliability, a manufacturing method thereof, a light emitting device package, and an illumination system.

도 1은 실시예에 따른 발광 소자의 측단면도
도 2는 실시예에 따른 발광 소자의 평면도
도 3 내지 도 14는 실시예에 따른 발광 소자의 제조방법을 설명하는 도면
도 15는 다른 실시예에 따른 발광 소자의 측단면도
도 16은 또 다른 실시예에 따른 발광 소자의 측단면도
도 17은 실시예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도
도 18은 실시예들에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면
도 19는 실시예들에 따른 발광 소자 패키지를 포함하는 조명 유닛의 사시도.1 is a side sectional view of a light emitting device according to an embodiment;
2 is a plan view of a light emitting device according to an embodiment.
FIGS. 3 to 14 are views for explaining a manufacturing method of the light emitting device according to the embodiment
15 is a side sectional view of a light emitting device according to another embodiment
16 is a side sectional view of a light emitting device according to another embodiment
17 is a cross-sectional view of the light emitting device package including the light emitting element according to the embodiments
18 is a view illustrating a backlight unit including a light emitting device package according to embodiments
FIG. 19 is a perspective view of a lighting unit including a light emitting device package according to embodiments. FIG.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조층들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure layer may be formed "on" or "under" a substrate, each layer Quot; on "and " under " include both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자 및 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 대해 설명한다.Hereinafter, a light emitting device, a light emitting device manufacturing method, a light emitting device package, and an illumination system according to embodiments will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 발광 소자(100)의 측단면도이다.1 is a side cross-sectional view of a light emitting device 100 according to an embodiment of the present invention.

도 1을 참조하면, 실시예에 따른 발광 소자(100)는 전도성 지지부재(175), 상기 전도성 지지부재(175) 상에 형성되어 빛을 생성하며, 상면의 일부 영역에 광추출패턴(112)이 형성된 발광 구조층(135)과, 상기 발광 구조층(135) 상에 형성된 전극(115)과, 상기 발광 구조층(135)의 상면 및 측면에 형성된 절연막(180)을 포함할 수 있다.1, a light emitting device 100 according to an embodiment includes a conductive support member 175, a conductive support member 175 formed on the conductive support member 175 to generate light, and a light extraction pattern 112 is formed on a part of the upper surface. An electrode 115 formed on the light emitting structure layer 135 and an insulating layer 180 formed on an upper surface and a side surface of the light emitting structure layer 135. [

또한, 상기 전도성 지지부재(175) 및 상기 발광 구조층(135) 사이에는 제1 보호부재(140), 제2 보호부재(142), 오믹층(150), 반사층(160), 접합층(170) 및 전류 차단층(145)이 형성될 수 있다.A first protective member 140, a second protective member 142, an ohmic layer 150, a reflective layer 160, a bonding layer 170, and a second conductive layer 140 are interposed between the conductive support member 175 and the light emitting structure layer 135. And a current blocking layer 145 may be formed.

상기 발광 구조층(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하며, 상기 제1,2 도전형 반도체층(110,130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(Recombination)됨으로써 빛을 생성할 수 있다.The light emitting structure layer 135 includes a first conductivity type semiconductor layer 110, an active layer 120 and a second conductivity type semiconductor layer 130. The first and second conductivity type semiconductor layers 110 and 130 Electrons and holes are recombined in the active layer 120 to generate light.

상기 전도성 지지부재(175)는 상기 발광 구조층(135)을 지지하며 상기 전극(115)과 함께 상기 발광 구조층(135)에 전원을 제공할 수 있다. 상기 전도성 지지부재(175)는 예를 들어, Cu, Au, W, Al, Ni, Mo, Si, Ge, GaAs, ZnO 또는 Sic 중 적어도 하나를 포함할 수 있다. 상기 전도성 지지부재(175)의 두께는 상기 발광 소자(100)의 설계에 따라 달라질 수 있으나, 예를 들어, 30μm 내지 500μm의 두께를 가질 수 있다.The conductive support member 175 may support the light emitting structure layer 135 and may provide power to the light emitting structure layer 135 together with the electrode 115. The conductive support member 175 may include at least one of, for example, Cu, Au, W, Al, Ni, Mo, Si, Ge, GaAs, ZnO or Sic. The thickness of the conductive support member 175 may vary depending on the design of the light emitting device 100, but may have a thickness of, for example, 30 μm to 500 μm.

상기 전도성 지지부재(175) 상에는 상기 접합층(170)이 형성될 수 있다. 상기 접합층(170)은 본딩층으로서, 상기 반사층(160)과 상기 제1 보호부재(140) 아래에 형성된다. 상기 접합층(170)은 외측면이 노출되며, 상기 반사층(160), 상기 오믹층(150)의 단부 및 상기 제1 보호부재(140)에 접촉되어, 상기 층들 사이의 접착력을 강화시켜 줄 수 있다.The bonding layer 170 may be formed on the conductive support member 175. The bonding layer 170 is formed as a bonding layer under the reflective layer 160 and the first protective member 140. The bonding layer 170 is exposed to the outer surface and contacts the reflective layer 160, the end of the ohmic layer 150 and the first protective member 140 to enhance adhesion between the layers. have.

상기 접합층(170)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The bonding layer 170 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag, .

상기 접합층(170) 상면의 둘레 영역에는 상기 제1 보호부재(140) 및 상기 제2 보호부재(142)가 형성될 수 있다.The first protective member 140 and the second protective member 142 may be formed in the peripheral region of the upper surface of the bonding layer 170.

상기 제1 보호부재(140)는 상기 제2 도전형 반도체층(130)과 접하고 상기 발광 소자(100) 내에서 링 형상, 폐루프 형상, 프레임 형상 등으로 형성될 수 있다.The first protective member 140 may be in contact with the second conductive semiconductor layer 130 and may be formed in a ring shape, a closed loop shape, a frame shape, or the like in the light emitting device 100.

상기 제1 보호부재(140)는 상기 발광 구조층(135) 및 상기 전도성 지지부재(175)가 전기적 쇼트가 일어나는 것을 방지할 수 있다. 상기 제1 보호부재(140)는 발광소자(100)의 내부에서 폐루프를 형성하도록 적층될 수 있다.The first protective member 140 may prevent an electrical short between the light emitting structure layer 135 and the conductive supporting member 175. The first protective member 140 may be laminated so as to form a closed loop inside the light emitting device 100.

상기 제1 보호부재(140)는 전기 절연성을 갖는 재질, 상기 반사층(160) 또는 상기 접합층(170)보다 전기 전도성이 낮은 재질 및 상기 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 재질 중 적어도 하나를 이용하여 형성될 수 있으며, 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2 , Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The first protective member 140 may be formed of a material having electrical insulation, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 170, and a material having a lower electrical conductivity than the second conductive type semiconductor layer 130 It may be formed using at least one of a material, which, for example, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2, SiO x, SiO x N y, Si 3 N 4 , Al 2 O 3 , TiO x , TiO 2 , Ti, Al, or Cr.

또한, 상기 전도성 지지기판(175)과 상기 제2 도전형 반도체층(130) 사이에서 상기 제1 보호부재(140)의 일부를 감싸도록 제2 보호부재(142)가 형성될 수 있다. 상기 제2 보호부재(142)는 아이솔레이션 에칭에 의해 개별소자로 칩 분리시 발광 소자 측면의 깨짐이나 박리 등의 문제를 최소화할 수 있다. 상기 제2 보호부재(142)는 도 1의 실시예에서와 같이 상기 반사층(160)의 둘레 전면에 형성될 수 있고, 상기 제1 보호부재(140)의 둘레에 한정하여 형성될 수도 있다.A second protection member 142 may be formed to surround a portion of the first protection member 140 between the conductive support substrate 175 and the second conductivity type semiconductor layer 130. The second protection member 142 can minimize the problems of breaking or peeling the side surface of the light emitting device when the chip is separated into individual devices by the isolation etching. The second protective member 142 may be formed on the entire circumference of the reflective layer 160 as in the embodiment of FIG. 1, or may be formed around the first protective member 140.

상기 제2 보호부재(142)는 Ti, Ni, Pt, Mo, V, Ir, Rh, W, Cu, Ag, Al, Cr, Au, In 또는 Sn 중 적어도 하나의 물질을 포함하여 형성할 수 있다.The second protective member 142 may include at least one of Ti, Ni, Pt, Mo, V, Ir, Rh, W, Cu, Ag, Al, Cr, Au, .

상기 제2 보호부재(142) 상에는 상기 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 상기 발광 구조층(135)로부터 입사되는 빛을 반사시켜 주어, 상기 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다.The reflective layer 160 may be formed on the second protective member 142. The reflective layer 160 may reflect light incident from the light emitting structure layer 135 to improve the luminous efficiency of the light emitting device 100.

상기 반사층(160)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다.The reflective layer 160 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au or Hf. Alternatively, the metal or alloy can be formed into a multilayer using a transparent conductive material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. Specific examples thereof include IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, Ag / Cu, and Ag / Pd / Cu.

상기 반사층(160) 상에는 상기 오믹층(150)이 형성될 수 있다. 상기 오믹층(150)은 상기 제2 도전형 반도체층(130)에 오믹 접촉되어 상기 발광 구조층(135)에 전원이 원활히 공급되도록 한다.The ohmic layer 150 may be formed on the reflective layer 160. The ohmic layer 150 ohmically contacts the second conductive semiconductor layer 130 to supply power to the light emitting structure layer 135.

상기 오믹층(150)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.The ohmic layer 150 may selectively use a transparent conductive layer and a metal. Examples of the ohmic layer 150 include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide indium gallium zinc oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrO x , RuO x , RuO x / , Pt, Ni / IrO x / Au, or Ni / IrO x / Au / ITO.

전류 차단층(Current Blocking Layer, CBL)(145)은 상기 오믹층(150) 및 상기 제2 도전형 반도체층(130) 사이에 형성될 수 있다. 상기 전류 차단층(145)은 상기 전극(115)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있으며, 이에 따라 상기 전극(115)과 상기 전도성 지지부재(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 상기 발광 소자(100)의 발광 효율을 향상시킬 수 있다.A current blocking layer (CBL) 145 may be formed between the ohmic layer 150 and the second conductive semiconductor layer 130. The current blocking layer 145 may be formed so as to overlap at least part of the current blocking layer 145 in the vertical direction with respect to the electrode 115 so that current is concentrated at the shortest distance between the electrode 115 and the conductive supporting member 175 The light emitting efficiency of the light emitting device 100 can be improved.

상기 전류 차단층(145)은 전기 절연성을 갖는 재질, 상기 반사층(160) 또는 상기 접합층(170)보다 전기 전도성이 낮은 재질 및 상기 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 재질 중 적어도 하나를 이용하여 형성될 수 있으며, 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al, Cr 중 적어도 하나를 포함한다.The current blocking layer 145 is formed of a material having electrical insulation properties and a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 170 and a material having a lower electrical conductivity than the second conductive semiconductor layer 130 can be formed using at least one of material and, for example, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3 , TiO x , TiO 2 , Ti, Al, and Cr.

한편, 상기 전류 차단층(145)은 상기 반사층(160)과 상기 오믹층(150) 사이에 형성될 수도 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the current blocking layer 145 may be formed between the reflective layer 160 and the ohmic layer 150, but the present invention is not limited thereto.

상기 오믹층(150) 및 상기 제1, 제2 보호부재(140, 142) 상에는 상기 발광 구조층(135)이 형성될 수 있다.The light emitting structure layer 135 may be formed on the ohmic layer 150 and the first and second protective members 140 and 142.

상기 발광 구조층(135)은 복수의 Ⅲ―Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 예를 들어, 제1 도전형 반도체층(110), 상기 제1 도전형 반도체층(110) 아래에 활성층(120), 상기 활성층(120) 아래에 상기 제2 도전형 반도체층(130)을 포함할 수 있다.The light emitting structure layer 135 may include a plurality of compound semiconductor layers of Group III-V elements. For example, the light emitting structure layer 135 may include a first conductive semiconductor layer 110, The active layer 120 and the second conductivity type semiconductor layer 130 below the active layer 120. [

상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ―Ⅴ족 원소의 화합물 반도체로 화학식은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)이고, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1 도전형 반도체층(110)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 110 is a compound semiconductor of a group III-V element doped with a first conductive dopant, and has the formula In x Al y Ga 1 -x- y N (0? X? 1, 0? y? 1, 0? x + y? 1), and may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP and AlGaInP. When the first conductive semiconductor layer 110 is an N-type semiconductor layer, the first conductive dopant includes N-type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 110 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

상기 활성층(120)은 상기 제1 도전형 반도체층(110) 아래에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(120)은 Ⅲ―Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다.The active layer 120 may be formed below the first conductive semiconductor layer 110 and may include a single quantum well structure, a multiple quantum well structure (MQW), a quantum dot structure, or a quantum wire structure. The active layer 120 may be formed with a period of a well layer and a barrier layer, for example, a period of an InGaN well layer / GaN barrier layer or an InGaN well layer / AlGaN barrier layer using a compound semiconductor material of a group III-V element .

상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. A conductive clad layer may be formed on and / or below the active layer 120, and the conductive clad layer may be formed of an AlGaN-based semiconductor.

상기 제2 도전형 반도체층(130)은 상기 활성층(120) 아래에 형성되며, 제2 도전형 도펀트가 도핑된 Ⅲ―Ⅴ족 원소의 화합물 반도체로 화학식은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)이고, 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(130)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함할 수 있다.The second conductive semiconductor layer 130 is formed below the active layer 120 and is a compound semiconductor of a group III-V element doped with a second conductive dopant. The compound semiconductor is represented by In x Al y Ga 1 -x- y GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like which are N (0? X? 1, 0? Y? Can be selected. When the second conductive semiconductor layer 130 is a P-type semiconductor layer, the second conductive dopant may include a P-type dopant such as Mg, Zn, or the like.

한편, 상기 발광 구조층(135)은 상기 제2 도전형 반도체층(130) 아래에 제2 도전형 반도체층과 극성이 반대인 반도체층을 포함할 수 있다. 또한 상기 제1 도전형 반도체층(110)이 P형 반도체층이고, 상기 제2 도전형 반도체층(130)이 N형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조층(135)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.The light emitting structure layer 135 may include a semiconductor layer having a polarity opposite to that of the second conductivity type semiconductor layer under the second conductivity type semiconductor layer 130. Also, the first conductive semiconductor layer 110 may be a P-type semiconductor layer and the second conductive semiconductor layer 130 may be an N-type semiconductor layer. Accordingly, the light emitting structure layer 135 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

상기 발광 구조층(135)의 측면은 복수개의 칩을 개별 칩 단위로 구분하는 아이솔레이션(isolation) 에칭에 의해 경사를 가질 수 있다.The side surface of the light emitting structure layer 135 may be inclined by isolation etching for dividing a plurality of chips into individual chip units.

또한, 상기 발광 구조층(135)의 상면에는 상기 광추출패턴(112)이 형성될 수 있다. 상기 광추출패턴(112)은 표면에서 전반사되는 빛의 양을 최소화하여 상기 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.The light extracting pattern 112 may be formed on the upper surface of the light emitting structure layer 135. The light extraction pattern 112 minimizes the amount of light totally reflected from the surface to improve the light extraction efficiency of the light emitting device 100.

한편, 상기 광추출패턴(112)과 상기 절연막(180)은 적어도 일부 영역이 수직 방향으로 중첩될 수 있다. 이에 따라, 상기 발광 소자(100)의 광 추출 효율이 극대화되는 한편, 상기 절연막(180)과 상기 제1 도전형 반도체층(110) 사이가 쉽게 박리되는 것이 방지되어 상기 발광 소자(100)의 신뢰성이 향상될 수 있다.At least some regions of the light extracting pattern 112 and the insulating layer 180 may overlap in the vertical direction. As a result, the light extraction efficiency of the light emitting device 100 is maximized while the separation between the insulating layer 180 and the first conductivity type semiconductor layer 110 is prevented easily so that the reliability of the light emitting device 100 Can be improved.

상기 광추출패턴(112)은 랜덤한 형상 및 배열을 갖거나, 원하는 형상 및 배열을 갖도록 형성될 수 있다.The light extraction pattern 112 may have a random shape and arrangement, or may be formed to have a desired shape and arrangement.

예를 들어, 상기 광추출패턴(112)은 50nm 내지 3000nm의 주기를 갖는 광 결정(Photonic Crystal) 구조로 배열되어 형성될 수 있다. 상기 광 결정 구조는 간섭 효과 등에 의해 특정 파장 영역의 빛을 외부로 효율적으로 추출할 수 있다.For example, the light extracting pattern 112 may be arranged in a photonic crystal structure having a period of 50 nm to 3,000 nm. The photonic crystal structure can efficiently extract light of a specific wavelength region to the outside by an interference effect or the like.

또한, 상기 광추출패턴(112)은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the light extracting pattern 112 may have various shapes such as a cylinder, a polygonal column, a cone, a polygonal pyramid, a truncated cone, a polygonal pyramid, and the like.

상기 발광 구조층(135)의 상면에는 상기 전극(115)이 형성될 수 있다. 상기 전극(115)은 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다.The electrode 115 may be formed on the upper surface of the light emitting structure layer 135. The electrode 115 may be branched into a predetermined pattern, but the present invention is not limited thereto.

이때, 상기 제1 도전형 반도체층(110)의 상면에 상기 광추출패턴(112)이 형성되므로, 제조 공정에 의해 상기 전극(115)의 상면에도 상기 광추출패턴(112)에 대응하는 패턴이 자연스럽게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Since the light extraction pattern 112 is formed on the upper surface of the first conductive semiconductor layer 110, a pattern corresponding to the light extraction pattern 112 is formed on the upper surface of the electrode 115 It may be formed naturally, but it is not limited thereto.

상기 전극(115)은 상기 제1 도전형 반도체층(110)의 상면 즉, N-face 면에 접촉될 수 있다. 또한, 상기 전극(115)은 적어도 하나의 패드, 상기 패드에 연결된 적어도 한 가지 형상의 전극 패턴이 동일 또는 상이한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The electrode 115 may be in contact with the upper surface of the first conductive semiconductor layer 110, that is, the N-face. In addition, the electrode 115 may have at least one pad, and at least one electrode pattern connected to the pad may have the same or different lamination structure, but the present invention is not limited thereto.

상기 발광 구조층(135)의 상면 및 측면에는 상기 절연막(180)이 형성될 수 있다. 구체적으로, 상기 절연막(180)은 일단이 상기 제1 도전형 반도체층(110)의 상면에 배치되고, 타단이 상기 발광 구조층(135)의 측면을 따라 상기 제1 보호부재(140) 및 제2 보호부재(142)의 상면에 배치되도록 형성될 수 있으나, 이에 대해 한정하지는 않는다.The insulating layer 180 may be formed on the upper surface and the side surfaces of the light emitting structure layer 135. Specifically, the insulating layer 180 is disposed on the upper surface of the first conductive semiconductor layer 110, and the other end of the insulating layer 180 is disposed along the side surface of the light emitting structure layer 135, 2 protective member 142, but the present invention is not limited thereto.

상기 절연막(180)은 상기 발광 구조층(135)이 외부 전극 등과 전기적 쇼트를 일으키는 것을 방지할 수 있으며, 전기 절연성 및 투광성을 갖는 재질, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, TiO2 , Al2O3 등으로 형성될 수 있다.The insulating layer 180 may prevent electrical short-circuiting between the light emitting structure layer 135 and an external electrode or the like, and may be formed of a material having electrical insulation and light transmitting properties, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , TiO 2 , Al 2 O 3 Etc. .

상기 절연막(180)은 상기 제1 도전형 반도체층의 상부에서 상기 전극(115)이 형성된 영역을 제외한 영역에 형성될 수 있다. 상기 절연막(180)이 발광 구조층(135)의 전면을 덮으면서 형성되는 경우 외부환경으로부터 상기 발광소자(100)를 더욱 효과적으로 보호할 수 있다.The insulating layer 180 may be formed on a region of the first conductive semiconductor layer except the region where the electrode 115 is formed. When the insulating layer 180 is formed covering the entire surface of the light emitting structure layer 135, the light emitting device 100 may be more effectively protected from the external environment.

도 2는 실시예에 따른 발광 소자의 평면도이다. 도시한 바와 같이, 상기 제1 보호부재(140)는 상기 발광 소자(100)의 내부에서 둘레영역에 폐루프로 형성될 수 있고 상기 제1 보호부재(140) 상에 절연막(도1 참조:180)이 형성되어 상기 발광 소자(100)를개별 칩으로 분리하기 위한 아이솔레이션 에칭시 이물질로부터 상기 발광 구조층(135)을 보호하여 안정적인 동작을 할 수 있다.2 is a plan view of a light emitting device according to an embodiment. 1, the first protection member 140 may be formed in a closed loop in a peripheral region within the light emitting device 100 and may be formed on the first protection member 140 Is formed to protect the light emitting structure layer 135 from foreign substances during isolation etching for separating the light emitting device 100 into individual chips.

이하, 실시예에 따른 발광 소자(100)의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 것과 중복되는 내용은 생략하거나 간략히 설명한다.Hereinafter, a method of manufacturing the light emitting device 100 according to the embodiment will be described in detail. However, the contents overlapping with those described above will be omitted or briefly explained.

도 3 내지 도 14는 실시예에 따른 발광 소자(100)의 제조방법을 설명하는 도면이다.3 to 14 are views for explaining a manufacturing method of the light emitting device 100 according to the embodiment.

도 3를 참조하면, 성장기판(101) 상에 상기 발광 구조층(135)을 형성할 수 있다.Referring to FIG. 3, the light emitting structure layer 135 may be formed on the growth substrate 101.

상기 성장기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 또는 Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 101 may be formed of at least one of, for example, sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP or Ge.

상기 발광 구조층(135)은 상기 성장기판(101) 상에 상기 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure layer 135 may be formed by successively growing the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 on the growth substrate 101 .

상기 발광 구조층(135)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure layer 135 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, Molecular beam epitaxy (MBE), or hydride vapor phase epitaxy (HVPE), but the present invention is not limited thereto.

한편, 상기 발광 구조층(135) 및 상기 성장기판(101) 사이에는 둘 사이의 격자 상수 차이를 완화하기 위해 버퍼층(미도시)이 형성될 수도 있다.A buffer layer (not shown) may be formed between the light emitting structure layer 135 and the growth substrate 101 to mitigate the difference in lattice constant between the two.

도 4를 참조하면, 상기 발광 구조층(135) 상에 칩 경계 영역을 따라 상기 제1 보호부재(140)를 형성할 수 있다.Referring to FIG. 4, the first protective member 140 may be formed on the light emitting structure layer 135 along the chip boundary region.

상기 제1 보호부재(140)는 패터닝된 마스크를 이용하여 개별 칩 영역의 둘레에 형성될 수 있으며, 링 형상, 폐루프 형상, 프레임 형상 등으로 형성될 수 있다. 상기 제1 보호부재(140)는 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 이용하여 형성할 수 있다.The first protection member 140 may be formed around the individual chip regions using a patterned mask, and may be formed in a ring shape, a closed loop shape, a frame shape, or the like. The first protection member 140 may be formed by a method such as E-beam deposition, sputtering, or plasma enhanced chemical vapor deposition (PECVD).

상기 제1 보호부재(140)는 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2 , Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The first protective member 140, for example, ITO, IZO, IZTO, IAZO , IGZO, IGTO, AZO, ATO, ZnO, SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3 , TiO x , TiO 2 , Ti, Al, or Cr.

도 5를 참조하면, 상기 제2 도전형 반도체층(130) 상에 상기 전류 차단층(145)을 형성할 수 있다. 상기 전류 차단층(145)은 패터닝된 마스크를 이용하여 형성될 수 있다.Referring to FIG. 5, the current blocking layer 145 may be formed on the second conductive semiconductor layer 130. The current blocking layer 145 may be formed using a patterned mask.

상기 전류 차단층(145)은 상기 전극(115)과 수직 방향으로 적어도 일부가 중첩되는 위치에 형성되어, 전류가 상기 발광 구조층(135) 내의 특정 영역으로 편중되는 현상을 완화할 수 있다.The current blocking layer 145 may be formed at a position where the current blocking layer 145 overlaps at least part of the electrode 115 in a direction perpendicular to the electrode 115 so as to mitigate the phenomenon that current is biased to a specific region in the light emitting structure layer 135.

도 6 및 도 7을 참조하면, 상기 제2 도전형 반도체층(130) 및 상기 전류 차단층(145) 상에 상기 오믹층(150)을 형성하고, 상기 오믹층(150) 상에 상기 반사층(160)을 형성할 수 있다.6 and 7, the ohmic layer 150 may be formed on the second conductive semiconductor layer 130 and the current blocking layer 145 and the reflective layer 150 may be formed on the ohmic layer 150. [ 160 can be formed.

상기 오믹층(150) 및 상기 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다.The ohmic layer 150 and the reflective layer 160 may be formed by E-beam deposition, sputtering, or plasma enhanced chemical vapor deposition (PECVD), for example.

다음으로, 상기 제1 보호부재(140)와 상기 반사층(160) 상에 제2 보호부재(142)가 형성될 수 있다. 상기 제2 보호부재(142)는 상기 제1 보호부재(140) 및 반사층(160)의 둘레 전면에 형성될 수 있고, 상기 반사층(160) 상의 일부 영역과 상기 제1 보호부재(140)의 둘레에 한정하여 형성될 수도 있다.Next, a second protective member 142 may be formed on the first protective member 140 and the reflective layer 160. The second protective member 142 may be formed on the entire circumference of the first protective member 140 and the reflective layer 160 and may be formed on a part of the reflective layer 160 and on the periphery of the first protective member 140 As shown in FIG.

도 8을 참조하면, 상기 제2 보호부재(142) 상에 접합층(170)을 형성하고, 상기 접합층(170) 상에 전도성 지지부재(175)를 형성할 수 있다.Referring to FIG. 8, a bonding layer 170 may be formed on the second protective member 142, and a conductive supporting member 175 may be formed on the bonding layer 170.

상기 접합층(170)은 상기 제2 보호부재(142) 및 상기 전도성 지지부재(175) 사이에 형성되어, 상기 층들 사이의 접착력을 강화시켜 줄 수 있다.The bonding layer 170 may be formed between the second protective member 142 and the conductive supporting member 175 to enhance adhesion between the layers.

상기 전도성 지지부재(175)는 별도의 시트(sheet)로 준비되어 상기 접합층(170) 상에 부착되는 본딩 방식에 의해 형성되거나, 도금 방식, 증착 방식 등에 의해 형성될 수도 있으며, 이에 대해 한정하지는 않는다.The conductive support member 175 may be formed by a bonding method in which a separate sheet is prepared and adhered to the bonding layer 170, or may be formed by a plating method, a deposition method, or the like. Do not.

도 8 및 도 9를 참조하면, 도 8의 발광 소자를 180도 뒤집은 후에, 상기 성장기판(101)을 제거할 수 있다.8 and 9, after the light emitting device of FIG. 8 is turned upside down by 180 degrees, the growth substrate 101 may be removed.

상기 성장기판(101)은 레이저 리프트 오프(Laser Lift Off) 또는 에칭 중 적어도 하나의 방법에 의해 제거될 수 있다.The growth substrate 101 may be removed by at least one of laser lift off and etching.

상기 성장기판(101)을 제거함에 따라, 상기 제1 도전형 반도체층(110)의 표면이 노출될 수 있다.As the growth substrate 101 is removed, the surface of the first conductivity type semiconductor layer 110 may be exposed.

도 10을 참조하면, 상기 발광 구조층(135)을 단위 칩 영역에 따라 아이솔레이션 에칭을 실시하여 복수개의 발광 구조층(135)으로 분리한다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 드라이 에칭 또는 KOH, H2SO4, H3PO4와 같은 에천트를 사용한 웨트 에칭을 사용하여 실시될 수 있으나, 이에 대해 한정하지는 않는다.Referring to FIG. 10, the light emitting structure layer 135 is subjected to isolation etching according to a unit chip region to separate the light emitting structure layers 135 into a plurality of light emitting structure layers 135. The isolation etch may be performed using, for example, dry etching such as ICP (Inductively Coupled Plasma) or wet etching using an etchant such as KOH, H 2 SO 4 , H 3 PO 4 , Do not.

상기 발광 구조층(135)의 측면은 상기 아이솔레이션 에칭에 의해 도시된 것처럼 경사진 측면을 가질 수 있다.The side surfaces of the light emitting structure layer 135 may have inclined sides as shown by the isolation etching.

도 11을 참조하면, 상기 제1 도전형 반도체층(110)의 상면에 상기 광추출패턴(112)을 형성한다. 상기 광추출패턴(112)은 랜덤한 형상 및 배열을 갖거나, 원하는 형상 및 배열을 갖도록 형성될 수 있다.Referring to FIG. 11, the light extracting pattern 112 is formed on the top surface of the first conductive semiconductor layer 110. The light extraction pattern 112 may have a random shape and arrangement, or may be formed to have a desired shape and arrangement.

랜덤한 형상을 갖는 광추출패턴(112)은, 상기 발광 구조층(135)의 상면에 웨트 에칭을 실시하거나, 표면을 연마하는 등의 물리적 방법을 통해 형성될 수 있다.The light extracting pattern 112 having a random shape may be formed through a physical method such as wet etching on the upper surface of the light emitting structure layer 135 or polishing the surface.

원하는 형상 및 배열을 갖는 광추출패턴(112)은, 상기 제1 도전형 반도체층(110)의 상면에 원하는 상기 광추출패턴(112)의 형상에 대응하는 패턴을 포함하는 패턴 마스크를 형성하고, 상기 패턴 마스크를 따라 에칭 공정을 실시함으로써 형성될 수 있다.The light extracting pattern 112 having a desired shape and arrangement is formed by forming a pattern mask including a pattern corresponding to a desired shape of the light extracting pattern 112 on the top surface of the first conductive type semiconductor layer 110, And then performing an etching process along the pattern mask.

도 12를 참조하면, 상기 발광 구조층(135)이 상기 제1 보호부재(140)와 수직 방향으로 적어도 일부가 중첩되는 영역이 식각되어 상기 제1 보호부재(140)가 노출되도록 홀(137)이 형성될 수 있다. 상기 홀(137)은 상기 제1 보호부재(140) 위에 형성되므로 상기 제1 보호부재(140)와 마찬가지로 폐루프를 형성할 수 있다. 상기 홀(137)에 의해 발광영역과 비발광영역을 구분할 수 있다.12, a region where the light emitting structure layer 135 is at least partially overlapped with the first protection member 140 in the vertical direction is etched to expose the first protection member 140, Can be formed. Since the hole 137 is formed on the first protection member 140, a closed loop can be formed like the first protection member 140. Emitting region and the non-emitting region can be distinguished from each other by the holes 137.

도 13을 참조하면, 상기 홀(137)을 메우고 상기 발광 구조층(135)의 측면에 절연막(180)이 형성될 수 있다. 상기 절연막(180)은 상기 발광 구조물(135)이 외부 전극 등과 전기적 쇼트를 일으키는 것을 방지할 수 있으며, 전기 절연성 및 투광성을 갖는 재질, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 등으로 형성될 수 있다.Referring to FIG. 13, an insulating layer 180 may be formed on a side surface of the light emitting structure layer 135, filling the holes 137. The insulating layer 180 may prevent electrical shorting of the light emitting structure 135 with an external electrode or the like and may be formed of a material having electrical insulation and light transmitting property such as SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3, or the like.

상기 절연막(180)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD (Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 이용하여 형성할 수 있다.The insulating layer 180 may be formed using an E-beam deposition method, a sputtering method, or a plasma enhanced chemical vapor deposition (PECVD) method.

도 14를 참조하면, 도 13의 발광 소자를 개별 발광 소자 단위로 분리시키는 칩 분리 공정을 실시함으로써 실시예에 따른 발광 소자(100)를 제공할 수 있다.Referring to FIG. 14, the light emitting device 100 according to the embodiment can be provided by performing a chip separating step of separating the light emitting device of FIG. 13 into individual light emitting device units.

상기 칩 분리 공정은 예를 들어, 블레이드(blade) 등을 이용해 물리적인 힘을 가하여 칩을 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크리빙 공정, 습식 또는 건식 식각을 포함하는 에칭 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.The chip separating process includes, for example, a braking process for separating the chip by applying a physical force using a blade or the like, a laser scribing process for separating the chip by irradiating a laser to the chip boundary, and wet or dry etching And the like, but it is not limited thereto.

상기와 같이 절연막(180)으로 인해 아이솔레이션 에칭시 이물질로부터 상기 발광 구조층(135)을 보호하여 안정적인 동작을 할 수 있고, 제2 보호부재(142)로 인해 개별소자로 칩 분리시 발광 소자 측면의 깨짐이나 박리 등의 문제를 최소화 할 수 있으므로 소자의 신뢰성이 향상될 수 있다.Since the insulation layer 180 protects the light emitting structure layer 135 from foreign substances during isolation etching, the second insulation layer 180 can operate stably. When the chip is separated into individual elements due to the second protection member 142, The problems such as breakage and peeling can be minimized and the reliability of the device can be improved.

도 15는 다른 실시예에 따른 발광 소자(100B)의 측단면도이다. 상기 발광 소자(100B)에 대한 설명에 있어서, 앞에서 설명한 것과 중복되는 내용은 생략하거나 간략히 설명한다.15 is a side cross-sectional view of a light emitting device 100B according to another embodiment. In the description of the light emitting device 100B, the contents overlapping with those described above will be omitted or briefly described.

도 15를 참조하면, 상기 발광 소자(100B)는 도 1의 발광 소자(100)에 비해 전류 차단층(145)이 형성되지 않고 상기 제2 보호부재(142)가 상기 오믹층(150) 및 반사층(160)을 관통하여 상기 전극(115)과 수직 방향으로 적어도 일부가 중첩되는 영역에서 상기 제2 도전형 반도체층(130)과 접촉하도록 형성되는 점이 상이하다.15, the current blocking layer 145 is not formed on the light emitting device 100B as compared with the light emitting device 100 of FIG. 1, and the second protecting member 142 is formed on the ohmic layer 150 and the reflective layer 150. [ And the second conductive semiconductor layer 130 is formed to contact the second conductive semiconductor layer 130 in a region where the first conductive semiconductor layer 130 is at least partially overlapped with the electrode 115 in the vertical direction.

상기 제2 보호부재(142)는 주변의 상기 오믹층(150)에 비해 전기전도도가 낮으므로 상기 전극(115)과 상기 전도성 지지부재(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화할 수 있다. 그리고, 상기 구성에 의하여 상기 제2 보호부재(142)가 오믹층(150)과 접촉하는 영역이 증가하므로 접착력이 향상될 수 있다.Since the second protective member 142 has a lower electrical conductivity than the surrounding ohmic layer 150, the second protective member 142 may reduce the concentration of current at the shortest distance between the electrode 115 and the conductive support member 175 . In addition, since the area where the second protective member 142 contacts the ohmic layer 150 is increased by the above-described structure, the adhesion can be improved.

도 16은 또 다른 실시예에 따른 발광 소자(100C)의 측단면도이다. 상기 발광 소자(100C)에 대한 설명에 있어서, 앞에서 설명한 것과 중복되는 내용은 생략하거나 간략히 설명한다.16 is a side cross-sectional view of a light emitting device 100C according to another embodiment. In the description of the light emitting device 100C, the contents overlapping with those described above will be omitted or briefly explained.

도 16을 참조하면, 상기 발광 소자(100B)는 도 1의 발광 소자(100)에 비해 절연막(180)이 상기 발광 구조물(135)의 외측면에 형성되지 않으므로 소자의 생산성이 향상될 수 있다.Referring to FIG. 16, since the insulating layer 180 is not formed on the outer surface of the light emitting structure 135 as compared with the light emitting device 100 of FIG. 1, productivity of the device can be improved.

도 17은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다. 17 is a cross-sectional view of a light emitting device package including the light emitting device according to the embodiment.

도 17을 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(20)와, 상기 몸체(20)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 상기 몸체(20)에 설치되어 상기 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.17, a light emitting device package according to an embodiment includes a body 20, a first electrode layer 31 and a second electrode layer 32 provided on the body 20, A light emitting device 100 according to an embodiment electrically connected to the first electrode layer 31 and the second electrode layer 32 and a molding member 40 surrounding the light emitting device 100.

상기 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The body 20 may be formed of a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 전극층(31) 및 제2 전극층(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극층(31) 및 제2 전극층(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 31 and the second electrode layer 32 are electrically isolated from each other and provide power to the light emitting device 100. The first electrode layer 31 and the second electrode layer 32 may increase the light efficiency by reflecting the light generated from the light emitting device 100 and may heat the heat generated from the light emitting device 100 to the outside As shown in FIG.

상기 발광 소자(100)는 상기 몸체(20) 상에 설치되거나 상기 제1 전극층(31) 또는 제2 전극층(32) 상에 설치될 수 있다.The light emitting device 100 may be mounted on the body 20 or on the first electrode layer 31 or the second electrode layer 32.

상기 발광 소자(100)는 상기 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first electrode layer 31 and the second electrode layer 32 by a wire, flip chip, or die bonding method.

상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 40 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 40 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.A light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like, which are optical members, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or function as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, a pointing device, a lamp, and a streetlight.

도 18은 실시예에 따른 발광 소자 패키지를 사용한 백라이트 유닛을 도시하는 도면이다. 다만, 도 18의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.18 is a view illustrating a backlight unit using the light emitting device package according to the embodiment. However, the backlight unit 1100 of Fig. 18 is an example of the illumination system, and the invention is not limited thereto.

도 18을 참조하면, 상기 백라이트 유닛(1100)은 바텀 프레임(1140)과, 상기 바텀 프레임(1140) 내에 배치된 광가이드 부재(1120)와, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.18, the backlight unit 1100 includes a bottom frame 1140, a light guide member 1120 disposed in the bottom frame 1140, at least one side surface of the light guide member 1120, And a light emitting module 1110 disposed in the light emitting module 1110. [ A reflective sheet 1130 may be disposed under the light guide member 1120.

상기 바텀 프레임(1140)은 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형성으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.The bottom frame 1140 may be formed as a box having an open upper surface to accommodate the light guide member 1120, the light emitting module 1110 and the reflective sheet 1130, Or a resin material, but the present invention is not limited thereto.

상기 발광 모듈(1110)은 기판과, 상기 기판에 탑재된 복수개의 실시예들에 따른 발광 소자 패키지를 포함할 수 있다. 상기 복수개의 발광 소자 패키지는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다.The light emitting module 1110 may include a substrate and a light emitting device package according to a plurality of embodiments mounted on the substrate. The plurality of light emitting device packages may provide light to the light guide member 1120.

도시된 것처럼, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 내측면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.As shown, the light emitting module 1110 may be disposed on at least one of the inner surfaces of the bottom frame 1140, thereby providing light toward at least one side of the light guide member 1120 can do.

다만, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.The light emitting module 1110 may be disposed under the bottom frame 1140 and may provide light toward the bottom of the light guide member 1120 according to the design of the backlight unit 1100 The present invention is not limited thereto.

상기 광가이드 부재(1120)는 상기 바텀 프레임(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다. The light guide member 1120 may be disposed in the bottom frame 1140. The light guide member 1120 may guide the light provided from the light emitting module 1110 to a display panel (not shown) by converting the light into a surface light source.

상기 광가이드 부재(1120)는 예를 들어, 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 예를 들어 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다. The light guide member 1120 may be, for example, a light guide panel (LGP). The light guide plate may be formed of one of acrylic resin type such as PMMA (polymethyl methacrylate), polyethylene terephthlate (PET), polycarbonate (PC), COC and PEN (polyethylene naphthalate) resin.

상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.An optical sheet 1150 may be disposed above the light guide member 1120.

상기 광학 시트(1150)는 예를 들어 확산 시트, 집광 시트, 휘도상승 시트, 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 예를 들어, 조도 강화 필름(Dual Brightness Enhancement film)일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.The optical sheet 1150 may include at least one of, for example, a diffusion sheet, a light condensing sheet, a brightness increasing sheet, and a fluorescent sheet. For example, the optical sheet 1150 may be formed by laminating the diffusion sheet, the light condensing sheet, the brightness increasing sheet, and the fluorescent sheet. In this case, the diffusion sheet 1150 diffuses the light emitted from the light emitting module 1110 evenly, and the diffused light can be condensed by the condensing sheet into a display panel (not shown). At this time, the light emitted from the light condensing sheet is randomly polarized light, and the brightness increasing sheet can increase the degree of polarization of the light emitted from the light condensing sheet. The light converging sheet may be, for example, a horizontal or / and a vertical prism sheet. Further, the brightness enhancement sheet may be, for example, a Dual Brightness Enhancement film. Further, the fluorescent sheet may be a translucent plate or film containing a phosphor.

상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다. The reflective sheet 1130 may be disposed under the light guide member 1120. The reflective sheet 1130 can reflect light emitted through the lower surface of the light guide member 1120 toward the light exit surface of the light guide member 1120.

상기 반사시트(1130)는 반사율이 좋은 수지 재질, 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective sheet 1130 may be formed of a resin material having high reflectance, for example, PET, PC, or PVC resin, but is not limited thereto.

도 19는 실시예들에 따른 발광 소자 패키지를 사용한 조명 유닛의 사시도이다. 다만, 도 19의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.19 is a perspective view of a lighting unit using the light emitting device package according to the embodiments. However, the illumination unit 1200 of Fig. 19 is an example of the illumination system and is not limited thereto.

도 19를 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.19, the lighting unit 1200 includes a case body 1210, a light emitting module 1230 installed in the case body 1210, and a power supply unit And may include receiving connection terminals 1220.

상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1210 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1230)은 기판(300)과, 상기 기판(300)에 탑재되는 적어도 하나의 실시예에 따른 발광 소자 패키지(200)를 포함할 수 있다.The light emitting module 1230 may include a substrate 300 and a light emitting device package 200 mounted on the substrate 300 according to at least one embodiment.

상기 기판(300)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 300 may be a printed circuit pattern on an insulator. For example, the PCB 300 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB . ≪ / RTI >

또한, 상기 기판(300)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 300 may be formed of a material that efficiently reflects light, or may be formed of a color whose surface is efficiently reflected, for example, white, silver, or the like.

상기 기판(300) 상에는 상기 적어도 하나의 실시예에 따른 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The light emitting device package 200 according to at least one embodiment may be mounted on the substrate 300. The light emitting device package 200 may include at least one light emitting diode (LED). The light emitting diode may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.The light emitting module 1230 may be arranged to have various combinations of light emitting diodes to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI). Further, a fluorescent sheet may be further disposed on the path of light emitted from the light emitting module 1230, and the fluorescent sheet may change the wavelength of light emitted from the light emitting module 1230. For example, when the light emitted from the light emitting module 1230 has a blue wavelength band, the fluorescent sheet may include a yellow phosphor. Light emitted from the light emitting module 1230 passes through the fluorescent sheet, .

상기 연결 단자(1220)는 상기 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 18에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1220 may be electrically connected to the light emitting module 1230 to supply power. 18, the connection terminal 1220 is connected to the external power source by being inserted into the socket, but the present invention is not limited thereto. For example, the connection terminal 1220 may be formed in a pin shape and inserted into an external power source, or may be connected to an external power source through a wire.

상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.In the above-described illumination system, at least one of a light guide member, a diffusion sheet, a light condensing sheet, a brightness increasing sheet, and a fluorescent sheet is disposed on the path of light emitted from the light emitting module to obtain a desired optical effect.

이상에서 설명한 바와 같이, 실시예들에 따른 조명 시스템은 실시예들에 따른 발광 소자 패키지를 포함함으로써 신뢰성이 향상될 수 있다.As described above, the reliability of the illumination system according to the embodiments can be improved by including the light emitting device package according to the embodiments.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

Claims (10)

전도성 지지기판;
상기 전도성 지지기판 상에 형성되고, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광 구조층;
상기 제1 도전형 반도체층 상에 전극;
상기 전도성 지지기판과 상기 발광구조층 사이에 배치되는 제 1 보호부재;
상기 제 1 보호부재의 둘레에 배치되며 상기 제 1 보호부재의 적어도 일부를 감싸는 제 2 보호부재;
상기 발광 구조층의 외측면에 배치되는 제 1 절연막; 및
상기 발광 구조층을 관통하여 배치되어 상기 발광 구조층을 발광 영역과 비 발광 영역으로 구분하는 제 2 절연막을 포함하고,
상기 제 1 보호부재는 상기 제 2 절연막과 수직방향으로 오버랩되고,
상기 비 발광 영역은 상기 전극과 전기적으로 분리된 발광 소자.A conductive support substrate;
A light emitting structure layer formed on the conductive supporting substrate and including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer;
An electrode on the first conductive semiconductor layer;
A first protection member disposed between the conductive supporting substrate and the light emitting structure layer;
A second protection member disposed around the first protection member and surrounding at least a part of the first protection member;
A first insulating layer disposed on an outer surface of the light emitting structure layer; And
And a second insulating layer disposed through the light emitting structure layer to divide the light emitting structure layer into a light emitting region and a non-light emitting region,
Wherein the first protective member overlaps with the second insulating film in the vertical direction,
And the non-emission region is electrically separated from the electrode. 제1항에 있어서,
상기 제1 도전형 반도체층의 상면에 광추출 패턴이 형성되는 발광 소자.The method according to claim 1,
And a light extraction pattern is formed on an upper surface of the first conductive type semiconductor layer. 제1항에 있어서,
상기 발광 구조층 하에 반사층이 배치되며,
상기 제 2 보호부재는 상기 반사층의 둘레 전면에 형성되는 발광 소자.The method according to claim 1,
A reflective layer disposed under the light emitting structure layer,
And the second protective member is formed on the peripheral surface of the reflective layer. 제3항에 있어서,
상기 제2 보호부재는 상기 반사층을 관통하여 상기 제2도전형 반도체층과 접촉하는 발광 소자.The method of claim 3,
And the second protective member is in contact with the second conductivity type semiconductor layer through the reflective layer. 제1항에 있어서,
상기 제 1보호부재는 상기 발광구조층과 상기 제2보호부재 사이에 형성되는 발광소자The method according to claim 1,
The first protection member may include a light emitting element formed between the light emitting structure layer and the second protection member, 제2항에 있어서,
상기 제1 보호부재는 Si3N4, SiO2, TiO2, Al2O3, ITO, AZO, IZO 또는 Metal 중 적어도 하나를 포함하여 형성되는 발광 소자.3. The method of claim 2,
Wherein the first protective member comprises at least one of Si 3 N 4 , SiO 2 , TiO 2 , Al 2 O 3 , ITO, AZO, IZO, or Metal. 제5항에 있어서,
상기 제2 보호부재는 상기 전극과 수직 방향으로 적어도 일부가 중첩되는 영역에서 상기 제2 도전형 반도체층과 접하도록 형성되는 발광 소자.6. The method of claim 5,
And the second protective member is formed to be in contact with the second conductivity type semiconductor layer in a region where at least a part of the second protection member overlaps in the vertical direction with respect to the electrode. 제1항에 있어서,
상기 제2 보호부재는 Ti, Ni, Pt, Mo, V, Ir, Rh, W, Cu, Ag, Al, Cr, Au, In 또는 Sn 중 적어도 하나를 포함하여 형성되는 발광 소자.The method according to claim 1,
Wherein the second protective member comprises at least one of Ti, Ni, Pt, Mo, V, Ir, Rh, W, Cu, Ag, Al, Cr, Au, In or Sn. 제1항에 있어서,
상기 제1 절연막과 상기 제 2 절연막은 SiO2, SiOx, SiOxNy, Si3N4, TiO2 또는 Al2O3 중 적어도 하나로 형성되는 발광 소자.The method according to claim 1,
Wherein the first insulating film and the second insulating film are made of SiO 2 , SiO x , SiO x N y , Si 3 N 4 , TiO 2, or Al 2 O 3 . 제1항에 있어서,
상기 제 1 절연막과 상기 제 2 절연막은 상기 제1 도전형 반도체층 상에 형성되는 발광 소자.The method according to claim 1,
Wherein the first insulating layer and the second insulating layer are formed on the first conductive type semiconductor layer.
KR1020100100048A 2010-10-13 2010-10-13 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system KR101664501B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100100048A KR101664501B1 (en) 2010-10-13 2010-10-13 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100100048A KR101664501B1 (en) 2010-10-13 2010-10-13 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Publications (2)

Publication Number Publication Date
KR20120038337A KR20120038337A (en) 2012-04-23
KR101664501B1 true KR101664501B1 (en) 2016-10-11

Family

ID=46139160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100100048A KR101664501B1 (en) 2010-10-13 2010-10-13 Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Country Status (1)

Country Link
KR (1) KR101664501B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986963B1 (en) * 2008-07-08 2010-10-11 서울옵토디바이스주식회사 Light emitting device and method for fabricating the same
KR101428085B1 (en) * 2008-07-24 2014-08-07 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Also Published As

Publication number Publication date
KR20120038337A (en) 2012-04-23

Similar Documents

Publication Publication Date Title
EP2432036B1 (en) Light emitting diode
KR101028277B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting unit
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101014071B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101795053B1 (en) Light emitting device, light emitting device package, light unit
KR101034144B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101803569B1 (en) Light emitting device
KR101734550B1 (en) Light emitting device and light emitting device package
US20110291140A1 (en) Light emitting device and light emitting device package
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101826979B1 (en) Light emitting device and light emitting device package
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101776302B1 (en) Light emitting device and light emitting device package
KR101744971B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR20120019750A (en) Light emitting device
KR101683901B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120042516A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120045635A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101648810B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101724708B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101765912B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101683906B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101786073B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120029868A (en) Light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 4