KR20120019750A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20120019750A
KR20120019750A KR1020100083163A KR20100083163A KR20120019750A KR 20120019750 A KR20120019750 A KR 20120019750A KR 1020100083163 A KR1020100083163 A KR 1020100083163A KR 20100083163 A KR20100083163 A KR 20100083163A KR 20120019750 A KR20120019750 A KR 20120019750A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
semiconductor layer
ohmic
Prior art date
Application number
KR1020100083163A
Other languages
Korean (ko)
Inventor
정환희
정병학
김소정
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100083163A priority Critical patent/KR20120019750A/en
Publication of KR20120019750A publication Critical patent/KR20120019750A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

PURPOSE: A light emitting device is provided to improve ohmic contact properties by arranging nitride vanadium by combining vanadium of an ohmic layer and nitrogen of a nitrogen-opposing surface. CONSTITUTION: A junction layer(170) is arranged on a conductive supporting substrate(175). A reflective layer(160) is arranged on the junction layer. A light emitting structure layer(135) which generates light is arranged on the reflective layer. The light emitting structure layer comprises a first conductivity type semiconductor layer(110), an active layer(120), and a second conductivity type semiconductor layer(130). An electrode(115) an ohmic layer(114) including vanadium are arranged on the light emitting structure layer.

Description

발광 소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

본 기재는 발광 소자에 관한 것이다. The present disclosure relates to a light emitting device.

발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. Light emitting diodes (LEDs) are a type of semiconductor device that converts electrical energy into light. The light emitting diode has advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps.

이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가되고 있는 추세이다.Therefore, many researches are being made to replace the existing light sources with light emitting diodes, and the use of light emitting devices as light sources for lighting devices such as various lamps, liquid crystal displays, electronic signs, and street lamps that are used indoors and outdoors is increasing. to be.

실시예는 신뢰성을 향상할 수 있는 발광 소자를 제공한다. The embodiment provides a light emitting device capable of improving reliability.

실시예에 따른 발광 소자는, 기판; 상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 상기 발광 구조층 상에 바나듐(V)를 포함하는 오믹층; 및 상기 오믹층 상에 전극을 포함한다. The light emitting device according to the embodiment includes a substrate; A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer on the substrate; An ohmic layer including vanadium (V) on the light emitting structure layer; And an electrode on the ohmic layer.

실시예에 따르면, 오믹층이 바나듐을 포함하여 오믹 컨택 특성을 향상할 수 있다. 즉, 오믹층이 접촉하는 질소 대향면의 질소와 오믹층의 바나듐이 결합하여 형성된 질화 바나듐에 의해 오믹 컨택 특성을 향상할 수 있다. According to an embodiment, the ohmic layer may include vanadium to improve ohmic contact characteristics. That is, the ohmic contact characteristics can be improved by vanadium nitride formed by combining nitrogen on the surface of the nitrogen facing the ohmic layer and vanadium on the ohmic layer.

또한, 제1 도전형 반도체층에 질소 공동이 형성되어 제1 도전형 반도체층의 전하가 쉽게 전도성 밴드로 전이할 수 있도록 한다. 이에 의해 발광 소자의 발광 특성을 향상할 수 있다. In addition, a nitrogen cavity is formed in the first conductive semiconductor layer so that the charge of the first conductive semiconductor layer can be easily transferred to the conductive band. Thereby, the light emission characteristic of a light emitting element can be improved.

나아가, 발광 소자가 에이징 후에 고전압에서의 동작 전압이 변화하는 것을 방지할 수 있다. Furthermore, it is possible to prevent the light emitting element from changing the operating voltage at high voltage after aging.

도 1은 실시예에 따른 발광 소자의 단면도이다.
도 2 내지 도 11은 실시예에 따른 발광 소자의 제조 방법의 공정을 도시한 단면도들이다.
도 12는 실험예 1 및 비교예 1에 따른 발광 소자의 에이징 전과 에이징 후의 전압-전류 그래프이다.
도 13은 실험예 2 내지 4, 및 비교예 2에 따른 발광 소자의 전류-전압 그래프이다.
도 14는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 15는 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다.
도 16은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다.
1 is a cross-sectional view of a light emitting device according to an embodiment.
2 to 11 are cross-sectional views illustrating a process of a method of manufacturing a light emitting device according to the embodiment.
12 is a voltage-current graph before and after aging of the light emitting devices according to Experimental Example 1 and Comparative Example 1. FIG.
13 is a current-voltage graph of light emitting devices according to Experimental Examples 2 to 4 and Comparative Example 2. FIG.
14 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.
15 is a view illustrating a backlight unit including a light emitting device package according to an embodiment.
16 is a view illustrating a lighting unit including a light emitting device package according to an embodiment.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. In the description of embodiments, each layer, region, pattern, or structure may be “on” or “under” the substrate, each layer, region, pad, or pattern. Substrate formed in ”includes all formed directly or through another layer. Criteria for the top / bottom or bottom / bottom of each layer will be described with reference to the drawings.

도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다. The thickness or the size of each layer (film), region, pattern or structure in the drawings may be modified for clarity and convenience of explanation, and thus does not entirely reflect the actual size.

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 실시예에 따른 발광 소자의 단면도이다. 1 is a cross-sectional view of a light emitting device according to an embodiment.

도 1을 참조하면 본 실시예에 따른 발광 소자(100)는, 전도성 지지 기판(175), 상기 전도성 지지 기판(175) 상에 빛을 생성하는 발광 구조층(135), 이 발광 구조층(135) 상에 오믹층(114) 및 전극(115)을 포함한다. 발광 구조층(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하며, 제1,2 도전형 반도체층(110, 130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.Referring to FIG. 1, the light emitting device 100 according to the present exemplary embodiment may include a conductive support substrate 175, a light emitting structure layer 135 that generates light on the conductive support substrate 175, and the light emitting structure layer 135. ) An ohmic layer 114 and an electrode 115. The light emitting structure layer 135 includes a first conductive semiconductor layer 110, an active layer 120, and a second conductive semiconductor layer 130, and is provided from the first and second conductive semiconductor layers 110 and 130. The electrons and holes may be recombined in the active layer 120 to generate light.

전도성 지지 기판(175)과 발광 구조층(135) 사이에는 접합층(170), 반사층(160), 오믹층(150), 전류 차단층(current blocking layer, CBL)(145), 보호 부재(140) 등이 위치할 수 있고, 발광 구조층(135)의 측면으로 패시베이션층(180)이 형성될 수 있다. 이에 대하여 좀더 상세하게 설명하면 다음과 같다. Between the conductive support substrate 175 and the light emitting structure layer 135, the bonding layer 170, the reflective layer 160, the ohmic layer 150, the current blocking layer (CBL) 145, and the protective member 140 ) And the passivation layer 180 may be formed on the side surface of the light emitting structure layer 135. This will be described in more detail as follows.

전도성 지지 기판(175)은 발광 구조층(135)을 지지하며 전극(115)과 함께 발광 구조층(135)에 전원을 제공할 수 있다. 전도성 지지 기판(175)은 예를 들어, Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 전도성 지지 기판(175) 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다. The conductive support substrate 175 may support the light emitting structure layer 135 and provide power to the light emitting structure layer 135 together with the electrode 115. The conductive support substrate 175 may include, for example, at least one of Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, or SiC. However, the embodiment is not limited thereto, and an insulating substrate may be used instead of the conductive support substrate 175, and a separate electrode may be formed.

전도성 지지 기판(175)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 발광 소자(100)의 설계에 따라 달라질 수 있다. The conductive support substrate 175 may have a thickness of 30 μm to 500 μm. However, the embodiment is not limited thereto and may vary depending on the design of the light emitting device 100.

이러한 전도성 지지 기판(175) 상에 접합층(170)이 형성될 수 있다. 접합층(170)은 본딩층으로서, 반사층(160)과 보호 부재(140) 아래에 형성될 수 있다. 접합층(170)은 외측면이 노출되며, 반사층(160), 오믹층(150)의 단부 및 보호 부재(140)에 접촉되어, 반사층(160), 오믹층(150) 및 보호 부재(140) 사이의 접착력을 강화시켜 줄 수 있다. The bonding layer 170 may be formed on the conductive support substrate 175. The bonding layer 170 may be formed under the reflective layer 160 and the protection member 140 as a bonding layer. The bonding layer 170 exposes an outer surface thereof and contacts the reflective layer 160, the end of the ohmic layer 150, and the protective member 140, such that the reflective layer 160, the ohmic layer 150, and the protective member 140 are exposed to each other. It can strengthen the adhesion between.

접합층(170)은 배리어 금속 또는 본딩 금속을 포함하다. 예를 들어, 접합층(170)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag, Ta 및 이들의 합금 중 적어도 하나를 포함할 수 있다. The bonding layer 170 includes a barrier metal or a bonding metal. For example, the bonding layer 170 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag, Ta, and alloys thereof.

이러한 접합층(170) 상에는 반사층(160)이 형성될 수 있다. 반사층(160)은 발광 구조층(135)에서 발생되어 반사층(160) 쪽으로 향하는 빛을 반사시켜, 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다. The reflective layer 160 may be formed on the bonding layer 170. The reflective layer 160 may reflect light emitted from the light emitting structure layer 135 toward the reflective layer 160, thereby improving light emission efficiency of the light emitting device 100.

예를 들어, 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다. For example, the reflective layer 160 may include at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or an alloy thereof. In addition, the reflective layer 160 includes the above-described metal or alloy, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), and indium gallium tin oxide (IGTO). ), It may be formed in multiple layers using a light transmitting conductive material such as indium gallium zinc oxide (IGZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), and the like. For example, the reflective layer 160 may include a stacked structure of IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, Ag / Cu, Ag / Pd / Cu, and the like.

반사층(160) 상에 오믹층(150)이 형성될 수 있다. 오믹층(150)은 제2 도전형 반도체층(130)에 오믹 접촉되어 발광 구조층(135)에 전원이 원활히 공급될 수 있도록 한다. 오믹층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.The ohmic layer 150 may be formed on the reflective layer 160. The ohmic layer 150 is in ohmic contact with the second conductive semiconductor layer 130 so that power can be smoothly supplied to the light emitting structure layer 135. The ohmic layer 150 includes ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, gallium zinc oxide (GZO), IrO x , RuO x , RuO x / ITO, Ni, Ag, Pt, Ni / IrO using at least one of x / Au, or Ni / IrO x / Au / ITO can be implemented as a single layer or multiple layers.

이와 같이 실시예에서는 반사층(160)의 상면이 오믹층(150)과 접촉하는 것을 예시하였다. 그러나 반사층(160)이 보호 부재(140), 전류 차단층(145) 또는 발광 구조층(135)과 접촉하는 것도 가능하다.  As described above, the upper surface of the reflective layer 160 is illustrated in contact with the ohmic layer 150. However, it is also possible for the reflective layer 160 to contact the protective member 140, the current blocking layer 145, or the light emitting structure layer 135.

이러한 제1 오믹층(150)과 제2 도전형의 반도체층(130) 사이에는 전류 차단층(145)이 형성될 수 있다. 전류 차단층(145)의 상면은 제2 도전형 반도체층(130)과 접촉하고, 전류 차단층(145)의 하면 및 측면은 오믹층(150)과 접촉할 수 있다. A current blocking layer 145 may be formed between the first ohmic layer 150 and the second conductive semiconductor layer 130. An upper surface of the current blocking layer 145 may contact the second conductive semiconductor layer 130, and a lower surface and a side surface of the current blocking layer 145 may contact the ohmic layer 150.

전류 차단층(145)은 전극(115)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있으며, 이에 따라 전극(115)과 전도성 지지 기판(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다. The current blocking layer 145 may be formed to overlap at least a portion of the electrode 115 in the vertical direction, thereby alleviating a phenomenon in which current is concentrated at the shortest distance between the electrode 115 and the conductive support substrate 175. The luminous efficiency of the light emitting device 100 can be improved.

전류 차단층(145)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170)보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(145)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다. The current blocking layer 145 may be formed of a material having electrical insulation, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 170, or a material forming Schottky contact with the second conductive semiconductor layer 130. Can be formed. For example, the current blocking layer 145 includes ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO x , TiO 2 , Ti, Al, or Cr.

이와 같이 오믹층(150)이 전류 차단층(145)의 하면 및 측면에 접촉하는 것을 예시하였으나, 이에 한정되지는 않는다. 따라서, 오믹층(150)과 전류 차단층(145)이 서로 이격되어 배치되거나, 오믹층(150)이 전류 차단층(145)의 측면에만 접촉할 수도 있다. 또는, 전류 차단층(145)이 반사층(160)과 오믹층(150) 사이에 형성될 수도 있다. As described above, the ohmic layer 150 contacts the bottom and side surfaces of the current blocking layer 145, but is not limited thereto. Therefore, the ohmic layer 150 and the current blocking layer 145 may be spaced apart from each other, or the ohmic layer 150 may contact only the side surface of the current blocking layer 145. Alternatively, the current blocking layer 145 may be formed between the reflective layer 160 and the ohmic layer 150.

상술한 접합층(170)의 상면의 둘레 영역에 보호 부재(140)가 형성될 수 있다. 즉, 보호 부재(140)는 발광 구조층(135)과 접합층(170) 사이의 둘레 영역에 형성될 수 있으며, 이에 의해 링 형상, 루프 형상, 프레임 형상 등으로 형성될 수 있다. 보호 부재(140)는 일부분이 발광 구조층(135)과 수직 방향에서 중첩될 수 있다. The protection member 140 may be formed in the circumferential region of the upper surface of the bonding layer 170 described above. That is, the protection member 140 may be formed in the circumferential region between the light emitting structure layer 135 and the bonding layer 170, thereby forming a ring shape, a loop shape, a frame shape, or the like. A portion of the protection member 140 may overlap the light emitting structure layer 135 in the vertical direction.

이러한 보호 부재(140)는 접합층(170)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 접합층(170)과 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 그리고 보호 부재(140)가 발광 구조층(135)과 전도성 지지부재(175) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다. The protection member 140 may increase the distance between the bonding layer 170 and the active layer 120 at the side, thereby reducing the possibility of the electrical short between the bonding layer 170 and the active layer 120. In addition, the protection member 140 may also prevent moisture or the like from penetrating into the gap between the light emitting structure layer 135 and the conductive support member 175.

또한, 보호 부재(140)는 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀더 구체적으로 설명하면, 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 접합층(170)에서 발생된 파편이 제2 도전형 반도체층(130)과 활성층(120) 사이 또는 활성층(120)과 제1 도전형 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 보호 부재(140)는 이러한 전기적 단락을 방지한다. 이에 보호 부재(140)는 아이솔레이션 에칭 시 깨지지 않거나 파편이 발생되지 않는 물질, 또는 극히 일부분이 깨지거나 소량의 파편이 발생되더라도 전기적 단락을 일으키지 않는 절연성 물질로 형성될 수 있다. In addition, the protection member 140 may prevent the occurrence of an electrical short in the chip separation process. In more detail, when isolation etching is performed to separate the light emitting structure layer 135 into the unit chip region, the fragments generated in the bonding layer 170 may be separated from the second conductive semiconductor layer 130. An electrical short may occur between the active layer 120 or between the active layer 120 and the first conductive semiconductor layer 110, and the protection member 140 may prevent the electrical short. Accordingly, the protection member 140 may be formed of a material that does not break or cause fragments during the isolation etching, or an insulating material that does not cause an electrical short even if a very small portion or a small amount of fragments is generated.

보호 부재(140)는 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170)보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 보호 부재(140)는, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다. The protective member 140 may be formed of a material having electrical insulation, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 170, or a material forming Schottky contact with the second conductive semiconductor layer 130. Can be formed. For example, the protective member 140 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , It may include at least one of TiO x , TiO 2 , Ti, Al or Cr.

그리고 오믹층(150) 및 보호 부재(140) 상에 발광 구조층(135)이 형성될 수 있다. 발광 구조층(135)의 측면은 복수 개의 칩을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다. The light emitting structure layer 135 may be formed on the ohmic layer 150 and the protection member 140. Side surfaces of the light emitting structure layer 135 may be inclined by an isolation etching that divides the plurality of chips into unit chip regions.

발광 구조층(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 제1 도전형 반도체층(110), 제2 도전형 반도체층(130) 및 이들 사이에 위치한 활성층(120)을 포함할 수 있다. 이때, 제2 도전형 반도체층(130)이 제1 오믹층(150)과 보호 부재(140) 상에 위치하고, 활성층(120)이 제2 도전형 반도체층(130) 상에 위치하고, 제1 도전형 반도체층(110)이 활성층(120) 상에 위치할 수 있다. The light emitting structure layer 135 may include a compound semiconductor layer of a plurality of group III-V elements, the first conductive semiconductor layer 110, the second conductive semiconductor layer 130, and an active layer disposed therebetween. 120 may be included. In this case, the second conductive semiconductor layer 130 is positioned on the first ohmic layer 150 and the protection member 140, and the active layer 120 is positioned on the second conductive semiconductor layer 130. The type semiconductor layer 110 may be located on the active layer 120.

제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제1 도전형 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductivity type semiconductor layer 110 may include a compound semiconductor of a group III-V element doped with the first conductivity type dopant. For example, the first conductivity-type semiconductor layer 110 may include an n-type semiconductor layer. The n-type semiconductor layer is an n-type dopant in a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) doped Can be formed. For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc. may include n-type dopants such as Si, Ge, Sn, Se, Te, and the like. The first conductivity type semiconductor layer 110 may be formed as a single layer or a multilayer, but is not limited thereto.

활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다. The active layer 120 may be formed of any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum line structure, but is not limited thereto.

활성층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일례로, 활성층(120)은 InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 교대로 적층되어 형성될 수 있다. The active layer 120 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). When the active layer 120 is formed in a multi-quantum well structure, the active layer 120 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the active layer 120 may be formed by alternately stacking a well layer including InGaN and a barrier layer including GaN.

이러한 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다. A clad layer (not shown) doped with an n-type or p-type dopant may be formed on and / or under the active layer 120, and the clad layer may include an AlGaN layer or an InAlGaN layer.

제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제2 도전형 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 제2 도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductivity type semiconductor layer 130 may include a compound semiconductor of a group III-V element doped with the second conductivity type dopant. For example, the second conductivity-type semiconductor layer 130 may include a p-type semiconductor layer. The p-type semiconductor layer is a p-type dopant doped into the semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) Can be formed. For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, etc. may be formed by including p-type dopants such as Mg, Zn, Ca, Sr, Br and the like. The second conductivity-type semiconductor layer 130 may be formed as a single layer or a multilayer, but is not limited thereto.

상술한 설명에서는 제1 도전형 반도체층(110)이 n형 반도체층을 포함하고 제2 도전형 반도체층(130)이 p형 반도체층을 포함하는 것을 예시하였다. 그러나 실시예가 이에 한정되는 것은 아니다. 따라서, 제1 도전형 반도체층(110)이 p형 반도체층을 포함하고 제2 도전형 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 제2 도전형 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 구조층(135)은, np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 발광 구조층(135)의 구조는 다양하게 변형될 수 있으며, 실시예가 이에 한정되는 것은 아니다. In the above description, the first conductive semiconductor layer 110 includes an n-type semiconductor layer and the second conductive semiconductor layer 130 includes a p-type semiconductor layer. However, the embodiment is not limited thereto. Accordingly, the first conductivity type semiconductor layer 110 may include a p-type semiconductor layer and the second conductivity type semiconductor layer 130 may include an n-type semiconductor layer. In addition, another n-type or p-type semiconductor layer (not shown) may be formed under the second conductivity-type semiconductor layer 130. Accordingly, the light emitting structure layer 135 may have at least one of np, pn, npn, and pnp junction structures. In addition, the doping concentrations of the dopants in the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 may be uniform or non-uniform. That is, the structure of the light emitting structure layer 135 may be variously modified, but embodiments are not limited thereto.

이러한 발광 구조층(135)의 상면에는 광 추출 패턴(112)이 형성될 수 있다. 이 광 추출 패턴(112)은 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 광 추출 패턴(112)은 랜덤한 형상 및 배열을 갖거나, 원하는 형상 및 배열을 갖도록 형성될 수 있다.The light extraction pattern 112 may be formed on the top surface of the light emitting structure layer 135. The light extraction pattern 112 may improve the light extraction efficiency of the light emitting device 100 by minimizing the amount of light totally reflected from the surface. The light extraction pattern 112 may have a random shape and arrangement, or may be formed to have a desired shape and arrangement.

예를 들어, 광 추출 패턴(112)은 50nm 내지 3000nm의 주기를 갖는 광 결정(photonic crystal) 구조가 배열되어 형성될 수 있다. 광 결정 구조는 간섭 효과 등에 의해 특정 파장 영역의 빛을 외부로 효율적으로 추출할 수 있다.For example, the light extraction pattern 112 may be formed by arranging a photonic crystal structure having a period of 50 nm to 3000 nm. The photonic crystal structure can efficiently extract light of a specific wavelength region to the outside by an interference effect or the like.

또한, 광 추출 패턴(112)은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the light extraction pattern 112 may be formed to have various shapes such as a cylinder, a polygonal pillar, a cone, a polygonal pyramid, a truncated cone, a polygonal truncated cone, but is not limited thereto.

이러한 발광 구조층(135), 좀더 정확하게는 제1 도전형 반도체층(110) 상에 오믹층(114)과 전극(115)이 형성된다. The ohmic layer 114 and the electrode 115 are formed on the light emitting structure layer 135, more specifically, the first conductivity type semiconductor layer 110.

제1 도전형 반도체층(110)은 앞서 설명한 바와 같이 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체층(일례로, n형의 질화 갈륨(GaN))을 포함하는데, 오믹층(114)이 위치하는 일면이 질소 대향면(N-face surface)을 가질 수 있다. 그리고 오믹층(114)은 바나듐(V)를 포함한다. 일례로, 오믹층(114)은 바나듐과 기타 불가피하게 함유된 물질만을 포함하여 이루어질 수 있다. A first conductive type semiconductor layer 110 as described above has a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) A semiconductor layer (eg, n-type gallium nitride (GaN)) may be included, and one surface on which the ohmic layer 114 is located may have an N-face surface. The ohmic layer 114 includes vanadium (V). For example, the ohmic layer 114 may include only vanadium and other inevitable materials.

이에 따라, 오믹층(114)과 발광 구조층(135), 좀더 정확하게는 제1 도전형 반도체층(110)의 계면 부근에, 오믹층(114)의 바나듐과 제1 도전형 반도체층(110)의 질소가 결합한 질화 바나듐(VN)이 형성된다. 이 질화 바나듐에 의하여 전극(115)의 오믹 컨택 특성을 향상시킬 수 있다. 이에 의하여 발광 소자(100)의 동작 전압을 낮출 수 있고 이에 의하여 효율을 향상할 수 있다. 나아가, 종래에는 에이징(aging) 후 고전압에서 동작 전압이 변화하는 현상이 발생하였는데, 본 실시예에서는 동작 전압이 거의 변화하지 않는 우수한 특성을 가질 수 있다. 이에 대해서는 추후에 도 2 및 도 3을 참조하여 좀더 상세하게 설명하도록 한다. Accordingly, the vanadium and the first conductivity type semiconductor layer 110 of the ohmic layer 114 are located near the interface between the ohmic layer 114 and the light emitting structure layer 135, more precisely, the first conductivity type semiconductor layer 110. Nitrogen vanadium nitride (VN) is formed. By this vanadium nitride, the ohmic contact characteristic of the electrode 115 can be improved. As a result, the operating voltage of the light emitting device 100 may be lowered, thereby improving efficiency. Furthermore, in the related art, the phenomenon in which the operating voltage changes at a high voltage after aging has occurred, but in the present embodiment, the operating voltage may hardly change. This will be described in more detail later with reference to FIGS. 2 and 3.

또한, 제1 도전형 반도체층(110)에 질소 공동(N vacancy)이 형성되어 제1 도전형 반도체층(110)의 전하가 쉽게 전도성 밴드로 전이할 수 있도록 한다. 이에 의해 발광 소자(100)의 발광 특성을 향상할 수 있다. In addition, an N vacancy is formed in the first conductive semiconductor layer 110 so that the charge of the first conductive semiconductor layer 110 can be easily transferred to the conductive band. Thereby, the light emission characteristic of the light emitting element 100 can be improved.

이러한 오믹층(114)의 두께가 0.5nm 내지 1000nm일 수 있다. 오믹층(114)의 두께가 0.5nm 미만일 경우에는 오믹 컨택 특성을 향상하는 효과가 저하될 수 있다. 그리고 오믹층(114)의 두께가 1000nm를 초과할 경우에는 제조 비용 및 시간이 증가되는 문제가 있고, 미약하지만 취성(brittle)의 바나듐에 의한 문제가 발생할 수 있다. The thickness of the ohmic layer 114 may be 0.5 nm to 1000 nm. When the thickness of the ohmic layer 114 is less than 0.5 nm, the effect of improving ohmic contact characteristics may be reduced. In addition, when the thickness of the ohmic layer 114 exceeds 1000 nm, there is a problem in that manufacturing cost and time are increased, and a problem due to brittle vanadium may occur.

이 오믹층(114) 상에 형성되는 전극(115)은, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. The electrodes 115 formed on the ohmic layer 114 are Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi or an alloy thereof may be included.

일례로, 전극(115)이, 오믹층(114) 상에 차례로 적층된 제1 층(115a), 제2 층(115b), 제3 층(115c) 및 제4 층(115d)을 포함할 수 있다. 제1 층(115a) 및 제 3층(115c)은 Ni 또는 Al을 포함하여 배리어(barrier) 층으로 기능한다. 즉, 제1 층(115a) 및 제 3층(115c)은 오믹층(114), 제2 층(115b) 및 제4 층(115d)의 물질이 서로 섞이는 것을 방지하는 역할을 한다. 제2 층(115b)은 Cu를 포함하여 전극(115)이 적절한 두께를 가질 수 있도록 한다. 제4 층(115d)은 Au를 포함하여 와이어 본딩 특성을 향상하는 역할을 한다. For example, the electrode 115 may include a first layer 115a, a second layer 115b, a third layer 115c, and a fourth layer 115d that are sequentially stacked on the ohmic layer 114. have. The first layer 115a and the third layer 115c include Ni or Al to function as a barrier layer. That is, the first layer 115a and the third layer 115c serve to prevent the materials of the ohmic layer 114, the second layer 115b, and the fourth layer 115d from mixing with each other. The second layer 115b includes Cu so that the electrode 115 can have an appropriate thickness. The fourth layer 115d includes Au to improve wire bonding characteristics.

그러나 실시예가 이에 한정되는 것은 아니며, 전극이 W층, WTi층, Ti층, Al층, 또는 Ag층 과 같은 단일층으로 이루어지는 것도 가능함은 물론이다. However, the embodiment is not limited thereto, and the electrode may be made of a single layer such as a W layer, a WTi layer, a Ti layer, an Al layer, or an Ag layer.

이러한 전극(115)은 와이어 본딩이 이루어지는 패드부와, 이 패드부로부터 연장된 전극부를 포함할 수 있다. 상기 전극부는 소정의 패턴 형상으로 분기될 수 있다. The electrode 115 may include a pad portion to which wire bonding is performed and an electrode portion extending from the pad portion. The electrode part may be branched in a predetermined pattern shape.

상기 제1 도전형 반도체층(110)의 상면에 광 추출 패턴(112)이 형성되므로, 제조 공정에 의해 오믹층(114)과 전극(115)의 상면에도 광 추출 패턴(112)에 대응하는 패턴이 자연스럽게 형성될 수 있다. 그러나 이에 한정되는 것은 아니다. Since the light extraction pattern 112 is formed on the upper surface of the first conductivity type semiconductor layer 110, the pattern corresponding to the light extraction pattern 112 is also formed on the upper surface of the ohmic layer 114 and the electrode 115 by a manufacturing process. This can be formed naturally. However, the present invention is not limited thereto.

발광 구조층(135)의 적어도 측면에는 패시베이션층(180)이 형성될 수 있다. 또한, 패시베이션층(180)은 제1 도전형 반도체층(110)의 상면 및 보호 부재(140)의 상면에 형성될 수 있으나, 이로 한정되지는 않는다. The passivation layer 180 may be formed on at least a side of the light emitting structure layer 135. In addition, the passivation layer 180 may be formed on the top surface of the first conductivity type semiconductor layer 110 and the top surface of the protection member 140, but is not limited thereto.

이하, 실시예에 따른 발광 소자(100)의 제조 방법을 상세하게 설명한다. 다만, 앞에서 설명한 내용과 동일 또는 극히 유사한 내용은 생략하거나 간략하게 설명한다. Hereinafter, a method of manufacturing the light emitting device 100 according to the embodiment will be described in detail. However, the same or very similar contents to those described above will be omitted or briefly described.

도 2 내지 도 11은 실시예에 따른 발광 소자의 제조 방법의 공정을 도시한 단면도들이다. 2 to 11 are cross-sectional views illustrating a process of a method of manufacturing a light emitting device according to the embodiment.

도 2에 도시한 바와 같이, 성장 기판(101) 상에 발광 구조층(135)을 형성한다. As shown in FIG. 2, the light emitting structure layer 135 is formed on the growth substrate 101.

성장 기판(101)은, 예를 들어, 사파이어(Al2O3), Si, SiC, GaAs, GaN, ZnO, MgO, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 다양한 물질로 구성된 성장 기판(101)을 사용할 수 있음은 물론이다.The growth substrate 101 may include, for example, at least one of sapphire (Al 2 O 3 ), Si, SiC, GaAs, GaN, ZnO, MgO, GaP, InP, and Ge. However, the embodiment is not limited thereto, and the growth substrate 101 made of various materials may be used.

발광 구조층(135)은 성장 기판(101) 상에 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다. The light emitting structure layer 135 may be formed by sequentially growing the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 on the growth substrate 101.

이러한 발광 구조층(135)은, 예를 들어, 유기 금속 화학 증착법(metal organic chemical vapor deposition, MOCVD), 화학 증착법(chemical vapor deposition, CVD), 플라즈마 화학 증착법(plasma-enhanced chemical vapor deposition, PECVD), 분자선 성장법(molecular beam epitaxy, MBE), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 등의 방법을 이용하여 형성될 수 있다. 그러나 이에 대해 한정하지는 않는다.The light emitting structure layer 135 may include, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), and plasma-enhanced chemical vapor deposition (PECVD). It may be formed using a method such as molecular beam growth (MBE), hydride vapor phase growth (HVPE) and the like. However, this is not limitative.

한편, 발광 구조층(135) 및 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다.Meanwhile, a buffer layer and / or an undoped nitride layer (not shown) may be formed between the light emitting structure layer 135 and the growth substrate 101 to alleviate the lattice constant difference.

이어서, 도 3에 도시한 바와 같이, 발광 구조층(135) 상에 단위 칩 영역에 대응하여 보호 부재(140)을 선택적으로 형성할 수 있다. 보호 부재(140)는 패터닝된 마스크를 이용하여 단위 칩 영역의 둘레에 형성될 수 있다. 보호 부재(140)는 전자빔(E-beam) 증착, 스퍼터링(sputtering), PECVD 방법과 같은 다양한 증착 방법을 이용하여 형성할 수 있다.Next, as illustrated in FIG. 3, the protection member 140 may be selectively formed on the light emitting structure layer 135 corresponding to the unit chip region. The protection member 140 may be formed around the unit chip area by using the patterned mask. The protective member 140 may be formed using various deposition methods such as electron beam (E-beam) deposition, sputtering, and PECVD.

이어서, 도 4에 도시한 바와 같이, 제2 도전형 반도체층(130) 상에 전류 차단층(145)을 형성할 수 있다. 전류 차단층(145)은 마스크 패턴을 이용하여 형성될 수 있다.Subsequently, as illustrated in FIG. 4, the current blocking layer 145 may be formed on the second conductivity-type semiconductor layer 130. The current blocking layer 145 may be formed using a mask pattern.

도 3 및 도 4에서는 보호 부재(140)와 전류 차단층(145)을 별도의 공정으로 형성하는 것을 도시하였으나, 보호 부재(140)와 전류 차단층(145)을 동일한 재질로 형성하여 하나의 공정으로 동시에 형성하는 것도 가능하다. 예를 들어, 제2 도전형 반도체층(130) 상에 SiO2층을 형성한 후, 마스크 패턴을 이용하여 보호 부재(140)과 전류 차단층(145)을 동시에 형성할 수 있다.In FIGS. 3 and 4, the protection member 140 and the current blocking layer 145 are formed in separate processes, but the protection member 140 and the current blocking layer 145 are formed of the same material to form a single process. It is also possible to form at the same time. For example, after forming the SiO 2 layer on the second conductivity-type semiconductor layer 130, the protective member 140 and the current blocking layer 145 may be simultaneously formed using a mask pattern.

이어서, 도 5에 도시한 바와 같이, 제2 도전형 반도체층(130) 및 전류차단층(145) 상에 오믹층(150)과 상기 반사층(160)을 차례로 형성할 수 있다.Subsequently, as shown in FIG. 5, the ohmic layer 150 and the reflective layer 160 may be sequentially formed on the second conductivity-type semiconductor layer 130 and the current blocking layer 145.

오믹층(150) 및 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링, PECVD 중 어느 하나의 방법에 의해 형성될 수 있다.The ohmic layer 150 and the reflective layer 160 may be formed by, for example, any one of electron beam (E-beam) deposition, sputtering, and PECVD.

이어서, 도 6 및 도 7에 도시한 바와 같이, 접합층(170)을 매개로 하여 도 5의 구조물에 전도성 지지 기판(175)를 접합한다. 접합층(170)은 반사층(160), 오믹층(150)의 단부 및 보호 부재(140)에 접촉되어 이들 사이의 접착력을 강화시켜 줄 수 있다. 6 and 7, the conductive support substrate 175 is bonded to the structure of FIG. 5 via the bonding layer 170. The bonding layer 170 may be in contact with the reflective layer 160, the end of the ohmic layer 150, and the protective member 140 to strengthen the adhesive force therebetween.

상술한 실시예에서는 전도성 지지 기판(175)이 상기 접합층(170)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 접합층(170)을 형성하지 않고 전도성 지지 기판(175)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.In the above-described embodiment, although the conductive support substrate 175 is illustrated as being bonded through the bonding layer 170, the conductive support substrate 175 is plated or deposited without forming the bonding layer 170. It is also possible to form in a manner.

이어서, 도 8에 도시한 바와 같이, 성장 기판(101)을 발광 구조층(135)으로부터 제거한다. 도 8에서는 도 7에 도시된 구조물을 뒤집어서 도시하였다.Next, as shown in FIG. 8, the growth substrate 101 is removed from the light emitting structure layer 135. In FIG. 8, the structure illustrated in FIG. 7 is shown upside down.

상기 성장 기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.The growth substrate 101 may be removed by a laser lift off method or a chemical lift off method.

이어서, 도 9에 도시한 바와 같이, 발광 구조층(135)을 단위 칩 영역에 따라 아이솔레이션 에칭을 실시하여 복수개의 발광 구조층(135)으로 분리한다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.Next, as illustrated in FIG. 9, the light emitting structure layer 135 is isolated by a unit chip region and separated into a plurality of light emitting structure layers 135. For example, the isolation etching may be performed by a dry etching method such as inductively coupled plasma (ICP).

이어서, 도 10에 도시한 바와 같이, 보호 부재(140) 및 발광 구조층(135) 상에 패시베이션층(180)을 형성하고, 제1 도전형 반도체층(110)의 상면이 노출되도록 패시베이션층(180)을 선택적으로 제거한다. 그리고, 제1 도전형 반도체층(110)의 상면에 광 추출 효율 향상을 위하여 광 추출 패턴(112)을 형성한다. 광 추출 패턴(112)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.Subsequently, as shown in FIG. 10, the passivation layer 180 is formed on the protective member 140 and the light emitting structure layer 135, and the passivation layer (eg, the upper surface of the first conductivity-type semiconductor layer 110 is exposed). Selectively remove 180). The light extraction pattern 112 is formed on the upper surface of the first conductivity type semiconductor layer 110 to improve light extraction efficiency. The light extraction pattern 112 may be formed by a wet etching process or a dry etching process.

이어서, 도 11에 도시한 바와 같이, 광 추출 패턴(112) 상에 바나듐을 포함하는 오믹층(114) 및 전극(115)을 형성한다. Next, as illustrated in FIG. 11, an ohmic layer 114 and an electrode 115 including vanadium are formed on the light extraction pattern 112.

바나듐을 포함하는 오믹층(114) 및 전극(115)은 스퍼터링 또는 전자빔 증착 등의 방법으로 형성될 수 있다. 이러한 오믹층(114) 및 전극(115)은 마스크를 이용하여 형성되거나, 오믹층(114) 및 전극(115)을 구성하는 층들을 형성한 후 함께 패터닝하여 형성될 수 있다. The ohmic layer 114 and the electrode 115 including vanadium may be formed by a method such as sputtering or electron beam deposition. The ohmic layer 114 and the electrode 115 may be formed by using a mask, or may be formed by patterning together the layers constituting the ohmic layer 114 and the electrode 115.

그리고, 도 11의 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다. In addition, when the structure of FIG. 11 is separated into a unit chip region through a chip separation process, a plurality of light emitting devices may be manufactured.

칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 칩을 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크리빙 공정, 습식 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있다. 실시예가 이에 한정되지는 않는다.
The chip separation process may include, for example, a breaking process of separating a chip by applying a physical force using a blade, a laser scrubbing process of separating a chip by irradiating a laser to a chip boundary, and etching including wet or dry etching. Process and the like. The embodiment is not limited thereto.

이하, 실험예들을 통하여 실시예에 따른 발광 소자를 좀더 상세하게 설명한다. 이 실험예들은 설명을 명확하게 하기 위한 일례에 불과하며, 실시예가 이에 한정되는 것은 아니다. Hereinafter, the light emitting device according to the embodiment will be described in more detail with reference to the experimental examples. These experimental examples are only examples for clarity of explanation, and the embodiments are not limited thereto.

먼저, 도 12를 참조하여 실험예 1 및 비교예 1에 대하여 살펴본다. First, with reference to Figure 12 looks at Experimental Example 1 and Comparative Example 1.

실험예Experimental Example 1 One

n형 질화 갈륨(GaN)을 포함하고 질소 대향면을 가지는 제1 도전형 반도체층, InGaN 우물층/AlGaN 장벽층이 차례로 적층된 활성층, 및 p형 질화 갈륨(GaN)을 포함하는 제2 도전형 반도체층을 포함한 발광 구조층을 형성하였다. 제1 도전형 반도체층의 질소 대향면에 바나듐을 포함하는 오믹층을 스퍼터링에 의해 1.5mm의 두께로 형성하고, 그 위에 Ni/Cu/Ni/Au의 적층 구조를 가지는 전극을 형성하여 발광 소자를 제조하였다. a second conductive type including a first conductive semiconductor layer including an n-type gallium nitride (GaN) and a nitrogen-facing surface, an active layer in which an InGaN well layer / AlGaN barrier layer is sequentially stacked, and a p-type gallium nitride (GaN) The light emitting structure layer including the semiconductor layer was formed. An ohmic layer containing vanadium was formed on the nitrogen facing surface of the first conductive semiconductor layer to a thickness of 1.5 mm by sputtering, and an electrode having a stacked structure of Ni / Cu / Ni / Au was formed thereon to form a light emitting device. Prepared.

비교예Comparative example 1 One

크롬을 포함하는 1.5mm의 두께의 오믹층을 스퍼터링에 의해 형성한다는 점을 제외하면 실험예 1과 동일한 방법으로 발광 소자를 제조하였다. A light emitting device was manufactured in the same manner as in Experiment 1, except that an ohmic layer having a thickness of 1.5 mm including chromium was formed by sputtering.

에이징(aging) 전 실험예 1 및 비교예 1의 발광 소자의 전압-전류 그래프와, 에이징 후 실험예 1 및 비교예 1의 발광 소자의 전압-전류 그래프를 도 12에 도시하였다. 에이징은 120 A/cm2의 전류 밀도에서 5시간 동안 수행되었다. The voltage-current graphs of the light emitting devices of Experimental Example 1 and Comparative Example 1 before aging and the voltage-current graphs of the light emitting devices of Experimental Example 1 and Comparative Example 1 after aging are shown in FIG. 12. Aging was performed for 5 hours at a current density of 120 A / cm 2 .

도 12를 참조하면, 바나듐을 오믹층으로 사용한 실험예 1에서는 에이징 전과 에이징 후에 전압-전류 그래프의 차이가 거의 없는 것을 알 수 있다. 즉, 에이징 전후에 동작 전압의 변동이 없는 것을 알 수 있다. 반면, 크롬을 오믹층으로 사용한 비교예 1에서는 에이징 후에 고전압에서 전류가 저하되어 동작 전압이 변동하는 것을 알 수 있다. 12, in Experimental Example 1 using vanadium as an ohmic layer, it can be seen that there is almost no difference in voltage-current graph before and after aging. That is, it can be seen that there is no change in the operating voltage before and after aging. On the other hand, in Comparative Example 1 in which chromium was used as the ohmic layer, it can be seen that the current is decreased at high voltage after aging and the operating voltage is changed.

이와 같이 실험예 1에 따른 발광 소자는 고전압에서도 동작 전압의 변동이 거의 없는 우수한 특성을 가질 수 있음을 알 수 있다. As such, it can be seen that the light emitting device according to Experimental Example 1 may have excellent characteristics with little change in operating voltage even at high voltage.

다음으로, 도 13을 참조하여 실험예 2 내지 4 및 비교예 2에 대하여 살펴본다. Next, with reference to Figure 13 looks at with respect to Experimental Examples 2 to 4 and Comparative Example 2.

실험예Experimental Example 2 2

바나듐을 포함하는 오믹층을 2nm의 두께로 형성한다는 점을 제외하면 실험예 1과 동일한 방법으로 발광 소자를 제조하였다. A light emitting device was manufactured according to the same method as Experimental Example 1 except that an ohmic layer including vanadium was formed to a thickness of 2 nm.

실험예Experimental Example 3 3

바나듐을 포함하는 오믹층을 5nm의 두께로 형성한다는 점을 제외하면 실험예 1과 동일한 방법으로 발광 소자를 제조하였다. A light emitting device was manufactured according to the same method as Experimental Example 1 except that an ohmic layer including vanadium was formed to a thickness of 5 nm.

실험예Experimental Example 4 4

바나듐을 포함하는 오믹층을 10nm의 두께로 형성한다는 점을 제외하면 실험예 1과 동일한 방법으로 발광 소자를 제조하였다. A light emitting device was manufactured according to the same method as Experimental Example 1 except that an ohmic layer including vanadium was formed to a thickness of 10 nm.

비교예Comparative example 2 2

크롬을 포함하는 오믹층을 2nm의 두께로 형성한다는 점을 제외하면 비교예 1과 동일한 방법으로 발광 소자를 제조하였다. A light emitting device was manufactured in the same manner as in Comparative Example 1, except that an ohmic layer including chromium was formed to a thickness of 2 nm.

실험예 2 내지 4, 그리고 비교예 2에 따른 발광 소자의 전류-전압 그래프를 도 13에 도시하였다. 13 illustrates current-voltage graphs of light emitting devices according to Experimental Examples 2 to 4 and Comparative Example 2. FIG.

도 13을 참조하면, 실험예 2 내지 4에 따른 발광 소자는 동일한 전류에서 비교예 2에 따른 발광 소자보다 낮은 전압을 가짐을 알 수 있다. 이와 같이 실험예 2 내지 4에 따른 발광 소자는 비교예 2보다 낮은 전압 특성을 가져 효율을 향상할 수 있음을 알 수 있다. 실험예 2, 실험예 3, 실험예 4의 순서로 더 낮은 전압 특성을 가지므로, 오믹층을 두껍게 형성할수록 전압 특성이 우수하다는 것도 알 수 있다.
Referring to FIG. 13, it can be seen that the light emitting device according to Experimental Examples 2 to 4 has a lower voltage than the light emitting device according to Comparative Example 2 at the same current. As such, it can be seen that the light emitting devices according to Experimental Examples 2 to 4 have lower voltage characteristics than Comparative Example 2, thereby improving efficiency. Since the lower voltage characteristics in the order of Experimental Example 2, Experimental Example 3, Experimental Example 4, it can be seen that the thicker the ohmic layer, the better the voltage characteristic.

이하 본 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 도 14를 참조하여 설명한다. 도 14는 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다. Hereinafter, a light emitting device package including a light emitting device according to the present embodiment will be described with reference to FIG. 14. 14 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment.

도 14를 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체(30)와, 이 패키지 몸체(30)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 이 패키지 몸체(30)에 설치되어 제1 및 제2 전극층(31, 32)과 전기적으로 연결되는 발광 소자(100)와, 이 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다. Referring to FIG. 14, the light emitting device package according to the embodiment includes a package body 30, a first electrode layer 31 and a second electrode layer 32 provided on the package body 30, and the package body 30. The light emitting device 100 is installed at and electrically connected to the first and second electrode layers 31 and 32, and a molding member 40 surrounding the light emitting device 100.

패키지 몸체(30)는 폴리프탈아미드(polyphthal amide, PPA), 액정고분자(liquid crystal polymer, LCP), 폴리아미드9T(polyamid9T, PA9T) 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어(Al2O3), 세라믹, 인쇄회로기판(PCB) 등을 포함할 수 있다. 그러나 본 실시예가 이러한 물질에 한정되는 것은 아니다. The package body 30 may be formed of a resin such as polyphthal amide (PPA), liquid crystal polymer (LCP), polyamide 9T (polyamid9T, PA9T), metal, photo sensitive glass, sapphire ( Al 2 O 3 ), ceramics, and printed circuit boards (PCBs). However, the present embodiment is not limited to these materials.

패키지 몸체(30)에는 상부가 개방되는 캐비티(34)가 형성된다. 캐비티(34)의 측면은 캐비티(34)의 바닥면에 수직하거나 경사질 수 있다.The package body 30 is formed with a cavity 34 whose top is opened. The sides of the cavity 34 may be perpendicular or inclined to the bottom surface of the cavity 34.

이러한 패키지 몸체(30)에는 발광 소자(100)에 전기적으로 연결되는 제1 전극층(31) 및 제2 전극층(32)이 배치된다. 이러한 제1 전극층(31) 및 제2 전극층(32)은 소정 두께를 가지는 금속 플레이트로 형성될 수 있으며, 이 표면에 다른 금속층이 도금될 수도 있다. 제1 전극층(31) 및 제2 전극층(32)은 전도성이 우수한 금속으로 구성될 수 있다. 이러한 금속으로는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag) 등이 있다.In the package body 30, a first electrode layer 31 and a second electrode layer 32 electrically connected to the light emitting device 100 are disposed. The first electrode layer 31 and the second electrode layer 32 may be formed of a metal plate having a predetermined thickness, and another metal layer may be plated on this surface. The first electrode layer 31 and the second electrode layer 32 may be made of a metal having excellent conductivity. Such metals include titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), and the like. There is this.

이러한 제1 및 제2 전극층(31, 32)은 발광 소자(100)에 전원을 제공한다. 또한, 제1 및 제2 전극층(31, 32)은 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다. The first and second electrode layers 31 and 32 provide power to the light emitting device 100. In addition, the first and second electrode layers 31 and 32 may serve to increase light efficiency by reflecting light generated from the light emitting device 100, and discharge heat generated from the light emitting device 100 to the outside. It can also play a role.

캐비티(34) 내에는 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되면서 발광 소자(100)가 위치한다. 발광 소자(100)는 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 발광 소자(100)가 상기 제1 전극층(31)과 와이어(50)를 통해 전기적으로 연결되고 제2 전극층(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.The light emitting device 100 is positioned in the cavity 34 while being electrically connected to the first electrode layer 31 and the second electrode layer 32. The light emitting device 100 may be electrically connected to the first electrode layer 31 and the second electrode layer 32 by any one of a wire method, a flip chip method, or a die bonding method. In the embodiment, the light emitting device 100 is electrically connected to the first electrode layer 31 through the wire 50 and directly connected to the second electrode layer 32.

이 발광 소자(100)를 포위하면서 몰딩부재(40)가 형성되어 발광 소자(100)를 보호할 수 있다. 또한, 이 몰딩부재(40)에는 형광체가 포함되어 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
The molding member 40 may be formed while surrounding the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 40 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

상술한 실시예들 및 변형예들에 따른 발광 소자 패키지는 백라이트 유닛, 지시 장치, 램프, 가로등과 같은 조명 시스템으로 기능할 수 있다. 이를 도 15 및 도 16을 참조하여 설명한다. The light emitting device package according to the above-described embodiments and modifications may function as a lighting system such as a backlight unit, an indicator device, a lamp, and a street lamp. This will be described with reference to FIGS. 15 and 16.

도 15은 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 15의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 한정되지 않는다. 15 is a view illustrating a backlight unit including a light emitting device package according to an embodiment. However, the backlight unit 1100 of FIG. 15 is an example of an illumination system, and is not limited thereto.

도 15을 참조하면, 백라이트 유닛(1100)은, 바텀 커버(1140), 이 바텀 커버(1140) 내에 배치된 광 가이드 부재(1120), 이 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 광가이드 부재(1120) 아래에는 반사 시트(1130)가 배치될 수 있다. Referring to FIG. 15, the backlight unit 1100 may be disposed on the bottom cover 1140, the light guide member 1120 disposed in the bottom cover 1140, and at least one side or the bottom surface of the light guide member 1120. The light emitting module 1110 may be included. In addition, a reflective sheet 1130 may be disposed under the light guide member 1120.

바텀 커버(1140)는 광가이드 부재(1120), 발광 모듈(1100) 및 반사 시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 또는 수지로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다. The bottom cover 1140 may be formed in a box shape having an upper surface open to accommodate the light guide member 1120, the light emitting module 1100, and the reflective sheet 1130, and may be formed of metal or resin. Can be. However, the present invention is not limited thereto.

발광 모듈(1110)은, 기판(700)에 탑재된 복수의 발광 소자 패키지(600)를 포함할 수 있다. 복수의 발광 소자 패키지(600)는 광가이드 부재(1120)에 빛을 제공한다. The light emitting module 1110 may include a plurality of light emitting device packages 600 mounted on the substrate 700. The plurality of light emitting device packages 600 provides light to the light guide member 1120.

도시된 것처럼, 발광 모듈(1110)은 바텀 커버(1140)의 내측면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다. As shown, the light emitting module 1110 may be disposed on at least one of the inner surfaces of the bottom cover 1140, thereby providing light toward at least one side of the light guide member 1120. .

다만, 발광 모듈(1110)은 바텀 커버(1140) 내에서 광가이드 부재(1120)의 아래에 배치되어, 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있다. 이는 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하다. However, the light emitting module 1110 may be disposed under the light guide member 1120 in the bottom cover 1140 to provide light toward the bottom surface of the light guide member 1120. This may be variously modified according to the design of the backlight unit 1100.

광가이드 부재(1120)는 바텀 커버(1140) 내에 배치될 수 있다. 광가이드 부재(1120)는 발광 모듈(1110)으로부터 제공받은 빛을 면광원화하여, 표시 패널(미도시)로 가이드할 수 있다. The light guide member 1120 may be disposed in the bottom cover 1140. The light guide member 1120 may surface-light the light provided from the light emitting module 1110 and guide the light guide member to a display panel (not shown).

이러한 광가이드 부재(1120)는, 예를 들어, 도광판(light guide panel, LGP) 일 수 있다. 이 도광판을 예를 들어, 폴리메틸메타아크릴레이트(polymethyl metaacrylate, PMMA)와 같은 아크릴 수지, 폴리에틸렌테레프탈레이트(polyethylene terephthalate, PET), 고리형 올레핀 공중합체(COC), 폴리카보네이트(poly carbonate, PC), 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다. The light guide member 1120 may be, for example, a light guide panel (LGP). The light guide plate may be, for example, an acrylic resin such as polymethyl methacrylate (PMMA), polyethylene terephthalate (PET), a cyclic olefin copolymer (COC), or a polycarbonate (PC). It may be formed of one of polyethylene naphthalate resin.

이 광가이드 부재(1120)의 상측에 광학 시트(1150)이 배치될 수 있다. The optical sheet 1150 may be disposed above the light guide member 1120.

이 광학 시트(1150)는, 예를 들어, 확산 시트, 집광 시트, 휘도 상승 시트 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 광학 시트(1150)이 확산 시트, 집광 시트, 휘도 상승 시트, 형광 시트가 적층되어 형성될 수 있다. 이 경우, 확산 시트(1150)는 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 이 확산된 광이 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때, 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광이다. 휘도 상승 시트는 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 집광 시트는, 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 그리고 휘도 상승 시트는, 예를 들어, 조도 강화 필름(dual brightness enhancement film) 일 수 있다. 또한, 형광 시트는 형광체가 푸함된 투광성 플레이트 또는 필름일 수 있다. The optical sheet 1150 may include at least one of, for example, a diffusion sheet, a light collecting sheet, a luminance rising sheet, and a fluorescent sheet. For example, the optical sheet 1150 may be formed by stacking a diffusion sheet, a light collecting sheet, a luminance rising sheet, and a fluorescent sheet. In this case, the diffusion sheet 1150 evenly diffuses the light emitted from the light emitting module 1110, and the diffused light may be focused onto a display panel (not shown) by the light collecting sheet. At this time, the light emitted from the light collecting sheet is light that is randomly polarized. The luminance rising sheet can increase the degree of polarization of light emitted from the light collecting sheet. The light collecting sheet can be, for example, a horizontal or / and vertical prism sheet. In addition, the brightness rising sheet may be, for example, a dual brightness enhancement film. In addition, the fluorescent sheet may be a translucent plate or film containing phosphors.

광가이드 부재(1120)의 아래에는 반사 시트(1130)가 배치될 수 있다. 반사 시트(1130)는 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다. 이 반사 시트(1130)는 반사율이 좋은 수지, 예를 들어, PET, PC, 폴리비닐클로라이드(poly vinyl chloride), 레진 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다. The reflective sheet 1130 may be disposed under the light guide member 1120. The reflective sheet 1130 may reflect light emitted through the lower surface of the light guide member 1120 toward the exit surface of the light guide member 1120. The reflective sheet 1130 may be formed of a resin having good reflectance, for example, PET, PC, poly vinyl chloride, resin, or the like, but is not limited thereto.

도 16은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 16의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.16 is a view illustrating a lighting unit including a light emitting device package according to an embodiment. However, the lighting unit 1200 of FIG. 16 is an example of a lighting system, but is not limited thereto.

도 16을 참조하면, 조명 유닛(1200)은, 케이스 몸체(1210), 이 케이스 몸체(1210)에 설치된 발광 모듈(1230), 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.Referring to FIG. 16, the lighting unit 1200 includes a case body 1210, a light emitting module 1230 installed in the case body 1210, and a connection terminal installed in the case body 1210 and receiving power from an external power source. 1220.

케이스 몸체(1210)는 방열 특성이 양호한 물질로 형성되는 것이 바람직하며, 예를 들어 금속 또는 수지로 형성될 수 있다.The case body 1210 is preferably formed of a material having good heat dissipation, for example, may be formed of a metal or a resin.

발광 모듈(1230)은, 기판(700) 및 이 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다. The light emitting module 1230 may include a substrate 700 and at least one light emitting device package 600 mounted on the substrate 700.

상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(printed circuit board, PCB), 메탈 코아(metal core) PCB, 연성(flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 700 may be a circuit pattern printed on the insulator, for example, a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and the like. It may include.

또한, 기판(700)은 빛을 효율적으로 반사하는 물질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 700 may be formed of a material that efficiently reflects light, or the surface may be formed of a color in which the light is efficiently reflected, for example, white, silver, or the like.

기판(700) 상에는 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다.At least one light emitting device package 600 may be mounted on the substrate 700.

발광 소자 패키지(600)는 각각 적어도 하나의 발광 소자(LED: Light Emitting Diode)를 포함할 수 있다. 발광 소자는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 소자 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 소자를 포함할 수 있다.Each of the light emitting device packages 600 may include at least one light emitting diode (LED). The light emitting device may include a colored light emitting device for emitting colored light of red, green, blue or white color, and a UV light emitting device for emitting ultraviolet light (UV, UltraViolet).

발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 소자, 적색 발광 소자 및 녹색 발광 소자를 조합하여 배치할 수 있다. 또한, 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 형광 시트에는 황색 형광체가 포함될 수 있으며, 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.The light emitting module 1230 may be arranged to have a combination of various light emitting devices to obtain color and luminance. For example, the white light emitting device, the red light emitting device, and the green light emitting device may be combined to secure high color rendering (CRI). In addition, a fluorescent sheet may be further disposed on a traveling path of light emitted from the light emitting module 1230, and the fluorescent sheet changes the wavelength of light emitted from the light emitting module 1230. For example, when the light emitted from the light emitting module 1230 has a blue wavelength band, the fluorescent sheet may include a yellow phosphor, and the light emitted from the light emitting module 1230 may be finally viewed as white light after passing through the fluorescent sheet. do.

연결 단자(1220)는 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 16에 도시된 것에 따르면, 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1220 may be electrically connected to the light emitting module 1230 to supply power. According to FIG. 16, the connection terminal 1220 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1220 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by wiring.

상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.In the lighting system as described above, at least one of a light guide member, a diffusion sheet, a light collecting sheet, a luminance rising sheet, and a fluorescent sheet may be disposed on a propagation path of light emitted from the light emitting module to obtain a desired optical effect.

이상에서 설명한 바와 같이, 조명 시스템은 전압 특성이 우수한 발광 소자 패키지를 포함함으로써, 우수한 광 효율 및 특성을 가질 수 있다.As described above, the lighting system includes a light emitting device package having excellent voltage characteristics, and thus may have excellent light efficiency and characteristics.

상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. The features, structures, effects and the like described in the foregoing embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. In addition, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
In addition, the above description has been made with reference to the embodiments, which are merely examples and are not intended to limit the invention. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiments may be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

Claims (12)

기판;
상기 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층;
상기 발광 구조층 상에 바나듐(V)를 포함하는 오믹층; 및
상기 오믹층 상에 전극
을 포함하는 발광 소자.
Board;
A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer on the substrate;
An ohmic layer including vanadium (V) on the light emitting structure layer; And
An electrode on the ohmic layer
Light emitting device comprising a.
제1항에 있어서,
상기 발광 구조층은, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체층을 포함하고,
상기 오믹층이 접촉하는 상기 발광 구조층의 일면이 질소 대향면(N-face surface)를 가지는 발광 소자.
The method of claim 1,
The light emitting structure layer, includes a semiconductor layer having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1),
The light emitting device of claim 1, wherein one surface of the light emitting structure layer in contact with the ohmic layer has an N-face surface.
제2항에 있어서,
상기 오믹층과 상기 발광 구조층의 계면 부근에, 상기 오믹층의 바나듐과 상기 발광 구조층의 질소가 결합한 질화 바나듐(VN)이 위치하는 발광 소자.
The method of claim 2,
And a vanadium nitride (VN) in which vanadium of the ohmic layer and nitrogen of the light emitting structure layer are positioned near an interface between the ohmic layer and the light emitting structure layer.
제1항에 있어서,
상기 제2 도전형 반도체층이 p형 반도체층이고, 상기 제1 도전형 반도체층이 n형 반도체층이고,
상기 기판 상에 제2 도전형 반도체층, 상기 활성층, 상기 제1 도전형 반도체층이 차례로 형성되고,
상기 오믹층이 상기 제1 도전형 반도체층에 접촉하는 발광 소자.
The method of claim 1,
The second conductivity-type semiconductor layer is a p-type semiconductor layer, the first conductivity-type semiconductor layer is an n-type semiconductor layer,
A second conductive semiconductor layer, the active layer, and the first conductive semiconductor layer are sequentially formed on the substrate;
The ohmic layer is in contact with the first conductive semiconductor layer.
제4항에 있어서,
상기 제1 도전형 반도체층은, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 가지고,
상기 오믹층이 접촉하는 상기 제1 도전형 반도체층의 일면이 질소 대향면(N-face surface)를 가지는 발광 소자.
The method of claim 4, wherein
Has a composition formula of the first conductive type semiconductor layer, In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1),
The light emitting device of claim 1, wherein one surface of the first conductivity-type semiconductor layer in contact with the ohmic layer has an N-face surface.
제1항에 있어서,
상기 오믹층의 두께가 0.5 nm 내지 1000 nm인 발광 소자.
The method of claim 1,
The thickness of the ohmic layer is a light emitting device of 0.5 nm to 1000 nm.
제1항에 있어서,
상기 전극은, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi 및 이들의 합금 중 적어도 하나를 포함하는 발광 소자.
The method of claim 1,
The electrode is Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi and alloys thereof Light emitting device comprising at least one.
제1항에 있어서,
상기 전극은, 상기 오믹층 상에 차례로 적층된 제1 층 및 제2 층을 포함하고,
상기 제1 층이 Ni 또는 Al을 포함하고,
상기 제2 층이 Cu를 포함하는 발광 소자.
The method of claim 1,
The electrode includes a first layer and a second layer sequentially stacked on the ohmic layer,
The first layer comprises Ni or Al,
A light emitting device in which the second layer comprises Cu.
제8항에 있어서,
상기 제2 층 상에 Ni 또는 Al을 포함하는 제3 층을 더 포함하는 발광 소자.
The method of claim 8,
The light emitting device further comprises a third layer including Ni or Al on the second layer.
제9항에 있어서,
상기 제3 층 상에 Au를 포함하는 제4 층을 더 포함하는 발광 소자.
10. The method of claim 9,
The light emitting device further comprises a fourth layer including Au on the third layer.
제1항에 있어서,
상기 기판이 전도성 지지 기판인 발광 소자.
The method of claim 1,
A light emitting device in which the substrate is a conductive support substrate.
제1항에 있어서,
상기 기 판과 상기 발광 구조층 사이에 배치되고 상기 전극과 수직 방향으로 적어도 일부가 중첩되는 전류 차단층을 더 포함하는 발광 소자.
The method of claim 1,
And a current blocking layer disposed between the substrate and the light emitting structure layer and at least partially overlapping the electrode in a vertical direction.
KR1020100083163A 2010-08-26 2010-08-26 Light emitting device KR20120019750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100083163A KR20120019750A (en) 2010-08-26 2010-08-26 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100083163A KR20120019750A (en) 2010-08-26 2010-08-26 Light emitting device

Publications (1)

Publication Number Publication Date
KR20120019750A true KR20120019750A (en) 2012-03-07

Family

ID=46128567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100083163A KR20120019750A (en) 2010-08-26 2010-08-26 Light emitting device

Country Status (1)

Country Link
KR (1) KR20120019750A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130118502A (en) * 2012-04-20 2013-10-30 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
KR20130137772A (en) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 A light emitting device package
KR20150071873A (en) * 2013-12-19 2015-06-29 엘지이노텍 주식회사 Light emittng device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130118502A (en) * 2012-04-20 2013-10-30 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
KR20130137772A (en) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 A light emitting device package
KR20150071873A (en) * 2013-12-19 2015-06-29 엘지이노텍 주식회사 Light emittng device

Similar Documents

Publication Publication Date Title
EP2432036B1 (en) Light emitting diode
US8450762B2 (en) Light emitting device
EP2434545B1 (en) Light emitting device
EP2330641A2 (en) Light emitting device and light emitting device package including the same
KR101795053B1 (en) Light emitting device, light emitting device package, light unit
KR101803569B1 (en) Light emitting device
KR101734550B1 (en) Light emitting device and light emitting device package
KR20120039412A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120019750A (en) Light emitting device
KR101776302B1 (en) Light emitting device and light emitting device package
KR20120087036A (en) Light emitting device and light emitting device package
KR101781217B1 (en) Light emitting device and light emitting device package
KR101714049B1 (en) Light emitting device package
KR20120042516A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120020599A (en) Light emitting device and light emitting device package
KR101786081B1 (en) Light emitting device and light emitting device package
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120047184A (en) Light emitting device and method for manufacuring the same
KR101765912B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101786073B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120022091A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20130005589A (en) Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device
KR20120058350A (en) Light emitting device
KR20120029868A (en) Light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application