KR101786081B1 - Light emitting device and light emitting device package - Google Patents

Light emitting device and light emitting device package Download PDF

Info

Publication number
KR101786081B1
KR101786081B1 KR1020110008475A KR20110008475A KR101786081B1 KR 101786081 B1 KR101786081 B1 KR 101786081B1 KR 1020110008475 A KR1020110008475 A KR 1020110008475A KR 20110008475 A KR20110008475 A KR 20110008475A KR 101786081 B1 KR101786081 B1 KR 101786081B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
contact portion
semiconductor layer
electrode
Prior art date
Application number
KR1020110008475A
Other languages
Korean (ko)
Other versions
KR20120087037A (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110008475A priority Critical patent/KR101786081B1/en
Publication of KR20120087037A publication Critical patent/KR20120087037A/en
Application granted granted Critical
Publication of KR101786081B1 publication Critical patent/KR101786081B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는 지지 기판과, 상기 지지 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광 구조층과, 상기 제1 도전형 반도체층의 제1 상면으로부터 상기 활성층 방향으로 오목한 적어도 제2 상면에 접촉된 제1 접촉부를 구비하는 전극을 포함한다.The light emitting device according to an embodiment includes a support substrate, a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer on the support substrate And an electrode having a first contact portion which is in contact with at least a second upper surface concave in the direction of the active layer from the first upper surface of the first conductive type semiconductor layer.

Description

발광 소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}[0001] LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE [0002]

실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.Embodiments relate to a light emitting device and a light emitting device package.

발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting diodes (LEDs) are a type of semiconductor devices that convert electrical energy into light. Light emitting diodes have advantages of low power consumption, semi-permanent lifetime, fast response speed, safety, and environmental friendliness compared with conventional light sources such as fluorescent lamps and incandescent lamps.

이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가하고 있는 추세이다.Therefore, much research has been conducted to replace an existing light source with a light emitting diode, and there is an increasing tendency to use a light emitting element as a light source for various lamps, liquid crystal display devices, electric sign boards, to be.

실시 예는 새로운 구조를 갖는 발광 소자 및 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device and a light emitting device package having a new structure.

또한, 실시 예는 동작 전압을 감소하는 발광 소자 및 발광 소자 패키지를 제공한다.In addition, the embodiment provides a light emitting device and a light emitting device package that reduce the operating voltage.

또한, 실시 예는 발광 구조층에 접촉하는 전극의 면적을 최대로 하는 발광 소자 및 발광 소자 패키지를 제공한다.In addition, the embodiment provides a light emitting device and a light emitting device package that maximize an area of an electrode contacting a light emitting structure layer.

실시 예는 지지 기판; 상기 지지 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층의 제1 상면으로부터 상기 활성층 방향으로 오목한 적어도 제2 상면에 접촉된 제1 접촉부를 구비하는 전극을 포함하는 발광 소자를 제공한다.An embodiment includes a support substrate; A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer on the supporting substrate; And an electrode having a first contact portion which is in contact with at least a second upper surface concave in the direction of the active layer from the first upper surface of the first conductivity type semiconductor layer.

또한, 실시 예는 패키지 몸체와; 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및 상기 제1 전극층 및 상기 제2 전극층과 전기적으로 연결되는 발광 소자를 포함하는 발광 소자 패키지에 있어서, 상기 발광 소자는 지지 기판; 상기 지지 기판 상에 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층의 제1 상면으로부터 상기 활성층 방향으로 오목한 적어도 제2 상면에 접촉된 제1 접촉부를 구비하는 전극을 포함하는 발광 소자 패키지를 제공한다.The embodiment also includes a package body; A first electrode layer and a second electrode layer provided on the package body; And a light emitting element electrically connected to the first electrode layer and the second electrode layer, wherein the light emitting element comprises: a support substrate; A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer on the supporting substrate; And an electrode having a first contact portion which is in contact with at least a second upper surface recessed in a direction from the first upper surface of the first conductivity type semiconductor layer toward the active layer.

실시 예는 발광 구조층의 질소 대향면(N-face n-GaN)에 접촉하는 전극의 면적을 최대로 하는 이중 구조를 형성하여 발광 소자의 동작 전압을 감소할 수 있다.The embodiment can reduce the operating voltage of the light emitting device by forming a double structure maximizing the area of the electrode contacting the nitrogen facing surface (N-face n-GaN) of the light emitting structure layer.

한편 그 외의 다양한 효과는 후술될 본 발명의 실시 예에 따른 상세한 설명에서 직접적 또는 암시적으로 개시될 것이다.Meanwhile, various other effects will be directly or implicitly disclosed in the detailed description according to the embodiment of the present invention to be described later.

도 1은 제1 실시 예에 따른 발광 소자의 단면도;
도 2는 실시 예에 따른 발광 소자에서 전극의 평면 상의 형태의 일 예를 도시한 도면;
도 3은 실시 예에 따른 발광 소자에서 전극의 단면 상의 형태의 일 예를 도시한 도면;
도 4는 실시 예에 따른 발광 소자에서 전극의 단면 상의 형태의 다른 예를 도시한 도면;
도 5는 실시 예에 따른 발광 소자에서 전극의 단면 상의 형태의 또 다른 예를 도시한 도면;
도 6은 제2 실시 예에 따른 발광 소자의 단면도;
도 7 내지 도 14는 제1 실시 예에 따른 발광 소자의 제조방법을 설명하는 도면;
도 15는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도;
도 16은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛의 구성도;
도 17은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛의 구성도.
1 is a sectional view of a light emitting device according to a first embodiment;
FIG. 2 illustrates an example of a planar shape of an electrode in a light emitting device according to an embodiment; FIG.
3 is a cross-sectional view of an electrode in a light emitting device according to an embodiment;
4 is a view showing another example of the shape of the electrode on the cross section in the light emitting device according to the embodiment;
5 is a view showing another example of the shape of the electrode on the cross section in the light emitting device according to the embodiment;
6 is a sectional view of a light emitting device according to a second embodiment;
FIGS. 7 to 14 are views for explaining a method of manufacturing the light emitting device according to the first embodiment; FIGS.
15 is a sectional view of a light emitting device package including a light emitting device according to an embodiment;
16 is a schematic view of a backlight unit including a light emitting device or a light emitting device package according to the embodiment;
17 is a configuration diagram of a lighting unit including the light emitting device or the light emitting device package according to the embodiment.

하기에서 실시 예들을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and may be changed according to the intentions or customs of the user, the operator, and the like. Therefore, the definition should be based on the contents throughout this specification.

또한, 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)" 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.Also, in the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" ) "Includes both those formed directly or through another layer. The criteria for top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.The thickness or the size of each layer (film), region, pattern or structure in the drawings may be modified for clarity and convenience of explanation, and thus does not entirely reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템에 대해 설명한다.Hereinafter, a light emitting device, a light emitting device manufacturing method, a light emitting device package, and an illumination system according to embodiments will be described with reference to the accompanying drawings.

도 1은 제1 실시 예에 따른 발광 소자의 단면도이다.1 is a cross-sectional view of a light emitting device according to a first embodiment.

도 1을 참조하면, 본 실시 예에 따른 발광 소자(100)는 지지 기판(180), 상기 지지 기판(180) 상에 빛을 생성하는 발광 구조층(135), 이 발광 구조층(135) 상에 전극(115)을 포함한다.1, a light emitting device 100 according to an embodiment of the present invention includes a support substrate 180, a light emitting structure layer 135 for generating light on the support substrate 180, And an electrode 115 is provided.

상기 발광 구조층(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하며, 상기 제1 도전형 반도체층(110)과 상기 제2 도전형 반도체층(130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.The light emitting structure layer 135 includes a first conductive semiconductor layer 110, an active layer 120 and a second conductive semiconductor layer 130. The first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 Electrons and holes provided from the conductive semiconductor layer 130 may be recombined in the active layer 120 to generate light.

지지 기판(180)과 발광 구조층(135) 사이에는 접합층(170), 반사층(160), 오믹층(150), 채널층(140), 전류 차단층(145) 등이 위치할 수 있고, 상기 발광 구조층(135)의 측면으로 패시베이션층(190)이 형성될 수 있다. 이에 대하여 좀 더 상세하게 설명하면 다음과 같다.A bonding layer 170, a reflective layer 160, an ohmic layer 150, a channel layer 140, a current blocking layer 145, and the like may be disposed between the supporting substrate 180 and the light emitting structure layer 135, A passivation layer 190 may be formed on a side surface of the light emitting structure layer 135. This will be described in more detail as follows.

상기 지지 기판(180)은 발광 구조층(135)을 지지하며 전극(115)과 함께 발광 구조층(135)에 전원을 제공할 수 있다. 그리고, 상기 지지 기판(180)은 Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함하는 전도성 지지 기판일 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며 전도성 지지 기판 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다.The supporting substrate 180 supports the light emitting structure layer 135 and may supply power to the light emitting structure layer 135 together with the electrode 115. The supporting substrate 180 may be a conductive supporting substrate including at least one of Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, and SiC. However, the embodiment is not limited to this, and it is also possible to use an insulating substrate instead of the conductive supporting substrate and to form a separate electrode.

상기 지지 기판(180)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며, 발광 소자(100)의 설계에 따라 달라질 수 있음은 당업자에게 자명할 것이다.The support substrate 180 may have a thickness of 30 to 500 탆. However, it should be apparent to those skilled in the art that the embodiment is not limited thereto and may vary depending on the design of the light emitting device 100.

상기 지지 기판(180) 상에 접합층(170)이 형성될 수 있다. 상기 접합층(170)은 본딩층(bonding layer) 또는 시드층(seed layer)으로서, 반사층(160)과 채널층(140) 아래에 형성될 수 있다. 상기 접합층(170)은 외 측면이 노출되며, 반사층(160), 오믹층(150)의 단부 및 채널층(140)에 접촉되어, 반사층(160), 오믹층(150) 및 채널층(140) 사이의 접착력을 강화시켜 줄 수 있다.A bonding layer 170 may be formed on the supporting substrate 180. The bonding layer 170 may be formed as a bonding layer or a seed layer under the reflective layer 160 and the channel layer 140. The bonding layer 170 is exposed to the outer surface and contacts the reflective layer 160, the end of the ohmic layer 150 and the channel layer 140 to form the reflective layer 160, the ohmic layer 150, and the channel layer 140 ) Can be strengthened.

상기 접합층(170)은 배리어(barrier) 금속 또는 본딩(bonding) 금속을 포함한다. 예를 들어, 상기 접합층(170)은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni 중 어느 하나 또는 둘 이상을 포함하는 층으로 형성될 수도 있다.The bonding layer 170 includes a barrier metal or a bonding metal. For example, the bonding layer 170 may be formed of a metal such as Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al- Cu, Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd- Ag-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, , Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P and Pd-Ni.

이러한 접합층(170) 상에는 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 발광 구조층(135)에서 발생되어 반사층(160) 쪽으로 향하는 빛을 반사시켜, 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다.A reflective layer 160 may be formed on the bonding layer 170. The reflection layer 160 reflects light generated in the light emitting structure layer 135 and directed toward the reflection layer 160 to improve the luminous efficiency of the light emitting device 100.

한편, 상기 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다.The reflective layer 160 may include at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf and alloys thereof. The reflective layer 160 may be formed of any one of the above-mentioned metals or alloys, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium tin a transparent conductive material such as indium gallium oxide (ITO), indium gallium zinc oxide (IGZO), aluminum zinc oxide (AZO), or antimony tin oxide (ATO). For example, the reflective layer 160 may include a layered structure of IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, Ag / Cu and Ag / Pd / Cu.

상기 반사층(160) 상에 오믹층(150)이 형성될 수 있다. 상기 오믹층(150)은 제2 도전형 반도체층(130)에 오믹 접촉되어 발광 구조층(135)에 전원이 원활히 공급될 수 있도록 한다. 상기 오믹층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.The ohmic layer 150 may be formed on the reflective layer 160. The ohmic layer 150 may be in ohmic contact with the second conductive semiconductor layer 130 to supply power to the light emitting structure layer 135 smoothly. The ohmic layer 150, ITO, IZO, IZTO, IAZO , IGZO, IGTO, AZO, ATO, GZO (gallium zinc oxide), IrO x, RuO x, RuO x / ITO, Ni, Ag, Pt, Ni / IrO x / Au, or Ni / IrO x / Au / ITO.

본 실시 예에서는 상기 반사층(160)의 상면이 오믹층(150)과 접촉하는 것을 예시하여 설명하고 있으나, 상기 반사층(160)이 채널층(140) 또는 발광 구조층(135)과 접촉하는 것도 가능할 것이다.Although the upper surface of the reflective layer 160 is in contact with the ohmic layer 150 in the present embodiment, the reflective layer 160 may be in contact with the channel layer 140 or the light emitting structure layer 135 will be.

상기 오믹층(150)과 상기 제2 도전형 반도체층(130) 사이의 내측에는 전류 차단층(145)이 형성될 수 있다. 상기 전류 차단층(145)은 ZnO, SiO2, SiON, Si3N4, Al2O3, TiO2, Ti, Al, Cr 중 적어도 하나를 포함한다. 그리고, 상기 전류 차단층(145)의 상면은 제2 도전형 반도체층(130)에 접촉하고, 상기 전류 차단층(145)의 하면 및 측면은 오믹층(150)에 접촉한다.A current blocking layer 145 may be formed on the inner side between the ohmic layer 150 and the second conductive semiconductor layer 130. And the current blocking layer 145 includes ZnO, SiO 2, SiON, Si 3 N 4, Al 2 O 3, TiO 2, Ti, Al, at least one of Cr. The upper surface of the current blocking layer 145 is in contact with the second conductivity type semiconductor layer 130 and the lower surface and the side surface of the current blocking layer 145 are in contact with the ohmic layer 150.

상기 전류 차단층(145)은 전극(115)과 수직 방향으로 적어도 일부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(115)과 지지 기판(180) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다. The current blocking layer 145 may be formed so as to overlap at least a part of the current blocking layer 145 in the vertical direction with respect to the electrode 115. Accordingly, the phenomenon that current is concentrated at the shortest distance between the electrode 115 and the supporting substrate 180 is alleviated So that the luminous efficiency of the luminous means 100 can be improved.

한편, 접합층(170)과 제2 도전형 반도체층(130) 사이의 외측에는 채널층(140)이 형성될 수 있다. 즉, 상기 채널층(140)은 발광 구조층(135)과 접합층(170) 사이의 둘레 영역에 형성될 수 있으며, 이에 의해 링 형상, 루프 형상, 프레임 형상 등으로 형성될 수 있다. Meanwhile, a channel layer 140 may be formed on the outer side between the bonding layer 170 and the second conductivity type semiconductor layer 130. That is, the channel layer 140 may be formed in a peripheral region between the light emitting structure layer 135 and the bonding layer 170, thereby forming a ring shape, a loop shape, a frame shape, or the like.

상기 채널층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 상기 채널층(140)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The channel layer 140 may be formed of a material having electrical conductivity lower than that of the reflective layer 160 or the bonding layer 170 or a material forming a Schottky contact with the second conductive semiconductor layer 130 . For example, the channel layer 140, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3 , TiO x , TiO 2 , Ti, Al, or Cr.

상기 채널층(140)의 상면에는 제2 도전형 반도체층(130)과 패시베이션층(190)이 접촉하고, 상기 채널층(140)의 하면 및 측면에는 오믹층(150)과 접합층(170)이 접촉할 수 있다.The second conductive semiconductor layer 130 and the passivation layer 190 are in contact with the upper surface of the channel layer 140 and the ohmic layer 150 and the bonding layer 170 are formed on the lower surface and the side surface of the channel layer 140, Can be contacted.

본 실시 예에서는, 상기 오믹층(150)이 채널층(140)의 하면 및 측면에 접촉하는 것을 예시하여 설명하고 있으나, 이에 한정되지는 않는다. 따라서, 상기 오믹층(150)과 상기 채널층(140)이 서로 이격되어 배치되거나, 상기 오믹층(150)이 상기 채널층(140)의 측면에만 접촉할 수도 있다. 또한, 상기 채널층(140)이 반사층(160)과 오믹층(150) 사이에 형성될 수도 있다.In this embodiment, the ohmic layer 150 is in contact with the bottom surface and the side surface of the channel layer 140. However, the present invention is not limited thereto. Accordingly, the ohmic layer 150 and the channel layer 140 may be spaced apart from each other, or the ohmic layer 150 may be in contact with only the side surface of the channel layer 140. Also, the channel layer 140 may be formed between the reflective layer 160 and the ohmic layer 150.

또한, 상기 채널층(140)은 일부분이 발광 구조층(135)과 수직 방향에서 중첩될 수 있다. 이러한 채널층(140)은 접합층(170)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 접합층(170)과 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 채널층(140)은 발광 구조층(135)과 지지 기판(180) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.In addition, the channel layer 140 may partially overlap the light emitting structure layer 135 in the vertical direction. The channel layer 140 may increase the distance between the bonding layer 170 and the active layer 120 to reduce the possibility of an electrical short circuit between the bonding layer 170 and the active layer 120. In addition, the channel layer 140 can prevent moisture and the like from penetrating into the gap between the light emitting structure layer 135 and the support substrate 180.

또한, 상기 채널층(140)은 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀 더 상세하게 설명하면, 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 접합층(170)에서 발생된 파편이 제2 도전형 반도체층(130)과 활성층(120) 사이 또는 활성층(120)과 제1 도전형 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 상기 채널층(140)은 이러한 전기적 단락을 방지한다. 따라서, 상기 채널층(140)은 아이솔레이션 에칭 시 깨지지 않거나 파편이 발생하지 않는 물질, 또는 극히 일부분이 깨지거나 소량의 파편이 발생하더라도 전기적 단락을 일으키지 않는 절연성 물질로 형성될 수 있다.In addition, the channel layer 140 can prevent an electrical short circuit from occurring in the chip separation process. More specifically, when isolation etching is performed to separate the light emitting structure layer 135 into unit chip regions, the debris generated in the bonding layer 170 may be transferred to the second conductivity type semiconductor layer 130, And the active layer 120 or between the active layer 120 and the first conductive semiconductor layer 110 to cause an electrical short circuit. The channel layer 140 prevents such an electrical short circuit. Accordingly, the channel layer 140 may be formed of an insulating material that does not break or break when the isolation is etched, or that does not cause an electrical short circuit even if a small portion of the channel layer 140 is broken or a small amount of debris is generated.

그리고, 오믹층(150) 및 채널층(140) 상에 발광 구조층(135)이 형성될 수 있다. 상기 발광 구조층(135)의 측면은 복수 개의 칩을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다.A light emitting structure layer 135 may be formed on the ohmic layer 150 and the channel layer 140. The side surface of the light emitting structure layer 135 may be inclined by isolation etching that divides a plurality of chips into unit chip regions.

상기 발광 구조층(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 제1 도전형 반도체층(110), 제2 도전형 반도체층(130) 및 이들 사이에 위치한 활성층(120)을 포함할 수 있다. 이때, 상기 제2 도전형 반도체층(130)이 오믹층(150)과 채널층(140) 상에 위치하고, 상기 활성층(120)이 제2 도전형 반도체층(130) 상에 위치하고, 상기 제1 도전형 반도체층(110)이 활성층(120) 상에 위치할 수 있다.The light emitting structure layer 135 may include a plurality of Group III-V compound semiconductor layers, and may include a first conductive semiconductor layer 110, a second conductive semiconductor layer 130, And may include an active layer 120. At this time, the second conductive type semiconductor layer 130 is located on the ohmic layer 150 and the channel layer 140, the active layer 120 is located on the second conductive type semiconductor layer 130, The conductive semiconductor layer 110 may be located on the active layer 120.

또한, 상기 제1 도전형 반도체층(110)과 상기 활성층(120) 사이에는 제1 도전형의 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조(미도시)가 형성될 수도 있다. 또한, 상기 제2 도전형의 반도체층(130)과 상기 활성층(120) 사이에는 제2 도전형의 AlGaN층(미도시)이 형성될 수도 있다.A first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure (not shown) may be formed between the first conductive semiconductor layer 110 and the active layer 120. Also, a second conductive AlGaN layer (not shown) may be formed between the second conductive semiconductor layer 130 and the active layer 120.

상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일 예로, 제1 도전형 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 상기 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 한정되지는 않는다.The first conductive semiconductor layer 110 may include a compound semiconductor of a Group III-V element doped with the first conductive dopant. For example, the first conductivity type semiconductor layer 110 may include an n-type semiconductor layer. The n-type semiconductor layer is doped with an n-type dopant to a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y ? 1, . For example, n-type dopants such as Si, Ge, Sn, Se and Te can be formed on GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP and AlGaInP. The first conductive semiconductor layer 110 may be a single layer or a multilayer, but is not limited thereto.

상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 120 may be formed of any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, and a quantum wire structure. However, the present invention is not limited thereto.

상기 활성층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 상기 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일 예로, 상기 활성층(120)은 InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 교대로 적층되어 형성될 수 있다.The active layer 120 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? When the active layer 120 is formed of a multiple quantum well structure, the active layer 120 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the active layer 120 may be formed by alternately stacking a well layer including InGaN and a barrier layer including GaN.

이러한 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다. 상기 장벽층의 밴드 갭은 우물층의 밴드 갭보다 크며, 상기 클래드층의 밴드 갭은 상기 활성층의 밴드 갭보다 클 수 있다.A cladding layer (not shown) doped with an n-type or p-type dopant may be formed on and / or below the active layer 120, and the cladding layer may include an AlGaN layer or an InAlGaN layer. The band gap of the barrier layer may be larger than the band gap of the well layer, and the band gap of the cladding layer may be larger than the band gap of the active layer.

상기 제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일 예로, 상기 제2 도전형 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들면, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 상기 제2 도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정되지는 않는다.The second conductive semiconductor layer 130 may include a compound semiconductor of a Group III-V element doped with a second conductive dopant. For example, the second conductive semiconductor layer 130 may include a p-type semiconductor layer. This p-type semiconductor layer is doped with a p-type dopant to a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? . For example, a p-type dopant such as Mg, Zn, Ca, Sr, or Br may be included in GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP and AlGaInP. The second conductive semiconductor layer 130 may be a single layer or a multilayer, but is not limited thereto.

본 실시 예에서는, 상기 제1 도전형 반도체층(110)이 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층(130)이 p형 반도체층을 포함하고 있는 것을 예시하고 있으나 이에 한정되지 않는다. 즉, 상기 제1 도전형 반도체층(110)이 p형 반도체층을 포함하고, 상기 제2 도전형 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 구조층(135)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.In this embodiment, the first conductive semiconductor layer 110 includes an n-type semiconductor layer and the second conductive semiconductor layer 130 includes a p-type semiconductor layer. However, the present invention is not limited thereto Do not. That is, the first conductive semiconductor layer 110 may include a p-type semiconductor layer, and the second conductive semiconductor layer 130 may include an n-type semiconductor layer. In addition, another n-type or p-type semiconductor layer (not shown) may be formed under the second conductive type semiconductor layer 130. Accordingly, the light emitting structure layer 135 may have at least one of np, pn, npn, and pnp junction structures.

또한, 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 발광 구조층(135)의 구조는 다양하게 변형될 수 있으며, 이에 한정되는 것은 아니다.In addition, the doping concentrations of the dopants in the first conductivity type semiconductor layer 110 and the second conductivity type semiconductor layer 130 may be uniform or non-uniform. That is, the structure of the light emitting structure layer 135 may be variously modified, but is not limited thereto.

이러한 발광 구조층(135)의 상면에는 광 추출 구조(111)가 형성될 수 있다. 상기 광 추출 구조(111)는 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 상기 광 추출 구조(111)는 랜덤한 형상 및 배열을 갖거나, 규칙적인 형상 및 배열을 갖도록 형성될 수 있다. 본 실시 예에서, 상기 제1 도전형 반도체층(110)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴이 형성될 수 있다.A light extracting structure 111 may be formed on the upper surface of the light emitting structure layer 135. The light extracting structure 111 minimizes the amount of light totally reflected from the surface, thereby improving light extraction efficiency of the light emitting device 100. The light extracting structure 111 may have a random shape and arrangement, or may have a regular shape and arrangement. In this embodiment, the upper surface of the first conductive semiconductor layer 110 may be formed with a roughness pattern to increase the light extraction efficiency.

상기 발광 구조층(135), 좀 더 상세하게는, 상기 제1 도전형 반도체층(110)의 상면에 전극(115)이 형성된다. 상기 전극(115)은 소정의 패턴 형상으로 분기될 수 있으며, 이에 대해 한정하지는 않는다.An electrode 115 is formed on the light emitting structure layer 135, more specifically, on the top surface of the first conductive semiconductor layer 110. The electrode 115 may be branched into a predetermined pattern, but the present invention is not limited thereto.

또한, 상기 전극(115)은 적어도 하나 이상의 패드부(미도시)와, 상기 패드부(미도시)에 연결된 적어도 한 가지 형상의 전극부가 동일 또는 상이한 적층 구조로 형성될 수 있다. 여기서, 상기 패드부(미도시)는 상기 전극(115) 상에 와이어 접합이 이루어지는 부분을 의미한다.In addition, the electrode 115 may have a laminated structure in which at least one pad portion (not shown) and at least one electrode portion connected to the pad portion (not shown) are the same or different. Here, the pad portion (not shown) refers to a portion where wire bonding is performed on the electrode 115.

본 실시 예에서, 상기 전극부는 외부 전극(115a) 및 내부 전극(115b)을 포함하는 것을 예시하여 설명하고 있지만, 상기 전극부는 상기 외부 전극(115a)만으로 형성될 수도 있음은 당업자에게 자명할 것이다.In the present embodiment, the electrode unit includes the external electrode 115a and the internal electrode 115b. However, it will be apparent to those skilled in the art that the electrode unit may be formed of only the external electrode 115a.

또한, 상기 전극(115)의 단면은 I자 형태의 적층 구조를 형성한다. 이러한 전극(115)은 상기 제1 도전형 반도체층(110)의 일 면에 이중으로 접촉함으로써, 상기 전극과 상기 제1 도전형 반도층(110) 사이의 접촉 면적을 증가한다. 따라서, 상기 전극(115)은 상기 발광 구조층(135)에 더 많은 전류를 공급함으로써, 발광 소자의 동작 전압을 감소할 수 있다.In addition, the cross section of the electrode 115 forms an I-shaped laminated structure. The electrode 115 is double-contacted with one surface of the first conductive semiconductor layer 110 to increase a contact area between the electrode and the first conductive semiconducting semiconductor layer 110. Accordingly, the electrode 115 can reduce the operating voltage of the light emitting device by supplying more current to the light emitting structure layer 135.

또한, 상기 전극(115)의 표면을 평면으로 구성하였으나, 상기 전극(115)의 표면에 러프니스 패턴이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전극(115)의 구체적 형상에 대해서는 이하에서 후술될 것이다.In addition, although the surface of the electrode 115 is planar, a roughness pattern may be formed on the surface of the electrode 115, but the present invention is not limited thereto. The specific shape of the electrode 115 will be described below.

한편, 상기 전극(115)은 Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.The electrode 115 may be formed of one of Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, And at least one of these alloys.

상기 발광 구조층(135)의 적어도 일 측면에는 패시베이션층(190)이 형성될 수 있다. 상기 패시베이션층(190)은 상기 제1 도전형 반도체층(110)의 상면 및 상기 채널층(140)의 상면에 형성될 수 있으나, 이에 대해 한정하지는 않는다.A passivation layer 190 may be formed on at least one side of the light emitting structure layer 135. The passivation layer 190 may be formed on the upper surface of the first conductive semiconductor layer 110 and the upper surface of the channel layer 140, but the present invention is not limited thereto.

상기 패시베이션층(190)은 상기 발광 구조층(135)을 전기적으로 보호하기 위하여 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The passivation layer 190 may be formed to electrically protect the light emitting structure layer 135, for example, as SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3 But the present invention is not limited thereto.

도 2는 실시 예에 따른 발광 소자에서 전극의 평면 상의 형태의 일 예를 도시한다. 한편, 도 1에는 전극을 I-I' 단면으로 절단한 형태가 도시되어 있다.Fig. 2 shows an example of a planar shape of the electrode in the light emitting device according to the embodiment. FIG. 1 is a cross-sectional view taken along line I-I 'of FIG.

도 1 및 도 2를 참조하면, 상기 전극(115)은 상기 제1 도전형 반도체층(110) 상에 형성되며, 적어도 하나의 패드부(115c)와, 상기 적어도 하나의 패드부(115c)로부터 상기 제1 도전형 반도체층(110)의 상면 주변부를 따라 연장되는 외부 전극(115a) 및 상기 외부 전극(115a)의 제1 부분과 상기 외부 전극(115a)의 제2 부분을 연결하는 내부 전극(115b)을 포함한다.1 and 2, the electrode 115 is formed on the first conductive semiconductor layer 110, and includes at least one pad portion 115c, and at least one pad portion 115c An external electrode 115a extending along the periphery of the upper surface of the first conductive semiconductor layer 110 and an internal electrode 115a connecting the first portion of the external electrode 115a and the second portion of the external electrode 115a 115b.

상기 외부 전극(115a)은 상기 제1 도전형 반도체층(110) 상면의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 형성될 수도 있으며, 상기 외부 전극(115a)은 상기 패시베이션층(180)과 접촉할 수도 있다.At least a portion of the external electrode 115a may be formed within 50 占 퐉 from the outermost portion of the upper surface of the first conductive semiconductor layer 110. The external electrode 115a may contact the passivation layer 180 It is possible.

예를 들면, 상기 패드부(115c)는 2개의 패드부를 포함하고, 상기 외부 전극(115a)의 모서리 부분에 배치된다. 하지만, 상기 제1 패드부(115c1) 및 상기 제2 패드부(115c2)의 위치는 전극의 평면 상의 형태의 일 예에 불과할 뿐, 이를 한정하지는 않는다.For example, the pad portion 115c includes two pad portions and is disposed at an edge portion of the external electrode 115a. However, the positions of the first pad portion 115c1 and the second pad portion 115c2 are merely an example of the planar shape of the electrode, but are not limited thereto.

상기 외부 전극(115a)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있으며, 제1 방향으로 연장된 외부 전극과 상기 제1 방향에 수직한 제2 방향으로 연장된 외부 전극을 포함한다. 또한, 상기 외부 전극은 적어도 일부분이 상기 제1 도전형 반도체층(110) 상면의 최외곽부로부터 50㎛ 이내에 배치될 수도 있다.The external electrode 115a may be arranged in a rectangular shape having four sides and four vertexes and may include external electrodes extending in a first direction and external electrodes extending in a second direction perpendicular to the first direction do. At least a portion of the external electrode may be disposed within 50 [mu] m from the outermost portion of the upper surface of the first conductive type semiconductor layer 110. [

상기 내부 전극(115b)은 상기 제2 방향으로 연장되어 상기 제1 방향으로 연장된 외부 전극과 외부 전극 사이를 연결하는 제1 내부 전극(115b)을 포함한다. 본 실시 예에서는 하나의 내부 전극(115b)을 예시하여 설명하고 있으나, 이를 한정하지는 않는다.The internal electrode 115b includes a first internal electrode 115b extending in the second direction and connecting an external electrode extending in the first direction and an external electrode. Although one internal electrode 115b is illustrated in this embodiment, it is not limited thereto.

도 3은 실시 예에 따른 발광 소자에서 전극의 단면 상의 형태의 일 예를 도시한다.3 shows an example of a shape on a cross section of an electrode in the light emitting device according to the embodiment.

도 3을 참조하면, 상기 전극(115)은 적어도 하나의 패드부(미도시)와 상기 적어도 하나의 패드부로부터 연장된 적어도 한가지 형상의 전극부(115a, 115b)를 포함한다.Referring to FIG. 3, the electrode 115 includes at least one pad portion (not shown) and at least one electrode portion 115a, 115b extending from the at least one pad portion.

상기 전극부(115a, 115b)는 상기 제1 도전형 반도체층(110) 상에 형성되며, 상기 제1 도전형 반도체층(110)의 상면 주변부를 따라 연장되는 외부 전극(115a)과, 상기 외부 전극(115a)의 제1 부분과 상기 외부 전극(115a)의 제2 부분을 연결하는 내부 전극(115b)을 포함한다.The electrode portions 115a and 115b are formed on the first conductivity type semiconductor layer 110 and include an external electrode 115a extending along the periphery of the top surface of the first conductivity type semiconductor layer 110, And an internal electrode 115b connecting the first portion of the electrode 115a and the second portion of the external electrode 115a.

도 3에 도시된 바와 같이, 상기 전극(115)의 단면은 I자 형태의 적층 구조를 형성한다. 여기서, 상기 전극(115)의 하면과 접촉하는 상기 제1 도전형 반도체층(110)의 일 면을 N-face n-GaN(이하, "질소 대향면", F1, F2)이라 지칭하고, 상기 전극(115)의 상면과 접촉하는 상기 제1 도전형 반도체층(110)의 일 면을 Ga-face n-GaN(이하, "갈륨 대향면", F3)이라 지칭한다.As shown in FIG. 3, the cross section of the electrode 115 forms an I-shaped stacked structure. One surface of the first conductivity type semiconductor layer 110 that is in contact with the lower surface of the electrode 115 is referred to as N-face n-GaN (hereinafter referred to as "nitrogen facing surface", F 1 , F 2 ) , One surface of the first conductivity type semiconductor layer 110 which contacts the upper surface of the electrode 115 is referred to as Ga-face n-GaN (hereinafter referred to as "gallium facing surface", F 3 ).

상기 전극(115a)은 상기 제1 도전형 반도체층(110) 내부에 형성되는 제1 접촉부(112a)와 상기 제1 도전형 반도체층(110) 상에 형성되는 제2 접촉부(113a) 및 상기 제1 접촉부(112a)와 상기 제2 접촉부(113a)를 연결하는 제3 접촉부(114a)를 포함한다. 즉, 상기 제1 접촉부(112a), 상기 제2 접촉부(113a) 및 상기 제3 접촉부(114a)는 서로 일체로 형성되어 이중의 적층 구조를 형성한다.The electrode 115a includes a first contact portion 112a formed in the first conductive semiconductor layer 110, a second contact portion 113a formed on the first conductive semiconductor layer 110, And a third contact portion 114a connecting the first contact portion 112a and the second contact portion 113a. That is, the first contact portion 112a, the second contact portion 113a, and the third contact portion 114a are integrally formed to form a double laminated structure.

구체적으로, 상기 제1 접촉부(112a)는 상기 제1 도전형 반도체층(110)의 상면으로부터 상기 활성층(120) 방향으로 오목하게 형성된 제1 영역에 배치된다. 상기 제1 접촉부(112a)의 하면은 상기 제1 도전형 반도체층(110)의 제1 질소 대향면(F1)과 접촉하고, 상기 제1 접촉부(112a)의 상면은 상기 제1 도전형 반도체층(110)의 갈륨 대향면(F3)에 접촉한다. 상기 제1 질소 대향면(F1)과 접촉하는 상기 제1 접촉부(112a)의 표면에는 러프니스 패턴이 형성될 수 있다. 이러한 형상은 상기 제1 접촉부(112a)와 상기 제1 도전형 반도체층(110) 사이의 접촉 면적을 넓게 함으로써 상기 발광 구조층(135)에 더 많은 전류를 공급한다.Specifically, the first contact portion 112a is disposed in a first region that is recessed from the upper surface of the first conductive semiconductor layer 110 in the direction of the active layer 120. The lower surface of the first contact portion 112a contacts the first nitrogen facing surface F 1 of the first conductive type semiconductor layer 110 and the upper surface of the first contact portion 112a contacts the first nitrogen- And contacts the gallium-facing surface (F 3 ) of the layer (110). The surface of the first contact portion (112a) in contact with said first nitrogen-facing surface (F 1) has a roughness pattern can be formed. This shape increases the contact area between the first contact portion 112a and the first conductive type semiconductor layer 110 to supply more current to the light emitting structure layer 135. [

상기 제2 접촉부(113a)는 상기 제1 접촉부(112a)와 연결되고, 상기 제1 도전형 반도체층(110) 상에 볼록하게 형성된 제2 영역에 배치된다. 이러한 상기 제2 접촉부(113a)는 상기 제1 도전형 반도체층(110) 상의 제2 질소 대향면(F2)과 접촉한다. 상기 제2 질소 대향면(F2)과 접촉하는 상기 제2 접촉부(113a)의 표면에는 러프니스 패턴이 형성될 수 있다.The second contact portion 113a is connected to the first contact portion 112a and is disposed in a second region convexly formed on the first conductive type semiconductor layer 110. [ The second contact portion (113a) is in contact with the second nitrogen-facing surface (F 2) on the first conductive semiconductor layer 110. A surface of the second contact portion (113a) in contact with the second nitrogen-facing surface (F 2), there can be formed a roughness pattern.

상기 제1 접촉부(112a)의 너비는 상기 제2 접촉부(113a)의 너비 보다 크게 형성될 수 있다. 하지만, 이에 한정되는 것은 아니며, 상기 제1 접촉부(112a)의 너비와 상기 제2 접촉부(113a)의 너비가 서로 동일하게 형성될 수도 있다.The width of the first contact portion 112a may be greater than the width of the second contact portion 113a. However, the present invention is not limited thereto, and the width of the first contact portion 112a and the width of the second contact portion 113a may be the same.

상기 제3 접촉부(114a)는 상기 제1 접촉부(112a)와 상기 제2 접촉부(113a) 사이를 연결하고, 상기 제1 접촉부(112a)와 상기 제2 접촉부(113a) 중 적어도 하나의 너비보다 작게 형성된다. 따라서, 상기 제1 접촉부(112a)와 상기 제2 접촉부(113a) 사이의 적어도 일 부분에 제1 도전형 반도체층(110)이 형성되는 구조를 갖는다.The third contact portion 114a connects between the first contact portion 112a and the second contact portion 113a and is smaller than the width of at least one of the first contact portion 112a and the second contact portion 113a . Accordingly, the first conductive semiconductor layer 110 is formed on at least a portion between the first contact portion 112a and the second contact portion 113a.

본 실시 예에서, 상기 제1 접촉부(112a), 상기 제2 접촉부(113a) 및 상기 제3 접촉부(114a)의 단면을 사각형 모양의 형상으로 예시하여 설명하고 있으나, 이에 한정되는 것은 아니며 다른 모양의 형상을 가질 수 있다. 예를 들면, 도 4에 도시된 바와 같이, 제1 접촉부(112a)와 제3 접촉부(114a)의 구분이 명확하지 않을 수 있으며, 상기 제1 접촉부의 모양은 삼각형, 다각형 또는 불규칙한 모양으로 형성될 수 있다. 또한, 상기 전극(115)은 I자 모양의 이중 구조를 갖는 형상을 예시하고 있으나, 이에 한정되는 것은 아니며 3중 이상의 다중 구조를 갖는 형상일 수 있다.In this embodiment, the cross section of the first contact portion 112a, the second contact portion 113a, and the third contact portion 114a is illustrated as a rectangular shape, but the present invention is not limited thereto. Shape. For example, as shown in FIG. 4, the distinction between the first contact portion 112a and the third contact portion 114a may not be clear, and the shape of the first contact portion may be a triangular, polygonal, or irregular shape . In addition, although the electrode 115 has an I-shaped double structure, it is not limited thereto, and may be a shape having a multiple structure of three or more.

한편, 도 5에 도시된 바와 같이, 상기 전극(115)의 최상면에는 상기 발광 구조층(135)의 상면과 같은 광 추출 구조가 형성될 수 있다. 여기서, 상기 광 추출 구조의 일 예로 러프니스 패턴이 형성될 수 있다. On the other hand, as shown in FIG. 5, a light extracting structure similar to the top surface of the light emitting structure layer 135 may be formed on the top surface of the electrode 115. Here, as an example of the light extracting structure, a roughness pattern may be formed.

도 6는 제2 실시 예에 따른 발광 소자의 단면도이다.6 is a cross-sectional view of a light emitting device according to a second embodiment.

도 6을 참조하면, 본 실시 예에 따른 발광 소자(600)는, 지지 기판(690), 상기 지지 기판(690) 상에 빛을 생성하는 발광 구조층(635), 이 발광 구조층(635) 상에 전극(615)을 포함한다. 상기 발광 구조층(635)은 제1 도전형 반도체층(610), 활성층(620) 및 제2 도전형 반도체층(630)을 포함하며, 상기 제1 도전형 반도체층(610)과 상기 제2 도전형 반도체층(630)으로부터 제공되는 전자 및 정공이 상기 활성층(620)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.6, the light emitting device 600 according to the present embodiment includes a support substrate 690, a light emitting structure layer 635 that generates light on the support substrate 690, a light emitting structure layer 635, Gt; 615 < / RTI > The light emitting structure layer 635 includes a first conductivity type semiconductor layer 610, an active layer 620 and a second conductivity type semiconductor layer 630. The first conductivity type semiconductor layer 610 and the second Electrons and holes provided from the conductive type semiconductor layer 630 are recombined in the active layer 620 to generate light.

지지 기판(690)과 발광 구조층(635) 사이에는 접합층(680), 베리어층(670), 반사층(660), 오믹층(650), 채널층(640), 전류 차단층(645) 등이 위치할 수 있고, 상기 발광 구조층(635)의 측면으로 패시베이션층(695)이 형성될 수 있다.A bonding layer 680, a barrier layer 670, a reflective layer 660, an ohmic layer 650, a channel layer 640, a current blocking layer 645, and the like are formed between the supporting substrate 690 and the light emitting structure layer 635 And a passivation layer 695 may be formed on the side of the light emitting structure layer 635. [

상기 지지 기판(690)은 발광 구조층(635)을 지지하며 전극(615)과 함께 발광 구조층(635)에 전원을 제공할 수 있다. 상기 지지 기판(690) 상에 접합층(680)이 형성될 수 있다. 상기 접합층(680)은 상기 베리어층(670)과 상기 지지 기판(690) 사이에 접촉되어, 상기 베리어층(670)과 상기 지지 기판(690) 사이의 접착력을 강화시켜 줄 수 있다.The supporting substrate 690 supports the light emitting structure layer 635 and may supply power to the light emitting structure layer 635 together with the electrode 615. A bonding layer 680 may be formed on the supporting substrate 690. The bonding layer 680 may contact the barrier layer 670 and the support substrate 690 to enhance adhesion between the barrier layer 670 and the support substrate 690.

한편, 상기 접합층(680) 상에는 베리어층(670)이 형성될 수 있다. 상기 베리어층(670)은 확산 장벽층(diffusion barrier layer)으로서, 상기 반사층(660)과 상기 접합층(680) 사이에 접촉되어 상기 반사층(660)과 상기 접합층(680) 사이의 확산을 방지한다. 이러한 베리어층(670) 상에는 채널층(640), 오믹층(650) 및 반사층(660)의 적어도 일 부분이 형성될 수 있다. On the other hand, a barrier layer 670 may be formed on the bonding layer 680. The barrier layer 670 is a diffusion barrier layer and is in contact with the reflective layer 660 and the bonding layer 680 to prevent diffusion between the reflective layer 660 and the bonding layer 680 do. At least a portion of the channel layer 640, the ohmic layer 650, and the reflective layer 660 may be formed on the barrier layer 670.

상기 베리어층(670) 상에는 반사층(660)이 형성될 수 있다. 상기 반사층(660)은 발광 구조층(635)에서 발생되어 반사층(660) 쪽으로 향하는 빛을 반사시켜, 발광 소자(600)의 발광 효율을 개선시켜 줄 수 있다.A reflective layer 660 may be formed on the barrier layer 670. The reflective layer 660 reflects light generated in the light emitting structure layer 635 toward the reflective layer 660 to improve the light emitting efficiency of the light emitting device 600.

상기 반사층(660) 상에 오믹층(650)이 형성될 수 있다. 상기 오믹층(650)은 제2 도전형 반도체층(630)에 오믹 접촉되어 발광 구조층(635)에 전원이 원활히 공급될 수 있도록 한다.An ohmic layer 650 may be formed on the reflective layer 660. The ohmic layer 650 is in ohmic contact with the second conductive semiconductor layer 630 so that power can be smoothly supplied to the light emitting structure layer 635.

상기 오믹층(650)과 상기 제2 도전형 반도체층(630) 사이의 내측에는 전류 차단층(645)이 형성되고, 상기 오믹층(650)과 상기 제2 도전형 반도체층(630) 사이의 외측에는 채널층(640)이 형성될 수 있다.A current blocking layer 645 is formed on the inner side between the ohmic layer 650 and the second conductivity type semiconductor layer 630 and the current blocking layer 645 is formed between the ohmic layer 650 and the second conductivity type semiconductor layer 630 And a channel layer 640 may be formed on the outer side.

상기 오믹층(650) 및 상기 채널층(640) 상에 발광 구조층(635)이 형성되고, 상기 발광 구조층(635) 상에 전극이 형성될 수 있다. 상기 발광 구조층(635) 및 상기 전극(615)의 구조는 제1 실시 예에서 설명한 바와 동일하기 때문에 이하 구체적인 설명은 생략하도록 한다.A light emitting structure layer 635 may be formed on the ohmic layer 650 and the channel layer 640 and an electrode may be formed on the light emitting structure layer 635. Since the structures of the light emitting structure layer 635 and the electrode 615 are the same as those described in the first embodiment, a detailed description thereof will be omitted.

도 7 내지 도 14는 제1 실시 예에 따른 발광 소자의 제조방법을 설명하는 도면이다.7 to 14 are views for explaining a method of manufacturing the light emitting device according to the first embodiment.

도 7을 참조하면, 성장 기판(101) 상에 발광 구조층(135)을 형성한다.Referring to FIG. 7, a light emitting structure layer 135 is formed on a growth substrate 101.

상기 성장기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 상기 성장 기판(101)은 상기 발광 구조층(135)이 성장되며, 상기 사파이어 기판이 사용될 수도 있다.The growth substrate 101 may be formed of at least one of, for example, sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge. For example, the growth substrate 101 grows the light emitting structure layer 135, and the sapphire substrate may be used.

상기 발광 구조층(135)은 상기 성장기판(101) 상에 상기 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure layer 135 may be formed by successively growing the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 on the growth substrate 101 .

상기 발광 구조층(135)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure layer 135 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, Molecular beam epitaxy (MBE), or hydride vapor phase epitaxy (HVPE), but the present invention is not limited thereto.

상기 제1 도전형 반도체층(110)을 성장하는 과정에서, 상기 제1 도전형 반도체층(110) 내부에 마스크 층(M)을 성장한다. 구체적으로, 상기 성장 기판(101) 상에 제1 도전형 반도체층(110)의 얇은 막(L1)을 형성한 후, 그 위에 상기 마스크 층(M)을 성장한다. 여기서, 상기 마스크 층(M)은 마스크 패턴을 이용하여 상기 제1 도전형 반도체층(130) 상에 형성될 수 있고, 산화물 계열의 물질이 사용될 수 있다. 또한, 상기 마스크 층(113)의 상면에 러프니스 패턴이 형성될 수 있다. 이 후, 상기 마스크 층(M) 상에 제1 도전형 반도체층(110, L2)을 성장한다.In the process of growing the first conductive semiconductor layer 110, a mask layer M is grown in the first conductive semiconductor layer 110. Specifically, a thin film L 1 of the first conductivity type semiconductor layer 110 is formed on the growth substrate 101, and then the mask layer M is grown thereon. Here, the mask layer M may be formed on the first conductive semiconductor layer 130 using a mask pattern, and an oxide based material may be used. In addition, a roughness pattern may be formed on the upper surface of the mask layer 113. Thereafter, the first conductive semiconductor layer 110, L 2 is grown on the mask layer M.

한편, 상기 발광 구조층(135) 및 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 반도체층(미도시)이 형성될 수도 있다. 상기 언도프트 반도체층은 의도적으로 제1 도전형의 불순물을 주입하지는 않았으나, 제1 도전형의 전도 특성을 가질 수도 있는 질화물층이며, 예를 들어, 상기 언도프트 질화물층은 Undoped-GaN층으로 형성될 수도 있다. 상기 언도프트 반도체층과 상기 성장 기판(101) 사이에 버퍼층이 형성될 수도 있다. 또한, 상기 언도프트 반도체층은 반드시 형성되어야 하는 것은 아니며, 형성되지 않을 수도 있다.A buffer layer (not shown) and / or an unshown semiconductor layer (not shown) may be formed between the light emitting structure layer 135 and the growth substrate 101 to mitigate the lattice constant difference. For example, the undoped nitride layer may be formed of an undoped-GaN layer. For example, the undoped nitride layer may be formed of an undoped-GaN layer. . A buffer layer may be formed between the undoped semiconductor layer and the growth substrate 101. In addition, the above-described undoped semiconductor layer is not necessarily formed, but may not be formed.

도 8을 참조하면, 상기 발광 구조층(135) 상에 단위 칩 영역에 대응하여 채널층(140) 및 전류 차단층(145)이 형성된다.Referring to FIG. 8, a channel layer 140 and a current blocking layer 145 are formed on the light emitting structure layer 135 in correspondence with a unit chip region.

상기 채널층(140) 및 상기 전류 차단층(145)은 마스크 패턴을 이용하여 제2 도전형 반도체층(130) 상에 형성될 수 있다. 상기 채널층(140) 및 상기 전류 차단층(145)은 다양한 증착 방법을 이용하여 형성할 수 있다.The channel layer 140 and the current blocking layer 145 may be formed on the second conductivity type semiconductor layer 130 using a mask pattern. The channel layer 140 and the current blocking layer 145 may be formed using various deposition methods.

상기 채널층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 채널층(140)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The channel layer 140 may be formed of a material having electrical conductivity lower than that of the reflective layer 160 or the bonding layer 170 or a material forming a Schottky contact with the second conductive semiconductor layer 130 . For example, the channel layer 140, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3, TiO x , TiO 2 , Ti, Al, or Cr.

도 9 및 도 10을 참조하면, 상기 제2 도전형 반도체층(130) 및 상기 채널층(140) 상에 오믹 접촉층(150)을 형성하고, 상기 오믹 접촉층(150) 상에 반사층(160)을 형성할 수 있다.9 and 10, an ohmic contact layer 150 is formed on the second conductive semiconductor layer 130 and the channel layer 140. A reflective layer 160 (not shown) is formed on the ohmic contact layer 150, ) Can be formed.

상기 오믹 접촉층(150) 및 상기 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다. The ohmic contact layer 150 and the reflective layer 160 may be formed by any one of E-beam deposition, sputtering, and PECVD (Plasma Enhanced Chemical Vapor Deposition), for example. .

상기 오믹 접촉층(150)과 반사층(160)이 형성되는 면적은 다양하게 선택될 수 있으며, 상기 오믹 접촉층(150) 및/또는 반사층(160)이 형성되는 면적에 따라 다양한 종류의 발광 소자가 제작될 수 있다.The ohmic contact layer 150 and the reflective layer 160 may be formed in various areas and various kinds of light emitting devices may be formed depending on the area of the ohmic contact layer 150 and / Can be produced.

도 11을 참조하면, 상기 반사층(160) 및 상기 채널층(140) 상에 접합층(170)을 매개로 하여 지지 기판(180)을 형성한다.Referring to FIG. 11, a supporting substrate 180 is formed on the reflective layer 160 and the channel layer 140 via a bonding layer 170.

상기 접합층(170)은 상기 반사층(160), 상기 오믹 접촉층(150)의 단부 및 상기 보호층(140)에 접촉되어, 상기 반사층(160), 오믹 접촉층(150), 및 채널층(140) 사이의 접착력을 강화시켜 줄 수 있다.The bonding layer 170 is in contact with the reflective layer 160, the end of the ohmic contact layer 150 and the protective layer 140 to form the reflective layer 160, the ohmic contact layer 150, 140 can be strengthened.

상기 지지 기판(180)은 상기 접합층(170) 상에 부착된다. 비록, 실시 예에서는 상기 지지 기판(180)이 상기 접합층(170)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 지지 기판(180)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.The support substrate 180 is attached on the bonding layer 170. Although the supporting substrate 180 is bonded to the supporting substrate 180 through the bonding layer 170 in the embodiment, the supporting substrate 180 may be formed by a plating method or a vapor deposition method.

도 12를 참조하면, 상기 성장기판(101)을 상기 발광 구조층(135)으로부터 제거한다. 도 12에서는 도 11에 도시된 발광 소자를 뒤집어서 도시하였다. 여기서, 상기 성장기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.Referring to FIG. 12, the growth substrate 101 is removed from the light emitting structure layer 135. In Fig. 12, the light emitting device shown in Fig. 11 is shown in an inverted manner. Here, the growth substrate 101 may be removed by a laser lift off method or a chemical lift off method.

도 13을 참조하면, 상기 발광 구조층(135)에 단위 칩 영역에 따라 아이솔레이션(isolation) 에칭을 하여 복수 개의 발광 구조층(135)으로 분리한다.Referring to FIG. 13, isolation is performed on the light emitting structure layer 135 according to a unit chip region to separate the light emitting structure layers 135 into a plurality of light emitting structure layers 135.

예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.For example, the isolation etching can be performed by a dry etching method such as ICP (Inductively Coupled Plasma).

도 14를 참조하면, 상기 채널층(140) 및 상기 발광 구조층(135) 상에 패시베이션층(180)을 형성하고, 상기 제1 도전형 반도체층(110)의 상면이 노출되도록 상기 패시베이션층(180)을 선택적으로 제거한다. 이후, 상기 제1 도전형 반도체층(110)의 상면에 광 추출 효율 향상을 위한 러프니스 패턴(111)을 형성한다. 상기 러프니스 패턴(111)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.14, a passivation layer 180 is formed on the channel layer 140 and the light emitting structure layer 135, and the passivation layer 180 is formed to expose the upper surface of the first conductive semiconductor layer 110 180 are selectively removed. Thereafter, a roughness pattern 111 for improving light extraction efficiency is formed on the top surface of the first conductivity type semiconductor layer 110. The roughness pattern 111 may be formed by a wet etching process or a dry etching process.

다음으로, 상기 제1 도전형 반도체층(110) 상에 전극(115)을 형성하기 위하여, 상기 마스크 층(M)과 상기 제1 도전형 반도체층(110)의 상면 사이에 좁은 통로를 형성한다. 상기 통로를 통해 노출된 마스크 층을 에칭하여 전극(115)의 제1 접촉부(112)를 형성하기 위한 영역을 마련한다. 그리고, 상기 통로를 통해 물질을 주입하여, 상기 제1 접촉부(112), 상기 제2 접촉부(113) 및 상기 제3 접촉부(114)가 일체로 형성된 전극(115)을 형성할 수 있다. 여기서, 상기 전극(115)은 스퍼터링 또는 전자빔 증착 등의 방법으로 형성될 수 있다. Next, a narrow channel is formed between the mask layer M and the upper surface of the first conductive type semiconductor layer 110 to form the electrode 115 on the first conductive type semiconductor layer 110 . The mask layer exposed through the passages is etched to provide an area for forming the first contact portions 112 of the electrode 115. [ The electrode 115 may be formed by injecting a material through the passage to form the first contact portion 112, the second contact portion 113, and the third contact portion 114 integrally. Here, the electrode 115 may be formed by a method such as sputtering or electron beam evaporation.

이후, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다.Then, a plurality of light emitting devices can be manufactured by separating the structure into unit chip regions through a chip separation process.

상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.The chip separating process includes, for example, a braking process in which a physical force is applied and separated using a blade, a laser scribing process for separating chips by irradiating a laser to the chip boundary, a wet etching or a dry etching Etching processes, and the like, but the present invention is not limited thereto.

도 15는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다. 15 is a cross-sectional view of a light emitting device package including a light emitting device according to an embodiment.

도 15를 참조하면, 발광 소자 패키지(1000)는 패키지 몸체(30)와, 상기 패키지 몸체(30)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 패키지 몸체(30)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.15, a light emitting device package 1000 includes a package body 30, a first electrode 31 and a second electrode 32 provided on the package body 30, And a molding member 40 surrounding the light emitting device 100. The light emitting device 100 includes a first electrode 31 and a second electrode 32. The light emitting device 100 is electrically connected to the first electrode 31 and the second electrode 32,

상기 패키지 몸체(30)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 측면이 경사면으로 형성된 캐비티를 가질 수 있다.The package body 30 may include a silicon material, a synthetic resin material, or a metal material. The package body 30 may have a cavity having a sloped side surface.

상기 제1 전극(31) 및 상기 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(31) 및 상기 제2 전극(32)은 상기 발광 소자(100)에서 발생한 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생한 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode 31 and the second electrode 32 are electrically isolated from each other and provide power to the light emitting device 100. [ The first electrode 31 and the second electrode 32 may reflect light generated from the light emitting device 100 to increase the efficiency of light, It may also serve as a discharge.

상기 발광 소자(100)는 상기 패키지 몸체(30) 상에 설치되거나 상기 제1 전극(31) 또는 상기 제2 전극(32) 상에 설치될 수 있다.The light emitting device 100 may be mounted on the package body 30 or on the first electrode 31 or the second electrode 32.

상기 발광 소자(100)는 상기 제1 전극(31) 및 상기 제2 전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 본 실시 예에서는, 상기 발광 소자(100)가 상기 제1 전극(31)과 상기 와이어(50)를 통해 전기적으로 연결되고 상기 제2 전극(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.The light emitting device 100 may be electrically connected to the first electrode 31 and the second electrode 32 by wire, flip chip or die bonding. In the present embodiment, the light emitting device 100 is electrically connected to the first electrode 31 through the wire 50 and electrically connected to the second electrode 32 in direct contact therewith.

상기 몰딩 부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 40 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 40 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판상에 배열되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능을 하거나 조명 유닛으로 기능을 할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.A light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like, which are optical members, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or function as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, a pointing device, a lamp, and a streetlight.

도 16은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 16의 백라이트 유닛(1100)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.16 is a view illustrating a backlight unit including the light emitting device or the light emitting device package according to the embodiment. However, the backlight unit 1100 in Fig. 16 is an example of the illumination system, and the invention is not limited thereto.

도 16을 참조하면, 상기 백라이트 유닛(1100)은 바텀 프레임(1140)과, 상기 바텀 프레임(1140) 내에 배치된 광가이드 부재(1120)와, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.16, the backlight unit 1100 includes a bottom frame 1140, a light guide member 1120 disposed in the bottom frame 1140, at least one side surface of the light guide member 1120, And a light emitting module 1110 disposed in the light emitting module 1110. [ A reflective sheet 1130 may be disposed under the light guide member 1120.

상기 바텀 프레임(1140)은 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.The bottom frame 1140 may be formed in a box shape having an open upper surface to accommodate the light guide member 1120, the light emitting module 1110, and the reflection sheet 1130, Or a resin material, but the present invention is not limited thereto.

상기 발광 모듈(1110)은 기판(700)과, 상기 기판(700)에 탑재된 복수 개의 발광 소자 패키지(600)를 포함할 수 있다. 상기 복수 개의 발광 소자 패키지(600)는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다. 본 실시 예에서, 상기 발광 모듈(1110)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.The light emitting module 1110 may include a substrate 700 and a plurality of light emitting device packages 600 mounted on the substrate 700. The plurality of light emitting device packages 600 may provide light to the light guide member 1120. In this embodiment, the light emitting device package 600 is mounted on the substrate 700, but the light emitting device 100 according to the embodiment may be installed directly.

도시된 바와 같이, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 내측 면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.As shown, the light emitting module 1110 may be disposed on at least one of the inner surfaces of the bottom frame 1140, thereby providing light toward at least one side of the light guide member 1120 can do.

다만, 상기 발광 모듈(1110)은 상기 바텀 프레임(1140)의 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.The light emitting module 1110 may be disposed under the bottom frame 1140 and may provide light toward the bottom of the light guide member 1120 according to the design of the backlight unit 1100 The present invention is not limited thereto.

상기 광가이드 부재(1120)는 상기 바텀 프레임(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다.The light guide member 1120 may be disposed in the bottom frame 1140. The light guide member 1120 may guide the light provided from the light emitting module 1110 to a display panel (not shown) by converting the light into a surface light source.

상기 광가이드 부재(1120)는 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC 및 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.The light guide member 1120 may be a light guide panel (LGP). The light guide plate may be formed of one of acrylic resin type such as PMMA (polymethyl methacrylate), polyethylene terephthlate (PET), polycarbonate (PC), COC and PEN (polyethylene naphthalate) resin.

상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.An optical sheet 1150 may be disposed above the light guide member 1120.

상기 광학 시트(1150)는 확산 시트, 집광 시트, 휘도상승 시트, 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.The optical sheet 1150 may include at least one of a diffusion sheet, a light condensing sheet, a brightness increasing sheet, and a fluorescent sheet. For example, the optical sheet 1150 may be formed by laminating the diffusion sheet, the light condensing sheet, the brightness increasing sheet, and the fluorescent sheet. In this case, the diffusion sheet 1150 diffuses the light emitted from the light emitting module 1110 evenly, and the diffused light can be condensed by the condensing sheet into a display panel (not shown). At this time, the light emitted from the light condensing sheet is randomly polarized light, and the brightness increasing sheet can increase the degree of polarization of the light emitted from the light condensing sheet. The light condensing sheet may be a horizontal or / and a vertical prism sheet. In addition, the brightness enhancement sheet may be a dual brightness enhancement film. Further, the fluorescent sheet may be a translucent plate or film containing a phosphor.

상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다.The reflective sheet 1130 may be disposed under the light guide member 1120. The reflective sheet 1130 can reflect light emitted through the lower surface of the light guide member 1120 toward the light exit surface of the light guide member 1120.

상기 반사시트(1130)는 반사율이 좋은 수지 재질, 즉, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective sheet 1130 may be formed of a resin material having a high reflectance, that is, PET, PC, or PVC resin, but is not limited thereto.

도 17은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 17의 조명 유닛(1200)은 조명 시스템의 일 예이며, 이에 대해 한정하지는 않는다.17 is a view illustrating a lighting unit including a light emitting device or a light emitting device package according to the embodiment. However, the illumination unit 1200 of Fig. 17 is an example of the illumination system, and is not limited thereto.

도 17을 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광 모듈(1230)과, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.17, the illumination unit 1200 includes a case body 1210, a light emitting module 1230 installed in the case body 1210, and a power supply unit And may include receiving connection terminals 1220.

상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1210 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1230)은 기판(700)과, 상기 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다. 본 실시 예에서, 상기 발광 모듈(1230)은 상기 기판(700) 상에 발광 소자 패키지(600)가 설치된 것이 예시되어 있으나, 본 실시 예에 따른 발광 소자(100)가 직접 설치되는 것도 가능하다.The light emitting module 1230 may include a substrate 700 and at least one light emitting device package 600 mounted on the substrate 700. In the present embodiment, the light emitting device package 600 is installed on the substrate 700, but the light emitting device 100 according to the present embodiment may be installed directly.

상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.The substrate 700 may be a circuit pattern printed on an insulator. For example, the PCB 700 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB . ≪ / RTI >

또한, 상기 기판(700)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛에 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 700 may be formed of a material that efficiently reflects light, or may be formed of a color such that the surface is efficiently reflected to light, for example, white or silver.

상기 기판(700) 상에는 상기 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다. 상기 발광 소자 패키지(600)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 600 may be mounted on the substrate 700. The light emitting device package 600 may include at least one light emitting diode (LED). The light emitting diode may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 다이오드의 조합을 가지도록 배치될 수 있다. 예를 들면, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보이게 된다.The light emitting module 1230 may be arranged to have various combinations of light emitting diodes to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination to secure a high color rendering index (CRI). Further, a fluorescent sheet may be further disposed on the path of light emitted from the light emitting module 1230, and the fluorescent sheet may change the wavelength of light emitted from the light emitting module 1230. For example, when the light emitted from the light emitting module 1230 has a blue wavelength band, the fluorescent sheet may include a yellow phosphor. Light emitted from the light emitting module 1230 passes through the fluorescent sheet, .

상기 연결 단자(1220)는 상기 발광 모듈(1230)과 전기적으로 연결되어 전원을 공급할 수 있다. 도 17에 도시된 바와 같이, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1220 may be electrically connected to the light emitting module 1230 to supply power. As shown in FIG. 17, the connection terminal 1220 is connected to the external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1220 may be formed in a pin shape and inserted into an external power source, or may be connected to an external power source through a wire.

상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.In the above-described illumination system, at least one of a light guide member, a diffusion sheet, a light condensing sheet, a brightness increasing sheet, and a fluorescent sheet is disposed on the path of light emitted from the light emitting module to obtain a desired optical effect.

이상에서 설명한 바와 같이, 조명 시스템은 동작 전압을 감소하고 광 효율이 향상된 발광 소자 또는 발광 소자 패키지를 포함함으로써, 우수한 광 효율 및 신뢰성을 가질 수 있다.As described above, the illumination system can have excellent light efficiency and reliability by including the light emitting device or the light emitting device package with reduced operating voltage and improved light efficiency.

한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by equivalents to the appended claims, as well as the appended claims.

Claims (9)

지지 기판;
상기 지지 기판 상에 제2도전형 반도체층;
상기 제2도전형 반도체층 상에 활성층;
상기 활성층 상에 제1도전형 반도체층; 및
상기 제1도전형 반도체층 상에 배치되는 전극을 포함하고,
상기 전극은,
상기 제1 도전형 반도체층 내부에 배치되는 제1 접촉부와 상기 제1 도전형 반도체층의 상면과 접촉하는 제2 접촉부와 상기 제1 접촉부와 상기 제2 접 촉부를 연결하는 제3접촉부를 포함하고,
상기 제1접촉부의 너비는 상기 제3접촉부의 너비보다 큰 발광 소자.
A support substrate;
A second conductive semiconductor layer on the supporting substrate;
An active layer on the second conductive type semiconductor layer;
A first conductive semiconductor layer on the active layer; And
And an electrode disposed on the first conductivity type semiconductor layer,
The electrode
A first contact portion disposed in the first conductive type semiconductor layer, a second contact portion contacting the upper surface of the first conductive type semiconductor layer, and a third contact portion connecting the first contact portion and the second contact portion, ,
Wherein a width of the first contact portion is larger than a width of the third contact portion.
제 1항에 있어서,
상기 제1 접촉부와 상기 제2 접촉부와 상기 제3 접촉부는 일체로 형성되는 발광 소자.
The method according to claim 1,
And the first contact portion, the second contact portion, and the third contact portion are integrally formed.
제 1항에 있어서, 상기 전극은,
상기 제1 접촉부의 너비가 상기 제2 접촉부의 너비보다 큰 발광 소자.
The plasma display apparatus according to claim 1,
Wherein a width of the first contact portion is larger than a width of the second contact portion.
제 2항에 있어서, 상기 전극은,
상기 제3접촉부의 너비는 상기 제1접촉부와 상기 제2접촉부의 너비보다 작은 발광 소자.
The electrode according to claim 2,
Wherein a width of the third contact portion is smaller than a width of the first contact portion and the second contact portion.
제 4항에 있어서, 상기 전극은,
상기 제1 접촉부와 상기 제2 접촉부 사이에 상기 제1 도전형 반도체층의 적어도 일부가 배치되는 발광 소자.
5. The electrode according to claim 4,
And at least a part of the first conductivity type semiconductor layer is disposed between the first contact portion and the second contact portion.
제 2항에 있어서, 상기 전극은,
상기 제2 접촉부의 상면에 러프니스 패턴이 형성되는 발광 소자.
The electrode according to claim 2,
And a roughness pattern is formed on an upper surface of the second contact portion.
제 1항에 있어서, 상기 전극은,
상기 제1접촉부의 하면 또는 상기 제2접촉부의 하면과 접촉하는 상기 제1도전형 반도체층은 질소 대향면(N-face)인 발광 소자.
The plasma display apparatus according to claim 1,
Wherein the first conductive type semiconductor layer which is in contact with a lower surface of the first contact portion or a lower surface of the second contact portion is a nitrogen facing surface (N-face).
제 1항에 있어서,
상기 제1접촉부와 상기 제2접촉부는 수직으로 중첩되어 배치되는 발광 소자.
The method according to claim 1,
Wherein the first contact portion and the second contact portion are vertically overlapped with each other.
제 1항 내지 제8항 중 어느 하나의 발광 소자를 구비하는 발광소자 패키지.A light emitting device package comprising the light emitting element according to any one of claims 1 to 8.
KR1020110008475A 2011-01-27 2011-01-27 Light emitting device and light emitting device package KR101786081B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008475A KR101786081B1 (en) 2011-01-27 2011-01-27 Light emitting device and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008475A KR101786081B1 (en) 2011-01-27 2011-01-27 Light emitting device and light emitting device package

Publications (2)

Publication Number Publication Date
KR20120087037A KR20120087037A (en) 2012-08-06
KR101786081B1 true KR101786081B1 (en) 2017-10-16

Family

ID=46872694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008475A KR101786081B1 (en) 2011-01-27 2011-01-27 Light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR101786081B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986353B1 (en) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101009744B1 (en) * 2010-07-26 2011-01-19 (주)더리즈 Semiconductor light emitting device and manufacturing method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986353B1 (en) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101009744B1 (en) * 2010-07-26 2011-01-19 (주)더리즈 Semiconductor light emitting device and manufacturing method of the same

Also Published As

Publication number Publication date
KR20120087037A (en) 2012-08-06

Similar Documents

Publication Publication Date Title
JP6199948B2 (en) Light emitting device, light emitting device package
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101795053B1 (en) Light emitting device, light emitting device package, light unit
KR101034144B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101803569B1 (en) Light emitting device
KR101734550B1 (en) Light emitting device and light emitting device package
KR20120039412A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20110115384A (en) Light emitting device and method for manufacturing the same, light emitting device package and lighting system
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101781305B1 (en) Light emitting device, light emitting device package, and lighting system
KR101826979B1 (en) Light emitting device and light emitting device package
KR101776302B1 (en) Light emitting device and light emitting device package
KR20120019750A (en) Light emitting device
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101744971B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR101781217B1 (en) Light emitting device and light emitting device package
KR20120087036A (en) Light emitting device and light emitting device package
KR101786081B1 (en) Light emitting device and light emitting device package
KR101648810B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101683901B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101724708B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120020599A (en) Light emitting device and light emitting device package
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101683906B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101765912B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant