KR20120076198A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120076198A
KR20120076198A KR1020100138241A KR20100138241A KR20120076198A KR 20120076198 A KR20120076198 A KR 20120076198A KR 1020100138241 A KR1020100138241 A KR 1020100138241A KR 20100138241 A KR20100138241 A KR 20100138241A KR 20120076198 A KR20120076198 A KR 20120076198A
Authority
KR
South Korea
Prior art keywords
surface roughness
acid
printed circuit
circuit board
metal
Prior art date
Application number
KR1020100138241A
Other languages
English (en)
Other versions
KR101216864B1 (ko
Inventor
하형기
정재원
김용환
이종진
구자호
신영환
이동규
Original Assignee
삼성전기주식회사
한국이엔에쓰 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 한국이엔에쓰 주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100138241A priority Critical patent/KR101216864B1/ko
Priority to CN201110266168.3A priority patent/CN102548248B/zh
Priority to TW100143282A priority patent/TWI449487B/zh
Priority to US13/308,439 priority patent/US9161460B2/en
Publication of KR20120076198A publication Critical patent/KR20120076198A/ko
Application granted granted Critical
Publication of KR101216864B1 publication Critical patent/KR101216864B1/ko
Priority to US14/849,122 priority patent/US9526169B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0239Coupling agent for particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • ing And Chemical Polishing (AREA)
  • Chemical Treatment Of Metals (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서,
회로용 금속 패턴을 갖는 베이스 기판과 상기 금속 패턴에 형성된 표면조도를 포함하며, 상기 표면조도가 앵커 구조의 제1표면조도와 상기 제1표면조도 상에 형성된 침상 구조의 흑화 막을 갖는 제2표면조도를 포함하는 인쇄회로기판이 개시된다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method of the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 들어, 노트북, 넷북, 테블릿 PC, 스마트폰, 네비게이션 등의 전자기기의 소형화, 경량화 및 경박 간소화를 위한 기술적 진보가 이루어지고 있다. 이러한 전자기기의 소형화, 경량화 및 경박 간소화를 위한 기술은 실장되는 부품의 소형 미세 가공기술 뿐만 아니라, 실장 공간의 최적화 설계기술을 필요로 하는 것은 물론, 특히 고밀도의 고집적 부품 실장을 가능하게 하는 인쇄회로기판의 제공이 필수적으로 요구된다.
현재 생산 시판되고 있는 인쇄회로기판은 단면 인쇄회로기판, 양면 인쇄회로기판 및 다층 인쇄회로기판이 있다.
상기 다층 인쇄회로기판은 단면 기판을 여러 겹으로 겹친 구조로서 내층에 특정한 도체를 매설하여 전자부품의 실장밀도를 높임과 동시에 전기적 특성변화의 향상을 도모하기 위한 기판으로 선호되고 있다.
다층 인쇄회로기판(PCB) 제조과정에서 내층 회로를 주위환경으로부터 보호하고 각 내층과 외층을 결합하는 적층 공정단계에서 층간 접착력을 극대화하여 기판의 신뢰성을 확보하기 위한 목적으로 다양한 표면 처리 공정이 수행되고 있다.
도 1은 종래기술의 산 타입(acid type)의 에칭을 이용하는 브라운 옥사이드에 의해 표면 처리된 내층 회로 표면을 개략적으로 설명하기 위하여 나타낸 도면이다.
도 1(a)를 참조하면, 절연층(11)의 양면에 내층 회로로서 구리 패턴(12)이 형성된 인쇄회로기판(10)의 구리 패턴(12)을 브라운 옥사이드 표면 처리하는 경우, 도 1(b)를 참조하면, 구리 패턴(12)의 표면에 앵커 구조의 표면조도(12a) 및 유기 막(13)이 형성된다.
도 2는 종래기술의 블랙 옥사이드 공정의 염기성(alkali) 환원 타입에 의해 표면 처리된 내층 회로 표면을 개략적으로 설명하기 위하여 나타낸 도면이다.
도 2(a)를 참조하면, 절연층(21)의 양면에 내층 회로로서 구리 패턴(22)이 형성된 인쇄회로기판(20)의 구리 패턴(22)을 산화제와 알칼리를 이용하여 블랙 옥사이드 표면 처리하는 경우, 도 2(b)를 참조하면, 표면 처리된 구리 패턴(22a) 상에 침상 구조의 Cu(II) 산화물 및 Cu(I) 산화물로 된 흑화 막(23)이 생성되고, 도 2(c)를 참조하면, 이어지는 환원제와 염기(alkali)를 이용한 포스트-딥 공정을 통해서 흑화 막(23)의 침상 구조는 유지하면서 그 표면이 환원되어 Cu 환원층(24)이 형성된다.
도 3은 종래기술의 블랙 옥사이드 공정의 산성(acid) 용해 타입에 의해 표면 처리된 내층 회로 표면을 개략적으로 설명하기 위하여 나타낸 도면이다.
도 3(a)를 참조하면, 절연층(31)의 양면에 내층 회로로서 구리 패턴(32)이 형성된 인쇄회로기판(30)의 구리 패턴(32)을 블랙 옥사이드 표면 처리하는 경우, 도 3(b)를 참조하면, 표면 처리된 구리 패턴(32a) 상에 침상 구조의 Cu(II) 산화물 및 Cu(I) 산화물로 된 흑화 막(33)이 생성되고, 도 3(c)를 참조하면, 이어지는 산성(acid) 용해제를 이용한 포스트-딥 공정을 통해서 침상 구조가 작은 알갱이 구조로 변형된 Cu(I) 산화물층(34)이 형성된다.
상술한 종래기술의 표면처리 공정에 의해 생산된 제품은 적층 시 유리전이온도(Tg: Glass Transition Temperature)가 낮고 레진 함침율이 좋은 에폭시 계열의 층간 접합수지(Prepreg)(Tg: 140℃ 이하)를 주로 사용하여 제조되었다.
하지만 앞에서 언급한 것처럼 최근 전자 기술이 급속도로 발전되면서 고밀도화, 고집적화, 초박판화, 고부가가치화에 적합한 제품을 생산하기 위해 필요한 자재들 또한 높은 신뢰성이 요구되고 있다.
종래의 브라운 옥사이드 또는 블랙 옥사이드 공정에 의해 처리된 제품을 적층 공정에서 적층할 때 노멀(normal) Tg(Tg: 약 140℃ 이하), 미들(middle) Tg(Tg: 약 150?170℃), 고(high) Tg(Tg: 약 180℃ 이상), 저(low) Dk(유전율: 약 4.2 이하), 저 Df(유전손실: 약 0.015 이하), 할로겐 프리(halogen free, 이하, 안티몬-프리(antimony-free), 레드 포스포러스 프리(red phosphorus-free)의 경우를 포함함)의 특성을 가진 다양한 층간 접합수지(prepreg)를 사용하게 된다. 예를 들어, 내열성, 유전특성, 절연특성, 내마이그레이션 등이 우수하고 성형 조건의 반응성이 우수하여 반도체 패키지용 기판의 제조에 사용되는 층간 접합수지인 BT(Bismaleidotriazine) 레진(Tg: 200℃ 이상)을 사용할 경우, 종래의 브라운 옥사이드 또는 블랙 옥사이드 공정으로 처리한 기판의 층간 밀착력(Peel strength)은 약 0.2㎏f/㎝ 이하의 낮은 값으로 측정되어 0.4㎏f/㎝ 이상을 요구하는 고신뢰성 제품에 적합하지 않은 단점이 있다.
특히 수평(Horizontal) 라인으로 흑화 공정을 진행할 경우 롤 방식을 이용하기 때문에 기판 표면에 롤 자국(Roll mark)이 많이 형성되고, 여기에 기인한 동 노출 때문에 처리 제품의 층간 접합력 및 외관상 문제점이 발생될 수 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 범용적인 다층 인쇄회로기판을 제조하기 위한 표면 처리공정을 제공하는 것이다.
본 발명의 다른 측면은 다층 인쇄회로기판의 제조 공정에서 내열성, 유전특성, 절연특성, 내마이그레이션 등이 우수한 층간 접착수지인 BT 레진 등을 포함한 노멀 Tg, 미들 Tg, 고 Tg, 저 Dk, 저 Df, 할로겐 프리의 특성을 가진 다양한 층간 접합수지(prepreg)를 사용할 경우에 인쇄회로기판의 높은 층간 밀착력 향상을 위한 회로 표면 처리방법 및 이로부터 제조된 인쇄회로기판을 제공하는 것이다.
본 발명의 또 다른 측면은 기존 블랙 옥사이드 공정 대비 흑화 막 두께를 감소시켜 수평 롤 처리 방식에 있어서 롤 자국을 최소화할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 바람직한 제1측면에 따르면,
회로용 금속 패턴을 갖는 베이스 기판; 및
상기 금속 패턴에 형성된 표면조도;
를 포함하며,
상기 표면조도가 앵커 구조의 제1표면조도와 상기 제1표면조도 상에 형성된 침상 구조의 흑화 막을 갖는 제2표면조도를 포함하는 인쇄회로기판이 제공된다.
상기 인쇄회로기판에서, 상기 제2표면조도는 상기 흑화 막의 표면이 환원되어 형성된 환원층을 더 포함할 수 있다.
바람직하게는, 상기 침상 구조의 흑화 막의 두께가 0.05 내지 1.0㎎/㎠일 수 있다.
상기 회로용 금속 패턴의 금속은 구리 또는 구리 합금을 포함할 수 있다.
본 발명의 바람직한 제2측면에 따르면,
회로용 금속 패턴을 갖는 베이스 기판; 및
상기 금속 패턴에 형성된 표면조도;
를 포함하며,
상기 표면조도가 앵커 구조의 제1표면조도와 상기 제1표면조도 상에 형성된 알갱이 구조의 흑화 막을 갖는 제2표면조도를 포함하는 인쇄회로기판이 제공된다.
바람직하게는, 상기 알갱이 구조의 흑화 막의 두께가 0.005 내지 0.4㎎/㎠일 수 있다.
본 발명의 바람직한 제3측면에 따르면,
회로용 금속 표면을 앵커 구조를 형성할 수 있는 에칭액으로 처리하여 상기 금속 표면에 앵커 구조의 제1표면조도를 형성하는 단계;
상기 제1표면조도가 형성된 금속 표면을 프리-딥 처리하여 활성화시키는 단계; 및
상기 활성화된 금속 표면을 흑화 처리하여 상기 앵커 구조의 제1표면조도 상에 침상 구조의 흑화 막을 갖는 제2표면조도를 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법이 제공된다.
상기 제조방법에서,
상기 제1표면조도를 형성하는 단계 이전에,
상기 회로용 금속 표면을 탈지 처리하는 단계를 더 포함할 수 있다.
또한, 일 실시형태에 따르면,
상기 제2표면조도를 형성하는 단계 이후에,
상기 흑화 처리된 금속 표면을 염기성 환원제로 포스트-딥 처리하여 환원층을 형성하는 단계를 더 포함할 수 있다.
또 다른 실시형태에 따르면,
상기 제2표면조도를 형성하는 단계 이후에,
상기 흑화 처리된 금속 표면을 산성 용해제로 포스트-딥 처리하여 상기 침상 구조의 흑화 막을 알갱이 구조의 흑화 막으로 변형시키는 단계를 더 포함할 수 있다.
상기 에칭액은 무기산, 유기산, 산화제 및 아졸류 화합물을 포함하는 앵커 구조 형성용 에칭제를 함유할 수 있다. 여기서, 상기 에칭액 중 상기 앵커 구조 형성용 에칭제의 함유량은 바람직하게는 0.5 내지 30중량%일 수 있다.
상기 프리-딥 처리는 바람직하게는 유기산, 무기산, 염기 및 산화제를 단독 또는 2종 이상 함유하는 프리-딥 처리액으로 처리하여 수행될 수 있다.
상기 흑화 처리는 바람직하게는 산화제 및 염기를 포함하는 흑화 반응액으로 처리하여 수행될 수 있다.
상기 염기성 환원제는 바람직하게는 DMAB(Dimethyl Amine Borane), MPB(Morpholine Borane), HCHO(Formalin), NaBH4(Sodium Borohydride), KBH4(Potassium Borohydride) 및 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 산성 용해제는 무기산, 유기산, 산화제, 과류산화합물, 아졸류 화합물, 킬레이트 화합물, 계면활성제 및 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
이상에서 설명한 바와 같이, 본 발명은 전자 기술이 급속도로 발전되면서 대두되고 있는 고밀도화, 고집적화, 초박판화, 고부가가치화에 적합한 제품을 생산하기 위해 적용되며, 이러한 요구에 부합하는 다층 인쇄회로기판의 제조방법을 제공할 수 있다.
또한, 본 발명을 고 Tg, 저 Dk, 저 Df, 할로겐 프리의 특성을 가진 레진을 층간 접착수지로 사용하는 제품 생산 공정에 적용하는 경우 종래기술로는 도저히 달성할 수 없는 높은 밀착력을 얻을 수 있는 효과가 있다.
나아가, 본 발명의 방법에 따르면, 종래의 흑화 공정의 수평 롤 방식 제조공정에서 롤 자국을 다량 발생시켰던 문제점을 해결할 수 있어 수평라인에도 적합한 인쇄회로기판을 제공할 수 있으며, 추가의 장비가 필요하지 않아 경제적인 면에서도 유리한 장점이 있다.
뿐만 아니라, 본 발명에 따른 방법은 현재 많이 사용되는 수직 공정 및 수평 공정에 모두 사용할 수 있으며, 일반적인 제품 및 고신뢰성 제품 등에 모두 적합한 범용적인 공정이다.
도 1은 종래기술의 산 타입(acid type)의 에칭을 이용하는 브라운 옥사이드 공정에 의해 표면 처리된 내층 회로 표면을 개략적으로 설명하기 위하여 나타낸 도면이다.
도 2는 종래기술의 블랙 옥사이드 공정의 염기성 환원 타입에 의해 표면 처리된 내층 회로 표면을 개략적으로 설명하기 위하여 나타낸 도면이다.
도 3은 종래기술의 블랙 옥사이드 공정의 산성 용해 타입에 의해 표면 처리된 내층 회로 표면을 개략적으로 설명하기 위하여 나타낸 도면이다.
도 4는 본 발명의 바람직한 제1실시형태에 따른 인쇄회로기판의 구조를 설명하기 위하여 도식화하여 나타낸 단면도이다.
도 5는 본 발명의 바람직한 제2실시형태에 따른 인쇄회로기판의 구조를 설명하기 위하여 도식화하여 나타낸 단면도이다.
도 6은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 순서도이다.
도 7 내지 도 10은 본 발명의 바람직한 제1실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
도 11은 본 발명의 바람직한 제2실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
인쇄회로기판
도 4는 본 발명의 바람직한 제1실시형태에 따른 인쇄회로기판의 구조를 설명하기 위하여 도식화하여 나타낸 단면도이고, 도 5는 본 발명의 바람직한 제2실시형태에 따른 인쇄회로기판의 구조를 설명하기 위하여 도식화하여 나타낸 단면도이다.
도 4를 참조하면, 본 발명의 제1실시형태에 따른 인쇄회로기판은 회로용 금속 패턴을 갖는 베이스 기판(101)과, 상기 금속 패턴에 형성된 표면조도를 포함하며, 상기 표면조도가 앵커 구조(Anchor structure; A)의 제1표면조도(102a)와 상기 제1표면조도(102a) 상에 형성된 침상 구조(B)의 흑화 막(104)을 갖는 제2표면조도를 포함한다.
상기 제1표면조도(102a)가 거시적인 앵커 구조로 형성됨으로써 층간 접착수지로 접착하는 경우에 보다 높은 밀착력을 제공할 수 있다. 상기 거시적이라는 의미는 에칭되는 영역의 폭 및 깊이가 수 ㎛ 수준까지 표면조도를 형성하는 것을 의미한다.
나아가, 상기 제1표면조도(102a) 상에 2차적으로 미시적인 침상 구조(B)의 흑화 막(104)으로 이루어진 제2표면조도가 형성됨으로써 층간 접착수지와의 밀착력을 증대시킬 수 있다.
한편, 상기 흑화 막(104)의 두께는 0.05 내지 1.0㎎/㎠의 범위가 바람직하고, 보다 바람직하게는 0.1 내지 0.6㎎/㎠의 범위로 조절하는 것이 바람직하다. 상기 흑화 막의 두께가 0.05㎎/㎠ 미만인 경우에는 2차적인 조도가 제대로 형성되지 않을 수 있고, 1.0㎎/㎠를 초과하여 너무 두꺼운 경우에는 수평 롤 방식 진행시 인쇄회로기판에 롤 자국이 발생할 수 있다.
여기서, 상기 제2표면조도는 상기 흑화 막(104)의 표면을 포스트-딥 단계에서 염기(alkali)를 포함하는 환원제로 처리하여 형성된 환원층(105)을 더 포함할 수 있다.
상기 환원층(105)은 예를 들어 흑화 조직 표면의 제2산화구리(CuO)층이 내산성이 비교적 우수한 금속 구리층으로 환원되어 형성된 것으로서, 산에 노출되었을 때 발생하는 핑크-링 현상을 방지할 수 있다.
도 5를 참조하면, 본 발명의 제2실시형태에 따른 인쇄회로기판은 회로용 금속 패턴을 갖는 베이스 기판(201)과, 상기 금속 패턴에 형성된 표면조도를 포함하며, 상기 표면조도가 앵커 구조(Anchor structure; A)의 제1표면조도(202a)와 상기 제1표면조도(202a) 상에 형성된 알갱이 구조(C)의 흑화 막(205)을 갖는 제2표면조도를 포함한다.
상기 제1표면조도(202a)가 거시적인 앵커 구조로 형성됨으로써 층간 접착수지로 접착하는 경우에 보다 높은 밀착력을 제공할 수 있다. 상기 거시적이라는 의미는 에칭되는 영역의 폭 및 깊이가 수 ㎛ 수준까지 표면조도를 형성하는 것을 의미한다.
나아가, 상기 제1표면조도(202a) 상에 2차적으로 형성된 알갱이 구조(C)의 흑화 막(205)으로 이루어진 제2표면조도가 형성됨으로써 층간 접착수지와의 밀착력을 증대시킬 수 있다.
여기서, 상기 제2표면조도는 흑화 처리 시 생성된 미시적인 침상 구조의 흑화 막 표면을 포스트-딥 단계에서 산성(acid) 용해제로 처리하였을 때 형성되는 알갱이 구조(C)의 흑화 막(205)이다.
한편, 상기 알갱이 구조(C)의 흑화 막(205)의 두께는 0.005 내지 0.4㎎/㎠의 범위가 바람직하고, 보다 바람직하게는 0.01 내지 0.3㎎/㎠의 범위로 조절하는 것이 바람직하다. 상기 흑화 막의 두께가 상기 범위를 벗어나는 경우에는 표면 불균일이 발생되어 알갱이 구조와 같은 2차적인 조도가 제대로 형성되지 않을 수 있고 내산성 약화로 핑크-링 불량을 발생시킬 수 있다.
상기 작은 알갱이 구조(C)의 흑화 막(205)은 예를 들어 흑화 조직 표면의 제2산화구리(CuO)를 용해 및 변형시킴으로써 내산성이 비교적 양호한 제1산화구리(Cu2O)로 형성된 것으로서, 산에 노출되었을 때 발생하는 핑크-링 현상을 방지할 수 있다.
한편, 상기 도면에서는 금속 패턴의 표면 상태를 부각시키기 위하여 각 표면조도의 크기를 확대하여 나타내었으나, 이러한 크기가 실제 구조적 비율에 대응되는 것은 아님을 당업자라면 충분히 인식할 수 있을 것이다.
또한, 상기 도면에서는 해당 실시예의 특징부를 제외한 인쇄회로기판의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업자라면 당업계에 공지된 통상의 인쇄회로기판 구조가 적용될 수 있음을 충분히 인식할 수 있을 것이다. 특히, 상기 베이스 기판(101, 201)은 절연층에 1층 이상의 회로가 형성된 통상의 다층 회로 기판이 적용될 수 있음은 물론이다.
상기 다층 회로 기판에는 4층 이하의 인쇄회로기판 뿐만 아니라 다층 인쇄회로기판, BGA(Ball Grid Array) 인쇄회로기판, 특수 용도 인쇄회로기판 등이 모두 포함될 수 있다.
특히, 본 발명의 인쇄회로기판은 다층 인쇄회로기판의 제조 시 추가 적층 공정에 대한 내산성 또는 내부식성을 가지므로 다층 인쇄회로기판의 제조 시 내층 기판으로서 적용되는 것이 더욱 바람직하나 이에 한정되는 것은 아니다. 또한, 접착수지 또는 다른 금속층과의 접착 공정 등이 요구되는 분야에 다양하게 적용될 수 있다.
상기 절연층은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 회로용 금속 패턴의 금속은 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 구리 또는 구리 합금을 사용하는 것이 전형적이다.
전술한 바와 같이, 본 발명의 인쇄회로기판은 거시적 앵커 구조의 제1표면조도와 미시적 침상 또는 알갱이 구조의 제2표면조도가 결합된 복합 형상의 표면조도를 가짐으로써 노멀 Tg, 미들 Tg, 고 Tg, 저 Dk, 저 Df, 할로겐 프리의 특성을 가진 다양한 층간 접합수지를 사용하는 인쇄회로기판 제조 공정에 적용되었을 때 높은 층간 밀착력을 제공하며, 특히, 유리전이온도가 높아 함침율이 낮은 저 유전율의 층간 접착수지인 BT 레진 사용 시에도 높은 밀착력을 제공할 수 있는 탁월한 효과가 있다.
또한, 복합 형상의 표면조도를 가짐으로써 흑화 막 두께를 기존 흑화 공정 대비 감소시킬 수 있으므로, 수평 방식에서 흑화 막의 두께가 두꺼울 경우 구동 롤에 의해 침상 형태의 흑화 막이 부서져 발생될 수 있는 롤 자국 문제점을 해결할 수 있다.
인쇄회로기판의 제조방법
본 발명자들은 인쇄회로기판의 제조 공정 중 내층 공정 단계에서 회로용 금속의 표면 처리 방법 중 금속 회로에 조도를 형성시켜 층간 접착력을 증대시키는 옥사이드 공정을 일부 변경하여 에칭 단계에서 표면 조도를 조직이 큰 거시적 구조(Macro structure)로 형성하고, 흑화 처리에 의해 거시적 구조의 조도 상에 미시적 구조(Micro structure)의 조도를 형성하고, 필요에 따라 추가적으로 염기성 환원제 또는 산성 용해제를 이용한 포스트-딥 처리 공정을 진행하여 우수한 내산성을 가지는 조직을 만들었다. 그 결과, 노멀 Tg, 미들 Tg, 고 Tg, 저 Dk, 저 Df, 할로겐 프리의 특성을 가진 다양한 층간 접합수지를 사용하는 인쇄회로기판 제조 공정에 적용되었을 때 높은 층간 밀착력을 나타내는 것을 확인하였으며, 특히 유리전이온도가 높아 함침율이 낮은 저 유전율의 층간 접착수지인 BT 레진 사용 시에도 높은 밀착력을 나타내는 것을 확인하고, 본 발명을 완성하기에 이르렀다.
본 발명에 따른 방법에서, 조직이 큰 거시적 구조로 조도를 형성하는 단계를 제1표면조도 형성단계라 하고, 상기 제1표면조도 형성 후에 미시적 구조의 조도가 추가적으로 형성되도록 하는 단계를 제2표면조도 형성단계라 한다.
본 발명에 따른 인쇄회로기판의 제조방법은 인쇄회로기판의 회로용 금속 표면을 앵커 구조를 형성할 수 있는 에칭액으로 처리하여 표면조도를 형성하는 제1표면조도 형성단계와 상기 금속 표면을 흑화 처리 전 활성화하는 제1표면조도 활성화 단계와, 상기 활성화 된 금속 표면을 흑화 처리하는 제2표면조도 형성단계를 포함한다.
본 발명에 따른 표면조도 형성은 상술한 바와 같이 2단계로 이루어지며 거시적 구조 및 미시적 구조의 조도를 결합하여 표면 조도를 형성함으로써 각각의 단계로만 진행하였을 때는 도저히 달성할 수 없는 노멀 Tg, 미들 Tg, 고 Tg, 저 Dk, 저 Df, 할로겐 프리의 특성을 가진 다양한 층간 접합수지에서 높은 층간 밀착력을 나타내는 효과를 확인하였으며, 특히 유리전이온도가 높아 함침율이 낮은 저 유전율의 층간 접착수지인 BT 레진 사용 시에도 높은 밀착력을 나타내는 탁월한 효과를 얻을 수 있다.
또한, 2단계로 표면조도를 형성하여 복합 형상의 표면조도를 가짐으로써 제2표면조도 형성단계인 흑화 공정에서 형성되는 흑화 막 두께를 기존 흑화 공정 대비하여 감소시킬 수 있으므로, 수평 방식에서 흑화 막의 두께가 두꺼울 경우 구동 롤에 의해 침상 형태의 흑화 막이 부서져 발생될 수 있는 롤 자국 문제점을 해결할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 6은 본 발명의 바람직한 실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 순서도이고, 도 7 내지 도 11은 본 발명의 바람직한 제1실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이며, 도 12는 본 발명의 바람직한 제2실시형태에 따른 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 단면도이다.
도 6을 참조하면, 상기 인쇄회로기판의 제조방법은 인쇄회로기판의 회로용 금속의 표면을 탈지하는 단계(S101)와, 상기 탈지된 회로용 금속 표면을 엥커 구조를 형성할 수 있는 에칭액으로 처리하는 제1표면조도 형성단계와(S102), 상기 금속 표면을 흑화 처리 전 활성화하는 제1표면조도 활성화 단계(S103)와, 상기 활성화 된 금속 표면을 흑화 처리하는 제2표면조도 형성단계(S104)와, 제2표면조도 형성 후 흑화 처리된 금속 표면을 염기성 환원제 또는 산성 용해제를 이용하여 포스트-딥 처리하는 단계(S105)를 포함한다.
이하, 도 7 내지 도 11을 참조하여 본 발명의 바람직한 제1실시형태에 따른 방법을 설명한다.
우선, 도 7을 참조하면, 탈지 처리를 수행하여 회로용 금속(102)을 갖는 베이스 기판(101)으로 이루어진 인쇄회로기판(100)의 회로용 금속(102) 표면의 산화물 및 오염물을 제거한다. 상기 회로용 금속 표면을 탈지 처리하는 탈지액은 산성 및 염기성 타입을 모두 사용하여 수행될 수 있다.
상기 산성 탈지액은 무기산, 유기산, 알콜류, 계면활성제 등을 포함할 수 있다.
상기 무기산은 황산, 질산, 인산, 염산, 불산, 붕산, 탄산 등과 같은 무기산류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 유기산은 글리세린산, 글루타르산, 시트릭산, 살리실산, 아디핀산, 아스코르빈산, 옥살산, 말레산, 말산, 말론산, 숙신산 벤조산, 글리콜산, 햅탄산, 타르타르산, 락트산, 젓산, 포름산, 프로피온산, 아크릴산, 아세트산, 부티르산, 발레르산, 2-메틸부티르산, n-헥산산, 3,3-디메틸 부티르산, 2-에틸부티르산, 4-메틸펜탄산, n-헵탄산, 2-메틸헥산산, n-옥탄산, 2-에틸헥산산, 피메린산, 프탈산 등과 같은 유기산류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 알콜류는 에탄올, 메탄올, 이소부틸알콜, 벤질알콜, 이소프로필알콜, 부탄올, 펜탄올, 헥산올, 헵탄올, 옥탄올, 이소부틸알콜, 프로판올, 디아세톤알콜, 이소프로필알콜, 폴리비닐알콜, 프로필알콜, 퍼퓨릴알콜, 디올, 3-클로로-1,2-프로판디올, 트리올, 3-클로로-1-프로판티올, 1-클로로-2-프로판올, 2-클로로-1-프로판올, 3-클로로-1-프로판올, 3-브로모-1,2-프로판디올, 1-브로모-2-프로판올, 3-브로모-1-프로판올, 3-요오도-1-프로판올, 4-클로로-1-부탄, n-부탄올, n-펜탄올, n-헥산올, 2-클로로에탄올 등과 같은 알콜류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 계면활성제는 양이온성, 양쪽이온성, 음이온성, 비이온성 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
한편, 상기 염기성 탈지액은 아민화합물, 염기성염류, 계면활성제 등을 포함 할 수 있다.
상기 아민화합물은 디에탄올아민, 트리에틸아민, 트리에탄올아민, 에틸아민, 메틸아민, 헥실아민, 이소부틸아민, tert-부틸아민, 트리부틸아민, 디프로필아민, 디메틸아민, 모노에탄올아민, 메틸디에탄올아민 등과 같은 아민류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 염기성염류는 수산화나트륨, 수산화칼륨, 규산나트륨, 탄산나트륨 등과 같은 염기성염류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 계면활성제는 양이온성, 양쪽이온성, 음이온성, 비이온성 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
한편, 상기 도면에서는 해당 실시예의 특징부를 제외한 인쇄회로기판의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업자라면 당업계에 공지된 모든 인쇄회로기판 구조라면 특별히 한정되지 않고 본 발명에 따른 방법이 적용될 수 있음을 충분히 인식할 수 있을 것이다. 특히, 상기 베이스 기판(101)은 절연층에 1층 이상의 회로가 형성된 통상의 다층 회로 기판이 적용될 수 있음은 물론이다.
본 발명의 방법이 적용 가능한 인쇄회로기판에는 회로가 형성된 기판으로서, 4층 이하의 인쇄회로기판 뿐만 아니라 다층 인쇄회로기판, BGA(Ball Grid Array) 인쇄회로기판, 특수 용도 인쇄회로기판 등이 모두 포함될 수 있다.
특히, 다층 인쇄회로기판의 제조 시 적층 공정에 대한 내산성 또는 내부식성을 가지므로 다층 인쇄회로기판의 제조에 적용되는 것이 더욱 바람직하나 이에 한정되는 것은 아니다. 또한, 접착수지 또는 다른 금속층과의 접착 공정 등이 요구되는 분야에 다양하게 적용될 수 있다.
상기 절연층은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 회로용 금속(102)은 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 구리 또는 구리 합금을 사용하는 것이 전형적이다.
다음, 도 8을 참조하면, 탈지 처리된 회로용 금속(102)의 표면을 앵커 구조를 형성할 수 있는 에칭액으로 처리하여 상기 금속(102)의 표면에 거시적 앵커 구조(A)의 제1표면조도(102a)를 형성한다.
상기 회로용 금속 표면에 앵커 구조를 형성할 수 있는 에칭액은 에칭제를 단독 또는 이들의 2종 이상 혼합한 에칭제 용액에 앵커 구조 형성용 에칭제를 혼합하여 사용될 수 있으며, 또한 탈이온수에 앵커 구조 형성용 에칭제를 혼합하여 사용될 수 있으며, 또한 앵커 구조 형성용 에칭제를 단독으로 사용하여 수행될 수 있다.
상기 에칭제의 종류에는 염화제2철 에칭타입, 염화제2동 에칭타입, 알카리 에칭타입, 과산화수소 및 황산 에칭타입, 개미산 및 염화제2동 에칭타입, 아세트산 및 염화제2동 에칭타입, 과황산나트륨 에칭타입, 과황산칼륨 에칭타입, 과황산암모늄 에칭타입, 일황산과산화칼륨 에칭타입, 과염소산 에칭타입, 과망간산 에칭타입, 과산화염류 에칭타입, 중크롬산염류 에칭타입 등을 포함 할 수 있다.
상기 앵커 구조 형성용 에칭제는 무기산, 유기산, 산화제, 아졸류 화합물 등을 포함할 수 있다.
상기 무기산은 황산, 질산, 인산, 염산, 불산, 붕산, 탄산 등과 같은 무기산류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 유기산은 글리세린산, 글루타르산, 시트릭산, 살리실산, 아디핀산, 아스코르빈산, 옥살산, 말레산, 말산, 말론산, 숙신산 벤조산, 글리콜산, 햅탄산, 타르타르산, 락트산, 젓산, 포름산, 프로피온산, 아크릴산, 아세트산, 부티르산, 발레르산, 2-메틸부티르산, n-헥산산, 3,3-디메틸 부티르산, 2-에틸부티르산, 4-메틸펜탄산, n-헵탄산, 2-메틸헥산산, n-옥탄산, 2-에틸헥산산, 피메린산, 프탈산 등과 같은 유기산류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 산화제는 과산화수소, 우레아 과산화수소, 과탄산염, 벤조일퍼옥사이드, 과아세트산, 디-t-부틸퍼옥사이드, 과황산염, 나트륨퍼옥사이드, 과요오드산, 과요오드산염, 과붕산, 과붕산염, 과망간산, 과망간산염, 요오드산, 요오드산염, 질산암모늄세륨, 질산제2철 등과 같은 산화제류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 아졸류 화합물은 이미다졸계, 티아졸계, 트리아졸계, 테트라졸계 화합물을 단독 또는 이들의 2종 이상을 혼합하여 사용할 수 있다.
상기 이미다졸계 화합물을 예를 들면 이미다졸, 2-에틸이미다졸, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 벤조이미다졸, 2-에틸벤조이미다졸, 2-메틸벤조이미다졸, 5-메틸벤지이미다졸,, 2-페닐벤조이미다졸, 2-메르캅토벤조이미다졸, 2-이소프로필이미다졸, 2-프로필이미다졸, 2-부틸이미다졸, 4-메틸이미다졸, 2,4-디메틸이미다졸, 2-아미노이미다졸, 메르캅토벤조이미다졸 2-브로모벤질벤지이미다졸, 2-클로로벤질벤지이미다졸, 2-브로모페닐벤지이미다졸, 2-클로로페닐벤지이미다졸, 2-브로모에틸페닐벤지이미다졸, 2-클로로에틸페닐벤지이미다졸, 2-언데실-4-메틸리이미다졸 등을 들 수 있으며, 이러한 군으로부터 선택되어 사용될 수 있다.
상기 티아졸계 화합물을 예를 들면 티아졸, 2-에틸티아졸, 2,4-디메틸티아졸, 4,5-디메틸티아졸, 2-아미노티아졸, 2-아미노-2-티아졸린, 2-아미노메틸티아졸, 2-아미노-4-메틸티아졸, 1,2-티아졸, 1,3-티아졸, 벤조티아졸, 1,2-벤조티아졸과 1,3-벤조티아졸, 2-아미노벤조티아졸, 2-메르캅토벤조티아졸, 2-이소프로필-4-메틸티아졸, 5-포밀-4-메틸티아졸, 5-아미노-3H-티아졸, 등을 들 수 있으며, 이러한 군으로부터 선택되어 사용될 수 있다.
상기 트리아졸계 화합물을 예를 들면 1,2,3-트리아졸, 1,2,4-트리아졸, 3-아미노-1,2,4-트리아졸, 5-페닐-1,2,4-트리아졸, 5-아미노-1,2,4-트리아졸, 벤조트리아졸, 벤조트리아졸 나트륨, 1-메틸-벤조트리아졸, 톨리트리아졸, 톨리트리아졸 나트륨, 4-아미노-1,2,4-트리아졸, 3-아미노-5-메틸트리아졸, 3-아미노-5-에틸트리아졸, 3,5-디아미노-1,2,4-트리아졸, 3-아미노-1,2,4-트리아졸-5-카르복시산, 5-아미노-1,2,3,4-티아트리아졸 등을 들 수 있으며, 이러한 군으로부터 선택되어 사용될 수 있다.
상기 테트라졸계 화합물을 예를 들면 1H-테트라졸, 5-아미노-1H-테트라졸, 5-메틸-1H-테트라졸, 5-페닐-1H-테트라졸, 5-메르캅토-1H-테트라졸, 1-페닐-5-메트캅토-1H-테트라졸, 1-메틸-5-아미노테트라졸, 1-에틸-5-아미노테트라졸, α-벤질-5-아미노테트라졸, β-벤질-5-아미노테트라졸, 1-(β-아미노에틸)테트라졸 등을 들 수 있으며, 이러한 군으로부터 선택되어 사용될 수 있다.
상술한 에칭액을 사용함으로써 거시적인 구조의 제1표면조도(102a)를 형성할 수 있게 된다.
다만, 상술한 예는 단지 예시를 위하여 나타낸 것일 뿐, 앵커 구조를 형성할 수 있는 것이라면 특별히 이에 한정되는 것은 아니다.
상기 제1표면조도(102a)는 앵커 구조(Anchor structure)를 가짐으로써 층간 접착수지로 접착하는 경우에 보다 높은 밀착력을 제공할 수 있다.
상기 거시적인 구조의 제1표면조도(102a)를 형성하는 경우, 거시적이라는 의미는 에칭되는 영역의 폭 및 깊이가 수 ㎛ 수준까지 표면조도를 형성하는 것을 의미한다.
상기 에칭액 중 앵커 구조 형성용 에칭제의 함량은 0.5 내지 30중량%인 것이 바람직하고, 보다 바람직하게는 1 내지 15중량%이다. 상기 함량이 0.5중량% 미만인 경우에는 금속 표면에 에칭이 잘 되지 않을 수 있다. 상기 함량이 30중량%를 초과하는 경우에는 과에칭으로 인하여 표면 조도 형성이 용이하지 않을 수 있다. 따라서, 상기 범위로 조절하는 것이 본 발명에 적합한 제1표면조도를 형성하는데 바람직하다.
다음, 유기산, 무기산, 염기, 산화제가 단독 또는 2종 이상 혼합된 유효 성분을 함유하는 프리-딥 처리액으로 처리하여 흑화 처리 전 금속 회로 표면을 활성화하는 프리-딥 처리를 한다.
상기 무기산은 황산, 질산, 인산, 염산, 불산, 붕산, 탄산 등과 같은 무기산류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 유기산은 글리세린산, 글루타르산, 시트릭산, 살리실산, 아디핀산, 아스코르빈산, 옥살산, 말레산, 말산, 말론산, 숙신산 벤조산, 글리콜산, 햅탄산, 타르타르산, 락트산, 젓산, 포름산, 프로피온산, 아크릴산, 아세트산, 부티르산, 발레르산, 2-메틸부티르산, n-헥산산, 3,3-디메틸 부티르산, 2-에틸부티르산, 4-메틸펜탄산, n-헵탄산, 2-메틸헥산산, n-옥탄산, 2-에틸헥산산, 피메린산, 프탈산 등과 같은 유기산류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 염기는 하이드록사이드 화합물로서 수산화나트륨, 수산화칼륨, 수산화바륨, 암모늄하이드록사이드, 테트라메틸암모늄하이드록사이드, 테트라에틸암모늄하이드록사이드 등과 같은 염기류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 산화제는 NaClO, NaClO2, NaClO3, KClO, KClO2, KClO3, 과산화수소, 우레아 과산화수소 등과 같은 산화제류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 프리-딥 처리액 중 유효 성분의 함량은 1 내지 50중량%인 것이 바람직하고, 보다 바람직하게는 5 내지 30중량%이다. 상기 함량이 1중량% 미만인 경우에는 회로용 금속 표면이 활성화되지 못하여 원활한 흑화가 진행되지 않을 수 있다. 상기 함량이 50중량%를 초과하여 너무 높은 경우에는 다음 단계인 흑화 처리 시에 급격한 흑화 조직 형성으로 인해 조직의 강도가 약해질 수도 있으며, 금속 표면이 과부식되어 불량이 발생될 수 있다.
다음, 도 9를 참조하면, 상기 프리-딥 처리로 활성화된 금속 표면을 흑화 처리하여 상기 앵커 구조(A)의 제1표면조도(102a) 상에 침상 구조(B)의 흑화 막(104)을 갖는 제2표면조도를 형성한다.
상기 흑화 처리는 산화제와 염기가 혼합되어 있는 흑화 반응액을 사용하여 60 내지 90℃의 온도에서 0.5 내지 30분간 진행하는 것이 바람직하다.
상기 산화제는 NaClO, NaClO2, NaClO3, KClO, KClO2, KClO3, 등과 같은 산화제류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 염기는 하이드록사이드 화합물로서 수산화나트륨, 수산화칼륨, 수산화바륨, 암모늄하이드록사이드, 테트라메틸암모늄하이드록사이드, 테트라에틸암모늄하이드록사이드 등과 같은 염기류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 산화제의 함량은 흑화 반응액 총 중량에 대하여 1 내지 80중량%인 것이 바람직하고 5 내지 60중량%인 것이 보다 바람직하다. 상기 함량이 1중량% 미만인 경우에는 검은색의 흑화 막이 잘 형성되지 않을 수 있다. 상기 함량이 80중량%를 초과하여 너무 높은 경우에는 급격한 흑화 조직 형성으로 인해 조직의 강도가 약해질 수 있다.
상기 염기의 함량은 흑화 반응액 총 중량에 대하여 1 내지 60중량%인 것이 바람직하고 5 내지 45중량%인 것이 보다 바람직하다. 상기 함량이 1중량% 미만인 경우에는 흑화 막이 잘 형성되지 않을 수 있다. 상기 함량이 60중량%를 초과하여 너무 높은 경우에는 예를 들어, 검은색의 제2산화구리(CuO) 보다는 붉은색의 제1산화구리(Cu2O) 층이 증가하여 기판 표면이 붉은 색으로 보여질 수 있으며 고알칼리성 약품으로 인해 이후 수세단계에서 완전히 제거하지 못할 경우 이후 포스트-딥 단계에서 문제점을 유발시킬 수 있다. 또한 급격한 흑화 조직 형성으로 인해 조직의 강도가 약해질 수 있다.
본 발명에 적용되는 흑화 처리는 산화제 및 염기의 농도, 온도 및 반응시간에 따라 두께를 조절할 수 있는데, 흑화 막의 두께는 0.05 내지 1.0㎎/㎠의 범위가 바람직하고, 보다 바람직하게는 0.1 내지 0.6㎎/㎠의 범위로 조절하는 것이 바람직하다. 상기 흑화 막의 두께가 0.05㎎/㎠ 미만인 경우에는 2차적인 조도가 제대로 형성되지 않을 수 있다. 1.0㎎/㎠를 초과하여 너무 두꺼운 경우에는 수평 롤 방식 진행시 인쇄회로기판에 롤 자국이 발생할 수 있다. 따라서, 상기 두께로 조절하는 경우 층간 접착수지와의 밀착력을 향상시킬 수 있을 뿐만 아니라 수평 롤 방식의 제조과정에서 롤 자국이 거의 발생하지 않는 장점이 있다.
다음, 도 10을 참조하면, 상기 흑화 처리된 금속 표면을 포스트-딥 단계에서 염기를 포함하는 염기성 환원제로 처리하여 환원 금속층(105)을 형성한다.
상기 환원 처리는 흑화 조직 표면의 금속층, 예를 들어, 제2산화구리(CuO)층을 내산성이 우수한 금속 구리층으로 환원시키는 단계로서 산에 노출되었을 때 발생하는 핑크-링 현상을 방지하기 위하여 다층 인쇄회로기판의 제조공정과 같이 후속 공정에서 내산성이 요구되는 경우에 진행하는 것이 바람직하다.
상기 염기성 환원제로는 DMAB(Dimethyl Amine Borane), MPB(Morpholine Borane), HCHO(Formalin), NaBH4(Sodium Borohydride), KBH4(Potassium Borohydride) 등과 같은 환원제류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있으나, 반드시 이에 한정되는 것은 아니다.
상기 염기는 수산화나트륨, 수산화칼륨, 수산화바륨, 암모늄하이드록사이드, 테트라메틸암모늄하이드록사이드, 테트라에틸암모늄하이드록사이드 등과 같은 염기류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
이하, 도 11을 참조하여 본 발명의 바람직한 제2실시형태에 따른 방법을 설명한다.
본 제2실시형태에 따른 방법에서 탈지, 제1표면조도 형성, 제1표면조도 활성화, 제2표면조도 형성 공정은 상술한 제1실시형태와 관련하여 도 7 내지 도 9에서 상술한 바와 같으므로 이와 관련한 상세한 설명은 생략하고, 도 11을 참조하여 제2실시형태에 따른 포스트-딥 공정에 대해서 설명하기로 한다.
도 11을 참조하면, 도 9에서 상술한 바에 따라 흑화 처리된 금속 표면을 포스트-딥 단계에서 산성 용해제로 처리하여 알갱이 구조(C)의 흑화 막(205)을 형성한다.
상기 알갱이 구조(C)의 흑화 막(205)의 두께는 0.005 내지 0.4㎎/㎠의 범위가 바람직하고, 보다 바람직하게는 0.01 내지 0.3㎎/㎠의 범위로 조절하는 것이 바람직하다. 상기 흑화 막의 두께가 상기 범위를 벗어나는 경우에는 표면 불균일이 발생되어 알갱이 구조와 같은 조도가 제대로 형성되지 않을 수 있고, 내산성 약화로 핑크-링 불량을 발생시킬 수 있다.
상기 작은 알갱이 구조(C)의 흑화 막(205)은 흑화 조직 표면의 금속층, 예를 들어, 제2산화구리(CuO)층을 내산성이 비교적 양호한 제1산화구리(Cu2O)층까지 용해 및 변형시켜 형성된 것으로서, 산에 노출되었을 때 발생하는 핑크-링 현상을 방지할 수 있다.
나아가, 상기 제1표면조도(102a) 상에 흑화 단계에서 침상 구조(B)의 흑화 막(104)을 갖는 제2표면조도가 형성되고, 포스트-딥 단계에서 산성 용해제로 처리하여 침상 구조(B)에서 변형된 알갱이 구조(C)의 흑화 막(205)으로 변형되어 형성됨으로써 층간 접착수지와의 밀착력을 증대시킬 수 있다.
상기 산성 용해제는 무기산, 유기산, 산화제, 과류산화합물, 아졸류 화합물, 킬레이트 화합물, 계면활성제 등을 단독 또는 이들의 혼합액을 함유할 수 있다.
상기 무기산은 황산, 질산, 인산, 염산, 불산, 붕산, 탄산 등과 같은 무기산류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 유기산은 글리세린산, 글루타르산, 시트릭산, 살리실산, 아디핀산, 아스코르빈산, 옥살산, 말레산, 말산, 말론산, 숙신산 벤조산, 글리콜산, 햅탄산, 타르타르산, 락트산, 젓산, 포름산, 프로피온산, 아크릴산, 아세트산, 부티르산, 발레르산, 2-메틸부티르산, n-헥산산, 3,3-디메틸 부티르산, 2-에틸부티르산, 4-메틸펜탄산, n-헵탄산, 2-메틸헥산산, n-옥탄산, 2-에틸헥산산, 피메린산, 프탈산 등과 같은 유기산류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 산화제는 과산화수소, 우레아 과산화수소, 과탄산염, 벤조일퍼옥사이드, 과아세트산, 디-t-부틸퍼옥사이드, 과황산염, 나트륨퍼옥사이드, 과요오드산, 과요오드산염, 과붕산, 과붕산염, 과망간산, 과망간산염, 요오드산, 요오드산염, 질산암모늄세륨(IV), 질산제2철 등과 같은 산화제류 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
상기 과류산화합물은 과황산나트륨, 과황산칼륨, 과황산암모늄, 일황산과산화칼륨 등에서 선택될 수 있다.
상기 아졸류 화합물은 이미다졸계, 티아졸계, 트리아졸계, 테트라졸계 화합물을 단독 또는 이들의 2종 이상의 혼합을 사용할 수 있다.
상기 킬레이트 화합물의 예를 들면 이미노디아세트산, 아세틸아세토네이트, 1,2-시클로헥산디아민-N,N,N',N'-테트라아세트산, 트리에틸아민, 트리에탄올아민, 에틸아민, 메틸아민, 이소부틸아민, tert-부틸아민, 트리부틸아민, 디프로필아민, 디메틸아민, 에틸렌다이아민테트라아세트산, 하이드록시에틸에틸렌디아민트리아세트산디글리콜아민, 모노에탄올아민, 메틸디에탄올아민, 아닐린, 로셀염, 쿼드롤, 유기 포스포네이트, 아미노카르복실산, 디에틸렌트리아민펜타아세트산, 니트릴로아세트산, 인산, 에틸렌디아민테트라메틸렌인산, 디에틸렌트리아민펜타메틸렌인산, 니트리로트리메틸렌인산, 폴리카르복실산, 를루코네이트, 사이트레이트, 폴리아크릴레이트, 폴리아스파테이트 등을 들 수 있으며, 이러한 군으로부터 선택되어 사용될 수 있다.
상기 계면활성제는 양이온성, 양쪽이온성, 음이온성, 비이온성 또는 이들의 혼합물로 이루어진 군으로부터 선택될 수 있다.
전술한 바와 같이, 본 발명에 따른 인쇄회로기판의 제조방법은 일반적인 제품에서부터 고 신뢰성을 요구하는 제품에 이르기까지 아주 폭넓게 적용할 수 있으므로 범용적인 제품 처리에 적합하다. 또한, 수평과 수직 방식에 모두 적용 가능하다.
특히, 노멀 Tg, 미들 Tg, 고 Tg, 저 Dk, 저 Df, 할로겐 프리의 특성을 가진 다양한 층간 접합수지에서 높은 층간 밀착력을 나타내는 효과를 확인하였으며, 예를 들어 유리전이온도가 높아 함침율이 낮은 저 유전율의 층간 접착수지인 BT 레진 사용 시에도 높은 밀착력을 나타내는 탁월한 효과를 얻을 수 있다.
또한, 2단계로 표면조도를 형성하여 복합 형상의 표면조도를 가짐으로써 제2표면조도 형성단계인 흑화 공정에서 형성되는 흑화 막 두께를 기존 흑화 공정 대비 감소시킬 수 있으므로, 수평 방식에서 흑화 막의 두께가 두꺼울 경우 구동 롤에 의해 침상 형태의 흑화 막이 부서져 발생될 수 있는 롤 자국 문제점을 해결할 수 있다.
이하, 하기 실시예 및 비교예를 통해 본 발명을 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.
[실시예 1]
도 6에 나타낸 순서에 따라, 인쇄회로기판의 회로용 금속의 표면 처리를 다음과 같이 수행하였다.
탈지 단계는 CCL(Copper Clad Laminate: 406mmㅧ510mm, 0.1mm두께) 및 동박(Copper foil: 300mm×400mm 35㎛ 두께) 시편을 MC100(KENSCO사 제품, 염기성 크리너) 20중량% 및 탈이온수 수용액에서 60℃, 1분간 처리한 후 수세하였다.
탈지 단계 후 에칭단계에서 시험 기판(CCL 및 동박)을 과황산나트륨 12중량%, 황산 5중량%, BF200A(KENSCO사 제품, 조도형성 에칭제) 15중량%를 함유하며 나머지는 탈이온수로 이루어진 에칭액에 상온에서 1분간 처리한 후 수세하였다.
에칭 단계 후 프리-딥 단계에서 BF300A(KENSCO사 제품, 금속표면활성화제) 30중량% 및 탈이온수 수용액에서 상온에서 1분간 처리하였다.
다음 단계인 흑화 단계에서는 BF400A(KENSCO사 제품, 산화제) 55중량% 및 BF400B(KENSCO사 제품, 염기) 25중량% 및 탈이온수로 혼합한 혼합액으로 80℃에서 1분간 처리하여 흑화 막을 형성하였다.
다음 단계인 포스트-딥 단계에서는 흑화 처리된 시편을 BF500A(KENSCO사 제품, 환원제) 20중량% 및 BF500B(KENSCO사 제품, 염기) 10중량% 및 탈이온수로 이루어진 환원제 액으로 45℃에서 1분간 처리하였다.
[실시예 2]
실시예 1의 흑화 공정에서 포스트-딥 반응액을 HR400A(KENSCO사 제품, 용해제) 40중량% 및 HR400B(KENSCO사 제품, 용해제) 10중량% 및 탈이온수로 혼합한 용해제를 사용하여 45℃에서 반응시간을 1분으로 처리한 것을 제외하고는 실시예 1과 동일하게 진행하였다.
본 실시예에 따라 제조된 시편의 흑화 막 두께는 평균 0.1 내지 0.6㎎/㎠이었다
[비교예 1]
실시예 1의 흑화 공정에서 에칭단계에서 과황산나트륨 12중량%, 황산 5중량%, 나머지는 탈이온수로 이루어진 에칭액에 상온에서 1분간 처리한 후 수세하고, 흑화 단계에서는 BF400A(KENSCO사 제품, 산화제) 55중량% 및 BF400B(KENSCO사 제품, 염기) 25중량% 및 탈이온수로 혼합한 혼합액으로 85℃에서 3분간 처리하여 흑화 막을 형성하는 것을 제외하고는 실시예 1과 동일하게 진행하였다.
[시험예]
신뢰성 측정에 있어서 흑화 막의 두께는 CCL 시편(406㎜×510㎜)을 일정한 크기로 사용하여 흑화 막 형성 전후의 무게 차이로 측정하였으며 동제거율(Etching rate)은 CCL 시편(100㎜×100㎜)을 일정한 크기로 잘라서 에칭 전후의 무게 차이를 이용 측정하였으며 본 실시예서는 0.8-1.2㎛로 고정하여 실시하였다. 또한 동박과 레진의 밀착력은 하기의 표 1의 평가항목 및 방법에 나타낸 것처럼 하지 판 위에 프리프레그(BT 레진, GHPL-830, Tg: 215℃), 처리된 동박(300mm×400mm, 35㎛ 두께) 시편 순으로 적층 후 처리시편을 일정한 크기(폭: 10㎜)로 하여 이외의 나머지 동박은 동에칭으로 제거한 다음 남아있는 동박을 인장 압축시험기를 이용하여 측정하였으며 롤 자국 측정은 제품 처리 후 생산업체의 수평 흑화 라인에서 작업을 진행하여 그 정도를 파악하였다.
평가 항목 평가 기준 비 고
동 밀착력
(peel strength)
0.4kgf/cm 이상 기준:
동박 35㎛
프리프레그 사이클 동일 적용

제작방법:
프레스 사이클 동일 적용
롤 자국 분석 기준:
0.1T, 12/12 자재
실시예 1, 2 및 비교예 1에 대한 밀착력, 롤 자국 등의 시험 결과를 하기의 표 2에 나타내었다.
구분 BT 레진 계면 밀착력(kgf/cm) 롤 자국(Roll Mark)
실시예 1 0.75 아주 적게 발생(아주양호)
실시예 2 0.68 적게 발생(양호)
비교예 1 0.15 다량 발생(미흡)
상기 표 2를 참조하면 비교예 1에 비해 실시예 1 및 2의 밀착력이 각각 0.75, 0.69 ㎏f/㎝로 현저히 높은 것을 확인할 수 있었으며, 이는 BT 레진에 거시적 앵커 조직이 1차적으로 함침이 되고, 미시적 흑화 침상 조직이 2차적으로 스며들었기 때문에 동 표면과 레진과의 밀착력을 증가시킨 것으로 판단된다.
롤 자국 발생 정도 또한 비교예 1에 비해 실시예 1 및 2에서 감소하는 것으로 나타났으며, 이는 복합 형상의 표면조도를 가짐으로써 흑화 막 두께를 기존 흑화 공정 대비 감소시킬 수 있으므로 구동 롤에 의한 눌림 현상이 줄어들기 때문으로 판단된다.
결론적으로 말하자면, 본 발명의 표면 처리방법에서 인쇄회로기판의 회로용 금속 표면을 앵커 구조를 형성할 수 있는 에칭액으로 처리하여 표면조도를 형성하는 제1표면조도 형성단계 및 제1표면조도 형성 후 흑화 처리 전 금속 회로 표면을 활성화하는 단계는 기존의 동 표면 처리와 비교해 볼 때 다른 형태의 거시적인 표면 조도인 앵커조직을 형성하며, 상기 형성된 거시적인 표면 조도 상에 흑화 공정에 의해 침상의 제2표면조도를 형성함으로써 고 Tg, 저 Dk, 저 Df, 할로겐 프리의 특성을 가진 다양한 층간 접합수지와의 밀착력이 현저히 향상되는 효과를 나타낸다.
또한, 복합 형상의 표면조도를 가짐으로써 흑화 막 두께를 기존 흑화 공정 대비하여 감소시킬 수 있으며, 흑화 막의 두께를 약 0.1 내지 0.6㎎/㎠으로 낮게 관리함으로써 롤 방식의 수평라인 적용 시 롤 자국을 충분히 줄일 수 있으며 또한 흑화 반응시간을 기존 대비 약 15 내지 20초 정도 줄일 수 있어 생산에 있어 아주 효과적이라 판단된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10, 20, 30 : 인쇄회로기판
11, 21, 31 : 절연층
12, 22, 32 : 구리 패턴
12a : 표면조도
22a, 32a : 표면처리된 구리 패턴
13 : 유기 막
23, 33 : 흑화 막
24 : 환원층
34 : 산화물층
100 : 인쇄회로기판
101, 201 : 베이스 기판
102, 202 : 회로용 금속
102a, 202a: 제1표면조도
104, 205 : 흑화 막
105 : 환원층

Claims (20)

  1. 회로용 금속 패턴을 갖는 베이스 기판; 및
    상기 금속 패턴에 형성된 표면조도;
    를 포함하며,
    상기 표면조도가 앵커 구조의 제1표면조도와 상기 제1표면조도 상에 형성된 침상 구조의 흑화 막을 갖는 제2표면조도를 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 제2표면조도는 상기 흑화 막의 표면이 환원되어 형성된 환원층을 더 포함하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 흑화 막의 두께가 0.05 내지 1.0㎎/㎠인 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 회로용 금속 패턴의 금속은 구리 또는 구리 합금을 포함하는 인쇄회로기판.
  5. 회로용 금속 패턴을 갖는 베이스 기판; 및
    상기 금속 패턴에 형성된 표면조도;
    를 포함하며,
    상기 표면조도가 앵커 구조의 제1표면조도와 상기 제1표면조도 상에 형성된 알갱이 구조의 흑화 막을 갖는 제2표면조도를 포함하는 인쇄회로기판.
  6. 청구항 5에 있어서,
    상기 흑화 막의 두께가 0.005 내지 0.4㎎/㎠인 인쇄회로기판.
  7. 청구항 5에 있어서,
    상기 회로용 금속 패턴의 금속은 구리 또는 구리 합금을 포함하는 인쇄회로기판.
  8. 회로용 금속 표면을 앵커 구조를 형성할 수 있는 에칭액으로 처리하여 상기 금속 표면에 앵커 구조의 제1표면조도를 형성하는 단계;
    상기 제1표면조도가 형성된 금속 표면을 프리-딥 처리하여 활성화시키는 단계; 및
    상기 활성화된 금속 표면을 흑화 처리하여 상기 앵커 구조의 제1표면조도 상에 침상 구조의 흑화 막을 갖는 제2표면조도를 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 제1표면조도를 형성하는 단계 이전에,
    상기 회로용 금속 표면을 탈지 처리하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  10. 청구항 8에 있어서,
    상기 제2표면조도를 형성하는 단계 이후에,
    상기 흑화 처리된 금속 표면을 염기성 환원제로 포스트-딥 처리하여 환원층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  11. 청구항 8에 있어서,
    상기 제2표면조도를 형성하는 단계 이후에,
    상기 흑화 처리된 금속 표면을 산성 용해제로 포스트-딥 처리하여 상기 침상 구조의 흑화 막을 알갱이 구조의 흑화 막으로 변형시키는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  12. 청구항 8에 있어서,
    상기 회로용 금속은 구리 또는 구리 합금을 포함하는 인쇄회로기판의 제조방법.
  13. 청구항 8에 있어서,
    상기 에칭액은 무기산, 유기산, 산화제 및 아졸류 화합물을 포함하는 앵커 구조 형성용 에칭제를 함유하는 인쇄회로기판의 제조방법.
  14. 청구항 13에 있어서,
    상기 에칭액 중 상기 앵커 구조 형성용 에칭제의 함유량은 0.5 내지 30중량%인 인쇄회로기판의 제조방법.
  15. 청구항 8에 있어서,
    상기 프리-딥 처리는 유기산, 무기산, 염기 및 산화제를 단독 또는 2종 이상 함유하는 프리-딥 처리액으로 처리하여 수행되는 인쇄회로기판의 제조방법.
  16. 청구항 8에 있어서,
    상기 흑화 처리는 산화제 및 염기를 포함하는 흑화 반응액으로 처리하여 수행되는 인쇄회로기판의 제조방법.
  17. 청구항 10에 있어서,
    상기 염기성 환원제는 DMAB(Dimethyl Amine Borane), MPB(Morpholine Borane), HCHO(Formalin), NaBH4(Sodium Borohydride), KBH4(Potassium Borohydride) 및 이들의 혼합물로 이루어진 군으로부터 선택되는 인쇄회로기판의 제조방법.
  18. 청구항 11에 있어서,
    상기 산성 용해제는 무기산, 유기산, 산화제, 과류산화합물, 아졸류 화합물, 킬레이트 화합물, 계면활성제 및 이들의 혼합물로 이루어진 군으로부터 선택되는 인쇄회로기판의 제조방법.
  19. 청구항 8에 있어서,
    상기 침상 구조의 흑화 막의 두께가 0.05 내지 1.0㎎/㎠인 인쇄회로기판의 제조방법.
  20. 청구항 11에 있어서,
    상기 알갱이 구조의 흑화 막의 두께가 0.005 내지 0.4㎎/㎠인 인쇄회로기판의 제조방법.
KR1020100138241A 2010-12-29 2010-12-29 인쇄회로기판 및 그 제조방법 KR101216864B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100138241A KR101216864B1 (ko) 2010-12-29 2010-12-29 인쇄회로기판 및 그 제조방법
CN201110266168.3A CN102548248B (zh) 2010-12-29 2011-09-08 一种印制电路板及其制作方法
TW100143282A TWI449487B (zh) 2010-12-29 2011-11-25 印刷電路板及製造該印刷電路板之方法
US13/308,439 US9161460B2 (en) 2010-12-29 2011-11-30 Printed circuit board and method for manufacturing the same
US14/849,122 US9526169B2 (en) 2010-12-29 2015-09-09 Printed circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100138241A KR101216864B1 (ko) 2010-12-29 2010-12-29 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120076198A true KR20120076198A (ko) 2012-07-09
KR101216864B1 KR101216864B1 (ko) 2012-12-28

Family

ID=46353866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100138241A KR101216864B1 (ko) 2010-12-29 2010-12-29 인쇄회로기판 및 그 제조방법

Country Status (4)

Country Link
US (2) US9161460B2 (ko)
KR (1) KR101216864B1 (ko)
CN (1) CN102548248B (ko)
TW (1) TWI449487B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432144B1 (ko) * 2013-01-16 2014-08-20 박범호 터치패널용 메탈메쉬의 금속 표면을 흑화 처리하기 위한 흡광층 조성물 및 흡광층 형성방법
US9573303B2 (en) 2015-01-30 2017-02-21 Hyndai Motor Company Manufacturing method for metal and plastic composite bodies
WO2018151578A1 (ko) * 2017-02-20 2018-08-23 (주)잉크테크 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9565793B2 (en) * 2012-10-31 2017-02-07 Industrial Technology Research Institute Environmental sensitive electronic device package
CN103425843B (zh) * 2013-08-21 2016-05-11 杭州华三通信技术有限公司 铜箔粗糙度损耗建模方法和板材电气参数提取方法及装置
KR101827765B1 (ko) * 2014-06-24 2018-02-09 오꾸노 케미칼 인더스트리즈 컴파니,리미티드 동계 금속 또는 은계 금속의 흑화 처리용 조성물
JP6352791B2 (ja) 2014-12-11 2018-07-04 Ckd株式会社 コイル用シート、コイル、及びコイルの製造方法
JP6247629B2 (ja) * 2014-12-11 2017-12-13 Ckd株式会社 コイル用シートの製造方法、及びコイルの製造方法
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
US9633924B1 (en) 2015-12-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法
CN110783727A (zh) 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种连接器及制作方法
CN110783728A (zh) 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
CN110904456B (zh) * 2019-12-28 2022-01-14 上海天承化学有限公司 一种铜蚀刻液及其制备方法和应用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003400B1 (ko) * 1983-12-29 1992-04-30 가부시기가이샤 히다찌세이사꾸쇼 금속과 수지와의 복합체 및 그 제조방법
US4867839A (en) * 1987-09-04 1989-09-19 Shinko Electric Industries Co., Ltd. Process for forming a circuit substrate
JPH0634448B2 (ja) * 1988-07-25 1994-05-02 株式会社日立製作所 多層プリント配線板及びその製造方法
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
JP3291486B2 (ja) * 1999-09-06 2002-06-10 三井金属鉱業株式会社 整面電解銅箔、その製造方法およびその用途
JP3752161B2 (ja) * 2001-06-13 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP2004140268A (ja) 2002-10-18 2004-05-13 Matsushita Electric Works Ltd 高周波用多層プリント配線板の製造方法
WO2005002303A1 (ja) * 2003-06-30 2005-01-06 Ibiden Co.,Ltd. プリント配線板
JP2006080424A (ja) * 2004-09-13 2006-03-23 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP2006152329A (ja) 2004-11-25 2006-06-15 Shin Kobe Electric Mach Co Ltd 銅層の表面処理法および当該処理をした銅層を含む積層板ならびに配線板
US8568867B2 (en) * 2006-06-26 2013-10-29 Sabic Innovative Plastics Ip B.V. Polyimide solvent cast films having a low coefficient of thermal expansion and method of manufacture thereof
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432144B1 (ko) * 2013-01-16 2014-08-20 박범호 터치패널용 메탈메쉬의 금속 표면을 흑화 처리하기 위한 흡광층 조성물 및 흡광층 형성방법
US9573303B2 (en) 2015-01-30 2017-02-21 Hyndai Motor Company Manufacturing method for metal and plastic composite bodies
WO2018151578A1 (ko) * 2017-02-20 2018-08-23 (주)잉크테크 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물
KR20180097143A (ko) * 2017-02-20 2018-08-30 주식회사 잉크테크 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물
US11453823B2 (en) 2017-02-20 2022-09-27 InkTee Co., Ltd. Method for manufacturing transfer film including seed layer, method for manufacturing circuit board by selectively etching seed layer, and etching solution composite

Also Published As

Publication number Publication date
TW201233284A (en) 2012-08-01
TWI449487B (zh) 2014-08-11
US20120168212A1 (en) 2012-07-05
US9161460B2 (en) 2015-10-13
CN102548248B (zh) 2016-01-20
US20150382461A1 (en) 2015-12-31
US9526169B2 (en) 2016-12-20
KR101216864B1 (ko) 2012-12-28
CN102548248A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101216864B1 (ko) 인쇄회로기판 및 그 제조방법
US6733886B2 (en) Laminate and method of manufacturing the same
US6752878B2 (en) Process for treating adhesion promoted metal surfaces
EP1668967B1 (en) Improved method for micro-roughening treatment of copper and mixed-metal circuitry
CN1451031A (zh) 糙化结合至基片的铜表面的方法
US6188027B1 (en) Protection of a plated through hole from chemical attack
JP2008088541A (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2008248269A (ja) 銅表面の処理方法およびこの方法を用いた配線基板
US20040099637A1 (en) Composition for producing metal surface topography
JP2011166028A (ja) Cof基板の製造方法
KR20200027284A (ko) Poled 디스플레이용 고집적 고굴곡성 연성인쇄회로기판의 제조방법
KR20180114745A (ko) 에칭액 첨가제 및 이를 이용한 에칭액
JP2008088543A (ja) 銅表面処理液セット、これを用いた銅の表面処理方法、銅、配線基板および半導体パッケージ
US20030178391A1 (en) Composition for producing metal surface topography
EP3567993B1 (en) A method for increasing adhesion strength between a surface of copper or copper alloy and an organic layer, and acidic aqueous non-etching protector solution
KR101494618B1 (ko) 인쇄회로기판용 화성처리 조성물 및 이를 이용한 화성처리 방법
KR20210075150A (ko) 에칭액 조성물 및 에칭 방법
JPWO2020080178A1 (ja) エッチング液組成物及びエッチング方法
KR101590081B1 (ko) 인쇄회로기판 내층의 표면처리 방법
TW202307270A (zh) 銅層與有機層之複合物及其製造方法
JP2009197304A (ja) 銅表面の処理方法および処理した銅並びに配線基板
KR20090092656A (ko) 인쇄회로기판용 코팅 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7