KR20120066672A - 접착제 조성물, 그것을 사용한 반도체 장치 및 그 제조 방법 - Google Patents

접착제 조성물, 그것을 사용한 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20120066672A
KR20120066672A KR1020127012338A KR20127012338A KR20120066672A KR 20120066672 A KR20120066672 A KR 20120066672A KR 1020127012338 A KR1020127012338 A KR 1020127012338A KR 20127012338 A KR20127012338 A KR 20127012338A KR 20120066672 A KR20120066672 A KR 20120066672A
Authority
KR
South Korea
Prior art keywords
adhesive composition
adhesive
preferable
resin
degreec
Prior art date
Application number
KR1020127012338A
Other languages
English (en)
Inventor
가즈유키 미츠쿠라
다카시 가와모리
다카시 마스코
시게키 가토기
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20120066672A publication Critical patent/KR20120066672A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J4/00—Adhesives based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; adhesives, based on monomers of macromolecular compounds of groups C09J183/00 - C09J183/16
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J4/00—Adhesives based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; adhesives, based on monomers of macromolecular compounds of groups C09J183/00 - C09J183/16
    • C09J4/06—Organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond in combination with a macromolecular compound other than an unsaturated polymer of groups C09J159/00 - C09J187/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

방사선 중합성 화합물과, 광 개시제와, 열경화성 수지를 함유하고, 반도체 칩을 접착하기 위해 사용되는 접착제 조성물. 접착제층을 형성하고 있는 접착제 조성물을 광 조사에 의해 B 스테이지화했을 때, 접착제층 표면의 태크력이, 30℃에서 200gf/cm2 이하이고, 120℃에서 200gf/cm2 이상이다.

Description

접착제 조성물, 그것을 사용한 반도체 장치 및 그 제조 방법{ADHESIVE COMPOSITION, SEMICONDUCTOR DEVICE MAKING USE THEREOF, AND PRODUCTION METHOD THEREOF}
본 발명은, 접착제 조성물, 그것을 사용한 반도체 장치 및 그 제조 방법에 관한 것이다.
다단으로 적층된 복수 개의 칩을 갖는 스택 패키지형의 반도체 장치가 메모리 등의 용도에 사용되고 있다. 반도체 장치의 제조시, 반도체 소자끼리 혹은 반도체 소자와 반도체 소자 탑재용 지지 부재를 접착하기 위해 필름상 접착제가 적용되고 있다. 최근, 전자 부품의 소형화, 낮은 프로파일화에 수반하여, 이 반도체용 필름상 접착제를 더욱 박막화할 것이 요구되어지게 되었다. 그러나, 반도체 소자 혹은 반도체 소자 탑재용 지지 부재 상에 배선 등에 기인하는 요철이 존재하는 경우, 특히 10㎛ 두께 이하 정도로까지 박막화된 필름상 접착제를 사용하면, 접착제를 피착체에 부착할 때에 공극이 발생하여 신뢰성의 저하를 초래하는 경향이 있었다. 또한, 10㎛ 두께 이하의 필름상 접착제를 제조하는 것 자체가 곤란하며, 박막화한 필름은 웨이퍼에 대한 부착성이나 열압착성이 저하하기 때문에, 이것을 사용한 반도체 장치의 제작이 곤란했다.
이들 과제를 해결하기 위해서, 예를 들어 특허문헌 1과 같이, 용제를 함유하는 접착제 조성물(수지 페이스트)을 피착체에 도포하고, 도포된 수지 페이스트를 가열 건조에 의해 B 스테이지화하는 방법이 검토되고 있다.
일본 특허 출원 공개 제2007-110099호 공보
그러나, 용제를 함유하는 수지 페이스트를 사용하는 경우, 용제를 휘발시켜서 B 스테이지화하기 위해 장시간을 필요로 하거나, 용제에 의해 반도체 웨이퍼가 오염된다는 문제가 있다. 또한, 용제를 휘발시키는 건조를 위한 가열에 기인하여, 박리 가능한 점착 테이프 부착 웨이퍼에 수지 페이스트를 도포했을 경우에 점착 테이프가 용이하게 박리되지 않게 되거나, 웨이퍼의 휨이 발생하는 등의 문제가 있었다. 저온에서 건조하면 가열에 의한 문제는 어느 정도 억제될 수 있지만, 그 경우에는 잔존 용제가 많아지기 때문에, 가열 경화시에 보이드 및/또는 박리가 발생하여 신뢰성이 저하하는 경향이 있었다. 건조 온도의 저하를 목적으로 저비점 용제를 사용하면, 사용 중에 점도가 크게 변화되는 경향이 있다. 또한, 건조시에 접착제 표면의 용제의 휘발이 진행되는 것에 기인해서 접착제층 내부에 용제가 잔존하기 때문에, 신뢰성이 저하하는 경향도 있었다.
본 발명은, 상기와 같은 사정을 감안해서 이루어진 것이며, 그 주된 목적으로 하는 것은, 반도체 장치의 높은 신뢰성을 유지하면서, 반도체 칩과 지지 부재 그리고 다른 반도체 칩을 접착하는 접착제의 층을 더욱 얇게 하는 것을 가능하게 하는 접착제 조성물을 제공하는 것에 있다.
본 발명은, 방사선 중합성 화합물과, 광 개시제와, 열경화성 수지를 함유하고, 반도체 칩을 접착하기 위해서 사용되는 접착제 조성물에 관한 것이다. 접착제층을 형성하고 있는 당해 접착제 조성물을 광 조사에 의해 B 스테이지화했을 때, 당해 접착제층 표면의 태크(tack)력이, 30℃에서 200gf/cm2 이하이고, 120℃에서 200gf/cm2 이상이다.
본 발명의 접착제 조성물은, 상기 구성을 구비함으로써, 반도체 장치의 높은 신뢰성을 유지하면서, 반도체 칩과 지지 부재 그리고 다른 반도체 칩을 접착하는 접착제의 층을 더욱 얇게 하는 것을 가능하게 한다. 특히, 당해 접착제층 표면의 태크력이 30℃에서 200gf/cm2 이하인 것으로 인해, B 스테이지화된 후의 취급성이 우수할 뿐 아니라, 다이싱시에 접착제와 피착체의 계면에 물이 침입해서 칩 비산이 발생하거나, 다이싱 후의 다이싱 시트와의 박리성이 저하하여 픽업성이 저하하는 등의 문제의 발생이 방지된다. 또한, 120℃에서의 태크력이 200gf/cm2 이상인 것으로 인해, 양호한 열압착성이 얻어져, 열압착시에 보이드가 발생하거나, 열압착 온도가 고온화하는 등의 문제를 회피하여, 반도체 장치의 높은 신뢰성을 유지할 수 있다.
광 조사에 의해 B 스테이지화된 접착제 조성물의 5% 중량 감소 온도는, 150℃ 이상인 것이 바람직하다.
광 조사에 의해 B 스테이지화되기 전의 접착제 조성물의 25℃에서의 점도는, 10 내지 30000mPa?s인 것이 바람직하다.
당해 접착제 조성물에 의해 반도체 칩을 피착체에 접착했을 때, 반도체 칩과 피착체의 전단 접착 강도가 260℃에서 0.2MPa 이상인 것이 바람직하다.
광 조사에 의해 B 스테이지화된 후, 이어서 가열에 의해 경화된 접착제 조성물의 5% 중량 감소 온도는 260℃ 이상인 것이 바람직하다.
방사선 중합성 화합물은, 단관능 (메트)아크릴레이트를 포함하는 것이 바람직하다. 이 단관능 (메트)아크릴레이트는, 이미드기를 갖는 (메트)아크릴레이트를 포함하는 것이 바람직하다.
접착제 조성물은, 이미드기를 갖는 화합물을 함유하는 것이 바람직하다. 이미드기를 갖는 화합물은, 폴리이미드 수지와 같은 열가소성 수지, 또는 이미드기를 갖는 (메트)아크릴레이트 등의 저분자 화합물일 수 있다.
다른 측면에서, 본 발명은, 반도체 장치의 제조 방법에 관한 것이다. 본 발명에 관한 제조 방법은, 반도체 웨이퍼의 이면에 상기 본 발명에 관한 접착제 조성물을 도포하는 공정과, 도포된 접착제 조성물을 광 조사에 의해 B 스테이지화하는 공정과, 반도체 웨이퍼를, B 스테이지화된 접착제 조성물과 함께 절단해서 복수의 반도체 칩으로 잘라내는 공정과, 반도체 칩과 지지 부재 또는 다른 반도체 칩을, 그것들 사이에 접착제 조성물을 끼워서 압착함으로써 접착하는 공정을 구비한다.
본 발명은 또한, 상기 본 발명에 관한 제조 방법에 의해 얻을 수 있는 반도체 장치에 관한 것이다. 본 발명에 관한 반도체 장치는, 반도체 칩과 지지 부재 그리고 다른 반도체 칩을 접착하는 접착제의 층이 얇을 때에도, 충분히 높은 신뢰성을 갖는다.
본 발명에 따르면, 반도체 칩과 지지 부재 그리고 다른 반도체 칩을 접착하는 접착제의 층을 얇게 했을 때에도, 신뢰성이 높은 반도체 장치의 제조가 가능하다.
도 1은 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 2는 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 3은 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 4는 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 5는 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 6은 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 7은 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 8은 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 9는 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 10은 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 11은 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
도 12는 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다.
이하, 필요에 따라서 도면을 참조하면서, 본 발명을 실시하기 위한 형태에 대해 상세하게 설명한다. 단, 본 발명은 이하의 실시 형태에 한정되는 것이 아니다. 도면에서, 동일 또는 상당하는 요소에는 동일한 부호가 붙여진다. 중복하는 설명은 적절하게 생략된다. 상하 좌우 등의 위치 관계는, 특별히 언급하지 않는 한, 도면에 도시하는 위치 관계에 기초하는 것이다. 치수 비율은 도시한 비율에 한정되는 것이 아니다.
도 1 내지 12는, 반도체 장치의 제조 방법의 일 실시 형태를 도시하는 모식도다. 본 실시 형태에 관한 제조 방법은, 주로 이하의 공정으로 구성된다.
공정 1(도 1): 반도체 웨이퍼(1) 내에 형성된 반도체 칩(반도체 소자)(2)의 회로면(S1) 상에 박리 가능한 점착 테이프(백그라인드 테이프)(4)를 적층한다.
공정 2(도 2): 반도체 웨이퍼(1)를 회로면(S1)과는 반대측의 면(이면)(S2)에서부터 연마해서 반도체 웨이퍼(1)를 얇게 한다.
공정 3(도 3): 반도체 웨이퍼(1)의 이면(S2)에 접착제 조성물(5)을 도포한다.
공정 4(도 4): 도포된 접착제 조성물인 접착제층(5)측에서부터 노광을 행하여, 접착제 조성물을 B 스테이지화한다.
공정 5(도 5): 접착제층(5) 상에 박리 가능한 점착 테이프(다이싱 테이프)(6)를 적층한다.
공정 6(도 6): 백그라인드 테이프(4)를 박리한다.
공정 7(도 7): 반도체 웨이퍼(1)를 다이싱에 의해 복수의 반도체 칩(2)으로 잘라낸다.
공정 8(도 8, 9, 10): 반도체 칩(2)을 픽업해서 반도체 소자 탑재용의 지지 부재(7) 또는 다른 반도체 칩(2)에 압착(마운트)한다.
공정 9(도 11): 마운트된 반도체 칩을, 와이어(16)를 통해 지지 부재(7) 상의 외부 접속 단자와 접속한다.
공정 10(도 12): 복수의 반도체 칩(2)을 포함하는 적층체를 밀봉재(17)에 의해 밀봉하여, 반도체 장치(100)를 얻는다.
공정 1(도 1)
반도체 웨이퍼(1)의 회로면(S1)측에 백그라인드 테이프(4)를 적층한다. 백그라인드 테이프의 적층은, 미리 필름상으로 성형된 점착 테이프를 라미네이트하는 방법에 의해 행할 수 있다.
공정 2(도 2)
반도체 웨이퍼(1)의 백그라인드 테이프(4)와는 반대측의 면(이면(S2))을 연마하여, 반도체 웨이퍼(1)를 소정의 두께까지 얇게 한다. 연마는, 백그라인드 테이프(4)에 의해 반도체 웨이퍼(1)를 연마용의 지그에 고정한 상태에서, 그라인드 장치(8)를 사용하여 행한다.
공정 3(도 3)
연마 후, 반도체 웨이퍼(1)의 이면(S2)에 접착제 조성물(5)을 도포한다. 도포는, 박스(20) 내에서, 백그라인드 테이프(4)가 부착된 반도체 웨이퍼(1)를 지그(21)에 고정한 상태에서 행할 수 있다. 도포 방법은, 인쇄법, 스핀 코트법, 스프레이 코트법, 갭 코트법, 제트 디스펜스법, 원 코트법 및 잉크젯법 등에서 선택된다. 이들 중에서도, 박막화 및 막 두께 균일성의 관점에서, 스핀 코트법이나 스프레이 코트법이 바람직하다. 스핀 코트 장치가 갖는 흡착대에는 구멍이 형성되어 있어도 좋고, 흡착대가 메쉬상이어도 좋다. 흡착 자국이 남기 어려운 점에서, 흡착대는 메쉬상인 것이 바람직하다. 스핀 코트법에 의한 도포는, 웨이퍼의 굴곡 및 엣지부의 상승을 방지하기 위해서, 500 내지 5000rpm의 회전수로 행하는 것이 바람직하다. 마찬가지의 관점에서, 회전수는 1000 내지 4000rpm이 더욱 바람직하다. 접착제 조성물의 점도를 조정할 목적으로 스핀 코트대에 온도 조절기를 구비할 수도 있다.
접착제 조성물을 시린지 내에 보존할 수 있다. 이 경우, 스핀 코트 장치의 시린지 세트 부분에 온도 조절기가 구비되어 있어도 된다.
반도체 웨이퍼에 접착제 조성물을 예를 들어 스핀 코트법에 의해 도포할 때, 반도체 웨이퍼의 엣지 부분에 불필요한 접착제 조성물이 부착되는 경우가 있다. 이러한 불필요한 접착제를 스핀 코트 후에 용제 등으로 세정해서 제거할 수 있다. 세정 방법은 특별히 한정되지 않지만, 반도체 웨이퍼를 스핀시키면서, 불필요한 접착제가 부착된 부분에 노즐로부터 용제를 토출시키는 방법이 바람직하다. 세정에 사용하는 용제는 접착제를 용해시키는 것이면 좋고, 예를 들어, 메틸에틸케톤, 아세톤, 이소프로필알코올 및 메탄올에서 선택되는 저비점 용제가 사용된다.
도포되는 접착제 조성물의 25℃에서의 점도는, 도포 장치로부터의 토출성이나 박막 형성성의 관점에서, 바람직하게는 10 내지 30000mPa?s, 보다 바람직하게는 30 내지 10000mPa?s, 더욱 바람직하게는 50 내지 5000mPa?s, 더한층 바람직하게는 100 내지 3000mPa?s, 가장 바람직하게는 200 내지 1000mPa?s다. 상기 점도가 10mPa?s 이하이면 접착제 조성물의 보존 안정성이 저하하거나, 도포된 접착제 조성물에 핀홀이 발생하기 쉬워지는 경향이 있다. 또한, 노광에 의한 B 스테이지화가 곤란해지는 경향이 있다. 점도가 30000mPa?s 이상이면 도포시에 박막화가 곤란하거나 토출이 곤란해지는 경향이 있다. 여기서의 점도는, 25℃에서 E형 점토계를 사용하여 측정되는 값이다.
공정 4(도 4)
도포된 접착제 조성물인 접착제층(5)측으로부터, 노광 장치(9)에 의해 활성 광선(전형적으로는 자외선)을 조사하여, 접착제 조성물을 B 스테이지화한다. 이에 의해 접착제층(5)이 반도체 웨이퍼(1)에 고정되는 동시에, 접착제층(5) 표면의 태크를 저감할 수 있다. 이 단계에서, 본 실시 형태에 관한 접착제층 부착 반도체 웨이퍼가 얻어진다. 노광은, 진공하, 질소하, 공기하 등의 분위기하에서 행할 수 있다. 산소 저해를 저감하기 위해서, 이형 처리된 PET 필름이나 폴리프로필렌 필름, 폴리에틸렌 필름 등의 기재를 접착제층(5) 상에 적층한 상태에서 노광할 수도 있다. 패터닝된 마스크를 통해 노광을 행할 수도 있다. 패터닝된 마스크를 사용함으로써, 열압착시의 유동성이 서로 다른 접착제층을 형성시킬 수 있다. 노광량은, 태크 저감 및 택트 타임의 관점에서, 50 내지 2000mJ/cm2가 바람직하다.
노광 후의 접착제층(5)의 막 두께는 바람직하게는 30㎛ 이하, 보다 바람직하게는 20㎛ 이하, 더욱 바람직하게는 10㎛ 이하, 더한층 바람직하게는 5㎛ 이하다. 열압착성이나 접착성의 관점에서, 막 두께는 1㎛ 이상인 것이 바람직하다. 노광 후의 접착제층(5)의 막 두께는, 예를 들어 이하의 방법에 의해 측정할 수 있다. 우선, 접착제 조성물을 실리콘 웨이퍼 상에 스핀 코트(2000rpm/10s, 4000rpm/20s)에 의해 도포한다. 얻어진 도막에, 이형 처리한 PET 필름을 라미네이트하고, 고정 밀도 평행 노광기(오크제작소제, "EXM-1172-B-∞"(상품명))에 의해 1000mJ/cm2로 노광을 행한다. 그 후, 표면 거칠기 측정기(고사카연구소제)를 사용해서 접착제층의 두께를 측정한다.
노광 후의 접착제층 표면의 30℃에서의 태크력(표면 태크력)은, 200gf/cm2 이하인 것이 바람직하다. 이에 의해, 노광 후의 취급성, 다이싱의 용이성, 픽업성의 면에서 충분히 우수한 것이 된다. 태크력이 200gf/cm2 이하일 때, 접착제 조성물이 B 스테이지화된 것으로 판단할 수 있다. 취급성이나 픽업성의 관점에서, 노광 후의 접착제층 표면의 30℃에서의 태크력은, 150gf/cm2 이하인 것이 보다 바람직하다.
노광 후의 접착제층 표면의 태크력은 이하와 같이 측정된다. 우선, 접착제 조성물을 실리콘 웨이퍼 상에 스핀 코트(2000rpm/10s, 4000rpm/20s)에 의해 도포하고, 도포된 접착제층에, 데이진 듀퐁제 표면 경 박리제 처리 PET(A-31)을 핸드 롤러를 사용해서 실온에서 라미네이트한다. 그 후, 고정밀도 평행 노광기(오크제작소제, "EXM-1172-B-∞"(상품명))를 사용해서 1000mJ/cm2로 PET측에서 노광을 행한다. 그 후, 소정의 온도(예를 들어 30℃)에서의 접착제층 표면의 태크력을 레스카사제의 프로브 태킹 시험기를 사용하여, 프로브 직경:5.1mm, 박리 속도:10mm/s, 접촉 하중:100gf/cm2, 접촉 시간:1s의 조건에서 측정한다.
30℃에서의 상기 태크력이 200gf/cm2를 초과하면, 접착제층의 실온에서의 표면의 점착성이 지나치게 높아져서, 취급성이 저하하는 경향에 있을 뿐 아니라, 다이싱시에 접착제층과 피착체의 계면에 물이 침입해서 칩 비산이 발생하거나, 다이싱 후의 다이싱 시트와의 박리성이 저하해서 픽업성이 저하한다는 문제가 발생하기 쉬워지는 경향에 있다.
노광 후의 접착제층 표면의 120℃에서의 태크력은, 200gf/cm2 이상인 것이 바람직하다. 이 태크력이 200gf/cm2 미만이면, 열압착성이 손상되어, 열압착시에 보이드가 발생하거나 열압착 온도가 고온화하는 등의 경향이 있다. 저온 압착성의 관점에서, 노광 후의 접착제층 표면의 120℃에서의 태크력은, 300gf/cm2 이상인 것이 보다 바람직하다.
광 조사에 의해 B 스테이지화된 접착제 조성물의 5% 중량 감소 온도는, 바람직하게는 120℃ 이상, 보다 바람직하게는 150℃ 이상, 더욱 바람직하게는 180℃ 이상, 더한층 바람직하게는 200℃ 이상이다. 이 5% 중량 감소 온도를 높이기 위해서, 접착제 조성물이 용제를 실질적으로 함유하지 않는 것이 바람직하다. 5% 중량 감소 온도가 낮으면, 피착체 압착 후의 열경화시 혹은 리플로우 등의 열 이력시에 피착체가 박리하기 쉬워지는 경향이 있기 때문에, 열압착 전에 가열 건조가 필요하다.
5% 중량 감소 온도는 이하와 같이 측정된다. 접착제 조성물을 실리콘 웨이퍼 상에 스핀 코트(2000rpm/10s, 4000rpm/20s)에 의해 도포하고, 얻어진 도막에, 이형 처리한 PET 필름을 라미네이트하여, 고정밀도 평행 노광기(오크제작소제, "EXM-1172-B-∞"(상품명))에 의해 1000mJ/cm2로 노광을 행한다. 그 후, B 스테이지화한 접착제 조성물에 대해서, 시차열 열중량 동시 측정 장치(SII?나노테크놀로지사제, 상품명 "TG/DTA6300")를 사용하여, 승온 속도 10℃/min, 질소 플로우(400ml/분)의 조건하에서 5% 중량 감소 온도를 측정한다.
공정 5(도 5)
노광 후, 접착제층(5)에 다이싱 테이프 등의 박리 가능한 점착 테이프(6)를 부착한다. 점착 테이프(6)는, 미리 필름상으로 성형된 점착 테이프를 라미네이트하는 방법에 의해 부착할 수 있다.
공정 6(도 6)
계속해서, 반도체 웨이퍼(1)의 회로면에 부착된 백그라인드 테이프(4)를 박리한다. 예를 들어, 활성 광선(전형적으로는 자외선)을 조사함으로써 점착성이 저하하는 점착 테이프를 사용하여, 백그라인드 테이프(4)측에서부터 노광한 후, 이것을 박리할 수 있다.
공정 7(도 7)
다이싱 라인(D)을 따라 반도체 웨이퍼(1)를 접착제층(5)과 함께 절단한다. 이 다이싱에 의해, 반도체 웨이퍼(1)가, 각각의 이면에 접착제층(5)이 설치된 복수의 반도체 칩(2)으로 잘라내어진다. 다이싱은, 점착 테이프(다이싱 테이프)(6)에 의해 전체를 프레임(웨이퍼링)(10)에 고정한 상태에서 다이싱 블레이드(11)를 사용하여 행해진다.
공정 8(도 8, 9, 10)
다이싱 후, 잘라내어진 반도체 칩(2)을, 다이본드 장치(12)에 의해 접착제층(5)과 함께 픽업하고, 반도체 장치용의 지지 부재(반도체 소자 탑재용 지지 부재)(7) 또는 다른 반도체 칩(2)에 압착(마운트)한다. 압착은 가열하면서 행하는 것이 바람직하다.
압착에 의해, 반도체 칩이 지지 부재 또는 다른 반도체 칩에 접착된다. 반도체 칩과 지지 부재 또는 다른 반도체 칩과의 260℃에서의 전단 접착 강도는, 0.2MPa 이상인 것이 바람직하고, 0.5MPa 이상인 것이 보다 바람직하다. 전단 접착 강도가 0.2MPa 미만이면, 리플로우 공정 등의 열 이력에 의해 박리가 발생하기 쉬워지는 경향이 있다.
여기서의 전단 접착 강도는, 전단 접착력 시험기 "Dage-4000"(상품명)을 사용해서 측정할 수 있다. 보다 구체적으로는, 예를 들어 이하와 같은 방법으로 측정된다. 우선, 반도체 웨이퍼에 도포된 접착제 조성물인 접착제층 전체면을 노광한 후, 3×3mm각(角)의 반도체 칩을 잘라낸다. 잘라내진 접착제층 부착의 반도체 칩을, 미리 준비한 5×5mm각의 반도체 칩에 싣고, 100gf로 가압하면서 120℃에서 2초간 압착한다. 그 후, 120℃ 1시간, 계속해서 180℃ 3시간 오븐에서 가열하여, 반도체 칩끼리가 접착된 샘플을 얻는다. 얻어진 샘플에 대해서, 전단 접착력 시험기 "Dage-4000"(상품명)을 사용하여 260℃에서의 전단 접착력을 측정한다.
공정 9(도 11)
공정 8 후에, 각각의 반도체 칩(2)은 그 본딩 패드에 접속된 와이어(16)를 통해 지지 부재(7) 상의 외부 접속 단자와 접속된다.
공정 10(도 12)
반도체 칩(2)을 포함하는 적층체를 밀봉재(17)에 의해 밀봉함으로써, 반도체 장치(100)가 얻어진다.
이상과 같은 공정을 거쳐, 반도체 소자끼리 및/또는 반도체 소자와 반도체 소자 탑재용 지지 부재가 접착된 구조를 갖는 반도체 장치를 제조할 수 있다. 반도체 장치의 구성 및 제조 방법은, 이상의 실시 형태에 한정되는 것이 아니며, 본 발명의 취지를 일탈하지 않는 한 적절하게 변경이 가능하다.
예를 들어, 공정 1 내지 7의 순서를 필요에 따라 바꾸는 것이 가능하다. 보다 구체적으로는, 미리 다이싱된 반도체 웨이퍼의 이면에 접착제 조성물을 도포하고, 그 후, 활성 광선(전형적으로는 자외선)을 조사해서 접착제 조성물을 B 스테이지화할 수도 있다. 이때, 패터닝된 마스크를 사용할 수도 있다.
도포된 접착제 조성물을, 노광 전 또는 노광 후에 120℃ 이하, 바람직하게는 100℃ 이하, 보다 바람직하게는 80℃ 이하로 가열해도 좋다. 이에 의해, 잔존하는 용제, 수분을 저감할 수 있으며, 또한 노광 후의 태크를 보다 저감할 수 있다.
광 조사에 의해 B 스테이지화된 후, 이어서 가열에 의해 경화된 접착제 조성물의 5% 중량 감소 온도는, 260℃ 이상인 것이 바람직하다. 이 5% 중량 감소 온도가 260℃ 이하이면, 리플로우 공정 등의 열 이력에 의해 박리가 발생하기 쉬워지는 경향이 있다.
광 조사에 의해 B 스테이지화된 후, 또한 120℃ 1시간, 계속해서 180℃ 3시간의 가열에 의해 경화되었을 때의 접착제 조성물로부터의 아웃 가스는 10% 이하인 것이 바람직하고, 7% 이하인 것이 보다 바람직하고, 5% 이하인 것이 더욱 바람직하다. 아웃 가스량이 10% 이상이면 가열 경화시에 보이드나 박리가 발생하기 쉬워지는 경향이 있다.
아웃 가스는 이하와 같이 측정된다. 접착제 조성물을 실리콘 웨이퍼 상에 스핀 코트(2000rpm/10s, 4000rpm/20s)에 의해 도포하고, 얻어진 도막에, 이형 처리한 PET 필름을 핸드 롤러로 라미네이트하여, 고정밀도 평행 노광기(오크제작소제, "EXM-1172-B-∞"(상품명))에 의해 1000mJ/cm2로 노광을 행한다. 그 후, B 스테이지화한 접착제 조성물을, 시차열 열중량 동시 측정 장치(SII?나노테크놀로지사제, 상품명 "TG/DTA6300")를 사용하여, 질소 플로우(400ml/분) 하에서, 승온 속도 50℃/min으로 120℃로 승온시켜 120℃에서 1시간 홀딩하고, 180℃로 더 승온시켜 180℃에서 3시간 홀딩하는 프로그램에 의해 가열했을 때의 아웃 가스량이 측정된다.
광 조사에 의해 B 스테이지화된 접착제 조성물(접착제층)의 20℃ 내지 300℃에서의 용융 점도(점도)의 최소값(최저 용융 점도)은, 30000Pa?s 이하인 것이 바람직하다.
상기 최저 용융 점도는, 20000Pa?s 이하인 것이 보다 바람직하고, 18000Pa?s 이하인 것이 더욱 바람직하고, 15000Pa?s 이하인 것이 특히 바람직하다. 접착제 조성물이 이들 범위 내의 최저 용융 점도를 가짐으로써, 접착제층의 보다 우수한 저온 열압착성을 확보할 수 있다. 또한, 요철이 있는 기판 등에 대한 양호한 밀착성을 접착제층에 부여할 수 있다. 상기 최저 용융 점도는, 취급성 등의 면에서는 10Pa?s 이상인 것이 바람직하다.
접착제층의 80 내지 200℃에서의 용융 점도의 최소값(최저 용융 점도)은, 5000Pa?s 이하인 것이 바람직하다. 이에 의해, 200℃ 이하의 온도에서의 열 유동성이 향상하여, 다이본드시의 양호한 열 압착성을 확보할 수 있다. 또한, 상기 최저 용융 점도는 3000Pa?s 이하인 것이 보다 바람직하다. 이에 의해, 표면에 단차가 형성되어 있는 기판 등의 피착체에 대하여, 200℃ 이하의 비교적 낮은 온도에서 반도체 칩이 열압착될 때에, 접착제층이 단차를 충분히 매립하는 것이 더욱 용이해진다. 상기 최저 용융 점도는 1000Pa?s 이하인 것이 더욱 바람직하다. 이에 의해, 얇은 접착제층의 열압착시의 양호한 유동성을 유지할 수 있다. 또한, 보다 저압에서의 열압착이 가능하여, 반도체 칩이 극박인 경우에 특히 유리하다. 상기 최저 용융 점도의 하한은, 가열시의 발포 억제 면에서, 바람직하게는 10Pa?s 이상이며, 보다 바람직하게는 100Pa?s 이상이다. 상기 최저 용융 점도가 5000Pa?s를 초과하면, 열압착시의 유동 부족에 기인하여, 지지 기판 또는 반도체 소자 등의 피착체에 대한 충분한 젖음성을 확보할 수 없게 될 가능성이 있다. 젖음성이 부족하면, 그 후의 반도체 장치 조립에 있어서 충분한 접착성을 유지할 수 없어, 얻어지는 반도체 장치의 신뢰성이 저하할 가능성이 높아진다. 또한, 접착제층의 충분한 유동성을 확보하기 위해서 높은 열압착 온도가 필요해지기 때문에, 접착 고정 후의 반도체 소자의 휨 등, 주변 부재에 대한 열적 데미지가 커지는 경향이 있다.
B 스테이지화된 접착제층의 20 내지 60℃에서의 용융 점도의 최대값(최대 용융 점도)은 바람직하게는 5000 내지 100000Pa?s다. 이에 의해, 접착제층의 양호한 자기 지지성을 얻을 수 있다. 상기 최대 용융 점도는 10000Pa?s 이상인 것이 보다 바람직하다. 이에 의해, 접착제층 표면의 점착성이 저감되어, 접착제층 부착 반도체 웨이퍼의 보존 안정성이 향상한다. 상기 최대 용융 점도는 30000Pa?s 이상인 것이 더욱 바람직하다. 이에 의해, 접착제층의 경도가 상승하기 때문에, 가압에 의한 다이싱 테이프와의 접합이 용이해진다. 상기 최대 용융 점도는 50000Pa?s 이상인 것이 더욱 바람직하다. 이에 의해, 접착제층 표면의 태크 강도가 충분히 저감되기 때문에, 다이싱 공정 후의 다이싱 테이프로부터의 양호한 박리성을 확보할 수 있다. 박리성이 양호하면, 다이싱 공정 후의 접착제층 부착 반도체 칩의 픽업성을 적절하게 확보할 수 있다.
상기 최대 용융 점도가 5000Pa?s를 하회하면, B 스테이지화 후의 접착제층 표면의 태크력이 과도하게 강해지는 경향이 있다. 그로 인해, 접착제층 부착 반도체 웨이퍼를 다이싱에 의해 개별화해서 얻어지는 반도체 칩을 접착제층과 함께 픽업할 때에, 다이싱 시트로부터의 접착제층의 박리력이 지나치게 높기 때문에, 반도체 칩이 깨지기 쉬워지는 경향이 있다. 상기 최대 용융 점도는, 반도체 웨이퍼의 휨 억제의 면에서 100000Pa?s 이하인 것이 바람직하다.
본 명세서에서, 최대 용융 점도 및 최저 용융 점도는, 다음과 같은 방법에 의해 측정되는 값이다. 우선, 접착제 조성물을 PET 필름 상에 B 스테이지화 후의 막 두께가 50㎛가 되도록 도포하고, 얻어진 도막에, 이형 처리한 PET 필름을 핸드 롤러로 라미네이트하여, 실온 공기하에서 고정밀도 평행 노광기(오크제작소제, "EXM-1172-B-∞"(상품명))에 의해 1000mJ/cm2로 노광하여, B 스테이지화된 접착제층을 형성시킨다. 형성된 접착제층을 테프론(등록 상표) 시트에 접합하고, 롤(온도 60℃, 선압4kgf/cm, 이송 속도 0.5m/분)로 가압한다. 그 후, PET 필름을 박리하고, 접착제층에, 노광에 의해 B 스테이지화된 다른 접착제층을 겹쳐서 가압하면서 적층한다. 이것을 반복하여, 두께가 약 200㎛인 접착제 샘플을 얻는다. 얻어진 접착제 샘플의 용융 점도를, 점탄성 측정 장치(레오메트릭스 사이언티픽 F.E. 주식회사제, 상품명:ARES)를 사용하여, 직경 25mm의 평행 플레이트를 측정 플레이트로 하여, 승온 속도:10℃/min, 주파수:1Hz의 조건에서, 20 내지 200℃ 또는 20 내지 300℃의 측정 온도에서 측정한다. 얻어진 용융 점도와 온도의 관계로부터, 20 내지 60℃에서의 최대 용융 점도 및 80 내지 200℃에서의 최저 용융 점도를 판독한다.
접착제 조성물은, 예를 들어 광 개시제와 방사선 중합성 화합물을 함유한다. 접착제 조성물은, 용제를 실질적으로 함유하지 않는 것이 바람직하다.
광 개시제로서, 광 조사에 의해 라디칼, 산 또는 염기 등을 생성하는 화합물을 사용할 수 있다. 그 중에서도 마이그레이션 등의 내부식성의 관점에서, 광 조사에 의해 라디칼 및/또는 염기를 생성하는 화합물을 사용하는 것이 바람직하고, 특히, 노광 후의 가열 처리가 불필요해지는 점이나 고감도인 점에서 라디칼을 생성하는 화합물이 바람직하게 사용된다. 광 조사에 의해 산 또는 염기를 생성하는 화합물은, 에폭시 수지의 중합 및/또는 반응을 촉진하는 기능을 발현한다.
광 개시제의 파장 365nm의 광에 대한 분자 흡광 계수는, 감도 향상의 관점에서, 바람직하게는 100ml/g?cm 이상, 보다 바람직하게는 200ml/g?cm 이상이다. 분자 흡광 계수는, 샘플인 0.001질량% 아세토니트릴 용액을 조제하고, 이 용액에 대해서 분광 광도계(히타치 하이테크놀러지즈사제, "U-3310"(상품명))를 사용하여 흡광도를 측정함으로써 구해진다.
라디칼을 생성하는 화합물로는, 예를 들어 2-벤질-2-디메틸아민-1-(4-모르폴리노페닐)-부타논-1, 2,2-디메톡시-1,2-디페닐에탄-1-온, 1-히드록시-시클로헥실-페닐-케톤, 2-메틸-1-(4-(메틸티오)페닐)-2-모르폴리노프로파논-1, 2,4-디에틸티옥산톤, 2-에틸안트라퀴논 및 페난트렌퀴논 등의 방향족 케톤, 벤질디메틸케탈 등의 벤질 유도체, 2-(o-클로로페닐)-4,5-디페닐이미다졸 2량체, 2-(o-클로로페닐)-4,5-디(m-메톡시페닐)이미다졸 2량체, 2-(o-플루오로페닐)-4,5-페닐이미다졸 2량체, 2-(o-메톡시페닐)-4,5-디페닐이미다졸 2량체, 2-(p-메톡시페닐)-4,5-디페닐이미다졸 2량체, 2,4-디(p-메톡시페닐)-5-페닐이미다졸 2량체 및 2-(2,4-디메톡시페닐)-4,5-디페닐이미다졸 2량체 등의 2,4,5-트리아릴이미다졸 2량체, 9-페닐아크리딘 및 1,7-비스(9,9'-아크리디닐)헵탄 등의 아크리딘 유도체, 비스(2,6-디메톡시벤조일)-2,4,4-트리메틸-펜틸포스핀옥사이드 및 비스(2,4,6,-트리메틸벤조일)-페닐포스핀옥사이드 등의 비스아실포스핀옥사이드, 옥심 에스테르계 화합물, 말레이미드 화합물을 들 수 있다. 이것들은 단독으로 또는 2종류 이상을 조합해서 사용할 수 있다.
상기 광 개시제 중에서도, 용제를 함유하지 않는 접착제 조성물에서의 용해성의 면에서, 2,2-디메톡시-1,2-디페닐에탄-1-온, 2-벤질-2-디메틸아민-1-(4-모르폴리노페닐)-부타논-1, 2,2-디메톡시-1,2-디페닐에탄-1-온, 2-메틸-1-(4-(메틸티오)페닐)-2-모르폴리노프로판-1-온이 바람직하게 사용된다. 또한, 공기 분위기하에서도 노광에 의해 B 스테이지화가 가능해지는 점에서는, 2-벤질-2-디메틸아민-1-(4-모르폴리노페닐)-부타논-1, 2,2-디메톡시-1,2-디페닐에탄-1-온, 2-메틸-1-(4-(메틸티오)페닐)-2-모르폴리노프로판-1-온이 바람직하게 사용된다.
노광에 의해 염기를 생성하는 화합물(광 염기 발생제)을 사용함으로써, 접착제 조성물의 피착체에 대한 고온 접착성 및 내습성을 더욱 향상시킬 수 있다. 그 이유로는, 광 염기 발생제로부터 생성된 염기가 에폭시 수지의 경화 촉매로서 효율적으로 작용함으로써, 가교 밀도를 더한층 높일 수 있기 때문에, 또한 생성된 경화 촉매가 기판 등을 부식시키는 경우가 적기 때문으로 생각된다. 또한, 접착제 조성물에 광 염기 발생제를 함유시킴으로써 가교 밀도를 향상시킬 수 있어, 고온 방치시의 아웃 가스를 더욱 저감시킬 수 있다. 또한, 경화 프로세스 온도를 저온화, 단시간화시킬 수 있을 것으로 생각된다.
광 염기 발생제는, 방사선 조사에 의해 염기를 발생하는 화합물이면 특별히 제한은 받지 않고 사용할 수 있다. 발생하는 염기로는, 반응성, 경화 속도의 면에서 강염기성 화합물이 바람직하다. 보다 구체적으로는, 광 염기 발생제에 의해 발생하는 염기의 수용액 중에서의 pKa값은, 7 이상인 것이 바람직하고, 8 이상인 것이 보다 바람직하다. pKa는, 일반적으로 염기성의 지표로서 산해리 상수의 로그다.
방사선 조사에 의해 발생하는 염기로는, 예를 들어 이미다졸, 2,4-디메틸이미다졸, 1-메틸이미다졸 등의 이미다졸 유도체, 피페라진 및 2,5-디메틸피페라진 등의 피페라진 유도체, 피페리딘 및 1,2-디메틸피페리딘 등의 피페리딘 유도체, 트리메틸아민, 트리에틸아민 및 트리에탄올아민 등의 트리알킬아민 유도체, 4-메틸아미노피리딘 및 4-디메틸아민피리딘 등의 4-자리에 아미노기 또는 알킬아미노기가 치환된 피리딘 유도체, 피롤리딘, n-메틸피롤리딘 등의 피롤리딘 유도체, 1,8-디아자비스시클로(5,4,0)운데센-1(DBU) 등의 지환식 아민 유도체, 벤질메틸아민, 벤질디메틸아민 및 벤질디에틸아민 등의 벤질아민 유도체, 프롤린 유도체, 트리에틸렌디아민, 모르포린 유도체, 1급 알킬아민을 들 수 있다.
활성 광선의 조사에 의해 1급 아미노기를 발생하는 옥심 유도체, 광 라디칼 발생제로서 시판되고 있는 2-메틸-1-(4-(메틸티오)페닐)-2-모르폴리노프로판-1- 온(치바 스페셜리티 케미컬즈사제, 이가큐어 907), 2-벤질-2-디메틸아민-1-(4-모르폴리노페닐)-부타논-1(치바 스페셜리티 케미컬즈사제, 이가큐어 369), 3,6-비스-(2메틸-2모르폴리노-프로피오닐)-9-N-옥틸카르바졸(아데카사제, 옵토머 N-1414), 헥사아릴비스이미다졸 유도체(할로겐, 알콕시기, 니트로기, 시아노기 등의 치환기가 페닐기로 치환되어 있어도 됨), 벤조이소옥사졸론 유도체, 카르바메이트 유도체 등을 광 개시제로서 사용할 수 있다.
상기와 같은 염기를 방사선 조사에 의해 발생하는 광 염기 발생제로는, 예를 들어 Journal of Photopolymer Science and Technology 12권, 313 내지 314페이지(1999년)이나 Chemistry of Materials 11권, 170 내지 176페이지(1999년) 등에 기재되어 있는 4급 암모늄염 유도체를 사용할 수 있다. 이것들은, 활성 광선의 조사에 의해 고염기성의 트리알킬아민을 생성하기 때문에, 에폭시 수지의 경화에는 최적이다.
광 염기 발생제로는, Journal of American ChemicalSociety 118권 12925페이지(1996년)나 Polymer Journal 28권 795페이지(1996년) 등에 기재되어 있는 카르밤산 유도체도 사용할 수 있다.
활성 광선의 조사에 의해 염기를 발생하는 광 염기 발생제로는, 2,4-디메톡시-1,2-디페닐에탄-1-온, 1,2-옥탄디온, 1-[4-(페닐티오)-, 2-(O-벤조일옥심)]이나 에타논, 1-[9-에틸-6-(2-메틸벤조일)-9H-카르바졸-3-일]-, 1-(O-아세틸옥심) 등의 옥심 유도체나 광 라디칼 발생제로서 시판되고 있는 2-벤질-2-디메틸아민-1-(4-모르폴리노페닐)-부타논-1, 2,2-디메톡시-1,2-디페닐에탄-1-온, 2-메틸-1-(4-(메틸티오)페닐)-2-모르폴리노프로판-1-온, 2-벤질-2-디메틸아민-1-(4-모르폴리노페닐)-부타논-1, 헥사아릴비스이미다졸 유도체(할로겐, 알콕시기, 니트로기, 시아노기 등의 치환기가 페닐기로 치환되어 있어도 됨), 벤조이소옥사졸론 유도체 등을 사용할 수 있다.
상기 광 염기 발생제로는, 고분자의 주쇄 및/또는 측쇄에 염기를 발생하는 기를 도입한 화합물을 사용해도 된다. 이 경우의 분자량으로는, 접착제로서의 접착성, 유동성 및 내열성의 관점에서 중량 평균 분자량 1000 내지 100000이 바람직하고, 5000 내지 30000인 것이 보다 바람직하다.
상기 광 염기 발생제는, 노광하지 않는 상태에서는 에폭시 수지와 반응성을 나타내지 않기 때문에, 실온에서의 저장 안정성이 매우 우수하다.
방사선 중합성 화합물로는, 에틸렌성 불포화기를 갖는 화합물을 들 수 있다. 에틸렌성 불포화기로는, 비닐기, 알릴기, 프로파길기, 부테닐기, 에티닐기, 페닐에티닐기, 말레이미드기, 나딕이미드기, (메트)아크릴기 등을 들 수 있다. 반응성의 관점에서, (메트)아크릴기가 바람직하다. 방사선 중합성 화합물은, 단관능 (메트)아크릴레이트를 포함하는 것이 바람직하다. 단관능 (메트)아크릴레이트를 첨가함으로써, 특히 B 스테이지화를 위한 노광시에 가교 밀도를 저감할 수 있어, 노광 후의 열압착성, 저응력성 및 접착성을 양호한 상태로 할 수 있다.
단관능 (메트)아크릴레이트의 5% 중량 감소 온도는, 100℃ 이상인 것이 바람직하고, 120℃ 이상인 것이 보다 바람직하고, 150℃ 이상인 것이 더욱 바람직하고, 180℃ 이상인 것이 더한층 바람직하다. 여기서의 5% 질량 감소 온도는, 방사선 중합성 화합물(단관능 (메트)아크릴레이트)에 관해서, 시차열 열중량 동시 측정 장치(SII?나노테크놀로지제:TG/DTA6300)를 사용하여, 승온 속도 10℃/min, 질소 플로우(400ml/min)의 조건에서 측정된다. 5% 중량 감소 온도가 높은 단관능 (메트)아크릴레이트를 사용함으로써, 노광에 의해 B 스테이지화한 후에 잔존하는 미반응 단관능 (메트)아크릴레이트가 열압착 또는 열경화시에 휘발되는 것을 억제할 수 있다.
단관능(메트)아크릴레이트는, 예를 들어, 글리시딜기 함유 (메트)아크릴레이트, 페놀 EO 변성 (메트)아크릴레이트, 페놀 PO 변성 (메트)아크릴레이트, 노닐페놀 EO 변성 (메트)아크릴레이트, 노닐페놀 PO 변성 (메트)아크릴레이트, 페놀성 수산기 함유 (메트)아크릴레이트, 수산기 함유 (메트)아크릴레이트, 페닐페놀글리시딜에테르 (메트)아크릴레이트, 페녹시에틸 (메트)아크릴레이트 등의 방향족계 (메트)아크릴레이트, 이미드기 함유 (메트)아크릴레이트, 카르복실기 함유 (메트)아크릴레이트, 이소보로닐기 함유 (메트)아크릴레이트, 디시클로펜타디에닐기 함유 (메트)아크릴레이트, 이소보로닐 (메트)아크릴레이트에서 선택된다.
단관능 (메트)아크릴레이트로는, B 스테이지화 후의 피착체와의 밀착성, 경화 후의 접착성, 내열성의 관점에서, 우레탄기, 이소시아누르기, 이미드기 및 수산기에서 선택되는 적어도 1종의 관능기를 갖는 것이 바람직하다. 특히, 이미드기를 갖는 단관능 (메트)아크릴레이트가 바람직하다.
에폭시기를 갖는 단관능 (메트)아크릴레이트도 바람직하게 사용할 수 있다. 에폭시기를 갖는 단관능 (메트)아크릴레이트의 5% 중량 감소 온도는, 보존 안정성, 접착성, 저 아웃 가스성, 내열?내습 신뢰성의 관점에서, 바람직하게는 150℃ 이상, 보다 바람직하게는 180℃ 이상, 더욱 바람직하게는 200℃ 이상이다. 에폭시기를 갖는 단관능 (메트)아크릴레이트의 5% 중량 감소 온도는, 필름 형성시의 가열 건조에 의한 휘발 혹은 표면에 대한 편석을 억제할 수 있는 점에서 150℃ 이상인 것이 바람직하고, 열경화시의 아웃 가스에 의한 보이드 및 박리나 접착성 저하를 억제할 수 있는 점에서 180℃ 이상인 것이 더욱 바람직하고, 200℃ 이상인 것이 더한층 바람직하고, 리플로우시에 미반응 성분이 휘발됨으로 인한 보이드 및 박리를 억제할 수 있는 점에서 260℃ 이상인 것이 가장 바람직하다. 이러한 에폭시기를 갖는 단관능 (메트)아크릴레이트는, 방향환을 갖는 것이 바람직하다. 5% 중량 감소 온도가 150℃ 이상의 다관능 에폭시 수지를 단관능 (메트)아크릴레이트의 원료로서 사용함으로써, 높은 내열성을 얻을 수 있다.
에폭시기를 갖는 단관능 (메트)아크릴레이트로는, 특별히 한정되지 않지만, 글리시딜메타크릴레이트, 글리시딜아크릴레이트, 4-히드록시부틸아크릴레이트글리시딜에테르, 4-히드록시부틸메타크릴레이트글리시딜에테르 외에, 에폭시기와 반응하는 관능기 및 에틸렌성 불포화기를 갖는 화합물과 다관능 에폭시 수지를 반응시켜서 얻어지는 화합물 등을 들 수 있다. 상기 에폭시기와 반응하는 관능기로는, 특별히 한정되지 않지만, 이소시아네이트기, 카르복실기, 페놀성 수산기, 수산기, 산무수물, 아미노기, 티올기, 아미드기 등을 들 수 있다. 이들 화합물은, 1종을 단독으로 또는 2종류 이상을 조합해서 사용할 수 있다.
에폭시기를 갖는 단관능 (메트)아크릴레이트는, 예를 들어 트리페닐포스핀이나 테트라부틸암모늄브로마이드의 존재하에, 1 분자 중에 적어도 2개 이상의 에폭시기를 갖는 다관능 에폭시 수지와, 에폭시기 1당량에 대하여 0.1 내지 0.9당량의 (메트)아크릴산을 반응시킴으로써 얻어진다. 또한, 디부틸주석디라우레이트의 존재하에, 다관능 이소시아네이트 화합물과 히드록시기 함유 (메트)아크릴레이트 및 히드록시기 함유 에폭시 화합물을 반응시키거나, 또는 다관능 에폭시 수지와 이소시아네이트기 함유 (메트)아크릴레이트를 반응시킴으로써, 글리시딜기 함유 우레탄 (메트)아크릴레이트 등이 얻어진다.
또한, 에폭시기를 갖는 단관능 (메트)아크릴레이트로는, 불순물 이온인 알칼리 금속 이온, 알칼리토류 금속 이온, 할로겐 이온, 특히 염소 이온이나 가수 분해성 염소 등을 1000ppm 이하로 저감한 고순도품을 사용하는 것이, 일렉트로 마이그레이션 방지나 금속 도체 회로의 부식 방지의 관점에서 바람직하다. 예를 들어, 알칼리 금속 이온, 알칼리토류 금속 이온, 할로겐 이온 등을 저감한 다관능 에폭시 수지를 원료로서 사용함으로써 상기 불순물 이온 농도를 만족할 수 있다. 전체 염소 함량은 JIS K7243-3에 준해서 측정할 수 있다.
상기 내열성과 순도를 만족하는 에폭시기를 갖는 단관능 (메트)아크릴레이트 성분으로는, 특별히 한정되지 않지만, 비스페놀 A형(또는 AD형, S형, F형)의 글리시딜에테르, 물 첨가 비스페놀 A형의 글리시딜에테르, 에틸렌옥사이드 부가체 비스페놀 A 및/또는 F형의 글리시딜에테르, 프로필렌옥사이드 부가체 비스페놀 A 및/또는 F형의 글리시딜에테르, 페놀노볼락 수지의 글리시딜에테르, 크레졸노볼락 수지의 글리시딜에테르, 비스페놀 A 노볼락 수지의 글리시딜에테르, 나프탈렌 수지의 글리시딜에테르, 3관능형(또는 4관능형)의 글리시딜에테르, 디시클로펜타디엔페놀 수지의 글리시딜에테르, 다이머산의 글리시딜에스테르, 3관능형(또는 4관능형)의 글리시딜아민, 나프탈렌 수지의 글리시딜아민 등을 원료로 한 것을 들 수 있다.
특히, 열압착성, 저응력성 및 접착성을 개선하기 위해서는, 에폭시기 및 에틸렌성 불포화기의 수가 각각 3개 이하인 것이 바람직하고, 특히 에틸렌성 불포화기의 수는 2개 이하인 것이 바람직하다. 이러한 화합물로는 특별히 한정되지 않지만, 하기 화학식 (13), (14), (15), (16) 또는 (17)로 나타내는 화합물 등이 바람직하게 사용된다. 하기 화학식 (13) 내지 (17)에서, R12 및 R16은 수소 원자 또는 메틸기를 나타내고, R10, R11, R13 및 R14는 2가의 유기기를 나타내고, R15 내지 R18은 에폭시기 또는 에틸렌성 불포화기를 갖는 유기기를 나타낸다.
Figure pct00001
이상과 같은 단관능 (메트)아크릴레이트의 양은, 방사선 중합성 화합물 전체량에 대하여 20 내지 100질량%인 것이 바람직하고, 40 내지 100질량%인 것이 보다 바람직하고, 50 내지 100질량%인 것이 가장 바람직하다. 단관능 (메트)아크릴레이트의 양을 이와 같은 범위로 함으로써, B 스테이지화 후의 피착체와의 밀착성 및 열압착성을 특히 향상할 수 있다.
방사선 중합성 화합물은 2관능 이상의 (메트)아크릴레이트를 포함하고 있어도 된다. 2관능 이상의 (메트)아크릴레이트는, 디에틸렌글리콜디아크릴레이트, 트리에틸렌글리콜디아크릴레이트, 테트라에틸렌글리콜디아크릴레이트, 디에틸렌글리콜디메타크릴레이트, 트리에틸렌글리콜디메타크릴레이트, 테트라에틸렌글리콜디메타크릴레이트, 트리메틸올프로판디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 트리메틸올프로판디메타크릴레이트, 트리메틸올프로판트리메타크릴레이트, 1,4-부탄디올디아크릴레이트, 1,6-헥산디올디아크릴레이트, 1,4-부탄디올디메타크릴레이트, 1,6-헥산디올디메타크릴레이트, 펜타에리스리톨트리아크릴레이트, 펜타에리스리톨테트라아크릴레이트, 펜타에리스리톨트리메타크릴레이트, 펜타에리스리톨테트라메타크릴레이트, 디펜타에리스리톨헥사아크릴레이트, 디펜타에리스리톨헥사메타크릴레이트, 스티렌, 디비닐벤젠, 4-비닐톨루엔, 4-비닐피리딘, N-비닐피롤리돈, 2-히드록시에틸아크릴레이트, 2-히드록시에틸메타크릴레이트, 1,3-아크릴로일옥시-2-히드록시프로판, 1,2-메타크릴로일옥시-2-히드록시프로판, 메틸렌비스아크릴아미드, N,N-디메틸아크릴아미드, N-메틸올아크릴아미드, 트리스(β-히드록시에틸)이소시아누레이트의 트리아크릴레이트, 하기 화학식 (18)로 나타내는 화합물, 우레탄아크릴레이트 혹은 우레탄메타크릴레이트, 및 요소아크릴레이트에서 선택된다.
Figure pct00002
식 (18)에서, R19 및 R20은 각각 독립적으로 수소 원자 또는 메틸기를 나타내고, g 및 h는 각각 독립적으로 1 내지 20의 정수를 나타낸다.
이들 방사선 중합성 화합물은, 1종을 단독으로 또는 2종류 이상을 조합해서 사용할 수 있다. 그 중에서도, 상기 화학식 (18)로 나타내는 글리콜 골격을 갖는 방사선 중합성 화합물은, 경화 후의 내 용제성을 충분히 부여할 수 있으며, 또한 저 점도이고 높은 5% 중량 감소 온도를 갖는 점에서 바람직하다.
또한, 관능기 당량이 높은 방사선 중합성 화합물을 사용함으로써, 저응력화, 저휨화하는 것이 가능해진다. 관능기 당량이 높은 방사선 중합성 화합물은, 중합 관능기 당량이 200eq/g 이상인 것이 바람직하고, 300eq/g 이상인 것이 보다 바람직하고, 400eq/g 이상인 것이 가장 바람직하다. 중합 관능기 당량이 200eq/g 이상인 에테르 골격, 우레탄기 및/또는 이소시아누르기를 갖는 방사선 중합성 화합물을 사용함으로써, 접착제 조성물의 접착성을 향상시키고, 또한 저응력화, 저휨화하는 것이 가능해진다. 또한, 중합 관능기 당량이 200eq/g 이상인 방사선 중합성 화합물과 중합 관능기 당량이 200eq/g 이하인 방사선 중합성 화합물을 병용해도 좋다.
방사선 중합성 화합물의 함유량은, 접착제 조성물 전량에 대하여 10 내지 95질량%인 것이 바람직하고, 20 내지 90질량%인 것이 보다 바람직하고, 40 내지 90질량%인 것이 가장 바람직하다. 방사선 중합성 화합물이 10질량% 이하이면 B 스테이지화 후의 태크력이 커지는 경향이 있고, 95질량% 이상이면 열경화 후의 접착 강도가 저하하는 경향이 있다.
방사선 중합성 화합물은 실온에서 액상인 것이 바람직하다. 방사선 중합성 화합물의 점도는 5000mPa?s 이하인 것이 바람직하고, 3000mPa?s 이하인 것이 보다 바람직하고, 2000mPa?s 이하인 것이 더옥 바람직하고, 1000mPa?s 이하인 것이 가장 바람직하다. 방사성 중합성 화합물의 점도가 5000mPa?s 이상이면 접착제 조성물의 점도가 상승하여, 접착제 조성물의 제작이 곤란해지거나, 박막화가 곤란해지거나, 노즐로부터의 토출이 곤란해지는 경향이 있다.
방사선선 중합성 화합물의 5% 중량 감소 온도는 120℃ 이상인 것이 바람직하고, 150℃ 이상인 것이 보다 바람직하고, 180℃ 이상인 것이 더욱 바람직하다. 여기서의 5% 질량 감소 온도란, 방사선 중합성 화합물을 시차열 열중량 동시 측정 장치(SII?나노테크놀로지제:TG/DTA6300)를 사용하여, 승온 속도 10℃/min, 질소 플로우(400ml/min)의 조건하에서 측정된다. 5% 중량 감소 온도가 높은 방사선 중합성 화합물을 적용함으로써, 미반응의 방사선 중합성 화합물이 열압착 또는 열경화시에 휘발되는 것을 억제할 수 있다.
접착제 조성물은, 열경화성 수지를 함유하는 것이 바람직하다. 열경화성 수지는, 열에 의해 가교 반응을 일으키는 반응성 화합물로 이루어지는 성분이면 특별히 한정되지 없다. 열경화성 수지는, 예를 들어 에폭시 수지, 시아네이트에스테르 수지, 말레이미드 수지, 알릴나딕이미드 수지, 페놀 수지, 유리아 수지, 멜라민 수지, 알키드 수지, 아크릴 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 실리콘 수지, 레졸시놀포름알데히드 수지, 크실렌 수지, 푸란 수지, 폴리우레탄 수지, 케톤 수지, 트리알릴시아누레이트 수지, 폴리이소시아네이트 수지, 트리스(2-히드록시에틸)이소시아누레이트를 함유하는 수지, 트리아릴트리멜리테이트를 함유하는 수지, 시클로펜타디엔으로부터 합성된 열경화성 수지, 방향족 디시아나미드의 3량화에 의한 열경화성 수지에서 선택된다. 그 중에서도, 폴리이미드 수지와의 조합에 있어서, 고온에서의 우수한 접착력을 부여할 수 있는 점에서, 에폭시 수지, 말레이미드 수지 및 알릴나딕이미드 수지가 바람직하다. 또한, 이들 열경화성 수지는 단독으로 또는 2종류 이상을 조합해서 사용할 수 있다.
에폭시 수지로는, 2개 이상의 에폭시기를 갖는 화합물이 바람직하다. 열압착성이나 경화성, 경화물 특성의 면에서, 페놀의 글리시딜에테르형의 에폭시 수지가 바람직하다. 이러한 에폭시 수지로는, 예를 들어 비스페놀 A형(또는 AD형, S형, F형)의 글리시딜에테르, 물 첨가 비스페놀 A형의 글리시딜에테르, 에틸렌옥시드 부가체 비스페놀 A형의 글리시딜에테르, 프로필렌옥시드 부가체 비스페놀 A형의 글리시딜에테르, 페놀노볼락 수지의 글리시딜에테르, 크레졸노볼락 수지의 글리시딜에테르, 비스페놀 A 노볼락 수지의 글리시딜에테르, 나프탈렌 수지의 글리시딜에테르, 3관능형(또는 4관능형)의 글리시딜에테르, 디시클로펜타디엔페놀 수지의 글리시딜에테르, 다이머산의 글리시딜 에스테르, 3관능형(또는 4관능형)의 글리시딜아민, 나프탈렌 수지의 글리시딜아민을 들 수 있다. 이것들은 단독으로 또는 2종류 이상을 조합해서 사용할 수 있다.
에폭시 수지로는, 불순물 이온인 알칼리 금속 이온, 알칼리토류 금속 이온, 할로겐 이온, 특히 염소 이온이나 가수 분해성 염소 등을 300ppm 이하로 저감한 고순도품을 사용하는 것이, 일렉트로 마이그레이션 방지나 금속 도체 회로의 부식 방지의 관점에서 바람직하다.
에폭시 수지의 함유량은, 방사선 중합성 화합물 100 질량부에 대하여 1 내지 100 질량부인 것이 바람직하고, 2 내지 50 질량부인 것이 보다 바람직하다. 이 함유량이 100 질량부를 초과하면, 노광 후의 태크가 상승하는 경향이 있다. 한편, 상기 함유량이 2 질량부 미만이면, 충분한 열압착성 및 고온 접착성을 얻기 어려워지는 경향이 있다.
열경화성 수지는 실온에서 액상인 것이 바람직하다. 열경화성 수지의 점도는 10000mPa?s 이하인 것이 바람직하고, 5000mPa?s 이하인 것이 보다 바람직하고, 3000mPa?s 이하인 것이 더욱 바람직하고, 2000mPa?s 이하인 것이 가장 바람직하다. 점도가 10000mPa?s 이상이면 접착제 조성물의 점도가 상승하여, 박막화가 곤란해지는 경향이 있다.
열경화성 수지의 5% 중량 감소 온도는 150℃ 이상인 것이 바람직하고, 180℃ 이상인 것이 보다 바람직하고, 200℃ 이상인 것이 더욱 바람직하다. 여기서의 5% 질량 감소 온도란, 열경화성 수지를 시차열 열중량 동시 측정 장치(SII?나노테크놀로지제:TG/DTA6300)를 사용하여, 승온 속도 10℃/min, 질소 플로우(400ml/min)의 조건하에서 측정된다. 5% 중량 감소 온도가 높은 열경화성 수지를 적용함으로써, 열압착 또는 열경화시에 휘발되는 것을 억제할 수 있다. 이러한 내열성을 갖는 열경화성 수지로는, 방향족을 갖는 에폭시 수지를 들 수 있다. 접착성, 내열성의 관점에서 특히 3관능형(또는 4관능형)의 글리시딜아민, 비스페놀 A형(또는 AD형, S형, F형)의 글리시딜에테르가 바람직하게 사용된다.
에폭시 수지를 사용하는 경우, 접착제 조성물은, 경화 촉진제를 더 함유하는 것이 바람직하다. 경화 촉진제로는, 가열에 의해 에폭시 수지의 경화/중합을 촉진하는 화합물이면 특별히 제한은 없다. 경화 촉진제는, 예를 들어 페놀계 화합물, 지방족 아민, 지환족 아민, 방향족 폴리아민, 폴리아미드, 지방족 산무수물, 지환족 산무수물, 방향족 산무수물, 디시안디아미드, 유기산 디히드라지드, 3불화 붕소아민 착체, 이미다졸류, 디시안디아미드 유도체, 디카르복실산디히드라지드, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 2-에틸-4-메틸이미다졸테트라페닐보레이트, 1,8-디아자비시클로[5.4.0]운데센-7-테트라페닐보레이트 및 제3급 아민에서 선택된다. 이들 중에서도 용제를 함유하지 않을 때의 용해성, 분산성의 관점에서 이미다졸류가 바람직하게 사용된다. 경화 촉진제의 함유량은, 에폭시 수지 100 질량부에 대하여 0.01 내지 50 질량부가 바람직하다.
이미다졸류는, 반응 개시 온도가 50℃ 이상인 것이 바람직하고, 80℃ 이상인 것이 보다 바람직하고, 100℃ 이상인 것이 더욱 바람직하다. 반응 개시 온도가 50℃ 이하이면 보존 안정성이 저하하기 때문에, 접착제 조성물의 점도가 상승하여 막 두께의 제어가 곤란해지는 경향이 있다.
이미다졸류는, 바람직하게는 10㎛ 이하, 보다 바람직하게는 8㎛ 이하, 더욱 바람직하게는 5㎛ 이하의 평균 입경을 갖는 입자인 것이 바람직하다. 이러한 입경의 이미다졸류를 사용함으로써 접착제 조성물의 점도 변화를 억제할 수 있으며, 또한 이미다졸류의 침강을 억제할 수 있다. 또한, 박막을 형성했을 때는, 표면의 요철을 저감함으로써 균일한 막을 얻을 수 있다. 또한, 경화시에는 수지 중의 경화를 균일하게 진행시킬 수 있기 때문에, 아웃 가스를 저감할 수 있을 것으로 생각된다. 또한, 에폭시 수지에 대한 용해성이 부족한 이미다졸을 사용함으로써 양호한 보존 안정성을 얻을 수 있다.
이미다졸류로는, 에폭시 수지에 용해하는 것을 사용할 수도 있다. 이러한 이미다졸류를 사용함으로써 박막 형성시의 표면의 요철을 보다 저감할 수 있다. 이러한 이미다졸류라고 한정되지는 않지만, 2-에틸-4-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸 등을 들 수 있다.
접착제 조성물은, 경화제로서 페놀계 화합물을 함유하고 있어도 된다. 페놀계 화합물로는 분자 중에 적어도 2개 이상의 페놀성 수산기를 갖는 페놀계 화합물이 보다 바람직하다. 이와 같은 화합물로는, 예를 들어 페놀노볼락, 크레졸노볼락, t-부틸페놀노볼락, 디시클로펜타디엔크레졸노볼락, 디시클로펜타디엔페놀노볼락, 크실릴렌 변성 페놀노볼락, 나프톨계 화합물, 트리스페놀계 화합물, 테트라키스페놀노볼락, 비스페놀 A 노볼락, 폴리-p-비닐페놀, 페놀아랄킬 수지 등을 들 수 있다. 이들 중에서도, 수 평균 분자량이 400 내지 4000의 범위 내인 것이 바람직하다. 이에 의해, 반도체 장치 조립 가열시에, 반도체 소자 또는 장치 등의 오염의 원인이 되는 가열시의 아웃 가스를 억제할 수 있다. 페놀계 화합물의 함유량은, 열경화성 수지 100 질량부에 대하여 50 내지 120 질량부인 것이 바람직하고, 70 내지 100 질량부인 것이 보다 바람직하다.
경화성 수지로서 사용되는 말레이미드 수지는, 말레이미드기를 2개 이상 갖는 화합물이다. 말레이미드 수지로는, 예를 들어 하기 화학식 (IV):
Figure pct00003
(식에서, R5는 방향족환 및/또는 직쇄, 분기 혹은 환형상 지방족 탄화수소기를 포함하는 2가의 유기기)로 나타내는 비스말레이미드 수지, 및 하기 화학식 (V):
Figure pct00004
(식에서, n은 0 내지 20의 정수를 나타낸다.)
로 나타내는 노볼락형 말레이미드 수지를 들 수 있다. 식 (IV)에서의 R5는, 바람직하게는 벤젠 잔기, 톨루엔 잔기, 크실렌 잔기, 나프탈렌 잔기, 직쇄, 분기, 혹은 환형상 알킬기, 또는 이것들의 혼합기다. R5는, 더욱 바람직하게는 하기 화학식으로 나타내는 2가의 유기기다. 각 식에서, n은 1 내지 10의 정수다.
Figure pct00005

Figure pct00006
그 중에서도, 접착 필름의 경화 후의 내열성 및 고온 접착력을 부여할 수 있는 점에서, 하기 구조:
Figure pct00007
를 갖는 비스말레이미드 수지 및/또는 하기 구조:
Figure pct00008
를 갖는 노볼락형 말레이미드 수지가 바람직하게 사용된다. 이들 식에서, n은 0 내지 20의 정수를 나타낸다.
상기 말레이미드 수지의 경화를 위해, 알릴화비스페놀 A, 시아네이트에스테르 화합물을 말레이미드 수지와 조합해도 좋다. 과산화물 등의 촉매를 접착제 조성물에 함유시킬 수도 있다. 상기 화합물 및 촉매의 첨가량 및 첨가의 유무에 대해서는, 목적으로 하는 특성을 확보할 수 있는 범위에서 적절하게 조정한다.
알릴나딕이미드 수지는, 알릴나딕이미드기를 2개 이상 갖는 화합물이다. 예를 들어, 하기 화학식 (I)로 나타내는 비스알릴나딕이미드 수지를 들 수 있다.
Figure pct00009
식 (I)에서, R1은 방향족환 및/또는 직쇄, 분기 혹은 환형상 지방족 탄화수소를 포함하는 2가의 유기기를 나타낸다. R1은, 바람직하게는 벤젠 잔기, 톨루엔 잔기, 크실렌 잔기, 나프탈렌 잔기, 직쇄, 분기, 혹은 환형상 알킬기, 또는 이것들의 혼합기를 들 수 있다. R1은, 더욱 바람직하게는 하기 화학식으로 나타내는 2가의 유기기다. 각 식에서, n은 1 내지 10의 정수다.
Figure pct00010

Figure pct00011
그 중에서도, 하기 화학식 (II)로 나타내는 액상의 헥사메틸렌형 비스알릴나딕이미드, 하기 화학식 (III)으로 나타내는 저융점(융점:40℃) 고체 상태의 크실렌형 비스알릴나딕이미드가, 접착제 조성물을 구성하는 이종 성분 간의 상용화제로서도 작용하고, 접착 필름의 B 스테이지에서의 양호한 열시 유동성을 부여할 수 있는 점에서 바람직하다. 또한, 고체 상태의 크실렌형 비스알릴나딕이미드는, 양호한 열시 유동성 외에도, 실온에서의 필름 표면의 점착성의 상승을 억제할 수 있어, 취급성 및 픽업시의 다이싱 테이프와의 박리 용이성, 다이싱 후의 절단면의 재융착 억제의 면에서 보다 바람직하다.
Figure pct00012
이들 비스알릴나딕이미드는 단독으로, 또는 2종류 이상을 조합해서 사용할 수 있다.
알릴나딕이미드 수지는, 무촉매하에서의 단독 경화에서는 250℃ 이상의 경화 온도가 필요하다. 또한, 촉매를 사용하는 경우, 강산이나 오늄염 등, 전자 재료에서는 중대한 결점이 될 수 있는 금속 부식성의 촉매밖에 사용할 수 없고, 또한 최종 경화에는 250℃ 전후의 온도가 필요하다. 상기 알릴나딕이미드 수지와, 2관능 이상의 아크릴레이트 화합물 혹은 메타크릴레이트 화합물 및 말레이미드 수지 중 어느 하나를 병용함으로써, 200℃ 이하의 저온에서 경화가 가능하다(문헌:A. Renner, A. Kramer, "Allylnadic-Imides:A New Class of Heat-Resistant Thermosets", J. Polym. Sci., Part A Polym. Chem., 27, 1301(1989)).
접착제 조성물은, 열가소성 수지를 더 함유해도 좋다. 열가소성 수지를 사용함으로써, 저응력성, 피착체와의 밀착성, 열압착성을 더욱 향상시킬 수 있다. 열가소성 수지의 유리 전이 온도(Tg)는 150℃ 이하인 것이 바람직하고, 120℃ 이하인 것이 보다 바람직하고, 100℃ 이하인 것이 더욱 바람직하고, 80℃ 이하인 것이 가장 바람직하다. 이 Tg가 150℃를 초과하는 경우, 접착제 조성물의 점도가 상승하는 경향이 있다. 또한, 접착제 조성물을 피착체에 열압착할 때에 150℃ 이상의 고온을 필요로 하여, 반도체 웨이퍼에 휨이 발생하기 쉬워지는 경향이 있다.
여기서의 "Tg"는, 필름화된 열가소성 수지의 주 분산 피크 온도를 의미한다. 레오메트릭스사제 점탄성 애널라이저 "RSA-2"(상품명)를 사용하여, 필름 두께 100㎛, 승온 속도 5℃/min, 주파수 1Hz, 측정 온도 -150 내지 300℃의 조건에서 필름의 동적 점탄성을 측정하고, tanδ의 주 분산 피크 온도를 Tg로 했다.
열가소성 수지의 중량 평균 분자량은 5000 내지 500000의 범위 내에 있는 것이 바람직하고, 열압착성과 고온 접착성을 고도로 양립시킬 수 있는 점에서 10000 내지 300000인 것이 보다 바람직하다. 여기서의 "중량 평균 분자량"은, 시마츠 제작소사제 고속 액체 크로마토그래피 "C-R4A"(상품명)를 사용하여, 표준 폴리스티렌 환산으로 측정했을 때의 중량 평균 분자량을 의미한다.
열가소성 수지로는, 폴리에스테르 수지, 폴리에테르 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리아미드이미드 수지, 폴리에테르이미드 수지, 폴리우레탄 수지, 폴리우레탄이미드 수지, 폴리우레탄아미드이미드 수지, 실록산폴리이미드 수지, 폴리에스테르이미드 수지, 이것들의 공중합체, 이것들의 전구체(폴리아미드산 등) 외에, 폴리벤조옥사졸 수지, 페녹시 수지, 폴리술폰 수지, 폴리에테르술폰 수지, 폴리페닐렌설파이드 수지, 폴리에스테르 수지, 폴리에테르 수지, 폴리카보네이트 수지, 폴리에테르케톤 수지, 중량 평균 분자량이 1만 내지 100만의 (메트)아크릴 공중합체, 노볼락 수지, 페놀 수지 등을 들 수 있다. 이것들은 1종을 단독으로 또는 2종 이상을 조합해서 사용할 수 있다. 또한, 이들 수지의 주쇄 및/또는 측쇄에, 에틸렌글리콜, 프로필렌글리콜 등의 글리콜기, 카르복실기 및/또는 수산기가 부여되어 있어도 된다.
이들 중에서도, 고온 접착성, 내열성의 관점에서, 열가소성 수지는 이미드기를 갖는 수지인 것이 바람직하다. 이미드기를 갖는 수지로서, 예를 들어 폴리이미드 수지, 폴리아미드이미드 수지, 폴리에테르이미드 수지, 폴리우레탄이미드 수지, 폴리우레탄아미드이미드 수지, 실록산폴리이미드 수지 및 폴리에스테르이미드 수지로 이루어지는 군에서 선택되는 적어도 1종의 수지가 사용된다.
폴리이미드 수지는, 예를 들어 이하의 방법으로 합성할 수 있다. 테트라카르복실산 2무수물과 디아민을 공지의 방법으로 축합 반응시켜서 얻을 수 있다. 즉, 유기 용매에서, 테트라카르복실산 2무수물과 디아민을 등 몰로, 또는, 필요에 따라서 테트라카르복실산 2무수물의 합계 1.0mol에 대하여 디아민의 합계를 바람직하게는 0.5 내지 2.0mol, 보다 바람직하게는 0.8 내지 1.0mol의 범위에서 조성비를 조정(각 성분의 첨가 순서는 임의)하여, 반응 온도 80℃ 이하, 바람직하게는 0 내지 60℃에서 부가 반응시킨다. 반응이 진행함에 따라 반응액의 점도가 서서히 상승하고, 폴리이미드 수지의 전구체인 폴리아미드산이 생성된다. 또한, 수지 조성물의 제반 특성의 저하를 억제하기 위해서, 상기의 테트라카르복실산 2무수물은 무수 아세트산으로 재결정 정제 처리한 것이 바람직하다.
상기 축합 반응에서의 테트라카르복실산 2무수물과 디아민의 조성비에 대해서는, 테트라카르복실산 2무수물의 합계 1.0mol에 대하여 디아민의 합계가 2.0mol을 초과하면, 얻어지는 폴리이미드 수지에, 아민 말단의 폴리이미드 올리고머의 양이 많아지는 경향이 있어, 폴리이미드 수지의 중량 평균 분자량이 낮아져, 접착제 조성물의 내열성을 포함하는 다양한 특성이 충분하지 않게 되는 경향이 있다. 한편, 테트라카르복실산 2무수물의 합계 1.0mol에 대하여 디아민의 합계가 0.5mol 미만이면, 산 말단의 폴리이미드 수지 올리고머의 양이 많아지는 경향이 있어, 폴리이미드 수지의 중량 평균 분자량이 낮아져, 접착제 조성물의 내열성을 포함하는 다양한 특성이 충분하지 않게 되는 경향이 있다.
폴리이미드 수지는, 상기 반응물(폴리아미드산)을 탈수 폐환시켜서 얻을 수 있다. 탈수 폐환은, 가열 처리하는 열 폐환법, 탈수제를 사용하는 화학 폐환법 등으로 행할 수 있다.
폴리이미드 수지의 원료로서 사용되는 테트라카르복실산 2무수물로는 특별히 제한은 없으며, 예를 들어 피로멜리트산 2무수물, 3,3',4,4'-비페닐테트라카르복실산 2무수물, 2,2',3,3'-비페닐테트라카르복실산 2무수물, 2,2-비스(3,4-디카르복시페닐)프로판 2무수물, 2,2-비스(2,3-디카르복시페닐)프로판 2무수물, 1,1-비스(2,3-디카르복시페닐)에탄 2무수물, 1,1-비스(3,4-디카르복시페닐)에탄 2무수물, 비스(2,3-디카르복시페닐)메탄 2무수물, 비스(3,4-디카르복시페닐)메탄 2무수물, 비스(3,4-디카르복시페닐)술폰 2무수물, 3,4,9,10-페릴렌테트라카르복실산 2무수물, 비스(3,4-디카르복시페닐)에테르 2무수물, 벤젠-1,2,3,4-테트라카르복실산 2무수물, 3,4,3',4'-벤조페논테트라카르복실산 2무수물, 2,3,2',3'-벤조페논테트라카르복실산 2무수물, 3,3,3',4'-벤조페논테트라카르복실산 2무수물, 1,2,5,6-나프탈렌테트라카르복실산 2무수물, 1,4,5,8-나프탈렌테트라카르복실산 2무수물, 2,3,6,7-나프탈렌테트라카르복실산 2무수물, 1,2,4,5-나프탈렌테트라카르복실산 2무수물, 2,6-디클로로나프탈렌-1,4,5,8-테트라카르복실산 2무수물, 2,7-디클로로나프탈렌-1,4,5,8-테트라카르복실산 2무수물, 2,3,6,7-테트라클로로나프탈렌-1,4,5,8-테트라카르복실산 2무수물, 페난트렌-1,8,9,10-테트라카르복실산 2무수물, 피라진-2,3,5,6-테트라카르복실산 2무수물, 티오펜-2,3,5,6-테트라카르복실산 2무수물, 2,3,3',4'-비페닐테트라카르복실산 2무수물, 3,4,3',4'-비페닐테트라카르복실산 2무수물, 2,3,2',3'-비페닐테트라카르복실산 2무수물, 비스(3,4-디카르복시페닐)디메틸실란 2무수물, 비스(3,4-디카르복시페닐)메틸페닐실란 2무수물, 비스(3,4-디카르복시페닐)디페닐실란 2무수물, 1,4-비스(3,4-디카르복시페닐디메틸실릴)벤젠 2무수물, 1,3-비스(3,4-디카르복시페닐)-1,1,3,3-테트라메틸디시클로헥산 2무수물, p-페닐렌비스(트리멜리테이트 무수물), 에틸렌테트라카르복실산 2무수물, 1,2,3,4-부탄테트라카르복실산 2무수물, 데카히드로나프탈렌-1,4,5,8-테트라카르복실산 2무수물, 4,8-디메틸-1,2,3,5,6,7-헥사히드로나프탈렌-1,2,5,6-테트라카르복실산 2무수물, 시클로펜탄-1,2,3,4-테트라카르복실산 2무수물, 피롤리딘-2,3,4,5-테트라카르복실산 2무수물, 1,2,3,4-시클로부탄테트라카르복실산 2무수물, 비스(엑소-비시클로[2,2,1]헵탄-2,3-디카르복실산 2무수물, 비시클로-[2,2,2]-옥토-7-엔-2,3,5,6-테트라카르복실산 2무수물, 2,2-비스(3,4-디카르복시페닐)프로판 2무수물, 2,2-비스[4-(3,4-디카르복시페닐)페닐]프로판 2무수물, 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판 2무수물, 2,2-비스[4-(3,4-디카르복시페닐)페닐]헥사플루오로프로판 2무수물, 4,4'-비스(3,4-디카르복시페녹시)디페닐술피드 2무수물, 1,4-비스(2-히드록시헥사플루오로이소프로필)벤젠비스(트리멜리트산무수물), 1,3-비스(2-히드록시헥사플루오로이소프로필)벤젠비스(트리멜리트산무수물), 5-(2,5-디옥소테트라히드로푸릴)-3-메틸-3-시클로헥센-1,2-디카르복실산 2무수물, 테트라히드로푸란-2,3,4,5-테트라카르복실산 2무수물, 하기 화학식 (1)로 나타내는 테트라카르복실산 2무수물 등을 들 수 있다. 하기 화학식 (1)에서, a는 2 내지 20의 정수를 나타낸다.
Figure pct00013
상기 화학식 (1)로 나타내는 테트라카르복실산 2무수물은, 예를 들어 무수 트리멜리트산 모노클로라이드 및 대응하는 디올로부터 합성할 수 있으며, 구체적으로는 1,2-(에틸렌)비스(트리멜리테이트 무수물), 1,3-(트리메틸렌)비스(트리멜리테이트 무수물), 1,4-(테트라메틸렌)비스(트리멜리테이트 무수물), 1,5-(펜타메틸렌)비스(트리멜리테이트 무수물), 1,6-(헥사메틸렌)비스(트리멜리테이트 무수물), 1,7-(헵타메틸렌)비스(트리멜리테이트 무수물), 1,8-(옥타메틸렌)비스(트리멜리테이트 무수물), 1,9-(노나메틸렌)비스(트리멜리테이트 무수물), 1,10-(데카메틸렌)비스(트리멜리테이트 무수물), 1,12-(도데카메틸렌)비스(트리멜리테이트 무수물), 1,16-(헥사데카메틸렌)비스(트리멜리테이트 무수물), 1,18-(옥타데카메틸렌)비스(트리멜리테이트 무수물) 등을 들 수 있다.
또한, 테트라카르복실산 2무수물로는, 용제에 대한 양호한 용해성 및 내습성, 365nm 광에 대한 투명성을 부여하는 관점에서, 하기 화학식 (2) 또는 (3)으로 나타내는 테트라카르복실산 2무수물이 바람직하다.
Figure pct00014
이상과 같은 테트라카르복실산 2무수물은, 1종을 단독으로 또는 2종류 이상을 조합해서 사용할 수 있다.
상기 폴리이미드 수지의 원료로서 사용되는 그 밖의 디아민으로는 특별히 제한은 없으며, 예를 들어 o-페닐렌디아민, m-페닐렌디아민, p-페닐렌디아민, 3,3'-디아미노디페닐에테르, 3,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐에테르, 3,3'-디아미노디페닐메탄, 3,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐에테르메탄, 비스(4-아미노-3,5-디메틸페닐)메탄, 비스(4-아미노-3,5-디이소프로필페닐)메탄, 3,3'-디아미노디페닐디플루오로메탄, 3,4'-디아미노디페닐디플루오로메탄, 4,4'-디아미노디페닐디플루오로메탄, 3,3'-디아미노디페닐술폰, 3,4'-디아미노디페닐술폰, 4,4'-디아미노디페닐술폰, 3,3'-디아미노디페닐술피드, 3,4'-디아미노디페닐술피드, 4,4'-디아미노디페닐술피드, 3,3'-디아미노디페닐케톤, 3,4'-디아미노디페닐케톤, 4,4'-디아미노디페닐케톤, 2,2-비스(3-아미노페닐)프로판, 2,2'-(3,4'-디아미노디페닐)프로판, 2,2-비스(4-아미노페닐)프로판, 2,2-비스(3-아미노페닐)헥사플루오로프로판, 2,2-(3,4'-디아미노디페닐)헥사플루오로프로판, 2,2-비스(4-아미노페닐)헥사플루오로프로판, 1,3-비스(3-아미노페녹시)벤젠, 1,4-비스(3-아미노페녹시)벤젠, 1,4-비스(4-아미노페녹시)벤젠, 3,3'-(1,4-페닐렌비스(1-메틸에틸리덴))비스아닐린, 3,4'-(1,4-페닐렌비스(1-메틸에틸리덴))비스아닐린, 4,4'-(1,4-페닐렌비스(1-메틸에틸리덴))비스아닐린, 2,2-비스(4-(3-아미노페녹시)페닐)프로판, 2,2-비스(4-(3-아미노페녹시)페닐)헥사플루오로프로판, 2,2-비스(4-(4-아미노페녹시)페닐)헥사플루오로프로판, 비스(4-(3-아미노에녹시)페닐)술피드, 비스(4-(4-아미노에녹시)페닐)술피드, 비스(4-(3-아미노에녹시)페닐)술폰, 비스(4-(4-아미노에녹시)페닐)술폰, 3,3'-디히드록시-4,4'-디아미노비페닐, 3,5-디아미노벤조산 등의 방향족 디아민, 1,3-비스(아미노메틸)시클로헥산, 2,2-비스(4-아미노페녹시페닐)프로판, 하기 화학식 (8)로 나타내는 지방족 에테르디아민, 하기 화학식 (9)로 나타내는 실록산디아민 등을 들 수 있다.
상기 디아민 중에서도, 타 성분과의 상용성을 부여하는 점에서, 하기 화학식 (8)로 나타내는 지방족 에테르디아민이 바람직하고, 에틸렌글리콜 및/또는 프로필렌글리콜계 디아민이 보다 바람직하다. 하기 화학식 (8)에서, R1, R2 및 R3은 각각 독립적으로 탄소수 1 내지 10의 알킬렌기를 나타내고, b는 2 내지 80의 정수를 나타낸다.
Figure pct00015
이와 같은 지방족 에테르디아민으로서 구체적으로는, 선 테크노 케미컬(주)제 제파민 D-230, D-400, D-2000, D-4000, ED-600, ED-900, ED-2000, EDR-148, BASF(제) 폴리에테르아민 D-230, D-400, D-2000 등의 폴리옥시알킬렌디아민 등의 지방족 디아민을 들 수 있다. 이들 디아민은, 전체 디아민의 20몰% 이상인 것이 바람직하고, 타 배합 성분과의 상용성, 또한 열압착성과 고온 접착성을 고도로 양립시킬 수 있는 점에서 50몰% 이상인 것이 보다 바람직하다.
또한, 상기 디아민으로는, 실온에서의 밀착성, 접착성을 부여하는 점에서, 하기 화학식 (9)로 나타내는 실록산디아민이 바람직하다. 하기 화학식 (9)에서, R4 및 R9는 각각 독립적으로 탄소수 1 내지 5의 알킬렌기 또는 치환기를 가져도 좋은 페닐렌기를 나타내고, R5, R6, R7 및 R8은 각각 독립적으로 탄소수 1 내지 5의 알킬기, 페닐기 또는 페녹시기를 나타내고, d는 1 내지 5의 정수를 나타낸다.
Figure pct00016
이들 디아민은, 전체 디아민의 0.5 내지 80몰%로 하는 것이 바람직하고, 열압착성과 고온 접착성을 고도로 양립시킬 수 있는 점에서 1 내지 50몰%로 하는 것이 더욱 바람직하다. 0.5몰%를 하회하면 실록산디아민을 첨가한 효과가 작아지고, 80몰%를 상회하면 타 성분과의 상용성, 고온 접착성이 저하하는 경향이 있다.
상기 화학식 (9)로 나타내는 실록산디아민으로서 구체적으로는, 식 (9)에서의 d가 1인 것으로서, 1,1,3,3-테트라메틸-1,3-비스(4-아미노페닐)디실록산, 1,1,3,3-테트라페녹시-1,3-비스(4-아미노에틸)디실록산, 1,1,3,3-테트라페닐-1,3-비스(2-아미노에틸)디실록산, 1,1,3,3-테트라페닐-1,3-비스(3-아미노프로필)디실록산, 1,1,3,3-테트라메틸-1,3-비스(2-아미노에틸)디실록산, 1,1,3,3-테트라메틸-1,3-비스(3-아미노프로필)디실록산, 1,1,3,3-테트라메틸-1,3-비스(3-아미노부틸)디실록산, 1,3-디메틸-1,3-디메톡시-1,3-비스(4-아미노부틸)디실록산 등을 들 수 있고, d가 2인 것으로서, 1,1,3,3,5,5-헥사메틸-1,5-비스(4-아미노페닐)트리실록산, 1,1,5,5-테트라페닐-3,3-디메틸-1,5-비스(3-아미노프로필)트리실록산, 1,1,5,5-테트라페닐-3,3-디메톡시-1,5-비스(4-아미노부틸)트리실록산, 1,1,5,5-테트라페닐-3,3-디메톡시-1,5-비스(5-아미노펜틸)트리실록산, 1,1,5,5-테트라메틸-3,3-디메톡시-1,5-비스(2-아미노에틸)트리실록산, 1,1,5,5-테트라메틸-3,3-디메톡시-1,5-비스(4-아미노부틸)트리실록산, 1,1,5,5-테트라메틸-3,3-디메톡시-1,5-비스(5-아미노 펜틸)트리실록산, 1,1,3,3,5,5-헥사메틸-1,5-비스(3-아미노프로필)트리실록산, 1,1,3,3,5,5-헥사에틸-1,5-비스(3-아미노프로필)트리실록산, 1,1,3,3,5,5-헥사프로필-1,5-비스(3-아미노프로필)트리실록산 등을 들 수 있다.
상술한 디아민은, 1종을 단독으로 또는 2종 이상을 조합해서 사용할 수 있다.
상기 폴리이미드 수지는, 1종을 단독으로 또는 필요에 따라서 2종 이상을 혼합(블렌드)해서 사용할 수 있다.
폴리이미드 수지의 조성을 결정할 때는, 그의 Tg가 150℃ 이하가 되도록 설계하는 것이 바람직하다. 폴리이미드 수지의 원료인 디아민으로서, 상기 화학식 (8)로 나타내는 지방족 에테르디아민을 사용하는 것이 특히 바람직하다.
상기 폴리이미드 수지의 합성시에, 하기 화학식 (10), (11) 또는 (12)로 나타내는 화합물과 같은 단관능 산무수물 및/또는 단관능 아민을 축합 반응액에 투입함으로써, 폴리머 말단에 산무수물 또는 디아민 이외의 관능기를 도입할 수 있다. 또한, 이에 의해, 폴리머의 분자량을 낮게 하고, 접착제 수지 조성물의 점도를 저하시켜, 열압착성을 향상시킬 수 있다.
Figure pct00017
열경화성 수지는, 에폭시 수지의 경화를 촉진하는 기능을 갖는 이미다졸기 등의 관능기를 그의 주쇄 및/또는 측쇄에 갖고 있어도 좋다. 예를 들어, 이미다졸기를 갖는 폴리이미드 수지는, 예를 들어 폴리이미드 수지를 합성하기 위해 사용되는 디아민의 일부로서, 하기 화학식으로 나타내는 이미다졸기 함유의 디아민을 사용하는 방법에 의해 얻을 수 있다.
Figure pct00018
상기 폴리이미드 수지는, 균일하게 B 스테이지화할 수 있는 점에서, 30㎛의 막 두께로 성형되었을 때의 365nm에 대한 투과율이 10% 이상인 것이 바람직하고, 보다 저 노광량으로 B 스테이지화할 수 있는 점에서 20% 이상인 것이 더욱 바람직하다. 이러한 폴리이미드 수지는, 예를 들어 상기 화학식 (2)로 나타내는 산무수물과, 상기 화학식 (8)로 나타내는 지방족 에테르 디아민 및/또는 상기 화학식 (9)로 나타내는 실록산디아민을 반응시킴으로써 합성할 수 있다.
열가소성 수지로서, 점도 상승을 억제하고, 또한 접착제 조성물 중의 용해 잔여물을 저감하는 점에서, 상온(25℃)에서 액상인 것을 사용하는 것이 바람직하다. 이러한 열가소성 수지를 사용함으로써, 용제를 사용하지 않고 가열해서 반응시키는 것이 가능해져, 용제를 실질적으로 함유하지 않는 접착제 조성물에서는 용제 제거의 공정 삭감, 잔존 용제의 저감, 재침전 공정의 삭감 면에서 유용하다. 또한 액상 열가소성 수지는 반응로로부터의 취출도 용이하다. 이러한 액상 열가소성 수지로는 특별히 한정되지 않지만, 폴리부타디엔, 아크릴로니트릴?부타디엔 올리고머, 폴리이소프렌, 폴리부텐 등의 고무상 폴리머, 폴리올레핀, 아크릴 폴리머, 실리콘 폴리머, 폴리우레탄, 폴리이미드, 폴리아미드이미드 등을 들 수 있다. 그 중에서도 폴리이미드 수지가 바람직하게 사용된다.
액상의 폴리이미드 수지로는 예를 들어 상기의 산무수물과 지방족 에테르디아민이나 실록산디아민을 반응시킴으로써 얻어진다. 합성 방법으로는 용제를 가하지 않고, 지방족 에테르디아민이나 실록산디아민 중에 산무수물을 분산시켜 가열함으로써 얻어진다.
본 실시 형태의 접착제 조성물은, 필요에 따라서 증감제를 함유해도 좋다. 이 증감제로는, 예를 들어 캠포퀴논, 벤질, 디아세틸, 벤질디메틸케탈, 벤질디에틸케탈, 벤질디(2-메톡시에틸)케탈, 4,4'-디메틸벤질-디메틸케탈, 안트라퀴논, 1-클로로안트라퀴논, 2-클로로안트라퀴논, 1,2-벤즈안트라퀴논, 1-히드록시안트라퀴논, 1-메틸안트라퀴논, 2-에틸안트라퀴논, 1-브로모안트라퀴논, 티옥산톤, 2-이소프로필티옥산톤, 2-니트로티옥산톤, 2-메틸티옥산톤, 2,4-디메틸티옥산톤, 2,4-디에틸티옥산톤, 2,4-디이소프로필티옥산톤, 2-클로로-7-트리플루오로메틸티옥산톤, 티옥산톤-10,10-디옥시드, 티옥산톤-10-옥사이드, 벤조인메틸에테르, 벤조인에틸에테르, 이소프로필에테르, 벤조인이소부틸에테르, 벤조페논, 비스(4-디메틸아민페닐)케톤, 4,4'-비스디에틸아미노벤조페논, 아지드기를 포함하는 화합물 등을 들 수 있다. 이것들은 단독으로 또는 2종류 이상 병용해서 사용할 수 있다.
본 실시 형태의 접착제 조성물은, 필요에 따라서 열 라디칼 발생제를 함유해도 좋다. 열 라디칼 발생제로는 유기 과산화물이 바람직하다. 유기 과산화물로는, 1분간 반감기 온도가 80℃ 이상인 것이 바람직하고, 100℃ 이상인 것이 보다 바람직하고, 120℃ 이상인 것이 가장 바람직하다. 유기 과산화물은, 접착제 조성물의 조제 조건, 제막 온도, 경화(접합) 조건, 기타 프로세스 조건, 저장 안정성 등을 고려해서 선택된다. 사용 가능한 과산화물로는 특별히 한정되지 않지만, 예를 들어 2,5-디메틸-2,5-디(t-부틸퍼옥시헥산), 디쿠밀퍼옥사이드, t-부틸퍼옥시-2-에틸헥사네이트, t-헥실퍼옥시-2-에틸헥사네이트, 1,1-비스(t-부틸퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산, 비스(4-t-부틸시클로헥실)퍼옥시디카보네이트 등을 들 수 있으며, 이들 중의 1종을 단독으로, 또는 2종 이상을 혼합해서 사용할 수 있다. 유기 과산화물을 함유함으로써 노광에 잔존하고 있는 미반응 방사 중합성 화합물을 반응시킬 수 있어, 저 아웃 가스화, 고 접착화를 도모할 수 있다.
열 라디칼 발생제의 첨가량은, 방사 중합성 화합물의 전량에 대하여 0.01 내지 20질량%가 바람직하고, 0.1 내지 10질량%가 더욱 바람직하고, 0.5 내지 5질량%가 가장 바람직하다. 0.01질량% 이하이면 경화성이 저하하고, 그 첨가 효과가 작아지는 경향이 있고, 5질량%를 초과하면 아웃 가스량이 증가하거나 보존 안정성이 저하하는 경향이 있다.
열 라디칼 발생제로는, 반감기 온도가 80℃ 이상인 화합물이 바람직하다. 예를 들어, 퍼헥사 25B(니치유사제), 2,5-디메틸-2,5-디(t-부틸퍼옥시헥산)(1분간 반감기 온도:180℃), 퍼쿠밀 D(니치유사제), 디쿠밀퍼옥사이드(1분간 반감기 온도:175℃) 등을 들 수 있다.
본 실시 형태의 접착제 조성물에는, 보존 안정성, 프로세스 적응성 또는 산화 방지성을 부여하기 위해서, 퀴논류, 다가 페놀류, 페놀류, 포스파이트류, 유황류 등의 중합 금지제 또는 산화 방지제를, 경화성을 손상시키지 않는 범위에서 더 첨가해도 좋다.
접착제 조성물에는, 적절하게 필러를 함유시킬 수도 있다. 필러로는, 예를 들어 은분, 금분, 동분, 니켈분, 주석 등의 금속 필러, 알루미나, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 결정성 실리카, 비정성 실리카, 질화붕소, 티타니아, 유리, 산화철, 세라믹 등의 무기 필러, 카본, 고무계 필러 등의 유기 필러 등을 들 수 있고, 종류?형상 등에 관계없이 특별히 제한 없이 사용할 수 있다.
상기 필러는, 원하는 기능에 따라서 구분지어 사용할 수 있다. 예를 들어, 금속 필러는, 수지 조성물에 도전성, 열전도성, 틱소성 등을 부여할 목적으로 첨가되고, 비금속 무기 필러는, 접착제층에 열전도성, 픽업성(다이싱 테이프와의 박리 용이성), 저열팽창성, 저흡습성 등을 부여할 목적으로 첨가되고, 유기 필러는 접착제층에 인성 등을 부여할 목적으로 첨가된다.
이들 금속 필러, 무기 필러 또는 유기 필러는, 1종을 단독으로 또는 2종류 이상을 조합해서 사용할 수 있다. 그 중에서도, 반도체 장치용 접착 재료에 요구되는 도전성, 열전도성, 저흡습 특성, 절연성 등을 부여할 수 있는 점에서, 금속 필러, 무기 필러, 또는 절연성의 필러가 바람직하고, 무기 필러 또는 절연성 필러 중에서는, 수지 바니시에 대한 분산성이 양호하면서 또한 열시의 높은 접착력을 부여할 수 있는 점에서 실리카 필러가 보다 바람직하다.
상기 필러는, 평균 입자 직경이 10㎛ 이하이면서 최대 입자 직경이 30㎛ 이하인 것이 바람직하고, 평균 입자 직경이 5㎛ 이하이면서 최대 입자 직경이 20㎛ 이하인 것이 보다 바람직하다. 평균 입자 직경이 10㎛를 초과하면서 최대 입자 직경이 30㎛를 초과하면, 파괴 인성 향상의 효과를 충분히 얻을 수 없는 경향이 있다. 또한, 평균 입자 직경 및 최대 입자 직경의 하한은 특별히 제한은 없지만, 통상 모두 0.001㎛이다.
상기 필러의 함유량은, 부여하는 특성 또는 기능에 따라서 결정되지만, 수지 성분과 필러의 합계에 대하여 0 내지 50질량%가 바람직하고, 1 내지 40질량%가 보다 바람직하고, 3 내지 30질량%가 더욱 바람직하다. 필러를 증량시킴으로써, 저알파화, 저흡습화, 고탄성율화가 도모되어, 다이싱성(다이서 칼날에 의한 절단성), 와이어 본딩성(초음파 효율), 열시의 접착 강도를 유효하게 향상시킬 수 있다.
필러를 필요 이상으로 증량시키면, 점도가 상승하거나 열압착성이 손상되는 경향에 있기 때문에, 필러의 함유량은 상기의 범위 내에 수납하는 것이 바람직하다. 요구되는 특성의 균형을 잡기 위해 최적 필러 함유량을 결정한다. 필러를 사용한 경우의 혼합?혼련은, 통상의 교반기, 뇌궤기, 3개 롤, 볼밀 등의 분산기를 적절하게 조합해서 행할 수 있다.
접착제 조성물에는, 이종 재료 간의 계면 결합을 좋게 하기 위해서, 각종 커플링제를 첨가할 수도 있다. 커플링제로는, 예를 들어 실란계, 티탄계, 알루미늄계 등을 들 수 있고, 그 중에서도 효과가 높은 점에서 실란계 커플링제가 바람직하고, 에폭시기 등의 열경화성기나 메타크릴레이트 및/또는 아크릴레이트 등의 방사선 중합성기를 갖는 화합물이 보다 바람직하다. 또한, 상기 실란계 커플링제의 비점 및/또는 분해 온도는 150℃ 이상인 것이 바람직하고, 180℃ 이상인 것이 보다 바람직하고, 200℃ 이상인 것이 더욱 바람직하다. 즉, 200℃ 이상의 비점 및/또는 분해 온도에서, 또한 에폭시기 등의 열경화성기나 메타크릴레이트 및/또는 아크릴레이트 등의 방사선 중합성기를 갖는 실란계 커플링제가 가장 바람직하게 사용된다. 상기 커플링제의 사용량은, 그 효과나 내열성 및 비용의 면에서, 사용하는 전체 수지 조성물 100 질량부에 대하여 0.01 내지 20 질량부로 하는 것이 바람직하다.
접착제 조성물에는, 이온성 불순물을 흡착하여 흡습시의 절연 신뢰성을 좋게 하기 위해, 이온 포착제를 더 첨가할 수도 있다. 이러한 이온 포착제로는, 특별히 제한은 없으며, 예를 들어 트리아진티올 화합물, 페놀계 환원제 등의 구리가 이온화해서 녹는 것을 방지하기 위한 동해 방지제로서 알려진 화합물, 분말상의 비스머스계, 안티몬계, 마그네슘계, 알루미늄계, 지르코늄계, 칼슘계, 티탄계, 주석계 및 이것들의 혼합계 등의 무기 화합물을 들 수 있다. 구체예로는, 특별히 한정되지 않지만 토아고세이(주)제의 무기 이온 포착제, 상품명, IXE-300(안티몬계), IXE-500(비스머스계), IXE-600(안티몬, 비스머스 혼합계), IXE-700(마그네슘, 알루미늄 혼합계), IXE-800(지르코늄계), IXE-1100(칼슘계) 등이 있다. 이것들은 단독 혹은 2종 이상 혼합해서 사용할 수 있다. 상기 이온 포착제의 사용량은, 첨가에 의한 효과나 내열성, 비용 등의 면에서, 전체 수지 조성물 100 질량부에 대하여 0.01 내지 10 질량부가 바람직하다.
실시예
이하, 실시예를 들어 본 발명에 대해서 더욱 구체적으로 설명한다. 단, 본 발명은 이들 실시예에 한정되는 것이 아니다.
<열가소성 수지(폴리이미드 수지)>
(PI-1)
교반기, 온도계 및 질소 치환 장치를 구비한 플라스크 내에, 5,5'-메틸렌비스(안트라닐산(MBAA) 5.72g(0.02mol), 지방족 에테르 디아민(상품명 "D-400") 13.57g(0.03mol), 1,1,3,3-테트라메틸-1,3-비스(3-아미노프로필)디실록산(상품명 "BY16-871EG", 도레이 다우코닝(주)제) 2.48g(0.01mol) 및 1,4-부탄디올비스(3-아미노프로필)에테르(상품명 "B-12", 도쿄카세이제, 분자량 204.31) 8.17g(0.04mol)과, 용제인 NMP 110g을 함유시키고, 교반해서, 이들 디아민을 용제에 용해시켰다.
상기 플라스크를 얼음욕 중에서 냉각하면서, 4,4'-옥시디프탈산 2무수물(ODPA) 29.35g(0.09mol) 및 무수 트리멜리트산(TAA) 3.84g(0.02mol)을, 플라스크 내의 용액에 소량씩 첨가했다. 첨가 종료 후, 실온에서 5시간 교반했다. 그 후, 플라스크에 수분 수용기가 달린 환류 냉각기를 설치하고, 크실렌 70.5g을 가하여, 질소 가스를 불어 넣으면서 용액을 180℃로 승온시켜 5시간 보온하고, 물과 함께 크실렌을 공비 제거하여, 폴리이미드 수지 PI-1의 바니시를 얻었다. 폴리이미드 수지 PI-1의 GPC 측정을 행한 결과, 표준 폴리스티렌 환산의 중량 평균 분자량(Mw)은 21000이었다. 또한, 폴리이미드 수지 PI-1의 Tg는 55℃였다.
얻어진 폴리이미드 수지 PI-1의 바니시를 사용한 순수에 의한 재침전 정제를 3회 행하고, 진공 오븐을 사용해서 60℃에서 3일간 가열 건조하여, 폴리이미드 수지 PI-1의 고형물을 얻었다.
(PI-2)
교반기, 온도계 및 질소 치환 장치(질소 유입관)를 구비한 500mL 플라스크 내에, 폴리옥시프로필렌디아민(상품명 "D-2000", 분자량:약 2000, BASF제) 140g(0.07mol) 및 1,1,3,3-테트라메틸-1,3-비스(3-아미노프로필)디실록산(상품명 "BY16-871EG", 도레이 다우코닝(주)제) 3.72g(0.015mol)에, ODPA 31.0g(0.1mol)을, 플라스크 내의 용액에 소량씩 첨가했다. 첨가 종료 후, 실온에서 5시간 교반했다. 그 후, 플라스크에 수분 수용기가 달린 환류 냉각기를 설치하고, 질소 가스를 불어 넣으면서 용액을 180℃로 승온시켜 5시간 보온해서 물을 제거하여, 액상의 폴리이미드 수지 PI-2를 얻었다. 폴리이미드 수지 PI-2의 GPC 측정을 행한 결과, 표준 폴리스티렌 환산으로 중량 평균 분자량(Mw)은 40000이었다. 또한, 폴리이미드 수지 PI-2의 Tg는 20℃ 이하였다.
(PI-3)
교반기, 온도계 및 질소 치환 장치(질소 유입관)를 구비한 500mL 플라스크 내에, 폴리옥시프로필렌디아민(상품명 "D-2000", 분자량:약 2000, BASF제) 100g(0.05mol) 및 1,1,3,3-테트라메틸-1,3-비스(3-아미노프로필)디실록산(상품명 "BY16-871EG", 도레이 다우코닝(주)제) 3.72g(0.015mol), 2,4-디아미노-6-[2'-운데실이미다졸릴(1')]에틸-s-트리아진(상품명 "C11Z-A", 시코쿠카세이(주)제) 7.18g(0.02mol)에, ODPA 31.0g(0.1mol)을, 플라스크 내의 용액에 소량씩 첨가했다. 첨가 종료 후, 실온에서 5시간 교반했다. 그 후, 플라스크에 수분 수용기가 달린 환류 냉각기를 설치하고, 질소 가스를 불어 넣으면서 용액을 180℃로 승온시켜 5시간 보온해서 물을 제거하여, 액상의 폴리이미드 수지 PI-3을 얻었다. 폴리이미드 수지 PI-3의 GPC 측정을 행한 결과, 표준 폴리스티렌 환산으로 중량 평균 분자량(Mw)은 40000이었다. 또한, 폴리이미드 수지 PI-3의 Tg는 20℃ 이하였다.
접착제 조성물의 조제
상기에서 얻어진 폴리이미드 수지 PI-1, PI-2 및 PI-3을 사용하여, 하기 표 1에 나타내는 조성비(단위:질량부)로 각 성분을 배합하고, 실시예 1 내지 8 및 비교예 1 내지 6의 접착제 조성물을 얻었다.
표 1에서, 각 기호는 하기의 것을 의미한다.
(열경화성 수지)
?YDF-8170C: 토오토카세이사제, 비스페놀 F형 비스글리시딜에테르(5% 질량 감소 온도:270℃, 점도:1300mPa?s)
?630 LSD: 재팬 에폭시레진사제, 글리시딜아민형 에폭시 수지(5% 질량 감소 온도:240℃, 점도:600mPa?s)
(방사선 중합성 화합물)
?A-BPE4: 신나카무라화학공업사제, 에톡시화 비스페놀 A형 아크릴레이트(5% 질량 감소 온도:330℃, 점도:980mPa?s)
?M-140: 토아고세이사제, 2-(1,2-시클로헥사카르복시이미드)에틸아크릴레이트(5% 질량 감소 온도:200℃, 점도:450mPa?s)
?AMP-20GY: 신나카무라화학공업사제, 페녹시디에틸렌글리콜아크릴레이트(5% 질량 감소 온도:175℃, 점도:16mPa?s)
(경화 촉진제)
?2PZCNS-PW: 시코쿠카세이사제, 1-시아노에틸-2-페닐이미다졸리움트리멜리테이트(5% 질량 감소 온도:220℃, 평균 입자 직경:약 4㎛)
(광 개시제)
?I-651:치바 재팬사제, 2,2-디메톡시-1,2-디페닐에탄-1-온(5% 질량 감소 온도:170℃, i선 흡광 계수:400ml/gcm)
(열 라디칼 발생제)
?퍼쿠밀 D: 니치유사제, 디쿠밀퍼옥사이드(1분간 반감기 온도:175℃)
(도포 공정 용매)
?NMP: 간토화학사제, N-메틸-2-피롤리돈
Figure pct00019
접착제 조성물의 5% 중량 감소 온도(노광 후)
접착제 조성물을 실리콘 웨이퍼 상에 스핀 코트(2000rpm/10s, 4000rpm/20s)에 의해 도포하고, 얻어진 도막에, 이형 처리한 PET 필름을 라미네이트하여, 고정밀도 평행 노광기(오크제작소제, "EXM-1172-B-∞"(상품명))에 의해 1000mJ/cm2로 노광을 행했다. 노광 후의 접착제 조성물에 관해서, 시차열 열중량 동시 측정 장치(SII?나노테크놀로지사제, 상품명 "TG/DTA6300")를 사용하여, 승온 속도 10℃/min, 질소 플로우(400ml/분)의 조건에서 5% 중량 감소 온도를 측정했다.
접착제 조성물의 5% 중량 감소 온도(경화 후)
상기 방법과 마찬가지로 하여 얻어진 노광 후의 접착제 조성물을 오븐 중에서 120℃ 1시간, 계속해서 180℃ 3시간 가열함으로써 경화시키고, 얻어진 경화 후의 접착제 조성물에 관해서, 상기와 마찬가지의 조건에서 5% 중량 감소 온도를 측정했다.
점도
접착제 조성물의 25℃에서의 점도를, 도쿄계기 제조소제의 EHD형 회전 점도계를 사용해서 측정했다.
막 두께
접착제 조성물을 실리콘 웨이퍼 상에 스핀 코트(2000rpm/10s, 4000rpm/20s)에 의해 도포하고, 얻어진 도막(접착제층)에, 이형 처리한 PET 필름을 라미네이트하여, 고정밀도 평행 노광기(오크제작소제, "EXM-1172-B-∞"(상품명))에 의해 1000mJ/cm2로 노광을 행했다. 그 후, 표면 거칠기 측정기(고사카연구소제)를 사용해서 접착제층의 막 두께를 측정했다.
열압착성(전단 접착 강도)
접착제 조성물을 실리콘 웨이퍼 상에 스핀 코트(2000rpm/10s, 4000rpm/20s)에 의해 도포하고, 얻어진 도막에, 이형 처리한 PET 필름을 라미네이트하여, 고정밀도 평행 노광기(오크제작소제, "EXM-1172-B-∞"(상품명))에 의해 1000mJ/cm2로 노광을 행했다. 그 후, 3×3mm각의 실리콘 칩을 실리콘 웨이퍼로부터 잘라냈다. 잘라낸 접착제층 부착의 실리콘 칩을, 미리 준비한 5×5mm각의 실리콘 칩 상에 싣고, 100gf로 가압하면서, 120℃로 가열하면서 2초간 압착했다. 그 후, 120℃ 1시간, 계속해서 180℃ 3시간 오븐에서 가열하여 실리콘 칩끼리 접착된 샘플을 얻었다. 얻어진 샘플에 대해서, 전단 접착력 시험기 "Dage-4000"(상품명)을 사용하여 실온 및 260℃에서의 전단 접착력을 측정했다. 얻어진 측정값을 전단 접착 강도의 값으로 했다.
택 강도(표면 태크력)
접착제 조성물을 실리콘 웨이퍼 상에 스핀 코트(2000rpm/10s, 4000rpm/20s)에 의해 도포하고, 얻어진 도막(접착제층)에, 이형 처리한 PET 필름을 라미네이트하여, 고정밀도 평행 노광기(오크제작소제, "EXM-1172-B-∞"(상품명))에 의해 1000mJ/cm2로 노광을 행했다. 그 후, 레스카사제의 프로브 태킹 시험기를 사용하여, 프로브 직경:5.1mm, 박리 속도:10mm/s, 접촉 하중:100gf/cm2, 접촉 시간:1s의 조건에서, 30℃ 및 120℃에서의 접착제층 표면의 태크력을 측정했다.
Figure pct00020
1 : 반도체 웨이퍼 2 : 반도체 칩
4 : 점착 테이프(백그라인드 테이프) 5 : 접착제 조성물(접착제층)
6 : 점착 테이프(다이싱 테이프) 7 : 지지 부재
8 : 그라인드 장치 9 : 노광 장치
10 : 웨이퍼링 11 : 다이싱 블레이드
12 : 다이본드 장치 14 : 열반
16 : 와이어 17 : 밀봉재
100 : 반도체 장치 S1 : 반도체 웨이퍼의 회로면
S2 : 반도체 웨이퍼의 이면

Claims (10)

  1. 방사선 중합성 화합물과, 광 개시제와, 열경화성 수지를 함유하고, 반도체 칩을 접착하기 위해 사용되는 접착제 조성물이며,
    접착제층을 형성하고 있는 당해 접착제 조성물을 광 조사에 의해 B 스테이지화했을 때, 당해 접착제층 표면의 태크력이 30℃에서 200gf/cm2 이하이고, 120℃에서 200gf/cm2 이상인, 접착제 조성물.
  2. 제1항에 있어서, 광 조사에 의해 B 스테이지화되었을 때의 5% 중량 감소 온도가 150℃ 이상인, 접착제 조성물.
  3. 제1항에 있어서, 광 조사에 의해 B 스테이지화되기 전의 25℃에서의 점도가 10 내지 30000mPa?s인, 접착제 조성물.
  4. 제1항에 있어서, 당해 접착제 조성물에 의해 반도체 칩을 피착체에 접착했을 때, 상기 반도체 칩과 상기 피착체의 전단 접착 강도가 260℃에서 0.2MPa 이상인, 접착제 조성물.
  5. 제1항에 있어서, 광 조사에 의해 B 스테이지화된 후, 이어서 가열에 의해 경화되었을 때의 5% 중량 감소 온도가 260℃ 이상인, 접착제 조성물.
  6. 제1항에 있어서, 상기 방사선 중합성 화합물이 단관능 (메트)아크릴레이트를 포함하는, 접착제 조성물.
  7. 제1항에 있어서, 이미드기를 갖는 화합물을 함유하는, 접착제 조성물.
  8. 제6항에 있어서, 상기 단관능 (메트)아크릴레이트가 이미드기를 갖는 (메트)아크릴레이트를 포함하는, 접착제 조성물.
  9. 반도체 웨이퍼의 이면에 제1항 내지 제8항 중 어느 한 항의 접착제 조성물을 도포하는 공정과,
    도포된 상기 접착제 조성물을 광 조사에 의해 B 스테이지화하는 공정과,
    상기 반도체 웨이퍼를, B 스테이지화된 상기 접착제 조성물과 함께 절단해서 복수의 반도체 칩으로 잘라내는 공정과,
    상기 반도체 칩과 지지 부재 또는 다른 반도체 칩을, 그것들 사이에 상기 접착제 조성물을 끼워서 압착함으로써 접착하는 공정
    을 구비하는, 반도체 장치의 제조 방법.
  10. 제9항의 제조 방법에 의해 얻을 수 있는, 반도체 장치.
KR1020127012338A 2009-11-13 2010-11-10 접착제 조성물, 그것을 사용한 반도체 장치 및 그 제조 방법 KR20120066672A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-260410 2009-11-13
JP2009260410 2009-11-13

Publications (1)

Publication Number Publication Date
KR20120066672A true KR20120066672A (ko) 2012-06-22

Family

ID=43991654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127012338A KR20120066672A (ko) 2009-11-13 2010-11-10 접착제 조성물, 그것을 사용한 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20120256326A1 (ko)
JP (2) JP5035476B2 (ko)
KR (1) KR20120066672A (ko)
CN (1) CN102598234A (ko)
TW (1) TW201120171A (ko)
WO (1) WO2011058996A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9701874B2 (en) 2013-04-02 2017-07-11 Showa Denko K.K. Conductive adhesive, anisotropic conductive film, and electronic device using same
KR20170081131A (ko) * 2014-11-17 2017-07-11 세키스이가가쿠 고교가부시키가이샤 잉크젯용 광 및 열경화성 접착제, 반도체 장치의 제조 방법 및 전자 부품

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5916423B2 (ja) * 2011-02-17 2016-05-11 積水化学工業株式会社 異方性導電材料のｂステージ化物、異方性導電材料のｂステージ化物の製造方法、接続構造体及び接続構造体の製造方法
JP5742501B2 (ja) * 2011-06-17 2015-07-01 日立化成株式会社 接着剤層付き半導体チップの製造方法及び半導体装置の製造方法
DE102011118912A1 (de) * 2011-11-18 2013-05-23 Sram Deutschland Gmbh Umwerfereinrichtung für eine Fahrradschaltung, insbesondere hintere Umwerfereinrichtung
KR101375297B1 (ko) * 2011-12-22 2014-03-17 제일모직주식회사 반도체용 접착 조성물 및 이를 포함하는 접착 필름
JP5920232B2 (ja) * 2013-02-01 2016-05-18 信越化学工業株式会社 光硬化性樹脂組成物、光硬化性ドライフィルム、パターン形成方法及び電気・電子部品保護用皮膜の製造方法
US9337019B2 (en) 2013-11-19 2016-05-10 Sekisui Chemical Co., Ltd. Method for manufacturing electronic component, and electronic component
JP6355422B2 (ja) * 2014-05-16 2018-07-11 積水化学工業株式会社 インクジェット用光及び熱硬化性接着剤、電子部品の製造方法及び電子部品
JP6374722B2 (ja) * 2014-07-23 2018-08-15 積水化学工業株式会社 インクジェット用熱硬化性接着剤、半導体装置の製造方法及び電子部品
JP6457223B2 (ja) * 2014-09-16 2019-01-23 東芝メモリ株式会社 基板分離方法および半導体製造装置
JP6411184B2 (ja) * 2014-11-17 2018-10-24 積水化学工業株式会社 インクジェット用光及び熱硬化性接着剤、半導体装置の製造方法及び電子部品の製造方法
CN107109139A (zh) 2015-01-22 2017-08-29 积水化学工业株式会社 喷墨用粘接剂、半导体装置的制造方法及电子零件
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
JP6605846B2 (ja) 2015-06-03 2019-11-13 日東電工株式会社 マスキング用粘着テープ
JP6774032B2 (ja) * 2015-07-06 2020-10-21 三菱瓦斯化学株式会社 樹脂組成物、該樹脂組成物を用いたプリプレグ又はレジンシート並びにそれらを用いた積層板及びプリント配線板
US10721817B2 (en) * 2015-07-06 2020-07-21 Mitsubishi Gas Chemical Company, Inc. Resin composition, prepreg or resin sheet comprising the resin composition, and laminate and printed circuit board comprising them
TWI648347B (zh) 2017-11-01 2019-01-21 財團法人工業技術研究院 封裝材料與薄膜
TWI661022B (zh) * 2018-05-30 2019-06-01 律勝科技股份有限公司 接著劑組成物及其接著劑與硬化物

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068372B1 (ko) * 2005-07-05 2011-09-28 히다치 가세고교 가부시끼가이샤 감광성 접착제, 및 이것을 이용하여 얻어지는 접착 필름, 접착 시트, 접착제층 부착 반도체 웨이퍼, 반도체장치 및 전자부품
JP2007258508A (ja) * 2006-03-24 2007-10-04 Sumitomo Bakelite Co Ltd 半導体用接着剤、これを用いた半導体装置および半導体装置の製造方法
JP2007308694A (ja) * 2006-04-18 2007-11-29 Hitachi Chem Co Ltd 半導体用接着部材、半導体装置及び半導体装置の製造方法
US7915743B2 (en) * 2006-07-20 2011-03-29 Sekisui Chemical Co., Ltd. Adhesive for electronic components, method for manufacturing semiconductor chip laminate, and semiconductor device
JP5382484B2 (ja) * 2006-11-13 2014-01-08 住友ベークライト株式会社 接着剤層付き半導体素子の製造方法および半導体パッケージの製造方法
JP2008274269A (ja) * 2007-04-03 2008-11-13 Hitachi Chem Co Ltd 感光性接着剤組成物
CN101681104A (zh) * 2007-06-06 2010-03-24 日立化成工业株式会社 感光性粘结剂组合物、膜状粘结剂、粘结片、粘结剂图案的形成方法、具有粘结剂层的半导体晶片、半导体装置、以及半导体装置的制造方法
JP5115096B2 (ja) * 2007-08-22 2013-01-09 住友ベークライト株式会社 接着フィルム
JP5524465B2 (ja) * 2007-10-24 2014-06-18 日立化成株式会社 接着シート及びこれを用いた半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9701874B2 (en) 2013-04-02 2017-07-11 Showa Denko K.K. Conductive adhesive, anisotropic conductive film, and electronic device using same
KR20170081131A (ko) * 2014-11-17 2017-07-11 세키스이가가쿠 고교가부시키가이샤 잉크젯용 광 및 열경화성 접착제, 반도체 장치의 제조 방법 및 전자 부품

Also Published As

Publication number Publication date
CN102598234A (zh) 2012-07-18
JPWO2011058996A1 (ja) 2013-04-04
TW201120171A (en) 2011-06-16
US20120256326A1 (en) 2012-10-11
WO2011058996A1 (ja) 2011-05-19
JP5035476B2 (ja) 2012-09-26
JP2012177123A (ja) 2012-09-13

Similar Documents

Publication Publication Date Title
KR20120066672A (ko) 접착제 조성물, 그것을 사용한 반도체 장치 및 그 제조 방법
JP5737185B2 (ja) 半導体装置、半導体装置の製造方法及び接着剤層付き半導体ウェハ
KR101014483B1 (ko) 접착제 조성물, 필름상 접착제, 접착시트, 및 그것을이용한 반도체장치
JP5732815B2 (ja) 感光性接着剤組成物、並びにそれを用いたフィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、接着剤層付透明基板、及び半導体装置。
JP5505421B2 (ja) フィルム状接着剤の製造方法、接着シート並びに半導体装置及びその製造方法
JP6045772B2 (ja) 感光性接着剤組成物、フィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、半導体装置、及び半導体装置の製造方法
US20100295190A1 (en) Photosensitive adhesive composition, film-like adhesive, adhesive sheet, method for forming adhesive pattern, semiconductor wafer with adhesive layer, semiconductor device and method for manufacturing semiconductor device
JP6436081B2 (ja) 感光性樹脂組成物、フィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ及び半導体装置
WO2010024087A1 (ja) 感光性接着剤組成物、並びにそれを用いたフィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ及び半導体装置
KR20120024723A (ko) 감광성 접착제, 및 그것을 이용한 필름상 접착제, 접착 시트, 접착제 패턴, 접착제층 부착 반도체 웨이퍼 및 반도체 장치
JP5484792B2 (ja) 接着剤組成物、接着シート及び半導体装置
WO2011058998A1 (ja) 液状半導体用接着剤組成物、半導体装置及び半導体装置の製造方法
JP2013179272A (ja) 太陽電池モジュールの製造方法、及び樹脂組成物
JP5742501B2 (ja) 接着剤層付き半導体チップの製造方法及び半導体装置の製造方法
JP5668413B2 (ja) 半導体装置の製造方法
JP5477389B2 (ja) 半導体用接着剤組成物、半導体装置及び半導体装置の製造方法
WO2012073972A1 (ja) 接着剤層付き半導体ウェハ、半導体装置の製造方法及び半導体装置
JP2013004813A (ja) 半導体用積層シート、接着剤層付き半導体チップの製造方法及び半導体装置の製造方法
JP5696772B2 (ja) 接着剤組成物、接着シート及び半導体装置
WO2012017955A1 (ja) 接着剤層付き半導体ウェハの製造方法、感光性接着剤及び半導体装置
JP2009141008A (ja) 半導体装置及びその製造方法、並びに、感光性接着フィルム
JP6113401B2 (ja) 接着フィルム付き半導体チップの製造方法及び半導体装置の製造方法
JP2012238700A (ja) 接着剤層付き半導体ウェハの製造方法、半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application