KR20120032229A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120032229A
KR20120032229A KR1020100093756A KR20100093756A KR20120032229A KR 20120032229 A KR20120032229 A KR 20120032229A KR 1020100093756 A KR1020100093756 A KR 1020100093756A KR 20100093756 A KR20100093756 A KR 20100093756A KR 20120032229 A KR20120032229 A KR 20120032229A
Authority
KR
South Korea
Prior art keywords
insulating layer
trench
pattern portion
circuit board
printed circuit
Prior art date
Application number
KR1020100093756A
Other languages
English (en)
Other versions
KR101184006B1 (ko
Inventor
홍주표
권영도
김진구
문선희
이동진
박승욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100093756A priority Critical patent/KR101184006B1/ko
Priority to US13/235,110 priority patent/US8624128B2/en
Publication of KR20120032229A publication Critical patent/KR20120032229A/ko
Application granted granted Critical
Publication of KR101184006B1 publication Critical patent/KR101184006B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 상기 인쇄회로기판은, 일면에 제1 패턴부가 형성된 제1 절연층; 상기 제1 절연층의 일면에 상기 제1 패턴부의 적어도 일부를 따라 오목하게 형성되는 제1 트렌치(trench); 및 상기 제1 패턴부를 커버하도록 상기 제1 절연층의 일면에 적층되는 제2 절연층을 포함한다. 이 때, 상기 제1 트렌치는 상기 제2 절연층에 의해 채워진다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로 인쇄회로기판은 코어기판의 표면에 회로패턴을 형성하고, 그 위에 절연층을 적층한 다음, 다시 절연층의 표면에 회로패턴을 형성하는 공정을 통해 제조된다. 이러한 공정을 반복하여 진행하게 되면, 원하는 층 수를 갖는 다층인쇄회로기판을 제조할 수 있게 된다.
이러한 인쇄회로기판에 있어서 사용 중에 제품의 신뢰성이 확보되기 위해서는, 회로패턴이 코어기판 및 절연층에서 박리되거나, 그 자체에 크랙이 발생하는 문제를 해결하여야 한다.
그런데, 종래의 인쇄회로기판은, 회로패턴의 면적에 비하여 코어기판의 면적이 상대적으로 넓고 연속적이어서, 코어기판의 전체 강성 및 팽창 정도가 배선회로의 열응력을 유발하게 되고, 이러한 열응력은 결과적으로 회로패턴의 박리, 크랙 등의 불량을 야기시켰다.
본 발명은 회로패턴이 형성된 부분의 열팽창 정도를 감소시켜 회로패턴에 발생되는 스트레스를 감소시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 일면에 제1 패턴부가 형성된 제1 절연층; 상기 제1 절연층의 일면에 상기 제1 패턴부의 적어도 일부를 따라 오목하게 형성되는 제1 트렌치(trench); 및 상기 제1 패턴부를 커버하도록 상기 제1 절연층의 일면에 적층되는 제2 절연층; - 이 때, 상기 제1 트렌치는 상기 제2 절연층에 의해 채워짐-을 포함하는 인쇄회로기판이 제공된다.
여기서, 상기 제1 절연층과 제2 절연층의 재료는 상이할 수 있다.
여기서, 상기 제2 절연층의 일면에 형성되는 제2 패턴부; 상기 제2 절연층의 일면에 상기 제2 패턴부의 적어도 일부를 따라 오목하게 형성되는 제2 트렌치; 및 상기 제2 패턴부를 커버하도록 상기 제2 절연층의 일면에 적층되는 제3 절연층; - 이 때, 상기 제2 트렌치는 상기 제3 절연층에 의해 채워짐 - 을 더 포함할 수 있다.
또한, 상기 제1 절연층은 코어기판일 수 있다.
상기 제1 패턴부는 서로 이격되는 복수의 배선라인을 포함할 수 있으며, 이 때, 상기 제1 트렌치는 상기 복수의 배선라인 사이에 형성될 수 있다. 또한, 상기 복수의 배선라인 사이의 거리는 일정하지 않으며, 상기 제1 트렌치의 폭은 상기 복수의 배선라인 사이의 거리에 따라 변화할 수도 있다.
상기 제1 패턴부는 기능적으로 구분되는 복수의 파트를 포함할 수 있으며, 상기 제1 패턴부는 서로 이웃하는 파트들의 경계를 따라 형성될 수 있다. 한편, 상기 제1 트렌치는 상기 복수의 파트 중 적어도 어느 하나를 둘러싸도록 형성될 수도 있다.
한편, 상기 제1 절연층은, 베이스층; 및 상기 베이스층 상에 형성되는 매개층을 포함하며, 이 때, 상기 제1 패턴부와 상기 제1 트렌치는 상기 매개층에 형성될 수 있다.
본 발명의 다른 측면에 따르면, 제1 절연층의 일면에 제1 패턴부를 형성하는 단계; 상기 제1 절연층의 일면에 상기 제1 패턴부의 적어도 일부를 따라 오목하게 형성되는 제1 트렌치(trench)를 형성하는 단계; 및 상기 제1 패턴부를 커버하도록 상기 제1 절연층의 일면에 제2 절연층을 적층하는 단계; - 이 때, 상기 제1 트렌치는 상기 제2 절연층에 의해 채워짐 - 을 포함하는 인쇄회로기판 제조방법이 제공된다.
상기 제1 트렌치를 형성하는 단계는 레이저 가공을 통해 수행될 수 있으며, 상기 제1 절연층과 제2 절연층의 재료는 상이할 수 있다.
또한, 상기 제2 절연층의 일면에 제2 패턴부를 형성하는 단계; 상기 제2 절연층의 일면에 상기 제2 패턴부의 적어도 일부를 따라 오목하게 형성되는 제2 트렌치를 형성하는 단계; 및 상기 제2 패턴부를 커버하도록 상기 제2 절연층의 일면에 제3 절연층을 적층하는 단계; - 이 때, 상기 제2 트렌치는 상기 제3 절연층에 의해 채워짐 - 을 포함할 수도 있다.
상기 제1 패턴부는 서로 이격되는 복수의 배선라인을 포함할 수 있으며, 이 때, 상기 제1 트렌치는 상기 복수의 배선라인 사이에 형성될 수 있다. 또한, 상기 복수의 배선라인 사이의 거리는 일정하지 않으며, 상기 제1 트렌치의 폭은 상기 복수의 배선라인 사이의 거리에 따라 변화할 수도 있다.
상기 제1 패턴부는 기능적으로 구분되는 복수의 파트를 포함할 수 있으며, 상기 제1 패턴부는 서로 이웃하는 파트들의 경계를 따라 형성될 수 있다. 한편, 상기 제1 트렌치는 상기 복수의 파트 중 적어도 어느 하나를 둘러싸도록 형성될 수도 있다.
한편, 상기 제1 절연층은, 베이스층; 및 상기 베이스층 상에 형성되는 매개층을 포함하며, 이 때, 상기 제1 패턴부와 상기 제1 트렌치는 상기 매개층에 형성될 수 있다.
본 발명의 바람직한 실시예에 따르면, 넓은 면적의 절연층에 회로패턴을 따라 마련되는 트렌치를 형성함으로써, 회로패턴이 형성된 부분의 열팽창 정도를 감소시켜 회로패턴에 발생되는 스트레스를 감소시킬 수 있다.
도 1은 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타내는 단면도.
도 2는 본 발명의 일 측면에 따른 인쇄회로기판의 다른 실시예를 나타내는 단면도.
도 3은 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타내는 평면도.
도 4 및 도 5는 본 발명의 일 측면에 따른 인쇄회로기판의 다른 실시예를 나타내는 평면도.
도 6은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 순서도.
도 7 내지 도 12는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 공정도.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타내는 단면도이다. 도 1을 참조하면, 제1 절연층(100), 제1 패턴부(110), 제1 트렌치(120), 제2 절연층(200), 제2 패턴부(210), 제2 트렌치(220), 제3 절연층(300) 등이 도시되어 있다.
도 1에 도시된 바와 같이, 본 실시예에 따른 인쇄회로기판은 일면에 제1 패턴부(110)가 형성된 제1 절연층(100); 상기 제1 절연층(100)의 일면에 상기 제1 패턴부(110)의 적어도 일부를 따라 오목하게 형성되는 제1 트렌치(120); 및 상기 제1 패턴부(110)를 커버하도록 상기 제1 절연층(100)의 일면에 적층되는 제2 절연층(200)을 포함한다. 이 때, 상기 제1 트렌치(120)는 상기 제2 절연층(200)에 의해 채워진다.
이러한 본 실시예에 따르면, 표면에 제1 패턴부(110)가 형성된 제1 절연층(100)에 제1 패턴부(110)를 따라 형성되는 제1 트렌치(120)를 형성시킴으로써, 열에 의해 제1 절연층(100)이 팽창하는 경우 제1 트렌치(120) 및 이를 채우는 제2 절연층(200)에 의하여 국부적으로 팽창의 연속성을 차단할 수 있게 된다. 그 결과 제1 절연층(100)의 강성을 감소시킬 수 있게 되고, 팽창에 의해 제1 패턴부(110)에 가해지는 스트레스를 감소시킬 수 있게 된다.
여기서, 제1 패턴부(110) 및 제1 트렌치(120)가 형성되는 제1 절연층(100)은 에폭시 수지에 유리섬유 또는 탄소섬유 등과 같은 보강재가 함침된 코어기판일 수 있으며, 다층인쇄회로기판에서 각 층간 절연 기능을 수행하는 개별 절연층일 수도 있다. 뿐만 아니라, 제1 절연층(100)은 세라믹, 실리콘을 사용하는 기판, 인터포져일 수도 있다.
한편, 도 2에 도시된 바와 같이, 상기 제1 절연층(100)은 베이스층(100A)과, 상기 베이스층(100A) 상에 형성되는 매개층(100B)을 포함할 수 있다. 경우에 따라 제1 절연층(100)으로 이용되는 기판 자재의 표면에 조도를 형성하기에 어려운 문제가 발생할 수 있으며, 이 경우 제1 절연층(100)에 제1 패턴부(110)를 형성하기 어려울 수도 있다.
이 경우, 도 2에 도시된 바와 같이 베이스층(100A) 상에 매개층(100B)이 형성되어 있는 구조의 자재를 이용하게 되면, 매개층(100B)에 조도를 용이하게 형성할 수 있게 되어, 전술한 문제점을 해결할 수 있게 된다. 이 때, 제1 패턴부(110)와 제1 트렌치(120)는 매개층(100B)에 형성될 수 있다.
베이스층(100A)으로는 동박적층판(CCL), 실리콘 기판, LCP 기판 등이 이용될 수 있으며, 매개층(100B)으로는 폴리이미드, 포토레지스터, 벤조사이클로부텐(BCB) 등이 이용될 수 있다.
제1 절연층(100)과 제2 절연층(200)의 재료가 상이한 경우, 제1 절연층(100)에 형성되는 제1 트렌치(120)는 재료 간의 스트레스 버퍼 역할을 수행할 수도 있게 된다.
한편, 도 1에 도시된 바와 같이, 상기 제2 절연층(200)의 일면에 형성되는 제2 패턴부(210); 상기 제2 절연층(200)의 일면에 상기 제2 패턴부(210)의 적어도 일부를 따라 오목하게 형성되는 제2 트렌치(220); 및 상기 제2 패턴부(210)를 커버하도록 상기 제2 절연층(200)의 일면에 적층되는 제3 절연층(300)을 더 포함할 수도 있다. 이 때, 상기 제2 트렌치(220)는 상기 제3 절연층(300)에 의해 채워진다. 즉, 패턴을 따라 트렌치가 형성되는 구조가 다층인쇄회로기판의 각 층에서 반복적으로 구현될 수도 있는 것이다.
다른 한편, 도 3에 도시된 바와 같이, 제1 패턴부(110)는 서로 이격되는 복수의 배선라인(110A, 110B)을 포함할 수 있으며, 이 때, 제1 트렌치(120)는 복수의 배선라인(110A, 110B) 사이에 형성될 수도 있다.
여기서, 복수의 배선라인(110A, 110B) 사이의 거리가 일정하지 않은 경우, 제1 트렌치의 폭은 복수의 배선라인(110A, 110B) 사이의 거리에 따라 함께 변화할 수도 있다. 즉, 도 3에 도시된 바와 같이 서로 이웃하는 배선라인(110A, 110B)들이 균일한 간격으로 배치되다가 일단부에서 서로 멀어지는 방향으로 굴곡지는 경우, 배선라인(110A, 110B)이 굴곡된 부분에서는 사이 공간이 커지게 된다. 이 때, 이들에 대한 스트레스 버퍼 역할을 보다 충실하게 하기 위해, 배선라인(110A, 110B) 사이의 공간이 커진 영역에 형성되는 제1 트렌치(120B)의 폭은 그렇지 않은 영역에 형성된 제1 트렌치(120A)의 폭보다 확장될 수 있는 것이다.
다른 한편, 도 4에 도시된 바와 같이 제1 패턴부(110)가 기능적으로 구분되는 복수의 파트(110-1, 110-2)를 포함하는 경우, 제1 패턴부(110)는 서로 이웃하는 파트(110-1, 110-2)들의 경계를 따라 형성될 수도 있다. 예를 들어 디지털 신호를 주고 받는 디지털 파트(110-1)와, 아날로그 신호를 주고 받는 RF 파트(110-2)가 제1 절연층(100) 상에 함께 배치되는 경우, 이들 사이에 제1 트렌치(120)가 형성됨으로써, 이들에 가해지는 스트레스를 완화시킬 수 있게 된다.
뿐만 아니라, 제1 트렌치(120-1, 120-2, 120-3, 120-4, 120-5)는 도 5에 도시된 바와 같이, 복수의 파트(110-1, 110-2, 110-3, 110-4, 110-5) 중 적어도 어느 하나를 둘러싸도록 형성될 수도 있다.
이상에서는 본 발명의 일 측면에 따른 인쇄회로기판의 구조에 대해 설명하였으며, 이하에서는 이러한 인쇄회로기판을 제조하는 방법에 대해 도 6 내지 도 12를 참조하여 설명하도록 한다.
도 6은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 순서도이고, 도 7 내지 도 12는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 일 실시예를 나타내는 공정도이다. 도 7 내지 도 12를 참조하면, 제1 절연층(100), 베이스층(100A), 매개층(100B), 제1 패턴부(110), 제1 트렌치(120), 제2 절연층(200), 제2 패턴부(210), 제2 트렌치(220), 제3 절연층(300) 등이 도시되어 있다.
먼저, 도 7에 도시된 바와 같이, 제1 절연층(100)의 일면에 제1 패턴부(110)를 형성한다(S10). 본 실시예에서는 제1 절연층(100)으로 베이스층(100A)과 매개층(100B)이 적층된 구조의 자재를 이용하도록 한다. 그러나 반드시 이에 한정되는 것은 아니며, 제1 절연층(100)으로 에폭시 수지에 유리섬유 또는 탄소섬유 등과 같은 보강재가 함침된 코어기판, 또는 다층인쇄회로기판에서 각 층간 절연 기능을 수행하는 개별 절연층을 이용할 수도 있다. 뿐만 아니라, 제1 절연층(100)은 세라믹, 실리콘을 사용하는 기판, 인터포져일 수도 있음은 물론이다.
이러한 제1 절연층(100)에 제1 패턴부(110)를 형성하기 위하여, 도금 공정을 진행할 수도 있고, 금속박막을 적층한 후 이를 선택적으로 에칭하는 방법을 이용할 수도 있다. 뿐만 아니라, 잉크젯 헤드 및 도전성 잉크를 이용하여 제1 절연층(100) 상에 직접 인쇄하는 방법을 이용할 수도 있을 것이다.
그리고 나서, 도 8에 도시된 바와 같이, 제1 절연층(100)의 일면에 제1 패턴부(110)의 적어도 일부를 따라 오목하게 형성되는 제1 트렌치(120)를 형성한다(S20). 도 8에는 매개층(100B)에만 제1 트렌치(120)가 형성된 모습이 도시되어 있으나, 필요에 따라 베이스층(100A)에도 제1 트렌치(120)가 형성될 수도 있을 것이다. 제1 절연층(100)에 제1 트렌치(120)를 형성하기 위하여 엑시머 레이저 등을 이용한 레이저 가공법을 이용할 수 있다. 이 밖에도 다양한 건식 에칭, 습식 에칭 등과 같은 방법을 이용할 수도 있을 것이다.
이 때, 도 3에 도시된 바와 같이, 제1 패턴부(110)가 서로 이격되는 복수의 배선라인(110A, 110B)을 포함할 수 있고, 제1 트렌치(120A, 120B)가 복수의 배선라인(110A, 110B) 사이에 형성될 수 있음은 앞서 설명한 바와 같다. 또한, 복수의 배선라인(110A, 110B) 사이의 거리가 일정하지 않은 경우, 제1 트렌치(120A, 120B)의 폭이 복수의 배선라인(110A, 110B) 사이의 거리에 따라 변화할 수 있음 역시 전술한 바와 같다.
한편, 도 4에 도시된 바와 같이, 제1 패턴부(110)가 기능적으로 구분되는 복수의 파트(110-1, 110-2)를 포함하는 경우, 제1 트렌치(120)가 서로 이웃하는 파트(110-1, 110-2)들의 경계를 따라 형성될 수도 있다. 뿐만 아니라, 도 5에 도시된 바와 같이, 제1 트렌치(120-1, 120-2, 120-3, 120-4, 120-5)가 복수의 파트(110-1, 110-2, 110-3, 110-4, 110-5) 중 적어도 어느 하나를 둘러싸도록 형성될 수도 있음 역시 전술한 바와 같다.
그리고 나서, 도 9에 도시된 바와 같이, 제1 패턴부(110)를 커버하도록 제1 절연층(100)의 일면에 제2 절연층(200)을 적층한다(S30). 이 때, 상기 제1 트렌치(120)는 상기 제2 절연층(200)에 의해 채워진다. 제1 절연층(100)과 제2 절연층(200), 보다 구체적으로 매개층(100B)과 제2 절연층의 재료가 상이한 경우, 제1 절연층(100)에 형성되는 제1 트렌치(120)는 재료 간의 스트레스 버퍼 역할을 수행할 수 있게 된다.
이 후, 제2 절연층(200)의 일면에 제2 패턴부(210)를 형성하고(S40, 도 10 참조), 제2 절연층(200)의 일면에 상기 제2 패턴부(210)의 적어도 일부를 따라 오목하게 형성되는 제2 트렌치(220)를 형성한 후(S50, 도 11 참조), 제2 패턴부(210)를 커버하도록 제2 절연층(200)의 일면에 제3 절연층(300)을 적층할 수도 있다(S60, 도 12 참조). 이 때, 제2 트렌치(220)는 제3 절연층(300)에 의해 채워진다.
이상의 공정을 통하여, 다층 인쇄회로기판에서 회로패턴과 트렌치의 형성 구조가 반복적으로 구현되도록 할 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
100: 제1 절연층
110: 제1 패턴부
120: 제1 트렌치
200: 제2 절연층
210: 제2 패턴부
220: 제2 트렌치
300: 제3 절연층

Claims (19)

  1. 일면에 제1 패턴부가 형성된 제1 절연층;
    상기 제1 절연층의 일면에 상기 제1 패턴부의 적어도 일부를 따라 오목하게 형성되는 제1 트렌치(trench); 및
    상기 제1 패턴부를 커버하도록 상기 제1 절연층의 일면에 적층되는 제2 절연층; - 이 때, 상기 제1 트렌치는 상기 제2 절연층에 의해 채워짐
    을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 절연층과 상기 제2 절연층의 재료는 상이한 것을 특징으로 하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제2 절연층의 일면에 형성되는 제2 패턴부;
    상기 제2 절연층의 일면에 상기 제2 패턴부의 적어도 일부를 따라 오목하게 형성되는 제2 트렌치; 및
    상기 제2 패턴부를 커버하도록 상기 제2 절연층의 일면에 적층되는 제3 절연층; - 이 때, 상기 제2 트렌치는 상기 제3 절연층에 의해 채워짐
    을 더 포함하는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 제1 절연층은 코어기판인 것을 특징으로 하는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 제1 패턴부는 서로 이격되는 복수의 배선라인을 포함하며,
    상기 제1 트렌치는 상기 복수의 배선라인 사이에 형성되는 것을 특징으로 하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 복수의 배선라인 사이의 거리는 일정하지 않으며,
    상기 제1 트렌치의 폭은 상기 복수의 배선라인 사이의 거리에 따라 변화하는 것을 특징으로 하는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 제1 패턴부는 기능적으로 구분되는 복수의 파트를 포함하며,
    상기 제1 패턴부는 서로 이웃하는 파트들의 경계를 따라 형성되는 것을 특징으로 하는 인쇄회로기판.
  8. 제1항에 있어서,
    상기 제1 패턴부는 기능적으로 구분되는 복수의 파트를 포함하며,
    상기 제1 트렌치는 상기 복수의 파트 중 적어도 어느 하나를 둘러싸도록 형성되는 것을 특징으로 하는 인쇄회로기판.
  9. 제1항에 있어서,
    상기 제1 절연층은
    베이스층; 및
    상기 베이스층 상에 형성되는 매개층을 포함하며,
    상기 제1 패턴부와 상기 제1 트렌치는 상기 매개층에 형성되는 것을 특징으로 하는 인쇄회로기판.
  10. 제1 절연층의 일면에 제1 패턴부를 형성하는 단계;
    상기 제1 절연층의 일면에 상기 제1 패턴부의 적어도 일부를 따라 오목하게 형성되는 제1 트렌치(trench)를 형성하는 단계; 및
    상기 제1 패턴부를 커버하도록 상기 제1 절연층의 일면에 제2 절연층을 적층하는 단계; - 이 때, 상기 제1 트렌치는 상기 제2 절연층에 의해 채워짐
    를 포함하는 인쇄회로기판 제조방법.
  11. 제10항에 있어서,
    상기 제1 절연층과 상기 제2 절연층의 재료는 상이한 것을 특징으로 하는 인쇄회로기판 제조방법.
  12. 제10항에 있어서,
    상기 제1 트렌치를 형성하는 단계는 레이저 가공을 통해 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  13. 제10항에 있어서,
    상기 제2 절연층의 일면에 제2 패턴부를 형성하는 단계;
    상기 제2 절연층의 일면에 상기 제2 패턴부의 적어도 일부를 따라 오목하게 형성되는 제2 트렌치를 형성하는 단계; 및
    상기 제2 패턴부를 커버하도록 상기 제2 절연층의 일면에 제3 절연층을 적층하는 단계; - 이 때, 상기 제2 트렌치는 상기 제3 절연층에 의해 채워짐
    를 더 포함하는 인쇄회로기판 제조방법.
  14. 제10항에 있어서,
    상기 제1 절연층은 코어기판인 것을 특징으로 하는 인쇄회로기판 제조방법.
  15. 제10항에 있어서,
    상기 제1 패턴부는 서로 이격되는 복수의 배선라인을 포함하며,
    상기 제1 트렌치는 상기 복수의 배선라인 사이에 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  16. 제15항에 있어서,
    상기 복수의 배선라인 사이의 거리는 일정하지 않으며,
    상기 제1 트렌치의 폭은 상기 복수의 배선라인 사이의 거리에 따라 변화하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  17. 제10항에 있어서,
    상기 제1 패턴부는 기능적으로 구분되는 복수의 파트를 포함하며,
    상기 제1 패턴부는 서로 이웃하는 파트들의 경계를 따라 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  18. 제10항에 있어서,
    상기 제1 패턴부는 기능적으로 구분되는 복수의 파트를 포함하며,
    상기 제1 트렌치는 상기 복수의 파트 중 적어도 어느 하나를 둘러싸도록 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  19. 제10항에 있어서,
    상기 제1 절연층은
    베이스층; 및
    상기 베이스층 상에 형성되는 매개층을 포함하며,
    상기 제1 패턴부와 상기 제1 트렌치는 상기 매개층에 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020100093756A 2010-09-28 2010-09-28 인쇄회로기판 및 그 제조방법 KR101184006B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100093756A KR101184006B1 (ko) 2010-09-28 2010-09-28 인쇄회로기판 및 그 제조방법
US13/235,110 US8624128B2 (en) 2010-09-28 2011-09-16 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093756A KR101184006B1 (ko) 2010-09-28 2010-09-28 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120032229A true KR20120032229A (ko) 2012-04-05
KR101184006B1 KR101184006B1 (ko) 2012-09-19

Family

ID=45869475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093756A KR101184006B1 (ko) 2010-09-28 2010-09-28 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US8624128B2 (ko)
KR (1) KR101184006B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190103670A (ko) 2018-02-28 2019-09-05 (주) 테크윈 축전식 탈염 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102207272B1 (ko) * 2015-01-07 2021-01-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044627A (ja) 1999-08-02 2001-02-16 Ibiden Co Ltd 配線基板の製造方法及び配線基板
JP2003046225A (ja) 2001-07-30 2003-02-14 Nippon Mektron Ltd プリント配線板の製造法
SG107584A1 (en) * 2002-04-02 2004-12-29 Micron Technology Inc Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks
JP4340578B2 (ja) * 2004-04-09 2009-10-07 富士通株式会社 部品実装基板及び部品実装構造
JP4346541B2 (ja) 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法
JP2006179606A (ja) * 2004-12-21 2006-07-06 Nitto Denko Corp 配線回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190103670A (ko) 2018-02-28 2019-09-05 (주) 테크윈 축전식 탈염 장치

Also Published As

Publication number Publication date
US20120073861A1 (en) 2012-03-29
US8624128B2 (en) 2014-01-07
KR101184006B1 (ko) 2012-09-19

Similar Documents

Publication Publication Date Title
KR101323541B1 (ko) 다층 배선기판
JP2018504776A (ja) プリント回路基板のための高速インターコネクト
JP2011097052A (ja) 多層硬軟性印刷回路基板及びその製造方法
JP5607710B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP4757079B2 (ja) 配線回路基板およびその製造方法
JP2007129178A (ja) ソルダーマスクを形成する方法とソルダーマスクを有する配線基板
JP2004502296A (ja) バイアのない印刷回路板
JP2009188379A (ja) 配線回路基板
KR101184006B1 (ko) 인쇄회로기판 및 그 제조방법
JP5539800B2 (ja) 配線基板の中間製品及び配線基板の製造方法
JP4845705B2 (ja) プリント配線基板、その製造方法および電子機器
JP2008275409A (ja) プローブカード
JP2011243751A (ja) 回路基板およびその製造方法
JP2005244108A (ja) 配線基板、及び配線基板の製造方法
US20160073505A1 (en) Manufacturing method of multilayer flexible circuit structure
KR101003391B1 (ko) 인쇄회로기판의 홀 가공방법
JP6195514B2 (ja) 配線基板およびその製造方法
JP4934101B2 (ja) 配線回路基板の製造方法
JP2007096097A (ja) 電子部品素子及びその集合基板並びに電子部品素子の製造方法
JP2006032513A (ja) 回路基板および電子機器
KR102090926B1 (ko) 임베디드 타입 다층인쇄회로기판 제조 방법
JP5129041B2 (ja) 配線回路基板およびその製造方法
US10993333B2 (en) Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
KR100649705B1 (ko) 인쇄회로기판
JP2006253372A (ja) 多層プリント配線基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8