KR20120031901A - 패턴 기판과 패턴 기판을 구비한 발광 다이오드 - Google Patents

패턴 기판과 패턴 기판을 구비한 발광 다이오드 Download PDF

Info

Publication number
KR20120031901A
KR20120031901A KR1020110096505A KR20110096505A KR20120031901A KR 20120031901 A KR20120031901 A KR 20120031901A KR 1020110096505 A KR1020110096505 A KR 1020110096505A KR 20110096505 A KR20110096505 A KR 20110096505A KR 20120031901 A KR20120031901 A KR 20120031901A
Authority
KR
South Korea
Prior art keywords
microns
recesses
light emitting
concave
pattern substrate
Prior art date
Application number
KR1020110096505A
Other languages
English (en)
Other versions
KR101287590B1 (ko
Inventor
동싱우
후아 홍 레이
팅 린 웨이
Original Assignee
내셔날 충싱 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔날 충싱 유니버시티 filed Critical 내셔날 충싱 유니버시티
Publication of KR20120031901A publication Critical patent/KR20120031901A/ko
Application granted granted Critical
Publication of KR101287590B1 publication Critical patent/KR101287590B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 패턴 기판과 패턴 기판을 구비한 발광 다이오드에 관한 것으로, 에피택셜 방식으로(epitaxially) 발광 다이오드를 형성하기 위한 패턴 기판(2)이 상면(21)과; 간격을 두고 떨어져 있고, 각각이 상기 상면(21)으로부터 아래쪽을 향해 만들어지고 오목 경계벽(22)에 의해 경계를 나타내며, 상기 오목 경계벽(22)은 바닥면(23)과 상기 바닥면(23)으로부터 상기 상면(21)까지 확장된 가장자리 벽면(24)을 구비하는 복수의 오목부(25); 및 각각이 상기 오목부(25)들 각각의 오목 경계벽(22)의 바닥면(23)으로부터 위쪽으로 돌출되는 복수의 돌출부(26)로 구성된다.
상기 패턴 기판(2)을 구비한 발광 다이오드(5)가 상기 패턴 기판(2)의 상면(21)에 에피택셜 방식으로 형성된 에피택셜층 유닛(3); 및 상기 에피택셜층 유닛(3)에 전기적으로 연결된 전극 유닛(4);으로 구성된다.

Description

패턴 기판과 패턴 기판을 구비한 발광 다이오드{PATTERNED SUBSTRATE AND LIGHT-EMITTING DIODE HAVING THE SAME}
본 발명은 패턴이 형성된 기판(Patterned substrate)(이하, 패턴 기판이라 함)과 패턴 기판을 구비한 발광 다이오드 관한 것이다.
발광 다이오드(LED; Light-Emitting Diode)는 디스플레이의 백라이트 모듈과 신호등, 조명 기구 등으로 널리 이용되고 있다. LED가 조명용이나 광 에너지 공급용 광원으로 쓰일 때, 충분한 휘도가 LED의 기본 요건들 중에 하나이다.
그러므로, LED의 불충분한 휘도의 문제를 해결하기 위하여, 본 출원의 발명자는 타이완 특허번호 I236773호로 공표된 발광 소자(light-emitting element)를 제안한 바 있다. 도 1과 도 2를 참조하면, 상기 발광 소자는 주로 사파이어로 만들어진 기판(11)과 상기 기판(11) 위에 형성된 에피택셜층(epitaxial layer) 유닛(12), Ti/Al/Ti/Au 접촉 전극(13), 및 Ni/Au 접촉 전극(14)을 포함한다.
상기 기판(11)은 패턴이 형성되고, 상면(111) 및, 상기 상면(111)으로부터 아래쪽을 향해 만들어지고 서로 떨어져 간격을 두고 있는 복수의 오목부(112)를 구비한다. 상기 각각의 오목부(112)는 1.5 미크론의 깊이와 3 미크론의 지름을 가지는 바닥면을 가진다. 상기 오목부(112)들 중 인접한 오목부의 중심과 중심 사이의 거리는 3 미크론 이상(예컨대, 5 미크론)이다.
주로 GaN 물질로 만들어진 상기 에피택셜층 유닛(12)은 상기 기판(11)의 상면(111) 위에 형성되고 상기 오목부(112)를 메운다. 상기 에피택셜층 유닛(12)은, 바닥에서부터 꼭대기까지, 상기 기판(11)의 상면(111) 위에 형성되고 상기 오목부(112)를 메우는 n-타입 반도체층(121)과, 부분적으로 상기 n-타입 반도체층(121)을 커버하고 미리 정해진 파장 범위로 빛을 방출할 수 있는 발광층(122), 및 상기 발광층(122)을 커버하는 p-타입 반도체층(123)을 포함한다.
상기 Ti/Al/Ti/Au 접촉 전극(13)과 Ni/Au 접촉 전극(14)은 각각 상기 n-타입 반도체층(121)과 상기 p-타입 반도체층(123) 위에 배치되고, 상기 에피택셜층 유닛(12)으로 전기를 공급하기 위해 사용된다.
외부 전기가 상기 Ti/Al/Ti/Au 접촉 전극(13)과 Ni/Au 접촉 전극(14)에 가해진 후, 이 전기는 상기 n-타입 반도체층(121)과 상기 p-타입 반도체층(123) 및 상기 발광층(122)으로 흘러 빛을 외부로 방출하는 광 에너지로 변한다.
상기 발광층(122)으로부터 상기 기판(11) 쪽을 향하는 빛이 상기 상면(111)과 상기 기판(11)의 오목부(112)로 이동하면, 이 빛은 한번 이상 상기 상면(111)과 상기 오목부(112)들에 의해 반사될 수 있다. 따라서, 상기 발광 소자의 휘도가 패턴 기판이 없는 발광 소자 보다 더 높다.
다른 한편, 상기 오목부(112)들은 상기 에피택셜층 유닛(12)의 결함과 전위(dislocation)를 능률적으로 줄일 수 있다. 그러므로, 상기 발광 소자의 내부 양자 효율이 향상될 수 있고, 그로 인해 상기 발광 소자의 휘도가 증대된다.
상기 패턴 기판(11)은 상기 에피택셜층 유닛(12)의 특성을 능률적으로 개선할 수 있고 빛의 이동 경로를 변경할 수 있기 때문에, 상기 기판(11) 위의 패턴을 달리함으로써 상기 발광 소자의 휘도를 더 향상시키기 위한 연구들이 계속해서 진행중이다.
그러므로, 본 발명의 목적은 패턴 기판과 상기 패턴 기판을 구비하고 비교적 고휘도를 가지는 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따르면, 에피택셜 방식으로(epitaxially) 발광 다이오드를 형성하기 위한 패턴 기판은, 상면과; 각각이 상기 상면으로부터 아래쪽을 향해 만들어지고 간격을 두고 떨어져 있으며, 각각이 오목 경계벽에 의해 경계를 나타내고, 상기 오목 경계벽은 바닥면과 상기 바닥면으로부터 상기 상면까지 확장되는 가장자리 벽면을 구비하는 복수의 오목부; 및 각각이 상기 오목부들 각각의 오목 경계벽의 바닥면으로부터 위쪽으로 돌출되는 복수의 돌출부;로 구성된다.
본 발명의 다른 실시예에 따르면, 발광 다이오드는, 상면과; 각각이 상기 상면으로부터 아래쪽을 향해 만들어지고 간격을 두고 떨어져 있으며, 각각이 오목 경계벽에 의해 경계를 나타내고, 상기 오목 경계벽은 바닥면과 상기 바닥면으로부터 상기 상면까지 확장되는 가장자리 벽면을 구비하는 복수의 오목부; 및 각각이 상기 오목부들 각각의 오목 경계벽의 바닥면으로부터 위쪽으로 돌출되는 복수의 돌출부;를 포함하는 패턴 기판과; 상기 패턴 기판의 상면에 에피택셜 방식으로 형성되는 에피택셜층 유닛; 및 상기 에피택셜층 유닛에 전기적으로 연결되는 전극 유닛;으로 구성된다.
본 발명은 오목부들과 돌출부들을 구비한 패턴 기판을 이용하므로, 에피택셜층 유닛의 결함과 전위가 줄어들 수 있다. 게다가, 상기 에피택셜층 유닛으로부터 방출되는 빛은 상기 패턴 기판에 의해 더 능률적인 방식으로 반사되고 회절될 수 있고, 이에 따라서 본 발명의 발광 다이오드의 휘도를 증대하는 결과를 초래한다.
첨부하는 도면을 참조하면, 본 발명의 다른 특징과 장점이 하기의 본 발명의 바람직한 실시예의 상세한 설명에서 자명해질 것이다.
도 1은 종래의 패턴 기판의 평면도이다.
도 2는 도 1의 패턴 기판을 구비한 발광 다이오드의 개략도이다.
도 3은 본 발명에 따른 패턴 기판의 바람직한 실시예의 평면도이다.
도 4는 도 3의 패턴 기판의 단면도이다.
도 5는 본 발명에 따른 패턴 기판을 구비한 발광 다이오드의 바람직한 실시예의 개략도이다.
도 6a는 도 2에 나타낸 종래의 발광 다이오드의 광도분포(candlepower distribution curve) 곡선이다.
도 6b는 도 5에 나타낸 발광 다이오드의 광도분포 곡선이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 더욱 상세하게 설명한다.
도 3과 도 4를 참조하면, 본 발명에 따른 에피택셜 방식으로 발광 다이오드를 형성하기 위한 패턴 기판(2)의 바람직한 실시예는 사파이어 구조를 가지고, 사파이어(0001) 표면이 있는 상면(21)과, 간격을 두고 떨어져 있는 복수의 오목부(25), 및 복수의 돌출부(26)로 구성된다.
각각의 오목부(25)는 상기 상면(21)으로부터 아래쪽을 향해 만들어지고 오목 경계벽(22)에 의해 경계를 나타낸다. 상기 오목 경계벽(22)은 말단 모서리(231)를 구비한 바닥면(23)과 상기 바닥면(23)의 말단 모서리(231)로부터 상기 상면(21)까지 확장된 가장자리 벽면(24)을 구비한다. 각각의 돌출부(26)는 상기 오목부(25)들 각각의 오목 경계벽(22)의 바닥면(23)으로부터 위쪽으로 돌출된다.
이 실시예에서, 상기 각각의 오목부(25)의 바닥면(23)은 상기 상면(21)에 평행한 원형의 표면이고, 따라서 또한 사파이어(0001) 표면이다. 상기 오목부(25)들 각각의 가장자리 벽면(24)은 상기 상면(21)으로부터 바닥면(23)을 향하여 폭이 점점 가늘어지는 원형의 단면을 가진다. 상기 오목부(25)들 각각은 끝을 잘라버린 원뿔 형상이다. 상기 바닥면(23)들 각각은 2 미크론에서부터 7 미크론까지의 지름 범위를 가진다. 상기 오목부(25)들 각각의 바닥면(23)은 상기 상면(21)에서부터의 깊이가 0.5 미크론에서부터 5 미크론까지의 범위를 가진다. 상기 오목부(25)들 중 인접한 오목부의 중심과 중심 사이의 거리는 각각의 바닥면(23)의 지름보다 더 작지 않다.
상기 돌출부(26)들 각각은 상기 바닥면(23)으로부터 상면(21)을 향하여 폭이 점점 가늘어지는 원형의 단면을 가지고, 따라서 끝을 잘라버린 원뿔 형상이다. 상기 돌출부(26)들 각각은 7 미크론보다 크지 않는 지름을 가지는 최대 단면을 가지며, 상기 오목부(25)들 각각의 오목 경계벽(22)의 가장자리 벽면(24)으로부터 떨어져 간격을 두고 있다. 게다가, 상기 돌출부(26)들 각각은 상기 바닥면(23)의 깊이보다 크지 않고 상기 바닥면(23)의 깊이의 이분의 일보다 큰 높이를 가진다. 그러므로, 상기 돌출부(26)들 각각은 상기 상면(21)으로부터 외부로 돌출되지 않는다.
상기 오목부(25)들과 돌출부(26)들은 다음과 같이 형성된다.
어레이에 배열된 복수의 동심원 패턴을 구비한 마스크가 사파이어(0001) 표면을 가지는 사파이어 기판의 상면(21) 위에 배치되고, 뒤이어 상기 사파이어 기판에 상기 오목부(25)들과 돌출부(26)들을 형성하기 위한 드라이 에칭이 이루어진다. 동심원들의 패턴을 구비한 상기 마스크를 이용하면, 상기 돌출부(26)들 각각이 상기 바닥면(23) 각각의 기하학적 중심 위에 형성된다. 위에서부터 상기 패턴 기판(2)을 볼 때, 상기 가장자리 벽면(24)과 바닥면(23) 및 상기 돌출부(26)는 동심원 모양을 하고 있다(도 3 참조).
상기 바닥면(23)의 단면과 가장자리 벽면(24) 및 상기 돌출부(26)는 원형으로 제한되지 않는다는 것을 주목해야 하며, 사각형 또는 육각형과 같이 다른 다각형 형상일 수도 있다.
도 5를 참조하면, 에피택셜 방식으로 상기 패턴 기판(2) 위에 에피택셜층 유닛(3)을 형성한 후와 상기 에피택셜층 유닛(3) 위에 전극 유닛(4)을 형성한 후, 본 발명에 따른 발광 다이오드(5)의 바람직한 실시예가 완성된다. 상기 패턴 기판(2)은 이미 설명한 바와 같고, 그 상세한 설명은 간결함을 위해 반복하지 않는다.
상기 에피택셜층 유닛(3)은 Ⅲ 족 및 V 족 원소를 포함하는 반도체 콤파운드(compound)로 만들어진다.
상기 에피택셜층 유닛(3)은 GaN 계열 반도체 물질로 만들어지고, 바닥에서부터 꼭대기까지, 상기 기판(2)의 상면(21) 위에 형성되고 상기 오목부(25)에 있는 공간을 메우는 n-타입 반도체층(31)과, 발광층(32), 및 p-타입 반도체층(33)을 포함한다. 상기 n-타입과 p-타입 반도체층(31,33)은 각각 n-GaN과 p-GaN 반도체층이다.
상기 전극 유닛(4)은 각각 상기 n-타입과 p-타입 반도체층(31,33) 위에 형성되어 전기적으로 연결되는 제1 및 제2전극(41,42)을 가지고, 외부 전원(도시하지 않음)에 전기적으로 연결되도록 만들어진다.
상기 전극 유닛(4)이 외부 전원에 연결될 때, 전기 에너지가 상기 n-타입과 p-타입 반도체층(31,33)을 통해 상기 발광층(32)으로 전달되어, 상기 발광층(32)에 의해 광 에너지로 변하고, 이에 따라서 빛이 방출된다.
상기 발광층(32)으로부터 상기 p-타입 반도체층(33)을 향하는 빛은 상기 제2전극(42)을 통해 이동하여 외부로 방출된다. 다른 한편, 상기 발광층(32)으로부터 상기 n-타입 반도체층(31)을 향하는 빛은 상기 상면(21)과 가장자리 벽면(24), 바닥면(23), 및 상기 돌출부(26)에 의해 반사되고 회절되어 위쪽으로 이동한다. 상기 오목부(25)에 형성된 돌출부(26)를 이용하면, 본 발명의 발광 다이오드(5)가 도 1에 나타낸 패턴 기판(11)을 구비한 종래의 발광 소자의 휘도 이상으로 우수한 휘도를 발휘한다.
도 6a는 도 1에 나타낸 바와 같이 패턴 기판(11)을 이용한 종래의 발광 소자의 광도분포 곡선으로, 종래의 발광 소자가 1.8 mW/sr의 방사 강도(radiant intensity)를 가지고 있음을 나타내고 있다. 도 6b는 본 발명의 발광 다이오드의 광도분포 곡선으로, 본 발명의 발광 다이오드가 2.0 mW/sr의 방사 강도(radiant intensity)를 가지고 있음을 나타내고 있다. 도 6a와 도 6b으로부터의 결과는 본 발명의 발광 다이오드(5)의 휘도(방사 강도)가 종래의 발광 소자의 휘도의 약 10퍼센트 가까이 더 크다는 사실을 보여준다.
상기 오목부(25)들과 돌출부(26)들을 구비한 상기 패턴 기판(2)을 이용하면, 상기 에피택셜층 유닛(3)의 결함과 전위가 줄어들 수 있다. 게다가, 상기 에피택셜층 유닛(3)으로부터 방출되는 빛은 상기 패턴 기판(2)에 의해 더 능률적인 방식으로 반사되고 회절될 수 있고, 이에 따라서 본 발명의 발광 다이오드(5)의 휘도를 증대하는 결과를 초래한다.
본 발명이 비록 가장 실용적이고 바람직한 실시예를 고려한 것과 관련하여 언급되고 있기는 하지만, 본 발명은 상기한 실시예에 한정되지 않고 그 정신과 가장 광범위한 해석의 범위 및 동등한 방식 안에 포함되는 다양한 방식을 커버함을 의미하는 것으로 이해된다.
11: 기판 111: 상면
112: 오목부 12: 에피택셜층 유닛
121: n-타입 반도체층 122: 발광층
123: p-타입 반도체층 13: Ti/Al/Ti/Au 접촉 전극
14: Ni/Au 접촉 전극 2: 기판
21: 상면 22: 오목 경계벽
23: 바닥면 231: 말단 모서리
24: 가장자리 벽면 25: 오목부
26: 돌출부 3: 에피택셜층 유닛
31: n-타입 반도체층 32: 발광층
33: p-타입 반도체층 4: 전극 유닛
41: 제1전극 42: 제2전극
5: 발광 다이오드

Claims (13)

  1. 에피택셜 방식으로 발광 다이오드를 형성하기 위해,
    상면(21)과;
    간격을 두고 떨어져 있고, 각각이 상기 상면(21)으로부터 아래쪽을 향해 만들어지고 오목 경계벽(22)에 의해 경계를 나타내며, 상기 오목 경계벽(22)은 바닥면(23)과 상기 바닥면(23)으로부터 상기 상면(21)까지 확장된 가장자리 벽면(24)을 구비하는 복수의 오목부(25); 및
    각각이 상기 오목부(25)들 각각의 오목 경계벽(22)의 바닥면(23)으로부터 위쪽으로 돌출되는 복수의 돌출부(26);
    로 구성되는 것을 특징으로 하는 패턴 기판.
  2. 제 1 항에 있어서, 상기 오목부(25)들 각각의 오목 경계벽(22)의 바닥면(23)은 2 미크론에서부터 7 미크론까지의 지름 범위를 가지고, 상기 오목부(25)들 중 인접한 오목부의 중심과 중심 사이의 거리는 각각의 바닥면(23)의 지름보다 더 작지 않은 것을 특징으로 하는 패턴 기판.
  3. 제 1 항에 있어서, 상기 돌출부(26)들 각각은 7 미크론보다 크지 않는 지름을 가지는 최대 단면을 가지며, 상기 오목부(25)들 각각의 오목 경계벽(22)의 가장자리 벽면(24)으로부터 떨어져 간격을 두고 있는 것을 특징으로 하는 패턴 기판.
  4. 제 1 항에 있어서, 상기 오목부(25)들 각각의 바닥면(23)은 상기 상면(21)에서부터의 깊이가 0.5 미크론에서부터 5 미크론까지의 범위를 가지는 것을 특징으로 하는 패턴 기판.
  5. 제 4 항에 있어서, 상기 돌출부(26)들 각각은 상기 바닥면(23)의 깊이보다 크지 않고 상기 바닥면(23)의 깊이의 이분의 일보다 큰 높이를 가지는 것을 특징으로 하는 패턴 기판.
  6. 제 1 항에 있어서, 사파이어로 만들어지고, 상기 상면(21)과 상기 오목부(25)들 각각의 바닥면(23)이 사파이어(0001) 표면으로 된 것을 특징으로 하는 패턴 기판.
  7. 상면(21)과; 간격을 두고 떨어져 있고, 각각이 상기 상면(21)으로부터 아래쪽을 향해 만들어지고 오목 경계벽(22)에 의해 경계를 나타내며, 상기 오목 경계벽(22)은 바닥면(23)과 상기 바닥면(23)으로부터 상기 상면(21)까지 확장된 가장자리 벽면(24)을 구비하는 복수의 오목부(25); 및 각각이 상기 오목부(25)들 각각의 오목 경계벽(22)의 바닥면(23)으로부터 위쪽으로 돌출되는 복수의 돌출부(26);를 포함하는 패턴 기판(2)과;
    상기 패턴 기판(2)의 상면(21)에 에피택셜 방식으로 형성된 에피택셜층 유닛(3); 및
    상기 에피택셜층 유닛(3)에 전기적으로 연결된 전극 유닛(4);
    으로 구성되는 것을 특징으로 하는 패턴 기판을 구비한 발광 다이오드.
  8. 제 7 항에 있어서, 상기 오목부(25)들 각각의 오목 경계벽(22)의 바닥면(23)은 2 미크론에서부터 7 미크론까지의 지름 범위를 가지고, 상기 오목부(25)들 중 인접한 오목부의 중심과 중심 사이의 거리는 각각의 바닥면(23)의 지름보다 더 작지 않은 것을 특징으로 하는 패턴 기판을 구비한 발광 다이오드.
  9. 제 7 항에 있어서, 상기 돌출부(26)들 각각은 7 미크론보다 크지 않는 지름을 가지는 최대 단면을 가지며, 상기 오목부(25)들 각각의 오목 경계벽(22)의 가장자리 벽면(24)으로부터 떨어져 간격을 두고 있는 것을 특징으로 하는 패턴 기판을 구비한 발광 다이오드.
  10. 제 7 항에 있어서, 상기 오목부(25)들 각각의 바닥면(23)은 상기 상면(21)에서부터의 깊이가 0.5 미크론에서부터 5 미크론까지의 범위를 가지는 것을 특징으로 하는 패턴 기판을 구비한 발광 다이오드.
  11. 제 7 항에 있어서, 상기 돌출부(26)들 각각은 상기 바닥면(23)의 깊이보다 크지 않고 상기 바닥면(23)의 깊이의 이분의 일보다 큰 높이를 가지는 것을 특징으로 하는 패턴 기판을 구비한 발광 다이오드.
  12. 제 7 항에 있어서, 상기 패턴 기판(2)은 사파이어로 만들어지고, 상기 상면(21)과 상기 오목부(25)들 각각의 바닥면(23)이 사파이어(0001) 표면으로 된 것을 특징으로 하는 패턴 기판을 구비한 발광 다이오드.
  13. 제 7 항에 있어서, 상기 에피택셜층 유닛(3)은 Ⅲ 족 및 V 족 원소를 포함하는 반도체 콤파운드(compound)로 만들어지는 것을 특징으로 하는 패턴 기판을 구비한 발광 다이오드.
KR1020110096505A 2010-09-27 2011-09-23 패턴 기판과 패턴 기판을 구비한 발광 다이오드 KR101287590B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099132589 2010-09-27
TW099132589A TW201214802A (en) 2010-09-27 2010-09-27 Patterned substrate and LED formed using the same

Publications (2)

Publication Number Publication Date
KR20120031901A true KR20120031901A (ko) 2012-04-04
KR101287590B1 KR101287590B1 (ko) 2013-07-18

Family

ID=45869758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110096505A KR101287590B1 (ko) 2010-09-27 2011-09-23 패턴 기판과 패턴 기판을 구비한 발광 다이오드

Country Status (4)

Country Link
US (1) US9142719B2 (ko)
JP (1) JP2012074701A (ko)
KR (1) KR101287590B1 (ko)
TW (1) TW201214802A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體，及其製作方法
CN102769082B (zh) * 2012-07-02 2015-04-29 杭州士兰明芯科技有限公司 图形化衬底及其形成方法及用于制作所述衬底的掩膜版
CN105531833B (zh) * 2013-05-15 2018-01-30 皇家飞利浦有限公司 具有衬底中的散射特征的led
WO2014199851A1 (ja) * 2013-06-10 2014-12-18 旭化成イーマテリアルズ株式会社 半導体発光装置
CN104362235B (zh) * 2014-11-11 2017-12-22 杭州士兰明芯科技有限公司 一种图形化衬底及其制作方法
CN108550673B (zh) * 2018-03-20 2019-12-31 华灿光电（浙江）有限公司 图形化衬底、外延片及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3374878B2 (ja) * 1994-09-02 2003-02-10 三菱電機株式会社 半導体エッチング方法
EP1378949A4 (en) * 2001-03-21 2006-03-22 Mitsubishi Cable Ind Ltd LIGHT-EMITTING SEMICONDUCTOR ELEMENT
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP4232585B2 (ja) * 2003-09-17 2009-03-04 豊田合成株式会社 発光装置
KR100601138B1 (ko) * 2004-10-06 2006-07-19 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자 및 그 제조 방법
CN100576587C (zh) * 2005-04-13 2009-12-30 皇家飞利浦电子股份有限公司 用于led的结构化衬底
US7342261B2 (en) * 2005-05-16 2008-03-11 Dong-Sing Wuu Light emitting device
JP2007036174A (ja) 2005-06-23 2007-02-08 Mitsubishi Cable Ind Ltd 窒化ガリウム系発光ダイオード
KR100659373B1 (ko) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
KR100780233B1 (ko) * 2006-05-15 2007-11-27 삼성전기주식회사 다중 패턴 구조를 지닌 반도체 발광 소자
KR100825137B1 (ko) * 2006-07-11 2008-04-24 전북대학교산학협력단 반도체 구조물, 이의 제조 방법 및 반도체 발광 다이오드
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
JP2008270689A (ja) 2007-04-25 2008-11-06 Mitsubishi Chemicals Corp ＧａＮ系発光ダイオード素子及びその製造方法
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
WO2009102033A1 (ja) * 2008-02-15 2009-08-20 Mitsubishi Chemical Corporation エピタキシャル成長用基板、ＧａＮ系半導体膜の製造方法、ＧａＮ系半導体膜、ＧａＮ系半導体発光素子の製造方法およびＧａＮ系半導体発光素子
KR101533296B1 (ko) * 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
KR100882240B1 (ko) * 2008-09-11 2009-02-25 (주)플러스텍 질화물 반도체 발광소자 및 제조방법
JP5196403B2 (ja) * 2009-03-23 2013-05-15 国立大学法人山口大学 サファイア基板の製造方法、および半導体装置
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
KR20110018563A (ko) * 2009-08-18 2011-02-24 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조 방법
KR101277445B1 (ko) * 2009-12-11 2013-06-27 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
KR101287590B1 (ko) 2013-07-18
US20120074453A1 (en) 2012-03-29
JP2012074701A (ja) 2012-04-12
US9142719B2 (en) 2015-09-22
TW201214802A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
KR100659373B1 (ko) 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
KR101761385B1 (ko) 발광 소자
KR100993085B1 (ko) 발광 소자, 발광 소자 패키지 및 라이트 유닛
KR101287590B1 (ko) 패턴 기판과 패턴 기판을 구비한 발광 다이오드
KR102357188B1 (ko) 발광 소자
JP2006339627A (ja) 垂直構造窒化物系半導体発光ダイオード
KR20160146569A (ko) 고-전압 플립 led 칩 및 이의 제조 방법
KR20110075279A (ko) 발광 다이오드
KR20110058645A (ko) 반도체 발광부재
KR20180061373A (ko) 반도체 소자, 반도체 소자 패키지, 및 이를 포함하는 조명 시스템
KR20160011286A (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
TWI515929B (zh) 發光角度收斂之圖案化基材及發光二極體元件
US9029890B2 (en) Light-emitting device having patterned substrate and method of manufacturing thereof
KR20120034910A (ko) 반도체 발광소자 및 이의 제조방법
KR102261727B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102237149B1 (ko) 발광소자 및 조명시스템
US9899569B2 (en) Patterned substrate for gallium nitride-based light emitting diode and the light emitting diode using the same
KR102140279B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR100891826B1 (ko) 반도체 발광소자
KR100881175B1 (ko) 요철이 형성된 발광 다이오드 및 그 제조방법
KR101462464B1 (ko) 도넛 모양의 홀 배열을 갖는 발광다이오드
KR102237134B1 (ko) 발광소자 및 조명시스템
KR20140024791A (ko) 발광 소자 및 발광 소자 패키지
KR20100054594A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR102542229B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160420

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee