KR20110058645A - 반도체 발광부재 - Google Patents

반도체 발광부재 Download PDF

Info

Publication number
KR20110058645A
KR20110058645A KR1020100076869A KR20100076869A KR20110058645A KR 20110058645 A KR20110058645 A KR 20110058645A KR 1020100076869 A KR1020100076869 A KR 1020100076869A KR 20100076869 A KR20100076869 A KR 20100076869A KR 20110058645 A KR20110058645 A KR 20110058645A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting member
semiconductor light
bump
substrate
Prior art date
Application number
KR1020100076869A
Other languages
English (en)
Other versions
KR101173376B1 (ko
Inventor
징 지에 다이
옌 치에 후앙
슈 잉 양
Original Assignee
후가 옵토테크 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후가 옵토테크 인크. filed Critical 후가 옵토테크 인크.
Publication of KR20110058645A publication Critical patent/KR20110058645A/ko
Application granted granted Critical
Publication of KR101173376B1 publication Critical patent/KR101173376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 반도체 발광부재에 관한 것으로, 기판, 상기 기판의 상부에 형성되는 제 1 전도형 반도체층, 상기 제 1 전도형 반도체층 상부에 형성되는 발광구조 및 상기 발광구조의 상부에 형성되는 제 2 전도형 반도체층을 포함하여 구성된다. 본 발명의 실시예에 의할 경우, 상기 기판은 상부표면과 상기 상부표면에 설치되는 다수 개의 범프를 포함한다. 상기 제 1 전도형 반도체층은 상기 기판의 상부에 장착되는데, 상기 범프 사이의 기판을 향하고 있다. 본 발명의 실시예에서, 상기 제 1 돌출부는 환형방식으로 상기 제 1 전도형 반도체층의 바깥테두리부에 위치하며, 상기 범프와 이격 형성된다.

Description

반도체 발광부재{SEMICONDUCTOR LIGHT-EMITTING DEVICE}
본 발명은 반도체 발광부재에 관한 것으로, 더욱 자세하게는 기판 상에 다수 개의 범프를 형성하고, 기판 상부에 형성되는 제 1 전도형 반도체층의 바깥테두리부에 환형방식으로 다수 개의 제 1 돌출부(범프 사이의 기판을 향하되, 범프와 이격 형성됨)를 형성함으로써, 각기 다른 각도로 발광구조가 생성하는 광속을 난반사시키거나 회절시켜서 집광 효율을 향상시킨 반도체 발광부재에 관한 것이다.
반도체 발광부재(예를 들어 발광다이오드)는 각종 교통신호, 차량용 라이트, 액정디스플레이 발광모듈 및 일반 조명 등에서 이미 광범위하게 사용되고 있다. 발광다이오드는 기본적으로 기판 상에 n형 반도체층, 발광구역, p형 반도체층을 순서대로 형성하되, p형 반도체층과 n형 반도체층 상에 전극을 형성하고, 반도체층을 통해 주입된 홀(Electron hole)과 전자를 재결합시켜, 발광구역에서 광속이 발생되도록 하고, p형 반도체층 상의 투광성 전극 또는 기판을 경유하여 발광다이오드가 발산되도록 한다. 가시광 발광다이오드를 제작하는데 사용되는 일반적인 재료에는 각종 Ⅲ-Ⅴ족 화합물이 포함되는데, 예들 들어, 녹색, 노란색, 오랜지색 또는 붉은색 발광다이오드를 제작하는데 사용되는 알루미늄 인듐 갈륨 인(AlGaInP) 및 남색 또는 자외선 발광다이오드를 제작하는데 사용되는 질화갈륨(GaN)을 포함한다. 여기서, 질화칼륨 발광다이오드는 알루미나 기판 상에 형성된다.
이와 같이 어떻게 발광으로 인해 생성되는 광속을 발광부재의 외부까지 전달하는가는 현재 반도체 발광부재가 개선해야할 중요한 사항이 되고 있는데, 종래 기술에서 연구자들은 투명전극을 사용하여 발광층이 상방을 향하도록 하여 발사되는 광속이 외부의 경로에 도달하는데 장애물에 의해 차단되지 않도록 하거나 또는 발광층이 하방을 행하도록 하여 발사되는 광속이 상방까지 반사되도록 하였다. 그러나, 상방이나 하방으로 조사되는 광속 이외에, 발광층은 다른 방향으로도 광선을 발사하게 되어, 광속의 일부분은 전반사되어 발광부재의 내부에서 중복적으로 반사가 진행됨으로써, 최종적으로 발광층에 의해 흡수되어 소멸됨으로써, 방광부재의 외부까지 전달되지 못하게 되는 문제점이 발생한다.
중화민국 특허공고 제561632호에 개시된 발광부재는, 기판의 표면부분에서 발광구역이 생성하는 빛이 난반사되거나 또는 회절되도록 하는 하나 이상의 오목부 및/또는 범프를 형성하였다. 오목부 및/또는 범프는 반도체층 상에 형성되는데 결정의 결함 형상을 생성하지는 않는다. 그 밖에, 중화민국 특허공보 제536841호에 개시된 발광부재는, 제 1 층(기판)에 대하여 요철부를 가공하고, 제 1 층과 굴절율이 다른 제 2 층을 상기 요철부에 매립하여 형성한였다(또는 기초적인 결정층 상에 성장시키되, 제 1 결정이 요철 형상으로 성장하도록 하고, 나중에 제 1 결정과 각기 다른 굴절율을 가진 제 2 결정을 성장시킨다).
본 발명이 개시하고 있는 반도체 발광부재는 기판 상에 다수 개의 범프를 형성하고, 기판 상부에 형성되는 제 1 전도형 반도체층의 바깥테두리부에 환형방식으로 다수 개의 제 1 돌출부(범프 사이의 기판을 향하되, 범프와 이격 형성됨)를 형성함으로써, 각기 다른 각도로 발광구조가 생성하는 광속을 난반사시키거나 회절시켜서 집광 효율을 향상시킨다.
본 발명이 제공하는 반도체 발광부재는, 기판, 상기 기판의 상부에 장착되는 제 1 전도형 반도체층, 상기 제 1 전도형 반도체층 상부에 장착되는 발광구조 및 상기 발광구조의 상부에 장착되는 제 2 전도형 반도체층을 포함하여 구성된다. 본 발명의 실시예에 의할 경우, 상기 기판은 상부표면과 상기 상부표면에 일정 규칙으로 설치되는 다수 개의 범프를 포함한다; 상기 제 1 전도형 반도체층은 상기 범프 사이의 기판을 향하여 형성되는 다수 개의 제 1 돌출부를 포함하는데, 상기 제 1 돌출부는 환형방식으로 제 1 전도형 반도체층의 바깥테두리부에 배치되며, 상기 제 1 돌출부와 상기 범프는 이격 형성된다.
전술한 내용은 본 발명의 기술적 특징 및 장점을 광범위하게 개략적으로 기술한 것인데, 아래에서는 본 발명이 개시하고 있는 발명의 특징을 상세하게 설명하도록 한다. 또한 본 발명이 청구하는 특허청구범위의 기술적 특징 및 장점도 아래에서 기술된다. 본 기술분야의 통상의 지식을 가진 자라면 본 발명이 개시하는 기술적 사상과 특정 실시예를 이용하여 본 발명의 정신과 범위를 벗어나지 않는 범위 내에서 다양한 변형 및 균등한 타 실시예로의 전용이 가능할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 발광부재의 설명도이다.
도 2는 도 1의 절단선 1-1에 따른 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 기판의 설명도이다.
도 4는 본 발명의 제 1 실시예에 따른 기판의 스캔식 전자영상이다.
도 5는 도 1의 절단선 1-1에 따른 단면 확대도이다.
도 6은 도 1의 절단선 2-2에 따른 단면 확대도이다.
도 7은 본 발명의 제 1 실시예의 확대구분의 스캔식 전자영상이다.
도 8은 본 발명의 다른 실시예에 따른 도 1의 절단선 1-1의 단면 확대도이다.
도 9는 본 발명의 다른 실시예에 따른 도 1의 절단선 2-2의 단면 확대도이다.
도 10은 본 발명의 제 2 실시예에 따른 반도체 발광부재의 설명도이다.
도 11은 도 10의 절단선 3-3에 따른 단면도이다.
도 12는 본 발명의 제 2 실시예에 따른 기판의 설명도이다.
도 13은 도 10의 절단선 3-3에 따른 단면 확대도이다.
도 14는 도 10의 절단선 4-4에 따른 단면 확대도이다.
도 15는 본 발명의 다른 실시예에 따른 도 10의 절단선 3-3의 단면 확대도이다.
도 16은 본 발명의 다른 실시예에 따른 도 10의 절단선 4-4의 단면 확대도이다.
도 17은 본 발명의 제 3 실시예에 따른 반도체 발광부재의 설명도이다.
도 18은 도 17의 절단선 5-5에 따른 단면도이다.
도 19는 본 발명의 제 3 실시예에 따른 기판의 설명도이다.
도 20은 본 발명의 제 3 실시예에 따른 기판의 스캔식 전자영상이다.
도 21은 도 17의 절단선 5-5에 따른 단면 확대도이다.
도 22는 도 17의 절단선 6-6에 따른 단면 확대도이다.
도 23은 본 발명의 다른 실시예에 따른 도 17의 절단선 5-5의 단면 확대도이다.
도 24는 본 발명의 다른 실시예에 따른 도 17의 절단선 6-6의 단면 확대도이다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 발광부재(10)의 설명도이고, 도 2는 도 1의 절단선 1-1에 따른 단면도이다. 본 발명의 실시예에서, 반도체 발광부재(10)는 기판(12), 상기 기판(12)의 상부에 장착되는 N형 반도체층(14), 상기 N형 반도체층(14) 상부에 장착되는 발광구조(16) 및 상기 발광구조(16)의 상부에 장착되는 P형 반도체층(18), 상기 P형 반도체층(18) 상부에 장착되는 접촉층(20), 상기 접촉층(20) 상부에 장착되는 전도투명층(22), 상기 N형 반도체층(14) 상부에 형성되는 제 1 전극(24) 및 상기 전도투명층(22) 상부에 형성되는 제 2 전극(26)을 포함하여 구성된다.
도 3은 본 발명의 제 1 실시예에 따른 기판(12)의 설명도이고, 도 4는 본 발명의 제 1 실시예에 따른 기판(12)의 스캔식 전자영상이다. 본 발명의 실시예서, 상기 기판(12)은 상부표면(12A) 및 일정 규칙으로 상기 상부표면(12A)에 설치되는 다수 개의 범프(30)를 포함하는데, 상기 범프(30)는 다수 개의 홀수 열 및 다수 개의 짝수 열로 배열 형성되되, 짝수 열로 배열되는 각각의 범프(30)가 홀수 열로 배열 형성되는 두 개의 범프(30) 사이에 인접하여 위치하게 된다. 본 발명의 실시예에서, 상기 범프(30)의 높이는 0.5 내지 5 미크론(micron)이 되고, 상기 범프(30) 사이의 간격은 0.5 내지 10 미크론(micron)이 되며, 상기 범프(30)의 폭은 0.5 내지 5 미크론(micron)이 된다.
본 발명의 실시예에서, 상기 범프(30)는 상부면(32), 3개의 벽면(34) 및 3개의 경사면(36)을 포함하되, 여기서 상기 경사면(36)은 상기 상부면(32) 및 상기 벽면(34) 사이에 개재된다. 본 발명의 실시예에서, 상기 벽면(34)과 상기 경사면(36)의 경사도가 서로 상이한데(상기 기판(12)의 상부표면(12A)과의 협각이 서로 상이함), 상기 벽면과 상기 경사면은 연접하되, 이들 사이의 협각은 90 내지 180가 된다, 상기 범프(30)는 3개의 모서리부를 구비한 저면(38)을 포함하되, 상기 모서리부의 연장선은 호형을 형성하며, 상기 벽면(34) 역시 호형을 형성한다.
도 5는 도 1의 절단선 1-1에 따른 단면 확대도이고, 도 6은 도 1의 절단선 2-2에 따른 단면 확대도이며, 도 7은 본 발명의 제 1 실시예의 확대구분의 스캔식 전자영상이다. 본 발명의 실시예에서, 상기 N형 반도체층(14)은 복수 개의 제 1 돌출부(44)를 포함하되, 상기 범프(30) 사이의 기판(12)을 향하고 있다. 본 발명의 실시예에서, 상기 N형 반도체층(14)은 다수 개의 제 2 돌출부(42)를 포함하되, 이들 각각은 상기 범프(30)의 상부면(32)을 향하고 있다. 본 발명의 실시예에서, 상기 제 1 돌출부(44)는 환형방식으로 상기 N형 반도체층(14)의 바깥테두리부(40)에 위치하며, 상기 바깥테두리부(40)의 폭은, 도 1에 도시된 바와 같이, 5 내지 10 미크론(micron)이 된다.
본 발명의 실시예에서, 상기 제 1 돌출부(44)와 상기 범프(30)는 일정 간격(예를 들어 공기간격)(46)으로 서로 이격되어 있다. 여기서, 상기 간격(46)은 연속 형상을 하고 있다. 상기 제 1 돌출부(44), 상기 제 2 돌출부(42), 상기 간격(46), 상기 상부면(32), 상기 벽면(34) 및 상기 경사면(36)의 배치를 통해 상기 발광구조(16)가 생성하는 각기 다른 각도의 광속이 난반사되거나 회절되어 상기 반도체 발광부재(10)의 외부까지 전달된다. 이와 같이, 상기 발광구조(16)가 생성하는 광속이 상기 반도체 발광부재(10)의 내부에서 중복적으로 반사(즉 내부 전반사)되는 것을 대폭적으로 낮추어, 상기 광속이 상기 발광구조(16)에 의해 흡수되어 소멸되는 것을 방지하여, 집광의 효율을 상승시킨다.
도 8은 본 발명의 다른 실시예에 따른 도 1의 절단선 1-1의 단면 확대도이고, 도 9는 본 발명의 다른 실시예에 따른 도 1의 절단선 2-2의 단면 확대도이다. 본 발명의 실시예에서, 상기 N형 반도체층(14')은 복수 개의 제 1 돌출부(44')를 포함하되, 상기 범프(30) 사이의 기판(12)의 상부표면(12A)을 향하고 있다. 상기 제 1 돌출부(44)는 환형방식으로 상기 N형 반도체층(14)의 바깥테두리부(40)에 위치하며, 상기 바깥테두리부(40)의 폭은, 도 1에 도시된 바와 같이, 5 내지 10 미크론(micron)이 된다.
본 발명의 실시예에서, 상기 제 1 돌출부(44')는 상기 범프(30) 사이의 기판(12)에 접촉되되, 상기 범프(30)와 일정 간격(예를 들어 공기간격)(46')으로 서로 이격되어 있다. 여기서, 상기 간격(46')은 불연속 형상을 하고 있다. 상기 제 1 돌출부(44'), 상기 간격(46'), 상기 상부면(32), 상기 벽면(34) 및 상기 경사면(36)의 배치를 통해 상기 발광구조(16)가 생성하는 각기 다른 각도의 광속이 난반사되거나 회절되어 상기 반도체 발광부재(10)의 외부까지 전달된다. 이와 같이, 상기 발광구조(16)가 생성하는 광속이 상기 반도체 발광부재(10)의 내부에서 중복적으로 반사(즉 내부 전반사)되는 것을 대폭적으로 낮추어, 상기 광속이 상기 발광구조(16)에 의해 흡수되어 소멸되는 것을 방지하여, 집광의 효율을 상승시킨다.
본 발명의 실시예에서, 상기 N형 반도체층(14)의 에피택시(Expitaxy) 과정 후에, 습식에칭(Wet Etching)을 통해 상기 간격(46,46')을 형성한다. 상기 에칭액은 플루오린화 수소산(Hydrofluoric acid), 질산(Nitric Acid), 인산(Phosphoric acid), 알칼리용액(Alkaline solution) 또는 알코올(Alcohol)류 및 알칼리(Alkali)의 혼합액을 포함할 수 있다. 상기 기판(12)의 범프(30)와 상기 N형 반도체층(14)의 경계면을 따라 상기 N형 반도체층(14)이 에칭된다. 본 발명의 실시예에서, 상기 제 2 돌출부(42)는 상기 습식에칭 과정을 통해서 제거되고, 상기 N형 반도체층(14)은 도 8에 도시된 바와 같이 상기 기판(12)을 향해 형성되는 제 1 돌출부(44,44')를 구비한다.
본 발명의 실시예에서, 상기 기판(12)은 알루미나(Sappire), 규소 또는 실리콘 카바이드와 같은 투광재료를 포함한다. 상기 N형 반도체층(14), 상기 발광구조(16) 및 상기 P형 반도체층(18)은 질화알루미늄 갈륨(AlGaN), 질화갈륨(GaN), 인듐 질화갈륨(InGaN), 질화 알루미늄 갈륨 인듐(AlGaInN), 갈륨인(GaP) 또는 갈륨 비소 인(GaAsP)과 같은 Ⅲ-Ⅴ족 재질을 포함한다; 상기 접촉층(20)은 질화알루미늄 갈륨, 질화갈륨, 인듐 질화갈륨, 질화 알루미늄 갈륨 인듐, 갈륨인 또는 갈륨 비소 인과 같은 Ⅲ-Ⅴ족 재질을 포함한다. 상기 전도투명층(22)은 산화인듐(In2O3), 산화 주석(SnO2) 또는 산화인듐주석(ITO)을 포함한다. 상기 발광구조(16)는 양자우물(quantum well) 또는 다중양자우물(multi-quantum well)이 될 수 있는데, P형 클래딩층과 N형 클래딩층 사이에 개재된다. 그 밖에 상기 N형 반도체층(14), 상기 발광구조(16) 및 상기 P형 반도체층(18)의 재료는 Ⅱ-Ⅵ족이 될 수 있는데, ZnCdSe, ZnMgSe, ZnBaSe, ZnBeSe, ZnCaSe, ZnSrSe, ZnCdSSe, ZnMgSSe, ZnCdTe, ZnMgTe, ZnBaTe, ZnBeTe, ZnCaTe, ZnSrTe, ZnCdSTe, 및 ZnMgSTe로 구성된 군으로부터 선택될 수 있다. 이를 환언하여 말하자면, 상기 기판(12) 상의 레이어는 에피택시장치를 채택하여 제작될 수 있다.
도 10은 본 발명의 제 2 실시예에 따른 반도체 발광부재(60)의 설명도이고,
도 11은 도 10의 절단선 3-3에 따른 단면도이다. 본 발명의 실시예에서, 반도체 발광부재(60)는 기판(62), 상기 기판(62)의 상부에 장착되는 N형 반도체층(64), 상기 N형 반도체층(64) 상부에 장착되는 발광구조(66) 및 상기 발광구조(66)의 상부에 장착되는 P형 반도체층(68), 상기 P형 반도체층(68) 상부에 장착되는 접촉층(70), 상기 접촉층(70) 상부에 형성되는 결정층(78), 상기 결정층(78)에 형성되는 전도투명층(72), 상기 N형 반도체층(64) 상부에 형성되는 제 1 전극(74) 및 상기 전도투명층(72) 상부에 형성되는 제 2 전극(76)을 포함하여 구성된다. 본 발명의 실시예에서, 상기 결정층(78)은 다수 개의 범프(78A)를포함하는데, 상기 발광구조(66)가 생성하는 광속의 광도를 증가시켜, 상기 반도체 발광부재(60)의 발광효율을 증가시킨다.
도 12는 본 발명의 제 2 실시예에 따른 기판(62)의 설명도이다. 본 발명의 실시예에서, 상기 기판(62)은 상부표면(62A) 및 일정 규칙으로 상기 상부표면(62A)에 설치되는 다수 개의 범프(80)를 포함하는데, 상기 범프(80)는 다수 개의 홀수 열 및 다수 개의 짝수 열로 배열 형성되되, 짝수 열로 배열되는 각각의 범프(80)가 홀수 열로 배열 형성되는 두 개의 범프(80) 사이에 인접하여 위치하게 된다. 본 발명의 실시예에서, 상기 범프(80)의 높이는 0.5 내지 5 미크론(micron)이 되고, 상기 범프(80) 사이의 간격은 0.5 내지 60 미크론(micron)이 되며, 상기 범프(80)의 폭은 0.5 내지 5 미크론(micron)이 된다.
본 발명의 실시예에서, 상기 범프(80)는 상부면(82), 5개의 벽면(84) 및 3개의 경사면(86)을 포함하되, 여기서 상기 경사면(86)은 상기 상부면(82) 및 상기 벽면(84) 사이에 개재된다. 상기 벽면(84)과 상기 경사면(86)의 경사도가 서로 상이한데(상기 기판(62)의 상부표면(62A)과의 협각이 서로 상이함), 상기 벽면과 상기 경사면은 연접하되, 이들 사이의 협각은 90 내지 180가 된다, 상기 범프(80)는 5개의 모서리부를 구비한 저면(88)을 포함하되, 상기 모서리부의 연장선은 호형을 형성하며, 상기 벽면(84) 역시 호형을 형성한다.
도 13은 도 10의 절단선 3-3에 따른 단면 확대도이고, 도 14는 도 10의 절단선 4-4에 따른 단면 확대도이다. 본 발명의 실시예에서, 상기 N형 반도체층(64)은 복수 개의 제 1 돌출부(94)를 포함하되, 상기 범프(80) 사이의 기판(62)을 향하고 있다. 본 발명의 실시예에서, 상기 N형 반도체층(64)은 다수 개의 제 2 돌출부(92)를 포함하되, 이들 각각은 상기 범프(80)의 상부면(82)을 향하고 있다. 본 발명의 실시예에서, 상기 제 1 돌출부(94)는 환형방식으로 상기 N형 반도체층(64)의 바깥테두리부(90)에 위치하며, 상기 바깥테두리부(90)의 폭은, 도 10에 도시된 바와 같이, 5 내지 10 미크론(micron)이 된다.
본 발명의 실시예에서, 상기 제 1 돌출부(94)와 상기 범프(80)는 일정 간격(예를 들어 공기간격)(96)으로 서로 이격되어 있다. 상기 제 1 돌출부(94), 상기 제 2 돌출부(92), 상기 간격(96), 상기 상부면(82), 상기 벽면(84) 및 상기 경사면(86)의 배치를 통해 상기 발광구조(66)가 생성하는 각기 다른 각도의 광속이 난반사되거나 회절되어 상기 반도체 발광부재(60)의 외부까지 전달된다. 이와 같이, 상기 발광구조(66)가 생성하는 광속이 상기 반도체 발광부재(60)의 내부에서 중복적으로 반사(즉 내부 전반사)되는 것을 대폭적으로 낮추어, 상기 광속이 상기 발광구조(66)에 의해 흡수되어 소멸되는 것을 방지하여, 집광의 효율을 상승시킨다.
도 15는 본 발명의 다른 실시예에 따른 도 10의 절단선 3-3의 단면 확대도이고, 도 16은 본 발명의 다른 실시예에 따른 도 10의 절단선 4-4의 단면 확대도이다. 본 발명의 실시예에서, 상기 N형 반도체층(64)은 복수 개의 제 1 돌출부(94')를 포함하되, 상기 범프(80) 사이의 기판(62)의 상부표면(62A)을 향하고 있다. 상기 제 1 돌출부(94)는 환형방식으로 상기 N형 반도체층(64)의 바깥테두리부(90)에 위치하며, 상기 바깥테두리부(90)의 폭은, 도 10에 도시된 바와 같이, 5 내지 10 미크론(micron)이 된다.
본 발명의 실시예에서, 상기 제 1 돌출부(94')는 상기 범프(80) 사이의 기판(62)에 접촉되되, 상기 범프(80)와 일정 간격(예를 들어 공기간격)(96')으로 서로 이격되어 있다. 상기 제 1 돌출부(94'), 상기 간격(96'), 상기 상부면(82), 상기 벽면(84) 및 상기 경사면(86)의 배치를 통해 상기 발광구조(66)가 생성하는 각기 다른 각도의 광속이 난반사되거나 회절되어 상기 반도체 발광부재(60)의 외부까지 전달된다. 이와 같이, 상기 발광구조(66)가 생성하는 광속이 상기 반도체 발광부재(60)의 내부에서 중복적으로 반사(즉 내부 전반사)되는 것을 대폭적으로 낮추어, 상기 광속이 상기 발광구조(66)에 의해 흡수되어 소멸되는 것을 방지하여, 집광의 효율을 상승시킨다.
본 발명의 실시예에서, 상기 N형 반도체층(64)의 에피택시(Expitaxy) 과정 후에, 습식에칭을 통해 상기 간격(96,96')을 형성한다. 상기 에칭액은 플루오린화 수소산, 질산, 인산, 알칼리용액 또는 알코올류 및 알칼리의 혼합액을 포함할 수 있다. 상기 기판(62)의 범프(80)와 상기 N형 반도체층(64)의 경계면을 따라 상기 N형 반도체층(64)이 에칭된다. 본 발명의 실시예에서, 상기 제 2 돌출부(92)는 상기 습식에칭 과정을 통해서 제거되고, 상기 N형 반도체층(64)은 상기 기판(62)을 향해 형성되는 제 1 돌출부(94,94')를 구비한다.
본 발명의 실시예에서, 상기 기판(62)은 알루미나(Sappire), 규소 또는 실리콘 카바이드와 같은 투광재료를 포함한다. 상기 N형 반도체층(64), 상기 발광구조(66) 및 상기 P형 반도체층(68)은 질화알루미늄 갈륨, 질화갈륨, 인듐 질화갈륨, 질화 알루미늄 갈륨 인듐, 갈륨인 또는 갈륨 비소 인과 같은 Ⅲ-Ⅴ족 재질을 포함한다. 상기 접촉층(70)은 질화알루미늄 갈륨, 질화갈륨, 인듐 질화갈륨, 질화 알루미늄 갈륨 인듐, 갈륨인 또는 갈륨 비소 인과 같은 Ⅲ-Ⅴ족 재질을 포함한다. 상기 전도투명층(72)은 산화인듐, 산화 주석 또는 산화인듐주석을 포함한다. 상기 발광구조(66)는 양자우물(quantum well) 또는 다중양자우물(multi-quantum well)이 될 수 있는데, P형 클래딩층과 N형 클래딩층 사이에 개재된다. 그 밖에 상기 N형 반도체층(64), 상기 발광구조(66) 및 상기 P형 반도체층(68)의 재료는 Ⅱ-Ⅵ족이 될 수 있는데, ZnCdSe, ZnMgSe, ZnBaSe, ZnBeSe, ZnCaSe, ZnSrSe, ZnCdSSe, ZnMgSSe, ZnCdTe, ZnMgTe, ZnBaTe, ZnBeTe, ZnCaTe, ZnSrTe, ZnCdSTe, 및 ZnMgSTe로 구성된 군으로부터 선택될 수 있다. 이를 환언하여 말하자면, 상기 기판(62) 상의 레이어는 에피택시장치를 사용하여 제작될 수 있다.
본 발명의 실시예에서, 상기 상부면(82)은 C면(0,0,1)이 되는데, 실질적으로 상기 기판(62)의 상부표면(62A)에 평행하게 형성된다. 상기 범프(80)의 제작과정은 상기 기판의 도안을 국부적으로 덮을 수 있는 차폐커버를 제작하는 단계; 에칭과정을 통해 상기 도안에 의해 덮히지 못한 기판을 국부적으로 제거하여, 상기 범프(80)가 상기 도안의 하방에 형성되도록 하는 단계를 포함하여 구성된다. 본 발명의 실시예에서, 상기 에칭과정은 습식에칭 제작과정이 되며, 에칭액은 인산을 포함한다.
도 17은 본 발명의 제 3 실시예에 따른 반도체 발광부재(110)의 설명도이고, 도 18은 도 17의 절단선 5-5에 따른 단면도이다. 본 발명의 실시예에서, 반도체 발광부재(110)는 기판(112), 상기 기판(112)의 상부에 장착되는 N형 반도체층(114), 상기 N형 반도체층(114) 상부에 장착되는 발광구조(116) 및 상기 발광구조(116)의 상부에 장착되는 P형 반도체층(118), 상기 P형 반도체층(118) 상부에 장착되는 접촉층(120), 상기 접촉층(120) 상부에 장착되는 결정층(128), 상기 결정층(128)에 장착되는 전도투명층(122), 상기 N형 반도체층(114) 상부에 형성되는 제 1 전극(124) 및 상기 전도투명층(122) 상부에 형성되는 제 2 전극(126)을 포함하여 구성된다. 본 발명의 실시예에서, 상기 결정층(128)은 다수 개의 오목부(128A)를 포함하는데, 상기 발광구조(116)가 생성하는 광속의 광도를 증가시켜, 상기 반도체 발광부재(110)의 발광효율을 증가시킨다.
도 19는 본 발명의 제 3 실시예에 따른 기판의 설명도이고, 도 20은 본 발명의 제 3 실시예에 따른 기판(112)의 스캔식 전자영상이다. 본 발명의 실시예서, 상기 기판(112)은 상부표면(112A) 및 일정 규칙으로 상기 상부표면(112A)에 설치되는 다수 개의 범프(130)를 포함하는데, 상기 범프(130)는 다수 개의 홀수 열 및 다수 개의 짝수 열로 배열 형성되되, 짝수 열로 배열되는 각각의 범프(130)가 홀수 열로 배열 형성되는 두 개의 범프(130) 사이에 인접하여 위치하게 된다. 본 발명의 실시예에서, 상기 범프(130)의 높이는 0.5 내지 5 미크론(micron)이 되고, 상기 범프(130) 사이의 간격은 0.5 내지 110 미크론(micron)이 되며, 상기 범프(130)의 폭은 0.5 내지 5 미크론(micron)이 된다.
본 발명의 실시예에서, 상기 범프(130)는 상부면(132), 등부(140), 다수 개의 벽면(134) 및 다수 개의 경사면(136)을 포함한다. 여기서 상기 등부(140)는 다수 개의 지선부(142)를 구비하고, 상기 벽면(134)은 상기 지선부(142) 사이에 개재되며, 상기 경사면(136)은 상기 지선부(142)의 후단에 형성되되 상기 기판(112)의 상부표면(112A)에 인접한다. 본 발명의 실시예에서, 상기 등부(140)는 3개의 지선부(142)를 포함하고, 상기 범프(130)는 3개의 벽면(134)과 3개의 경사면(136)을 포함한다. 상기 범프(130)의 상부면(132)은 상기 지선부(142)에 연접되거나, 또는 상기 지선부(142) 사이에 개재되는데, 상기 상부면(132)은 부메랑 형상을 하고 있으며, 상기 등부(140)의 높이는 상기 벽면(134)의 높이보다 크다.
상기 벽면(134)과 상기 경사면(136)의 경사도가 서로 상이한데(상기 기판(112)의 상부표면(112A)과의 협각이 서로 상이함), 상기 벽면과 상기 경사면은 연접하되, 이들 사이의 협각은 90 내지 180가 된다, 상기 범프(130)는 3개의 모서리부를 구비한 저면(138)을 포함하되, 상기 모서리부의 연장선은 호형을 형성하며, 상기 벽면(134) 역시 호형을 형성한다. 상기 등부(140), 상기 벽면(134), 상기 경사면(136) 및 상기 상부면(132)의 배치를 통해 상기 발광구조(116)가 생성하는 각기 다른 각도의 광속이 반사되어 상기 반도체 발광부재(110)의 외부까지 전달된다. 이와 같이, 상기 발광구조(116)가 생성하는 광속이 상기 반도체 발광부재(110)의 내부에서 중복적으로 반사(즉 내부 전반사)되는 것을 대폭적으로 낮추어, 상기 광속이 상기 발광구조(116)에 의해 흡수되어 소멸되는 것을 방지하여, 집광의 효율을 상승시킨다.
도 21은 도 17의 절단선 5-5에 따른 단면 확대도이고, 도 22는 도 17의 절단선 6-6에 따른 단면 확대도이다. 본 발명의 실시예에서, 상기 N형 반도체층(114)은 복수 개의 제 1 돌출부(154)를 포함하되, 상기 범프(130) 사이의 기판(112)을 향하고 있다. 본 발명의 실시예에서, 상기 N형 반도체층(114)은 다수 개의 제 2 돌출부(152)를 포함하되, 이들 각각은 상기 범프(130)의 상부면(132)을 향하고 있다. 본 발명의 실시예에서, 상기 제 1 돌출부(154)는 환형방식으로 상기 N형 반도체층(114)의 바깥테두리부(150)에 위치하며, 상기 바깥테두리부(150)의 폭은, 도 17에 도시된 바와 같이, 5 내지 10 미크론(micron)이 된다.
본 발명의 실시예에서, 상기 제 1 돌출부(154)와 상기 범프(130)는 일정 간격(예를 들어 공기간격)(156)으로 서로 이격되어 있다. 상기 제 1 돌출부(154), 상기 제 2 돌출부(152), 상기 간격(156), 상기 상부면(132), 상기 벽면(134) 및 상기 경사면(136)의 배치를 통해 상기 발광구조(116)가 생성하는 각기 다른 각도의 광속이 난반사되거나 회절되어 상기 반도체 발광부재(110)의 외부까지 전달된다. 이와 같이, 상기 발광구조(116)가 생성하는 광속이 상기 반도체 발광부재(110)의 내부에서 중복적으로 반사(즉 내부 전반사)되는 것을 대폭적으로 낮추어, 상기 광속이 상기 발광구조(116)에 의해 흡수되어 소멸되는 것을 방지하여, 집광의 효율을 상승시킨다.
도 23은 본 발명의 다른 실시예에 따른 도 17의 절단선 5-5의 단면 확대도이고, 도 24는 본 발명의 다른 실시예에 따른 도 17의 절단선 6-6의 단면 확대도이다. 본 발명의 실시예에서, 상기 N형 반도체층(114)은 복수 개의 제 1 돌출부(154')를 포함하되, 상기 범프(130) 사이의 기판(112)의 상부표면(112A)을 향하고 있다. 상기 제 1 돌출부(154)는 환형방식으로 상기 N형 반도체층(114)의 바깥테두리부(150)에 위치하며, 상기 바깥테두리부(150)의 폭은, 도 17에 도시된 바와 같이, 5 내지 10 미크론(micron)이 된다.
본 발명의 실시예에서, 상기 제 1 돌출부(154')는 상기 범프(130) 사이의 기판(112)에 접촉되되, 상기 범프(130)와 일정 간격(예를 들어 공기간격)(156')으로 서로 이격되어 있다. 상기 제 1 돌출부(154'), 상기 간격(156'), 상기 상부면(132), 상기 벽면(134) 및 상기 경사면(136)의 배치를 통해 상기 발광구조(116)가 생성하는 각기 다른 각도의 광속이 난반사되거나 회절되어 상기 반도체 발광부재(110)의 외부까지 전달된다. 이와 같이, 상기 발광구조(116)가 생성하는 광속이 상기 반도체 발광부재(110)의 내부에서 중복적으로 반사(즉 내부 전반사)되는 것을 대폭적으로 낮추어, 상기 광속이 상기 발광구조(116)에 의해 흡수되어 소멸되는 것을 방지하여, 집광의 효율을 상승시킨다.
본 발명의 실시예에서, 상기 N형 반도체층(114)의 에피택시(Expitaxy) 과정 후에, 습식에칭(Wet Etching)을 통해 상기 간격(156,156')을 형성한다. 상기 에칭액은 플루오린화 수소산, 질산, 인산, 알칼리용액 또는 알코올류 및 알칼리의 혼합액을 포함할 수 있다. 상기 기판(112)의 범프(130)와 상기 N형 반도체층(114)의 경계면을 따라 상기 N형 반도체층(114)이 에칭된다. 본 발명의 실시예에서, 상기 제 2 돌출부(152)는 상기 습식에칭 과정을 통해서 제거되고, 상기 N형 반도체층(114)은 상기 기판(112)을 향해 형성되는 제 1 돌출부(154,154')를 구비한다.
본 발명의 실시예에서, 상기 기판(112)은 알루미나(Sappire), 규소 또는 실리콘 카바이드와 같은 투광재료를 포함한다. 상기 N형 반도체층(114), 상기 발광구조(116) 및 상기 P형 반도체층(118)은 질화알루미늄 갈륨, 질화갈륨, 인듐 질화갈륨, 질화 알루미늄 갈륨 인듐, 갈륨인 또는 갈륨 비소 인과 같은 Ⅲ-Ⅴ족 재질을 포함한다. 상기 접촉층(120)은 질화알루미늄 갈륨, 질화갈륨, 인듐 질화갈륨, 질화 알루미늄 갈륨 인듐, 갈륨인 또는 갈륨 비소 인과 같은 Ⅲ-Ⅴ족 재질을 포함한다. 상기 전도투명층(122)은 산화인듐, 산화 주석 또는 산화인듐주석을 포함한다. 상기 발광구조(16)는 양자우물(quantum well) 또는 다중양자우물(multi-quantum well)이 될 수 있는데, P형 클래딩층과 N형 클래딩층 사이에 개재된다. 그 밖에 상기 N형 반도체층(114), 상기 발광구조(116) 및 상기 P형 반도체층(118)의 재료는 Ⅱ-Ⅵ족이 될 수 있는데, ZnCdSe, ZnMgSe, ZnBaSe, ZnBeSe, ZnCaSe, ZnSrSe, ZnCdSSe, ZnMgSSe, ZnCdTe, ZnMgTe, ZnBaTe, ZnBeTe, ZnCaTe, ZnSrTe, ZnCdSTe, 및 ZnMgSTe로 구성된 군으로부터 선택될 수 있다. 이를 환언하여 말하자면, 상기 기판(112) 상의 레이어는 에피택시장치를 채택하여 제작될 수 있다.
본 발명의 실시예에서, 상기 상부면(132)은 C면(0,0,1)이 되는데, 실질적으로 상기 기판(112)의 상부표면(112A)에 평행하게 형성된다. 상기 범프(130)의 제작과정은 상기 기판의 도안을 국부적으로 덮을 수 있는 차폐커버를 제작하는 단계; 에칭과정을 통해 상기 도안에 의해 덮히지 못한 기판을 국부적으로 제거하여, 상기 범프(130)가 상기 도안의 하방에 형성되도록 하는 단계를 포함하여 구성된다. 본 발명의 실시예에서, 상기 에칭과정은 습식에칭 제작과정이 되며, 에칭액은 인산을 포함한다.
상술한 실시예는 본 발명의 기술적 특징을 설명하기 위하여 예로서 든 실시 태양에 불과한 것으로, 청구범위에 기재된 본 발명의 보호범위를 제한하기 위하여 사용되는 것이 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 본 발명의 정신과 범위를 벗어나지 않는 범위 내에서 다양한 변형 및 균등한 타 실시예가 가능하고, 따라서 본 발명이 개시하고 있는 제작방법은 다른 방법으로 실시되거나 기타 다른 제작과정으로 대체될 수 있으며, 또는 이들 방식의 조합으로도 제작될 수 있을 것이다.
그 밖에, 본 발명의 보호범위는 전술된 특정 실시예의 제작과정, 기계장치, 제작, 물질의 성분, 장치, 방법 또는 단계에 한정되지 않는다. 본 발명이 속하는 기술영역에서 통상의 지식을 가진 자라면 본 발명이 개시하고 있는 제작과정, 기계장치, 제작, 물질의 성분, 장치, 방법 또는 단계를 완전히 이해하고 이를 기초로 하여, 본 발명과 실질적으로 동일한 방식으로 실시하여 실질적으로 동일한 기능을 통해 실질적으로 동일한 효과를 거둘 수 있을 것이다. 따라서, 아래의 특허청구범위에 따른 보호범위는 이와 유사한 제작과정, 기계장치, 제작, 물질의 성분, 장치, 방법 또는 단계까지 포함한다.
10 : 반도체 발광부재 12 : 기판 12A : 상부표면
14 : N형 반도체층 16 : 발광구조 18 : P형 반도체층
20 : 접촉층 22 : 전도투명층 24 : 제 1 전극
26 : 제 2 전극 30 : 범프 32 : 상부면
34 : 벽면 36 : 경사면 38 : 저면
40 : 바깥테두리부 42 : 제 2 돌출부 44 : 제 1 돌출부
44' : 제 1 돌출부 46 : 간격 46' : 간격
60 : 반도체 발광부재 62 : 기판 62A : 상부표면
64 : N형 반도체층 66 : 발광구조 68 : P형 반도체층
70 : 접촉층 72 : 전도투명층 74 : 제 1 전극
76 : 제 2 전극 78 : 결정층 78A : 범프
80 : 범프 82 : 상부면 84 : 벽면
86 : 경사면 88 : 저면 90 : 바깥테두리부
92 : 제 2 돌출부 94 : 제 1 돌출부 94' : 제 1 돌출부
96 : 간격 96' : 간격
110 : 반도체 발광부재 112 : 기판 112A : 상부표면
114 : N형 반도체층 116 : 발광구조 118 : P형 반도체층
120 : 접촉층 122 : 전도투명층 124 : 제 1 전극
126 : 제 2 전극 128 : 결정층 128A : 오목부
130 : 범프 132 : 상부면 134 : 벽면
136 : 경사면 138 : 저면 140 : 등부
142 : 지선부 150 : 바깥테두리부 152 : 제 2 돌출부
154 : 제 1 돌출부 154' : 제 1 돌출부 156 : 간격
156' : 간격

Claims (29)

  1. 상부표면 및 상기 상부표면에 일정 규칙으로 형성되는 복수 개의 범프(bump)를 구비하는 기판;
    상기 기판의 상부에 장착되되, 상기 범프 사이의 기판을 향하여 형성되는 다수 개의 제 1 돌출부를 포함하고 있으며, 상기 제 1 돌출부와 상기 범프는 서로 이격 배치되는 제 1 전도형 반도체층;
    상기 제 1 전도형 반도체층의 상방에 형성되는 발광구조; 및
    상기 발광구조의 상방에 형성되는 제 2 전도형 반도체층을 포함하여 구성되되,
    상기 제 1 돌출부는 환형방식으로 상기 제 1 전도형 반도체층의 바깥테두리부에 위치하며, 상기 제 1 전도형 반도체층의 바깥테두리부는 상기 제 1 돌출부 및 상기 기판과 일정 간격으로 서로 이격되는 반도체 발광부재.
  2. 청구항 1에 있어서, 상기 간격은 비연속 형상을 하고 있는 반도체 발광부재.
  3. 청구항 1에 있어서, 상기 간격은 연속 형상을 하고 있는 반도체 발광부재.
  4. 청구항 1에 있어서, 상기 제 1 전도형 반도체층은 상기 범프의 상부면을 향하여 형성되는 다수 개의 제 2 돌출부를 포함하는 반도체 발광부재.
  5. 청구항 4에 있어서, 상기 제 2 돌출부와 상기 범프의 상부면은 일정 간격 서로 이격 배치되는 반도체 발광부재 .
  6. 청구항 4에 있어서, 상기 제 2 돌출부는 상기 범프의 상부면에 접촉하는 반도체 발광부재.
  7. 청구항 1에 있어서, 상기 기판은 알루미나, 규소 또는 실리콘 카바이드를 포함하는 반도체 발광부재.
  8. 청구항 1에 있어서, 상기 범프는 다수 개의 홀수 열 및 다수 개의 짝수 열로 배열 형성되되, 짝수 열로 배열되는 각각의 범프가 홀수 열로 배열 형성되는 두 개의 범프 사이에 인접하여 위치되는 반도체 발광부재.
  9. 청구항 1에 있어서, 상기 범프의 높이는 0.5 내지 5 미크론(micron)이 되는 반도체 발광부재.
  10. 청구항 1에 있어서, 상기 범프 사이의 간격은 0.5 내지 10 미크론(micron)이 되는 반도체 발광부재.
  11. 청구항 1에 있어서, 상기 범프의 폭은 0.5 내지 5 미크론(micron)이 되는 반도체 발광부재.
  12. 청구항 1에 있어서, 상기 바깥테두리부의 폭은 0.5 내지 10 미크론(micron)이 되는 반도체 발광부재.
  13. 청구항 1에 있어서, 상기 범프는 상부면, 다수 개의 벽면 및 다수 개의 경사면을 포함을 포함하되, 상기 경사면은 상기 상부면 및 상기 벽면 사이에 기재되며, 상기 경사면은 두 개의 벽면 사이에 위치하게 되는 반도체 발광부재.
  14. 청구항 13에 있어서, 상기 상부면은 C면이 되는 반도체 발광부재.
  15. 청구항 13에 있어서, 상기 벽면과 상기 경사면의 경사도가 서로 상이한 반도체 발광부재.
  16. 청구항 13에 있어서, 상기 벽면과 상기 경사면은 연접하되, 이들 사이의 협각은 90 내지 180가 되는 반도체 발광부재.
  17. 청구항 13에 있어서, 상기 벽면은 호형 형상이 되는 반도체 발광부재.
  18. 청구항 13에 있어서, 상기 범프는 3개의 모서리부를 구비한 하나의 저면을 포함하는 반도체 발광부재.
  19. 청구항 18에 있어서, 상기 모서리부의 연장선은 호형을 형성하는 반도체 발광부재.
  20. 청구항 1에 있어서, 상기 범프는 상부면 및 다수 개의 지선부를 구비한 등부를 포함하되, 상기 상부면은 상기 지선부에 연접하는 반도체 발광부재.
  21. 청구항 20에 있어서, 상기 상부면은 C면이 되는 반도체 발광부재.
  22. 청구항 20에 있어서, 상기 범프는
    상기 지선부 사이에 개재되는 다수 개의 벽면; 및
    상기 지선부의 후단에 배치되되 상기 기판의 상부표면에 인접하는 다수 개의 경사면을 포함하여 구성되는 반도체 발광부재.
  23. 청구항 22에 있어서, 상기 벽면과 상기 경사면의 경사도가 서로 상이한 반도체 발광부재.
  24. 청구항 22에 있어서, 상기 벽면은 호형 형상이 되는 반도체 발광부재.
  25. 청구항 22에 있어서, 상기 범프는 3개의 경사면을 포함하는 반도체 발광부재.
  26. 청구항 20에 있어서, 상기 범프는 3개의 지선부를 포함하는 반도체 발광부재.
  27. 청구항 20에 있어서, 상기 범프는 3개의 모서리부를 구비한 하나의 저면을 포함하는 반도체 발광부재.
  28. 청구항 27에 있어서, 상기 모서리부의 연장선은 호형을 형성하는 반도체 발광부재.
  29. 청구항 20에 있어서, 상기 상부면은 부메랑 형상으로 형성되는 반도체 발광부재.
KR1020100076869A 2009-11-25 2010-08-10 반도체 발광부재 KR101173376B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US23255309P 2009-11-25 2009-11-25
US61/232,553 2009-11-25
US12/652,977 2010-01-06
US12/652,977 US8476658B2 (en) 2009-11-25 2010-01-06 Semiconductor light-emitting devices

Publications (2)

Publication Number Publication Date
KR20110058645A true KR20110058645A (ko) 2011-06-01
KR101173376B1 KR101173376B1 (ko) 2012-08-10

Family

ID=44061448

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100076869A KR101173376B1 (ko) 2009-11-25 2010-08-10 반도체 발광부재
KR1020100076865A KR101148706B1 (ko) 2009-11-25 2010-08-10 반도체 발광부재

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020100076865A KR101148706B1 (ko) 2009-11-25 2010-08-10 반도체 발광부재

Country Status (4)

Country Link
US (3) US8476658B2 (ko)
JP (1) JP5181371B2 (ko)
KR (2) KR101173376B1 (ko)
TW (3) TWI433352B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120029767A (ko) * 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
TWI470829B (zh) * 2011-04-27 2015-01-21 Sino American Silicon Prod Inc 磊晶基板的製作方法、發光二極體，及其製作方法
JP5726640B2 (ja) * 2011-05-27 2015-06-03 株式会社東芝 窒化物半導体素子及び窒化物半導体層成長用基板
TWI449214B (zh) * 2011-10-27 2014-08-11 Huga Optotech Inc 半導體發光二極體結構
TWI484663B (zh) * 2012-03-14 2015-05-11 Genesis Photonics Inc 半導體發光元件及其製作方法
TWI528579B (zh) * 2012-04-18 2016-04-01 新世紀光電股份有限公司 發光二極體元件
JP5518270B1 (ja) * 2012-08-06 2014-06-11 日本碍子株式会社 複合基板および機能素子
JP6010867B2 (ja) * 2012-09-20 2016-10-19 豊田合成株式会社 Ｉｉｉ 族窒化物系化合物半導体発光素子とその製造方法および半導体発光装置
KR101982626B1 (ko) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
CN104541381B (zh) * 2012-10-22 2017-12-01 夏普株式会社 氮化物半导体发光元件
TWI514621B (zh) * 2013-06-14 2015-12-21 Lextar Electronics Corp 發光二極體結構
WO2015025631A1 (ja) * 2013-08-21 2015-02-26 シャープ株式会社 窒化物半導体発光素子
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
US9548419B2 (en) 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
CN105280776B (zh) * 2014-05-30 2019-01-01 日亚化学工业株式会社 氮化物半导体元件及其制造方法
JP6550926B2 (ja) 2014-05-30 2019-07-31 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP6211999B2 (ja) * 2014-06-25 2017-10-11 株式会社東芝 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257286B2 (ja) 1994-10-17 2002-02-18 日立電線株式会社 発光ダイオードの製造方法
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
CN1284250C (zh) 2001-03-21 2006-11-08 三菱电线工业株式会社 半导体发光元件
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
TW571449B (en) * 2002-12-23 2004-01-11 Epistar Corp Light-emitting device having micro-reflective structure
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
US20060204865A1 (en) 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
TWI253771B (en) * 2005-07-25 2006-04-21 Formosa Epitaxy Inc Light emitting diode structure
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
JP5023674B2 (ja) 2006-11-24 2012-09-12 日亜化学工業株式会社 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR100916375B1 (ko) 2007-06-27 2009-09-07 주식회사 에피밸리 반도체 발광소자 및 반도체 발광소자를 제조하는 방법
KR100996451B1 (ko) 2007-08-23 2010-11-25 주식회사 에피밸리 반도체 발광소자 및 이를 제조하는 방법
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
US8247822B2 (en) * 2008-09-11 2012-08-21 Huga Optotech Inc. Semiconductor light-emitting device
TWI375337B (en) * 2008-09-11 2012-10-21 Huga Optotech Inc Semiconductor light-emitting device
KR101009651B1 (ko) * 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
KR20090054421A (ko) 2009-05-18 2009-05-29 주식회사 에피밸리 반도체 발광소자 및 반도체 발광소자를 제조하는 방법

Also Published As

Publication number Publication date
US8044422B2 (en) 2011-10-25
KR101173376B1 (ko) 2012-08-10
TWI420703B (zh) 2013-12-21
US20110121348A1 (en) 2011-05-26
JP2011114337A (ja) 2011-06-09
TW201119086A (en) 2011-06-01
KR101148706B1 (ko) 2012-05-21
US20130313597A1 (en) 2013-11-28
US8476658B2 (en) 2013-07-02
TW201428998A (zh) 2014-07-16
US9831385B2 (en) 2017-11-28
KR20110058644A (ko) 2011-06-01
JP5181371B2 (ja) 2013-04-10
TWI619266B (zh) 2018-03-21
TWI433352B (zh) 2014-04-01
US20110121334A1 (en) 2011-05-26
TW201119085A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
KR101173376B1 (ko) 반도체 발광부재
KR100659373B1 (ko) 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
US8124985B2 (en) Semiconductor light emitting device and method for manufacturing the same
KR100714638B1 (ko) 단면 발광형 ｌｅｄ 및 그 제조방법
KR20110128545A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
JP2003124512A (ja) 半導体発光素子、画像表示装置及び照明装置とその製造方法
US7960749B2 (en) Light-emitting device structure and semiconductor wafer structure with the same
JP2005158788A (ja) 半導体発光素子
KR101208803B1 (ko) 반도체 부재
KR20120031901A (ko) 패턴 기판과 패턴 기판을 구비한 발광 다이오드
CN112236873B (zh) 一种半导体发光元件及其制作方法
KR20120034910A (ko) 반도체 발광소자 및 이의 제조방법
KR101616905B1 (ko) 반도체 발광 소자
KR20140118042A (ko) 발광 다이오드 및 그것을 채택하는 발광 소자
JP6229479B2 (ja) 面状光源および発光素子の製造方法
KR20200034425A (ko) 발광 소자 및 이를 포함하는 백라이트 유닛
KR100881175B1 (ko) 요철이 형성된 발광 다이오드 및 그 제조방법
KR20090120588A (ko) 경사 입사 증착법을 이용한 발광효율이 향상된 질화물 발광소자 제조 방법 및 질화물 발광소자
US20150311387A1 (en) Chip with enhanced light extraction
KR102542229B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102237136B1 (ko) 발광소자 및 조명시스템
KR100826287B1 (ko) 발광 다이오드 및 그 제조방법
KR102224127B1 (ko) 발광소자 및 조명시스템
TWI546978B (zh) 半導體發光元件及其製作方法
KR20100122770A (ko) 질화물계 반도체 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 8