KR20120030701A - 액정 표시장치와 이의 제조방법 - Google Patents

액정 표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR20120030701A
KR20120030701A KR1020100092378A KR20100092378A KR20120030701A KR 20120030701 A KR20120030701 A KR 20120030701A KR 1020100092378 A KR1020100092378 A KR 1020100092378A KR 20100092378 A KR20100092378 A KR 20100092378A KR 20120030701 A KR20120030701 A KR 20120030701A
Authority
KR
South Korea
Prior art keywords
electrode
gate
gate electrode
active layer
layer
Prior art date
Application number
KR1020100092378A
Other languages
English (en)
Other versions
KR101284709B1 (ko
Inventor
오금미
이한석
신희선
박원근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100092378A priority Critical patent/KR101284709B1/ko
Priority to US13/208,881 priority patent/US8698971B2/en
Priority to TW100132323A priority patent/TWI463232B/zh
Priority to CN201110277693.5A priority patent/CN102411240B/zh
Publication of KR20120030701A publication Critical patent/KR20120030701A/ko
Application granted granted Critical
Publication of KR101284709B1 publication Critical patent/KR101284709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시 예에 따른 액정 표시장치는 데이터 라인 및 게이트 라인의 의해 복수의 화소 영역이 정의된 기판; 상기 기판의 각 화소 영역에 형성된 액티브층; 절연층을 사이에 두고 상기 액티브층의 일부 영역과 중첩되는 복수의 게이트 전극을 포함하는 게이트부; 상기 액티브층과 전기적으로 접속되는 데이터 전극;을 포함하고, 여기서, 상기 액티브층과 상기 복수의 게이트 전극이 중첩되어 복수의 채널이 형성되고, 상기 복수의 채널 각각의 주변에 복수의 LDD(Lightly Doped Drain) 영역이 형성되는 것을 특징으로 한다.

Description

액정 표시장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 평판 표시장치에 관한 것으로, 특히 구동 성능을 향상시킴과 아울러, 제조공정을 단순화시켜 제조비용을 절감시킬 수 있는 터치 스크린이 내장된 액정 표시장치와 이의 제조방법에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.
평판 표시장치로는 액정 표시장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 표시장치(Field Emission Display Device), 발광 다이오드 표시장치(Light Emitting Diode Display Device) 등이 연구되고 있다. 이러한 평판 표시장치 중에서 액정 표시장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.
평판 표시장치의 입력 장치로서 종래에 적용되었던 마우스나 키보드 등의 입력 장치를 대체하여 사용자가 손가락이나 펜을 이용하여 스크린에 직접 정보를 입력할 수 있는 터치 스크린이 적용되고 있다.
터치 스크린은 네비게이션(navigation), 산업용 단말기, 노트북 컴퓨터, 금융 자동화기기, 게임기 등과 같은 모니터; 휴대전화기, MP3, PDA, PMP, PSP, 휴대용 게임기, DMB 수신기, 태블릿 PC 등과 같은 휴대용 단말기; 및 냉장고, 전자 레인지, 세탁기 등과 같은 가전제품 등에 적용되고 있으며, 누구나 쉽게 조작할 수 있는 장점으로 인해 적용이 확대되고 있다.
액정 표시장치에 터치 스크린의 적용에 있어서, 슬림(Slim)화를 위해 액정 패널에 터치 스크린이 내장된 형태로 개발이 이루어지고 있으며, 그 중에서 하부기판에 형성된 공통 전극과 같은 기존의 구성을 센싱 전극으로 활용하는 인-셀 터치(in-cell touch) 타입의 액정 표시장치가 개발되고 있다.
도 1은 종래 기술에 따른 터치 스크린이 내장된 액정 표시장치와 이의 구동방법을 개략적으로 설명하기 위한 도면이다.
도 1을 참조하면, 종래 기술에 따른 터치 스크린이 내장된 액정 표시장치는 액정층(미도시)을 사이에 두고 합착된 하부 기판(50) 및 상부 기판(60)을 포함한다.
상부 기판(60)은 복수의 화소 각각에 대응되도록 화소 영역을 정의하는 블랙 매트릭스(62); 블랙 매트릭스(62)에 의해 정의된 각 화소 영역에 형성된 적색, 녹색, 및 청색 컬러필터(64R, 64G, 64B); 및 적색, 녹색, 청색 컬러필터(64R, 64G, 64B)와 블랙 매트릭스(62)를 덮도록 형성되어 상부 기판(60)을 평탄화 시키는 오버코트층(66)을 포함한다.
하부 기판(50)은 액정층을 구동시킴과 아울러 사용자 손가락의 터치 또는 펜 터치를 검출하기 위한 복수의 화소를 가지는 화소 어레이(40)를 포함하여 구성된다.
상기 복수의 화소 각각은 서로 교차하는 데이터 라인과 게이트 라인에 의해 정의되며, 상기 데이터 라인과 상기 게이트 라인이 교차되는 영역에 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다. 또한, 복수의 화소 각각은 공통 전극 및 화소 전극을 포함한다.
도 2는 종래 기술에 따른 터치 스크린이 내장된 액정 표시장치의 하부 기판 구조를 나타내는 단면도이다. 도 2에서는 FFS(Fringe Field Switch) 모드의 하부 기판 구조를 나타내고 있다.
도 2를 참조하면, 상기 하부 기판(50)의 각 화소는 글라스 기판 상에 형성되는 차광층(71, Light shield layer); 상기 차광층(71) 상에 형성되는 버퍼층(51); 상기 버퍼층(51) 상에 형성되는 액티브층(72, 반도체층); 상기 액티브층(72) 상에 형성되는 게이트 절연층(52); 상기 액티브층(72)의 일부와 중첩되도록 게이트 절연층(52) 상에 금속(metal) 물질로 형성되는 게이트 전극(73); 상기 게이트 전극(73) 상에 형성되어 상기 게이트 전극(73)과 데이터 전극(74, Source/Drain)을 절연시키는 하부 절연층(53, ILD: Inter Layer Dielectric); 상기 액티브층(72)과 전기적으로 접속되는 데이터 전극(74);을 포함한다.
여기서, 상기 데이터 전극(74)은 상기 액티브층(72)의 일부 영역이 노출되도록 상기 게이트 절연층(52) 및 상기 하부 절연층(53)이 에칭(식각)되어 형성된 컨택 홀에 금속 물질이 매립되어 형성되고, 후술되는 화소 전극(77, Pixel ITO)과도 전기적으로 접속된다.
또한, 상기 하부 기판(50)의 각 화소는 상기 하부 절연층(53) 상에 순차적으로 형성되어, 상기 게이트 전극(73) 및 데이터 전극(74)을 덮도록 형성되는 제1 보호층(54, PAS0: passivation layer) 및 제2 보호층(55, PAS1); 상기 제2 보호층(55) 상에 인듐 틴 옥사이드(ITO: Indium Tin Oxide)와 같은 투명 전도성 물질로 형성되는 공통 전극(75, Vcom); 상기 공통 전극(75) 일측의 상부에 형성되어 전기적으로 접속되는 도전성 라인(76, 3rd Metal); 상기 공통 전극(75) 및 도전성 라인(76)을 덮도록 형성되는 제3 보호층(56, PAS2); ITO와 같은 투명 전도성 물질로 상기 제3 보호층(56)의 상부 및 상기 데이터 전극(74)과 전기적으로 접속되도록 형성되는 화소 전극(77, Pixel ITO);을 포함한다.
여기서, 상기 제1 보호층(54, PAS0) 내지 제3 보호층(56, PAS2)은 그 일부 영역이 식각되어, 상기 데이터 전극(74)의 상부를 노출(open)시키는 컨택 홀이 형성된다.
상기 화소 전극(77)은 상기 제1 보호층(54, PAS0) 내지 제3 보호층(56, PAS2)의 식각에 의해 형성된 컨택 홀 내부에도 형성되어 상기 데이터 전극(74)과 전기적으로 접속된다.
액정 표시장치의 스위칭 소자인 TFT는 탑 게이트(Top gate) 구조 또는 바텀 게이트(bottom gate) 구조 구성될 수 있는데, 탑 게이트 구조로 TFT를 구성하는 경우 백라이트로부터의 광이 액티브층(72)에 조사된다. 이로 인해, 액티브층(72)에 광 누설전류가 발생되고, 크로스 토크와 같은 불량이 발생될 수 있다.
이와 같은, 문제점을 방지하기 위해 액티브층(72) 하부에 광을 차단하는 금속 레이어(metal layer) 즉, 차광층(71)을 배치시켜 백라이트로부터의 광이 액티브층(72)에 조사되는 것을 방지하고 있다. 이와 같은 구조의 적용으로 액티브층(72)에 광 누설전류가 발생되는 것을 방지하고 있다.
아몰퍼스 실리콘(a-Si: amorphous Silicon) TFT의 느린 동작 속도, 미세 선폭 설계 제한 등의 단점을 보완하기 위해, 상기 하부 기판(50)의 구성들(일 예로서, TFT)을 형성하기 위한 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 이용하고 있다.
하부 기판(50)의 구성들의 형성하기 위한 소재로 저온 다결정 실리콘 (LTPS)을 이용하는 경우에는 도 3에 도시된 바와 같이, 제조공정에 10개의 마스크(mask)가 이용되고, 이에 따른 다수의 세부공정(일 예로서 155 steps)을 수행하게 된다.
특히, 상술한 바와 같이, 액티브층(72)의 광 누설전류를 방지하기 위한 차광층(71)의 형성을 위해 별도의 마스크가 소요되고, 이에 따른 세부공정의 수행으로 인해 제조공정이 복잡해져 제조비용이 증가되고 생산성이 떨어지는 단점이 있다.
저온 다결정 실리콘(LTPS)은 아몰퍼스 실리콘(a-Si) 대비 고해상도 구현이 용이하고, 탁월한 TFT 동작 특성 등의 장점이 있지만 제조공정에서 마스크 공정 및 세부공정이 아몰퍼스 실리콘(a-Si) 대비 많이 소요되어 가격 경쟁력에서 한계가 있고 제조효율이 떨어지는 단점이 있다.
따라서, 터치 스크린이 내장된 액정 표시장치의 소재로 저온 다결정 실리콘(LTPS)을 이용하면서 마스크 공정을 줄이면 저온 다결정 실리콘(LTPS) 소재의 장점을 활용하여 구동성능을 향상시키고, 가격 경쟁력의 확보 및 제조효율을 높일 수 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부 기판의 형성 시 마스크 공정을 줄여 제조비용을 절감시킬 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 탑 게이트 구조에서 액티브층의 광 누설전류를 줄일 수 있는 박막 트랜지스터 구조 및 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부 기판의 제조공정을 단순화시켜 제조효율을 향상시킬 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부 기판의 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용하여 구동 성능을 향상시킬 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명의 실시 예에 따른 액정 표시장치는 데이터 라인 및 게이트 라인의 의해 복수의 화소 영역이 정의된 기판; 상기 기판의 각 화소 영역에 형성된 액티브층; 절연층을 사이에 두고 상기 액티브층의 일부 영역과 중첩되는 복수의 게이트 전극을 포함하는 게이트부; 상기 액티브층과 전기적으로 접속되는 데이터 전극;을 포함하고, 상기 액티브층과 상기 복수의 게이트 전극이 중첩되어 복수의 채널이 형성되고, 상기 복수의 채널 각각의 주변에 복수의 LDD(Lightly Doped Drain) 영역이 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치에서 상기 액티브층은 상기 복수의 게이트 전극과 중첩되는 영역에 형성되는 복수의 채널 영역 및 상기 복수의 채널 영역 주변에 형성되는 복수의 LDD 영역을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 데이터 라인 및 게이트 라인의 의해 복수의 화소 영역이 정의된 기판 상에 반도체 물질을 도포한 후, 패터닝하여 각 화소 영역에 액티브층을 형성하는 단계; 상기 액티브층 상에 절연층을 형성하는 단계; 상기 절연층 상에 금속 물질을 도포한 후, 패터닝하여 상기 액티브층의 일부 영역과 중첩되는 복수의 게이트 전극을 포함하는 게이트부를 형성하는 단계; 상기 절연층의 일부 영역을 식각하여 상기 액티브층을 일부 영역을 노출시키는 트렌치를 단계; 상기 트렌치 내부에 금속 물질을 매립하여 상기 액티브층과 전기적으로 접속되는 데이터 전극을 형성하는 단계; 및 상기 절연층을 사이에 두고 상기 액티브층과 상기 복수의 게이트 전극을 중첩시켜 복수의 채널을 형성하고, 상기 복수의 채널 각각의 주변에 복수의 LDD(Lightly Doped Drain) 영역을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 제조방법에서, 상기 게이트 라인으로 제1 게이트 전극을 형성하고; 상기 제1 게이트 전극과 직교하는 방향으로, 상기 제1 게이트 전극에서 돌출되는 제2 게이트 전극을 형성하고; 상기 제2 게이트 전극과 직교하는 방향으로, 상기 제2 게이트 전극에서 돌출되는 제3 게이트 전극을 형성하는; 것을 특징으로 한다.
실시 예에 따른 본 발명은 하부 기판의 구성들을 형성하는 소재로 저온 다결정 실리콘(LTPS)을 적용하여 액정 표시장치의 구동 성능을 향상시킬 수 있다.
실시 예에 따른 본 발명은 하부 기판의 형성 시 마스크 공정을 줄여 액정 표시장치의 제조비용을 절감시킬 수 있다.
실시 예에 따른 본 발명은 하부 기판의 제조공정을 단순화시켜 액정 표시장치의 제조효율을 향상시킬 수 있다.
도 1은 종래 기술에 따른 터치 스크린이 내장된 액정 표시장치와 이의 구동방법을 개략적으로 설명하기 위한 도면.
도 2는 종래 기술에 따른 터치 스크린이 내장된 액정 표시장치의 하부 기판 구조를 나타내는 단면도.
도 3은 종래 기술에 따른 터치 스크린이 내장된 액정 표시장치의 제조방법을 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 하부 기판 구조를 나타내는 평면도.
도 5는 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 하부 기판 구조를 나타내는 단면도.
도 6은 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 게이트부 및 액티브층 구조를 나타내는 평면도.
도 7은 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 게이트부 및 액티브층 구조를 나타내는 단면도.
도 8은 본 발명의 다른 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 게이트부 및 액티브층 구조를 나타내는 평면도.
도 9 내지 도 13은 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 제조방법을 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치와 이의 제조방법에 대하여 설명하기로 한다.
본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 배선 레이어, 컨택)이 다른 구조물 "상부에, 상에", "아래에" 또는 "하부에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다. 아울러, 상기 "상부에, 상에", "아래에" 또는 "하부에"라는 표현은 도면에 기초하여 본 발명의 구성 및 제조방법을 설명하기 위한 것이다. 따라서, 상기 "상부에, 상에", "아래에" 또는 "하부에"라는 표현은 제조 공정 과정과 제조가 완료된 이후 구성에서 서로 상이할 수 있다.
도면을 참조한 설명에 앞서, 액정 표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 화소 전극과 공통 전극을 배치하여 상기 화소 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다. 특히, 상기 IPS 모드는 상기 화소 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다. 이와 같은 IPS 모드는 상기 화소 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 상기 FFS 모드이다. 상기 FFS 모드는 상기 화소 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다. 이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치는 FFS 모드의 구조를 가지며, 사용자의 터치 위치를 검출하는 터치 스크린이 내장된 인-셀 터치(in-cell touch) 타입의 액정 패널과, 상기 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다.
상기 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 센싱 드라이버, 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다.
여기서, 상기 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.
상기 액정 패널은 액정층을 사이에 두고 합착된 상부 기판과 하부 기판을 포함하며, 복수의 화소(Clc, 액정셀)가 매트릭스 형태로 배열된다.
상기 액정 패널은 데이터 전압에 따라 각 화소의 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시한다. 또한, 상기 하부 기판에 형성된 공통 전극을 센싱 전극으로 구동시켜 사용자의 터치에 따른 정전용량의 변화를 감지하고, 이를 통해 사용자의 터치 위치를 검출한다.
상기 상부 기판은 복수의 화소 각각에 대응되도록 화소 영역을 정의하는 블랙 매트릭스(BM); 상기 블랙 매트릭스에 의해 정의된 각 화소 영역에 형성된 적색(Red), 녹색(Green), 청색(Blue) 컬러필터; 및 상기 적색, 녹색, 청색 컬러필터와 상기 블랙 매트릭스를 덮도록 형성되어 상부 기판을 평탄화 시키는 오버코트층을 포함한다.
하부 기판은 액정층을 구동시킴과 아울러, 사용자의 터치에 따른 정전용량을 이용하여 터치 위치를 검출하기 위한 복수의 화소를 가지는 화소 어레이를 포함한다.
상기 화소 어레이는 후술되는 TFT, 공통 전극 및 화소 각각에 형성된 공통 전극을 연결하는 도전성 라인(3rd Metal)을 포함한다.
상기 하부기판 상에는 상호 직교하도록 형성된 게이트 라인과 데이터 라인이 배열되고, 상기 게이트 라인과 데이터 라인을 통해 복수의 화소가 정의된다. 각각의 화소에는 스위칭 소자로서 TFT가 형성되고, 상기 TFT와 전기적으로 연결되는 화소 전극이 상기 복수의 화소 각각에 개별적으로 형성된다.
여기서, 상기 TFT는 게이트 전극, 액티브층(반도체층), 절연층 및 데이터 전극(소스/드레인 전극)을 포함하여 이루어지는데, 게이트 전극이 액티브층 아래에 위치하는 바텀 게이트(bottom gate) 구조로 이루어질 수도 있고, 게이트 전극이 액티브층 위에 위치하는 탑 게이트(top gate) 구조로 이루어질 수도 있다.
본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치는 하부 기판의 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 이용할 수 있다.
도 4는 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 하부 기판 구조를 나타내는 평면도이고, 도 5는 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 하부 기판 구조를 나타내는 단면도이다. 여기서, 도 5는 도 4의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 4 및 도 5를 참조하면, 하부 기판(100)에는 복수의 화소가 형성되며, 각 화소는 복수의 게이트 전극을 포함하는 게이트부(150), 액티브층(130, 반도체층) 및 절연층으로 이루어진 TFT; 상기 TFT와 접속되어 화소에 영상 신호에 따른 화소 전압을 공급하는 화소 전극(220, Pixel ITO); 화소에 공통 전압(Vcom)을 공급하는 공통 전극(190); 및 각 화소에 형성된 공통 전극(190)을 연결하는 도전성 라인(200);을 포함한다. 여기서, 상기 도전성 라인(200)은 상기 공통 전극(190)이 사용자의 터치 검출을 위한 센싱 전극으로 구동될 수 있도록 컨택 배선으로 형성된다.
구체적으로, 상기 하부 기판(100)의 각 화소는 글라스 기판 상에 형성되는 버퍼층(미도시); 상기 버퍼층 상에 형성되는 액티브층(130); 상기 액티브층(130) 상에 형성되는 게이트 절연층(140, GI: Gate Insulation); 상기 액티브층(130)의 일부와 중첩되도록 상기 게이트 절연층(140) 상에 형성되는 게이트부(150); 상기 게이트부(150) 상에 형성되어 상기 게이트부(150)과 데이터 전극(170)을 절연시키는 하부 절연층(160, ILD: Inter Layer Dielectric); 트렌치(trench)에 의해 일부 영역이 노출된 액티브층(130)과 전기적으로 접속되도록 형성된 데이터 전극(170, Source/Drain);을 포함한다.
여기서, 상기 게이트부(150)는 복수의 게이트 전극을 포함하여 구성되며, 상기 복수의 게이트 전극은 게이트 절연층(140)을 사이에 두고 상기 액티브층(130)과 중첩되어 복수의 채널이 형성되도록 한다.
상기 데이터 전극(170)은 상기 액티브층(130)의 일부 영역이 노출되도록 상기 게이트 절연층(140) 및 상기 하부 절연층(160)의 일부가 식각되어 형성된 트렌치에 금속 물질이 매립되어 형성되고, 후술되는 공통 전극(190) 및 도전성 라인(200)을 경유하여 화소 전극(220, Pixel ITO)과 전기적으로 접속된다.
또한, 상기 하부 기판(100)의 각 화소는 상기 하부 절연층(160) 상에 형성되어, 상기 게이트부(150) 및 데이터 전극(170)을 덮도록 형성되는 제1 보호층(180, PAS1: passivation layer); 인듐 틴 옥사이드(ITO: Indium Tin Oxide)와 같은 투명 전도성 물질로 상기 제1 보호층(180)의 상부 및 상기 데이터 전극과 접속되도록 형성되는 공통 전극(190, Vcom); 상기 공통 전극(190) 일측의 상부에 형성되어 상기 공통 전극(190)과 전기적으로 접속되는 도전성 라인(200, 3rd Metal);을 포함한다.
여기서, 상기 공통 전극(190) 및 상기 도전성 라인(200)은 상기 데이터 전극(170)의 상부가 노출되도록 제1 보호층(180)의 일부가 식각되어 형성된 제1 컨택 홀에 순차적으로 형성된다. 이를 통해, 상기 제1 컨택 홀 영역에서 상기 데이터 전극(170)과 상기 공통 전극(190) 및 도전성 라인(200)은 전기적으로 접속된다.
또한, 상기 하부 기판(100)의 각 화소는 상기 공통 전극(190) 및 도전성 라인(200)을 덮도록 형성되는 제2 보호층(210, PAS2); ITO와 같은 투명 전도성 물질로 상기 제2 보호층(210)의 상부 및 상기 데이터 전극(170)과 전기적으로 접속되도록 형성되는 화소 전극(220, Pixel ITO);을 포함한다.
상기 화소 전극(220)은 상기 데이터 전극(170)과 접속된 도전성 라인(200)이 노출되도록 제2 보호층(210)의 일부가 식각되어 형성된 제2 컨택 홀에 내부에도 형성되어 상기 도전성 라인(200)과 전기적으로 형성된다. 이를 통해, 상기 화소 전극(220)은 상기 공통 전극(190) 및 도전성 라인(200)을 경유하여 상기 데이터 라인(170)과 전기적으로 접속된다.
본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치는 1 프레임 기간 중 표시 기간에는 상기 하부 기판(100)의 화소 어레이에 인가된 데이터 전압에 따라 각 화소의 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시한다.
그리고, 비 표시 기간에는 상기 도전성 라인(200)에 의해 접속된 각 화소의 공통 전극(190)을 센싱 라인으로 구동시켜 사용자의 터치에 따른 정전용량(Ctc)의 변화를 감지한다.
이를 위해, 상기 공통 전극(190)은 1 프레임 기간 중 표시 기간에는 공통 전압(Vcom)을 화소에 공급하고, 비 표시 기간에는 터치의 검출을 위한 센싱 전극으로 구동된다.
상술한 구성을 포함하는 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치는 탑 게이트 구조의 TFT를 포함하지만, 액티브층(130)에 입사되는 광을 차단하기 위한 별도의 차광층을 포함하지 않는다.
도 6은 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 게이트부 및 액티브층 구조를 나타내는 평면도이고, 도 7은 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 게이트부 및 액티브층 구조를 나타내는 단면도이다. 여기서, 도 7은 도 6의 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 6 및 도 7을 참조하면, 상기 게이트부(150)는 복수의 게이트 전극(152, 154, 156)을 포함하여 구성되며, 상기 복수의 게이트 전극(152, 154, 156)은 게이트 절연층을 사이에 두고 상기 액티브층(130)과 중첩되어 복수의 채널(channel 1 ~ channel 3)이 형성되도록 한다. 즉, 도 6에 도시된 바와 같이, 제1 내지 제3 게이트 전극(152, 154, 156)과 액티브층(130)이 중첩되는 A영역, B영역, C영역에 각각 채널이 형성된다.
도면에 도시되지 않았지만, 상기 복수의 게이트 전극(152, 154, 156)은 상부기판에 형성된 블랙 매트릭스(BM)와 대응되는 영역에 형성되어 화소의 개구율에는 영향을 주지 않는다.
상기 게이트부(150) 중에서 제1 게이트 전극(152)은 게이트 라인을 이용하여 형성되며, 액티브층(130)과 중첩되어 제1 채널(channel 1)이 형성된다.
제2 게이트 전극(154)은 상기 제1 게이트 전극(152)에서 돌출되어 형성되며, 액티브층(130)과 중첩되어 제2 채널(channel 2)이 형성된다. 여기서, 상기 제2 게이트 전극(154)이 상기 제1 게이트 전극(152)으로부터 돌출되어 형성되므로, 상기 제1 게이트 전극(152)과 제2 게이트 전극(154)은 "T" 형상을 가진다.
제3 게이트 전극(156)은 상기 제2 게이트 전극(154)에서 돌출되어 형성되며, 액티브층(130)과 중첩되어 제3 채널(channel 3)이 형성된다. 여기서, 상기 제3 게이트 전극(156)이 상기 제2 게이트 전극(154)으로부터 돌출되어 형성되므로, 상기 제2 게이트 전극(154)과 제3 게이트 전극(156)은 "T" 형상을 가진다.
상기 제2 게이트 전극(154)은 상기 제1 게이트 전극(152)과 직교하도록 형성된다. 즉, 상기 제1 게이트 전극(152)이 수평 방향으로 형성되면 상기 제2 게이트 전극(154)은 수직 방향(데이터 라인 방향)으로 형성된다.
그리고, 제3 게이트 전극(156)은 상기 제1 게이트 전극(152)과 동일 방향 즉, 수평 방향(게이트 라인 방향)으로 형성되고, 제2 게이트 전극(154)과는 직교하는 방향으로 형성된다.
상기 액티브층(130)에는 누설전류의 최소화 및 구동 신뢰성을 높이기 위해, 도 7에 도시된 바와 같이, 복수의 LDD(134, Lightly Doped Drain) 영역 및 복수의 채널(132)이 형성된다.
일 예로서, 상기 액티브층(130)은 상기 제1 내지 제3 게이트 전극(152, 154, 156)과 중첩되는 영역에 제1 내지 제3 채널(132)이 형성되고, 상기 제1 내지 제3 채널(132) 각각의 좌우측에는 LDD 영역(134, 일 예로서 n- 도핑 영역)이 형성된다. 또한, 상기 제1 내지 제3 채널(132) 및 상기 LDD 영역(134)을 제외한 영역에는 고농도 도핑 영역(136, 일 예로서 n+ 도핑 영역)이 형성된다.
본 발명에서는 백라이트로부터 액티브층(130)에 입사되는 광을 차단하기 위한 별도의 메탈 레이어를 구비하고 있지 않으나, 액티브층(130)에 복수의 채널(132) 및 누설전류를 방지하는 복수의 LDD 영역(134)을 형성하여 상기 광을 차단하는 메탈 레이어와 같은 차광수단 없이도 액티브층(130)의 누설전류를 방지할 수 있다.
이때, 상기 제1 내지 제3 게이트 전극(152, 154, 156)과 액티브층(130)이 중첩에 의해 형성되는 제1 내지 제3 채널의 길이(length)는 화소(pixel)의 설계에 따라서 달라질 수 있다. 광 누설전류가 감소되도록 액티브층(130)의 폭(W) 및 상기 제1 내지 제3 게이트 전극의 폭(L1, L2, L3)을 조절하여 제1 내지 제3 채널의 길이(length)를 설정할 수 있다.
상술한 구성을 포함하는 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치는 액티브층(130)과 복수의 게이트 전극(152, 154, 156)을 통해 복수의 채널(132) 및 복수의 LDD 영역(134)을 형성하여 종래 기술 대비 전체 LDD 영역의 면적을 증가시킬 수 있다. 이를 통해, 액티브 영역에 광을 차단하는 별도의 메탈 레이어 없이도 광 누설전류를 방지할 수 있다.
도면을 참조한 상술한 설명에서는 제1 내지 제3 게이트 전극(152, 154, 156)을 통해 3개의 채널 및 복수의 LDD 영역(134)이 형성되는 것으로 설명하였다. 그러나, 이는 본 발명의 일 예를 나타낸 것이고, 본 발명의 다른 실시 예에서는 도 8에 도시된 바와 같이, 게이트부(150)가 제4 게이트 전극(158)을 추가로 포함하여 4개의 게이트 전극으로 구성될 수 있다.
여기서, 도 8에 도시된 제1 내지 제3 게이트 전극(152, 154, 156)은 도 6과 동일하다. 제4 게이트 전극(158)은 상기 제1 게이트 전극(152)에서 돌출되어 형성되며, 제4 게이트 전극(158)과 액티브층(130)이 중첩되어 제4 채널(channel 4)이 형성된다.
상기 제4 게이트 전극(158)이 상기 제1 게이트 전극(152)으로부터 돌출되어 형성되므로, 상기 제1 게이트 전극(152)과 제4 게이트 전극(158)은 "T" 형상을 가진다.
상기 제1 게이트 전극(152)과 제4 게이트 전극(158)은 직교하도록 형성된다. 즉, 상기 제1 게이트 전극(152)이 수평 방향으로 형성되면 상기 제4 게이트 전극(158)은 수직 방향(데이터 라인 방향)으로 형성된다. 또한, 제3 게이트 전극(156)과 제4 게이트 전극(158)은 동일 방향으로 나란하게 형성된다.
이때, 상기 제1 내지 제4 게이트 전극(152, 154, 156, 158)과 액티브층(130)이 중첩되는 형성되는 제1 내지 제4 채널의 길이(length)는 화소의 설계에 따라서 달라질 수 있다. 광 누설전류가 감소되도록 액티브층(130)의 폭(W) 및 상기 제1 내지 제4 게이트 전극의 폭(L1, L2, L3, L4)을 조절하여 제1 내지 제4 채널의 길이를 설정할 수 있다.
도 8에 도시된 바와 같이, 게이트부(150)가 4개의 게이트 전극을 포함하여 형성되는 경우에는 제1 내지 제4 채널(Channel 1 ~ Channel 4)이 형성되고, 각각의 채널 좌우측에 LDD 영역이 형성된다. 따라서, 전체 LDD 영역이 증가되어 액티브 영역(130)에 광을 차단하는 별도의 메탈 레이어 없이도 광 누설전류를 방지할 수 있다.
이하, 도 9 내지 도 13을 참조하여 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 제조방법에 대하여 설명하기로 한다. 여기서, 도 10 내지 도 13은 도 4의 I-I' 선에 따른 단면과, 도 6의 II-II' 선에 따른 단면을 기준으로 도시되었다.
본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 제조방법은 도 9에 도시된 바와 같이, 액티브층 하부에 광을 차단하는 별도의 메탈 레이어(차광층)를 형성하는 공정을 삭제하고, 복수의 게이트 전극을 통해 TFT를 구성한다. 이를 통해, 종래 기술 대비 차광층의 제조공정에 소요되는 마스크를 줄이고, 이에 따른 세부공정을 줄일 수 있다. 또한, 개구율을 감소 없이 LDD 영역을 증가시켜 광 누설전류를 방지할 수 있다.
구체적으로 살펴보면, 도 10(a)에 도시된 바와 같이, 기판 상에 비정질 실리콘(a-Si)을 증착하여 반도체 레이어를 형성한 후, 마스크를 이용한 포토리소그래피 및 건식 에칭 공정을 통해 상기 반도체 레이어를 패터닝하여 액티브층(130)을 형성한다.
여기서, 상기 기판은 투명한 글라스 소재 또는 플라스틱 소재가 적용될 수 있으며, 도 10에서는 기판의 소재로 글라스가 적용된 것을 일 예로 도시하고 있다.
이어서, 도 10(b)에 도시된 바와 같이, 상기 기판 전면에 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 게이트 절연층(140)을 형성한다.
이어서, 도 10(c)에 도시된 바와 같이, 상기 액티브층(130)과 중첩되도록 상기 게이트 절연층(140) 상에 금속(metal) 물질을 증착 한 후, 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 게이트부(150)를 형성한다.
여기서, 상기 게이트부(150)는 복수의 게이트 전극(152, 154, 156)으로 구성되며, 상기 복수의 게이트 전극(152, 154, 156)을 형성하기 위한 포토 레지스트 패턴(이하, "PR패턴" 이라 함)과 금속 패턴을 마스크로 이용하여 액티브층(130)에 형성된 채널 영역 좌우측 일부에 저 농도 도핑 영역인 LDD 영역을 형성한다. 이와 함께, 채널 영역과 LDD 영역을 제외한 나머지 영역을 고 농도 도핑 영역으로 형성한다.
도면에 도시되지 않았지만, 상기 복수의 게이트 전극(152, 154, 156)은 상부기판에 형성된 블랙 매트릭스(BM)와 대응되는 영역에 형성되어 화소의 개구율에는 영향을 주지 않는다.
도 11을 참조하여 상기 게이트부(150) 및 LDD 영역의 형성방법을 상세히 설명하기로 한다.
도 11(a)에 도시된 바와 같이, 액티브층(130)과 중첩되도록 게이트 절연층(140) 상에 금속(metal) 물질을 증착하여 금속 레이어(151)를 형성한 후, PR패턴(232)을 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 복수의 금속 패턴(153)을 형성한다. 이후, 복수의 금속 패턴(153) 상에 잔존하는 PR패턴(232)을 마스크로 이용하여 액티브층(130)을 n+ 도핑하여 고 농도 도핑 영역(136)을 형성한다.
이어서, 도 11(b)에 도시된 바와 같이, 복수의 금속 패턴(153) 상에 잔존하는 PR패턴(232)을 제거하고, 금속 패턴 일부를 에칭하여 복수의 게이트 전극(152, 154, 156)을 형성한다.
이어서, 도 11(c)에 도시된 바와 같이, 상기 복수의 게이트 전극(152, 154, 156)을 마스크로 이용하여 액티브층(130)을 n- 도핑한다.
이때, 상기 도 11(a)에서 PR패턴(232)에 의해 n+ 도핑이 이루어지지 않은 영역 중 일부 영역이 n- 도핑된다. 이를 통해, 복수의 게이트 전극(152, 154, 156)과 중첩되는 영역에는 각각 채널(132)이 형성되고, 상기 채널 각각의 좌우측 일부 영역에는 저 농도 도핑 영역인 LDD 영역(134)이 형성된다.
상술한 제조공정을 통해 복수의 게이트 전극(152, 154, 156)으로 구성된 게이트부(150) 및 액티브층(130)에 LDD 영역(134)을 형성할 수 있다.
이어서, 도 12(a)에 도시된 바와 같이, 상기 게이트부(150) 및 상기 게이트 절연층(140)을 덮도록 상기 기판 상에 절연물질을 증착하여, 상기 게이트부(150)를 하부 기판의 다른 구성들과 절연시키는 하부 절연층(160, ILD)을 형성한다.
이후, 상기 하부 절연층(160)의 일부 영역 및 게이트 절연층(140)의 일부 영역에 마스크를 이용한 포토리소그래피 및 드라이 에칭 공정을 수행하여, 액티브층(130)의 일부 상면을 노출(open)시키는 트렌치(162)를 형성한다.
이어서, 도 12(b)에 도시된 바와 같이, 상기 기판 전면과 상기 트렌치(162) 내부에 금속 물질을 도포(트렌치 내부에 금속 물질 매립)한 후, 마스크를 이용한 포토리소그래피 및 습식 에칭 공정을 수행하여 데이터 전극(170, source/drain)을 형성한다. 여기서, 상기 데이터 전극(170)은 상기 트렌치(162) 내에서 상기 액티브층(130)과 전기적으로 접속된다.
이어서, 도 12(c)에 도시된 바와 같이, 상기 하부 절연층(160)과 데이터 전극(170)을 덮도록 제1 보호층(180, PAS1)을 형성한 후, 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 상기 데이터 전극(170)을 노출시키는 제1 컨택 홀(182)을 형성한다.
이어서, 도 13(a)에 도시된 바와 같이, 상기 제1 보호층(180, PAS1)의 상부와 제1 컨택 홀(182) ITO(Indium Tin Oxide)와 같은 투명 전도성 물질을 증착시킨 후, 마스크를 이용한 포토리소그래피 및 에칭 공정을 통해 패터닝 한다. 이를 통해, 상기 제1 보호층(180, PAS1) 상의 일부 영역과 상기 제1 컨택 홀(182) 내부에 공통 전극(190)을 형성한다.
이후, 상기 제1 보호층(180, PAS1) 상부 및 공통 전극(190) 상부 도전성 금속 물질을 도포한 후, 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 상기 공통 전극(190)의 일측 상부와 상기 제1 컨택 홀(182) 내부에 도전성 라인(200)을 형성한다.
여기서, 상기 공통 전극(190)과 상기 도전성 라인(200)은 전기적으로 접속되고, 상기 제1 보호층(180, PAS1) 상부에 형성된 공통 전극(190)에는 공통전압(Vcom)이 공급된다.
한편, 상기 제1 컨택 홀(182) 내부에 형성된 공통 전극(190)은 데이터 전극(170)과 후술되는 화소 전극(220, Pixel ITO)을 전기적으로 접속시키는 컨택 전극의 용도로 형성되므로 공통전압(Vcom)이 공급되지 않는다.
이어서, 도 13(b)에 도시된 바와 같이, 상기 공통 전극(190)과 도전성 라인(200)을 덮도록 제2 보호층(210, PAS2)을 형성한 후, 마스크를 이용한 포토리소그래피 공정, 에칭 공정 및 애싱(ashing) 공정을 수행하여 제2 보호층(210, PAS2)의 일부 영역에 제2 컨택 홀(212)을 형성한다.
여기서, 상기 제2 컨택 홀(212)은 상기 데이터 전극(170)과 대응되는 영역에 형성되며, 상기 데이터 전극(170)과 전기적으로 접속된 도전성 라인(200)을 노출시키도록 형성된다.
이후, 상기 제2 보호층(210, PAS2)의 상부 및 제2 컨택 홀(212) 내부에 ITO와 같은 투명 전도성 물질로 화소 전극(220, pixel ITO)을 형성한다.
여기서, 상기 화소 전극(220)은 상기 제2 컨택 홀(212) 내에서 상기 도전성 라인(200)과 전기적으로 접속된다. 이를 통해, 상기 데이터 전극(170)은 상기 제1 컨택 홀(182) 내에 형성된 공통 전극(190) 및 도전성 라인(200)을 경유하여 화소 전극(220)과 전기적으로 접속된다.
상술한 설명에서는 상기 액티브층이 n 타입으로 도핑되는 것으로 설명하였으나, 이는 일 예를 나타낸 것이고 본 발명의 다른 실시 예에서는 상기 액티브층이 p 타입으로 도핑될 수 있다.
상술한 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치의 제조방법은 하부 기판의 제조 시, 액티브층(130)에 광을 차단하는 차광층을 삭제하여 종래 기술 대비 1매의 마스크를 줄이고, 이에 따른 세부 공정을 종래 기술 대비 12.2%(155 steps -> 136 steps으로 줄임) 줄일 수 있다. 이를 통해, 제조비용을 절감시키고 제조효율을 향상시킬 수 있다.
또한, 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치 및 제조방법은 하부 기판의 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용하여 구동 성능을 향상시킬 수 있다.
또한, 본 발명의 실시 예에 따른 터치 스크린이 내장된 액정 표시장치 및 제조방법은 하부 기판에 형성된 데이터 전극과 화소 전극의 컨택 성능을 높여 구동 성능을 향상시킬 수 있다.
상술한 설명에서는 터치 스크린이 내장된 액정 표시장치에서 본 발명의 TFT 구조가 적용되는 것으로 도시하고 설명하였으나, 이는 일 예를 나타낸 것이다. 도 6 내지 도 8에 도시된 게이트부 및 액티브층으로 구성된 TFT의 구조는 TFT를 스위칭 소자 및/또는 드라이빙 소자로 사용하는 다른 표시장치에도 적용될 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
130: 액티브층 132: 채널
134: LDD 영역 140: 게이트 절연층
150: 게이트부 152, 154, 156, 158: 게이트 전극
160: 하부 절연층 170: 데이터 전극
180: 제1 보호층 190: 공통 전극
200: 도전성 라인 210: 제2 보호층
220: 화소 전극

Claims (14)

  1. 데이터 라인 및 게이트 라인의 의해 복수의 화소 영역이 정의된 기판;
    상기 기판의 각 화소 영역에 형성된 액티브층;
    절연층을 사이에 두고 상기 액티브층의 일부 영역과 중첩되는 복수의 게이트 전극을 포함하는 게이트부;
    상기 액티브층과 전기적으로 접속되는 데이터 전극;을 포함하고,
    상기 액티브층과 상기 복수의 게이트 전극이 중첩되어 복수의 채널이 형성되고, 상기 복수의 채널 각각의 주변에 복수의 LDD(Lightly Doped Drain) 영역이 형성되는 것을 특징으로 하는 액정 표시장치.
  2. 제 1 항에 있어서, 상기 복수의 게이트 전극은
    상기 게이트 라인으로 형성되는 제1 게이트 전극;
    상기 제1 게이트 전극으로부터 돌출되어 형성되는 제2 게이트 전극;
    상기 제2 게이트 전극으로부터 돌출되어 형성되는 제3 게이트 전극;을 포함하는 것을 특징으로 하는 액정 표시장치.
  3. 제 2 항에 있어서,
    상기 제2 게이트 전극은 상기 제1 게이트 전극과 직교하는 방향으로 형성되고,
    상기 제3 게이트 전극은 상기 제1 게이트 전극과 동일 방향 및 상기 제2 게이트 전극과 직교하는 방향으로 형성되는 것을 특징으로 하는 액정 표시장치.
  4. 제 3 항에 있어서, 상기 복수의 게이트 전극은
    상기 제2 게이트 전극과 동일 방향 및 상기 제3 게이트 전극과 직교하는 방향으로 형성되는 제4 게이트 전극을 더 포함하는 것을 특징으로 하는 액정 표시장치.
  5. 제 1 항에 있어서, 상기 액티브층은
    상기 복수의 게이트 전극과 중첩되는 영역에 형성되는 복수의 채널 영역 및 상기 복수의 채널 영역 주변에 형성되는 복수의 LDD 영역을 포함하는 것을 특징으로 하는 액정 표시장치.
  6. 제 1 항에 있어서,
    상기 데이터 전극을 덮도록 형성된 제1 보호층;
    상기 제1 보호층의 일부 영역이 식각되어 상기 데이터 전극을 노출시키는 제1 컨택 홀;
    상기 제1 보호층의 상부 및 상기 제1 컨택 홀 내부에 형성되는 공통 전극;
    상기 제1 보호층의 일측 상부 및 상기 제1 컨택 홀 내에서 상기 공통 전극 상부에 형성되는 도전성 라인;
    상기 공통 전극 및 상기 도전성 라인 상부에 형성되는 제2 보호층;
    상기 제2 보호층 일부 영역이 식각되어 상기 데이터 전극과 대응되는 영역의 도전성 라인을 노출시키는 제2 컨택 홀; 및
    상기 제2 보호층의 상부 및 상기 제2 컨택 홀 내에 형성되어 상기 도전성 라인과 전기적으로 접속되는 화소 전극;을 더 포함하는 것을 특징으로 하는 액정 표시장치.
  7. 제 6 항에 있어서, 상기 데이터 전극과 화소 전극은
    상기 제1 컨택 홀 내부에 형성된 공통 전극 및 도전성 라인을 통해 전기적으로 접속되는 것을 특징으로 하는 액정 표시장치.
  8. 데이터 라인 및 게이트 라인의 의해 복수의 화소 영역이 정의된 기판 상에 반도체 물질을 도포한 후, 패터닝하여 각 화소 영역에 액티브층을 형성하는 단계;
    상기 액티브층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 금속 물질을 도포한 후, 패터닝하여 상기 액티브층의 일부 영역과 중첩되는 복수의 게이트 전극을 포함하는 게이트부를 형성하는 단계;
    상기 절연층의 일부 영역을 식각하여 상기 액티브층을 일부 영역을 노출시키는 트렌치를 단계;
    상기 트렌치 내부에 금속 물질을 매립하여 상기 액티브층과 전기적으로 접속되는 데이터 전극을 형성하는 단계; 및
    상기 절연층을 사이에 두고 상기 액티브층과 상기 복수의 게이트 전극을 중첩시켜 복수의 채널을 형성하고, 상기 복수의 채널 각각의 주변에 복수의 LDD(Lightly Doped Drain) 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  9. 제 8 항에 있어서, 상기 게이트부를 형성하는 단계에서,
    상기 게이트 라인으로 제1 게이트 전극을 형성하고;
    상기 제1 게이트 전극과 직교하는 방향으로, 상기 제1 게이트 전극에서 돌출되는 제2 게이트 전극을 형성하고;
    상기 제2 게이트 전극과 직교하는 방향으로, 상기 제2 게이트 전극에서 돌출되는 제3 게이트 전극을 형성하는; 것을 특징으로 하는 액정 표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 제2 게이트 전극과 동일 방향 및 상기 제3 게이트 전극과 직교하는 방향으로, 상기 제1 게이트 전극에서 돌출되는 제4 게이트 전극을 더 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  11. 제 8 항에 있어서, 상기 게이트부를 형성하는 단계에서,
    상기 복수의 게이트 전극을 마스크로 이용하여 상기 액티브층을 저 농도 불순물로 도핑함으로써, 상기 복수의 채널 주변에 복수의 LDD 영역을 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  12. 제 8 항에 있어서,
    상기 데이터 전극 상부에 제1 보호층을 형성하고, 상기 제1 보호층의 일부 영역을 식각하여 상기 데이터 전극을 노출시키는 제1 컨택 홀을 형성하는 단계;
    상기 제1 보호층의 상부와 상기 제1 컨택 홀 내부에 공통 전극 및 상기 공통 전극과 접속되는 도전성 라인을 형성하는 단계;
    상기 공통 전극 및 도전성 라인 상부에 제2 보호층을 형성하고, 상기 제2 보호층 일부 영역을 식각하여 상기 데이터 전극과 대응되는 영역의 도전성 라인을 노출시키는 제2 컨택 홀을 형성하는 단계; 및
    상기 제2 보호층의 상부 및 상기 제2 컨택 홀 내부에 상기 도전성 라인과 전기적으로 접속되는 화소 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  13. 제 12 항에 있어서,
    상기 제1 컨택 홀 내부에 형성된 공통 전극 및 도전성 라인을 통해 상기 데이터 전극과 상기 화소 전극을 전기적으로 접속시키는 것을 특징으로 하는 액정 표시장치의 제조방법.
  14. 제 8 항에 있어서,
    저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 소재로 박막 트랜지스터를 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
KR1020100092378A 2010-09-20 2010-09-20 액정 표시장치와 이의 제조방법 KR101284709B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100092378A KR101284709B1 (ko) 2010-09-20 2010-09-20 액정 표시장치와 이의 제조방법
US13/208,881 US8698971B2 (en) 2010-09-20 2011-08-12 Liquid crystal display device and method for manufacturing the same
TW100132323A TWI463232B (zh) 2010-09-20 2011-09-07 液晶顯示裝置及其製造方法
CN201110277693.5A CN102411240B (zh) 2010-09-20 2011-09-19 液晶显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100092378A KR101284709B1 (ko) 2010-09-20 2010-09-20 액정 표시장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120030701A true KR20120030701A (ko) 2012-03-29
KR101284709B1 KR101284709B1 (ko) 2013-07-16

Family

ID=45817456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100092378A KR101284709B1 (ko) 2010-09-20 2010-09-20 액정 표시장치와 이의 제조방법

Country Status (4)

Country Link
US (1) US8698971B2 (ko)
KR (1) KR101284709B1 (ko)
CN (1) CN102411240B (ko)
TW (1) TWI463232B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103946742B (zh) * 2011-11-18 2016-08-31 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
KR101353284B1 (ko) * 2012-04-25 2014-01-21 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
CN102709240B (zh) * 2012-05-04 2014-11-26 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
JP5947650B2 (ja) * 2012-07-27 2016-07-06 株式会社ジャパンディスプレイ 液晶表示装置および電子機器
JP2014095795A (ja) * 2012-11-09 2014-05-22 Japan Display Inc 液晶表示装置およびその製造方法
JP2014106974A (ja) * 2012-11-22 2014-06-09 Lg Innotek Co Ltd タッチウィンドウ
US9287406B2 (en) * 2013-06-06 2016-03-15 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same
TWI510988B (zh) * 2013-07-17 2015-12-01 Chunghwa Picture Tubes Ltd 內嵌式觸控顯示面板
CN103713792B (zh) * 2013-12-23 2016-06-01 京东方科技集团股份有限公司 阵列基板及其制造方法和触摸显示装置
CN104820324A (zh) * 2014-01-31 2015-08-05 Jsr株式会社 液晶显示元件及感放射线性树脂组合物
CN103915510B (zh) * 2014-03-27 2017-08-04 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
US10564779B2 (en) 2014-04-25 2020-02-18 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and touch display device
CN105097828B (zh) * 2015-06-09 2018-11-09 武汉华星光电技术有限公司 Tft基板结构的制作方法及tft基板结构
KR102363840B1 (ko) * 2015-07-28 2022-02-16 엘지디스플레이 주식회사 터치 표시 장치의 박막트랜지스터를 포함하는 기판
CN105931986A (zh) * 2016-05-18 2016-09-07 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板和显示装置
KR101831186B1 (ko) 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
CN106886111A (zh) * 2017-03-31 2017-06-23 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN108535925B (zh) * 2018-03-20 2021-04-02 厦门天马微电子有限公司 显示面板和显示装置
US11146780B1 (en) * 2020-07-06 2021-10-12 A.U. Vista, Inc. Artificial window with parallax effect
CN111883545B (zh) * 2020-08-31 2022-07-29 武汉华星光电技术有限公司 薄膜晶体管基板及显示面板
KR20220117971A (ko) * 2021-02-17 2022-08-25 삼성디스플레이 주식회사 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163822B2 (ja) * 1993-02-23 2001-05-08 セイコーエプソン株式会社 トランジスタ及びその製造方法
JP4104489B2 (ja) * 2002-05-17 2008-06-18 東芝松下ディスプレイテクノロジー株式会社 表示装置及びその製造方法
JP2004264652A (ja) * 2003-03-03 2004-09-24 Seiko Epson Corp アクティブマトリクス基板、液晶装置、液晶装置の駆動方法、投射型表示装置
US7057208B2 (en) * 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101031674B1 (ko) * 2003-12-29 2011-04-29 엘지디스플레이 주식회사 액정표시소자의 제조방법 및 이에 사용되는 회절마스크
JP4444035B2 (ja) * 2004-04-21 2010-03-31 シャープ株式会社 表示装置用アクティブマトリクス基板およびその製造方法
JP4565573B2 (ja) * 2006-09-07 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
KR20080029587A (ko) * 2006-09-29 2008-04-03 일진디스플레이(주) 액정표시장치
KR101393637B1 (ko) * 2006-11-23 2014-05-12 삼성디스플레이 주식회사 표시판
US8217913B2 (en) * 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
KR101753802B1 (ko) * 2010-09-20 2017-07-04 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법

Also Published As

Publication number Publication date
KR101284709B1 (ko) 2013-07-16
US20120069259A1 (en) 2012-03-22
US8698971B2 (en) 2014-04-15
TW201213992A (en) 2012-04-01
TWI463232B (zh) 2014-12-01
CN102411240A (zh) 2012-04-11
CN102411240B (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
KR101284709B1 (ko) 액정 표시장치와 이의 제조방법
KR101284287B1 (ko) 액정 표시장치와 이의 제조방법
KR101273239B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101753802B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR102263876B1 (ko) 인셀 터치 액정 디스플레이 장치와 그 제조방법
KR101749146B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
US9971181B2 (en) In-cell touch liquid crystal display device and method for manufacturing the same
KR101284714B1 (ko) 액정 표시장치와 이의 제조방법
TWI578216B (zh) 內嵌式觸控液晶顯示裝置及其製造方法
US9454052B2 (en) In-cell touch liquid crystal display apparatus and method of manufacturing the same
KR101608637B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101887371B1 (ko) 액정 표시장치와 이의 제조방법
KR20140004887A (ko) 액정 디스플레이 장치의 제조방법
KR20120064483A (ko) 터치 스크린이 내장된 액정 표시장치
KR102151441B1 (ko) 액정 디스플레이 장치와 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7