KR20120022619A - 반도체 웨이퍼 냉각장치 - Google Patents

반도체 웨이퍼 냉각장치 Download PDF

Info

Publication number
KR20120022619A
KR20120022619A KR1020110078919A KR20110078919A KR20120022619A KR 20120022619 A KR20120022619 A KR 20120022619A KR 1020110078919 A KR1020110078919 A KR 1020110078919A KR 20110078919 A KR20110078919 A KR 20110078919A KR 20120022619 A KR20120022619 A KR 20120022619A
Authority
KR
South Korea
Prior art keywords
cooling
semiconductor wafer
mounting surface
tray
cooling pipe
Prior art date
Application number
KR1020110078919A
Other languages
English (en)
Other versions
KR101294114B1 (ko
Inventor
타카야 노구치
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20120022619A publication Critical patent/KR20120022619A/ko
Application granted granted Critical
Publication of KR101294114B1 publication Critical patent/KR101294114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the objects or the material; Means for adjusting diaphragms or lenses associated with the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

피조사물된 반도체 웨이퍼의 온도 격차를 억제하면서 냉각하는 반도체 웨이퍼 냉각장치의 제공을 목적으로 한다. 본 발명의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼(10)를 재치하는 재치면을 갖는 트레이(1)와, 트레이(1) 내부에 배치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 냉각하는 냉매가 흐르는 냉각 배관(2)과, 재치면에 개구를 갖고 트레이(1)에 설치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 흡착하는 진공 배관(3)을 구비한다.

Description

반도체 웨이퍼 냉각장치{SEMICONDUCTOR WAFER COOLING APPARATUS}
본 발명은, 예를 들면 방사선을 조사할 때의 피조사물인 반도체 웨이퍼를 재치해서 냉각하는 트레이를 구비한 반도체 웨이퍼 냉각장치에 관한다.
p형 반도체 재료 중에서 전자가 재결합하는 시간, 혹은 n형 반도체 재료에서 홀이 재결합하는 시간을 소수 캐리어의 라이프타임이라고 한다. 도통후에 남은 소수 캐리어가 보다 신속하게 재결합하도록 라이프타임을 제어할 필요가 있고, 이 라이프타임 제어는, 금이나 백금 등의 중금속을 확산하거나 전자나 프로톤 등의 하전 입자를 조사함으로써 행해진다.
이와 같은 방사선 조사공정에 있어서의 반도체 웨이퍼의 온도 상승을 방지하기 위해, 반도체 웨이퍼를 재치하는 트레이에, 냉각수 등의 냉매가 흐르는 냉각 배관을 설치해서 웨이퍼를 냉각한다. 예를 들면 특허문헌 1에 기재된 전자선 조사용 피처리물 반송장치에서는, 피처리물을 재치하는 트레이와 밀착하는 수냉판의 내부에 냉각 배관이 지그재그 배치되어 있고, 해당 냉각 배관을 흐르는 냉각수에 의해 피처리물을 냉각하는 구성으로 되어 있다.
일본국 특개평 10-312764호 공보
특허문헌 1과 같이 냉각 배관을 지그재그 배치함으로써, 1개의 냉각 배관에 의해 트레이의 전체면을 냉각하는 것이 가능하다. 그러나, 이와 같은 냉각 배관의 배치 구조에서는, 냉각 배관의 바로 위에 위치하는 부분과 배관 사이의 바로 위에 위치하는 부분에서 트레이의 냉각 성능이 다르기 때문에, 반도체 웨이퍼와 트레이의 접촉 위치에 의해 단일의 웨이퍼 내에서도 온도 차이가 생겨 버린다. 더구나, 상류와 하류에서는 냉매의 온도가 다르기 때문에, 트레이 위의 재치 위치에 의해 웨이퍼 사이에서 온도차가 생겨 버린다.
또한, 피조사물인 반도체 웨이퍼에 휘어짐이 있으면, 동일 반도체 웨이퍼 내에 있어서 트레이와 접촉하고 있는 부분과 그렇지 않은 부분이 발생하여, 이들의 부분에 온도차가 생겨 버린다.
이와 같은 반도체 웨이퍼의 면 내부나 웨이퍼 사이에서 생기는 온도차에 의해, 반도체 웨이퍼로부터 잘라내어 제작하는 반도체 디바이스에 있어서 라이프타임이나 그 밖의 전기 특성에 격차가 생긴다고 하는 문제가 있었다.
본 발명은 상기한 문제점을 감안하여, 예를 들면 방사선 조사공정에 있어서 피조사물인 반도체 웨이퍼의 온도 격차를 억제하면서 냉각하는 반도체 웨이퍼 냉각장치의 제공을 목적으로 한다.
본 발명의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와, 상기 트레이 내부에 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 냉각 배관과, 상기 재치면에 개구를 갖고 상기 트레이에 설치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 흡착하는 진공 배관을 구비한다.
본 발명의 제2의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와, 상기 트레이 내부에 양 끝 사이에서 되접어 꺾은 형상으로 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 1개의 냉각 배관을 구비하고, 상기 반도체 웨이퍼로부터 잘라내는 정사각형 칩의 한 변을 a(mm)로 하고, 상기 냉각 배관의 측벽 두께를 b(mm)로 한 경우에, 상기 냉각 배관의 인접하는 배관과의 거리 c(mm)가
[수학식 1]
Figure pat00001

을 만족한다.
본 발명의 제3의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와, 상기 트레이 내부에 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 한 쌍의 냉각 배관을 구비하고, 상기 냉각 배관의 각각은 복수의 배관을 병렬접속한 구성이며, 한쪽의 상기 냉각 배관을 구성하는 배관은 상기 재치면에 평행한 면 내에서 다른쪽의 상기 냉각 배관을 구성하는 배관과 교대로 배치된다.
본 발명의 제4의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와, 상기 트레이 내부에 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 냉각 배관과, 상기 재치면 위에 재치된 상기 반도체 웨이퍼의 외주부에 상기 재치면의 반대측으로부터 접촉해서 상기 반도체 웨이퍼를 상기 재치면에 누르는 클램프 링을 구비한다.
본 발명의 제5의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와, 상기 트레이 내부에 상기 재치면에 걸쳐 면 형상으로 설치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 냉각 배관을 구비한다.
본 발명의 제6의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와, 상기 트레이 내부에 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 냉각 배관과, 상기 냉각 배관 내부에 있어서 냉매가 흐르는 방향을 전환하는 냉매류 방향 전환수단을 구비한다.
본 발명의 제1의 반도체 웨이퍼 냉각장치는, 재치면에 개구를 갖고 트레이에 설치되고, 재치면 위에 재치된 반도체 웨이퍼를 흡착하는 진공 배관을 구비하기 때문에, 반도체 웨이퍼 면 내에서의 온도차를 억제하는 것이 가능하다.
본 발명의 제2의 반도체 웨이퍼 냉각장치에서는, 상기 반도체 웨이퍼로부터 잘라내는 정사각형 칩의 한 변을 a(mm)로 하고, 상기 냉각 배관의 측벽 두께를 b(mm)로 한 경우에, 냉각 배관의 인접하는 배관과의 거리 c(mm)가
[수학식 1]
Figure pat00002
을 만족함으로써, 적어도 정사각형 칩의 1/2 이상의 범위의 바로 아래에 냉각 배관 2가 구성되기 때문에, 냉각 효율이 향상된다.
본 발명의 제3의 반도체 웨이퍼 냉각장치에 있어서, 한 쌍의 냉각 배관의 각각은 복수의 배관을 병렬 접속한 구성이며, 한쪽의 상기 냉각 배관을 구성하는 배관은 상기 재치면에 평행한 면 내에서 다른쪽의 상기 냉각 배관을 구성하는 배관과 교대로 배치됨으로써, 각 배관과 반도체 웨이퍼까지의 거리는 같아진다. 냉각 배관 2a, 2b에서 냉각수가 흐르는 방향을 반대 방향으로 하면, 트레이의 어느곳에 반도체 웨이퍼를 재치해도 균등하게 냉각하는 것이 가능하여, 웨이퍼 사이의 온도 불균일을 억제할 수 있다.
본 발명의 제4의 반도체 웨이퍼 냉각장치에서는, 재치면 위에 재치된 반도체 웨이퍼의 외주부에 상기 재치면의 반대측으로부터 접촉해서 상기 반도체 웨이퍼를 상기 재치면에 누르는 클램프 링에 의해, 반도체 웨이퍼와 트레이의 재치면의 밀착성이 향상되기 때문에, 반도체 웨이퍼는 전체면이 불균일이 없이 트레이에 의해 냉각되어, 웨이퍼 면내에서의 온도 불균일을 억제한다.
본 발명의 제5의 반도체 웨이퍼 냉각장치는, 트레이 내부에 재치면에 걸쳐 면 형상으로 설치되고, 재치면 위에 재치된 반도체 웨이퍼를 냉각하는 냉매가 흐르는 냉각 배관을 구비하기 때문에, 트레이의 전체면을 불균일이 없이 냉각할 수 있어, 웨이퍼 면 내의 온도차를 억제한다.
본 발명의 제6의 반도체 웨이퍼 냉각장치는, 냉각 배관 내에 있어서의 냉매가 흐르는 방향을 전환하는 냉매류 방향 전환수단을 구비하기 때문에, 냉매류의 상류측과 하류측에서 생기는 온도차를 완화하여, 웨이퍼 사이의 온도차를 억제할 수 있다.
도 1은 실시형태 1의 반도체 웨이퍼 냉각장치의 구성도이다.
도 2는 실시형태 2의 반도체 웨이퍼 냉각장치의 구성도이다.
도 3은 실시형태 3의 반도체 웨이퍼 냉각장치의 구성도이다.
도 4는 실시형태 3의 반도체 웨이퍼 냉각장치의 구성도이다.
도 5는 실시형태 4의 반도체 웨이퍼 냉각장치의 구성도이다.
도 6은 실시형태 4의 반도체 웨이퍼 냉각장치의 구성도이다.
도 7은 실시형태 5의 반도체 웨이퍼 냉각장치의 구성도이다.
도 8은 실시형태 5의 반도체 웨이퍼 냉각장치의 변형예의 구성도이다.
도 9는 실시형태 6의 반도체 웨이퍼 냉각장치의 구성도이다.
(실시형태 1)
도 1은, 실시형태 1의 반도체 웨이퍼 냉각장치의 구성도로서, 도 1a는 평면도, 도 1b는 도 1a에 있어서의 A-A 단면도다.
본 실시형태의 반도체 웨이퍼 냉각장치에 있어서, 트레이(1)에는 그것의 재치면에 복수의 반도체 웨이퍼(10)가 재치된다. 트레이(1)의 내부에는 냉각 배관(2)이 형성되어 있고, 냉각 배관(2)을 흐르는 예를 들면 냉각수 등의 냉매에 의해 반도체 웨이퍼(10)의 냉각이 행해진다. 예를 들면, 냉각 배관(2)은 도 1a에 나타낸 것과 같이 트레이(1)의 양 끝 사이에서 되접어 꺾은 형상으로 배치(지그재그 배치)된 1개의 냉각 배관이다.
더구나, 트레이(1)의 내부에는, 냉각 배관(2)에 간섭하지 않도록 진공 배관(3)이 형성되고, 트레이(1)의 재치면에는 진공 배관(3)의 개구가 형성된다. 진공 배관(3) 내부는 진공펌프에 의해 감압된 상태에 있어, 트레이(1)의 재치면에 설치된 개구를 통해 반도체 웨이퍼(10)를 트레이(1)의 재치면에 진공흡착시키는 것이 가능하다.
즉, 본 실시형태의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼(10)를 재치하는 재치면을 갖는 트레이(1)와, 트레이(1) 내부에 배치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 냉각하는 냉매가 흐르는 냉각 배관(2)과, 재치면에 개구를 갖고 트레이(1)에 설치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 흡착하는 진공 배관(3)을 구비한다. 진공 배관(3)으로 진공흡착됨으로써, 반도체 웨이퍼(10)는 트레이(1)에 대해 갭을 설치하지 않고 그것의 전체면이 트레이(1)와 접촉한다. 반도체 웨이퍼(10)는 전체면이 불균일이 없이 트레이(1)에 의해 냉각되기 때문에, 웨이퍼 면 내에서의 온도 불균일이 작아진다고 하는 효과를 나타낸다.
이때, 도 1에는 반도체 웨이퍼(10)의 중심에 위치하도록 진공 배관(3)의 개구를 설치한 경우의 예를 나타내고 있지만, 개구의 수를 늘림으로써 반도체 웨이퍼(10)와 트레이(1)의 밀착성을 한층 더 높이는 것이 가능하다.
<효과>
본 실시형태의 반도체 웨이퍼 냉각장치에 따르면, 이미 서술한 것과 같이 이하의 효과를 나타낸다. 즉, 본 실시형태의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼(10)를 재치하는 재치면을 갖는 트레이(1)와, 트레이(1) 내부에 배치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 냉각하는 냉매가 흐르는 냉각 배관(2)과, 재치면에 개구를 갖고 트레이(1)에 설치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 흡착하는 진공 배관(3)을 구비한다. 진공 배관(3)으로 진공흡착됨으로써, 반도체 웨이퍼(10)는 트레이(1)에 대해 갭을 설치하지 않고 그것의 전체면이 트레이(1)와 접촉하기 때문에, 반도체 웨이퍼(10)는 전체면이 불균일이 없이 트레이(1)에 의해 냉각되어, 웨이퍼 면 내에서의 온도 불균일이 작아진다고 하는 효과를 나타낸다.
(실시형태 2)
도 2는, 실시형태 2의 반도체 웨이퍼 냉각장치의 구성도이다. 본 실시형태의 반도체 웨이퍼 냉각장치에 있어서, 트레이(1)에는 그것의 재치면에 복수의 반도체 웨이퍼(10)(도 1 참조)가 재치된다. 트레이(1)의 내부에는 냉각 배관(2)이 형성되어 있고, 냉각 배관(2)을 흐르는 예를 들면 냉각수 등의 냉매에 의해 반도체 웨이퍼(10)의 냉각이 행해진다. 냉각 배관(2)은 트레이(1)의 양 끝 사이에서 되접어 꺾은 형상으로 배치(지그재그 배치)된 1개의 냉각 배관이다.
반도체 웨이퍼(10)로부터 잘라내어지는 정사각형 칩의 한 변을 a(mm)로 하고, 냉각 배관(2)의 측벽 두께를 b(mm)로 한 경우에, 냉각 배관(2)의 인접하는 배관과의 거리(배관 간격) c(mm)가.
[수학식 2]
Figure pat00003
를 만족하도록 한다. 예를 들면 정사각형 칩의 한 변을 a=22.5(mm), 냉각 배관(2)의 측벽 두께를 b=1.25(mm)로 하면, 배관 간격 c≤8.75(mm)가 된다. 이와 같은 구성에 의해, 적어도 정사각형 칩의 1/2이상의 범위의 바로 아래에 냉각 배관(2)이 구성되기 때문에, 냉각 효율이 향상된다.
이때, 본 실시형태의 반도체 웨이퍼 냉각장치에, 실시형태 1에서 서술한 진공 배관(3)을 적용하면, 냉각 효율의 향상 이외에 웨이퍼 면내에서의 온도 불균일을 작게 할 수 있다.
<효과>
본 실시형태의 반도체 웨이퍼 냉각장치에 따르면, 이미 서술한 것과 같이 이하의 효과를 나타낸다. 즉, 본 실시형태의 반도체 웨이퍼 냉각장치에 있어서, 냉각 배관(2)은 트레이(1) 내부에 양 끝 사이에서 되접어 꺾은 형상으로 배치된 1개의 냉각 배관이며, 반도체 웨이퍼(10)로부터 잘라내는 정사각형 칩의 한 변을 a(mm)로 하고, 냉각 배관(2)의 측벽 두께를 b(mm)로 한 경우에, 냉각 배관(2)의 인접하는 배관과의 거리 c(mm)가 식(1)을 만족시킴으로써, 적어도 정사각형 칩의 1/2 이상의 범위의 바로 아래에 냉각 배관(2)이 구성되기 때문에, 냉각 효율이 향상된다.
(실시형태 3)
도 3, 도 4는 실시형태 3의 반도체 웨이퍼 냉각장치의 구성도이다. 본 실시형태의 반도체 웨이퍼 냉각장치에 있어서, 트레이(1)에는 그것의 재치면에 복수의 반도체 웨이퍼(10)(도 1 참조)가 재치된다. 트레이(1)의 내부에는 한 쌍의 냉각 배관(2a, 2b)이 형성되어 있고, 냉각 배관(2a, 2b)을 서로 역방향으로 흐르는 예를 들면 냉각수 등의 냉매에 의해 반도체 웨이퍼(10)의 냉각이 행해진다.
냉각 배관(2a, 2b)은 각각, 복수의 가지 배관이 병렬로 접속된 구성이며, 냉각 배관 2a의 가지 배관과 냉각 배관 2b의 가지 배관은 트레이(1)의 재치면에 평행한 면에 있어서 교대로 배치된다.
도 4a는 트레이(1)의 이면측(재치면과 반대의 면)으로부터 냉각 배관(2a, 2b)을 본 도면이며, 도 4b는 도 4a의 A측에서 냉각 배관(2a, 2b)을 본 도면, 도 4c는 도 4a의 B측에서 냉각 배관(2a, 2b)을 본 도면, 도 4는 도 3의 C측에서 냉각 배관(2a, 2b)을 본 도면이다.
냉각 배관(2a, 2b)을 구성하는 복수의 배관은 트레이(1)의 재치면에 평행한 면에 있어서 교대로 배치되기 때문에, 각 배관과 반도체 웨이퍼(10)까지의 거리는 같고, 더구나 냉각 배관(2a, 2b)에서 냉각수가 흐르는 방향이 다르기 때문에, 트레이(1)의 어느곳에 반도체 웨이퍼(10)를 재치해도 균등하게 냉각하는 것이 가능하여, 웨이퍼 사이의 온도 불균일을 억제할 수 있다.
또한, 트레이(1)의 양 단부에서는 냉각 배관 2b를 트레이(1)의 이면측으로 치우치게 함으로써, 서로 간섭하지 않고 트레이(1)의 짧은 변 방향으로 냉각 배관(2a, 2b)을 설치하고 있다.
이때, 본 실시형태의 반도체 웨이퍼 냉각장치에, 실시형태 1에서 서술한 진공 배관(3)을 적용하면, 웨이퍼 사이의 온도 불균일의 억제와 함께 웨이퍼 면 내에서의 온도 불균일을 작게 할 수 있다.
<효과>
본 실시형태의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼(10)를 재치하는 재치면을 갖는 트레이(1)와, 트레이(1) 내부에 배치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 냉각하는 냉매가 서로 역방향에 흐르는 한 쌍의 냉각 배관(2a, 2b)을 구비하고, 냉각 배관(2a, 2b)의 각각은 복수의 가지 배관을 병렬접속한 구성이며, 한쪽의 냉각 배관 2a를 구성하는 가지 배관은 상기 재치면에 평행한 면 내에서 다른쪽의 냉각 배관 2b를 구성하는 가지 배관과 교대로 배치된다. 이에 따라, 트레이(1) 위의 온도 불균일이 억제되기 때문에 웨이퍼 사이이나 웨이퍼 면 내에서의 온도 격차가 감소한다.
(실시형태 4)
도 5는, 실시형태 4의 반도체 웨이퍼 냉각장치의 구성도이다. 도 5a는 트레이(1)의 평면도, 도 5b는 도 5a의 B-B 단면도다. 본 실시형태의 반도체 웨이퍼 냉각장치에 있어서, 트레이(1)에는 그것의 재치면에 복수의 반도체 웨이퍼(10)가 재치된다. 트레이(1)의 내부에는 냉각 배관(2)이 형성되어 있고, 냉각 배관(2)을 흐르는 예를 들면 냉각수 등의 냉매에 의해 반도체 웨이퍼(10)의 냉각이 행해진다. 냉각 배관(2)은 예를 들면 트레이(1)의 양 끝 사이에서 되접어 꺾은 형상으로 배치(지그재그 배치)된 1개의 냉각 배관이다.
더구나, 본 실시형태의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼(10)의 외주부를 트레이(1)의 재치면에 대해 누르는 클램프 링(4)을 구비하고 있다. 클램프 링(4)에는 다양한 구성이 생각되지만, 예를 들면 도 5(b)에 나타낸 클램프 링(4)은 3개의 다리가 냉각 배관(2)과 간섭하지 않고 트레이(1)의 내부에 매립되어 있고, 해당 다리부가 모터 구동에 의해 트레이(1)의 재치면에 대해 수직 방향으로 이동함으로써, 클램프 링(4)이 반도체 웨이퍼(10)의 외주부에 접촉, 가압한다.
이에 따라, 반도체 웨이퍼(10)와 트레이(1)의 재치면의 밀착성이 향상되기 때문에, 반도체 웨이퍼(10)는 전체면이 불균일이 없이 트레이(1)에 의해 냉각되어, 웨이퍼 면 내에서의 온도 불균일이 작아진다고 하는 효과를 나타낸다.
또는, 도 6에 나타낸 것과 같이, 트레이(1)와 일체로 나사(1a)를 형성하고, 로렛 너트(5)를 사용해서 클램프 링(4)을 위에서 트레이(1)의 재치면에 누르는 구성으로 하여도 된다. 이와 같은 경우에는 트레이(1)에 매립하는 구성부재를 필요로 하지 않으므로, 냉각 배관(2)과의 간섭을 고려하지 않고 클램프 링(4)을 배치할 수 있다.
이때, 본 실시형태의 반도체 웨이퍼 냉각장치에, 실시형태 1?3에서 서술한 구성을 적용하는 것도 가능하다.
<효과>
본 실시형태의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼(10)를 재치하는 재치면을 갖는 트레이(1)와, 트레이(1) 내부에 배치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 냉각하는 냉매가 흐르는 냉각 배관(2)과, 재치면 위에 재치된 반도체 웨이퍼(10)의 외주부에 재치면의 반대측으로부터 접촉해서 반도체 웨이퍼(10)를 재치면에 누르는 클램프 링(4)을 구비한다. 이에 따라, 반도체 웨이퍼(10)와 트레이(1)의 재치면의 밀착성이 향상되기 때문에, 반도체 웨이퍼(10)는 전체면이 불균일이 없이 트레이(1)에 의해 냉각되어, 웨이퍼 면 내에서의 온도 불균일이 작아진다고 하는 효과를 나타낸다.
(실시형태 5)
도 7은 실시형태 5의 반도체 웨이퍼 냉각장치의 구성도이다. 도 7a는 반도체 웨이퍼 냉각장치의 평면도, 도 7b 및 도 7c는 도 7a의 C-C 단면도다. 본 실시형태의 반도체 웨이퍼 냉각장치에 있어서, 트레이(1)에는 그것의 재치면에 복수의 반도체 웨이퍼(10)(도 1 참조)가 재치된다. 도 7a에 나타낸 것과 같이 본 실시형태의 반도체 웨이퍼 냉각장치에서는 트레이(1)의 내부가 중공 형상으로 되어 있다.
바꿔 말하면, 트레이(1) 내부에는 재치면에 걸쳐 면 형상의 냉각 배관(6)이 설치되어 있고, 냉각 배관(6)을 흐르는 예를 들면 냉각수 등의 냉매에 의해 반도체 웨이퍼(10)의 냉각이 행해진다. 통상의 냉각 배관이면, 트레이(1)에 있어서 배관이 있는 부분의 바로 위와 배관이 없는 부분(배관 사이)의 바로 위에서 온도차가 생겨 버리지만, 이와 같이 면 형상의 냉각 배관(6)을 설치함으로써 트레이(1)의 전체면이 불균일이 없이 냉각되어, 웨이퍼 면 내의 온도차를 억제할 수 있다.
도 7b에는, 면 형상의 냉각 배관(6)을 단지 1개 설치한 경우를 예시하고 있지만, 도 7c에 나타낸 것과 같이, 재치면에 가까운 측의 제1 냉각 배관(6a)과, 제1 냉각 배관(6a)에 대해 재치면과는 반대의 측에 설치한 제2 냉각 배관(6b)의 2단 구성으로 하여도 된다. 냉각 배관(6a, 6b)에 있어서 냉매 흐름 방향을 반대 방향으로 함으로써, 냉각 배관(6a, 6b)의 상류측과 하류측의 온도차가 완화되어, 웨이퍼 사이의 온도차를 억제할 수 있다.
이때, 후술하는 실시형태 6의 냉매 흐름 방향 전환수단을 도 7b의 반도체 웨이퍼 냉각장치에 적용함으로써, 한층 더 웨이퍼 사이의 온도차를 억제할 수 있다.
<변형예>
도 8은, 본 실시형태의 반도체 웨이퍼 냉각장치의 변형예의 구성을 나타낸 평면도다. 변형예에서는, 냉각 배관(6)에 냉매를 도입하는 공급 경로와, 냉각 배관(6)을 통과한 냉매가 외부로 유출하는 유출 경로를 각각 복수 설치한다. 도 8에서는 각각 3개의 경로를 설치한 경우를 예시하고 있다. 이와 같이 냉매의 공급 경로와 유출 경로를 복수로 분기함으로써, 냉각 배관(6) 내부에 냉매가 체류하는 것을 방지한다.
<효과>
본 실시형태의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼(10)를 재치하는 재치면을 갖는 트레이(1)와, 트레이(1) 내부에 재치면에 걸쳐 면 형상으로 설치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 냉각하는 냉매가 흐르는 냉각 배관(6)을 구비하기 때문에, 트레이(1)의 전체면이 불균일이 없이 냉각되어, 웨이퍼 면 내의 온도차를 억제할 수 있다.
또한, 냉각 배관(6)은 재치면측에 설치된 제1 냉각 배관(6a)과, 제1 냉각 배관(6a)에 대해 재치면과는 반대의 측에 설치된 제2 냉각 배관(6b)을 구비하는 것으로 하고, 제1, 제2 냉각 배관(6a, 6b) 내부를 냉매가 서로 역방향으로 흐르도록 하면, 냉각 배관(6a, 6b)의 상류측과 하류측의 온도차가 완화되어, 웨이퍼 사이의의 온도차를 억제할 수 있다.
더구나, 냉매를 냉각 배관(6)에 도입하는 복수의 공급 경로와, 냉매를 냉각 배관(6)으로부터 외부로 유출시키는 복수의 유출 경로를 구비함으로써, 냉매가 냉각 배관(6) 내부에 체류하는 것을 방지한다.
(실시형태 6)
도 9는, 본 실시형태의 반도체 웨이퍼 냉각장치의 구성도이다. 본 실시형태의 반도체 웨이퍼 냉각장치에 있어서, 트레이(1)에는 그것의 재치면에 복수의 반도체 웨이퍼(10)가 재치된다. 트레이(1)의 내부에는 냉각 배관(2)이 형성되어 있고, 냉각 배관(2)을 흐르는 예를 들면 냉각수 등의 냉매에 의해 반도체 웨이퍼(10)의 냉각이 행해진다. 예를 들면, 냉각 배관(2)은 도 9에 나타낸 것과 같이 트레이(1)의 양 끝 사이에서 되접어 꺾은 형상으로 배치(지그재그 배치)된 1개의 냉각 배관이다.
더구나, 본 실시형태에서는 냉각 배관(2) 내부에 있어서의 냉매가 흐르는 방향을 전환하는 냉매 흐름 방향 전환수단을 구비한다. 도 9에는 냉매 흐름 방향 전환수단의 일례를 나타내고 있는데, 냉각 배관(2)의 공급 경로와 유출 경로가 연결 배관 9a로 연결되고, 연결 배관 9a의 상류측에서 공급 경로와 유출 경로가 연결 배관 9b로 연결된다. 연결 배관 9a, 9b에는 배관 밸브 8b, 8a가 각각 설치되고, 공급 경로와 유출 경로의 각각에 있어서 연결 배관 9a, 9b의 사이에 배관 밸브 7a, 7b가 각각 설치되어 있다. 이상이 냉매 흐름 방향 전환수단의 구성이다.
배관 밸브 7a, 7b를 열고 배관 밸브 8a, 8b를 닫으면 도면의 실선 화살표의 방향으로 냉매가 흐르고, 배관 밸브 7a, 7b를 닫고 배관 밸브 8a, 8b를 열면 도면의 점선 화살표의 방향으로 냉매가 흐른다. 이와 같이 적절히 냉매 흐름 방향을 전환함으로써, 냉매 흐름의 상류측과 하류측에서 생기는 온도차를 완화하는 것이 가능하다. 이에 따라, 웨이퍼 사이의 온도차를 억제가능하다.
이때, 본 실시형태의 냉매 흐름 방향 전환수단은, 실시형태 1, 2, 4, 5의 반도체 웨이퍼 냉각장치에 적용하는 것이 가능하며, 웨이퍼 사이의 온도차를 억제하는 효과를 나타낸다.
<효과>
본 실시형태의 반도체 웨이퍼 냉각장치는, 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이(1)와, 트레이(1) 내부에 배치되고, 재치면 위에 재치된 반도체 웨이퍼(10)를 냉각하는 냉매가 흐르는 냉각 배관(2)과, 냉각 배관(2) 내부에 있어서의 냉매가 흐르는 방향을 전환하는 냉매 흐름 방향 전환수단을 구비한다. 이에 따라, 냉매 흐름의 상류측과 하류측에서 생기는 온도차를 완화하여, 웨이퍼 사이의 온도차를 억제할 수 있다.
(기타)
이상, 본 발명을 다양한 실시예에 대해 설명했지만, 이들 실시예를 적절히 조합하여 본 발명을 실시하는 것이 가능하다.
1 트레이, 1a 나사 2, 2a, 2b, 6, 6a, 6b 냉각 배관, 3 진공 배관, 4 클램프 링, 5 로렛 너트, 7a, 7b, 8a, 8b 배관 밸브, 9a, 9b 연결 배관, 10 반도체 웨이퍼.

Claims (12)

  1. 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와,
    상기 트레이 내부에 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 냉각 배관과,
    상기 재치면에 개구를 갖고 상기 트레이에 설치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 흡착하는 진공 배관을 구비한 반도체 웨이퍼 냉각장치.
  2. 제 1항에 있어서,
    상기 냉각 배관은, 상기 트레이 내부에 양 끝 사이에서 되접어 꺾은 형상으로 배치된 1개의 냉각 배관이고,
    상기 반도체 웨이퍼로부터 잘라내는 정사각형 칩의 한 변을 a(mm)로 하고, 상기 냉각 배관의 측벽 두께를 b(mm)로 한 경우에, 상기 냉각 배관의 인접하는 배관과의 거리 c(mm)가
    [수학식 3]
    Figure pat00004

    을 만족하는 반도체 웨이퍼 냉각장치.
  3. 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와,
    상기 트레이 내부에 양 끝 사이에서 되접어 꺾은 형상으로 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 1개의 냉각 배관을 구비하고,
    상기 반도체 웨이퍼로부터 잘라내는 정사각형 칩의 한 변을 a(mm)로 하고, 상기 냉각 배관의 측벽 두께를 b(mm)로 한 경우에, 상기 냉각 배관의 인접하는 배관과의 거리 c(mm)가
    [수학식 4]
    Figure pat00005

    을 만족하는 반도체 웨이퍼 냉각장치.
  4. 제 1항에 있어서,
    상기 냉각 배관은 상기 냉매가 서로 역방향으로 흐르는 한 쌍의 냉각 배관이고,
    상기 냉각 배관의 각각은 복수의 가지 배관을 병렬접속한 구성이고,
    한쪽의 상기 냉각 배관을 구성하는 가지 배관은 상기 재치면에 평행한 면 내에서 다른쪽의 상기 냉각 배관을 구성하는 가지 배관과 교대로 배치되는 반도체 웨이퍼 냉각장치.
  5. 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와,
    상기 트레이 내부에 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 서로 역방향으로 흐르는 한 쌍의 냉각 배관을 구비하고,
    상기 냉각 배관의 각각은 복수의 가지 배관을 병렬접속한 구성이고,
    한쪽의 상기 냉각 배관을 구성하는 가지 배관은 상기 재치면에 평행한 면 내에서 다른쪽의 상기 냉각 배관을 구성하는 가지 배관과 교대로 배치되는 반도체 웨이퍼 냉각장치.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 재치면 위에 재치된 상기 반도체 웨이퍼의 외주부에 상기 재치면의 반대측으로부터 접촉해서 상기 반도체 웨이퍼를 상기 재치면에 누르는 클램프 링을 더 구비한 반도체 웨이퍼 냉각장치.
  7. 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와,
    상기 트레이 내부에 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 냉각 배관과,
    상기 재치면 위에 재치된 상기 반도체 웨이퍼의 외주부에 상기 재치면의 반대측으로부터 접촉해서 상기 반도체 웨이퍼를 상기 재치면에 누르는 클램프 링을 구비한 반도체 웨이퍼 냉각장치.
  8. 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와,
    상기 트레이 내부에 상기 재치면에 걸쳐 면 형상으로 설치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 냉각 배관을 구비한 반도체 웨이퍼 냉각장치.
  9. 제 8항에 있어서,
    상기 냉각 배관은, 상기 재치면측에 설치된 제1 냉각 배관과,
    상기 제1 냉각 배관에 대해 상기 재치면과는 반대의 측에 설치된 제2 냉각 배관을 구비하고,
    상기 제１, 제2 냉각 배관 내부를 상기 냉매가 서로 역방향으로 흐르는 반도체 웨이퍼 냉각장치.
  10. 제 8항 또는 제 9항에 있어서,
    상기 냉매를 상기 냉각 배관에 도입하는 복수의 공급 경로와,
    상기 냉매를 상기 냉각 배관으로부터 외부로 유출시키는 복수의 유출 경로를 더 구비한 반도체 웨이퍼 냉각장치.
  11. 제 1항, 제 2항, 제 3항, 제 7항, 제 8항 또는 제 9항 중 어느 한 항에 있어서,
    상기 냉각 배관 내부에 있어서의 냉매가 흐르는 방향을 전환하는 냉매 흐름 방향 전환수단을 더 구비한 반도체 웨이퍼 냉각장치.
  12. 반도체 웨이퍼를 재치하는 재치면을 갖는 트레이와,
    상기 트레이 내부에 배치되고, 상기 재치면 위에 재치된 상기 반도체 웨이퍼를 냉각하는 냉매가 흐르는 냉각 배관과,
    상기 냉각 배관 내부에 있어서의 냉매가 흐르는 방향을 전환하는 냉매 흐름 방향 전환수단을 구비한 반도체 웨이퍼 냉각장치.
KR1020110078919A 2010-08-18 2011-08-09 반도체 웨이퍼 냉각장치 KR101294114B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-182728 2010-08-18
JP2010182728A JP5535003B2 (ja) 2010-08-18 2010-08-18 半導体ウエハ冷却装置

Publications (2)

Publication Number Publication Date
KR20120022619A true KR20120022619A (ko) 2012-03-12
KR101294114B1 KR101294114B1 (ko) 2013-08-08

Family

ID=45557470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110078919A KR101294114B1 (ko) 2010-08-18 2011-08-09 반도체 웨이퍼 냉각장치

Country Status (4)

Country Link
JP (1) JP5535003B2 (ko)
KR (1) KR101294114B1 (ko)
CN (2) CN102376527A (ko)
DE (1) DE102011079806B4 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125461A (ja) * 2017-02-02 2018-08-09 東京エレクトロン株式会社 被加工物の処理装置
JP7330017B2 (ja) * 2019-08-22 2023-08-21 東京エレクトロン株式会社 熱媒体巡回システム及び熱媒体巡回システムの制御方法
CN112917108B (zh) * 2021-03-15 2022-05-27 宁波江丰电子材料股份有限公司 一种冷却盘体及其加工方法和用途

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0287630A4 (en) 1986-10-08 1989-07-25 Varian Associates METHOD AND DEVICE FOR SCANING WITH A CONSTANT INCLINATION ANGLE IN ION RAY SYSTEMS.
KR960006958B1 (ko) * 1993-02-06 1996-05-25 현대전자산업주식회사 이시알 장비
DE19600401A1 (de) 1996-01-08 1997-07-17 Siemens Ag Halbleiterbauelement
WO1998005060A1 (en) * 1996-07-31 1998-02-05 The Board Of Trustees Of The Leland Stanford Junior University Multizone bake/chill thermal cycling module
JPH10312764A (ja) * 1997-05-10 1998-11-24 Nissin High Voltage Co Ltd 電子線照射用被処理物搬送装置
JP2000092815A (ja) * 1998-09-10 2000-03-31 Canon Inc ステージ装置および該ステージ装置を用いた露光装置
JP4432139B2 (ja) * 1999-01-25 2010-03-17 株式会社ニコン ステージ装置及び露光装置
JP4418051B2 (ja) * 1999-06-16 2010-02-17 平田機工株式会社 熱処理装置
JP2002075889A (ja) * 2000-09-01 2002-03-15 Tokyo Electron Ltd 熱処理装置
KR100741896B1 (ko) * 2000-10-18 2007-07-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조 방법
JP2002372351A (ja) * 2001-06-14 2002-12-26 Ibiden Co Ltd 支持容器および半導体製造・検査装置
KR20050068778A (ko) * 2003-12-30 2005-07-05 동부아남반도체 주식회사 반도체 기판용 냉각장치
KR100730381B1 (ko) 2005-12-06 2007-06-19 (주)대하이노텍 반도체 및 액정모듈 제조 공정용 정전척
KR20070102918A (ko) * 2006-10-16 2007-10-22 삼성전자주식회사 온도조절이 가능한 웨이퍼 척 장치 및 이를 이용한 웨이퍼척 온도조절방법
US7528392B2 (en) * 2006-11-27 2009-05-05 Varian Semiconductor Equipment Associates, Inc. Techniques for low-temperature ion implantation
JP4965287B2 (ja) * 2007-03-14 2012-07-04 東京エレクトロン株式会社 載置台
KR100854974B1 (ko) * 2007-04-25 2008-08-28 (주)리드 기판 캐리어 및 그것을 사용하는 발광다이오드 제조를 위한장치
JP5121322B2 (ja) * 2007-06-15 2013-01-16 株式会社東京精密 プローバおよびプローバのウエハチャックの温度制御方法
DE102008037387A1 (de) * 2008-09-24 2010-03-25 Aixtron Ag Verfahren sowie Vorrichtung zum Abscheiden lateral strukturierter Schichten mittels einer magnetisch auf einem Substrathalter gehaltenen Schattenmaske
JP2010098010A (ja) * 2008-10-14 2010-04-30 Ulvac Japan Ltd エッチング装置及びエッチング方法

Also Published As

Publication number Publication date
JP2012043916A (ja) 2012-03-01
DE102011079806B4 (de) 2022-01-13
CN104362113A (zh) 2015-02-18
JP5535003B2 (ja) 2014-07-02
CN102376527A (zh) 2012-03-14
KR101294114B1 (ko) 2013-08-08
DE102011079806A1 (de) 2012-02-23

Similar Documents

Publication Publication Date Title
US9562942B2 (en) Probe apparatus
US9166031B2 (en) Semiconductor device
JP5046378B2 (ja) パワー半導体モジュール、および該モジュールを搭載したパワー半導体デバイス
JP6206021B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
KR101294114B1 (ko) 반도체 웨이퍼 냉각장치
US20100175857A1 (en) Millichannel heat sink, and stack and apparatus using the same
TWI809220B (zh) 調溫裝置
US9377681B2 (en) Mask manufacturing apparatus and method of manufacturing mask using laser beam
KR100877740B1 (ko) 반도체용 플라즈마 가공장치
US11935767B2 (en) Temperature control device
RU2384915C1 (ru) Силовой полупроводниковый прибор с полностью прижимными контактами
KR20120081776A (ko) 열전 모듈 및 이의 제조방법
KR20210122027A (ko) 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정
KR101986668B1 (ko) 다공성 레이어가 구비된 정전척
JP5437910B2 (ja) 温調装置
KR102569184B1 (ko) 반도체칩을 구비한 반도체 부품과 쿨링장치가 결합된 쿨링시스템
CN221058624U (zh) 一种水冷板
WO2013124989A1 (ja) 半導体装置
JP2010245377A (ja) サイリスタ
JP2023093829A (ja) ウエハ保持体
EP2679870B1 (fr) Vanne pilote électropneumatique avec drain thermique
JP2023183566A (ja) 保持装置
JP2017041565A (ja) 半導体装置
GB2425883A (en) Semiconductor device clamp assembly

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 7