KR20210122027A - 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정 - Google Patents

스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정 Download PDF

Info

Publication number
KR20210122027A
KR20210122027A KR1020200142613A KR20200142613A KR20210122027A KR 20210122027 A KR20210122027 A KR 20210122027A KR 1020200142613 A KR1020200142613 A KR 1020200142613A KR 20200142613 A KR20200142613 A KR 20200142613A KR 20210122027 A KR20210122027 A KR 20210122027A
Authority
KR
South Korea
Prior art keywords
substrate
cooling
movable
cooling pad
pin
Prior art date
Application number
KR1020200142613A
Other languages
English (en)
Other versions
KR102510665B1 (ko
Inventor
오한 김
훈택 이
셀 정
희수 이
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20210122027A publication Critical patent/KR20210122027A/ko
Priority to KR1020230031724A priority Critical patent/KR20230041672A/ko
Application granted granted Critical
Publication of KR102510665B1 publication Critical patent/KR102510665B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Physical Vapour Deposition (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 제조 장치는 복수의 가동 핀을 가진 냉각 패드를 갖는다. 냉각 패드는 유체 통로 및 유체 통로에 배치된 복수의 스프링을 포함한다. 복수의 스프링 각각은 각각의 가동 핀 아래에 배치된다. 기판은 기판의 표면 위에 배치된 전기 부품을 포함한다. 기판은 냉각 패드를 향한 전기 구성 요소와 함께 냉각 패드 위에 배치된다. 스프링을 압축하기 위해 기판에 힘이 가해진다. 이동 가능한 핀 중 적어도 하나는 기판과 접촉한다. 냉각 유체는 유체 경로를 통해 배치된다.

Description

스퍼터링 중 양면 SIP 장치를 냉각하기 냉각 장치 및 공정{COOLING device and PROCESS for cooling double-sided SIP devices during SPUTTERING}
본 출원은 2020년 3월 27일에 출원되고 여기에 참조로 통합된 미국 잠정출원 번호 63/001,213의 우선권을 주장한다.
본 발명은 일반적으로 반도체 제조에 관한 것으로, 특히 스퍼터링 동안 양면 SiP(system-in-package) 장치를 냉각하기 위한 장치 및 방법에 관한 것이다.
반도체 장치는 현대 전자 제품에서 흔히 볼 수 있다. 반도체 장치는 신호 처리, 고속 계산, 전자기 신호 송수신, 전자 장치 제어, 햇빛을 전기로 변환, 텔레비전 디스플레이용 시각적 이미지 생성과 같은 광범위한 기능을 수행한다. 반도체 장치는 통신, 전력 변환, 네트워크, 컴퓨터, 엔터테인먼트 및 소비자 제품 분야에서 발견된다. 반도체 장치는 군용 분야, 항공, 자동차, 산업용 컨트롤러 및 사무 기기에서도 볼 수 있다.
반도체 장치는 종종 전자기 간섭(EMI), 무선 주파수 간섭(RFI), 고조파 왜곡 또는 누화라고도 알려진 용량성, 유도성 또는 전도성 결합과 같은 기타 장치 간 간섭에 취약하다. 작동을 방해할 수 있다. 디지털 회로의 고속 스위칭도 간섭을 발생시킨다.
전도성 층은 반도체 패키지 위에 형성되어 EMI 및 기타 간섭으로부터 패키지 내의 전자 부품을 차폐할 수 있다. 차폐 층은 신호가 패키지 내의 반도체 다이 및 개별 부품에 닿기 전에 EMI를 흡수하여 그렇지 않으면 장치의 오작동을 일으킬 수 있다. 차폐 층은 또한 주변 장치를 보호하기 위해 EMI를 생성할 것으로 예상되는 구성 요소가 포함된 패키지 위에 형성된다.
차폐 층은 일반적으로 상당한 양의 열을 발생시키는 스퍼터링에 의해 형성된다. 불행히도 스퍼터링 중에 패키지 온도를 높이면 솔더 재용융, 압출, 뒤틀림 또는 재료 손상과 같은 여러 문제가 발생할 수 있다. 따라서 반도체 패키지는 일반적으로 패키지를 섭씨 150 ~ 200도(섭씨) 미만으로 유지하기 위해 스퍼터링 중에 냉각 패드에 배치된다. 일반적으로 200°C 미만으로 유지하는 것이 좋지만 150°C 미만으로 유지하는 것이 바람직하다.
도 1은 차폐 층을 추가하기 위해 스퍼터링되는 반도체 패키지(30)를 도시한다. 패키지(30)는 패키지 기판(32)을 포함한다. 반도체 다이(40), 반도체 다이(52)를 갖는 서브-패키지(50) 및 기타 표면 실장 구성 요소는 패키지(30)의 전기적 기능을 제공하기 위해 기판(32) 상에 배치된다. 솔더(54)는 반도체 다이(40) 및 서브-패키지(50)를 기판(32)에 물리적 및 전기적 결합하는데 사용된다. 스퍼터링 동안 솔더(54)의 용융은 기판(32)에 대한 전기적 연결에서 불연속성을 야기할 수 있다.
봉지재(encapsulant) 또는 몰딩 화합물(60)이 기판(32), 다이(40) 및 서브-패키지(50) 위에 증착된다. 봉지(encapsulation) 후, 패키지(30)는 스퍼터링 기계(72) 내의 냉각 패드(70) 상에 배치된다. 패키지(30)는 예를 들어 금속 분자(74)로 충격을 받는다. 구리, 스퍼터링 기계(72) 내에서 전도성 차폐 층(80)을 형성한다. 스퍼터링 기계(72) 내의 온도는 스퍼터링 동안 약 400 ℃로 유지되고, 스퍼터링이 진행되는 동안 열 에너지가 패키지(30)에 지속적으로 추가된다. 기판(32)은 패키지(30)와 냉각 패드 사이의 양호한 열 접촉을 위해 냉각 패드(70) 상에 평평하게 놓여있다. 냉각 패드(70)는 기판(32)의 바닥면에 단단히 부착되도록 가요성 재료로 제조된다. 냉각 패드(70)는 패키지(30)를 원하는 목표 온도 아래로 유지하기 위해 기판(32)을 통해 열 에너지를 인출한다.
시스템-인-패키지 장치와 같은 새로운 패키징 유형은 일반적으로도 1에서 패키지(100)로 도시된 바와 같이 패키지 기판의 양면에 표면 실장 부품을 사용한다. 패키지(100)의 기판(101)은 하부 표면에 장착된 수동 부품(102) 및 반도체 다이(104) 및 상부 표면에 장착된 수동 부품(106)을 갖는다. 구성 요소의 임의의 조합이 기판(101)의 임의의 표면 상에 배치될 수 있다. 봉지재(108)는 기판(101) 및 구성 요소(106) 위에 증착된다. 프레임(110)은 패키지(100)를 스퍼터링 기계(72)에 보유하는 반면, 스퍼터링 공정는 봉지재(108) 위에 차폐 층(120)을 증착한다.
도 1의 패키지(30)에서와 같이, 패키지(100)는 냉각 패드(70) 상에 배치된다. 그러나, 바닥 표면상의 구성 요소(102 및 104)로 인해, 기판(101)은 냉각 패드(70)와 직접 접촉하지 않는다. 열 에너지는 반도체 다이(104)를 통해서만 구성 요소(106)로부터 인출될 수 있다. 기판(101)과의 직접 접촉은 패키지(100)의 상부로부터 추출되는 열 에너지의 속도를 감소시키고 패키지의 온도가 만족스럽지 않을 것임을 의미한다. 패키지(100)는 상승된 온도로 인해 스퍼터링 중에 제조 결함이 도입될 가능성이 높다. 따라서, 양면 SiP 장치와 함께 사용할 수 있는 개선된 냉각 메커니즘에 대한 요구가 존재한다.
본 발명은 도면을 참조하여 다음의 설명에서 하나 이상의 실시예에서 설명되며, 도면에서 동일한 번호는 동일하거나 유사한 요소를 나타낸다. 본 발명이 본 발명의 목적을 달성하기 위한 최선의 방식으로 설명되지만, 본 발명의 사상 및 범위 내에 포함될 수 있는 대안, 수정 및 등가물을 포함하도록 의도된 것으로 당업자는 이해할 것이다. 첨부된 청구 범위에 의해 정의된 발명 및 다음의 개시 및 도면에 의해 지원되는 그 균등물. 본 명세서에서 사용되는 용어 "반도체 다이"는 단어의 단수 및 복수 형태를 모두 지칭하며, 따라서 단일 반도체 장치 및 다중 반도체 장치를 모두 지칭할 수 있다.
반도체 장치는 일반적으로 프런트 엔드 제조와 백 엔드 제조라는 두 가지 복잡한 제조 공정를 사용하여 제조된다. 프런트 엔드 제조는 반도체 웨이퍼의 표면에 복수의 다이를 형성하는 것을 포함한다. 웨이퍼의 각 다이에는 능동 및 수동 전기 구성 요소가 포함되어 있으며 전기적으로 연결되어 기능 전기 회로를 형성한다. 트랜지스터 및 다이오드와 같은 능동 전기 부품은 전류의 흐름을 제어할 수 있다. 커패시터, 인덕터 및 저항과 같은 수동 전기 구성 요소는 전기 회로 기능을 수행하는 데 필요한 전압과 전류 사이의 관계를 만든다.
백-엔드 제조는 완성된 웨이퍼를 개별 반도체 다이로 절단 또는 싱귤레이팅화하고 구조적 지원, 전기적 상호 연결 및 환경 격리를 위해 반도체 다이를 패키징하는 것을 의미한다. 반도체 다이를 싱귤 레이션하기 위해 웨이퍼는 소우 스트리트 또는 스크라이브라고 하는 웨이퍼의 비 기능 영역을 따라 스코어링되고 부러진다. 웨이퍼는 레이저 절단 도구 또는 소우 블레이드을 사용하여 개별화된다. 싱귤 레이션 후 개별 반도체 다이는 다른 시스템 구성 요소와의 상호 연결을 위한 핀 또는 접촉 패드를 포함하는 패키지 기판에 장착된다.
반도체 다이 위에 형성된 접촉 패드는 패키지 내의 접촉 패드에 연결된다. 전기적 연결은 전도성 층, 범프, 스터드 범프, 전도성 페이스트 또는 와이어 본드로 만들 수 있다. 봉지재 또는 기타 몰딩 컴파운드가 패키지 위에 증착되어 물리적 지지 및 전기적 절연을 제공한다. 완성된 패키지는 전기 시스템에 삽입되고 반도체 장치의 기능은 다른 시스템 구성 요소에서 사용할 수 있게 된다.
도 1은 반도체 패키지의 스퍼터링;
도 2는 양면 시스템-인-패키지 장치의 스퍼터링;
도 3a-3c는 가동 핀을 갖는 냉각 패드;
도 4는 가동 핀을 갖는 냉각 패드를 갖는 스퍼터링 기계의 양면 시스템-인-패키지 장치;
도 5는 가동 핀을 갖는 냉각 패드를 포함하는 냉각 회로;
도 6은 가동 핀 위에 형성된 코팅;
도 7a-7d는 마찰을 감소시키기 위해 서로 물리적으로 접촉하여 배치된 가동 핀 및 가동 핀의 측면에 코팅된 가동 핀;
도 8a 및 8b는 가동 핀의 팁에 대한 상이한 형상; 및
도 9a-9d는 가동 핀의 풋 프린트에 대한 다른 모양.
전자기 간섭(EMI) 차폐 층은 일반적으로 백엔드 제조의 일부로 반도체 패키지 위에 형성된다. 위에서 설명한 것처럼 차폐 층을 형성하는 데 사용되는 스퍼터링 기계는 제조 결함을 일으킬 수 있는 열을 발생시킨다. 도 3a는 양면 SiP(system-in-package) 장치를 충분히 냉각시키기 위해 스퍼터링 기계에서 사용될 수 있는 가동 핀(160)을 갖는 냉각 패드(150)를 도시한다. 냉각 패드(150)는 베이스를 통과하는 유체 경로(154)를 갖는 베이스(152)를 갖는다. 사용 중에, 냉각 유체는 열 에너지를 제거하기 위해 유체 경로(154)를 통해 흐른다. 냉각 유체는 화학 냉각제, 냉매, 물, 오일, 가스 또는 기타 적절한 유체일 수 있다.
핀(160)은 베이스(152)의 상부에 있는 개구를 통해 연장되어 핀의 상부가 베이스의 외부에 있고 핀의 하부는 유체 경로(154) 내에 있다. 베이스(152)의 개구는 핀(160)이 개구를 통해 유체가 누출되지 않고 개구에서 이동하기 위해 핀을 허용 할만큼 충분히 크다. 일부 실시예에서, 핀(160) 주위의 개구를 밀봉하기 위해 그로멧 또는 다른 메커니즘이 사용된다. 핀(160)은 구리, 알루미늄 또는 금과 같은 금속, 또는 높은 열전도성을 갖는 폴리머, 또는 적절한 열전도성을 갖는 다른 재료로 형성된다.
핀(160)에는 스프링(170)이 스프링 장착되어 냉각될 패키지에 의해 핀이 유체 경로(154)로 가압될 수 있다. 스프링(170)은 핀(160)에 대해 위에서 언급된 것과 같은 임의의 적절한 재료로 형성된다. 스프링(170)은 냉각 유체로의 열 전달을 돕기 위해 열 전도성 재료로 제조될 수 있다. 패키지가 제거된 후, 핀(160)은 도 3a에 도시된 위치로 다시 튀어 나온다. 일부 실시예에서, 늘어나는 탄성 재료가 코일 스프링 대신 사용된다. 핀(160)을 완전히 연장된 위치로 복귀시키기 위해 임의의 적절한 탄성 메커니즘이 사용될 수 있다.
도 3b는 기부(152)로부터 분리된 핀(160) 및 스프링(170)을 도시한다. 핀(160)은 팁(163)을 갖는 상부 부분(162)을 포함한다. 상부 부분(162)은 기부(152)의 외부로 연장되는 핀(160)의 부분이다. 핀(160)의 하부 부분(164)은 베이스(152) 내의 핀에 스프링을 유지하기 위해 스프링(170) 내로 연장된다. 일 실시예에서, 상부 부분(162) 및 하부 부분(164)은 팁(163)에서 볼 때 균일한 단면을 갖는다. 다른 실시예에서, 하부 부분(164)은 상부 부분(162)보다 더 얇거나, 두껍거나, 다르게 형상화되고 핀의 바닥상의 단순히 작은 범프일 수 있다. 일부 실시예에서, 스프링(170)은 범프 주위보다는 핀(160)의 바닥상의 홈으로 연장된다. 유체 경로(154)는 선택적으로 스프링(170)의 대향 단부를 유지하기 위해 유체 경로의 바닥에 범프 또는 다른 구조를 갖는다.
핀(160)은 상부 부분(162)과 하부 부분(164) 사이의 핀 주위에 형성된 플랜지(166)를 포함한다. 플랜지(166)는 핀(160)을 베이스(152) 내에 유지하고 핀이 스프링(170)과 상호 작용할 수 있도록 하는 이중 목적을 제공한다. 냉각되도록 핀(160)의 팁(163)을 아래로 누르면, 핀은 베이스(152)로 아래로 이동한다. 핀(160)이 아래로 이동함에 따라 플랜지(166)는 스프링(170)의 상부를 가압하여 스프링을 압축한다. 패키지가 냉각 패드(150)로부터 제거될 때, 스프링(170)은 압축을 풀고 플랜지(166)에 대해 눌러 핀을 다시 위로 이동시킨다. 결국, 플랜지(166)가 유체 경로(154)의 상부에 부딪 히고 스프링(170)이 감압을 중지한다. 플랜지(166)는 스프링(170)이 핀(160)을 베이스(152) 밖으로 완전히 밀어내는 것을 방지한다.
플랜지(166)는 상부 부분(162) 및 하부 부분(164)을 갖는 공통 중심을 갖는 디스크이다. 플랜지(166)는 원주가 핀(160) 주위로 완전히 연장되는 원형을 갖는다. 다른 실시예에서 플랜지(166)는 핀에서 반대 방향으로 연장되는 단순히 두개의 다웰 또는 범프이다. 핀(160)의 한면에만 있는 하나의 다웰 또는 범프가 다른 실시예에서 사용된다. 핀(160)의 중심으로부터 모든 방향으로 연장하지 않는 플랜지(166)를 갖는 것은 인접한 핀이 서로 더 가깝게 배치될 수 있게 한다. 인접한 핀(160)의 개별 플랜지(166) 부분은 핀이 2 개의 플랜지 폭만큼 이격될 필요없이 서로의 단일 플랜지 폭의 거리 내에서 형성될 수 있도록 서로 오프셋되어 위치될 수 있다. 스프링(170)이 핀(160)의 바닥에 있는 홈으로 연장되는 실시예에서, 또는 스프링이 핀의 바닥에 힘을 가하는 경우에는 플랜지가 필요하지 않다. 베이스(152)의 탭은 플랜지(166)가 유체 경로(154)의 상부에 부딪히는 것에 의존하는 대신 핀(160)으로 연장되어 핀을 베이스 내에 유지할 수 있다.
도 3c는 만곡된 모양의 유체 경로(154)를 보여주기 위해 단면이 있는 기부(152)를 갖는 냉각 패드(150)의 평면도를 도시한다. 냉각 패드(150)의 풋 프린트는 임의의 크기의 반도체 패키지 또는 스퍼터링 후에 개별화될 다중 장치 패널을 수용하도록 확장될 수 있다. 냉각 유체는 유체 입구(155)에서 유체 출구(156)로 이동하기 위해 베이스(152)의 전체 폭을 가로 질러 앞뒤로 여러 번 흐릅니다. 유체 경로(154)의 만곡된 모양은 냉각 유체가 단위 시간당 실질적으로 동일한 부피로 각 핀(160)과 스프링(170)을 가로 질러 흐르도록 한다. 다른 실시예에서, 유체 경로(154)는 하나의 큰 챔버, 다중 평행 경로 또는 임의의 다른 적절한 형상이다.
도 4는 냉각 패드 상에 배치된 양면 SiP 장치(100)와 함께 스퍼터링 기계(72)에 배치된 냉각 패드(150)를 도시한다. SiP 장치(100)는 핀(160) 상으로 눌러진다. 핀(160)의 팁(163)은 SiP 장치가 아래쪽으로 눌러 질 때 SiP 장치(100)를 누른다. 각각의 핀(160)은 SiP 장치(100)의 어떤 부분이 특정 핀 바로 위에 있는지에 따라 특정 거리만큼 눌러진다. 다이(104) 바로 아래의 핀(160)은 스프링(170)이 완전히 또는 거의 완전히 압축되도록 가장 많이 눌러진다. 개별 구성 요소(102) 바로 아래에 있는 핀(160)은 다이(104) 아래의 핀만큼 아래로 눌러지지 않지만 스프링(170)에 의해 개별 구성 요소에 대해 가압되는 팁(163)을 여전히 갖는다.
기판(101)의 바닥상의 임의의 구성 요소 아래에 있지 않은 핀(160)은 기판의 바닥 표면에 대해 누르는 팁(163)을 갖는다. 기판(101)과 접촉하는 핀(160)은 여전히 각각의 스프링(170)을 다소 압축하여 핀이 기판에 대해 약간의 힘을가한다. 다른 실시예에서, 기판(101)은 각각의 스프링(170)을 압축하지 않고 핀(160)과 접촉하여 놓이도록 위치된다.
핀(160)은 물리적 접촉을 통해 SiP 장치(100)로부터 열 에너지를 끌어 낸다. 핀(160)의 높이가 스퍼터링되는 패키지의 바닥의 형상에 기초하여 조정되기 때문에, 핀은 종래 기술의 냉각 패드보다 훨씬 더 큰 표면적에 대해 냉각 표면의 물리적 접촉을 제공한다. 핀(160)은 다이(104)로부터 열 에너지를 끌어낼뿐만 아니라 기판(101) 및 개별 구성 요소(102)로부터 직접적으로도 끌어 낸다.
핀(160)은 열 에너지를 유체 경로(154) 내로 아래로 전달하며, 여기서 열 에너지는 냉각 유체로 더 전달되고 흐름에 의해 제거된다. 열 에너지는 또한 핀(160)에서 스프링(170)으로 전달되며, 이는 코일 형태로 인해 냉각 유체의 흐름에 더 큰 표면적을 제공하는 데 도움이된다. 모든 핀은 패키지(100)의 하부에 접촉하여 패키지를 150-200°C 미만으로 유지하기에 충분한 열 용량을 제공한다. 일 실시예에서, 각 핀의 상부(162)는 플랜지(166)에서 팁(163)까지 적어도 스퍼터링되는 패키지의 하부에 배치될 가장 높은 예상 장치가 모든 예상되는 경우에 핀(160)이 기판(101)과 물리적으로 접촉할 수 있다.
도 5는 튜브(184)를 통해 유체 회로에 결합된 냉각 패드(150), 펌프(180) 및 라디에이터(182)를 갖는 전체 냉각 루프를 도시한다. 펌프(180)는 시스템을 통해 유체를 추진하기 위해 펌프의 입력과 출력 사이에 압력 차이를 생성한다. 예시된 구성에서, 펌프(180)는 배출구(156) 및 제 1 튜브(184)를 통해 베이스(152)로부터 냉각 유체를 당긴 다음, 제 2 튜브(184)를 통해 라디에이터(182)로 유체를 밀어 넣는다. 유체는 라디에이터(182)를 통해 흐른 다음 냉각의 입구(155)로 다시 흐른다. 라디에이터(182)는 라디에이터를 통해 공기를 밀어 내고 유체를 냉각시키기 위해 부착된 팬(186)을 갖는다. 라디에이터(182)는 유체 경로 및 냉각 유체에 의해 따뜻해지는 여러 개의 핀을 포함한다. 팬(186)은 핀에서 주변 공기로 열 에너지를 전달하기 위해 핀을 가로 질러 라디에이터를 통해 주변 공기를 송풍한다. 냉각 유체는 튜브(184)를 통해 베이스(152)로 반환되어 핀(160)을 통해 패키지(100)로부터 더 많은 열 에너지를 흡수한다.
예시된 바와 같이 라디에이터 대신에 임의의 유형의 열 교환기가 사용될 수 있다. 일부 실시예에서, 전기로 구동되는 펠티에 냉각기가 사용된다. 일 실시예는 베이스(152)를 냉각시키기 위해 냉동 사이클을 이용한다. 냉동 사이클은 냉각 유체로서 냉매를 사용하고 유체 회로의 일부로서 압축기, 응축기 및 팽창 밸브를 갖는다. 베이스(152)는 시스템을 위한 증발기처럼 작용하고 증발 공정의 일부로서 핀(160)을 냉각시킨다. 베이스(152)는 냉동 사이클에서 증발기로 적절하게 작동하기 위해 수정된 구조가 필요할 수 있다. 라디에이터(182) 및 베이스(152)에 임의의 유형의 열교환 기가 사용될 수 있다. 베이스(152)는 패키지(100)로부터 냉각 유체로 열을 교환한다. 라디에이터(182)는 냉각 유체로부터 주변 공기 또는 다른 매체로 열을 교환한다.
도 6은 핀의 팁(163) 상에 표면 코팅(200)을 갖는 핀(160)을 예시한다. 냉각 패드(150)의 핀(160)은 선택적으로 실리콘 또는 폴리테트라플루오로에틸렌(PTFE)과 같은 댐핑 재료로 만들어진 표면 코팅(200)을 갖는다. 표면 코팅(200)은 마찰을 감소시키고 팁(163)을 연화시켜, 냉각되는 장치의 손상 가능성을 감소시키고 핀에 대한 장치의 약간의 측면 이동을 수용하는 것을 돕는다.
일부 실시예에서, 인접한 핀(160) 사이의 갭은 도 7a 및 7b에 도시된 바와 같이 거의 0이된다. 도 7a는 하향식 평면도이고, 도 7a는 위에서 아래로 본 평면도인 반면, 도 7b는 측면도이다. 이러한 실시예에서, 핀(160)은 인접한 핀이 사용 중에 서로 물리적으로 접촉할 수 있을만큼 충분히 가깝다. 도 7c는 핀(160) 주위의 모든 측면에 형성된 코팅(202)을 도시한다. 코팅(202)은 핀(160)이 서로에 대해 미끄러질 수 있도록 하는 PTFE 또는 다른 저 마찰 재료로 형성될 수 있다. 도 7d는 측면 표면과 팁(163) 모두에 코팅(204)이 형성된 핀(160)을 도시한다. 코팅(204)은 코팅(200)과 코팅(202) 둘다의 이점을 제공한다. 선택적으로, 코팅(200)과 코팅(202)은 핀(160) 의 동일하거나 두 개의 다른 재료로부터 별도로 형성될 수 있다.
핀은 다양한 형태로 만들어 질 수 있다. 도 8a 및 8b는 핀에 대한 상이한 팁 형상을 도시한다. 도 8a는 경사진 팁(212)을 갖는 핀(210)을 도시한다. 경사진 표면(214)은 측면에서 상부 표면으로의 전이를 제공한다. 팁(212)의 가장자리는 대신 둥글게될 수 있다. 도 8b는 전체 팁(222)이 둥근 핀(220)을 도시한다. 둥글거나 비스듬한 팁은 날카로운 팁 모서리로 인한 손상 가능성을 줄이고 핀이 각진 표면에 맞도록 도와준다.
또한, 핀은 베이스(152) 내의 다양한 레이아웃뿐만 아니라 평면도에서 매우 다양한 프로파일 형태로 형성될 수 있다. 도 9a는 베이스(152)상의 규칙적인 격자로 배향된 둥근 핀(160)을 도시한다. 도 9b는 서로 오프셋된 핀 열을 갖는 원형 핀(160)을 도시한다. 오프셋되는 행은 더 많은 둥근 핀(160)이 기부(152)의 동일한 풋 프린트 영역에 배치될 수 있게 한다. 도 9c는 삼각형 프로파일 형상을 갖는 핀(230)을 나타낸다. 삼각형 핀은 베이스(152)의 거의 전체 표면이 핀으로 덮 이도록 다른 인접한 핀을 향하는 각 핀의 3 개의 측면을 모두 가질 수 있다.
핀은 풋 프린트 뷰에서 임의의 원하는 프로파일 모양, 예를 들어 직사각형, 삼각형, 원형 등을 가질 수 있다. 여러 다른 모양의 핀이 단일 냉각 패드에서 함께 사용될 수 있다. 예를 들어, 원형 핀(160) 및 삼각형 핀(230)이 도 9d에서 사용된다. 각각의 원형 핀(160)은 원형 핀으로부터의 각각의 기본 방향에서 삼각형 핀(230)으로 둘러싸여있다. 핀의 크기, 풋 프린트 모양, 팁 모양 및 레이아웃은 제한되지 않는다.
본 발명의 하나 이상의 실시예가 상세하게 설명되었지만, 당업자는 이러한 실시예에 대한 수정 및 개조가 다음의 청구 범위에 설명된 바와 같이 본 발명의 범위를 벗어나지 않고 이루어질 수 있다는 것을 이해할 것이다. 설명은 스퍼터링 중 냉각과 관련하여 작성되었지만, 설명된 이동식 핀이 있는 냉각 패드는 어떤 상황에서도 모든 장치를 냉각하는 데 사용할 수 있다.

Claims (14)

  1. 반도체 장치를 제조하는 방법에 있어서,
    복수의 가동 핀을 포함하는 냉각 패드를 제공하는 단계, 여기서 냉각 패드는 유체 통로 및 유체 통로에 배치된 복수의 스프링을 포함하며, 복수의 스프링 각각은 각각의 가동 핀 아래에 배치되고;
    기판의 표면 위에 배치된 전기 부품을 포함하는 기판을 제공하는 단계;
    전기 부품이 냉각 패드를 향한 상태로 기판을 냉각 패드 위에 배치하는 단계;
    스프링을 압축하기 위해 기판에 힘을 가하는 단계, 가동 핀 중 적어도 하나가 기판과 접촉하고; 및
    유체 경로를 통해 냉각 유체를 배치하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 기판이 냉각 패드 위에 배치되는 동안 기판 위에 전도 층을 스퍼터링하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 열교환기를 통해 냉각 유체를 배치하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 복수의 가동 핀 위에 코팅을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 상기 복수의 가동 핀 중 제 1 가동 핀은 상기 복수의 가동 핀 중 제 2 가동 핀과 접촉하는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 복수의 가동 핀 각각은 유체 경로에 배치된 플랜지를 포함하는 것을 특징으로 하는 방법.
  7. 반도체 장치를 제조하는 방법에 있어서,
    복수의 가동 핀을 포함하는 냉각 패드를 제공하는 단계;
    기판의 표면 위에 배치된 부품을 포함하는 기판을 제공하는 단계; 및
    구성 요소와 접촉하는 제 1 가동 핀 및 기판과 접촉하는 제 2 가동 핀을 사용하여 냉각 패드 위에 기판을 배치하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서, 상기 제 1 가동 핀 아래의 냉각 패드에 제 1 스프링을 배치하고, 상기 제 2 가동 핀 아래의 냉각 패드에 제 2 스프링을 배치하는 단계를 더 포함하는것을 특징으로 하는 방법.
  9. 제 7 항에 있어서, 냉각 패드에 냉각 유체를 배치하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 냉각 패드로부터 열 교환기로 냉각 유체를 전달하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 반도체 제조 장치에 있어서,
    베이스; 및
    상기 베이스로부터 연장되는 복수의 가동 핀을 포함하는 것을 특징으로 하는 반도체 제조 장치.
    제 11 항에 있어서, 상기 베이스에 배치된 냉각 유체를 더 포함하는 것을 특징으로 하는 반도체 제조 장치.
  12. 제 11 항에 있어서, 상기 베이스에 결합된 열교환기를 더 포함하는 것을 특징으로 하는 반도체 제조 장치.
  13. 제 11 항에 있어서, 상기 복수의 가동 핀 상에 형성된 코팅을 더 포함하는 것을 특징으로 하는 반도체 제조 장치.
  14. 제 11 항에 있어서, 상기 가동 핀은 스프링 장착되는 것을 특징으로 하는 반도체 제조 장치.
KR1020200142613A 2020-03-27 2020-10-30 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정 KR102510665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230031724A KR20230041672A (ko) 2020-03-27 2023-03-10 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063001213P 2020-03-27 2020-03-27
US63/001,213 2020-03-27
US17/032,437 US11434561B2 (en) 2020-03-27 2020-09-25 Cooling device and process for cooling double-sided SiP devices during sputtering
US17/032,437 2020-09-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230031724A Division KR20230041672A (ko) 2020-03-27 2023-03-10 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정

Publications (2)

Publication Number Publication Date
KR20210122027A true KR20210122027A (ko) 2021-10-08
KR102510665B1 KR102510665B1 (ko) 2023-03-16

Family

ID=77855615

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200142613A KR102510665B1 (ko) 2020-03-27 2020-10-30 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정
KR1020230031724A KR20230041672A (ko) 2020-03-27 2023-03-10 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230031724A KR20230041672A (ko) 2020-03-27 2023-03-10 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정

Country Status (3)

Country Link
US (2) US11434561B2 (ko)
KR (2) KR102510665B1 (ko)
TW (2) TW202347667A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102431492B1 (ko) * 2022-04-21 2022-08-11 주식회사 엠디엠 전자 소자 모듈 및 이를 포함하는 다면 방열 패키징 모듈

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170103666A (ko) * 2016-03-03 2017-09-13 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체
KR20170138104A (ko) * 2016-06-07 2017-12-15 주식회사 에스에프에이 인라인 스퍼터 장치
KR20180007662A (ko) * 2016-07-13 2018-01-23 가부시키가이샤 무라타 세이사쿠쇼 회로 모듈의 제조 방법 및 성막 장치
KR20190055744A (ko) * 2017-11-15 2019-05-23 시바우라 메카트로닉스 가부시끼가이샤 성막 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326721B2 (ja) 1992-08-04 2002-09-24 富士通株式会社 セラミック基板の冷却装置
US6462951B2 (en) * 2000-04-10 2002-10-08 Alcatal Canada Inc. Securing heat sinks to electronic components
US6867976B2 (en) 2002-02-12 2005-03-15 Hewlett-Packard Development Company, L.P. Pin retention for thermal transfer interfaces, and associated methods
US7244311B2 (en) 2004-10-13 2007-07-17 Lam Research Corporation Heat transfer system for improved semiconductor processing uniformity
US7601009B2 (en) * 2006-05-18 2009-10-13 Centipede Systems, Inc. Socket for an electronic device
US7580261B2 (en) * 2007-03-13 2009-08-25 Gm Global Technology Operations, Inc. Semiconductor cooling system for use in electric or hybrid vehicle
US9210831B2 (en) * 2013-04-15 2015-12-08 International Business Machines Corporation Separable and integrated heat sinks facilitating cooling multi-compnent electronic assembly
DK3230003T3 (en) * 2014-12-09 2019-01-14 Pink Gmbh Thermosysteme HEAT TRANSMISSION DEVICE FOR MANUFACTURING ELECTRONIC COMPONENTS THROUGH PIPE CONNECTION
US11378340B2 (en) * 2018-06-21 2022-07-05 The Boeing Company Heat transfer devices and methods of cooling heat sources
US10976119B2 (en) * 2018-07-30 2021-04-13 The Boeing Company Heat transfer devices and methods of transfering heat
US10966335B2 (en) * 2019-04-29 2021-03-30 Semiconductor Components Industries, Llc Fin frame assemblies
US11955406B2 (en) * 2021-11-19 2024-04-09 Google Llc Temperature control element utilized in device die packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170103666A (ko) * 2016-03-03 2017-09-13 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체
KR20170138104A (ko) * 2016-06-07 2017-12-15 주식회사 에스에프에이 인라인 스퍼터 장치
KR20180007662A (ko) * 2016-07-13 2018-01-23 가부시키가이샤 무라타 세이사쿠쇼 회로 모듈의 제조 방법 및 성막 장치
KR20190055744A (ko) * 2017-11-15 2019-05-23 시바우라 메카트로닉스 가부시끼가이샤 성막 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102431492B1 (ko) * 2022-04-21 2022-08-11 주식회사 엠디엠 전자 소자 모듈 및 이를 포함하는 다면 방열 패키징 모듈

Also Published As

Publication number Publication date
KR102510665B1 (ko) 2023-03-16
TW202137438A (zh) 2021-10-01
US20210301390A1 (en) 2021-09-30
US11434561B2 (en) 2022-09-06
TWI815050B (zh) 2023-09-11
KR20230041672A (ko) 2023-03-24
US20220364222A1 (en) 2022-11-17
TW202347667A (zh) 2023-12-01
US11932933B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US5880524A (en) Heat pipe lid for electronic packages
US6804966B1 (en) Thermal dissipation assembly employing thermoelectric module with multiple arrays of thermoelectric elements of different densities
US7859846B2 (en) Low thermal resistance power module assembly
US7978473B2 (en) Cooling apparatus with cold plate formed in situ on a surface to be cooled
US7233494B2 (en) Cooling apparatus, cooled electronic module and methods of fabrication thereof employing an integrated manifold and a plurality of thermally conductive fins
WO2006020332A1 (en) Liquid metal thermal interface for an integrated circuit device
US9412679B1 (en) Power semiconductor device
EP2848101A2 (en) Thermoelectric heat exchanger component including protective heat spreading lid and optimal thermal interface resistance
US20180123013A1 (en) Metal core thermoelectric device
US7584622B2 (en) Localized refrigerator apparatus for a thermal management device
KR20230041672A (ko) 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정
US10103692B2 (en) Vapor chamber amplifier module
KR20190120380A (ko) 열전 모듈을 갖는 다수의 인쇄 회로 기판을 사용하는 열전 펌프 캐스케이드
US9721871B2 (en) Heat exchanger methods, apparatuses and systems with a manifold structure
CN116995048B (zh) 一种铜带键合的车用功率模块
US11854935B2 (en) Enhanced base die heat path using through-silicon vias
US6717246B2 (en) Semiconductor package with integrated conical vapor chamber
CN113451170A (zh) 用于在溅镀期间冷却双面sip器件的冷却设备和过程
CN213546307U (zh) 一种分区式散热的芯片封装结构
US11462457B2 (en) Using a thermoelectric cooler to reduce heat transfer between heat-conducting plates
Chen et al. Thermal characterization analysis of IGBT power module integrated with a vapour chamber and pin-fin heat sink
CN113675093B (zh) 一种双面塑封的散热结构的封装设计及制备方法
CN115083924B (zh) 芯片封装模块制造方法、装置、设备及可读存储介质
CN116825730A (zh) 半导体封装
CN115116863A (zh) 芯片散热结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant