KR20180007662A - 회로 모듈의 제조 방법 및 성막 장치 - Google Patents

회로 모듈의 제조 방법 및 성막 장치 Download PDF

Info

Publication number
KR20180007662A
KR20180007662A KR1020170067434A KR20170067434A KR20180007662A KR 20180007662 A KR20180007662 A KR 20180007662A KR 1020170067434 A KR1020170067434 A KR 1020170067434A KR 20170067434 A KR20170067434 A KR 20170067434A KR 20180007662 A KR20180007662 A KR 20180007662A
Authority
KR
South Korea
Prior art keywords
circuit module
material layer
covering material
metal film
holder
Prior art date
Application number
KR1020170067434A
Other languages
English (en)
Other versions
KR102000954B1 (ko
Inventor
타다시 노무라
히데키 신카이
히데오 나카고시
마사히로 이노우에
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20180007662A publication Critical patent/KR20180007662A/ko
Application granted granted Critical
Publication of KR102000954B1 publication Critical patent/KR102000954B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(과제) 회로 모듈에 실드가 되는 금속막을 고정밀도로 형성한다.
(해결수단) 실장면(10a), 윗면(10b) 및 측면(10c)을 갖는 회로 모듈(10)에 실드가 되는 금속막(18)을 형성하는 회로 모듈(10)의 제조 방법으로서, 회로 모듈(10)의 실장면(10a)에 피복재층(25)을 형성하는 피복재층 형성 공정과, 점착부(22)를 갖는 홀더(21)의 점착부(22)에, 회로 모듈(10)에 형성된 피복재층(25)을 접촉하고, 윗면(10b) 및 측면(10c)을 노출시킨 상태에서 회로 모듈(10)을 유지하는 유지 공정과, 회로 모듈(10)의 윗면(10b)측으로부터 성막을 행함으로써 윗면(10b) 및 측면(10c)에 금속막(18)을 형성하는 금속막 형성 공정과, 회로 모듈(10)로부터 피복재층(25)을 분리하는 분리 공정을 포함한다.

Description

회로 모듈의 제조 방법 및 성막 장치{MANUFACTURING METHOD OF CIRCUIT MODULE AND FILM FORMATION APPARATUS}
본 발명은 회로 모듈에 실드가 되는 금속막을 형성하는 회로 모듈의 제조 방법 및 성막 장치에 관한 것이다.
종래, 기판과, 기판의 주면에 탑재된 복수의 전자 부품과, 복수의 전자 부품을 덮도록 기판의 주면에 형성된 수지 밀봉부를 구비하는 회로 모듈이 알려져 있다. 회로 모듈은 직육면체 형상이며, 실장면, 윗면 및 측면을 갖고, 윗면 및 측면에는 실드가 되는 금속막이 형성된다.
디바이스의 표면에 금속막을 형성하는 예로서 특허문헌 1에는 반도체 디바이스를 접착제를 사용하여 홀더(지지체)에 부착한 후, 스퍼터링에 의해 반도체 디바이스에 금속막을 형성하는 방법이 개시되어 있다.
일본특허공개 2014-41923호 공보
그러나, 특허문헌 1에 나타내어지는 바와 같이 접착제를 사용하여 반도체 디바이스를 홀더에 부착하고, 스퍼터링을 행하는 방법에서는 반도체 디바이스의 표면에 금속막을 고정밀도로 형성하는 것이 곤란하다. 이 문제는 반도체 디바이스에 한정되지 않고 회로 모듈을 접착제를 사용하여 홀더에 부착한 후, 스퍼터링에 의해 금속막(실드막)을 형성하는 경우이어도 마찬가지로 일어날 수 있다.
그래서, 본 발명은 이러한 문제점을 감안하여 이루어진 것이며, 회로 모듈에실드가 되는 금속막을 고정밀도로 형성하는 회로 모듈의 제조 방법 등을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명의 일형태에 의한 회로 모듈의 제조 방법은 실장면, 윗면 및 측면을 갖는 회로 모듈에 실드가 되는 금속막을 형성하는 회로 모듈의 제조 방법으로서, 상기 회로 모듈의 상기 실장면에 피복재층을 형성하는 피복재층 형성 공정과, 점착부를 갖는 홀더의 상기 점착부에 상기 회로 모듈에 형성된 상기 피복재층을 접촉시키고, 상기 윗면 및 상기 측면을 노출시킨 상태에서 상기 회로 모듈을 유지하는 유지 공정과, 상기 회로 모듈의 상기 윗면측으로부터 성막을 행함으로써 상기 윗면 및 상기 측면에 상기 금속막을 형성하는 금속막 형성 공정과, 상기 회로 모듈로부터 상기 피복재층을 분리하는 분리 공정을 포함한다.
이것에 의하면 회로 모듈에 실드가 되는 금속막을 고정밀도로 형성할 수 있다.
또한, 상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 회로 모듈과 상기 피복재의 밀착력을 저하시키는 공정을 포함하고 있어도 좋다.
이렇게 밀착력을 저하시킴으로써 회로 모듈과 피복재층을 용이하게 분리할 수 있어 회로 모듈의 측면 및 피복재층의 측면에 형성되는 금속막을 정밀도 좋게 분단시킬 수 있다. 이것에 의해 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.
또한, 상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 피복재층을 연화시키는 공정을 포함하고 있어도 좋다.
이렇게 피복재층을 연화시킴으로써 회로 모듈과 피복재층을 용이하게 분리할 수 있어 회로 모듈의 측면 및 피복재층의 측면에 형성되는 금속막을 정밀도 좋게 분단시킬 수 있다. 이것에 의해 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.
또한, 상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 피복재층의 체적을 변화시키는 공정을 포함하고 있어도 좋다.
이렇게 피복재층의 체적을 변화시킴으로써 회로 모듈의 측면 및 피복재층의 측면에 형성되어 있는 금속막을 정밀도 좋게 분단시킬 수 있다. 이것에 의해 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.
또한, 상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 홀더의 상기 점착부로부터 상기 피복재층을 갖는 상기 회로 모듈을 떼어내는 공정을 포함하고 있어도 좋다.
이렇게 분리 공정 전에 피복재층을 갖는 회로 모듈을 떼어냄으로써 분리 공정을 용이하게 행할 수 있다. 이것에 의해 분리 공정에 따르는 금속막의 절단을 용이하게 행할 수 있고, 금속막을 고정밀도로 형성할 수 있다.
또한, 상기 점착부는 한쪽의 면에 제 1 점착부 및 다른 쪽의 면에 제 2 점착부를 갖는 양면 점착 시트에 의해 구성되고, 상기 홀더에 상기 제 2 점착부를 통해 상기 양면 점착 시트가 부착되고, 표면에 노출된 상기 제 1 점착부에 상기 피복재층이 부착되어 있어도 좋다.
이것에 의하면 피복재층을 갖는 회로 모듈을 정확하게 유지할 수 있고, 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.
또한, 상기 양면 점착 시트는 가열에 의해 상기 제 1 점착부의 점착력이 저하는 시트이며, 상기 피복재층을 갖는 상기 회로 모듈은 상기 양면 점착 시트를 가열함으로써 상기 제 1 점착부로부터 떼어내어도 좋다.
이것에 의하면 피복재층을 갖는 회로 모듈의 유지, 떼어냄을 용이하게 행할 수 있어 회로 모듈에 주는 데미지를 저감할 수 있다.
또한, 상기 홀더는 평면 형상의 주면을 갖고, 상기 양면 점착 시트는 상기 홀더의 상기 주면보다 면적이 커서 상기 홀더의 상기 주면의 전체를 덮도록 홀더에 부착되어 있어도 좋다.
이것에 의하면 홀더의 주면에 금속막이 형성되는 것을 억제할 수 있다. 그 때문에 사용에 의한 홀더의 열화를 억제할 수 있다. 또한, 홀더로부터 양면 점착 시트를 용이하게 박리할 수 있다.
또한, 상기 회로 모듈의 상기 실장면에는 외부 단자가 노출되고, 상기 회로 모듈의 상기 측면에는 그라운드 전극이 노출되고, 상기 금속막은 상기 실장면에 형성되지 않고 상기 측면에 노출된 상기 그라운드 전극에 접속하도록 형성되어 있어도 좋다.
이것에 의하면 회로 모듈의 실드 효과를 향상시킬 수 있다.
또한, 상기 피복재층 형성 공정은 복수의 상기 회로 모듈의 집합체인 친기판(親基板)에 상기 피복재층을 형성하는 공정이며, 또한 상기 피복재층 형성 공정과 상기 유지 공정 사이에 상기 친기판을 개편화하여 상기 피복재층을 갖는 상기 회로 모듈을 복수 형성하는 개편화 공정을 포함하고 있어도 좋다.
이것에 의하면 회로 모듈의 생산 효율을 향상시킬 수 있다.
또한, 상기 개편화 공정과 상기 유지 공정 사이에 상기 피복재층을 변형시키는 공정을 포함하고 있어도 좋다.
이렇게 유지 공정 전에 피복재층을 변형시킴으로써 미리 금속막으로 분단되기 쉬운 개소가 형성되어 금속막을 정밀도 좋게 분단시킬 수 있다. 이것에 의해 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.
또한, 본 발명의 일형태에 의한 성막 장치는 실장면, 윗면 및 측면을 갖는 회로 모듈에 실트가 되는 금속막을 형성하는 성막 장치로서, 쳄버와, 상기 쳄버 내에 형성된 성막용 금속 재료부와, 상기 쳄버 내에 형성되어 상기 회로 모듈의 상기 윗면이 상기 성막용 금속 재료부에 대향하도록 상기 회로 모듈을 유지하는 홀더를 구비하고, 상기 회로 모듈의 상기 실장면에는 피복재층이 형성되어 있고, 상기 홀더는 점착부를 갖고, 상기 피복재층이 상기 점착부에 접촉된 상태에서 상기 회로 모듈을 유지하는 구성으로 되어 있다.
이 성막 장치를 사용함으로써 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.
(발명의 효과)
본 발명은 회로 모듈에 실드가 되는 금속막을 고정밀도로 형성할 수 있다.
도 1은 실시형태 1에 의한 제조 방법으로 제작되는 회로 모듈을 모식적으로 나타내는 단면도이다.
도 2는 비교예에 있어서의 회로 모듈의 제조 방법을 나타내는 도면이다.
도 3a는 비교예에 있어서의 회로 모듈의 제조 방법의 과제의 일례를 나타내는 도면이다.
도 3b는 비교예에 있어서의 회로 모듈의 제조 방법의 다른 과제를 나타내는 도면이다.
도 3c는 비교예에 있어서의 회로 모듈의 제조 방법의 또 다른 과제를 나타내는 도면이다.
도 4는 실시형태 1에 의한 회로 모듈의 제조 방법을 나타내는 플로우 차트이다.
도 5a는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 피복재층 형성 공정을 나타내는 도면이다.
도 5b는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 개편화 공정을 나타내는 도면이다.
도 5c는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 회로 모듈 유지 공정을 나타내는 도면이다. 도 5c의 (b)는 (a)의 일부 확대도이다.
도 5d는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 금속막 형성 공정을 나타내는 도면이다.
도 6은 실시형태 1의 금속막 형성 공정에서 사용되는 성막 장치를 모식적으로 나타내는 도면이다.
도 7a는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 회로 모듈 유지 해제 공정을 나타내는 도면이다.
도 7b는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 피복재층 분리 공정을 나타내는 도면이다. (a)는 분리 전의 준비 공정, (b)는 분리 공정을 나타내는 도면이며, (c)는 (b)의 일부 확대도이다.
도 7c는 도 7b의 다음 공정이며, 제 1 박리용 시트로부터 회로 모듈을 떼어내는 모양을 나타내는 도면이다.
도 8은 실시형태 1의 변형예에 의한 회로 모듈의 제조 방법이며, 금속막 형성 공정과 피복재층 분리 공정 사이에 행해지는 열 수축 공정을 나타내는 도면이다.
도 9a는 실시형태 2에 의한 회로 모듈의 제조 방법이며, 개편화 공정과 회로 모듈 유지 공정 사이에 행해지는 피복재층의 변형 공정의 일례를 나타내는 도면이다.
도 9b는 실시형태 2에 의한 회로 모듈의 제조 방법에 있어서의 회로 모듈 유지 공정을 나타내는 도면이다.
도 9c는 실시형태 2에 의한 회로 모듈의 제조 방법에 있어서의 금속막 형성 공정을 나타내는 도면이다. 도 9c의 (b)는 (a)의 일부 확대도이다.
도 9d는 실시형태 2에 의한 회로 모듈의 제조 방법에 있어서의 회로 모듈 유지 해제 공정을 나타내는 도면이다.
도 9e는 실시형태 2에 의한 회로 모듈의 제조 방법에 있어서의 피복재층 분리 공정을 나타내는 도면이다.
도 10a는 실시형태 2의 변형예 1에 의한 피복재층의 변형 공정을 나타내는 도면이다.
도 10b는 실시형태 2의 변형예 2에 의한 피복재층의 변형 공정을 나타내는 도면이다.
도 10c는 실시형태 2의 변형예 3에 의한 피복재층의 변형 공정을 나타내는 도면이다.
도 11은 회로 모듈의 다른 형태를 모식적으로 나타내는 단면도이다.
(실시형태 1)
[1-1. 회로 모듈의 구성]
우선, 실시형태 1에 의한 제조 방법으로 제작되는 회로 모듈(10)의 구성에 대해서 설명한다. 도 1은 회로 모듈(10)을 모식적으로 나타내는 단면도이다.
회로 모듈(10)은 예를 들면 이동체 통신 단말에 내장되는 고주파 모듈이다. 회로 모듈(10)은 기판(11)과, 기판(11)의 주면(11m)에 탑재된 복수의 전자 부품(12)과, 복수의 전자 부품(12)을 덮도록 기판(11)의 주면(11m)에 형성된 밀봉부(17)를 구비하고 있다. 또한, 회로 모듈(10)은 예를 들면, 직육면체 형상이며, 실장면(10a), 윗면(10b) 및 측면(10c)을 갖고 있다. 회로 모듈(10)의 실장면(10a)에는 금속막(18)이 형성되어 있지 않고 윗면(10b) 및 측면(10c)에 실드가 되는 금속막(18)이 형성되어 있다.
또한, 회로 모듈(10)의 실장면(10a)이란 회로 모듈(10)이 땜납 등을 통해 프린트 배선판의 주면에 실장될 때의 프린트 배선판의 주면과 대향하는 면이다.
회로 모듈(10)의 기판(11)으로서는 세라믹 기판 또는 유리 에폭시 기판 등이 사용된다. 기판(11)은 복수의 기재층에 의해 형성되는 다층 기판이며, 그 두께는 예를 들면 1㎜이다. 기판(11)의 주면(11m) 또는 내부에는 복수의 전자 부품(12)의 각각과 접속하는 도체 패턴(14)이 형성되어 있다. 도체 패턴(14)의 재료로서는 예를 들면, Cu 등이 사용된다. 복수의 전자 부품(12)의 예로서는 탄성파 소자, IC 소자, 칩 형상 콘덴서, 칩 형상 인덕터 등을 들 수 있다. 밀봉부(17)는 주제인 에폭시 수지 등의 열 경화성 수지 재료와, 이 수지 재료 내에 분산된 필러를 포함한다. 밀봉부(17)의 두께는 예를 들면 1㎜이다. 금속막(18)은 스퍼터링 등에 의해 형성되는 실드막이며, 그 두께는 예를 들면 0.01㎜이다. 금속막(18)의 재료로서는 예를 들면, Cu, Ag, Ni 등이 사용된다. 복수 종류의 금속막을 적층함으로써 금속막(18)을 형성해도 좋다.
회로 모듈(10)의 실장면(10a)에는 외부 단자(13a, 13b)가 설치되어 있다. 외부 단자(13a, 13b)는 땜납 범프 또는 도전성 수지이며, 그 두께(높이 치수)는 예를 들면, 0.1㎜이다. 한쪽의 외부 단자(13a)는 비아 도체(16)를 통해 기판(11)의 주면(11m)의 도체 패턴(14)에 접속되어 있다. 다른 쪽의 외부 단자(13b)는 비아 도체(16)를 통해 그라운드 전극(15)에 접속되어 있다. 그라운드 전극(15)은 회로 모듈(10)의 측면(10c)에 노출되고, 금속막(18)에 접속되어 있다. 금속막(18)을 그라운드 전극(15)을 통해 접지함으로써 회로 모듈(10)과 외부 기기의 전자파 간섭을 억제할 수 있다. 또한, 외부 단자(13a, 13b)는 LGA(Land grid array)와 같은 전극이어도 좋다.
[1-2. 비교예에 있어서의 회로 모듈의 제조 방법의 과제]
이어서, 비교예에 있어서의 회로 모듈의 제조 방법의 과제에 대해 설명한다.도 2는 비교예에 있어서의 회로 모듈(110)의 제조 방법을 나타내는 도면이다.
비교예에 있어서의 회로 모듈(110)은 기판(111)과, 복수의 전자 부품(112)과, 밀봉부(117)를 구비하고 있다. 또한, 회로 모듈(110)은 실장면(110a), 윗면(110b) 및 측면(110c)을 갖고 있다.
비교예에 있어서의 제조 방법에서는 우선 도 2의 (a)에 나타내는 바와 같이 접착제(122)가 도포된 홀더(121)를 사용하여 회로 모듈(110)을 유지한다. 구체적으로는 홀더(121)의 표면에 도포된 접착제(122)에 회로 모듈(110)의 실장면(110a)을 접촉시키고, 회로 모듈(110)을 부착시킨다.
이어서, 도 2의 (b)에 나타내는 바와 같이 회로 모듈(110)의 윗면(110b) 및 측면(110c)에 금속막(118)을 형성한다. 이 금속막(118)은 스퍼터링 등에 의해 형성된다. 또한, 금속막(118)을 형성할 때에 회로 모듈(110)의 배치 영역 이외의 접착제(122) 상에도 금속막(118)이 형성된다.
이어서, 도 2의 (c)에 나타내는 바와 같이 회로 모듈(110)을 홀더(121)의 접착제(122)로부터 떼어낸다. 이들의 공정에 의해 윗면(110b) 및 측면(110c)에 실드가 되는 금속막(118)이 형성된 회로 모듈(110)이 제작된다.
그러나, 상기와 같은 비교예에 의한 회로 모듈(110)의 제조 방법에서는 이하에 나타내는 바와 같은 문제가 일어날 수 있다.
예를 들면, 금속막(118)을 형성한 후, 도 3a에 나타내는 바와 같이 회로 모듈(110)을 홀더(121)로부터 떼어낼 때에 횡방향의 힘을 가하면 회로 모듈(110)의 측면(110c)보다 외측에서 금속막(118)이 분단되는 경우가 있다. 이것에 의해 회로 모듈(110)의 금속막(118)에 버부(118a)가 형성되어 외관 불량이 되는 경우가 있다.
또한, 회로 모듈(110)을 홀더(121)에 고정할 때에 도 3b에 나타내는 바와 같이 회로 모듈(110)의 자세가 기울고, 실장면(110a)의 단부가 뜬 상태에서 유지되는 경우가 있다. 이 상태에서 성막을 행하면 실장면(110a)의 단부에도 금속막(118)이 형성되어 회로 모듈(110)의 신호용의 외부 단자에 접촉하여 쇼트 불량이 되는 경우가 있다.
또한, 회로 모듈(110)을 홀더(121)에 고정할 때에 접착제(122)에 강하게 압박하면 도 3c의 (a)에 나타내는 바와 같이 접착제(122)의 일부가 회로 모듈(110)의 측면(110c)으로 기어올라 부착되는 경우가 있다. 이 상태에서 성막을 행하면 접착제(122)가 부착된 영역의 측면(110c)에 금속막(118)이 형성되지 않아 실드 효과가 저감하는 경우가 있다.
이렇게, 비교예에 의한 금속막(118)의 형성 방법에서는 금속막(118)에 버부(118a)가 형성되거나, 실장면(110a)에도 금속막(118)이 형성되거나, 측면(110c)에 금속막(118)이 형성되지 않았거나 해서 회로 모듈(110)에 금속막(118)을 고정밀도로 형성하는 것이 곤란하다.
본 발명의 회로 모듈의 제조 방법은 이하의 공정을 포함함으로써 회로 모듈에 금속막(실드막)을 고정밀도로 형성할 수 있다.
[1-3. 회로 모듈의 제조 방법]
이하, 본 발명의 실시형태에 의한 회로 모듈의 제조 방법에 대해서 도면을 이용하여 상세히 설명한다. 또한, 이하에서 설명하는 실시형태는 모두 본 발명의 바람직한 일구체예를 나타내는 것이다. 이하의 실시형태에서 나타내어지는 수치, 형상, 재료, 구성요소, 구성요소의 배치 위치 및 접속 형태, 스텝, 스텝의 순서 등은 일례이며, 본 발명을 한정하는 주지는 아니다. 또한, 이하의 실시형태에 있어서의 구성요소 중 본 발명의 최상위 개념을 나타내는 독립 청구항에 기재되어 있지 않은 구성요소에 대해서는 보다 바람직한 형태를 구성하는 임의의 구성요소로서 설명된다.
도 4는 회로 모듈(10)의 제조 방법을 나타내는 플로우 차트이다.
실시형태 1에 의한 회로 모듈(10)의 제조 방법은 회로 모듈(10)에 피복재층(25)을 형성하는 피복재층 형성 공정(S11)과, 개편화 공정(S12)과, 유지 공정(S13)과, 회로 모듈(10)에 금속막(18)을 형성하는 금속막 형성 공정(S14)과, 유지 해제 공정(S15)과, 피복재층(25)을 분리하는 분리 공정(S16)을 포함한다.
도 5a~도 5d, 도 6 및 도 7a~도 7c는 회로 모듈(10)의 제조 방법에 있어서의 각 공정 등을 나타내는 도면이다. 또한, 일부 도면에 있어서 회로 모듈(10)의 도체 패턴(14), 그라운드 전극(15), 비아 도체(16) 및 외부 단자(13a, 13b)의 기재를 생략하고 있다.
우선, 도 5a에 나타내는 바와 같이 복수의 회로 모듈(10)의 실장면(10a)에 피복재층(25)을 형성한다(S11).
공정(S11)에 있어서, 복수의 회로 모듈(10)은 개편화하기 전의 상태, 즉 복수의 회로 모듈(10)의 집합체인 친기판(MB)으로 이루어진다.
피복재층(25)은 유연성을 갖는 수지이며, 그 두께는 외부 단자(13a, 13b)의 두께보다 두껍고, 회로 모듈의 두께(기판(11) 및 밀봉부(17)의 합계 두께)보다 얇다. 피복재층(25)으로서 예를 들면, 겔 형상 수지를 사용해도 좋다. 또한, 그것에 한정되지 않고 피복재층(25)으로서 열 처리 등으로 연화되는 열 가소성 수지, 또는 열 처리 등으로 밀착력이 저하하는 수지 시트(예를 들면, 감온성 점착 시트: NITTA Corporation 제작)를 사용해도 좋다. 또는, 자외선을 조사함으로써 밀착력이 저하하는 시트를 사용해도 좋다.
또한, 피복재층(25)은 금속막 형성 시에 받는 열의 방열성을 향상시키기 때문에 열 전도율이 높은 재료에 의해 형성되는 것이 바람직하다. 열 전도율을 높이기 위해서 피복재층(25)을 형성하는 재료에 금속 필러를 혼입시켜도 좋다.
이어서, 도 5b에 나타내는 바와 같이 친기판(MB)을 다이싱 블레이드(31)로 절단하여 개편화한다. 이것에 의해 피복재층(25)을 갖는 회로 모듈(10)을 복수 형성한다(S12).
절단할 때는 회로 모듈(10)의 윗면(10b)(친기판(MB)의 피복재층 형성면과 반대의 면)에 다이서 테이프가 부착된 상테에서 절단된다. 다이싱에 한정되지 않고 레이저 조사 등으로 친기판(MB)을 절단해도 좋다. 또한, 복수의 절단 방법을 병용해도 좋다. 레이저 조사의 경우는 회로 모듈(10)의 평면 형상은 정사각형이나 직사각형 형상에 한정되지 않고 곡선을 포함하는 좌우 비대칭인 도형이어도 좋다.
이어서, 도 5c에 나타내는 바와 같이 홀더(21)를 사용하여 피복재층(25)을 갖는 복수의 회로 모듈(10)의 각각을 유지한다(S13).
홀더(21)는 평면 형상의 주면(21a)을 갖는 스테인리스판 등의 금속판이다. 홀더(21)에는 개편화된 회로 모듈(10)을 부착 유지하기 위한 점착부(22)가 형성되어 있다.
회로 모듈(10)의 각각은 피복재층(25)이 점착부(22)에 접촉한 상태에서, 또한 윗면(10b) 및 측면(10c)이 노출된 상태에서 홀더(21)에 유지된다. 또한, 회로 모듈(10)의 각각은 금속막 형성 공정(S14)에 있어서, 측면(10c)에 충분한 두께의 금속막(18)이 형성되도록 회로 모듈(10)의 두께 치수보다 간격을 띄워 배치된다.
점착부(22)는 구체적으로는 홀더(21)의 주면(21a)에 부착된 양면 접착 시트이다. 점착부(22)(양면 점착 시트(22))는 기재 시트와, 기재 시트의 한쪽의 면에 형성된 제 1 점착부(22a)와, 기재 시트의 다른 쪽의 면에 형성된 제 2 점착부(22b)에 의해 구성된다. 점착부(양면 점착 시트)(22)는 제 2 점착부(22b)를 통해 홀더(21)에 부착된다. 점착부(양면 점착 시트)(22)의 제 1 점착부(22a)는 표면에 노출되어 있고, 회로 모듈(10)에 형성된 피복재층(25)이 부착된다. 이것에 의해 회로 모듈(10)이 점착부(22)를 통해 홀더(21)에 고정된다. 이하, 점착부(22)를 양면 점착 시트(22)라고 부르는 경우가 있다.
양면 점착 시트(22)는 예를 들면, 가열에 의해 점착력이 저하하는 시트(열 박리 시트: NITTO DENKO CORPORATION 제작)이다. 제 1 점착부(22a) 및 제 2 점착부(22b) 각각의 접착력 저하 온도는 금속막 형성 시의 온도보다 높고, 제 1 점착부(22a)의 점착력 저하 온도는 제 2 점착부(22b)의 점착력 저하 온도보다 낮다. 또한, 제 1 점착부(22a)의 점착력 저하 온도란 제 1 점착부(22a)에 회로 모듈(10)을 유지할 수 없게 되는 온도이다. 제 2 점착부(22b)의 점착력 저하 온도란 제 2 점착부(22b)가 홀더(21)에 부착되지 않게 되는 온도이다.
또한, 양면 점착 시트(22)는 홀더(21)의 주면(21a)의 전체를 덮도록 홀더(21)에 부착된다. 구체적으로는 양면 점착 시트(22)의 면적은 홀더(21)의 주면 (21a)의 면적보다 크고, 양면 점착 시트(22)의 외주 단부는 홀더(21)의 외주 단부보다 밖으로 밀려나와 있다.
또한, 양면 점착 시트(22)는 금속막 형성 시에 받는 열의 방열성을 향상시키기 때문에 열 전도율이 높은 재료에 의해 형성되는 것이 바람직하다. 열 전도율을 높이기 위해서 양면 점착 시트(22)를 형성하는 재료에 금속 필러를 혼입시켜도 좋다.
이어서, 회로 모듈(10)의 윗면(10b) 및 측면(10c)에 금속막(18)을 형성한다 (S14).
구체적으로는 스퍼터 장치 등의 성막 장치를 사용하여 복수의 회로 모듈(10)의 각각에 금속막(18)을 형성한다.
도 6은 성막 장치(50)를 나타내는 모식도이다. 성막 장치(50)는 쳄버(51)와, 쳄버(51) 내에 형성된 성막용 금속 재료부(52)와, 회로 모듈(10)을 유지하는 홀더(21)를 구비하고 있다.
쳄버(51) 내는 도시하지 않은 감압 펌프에 의해 배기되고, 예를 들면 10-4 Pa 정도의 진공도로 유지되어 있다. 쳄버(51) 내에는 아르곤 가스 등의 불활성 가스가 도입된다.
성막용 금속 재료부(52)는 Cu, Ag 또는 Ni 등의 금속 재료를 포함하는 타깃이다. 성막용 금속 재료부(52)의 하측에는 전극판(53)이 설치된다. 성막용 금속 재료부(52)는 전극판(53) 상에 착탈가능하게 부착된다.
쳄버(51)의 상부에는 회로 모듈(10)을 유지하고 있는 홀더(21)가 배치된다. 홀더(21)의 상측에는 홀더 부착부(54)가 설치된다. 홀더(21)는 회로 모듈(10)의 윗면(10b)이 성막용 금속 재료부(52)에 대향하도록 홀더 부착부(54)에 유지된다. 홀더(21)는 홀더 부착부(54)에 대하여 착탈가능하다.
홀더(21)와 전극판(53) 사이에는 전원(55)이 설치된다. 전원(55)은 전극판(53) 및 성막용 금속 재료부(52)측이 음극이 되도록 접속된다. 홀더(21)측은 양극이며, 접지된다.
홀더(21)와 전극판(53) 사이에 고전압을 인가함으로써 음극측이 되는 성막용 금속 재료부(타깃)(52)에 플라즈마 중의 이온이 충돌하여 성막용 금속 재료부(52)의 원자가 떨어져 나간다. 이것에 의해 떨어져 나간 원자가 회로 모듈(10)의 윗면(10b) 및 측면(10c)에 부착되고, 금속막(18)이 형성된다. 이것에 의해 금속막(18)이 측면(10c)에 노출된 그라운드 전극(15)에 접속된다. 또한, 금속막(18)은 회로 모듈(10)이 배치되어 있는 영역 이외의 점착부(22)에도 형성된다.
금속막 형성 공정(S14)이 종료된 후, 홀더(21)에 의한 회로 모듈(10)의 유지를 해제하고, 피복재층(25)을 갖는 회로 모듈(10)을 떼어낸다(S15).
구체적으로는 양면 점착 시트(22)로부터 피복재층(25)을 갖는 회로 모듈(10)을 떼어낸다. 점착부(22)로서 가열에 의해 점착력이 저하하는 양면 점착 시트를 사용한 경우는 열 처리를 행함으로써(예를 들면, 100℃) 제 1 점착부(22a)의 점착력을 저하시킨다. 이 열 처리에 의해 회로 모듈(10)을 양면 점착 시트(22)로부터 떼어낸다. 온도를 더 높여 열 처리를 행함으로써(예를 들면, 120℃) 제 2 점착부(22b)의 점착력을 저하시키고, 양면 점착 시트(22)를 홀더(21)로부터 박리한다.
이어서, 회로 모듈(10)로부터 피복재층(25)을 분리한다. 우선, 피복재층(25)을 분리하기 위한 준비로서 도 7b의 (a)에 나타내는 바와 같이 회로 모듈(10)의 윗면(10b)측에 제 1 박리용 시트(27)를 붙이고, 피복재층(25)에 제 2 박리용 시트(28)를 붙인다. 제 1 박리용 시트(27) 및 제 2 박리용 시트(28)는 각각 점착면을 갖고 있다.
보텀측 시트인 제 1 박리용 시트(27)에는 예를 들면, 가열에 의해 점착력이 저하하는 열 박리 시트를 사용할 수 있다. 탑측 시트인 제 2 박리용 시트(28)에는 일반 편면 점착 테이프를 사용할 수 있다. 각각의 제 1 박리용 시트(27), 제 2 박리용 시트(28)의 점착력은 제 1 박리용 시트(27)와 회로 모듈(10)의 밀착력이 제 2 박리용 시트(28)와 피복재층(25)의 밀착력보다 커지도록 적당히 선택된다. 또한, 제 2 박리용 시트(28)와 피복재층(25)의 밀착력이 피복재층(25)과 회로 모듈(10)의 밀착력보다 커지도록 적당히 선택된다.
이어서, 도 7b의 (b)에 나타내는 바와 같이 제 1 박리용 시트(27)를 고정한 상태에서 제 2 박리용 시트(28)를 단부로부터 벗겨서 박리한다. 이것에 의해 회로 모듈(10)과 피복재층(25)을 분리한다(S16).
그 때, 회로 모듈(10)에 형성된 금속막(18)은 측면(10c)에 밀착한 상태이며, 피복재층(25)에 형성된 금속막(18)은 피복재층(25)의 측면에 밀착한 상태이므로 도 7b의 (c)에 나타내는 바와 같이 금속막(18)은 피복재층(25)과 회로 모듈(10)의 경계면을 따라 분단된다.
또한, 상술한 바와 같이 피복재층(25)으로서 열 처리 등으로 연화되는 열 가소성 수지를 사용한 경우에는 피복재층 분리 공정(S16)의 전(공정(S14)과 공정(S16) 사이)에, 피복재층(25)에 열 처리를 실시하여 회로 모듈(10)과 피복재층(25)의 밀착력을 저하시켜도 좋다. 또한, 피복재층(25)으로서 열 처리 또는 자외선 조사에 의해 밀착력이 저하하는 수지 시트를 사용한 경우에는 피복재층 분리 공정(S16)의 전(공정(S14)과 공정(S16) 사이)에 피복재층(25)에 열 처리를 실시하거나, 또는 자외선을 조사함으로써 회로 모듈(10)과 피복재층(25)의 밀착력을 저하시켜도 좋다. 이들 열 처리 또는 자외선 조사를 행하여 피복재층(25)을 개질시킴으로써 피복재층(25)을 용이하게 박리할 수 있다.
이어서, 도 7c에 나타내는 바와 같이 보텀측 시트인 제 1 박리용 시트(27)에 열 처리 등을 실시하여 회로 모듈(10)에 대한 밀착력을 저하시키고, 회로 모듈(10)을 제 1 박리용 시트(27)로부터 떼어낸다. 이들의 공정에 의해 실드가 되는 금속막(18)이 형성된 회로 모듈(10)을 제작할 수 있다.
[1-4. 효과 등]
본 실시형태에 의한 회로 모듈(10)의 제조 방법은 실장면(10a), 윗면(10b) 및 측면(10c)을 갖는 회로 모듈(10)에 실드가 되는 금속막(18)을 형성하는 방법으로서, 회로 모듈(10)의 실장면(10a)에 피복재층(25)을 형성하는 피복재층 형성 공정(S11)과, 점착부(22)를 갖는 홀더(21)의 점착부(22)에, 회로 모듈(10)에 형성된 `피복재층(25)을 접촉하고, 윗면(10b) 및 측면(10c)을 노출시킨 상태에서 회로 모듈(10)을 유지하는 유지 공정(S13)과, 회로 모듈(10)의 윗면(10b)측으로부터 성막을 행함으로써 윗면(10b) 및 측면(10c)에 금속막(18)을 형성하는 금속막 형성 공정(S14)과, 회로 모듈(10)로부터 피복재층(25)을 분리하는 분리 공정(S16)을 포함한다.
이것에 의해 회로 모듈(10)에 실드가 되는 금속막(18)을 고정밀도로 형성할 수 있다.
예를 들면, 본 실시형태에서는 회로 모듈(10)이 피복재층(25)을 통해 홀더(21)에 부착되어 있으므로 회로 모듈(10)을 홀더(21)로부터 떼어낼 때에 금속막(18)에 버부가 형성된 경우이어도 회로 모듈(10)로부터 피복재층(25)을 분리함으로써 발생한 버를 제거할 수 있다. 이것에 의해 회로 모듈(10)에 금속막(18)의 버가 형성되는 것을 억제할 수 있다.
또한, 회로 모듈(10)이 피복재층(25)을 통해 홀더(21)에 부착되어 있으므로 홀더(21)에 대한 회로 모듈(10) 및 피복재층(25)의 들뜸을 억제할 수 있다. 들뜸을 억제하고, 피복재층(25)과 홀더(21)(점착부(22))를 밀착시킴으로써 금속막 형성 시에 받는 열을 효율적으로 방열할 수 있다. 또한, 만약 들뜸이 발생한 경우이어도 금속막(18)이 피복재층(25)의 저면에 형성되므로 회로 모듈(10)의 실장면(10a)에 금속막(18)이 형성되는 것을 억제할 수 있다.
또한, 회로 모듈(10)을 점착부(22)에 압박하여 점착부(22)의 일부가 기어올라간 경우이어도 그 점착부(22)의 일부는 피복재층(25)의 측면에 부착되어 회로 모듈(10)의 측면(10c)에는 도달하기 어려워진다. 이것에 의해 회로 모듈(10)의 측면(10c)의 전체면에 있어서 금속막(18)을 형성할 수 있다.
또한, 본 실시형태에 의한 피복재층 형성 공정(S11)은 복수의 회로 모듈(10)의 집합체인 친기판(MB)에 피복재층(25)을 형성하는 공정이며, 또한 피복재층 형성 공정(S11)과 유지 공정(S13) 사이에 친기판(MB)을 개편화하여 피복재층(25)을 갖는 회로 모듈을 복수 형성하는 개편화 공정(S12)을 포함하고 있어도 좋다.
이것에 의해 회로 모듈(10)의 생산 효율을 향상시킬 수 있다.
또한, 본 실시형태에 의한 성막 장치(50)는 쳄버(51)와, 쳄버(51) 내에 형성된 성막용 금속 재료부(52)와, 쳄버(51) 내에 형성되어 회로 모듈(10)의 윗면(10b)이 성막용 금속 재료부(52)에 대향하도록 회로 모듈(10)을 유지하는 홀더(21)를 구비하고, 회로 모듈(10)의 실장면(10a)에는 피복재층(25)이 형성되어 있고, 홀더(21)는 점착부(22)를 갖고, 피복재층(25)이 점착부(22)에 접촉된 상태에서 회로 모듈(10)을 유지한다.
이 성막 장치(50)를 사용함으로써 회로 모듈(10)에 금속막(18)을 고정밀도로 형성할 수 있다.
[1-5. 변형예]
이어서, 실시형태 1의 변형예에 의한 회로 모듈(10)의 제조 방법에 대하여 설명한다.
변형예에 의한 회로 모듈(10)의 제조 방법은 피복재층 분리 공정(S16)의 전(공정(S14)과 공정(S16) 사이)에 피복재층(25)의 체적을 변화시키는 공정을 포함한다. 변형예에 의한 제조 방법에서는 피복재층(25)의 측면에 형성된 금속막(18)을, 피복재층(25)의 체적을 변화시킴으로써 제거하고 있다.
도 8은 체적을 변화시키는 공정의 일례인 열 수축 공정을 나타내는 도면이다.
우선, 본 변형예에서는 피복재층 형성 공정(S11)에 있어서의 피복재층(25)의 재료로서 가열에 의해 수축하는 재료를 사용한다. 그리고, 개편화 공정(S12)~금속막형성 공정(S14) 및 회로 모듈 유지 해제 공정(S15)을 마친 후, 도 8의 (a)에 나타내는 바와 같이 피복재층(25)을 갖는 회로 모듈(10)을 히터(핫플레이트)(32)에 적재해서 가열한다. 회로 모듈(10)의 방향은 상하 어느 방향이어도 좋지만 본 변형예에서는 피복재층(25)에 열이 전해지기 쉽도록 히터(32)에 피복재층(25)을 접촉시킨다.
가열된 피복재층(25)은 도 8의 (b)에 나타내는 바와 같이 회로 모듈(10)과 피복재층(25)의 경계면을 따르는 방향(수평방향)으로 수축한다. 회로 모듈(10) 자신의 열 변형량은 피복재층(25)의 수축량보다 작기 때문에 수축방향으로 잡아당겨진 피복재층(25)의 측면의 금속막 제거부(18b)는 회로 모듈(10)의 측면(10c)과 실장면(10a)의 능선에서 소정의 각을 경계로 분단되어 회로 모듈(10)로부터 제거된다.
또한, 상기 변형예에서는 피복재층(25)을 수축하는 예를 나타냈지만, 그것에 한정되지 않고 피복재층(25)을 팽창시켜 피복재층(25)의 측면의 금속막(18)을 제거하는 것도 가능하다.
이렇게 상기 변형예에 의한 회로 모듈(10)의 제조 방법은 금속막 형성 공정(S14)과 피복재층 분리 공정(S16) 사이에 피복재층(25)의 체적을 변화시키는 공정을 포함하고 있다. 이것에 의해 회로 모듈(10) 및 피복재층(25)의 측면의 금속막(18)을 회로 모듈(10)과 피복재층(25)의 경계면을 따라 분단시킬 수 있고, 회로 모듈(10)에 금속막(18)을 고정밀도로 형성할 수 있다.
(실시형태 2)
[2-1. 회로 모듈의 제조 방법]
실시형태 2에 의한 회로 모듈(10)의 제조 방법은 회로 모듈 유지 공정(S13)의 전(개편화 공정(S12)과 회로 모듈 유지 공정(S13) 사이)에 피복재층(25)을 변형시키는 변형 공정을 포함한다. 실시형태 2에 의한 제조 방법에서는 성막 전에 피복재층(25)을 변형시킴으로써 성막 후의 금속막(18)으로 분단되기 쉬운 개소를 형성하고 있다.
도 9a는 피복재층(25)의 변형 공정의 일례를 나타내는 도면이다.
우선, 본 변형예에서는 피복재층 형성 공정(S11)에 있어서의 피복재층(25)의 재료로서 가열에 의해 수축하는 재료를 사용한다. 그리고, 피복재층 형성 공정(S11) 및 개편화 공정(S12)을 마친 후, 도 9a의 (a)에 나타내는 바와 같이 피복재층(25)을 갖는 회로 모듈(10)을 히터(핫플레이트)(42)로 가열한다. 가열된 피복재층(25)은 도 9a의 (b)에 나타내는 바와 같이 회로 모듈(10)과 피복재층(25)의 경계면을 따르는 방향(수평방향)으로 수축한다. 이것에 의해 피복재층(25)의 측면이 회로 모듈(10)의 측면(10c)보다 내측에 위치하는 상태가 되어 단차가 생길 수 있다.
이어서, 도 9b에 나타내는 바와 같이 홀더(21)로 피복재층(25)을 갖는 회로 모듈(10)의 각각을 유지한다(S13).
이어서, 도 9c에 나타내는 바와 같이 회로 모듈(10)의 윗면(10b) 및 측면(10c)에 금속막(18)을 형성한다(S14). 그 때, 피복재층(25)의 측면 증 회로 모듈(10)에 근접하는 영역이 회로 모듈(10)의 음이 되기 때문에 이 음이 된 영역에 있어서 금속막(18)이 얇게 형성된다. 이것에 의해 피복재층(25)의 회로 모듈(10)에 근접하는 영역에 있어서 분단되기 쉬운 금속막(18)이 형성된다.
이어서, 도 9d에 나타내는 바와 같이 회로 모듈(10)의 유지를 해제한다(S15). 이것에 의해 홀더(21)로부터 회로 모듈(10) 및 피복재층(25)을 떼어낸다.
이어서, 피복재층(25)을 분리하기 위한 준비로서 도 9e의 (a)에 나타내는 바와 같이 회로 모듈(10)의 윗면(10b)에 제 1 박리용 시트(27)를 붙이고, 피복재층(25)에 제 2 박리용 시트(28)를 붙인다. 그리고, 도 9e의 (b)에 나타내는 바와 같이 제 1 박리용 시트(27)를 고정한 상태에서 제 2 박리용 시트(28)를 단부로부터 벗겨서 박리한다. 이것에 의해 회로 모듈(10)과 피복재층(25)을 분리한다(S16). 본 실시형태에서는 미리 금속막(18)으로 분단되기 쉬운 개소가 형성되므로 금속막(18)을 정밀도 좋게 분단시킬 수 있고, 금속막(18)을 고정밀도로 형성할 수 있다.
이어서, 제 1 박리용 시트(27)에 대하여 열 처리 등을 실시하여 회로 모듈(10)에 대한 밀착력을 저하시켜 제 1 박리용 시트(27)로부터 회로 모듈(10)을 떼어낸다. 이들의 공정에 의해 금속막(18)이 형성된 회로 모듈(10)을 제작할 수 있다.
[2-2. 변형예]
이어서, 실시형태 2의 변형예 1, 2 및 3에 의한 회로 모듈(10)의 제조 방법에 대해서 설명한다. 변형예 1, 2 및 3에 의한 제조 방법은 실시형태 2의 피복재층(25)의 변형 공정에 있어서의 피복재층(25)의 변형 형상이 다르다.
변형예 1에서는 피복재층(25)으로서 두께방향의 중앙부보다 상하 단부의 열 수축률이 높은 것을 사용한다. 이것에 의해 도 10a에 나타내는 바와 같이 피복재층(25)의 수축 변형 후의 단면 형상은 상하 단부가 둥그스름한 형상이 된다.
변형예 2에서는 피복재층(25)으로서 두께방향의 상하 단부보다 중앙부의 열 수축률이 높은 것을 사용한다. 이것에 의해 도 10b에 나타내는 바와 같이 피복재층(25)의 수축 변형 후의 단면 형상은 중앙부가 잘록해진 형상이 된다.
변형예 3에서는 피복재층(25)을 다층 구조(변형예 3에서는 2층 구조)로 하고, 하층부(25b)보다 상층부(25a)의 열 수축률이 높은 구조로 한다. 이것에 의해 도 10c에 나타내는 바와 같이 피복재층(25)의 수축 변형 후의 단면 형상은 단차를 갖는 형상이 된다.
이들의 변형예 1, 2 및 3에 있어서도 미리 금속막(18)으로 분단되기 쉬운 개소가 형성되므로 금속막(18)을 정밀도 좋게 분단시킬 수 있고, 금속막(18)을 고정밀도로 형성할 수 있다.
(다른 형태)
이상, 본 발명에 의한 회로 모듈(10)의 제조 방법 등에 대하여 실시형태 1, 2 및 변형예에 의거하여 설명했지만, 본 발명은 이들의 실시형태 1, 2 및 변형예에 한정되지 않는다. 본 발명의 주지를 일탈하지 않는 한, 당업자가 생각해 낸 각종 변형을 실시형태 및 변형예에 실시한 것이나, 실시형태 1, 2 및 변형예에 있어서의 일부의 구성요소를 조합하여 구축되는 별도의 형태도 본 발명의 범위 내에 포함된다.
예를 들면, 다른 형태에 의한 회로 모듈(10A)은 도 11에 나타내는 형태이어도 좋다. 이 회로 모듈(10A)은 기판(11)과, 기판(11)의 주면(11m, 11n)에 탑재된 복수의 전자 부품(12)과, 복수의 전자 부품(12)을 덮도록 기판(11)의 주면(11m, 11n)의 각각에 형성된 밀봉부(17)를 구비하고 있다. 회로 모듈(10A)의 실장면(10a)(주면(11n)측의 밀봉부(17))에는 금속막(18)이 형성되어 있지 않지만, 윗면(10b) 및 측면(10c)에는 실드가 되는 금속막(18)이 형성되어 있다.
기판(11)의 주면(11m, 11n) 또는 내부에는 복수의 전자 부품(12)의 각각과 접속하는 도체 패턴(14)이 형성되어 있다. 회로 모듈(10A)의 실장면(10a)에는 외부부 단자(13a, 13b)가 설치되어 있다. 한쪽의 외부 단자(13a)는 비아 도체(16)를 통해 기판(11)의 주면(11m, 11n)의 도체 패턴(14)에 접속된다. 다른 쪽의 외부 단자(13b)는 비아 도체(16)를 통해 그라운드 전극(15)에 접속되어 있다. 그라운드 전극(15)은 회로 모듈(10A)의 측면(10c)에 노출되고, 금속막(18)에 접속되어 있다. 이러한 회로 모듈(10A)을 제조하는 경우이어도 상기 제조 방법을 사용함으로써 실시형태와 마찬가지의 효과를 얻을 수 있다.
또한, 실시형태 1에서는 회로 모듈 유지 해제 공정(S15)에 있어서, 홀더(21)로부터 양면 점착 시트(22), 및 피복재층(25)을 갖는 회로 모듈(10)의 각각을 떼어낸 후, 피복재층(25)과 회로 모듈(10)을 분리하고 있지만, 그것에 한정되지 않는다. 예를 들면, 금속막 형성 후인 도 5d의 상태에 있어서, 앞서 양면 점착 시트(22)를 홀더(21)로부터 떼어내고, 그 후, 회로 모듈(10)로부터 피복재층(25) 및 양면 점착 시트(22)를 동시에 박리함으로써 피복재층 분리 공정(S16)을 실행해도 좋다. 또한, 금속막 형성 후인 도 5d의 상태로부터 회로 모듈(10)만을 픽업하여 피복재층(25)과 회로 모듈(10)을 분리해도 좋다.
또한, 점착부(22)는 양면 점착 시트에 한정되지 않고 홀더(21)에 접착제를 도포함으로써 형성해도 좋다. 점착부(22)를 접착제로 형성한 경우이어도 본 실시형태에서는 회로 모듈(10)의 실장면(10a)에 피복재층(25)을 형성하고 있으므로 비교예에 나타내는 문제가 발생하는 것을 억제할 수 있다. 즉, 분리할 때에 금속막(18)에 버가 형성되거나, 금속막 형성 시에 실장면(10a)에 금속막(18)이 형성되거나, 회로 모듈(10)의 측면(10c)에 금속막(18)이 형성되지 않았거나 하는 것을 억제할 수 있다. 또한, 이 경우, 접착제로서 열 처리 또는 자외선 조사에 의해 점착력이 저하하는 재료를 사용해도 좋다.
또한, 성막 장치(50)는 2극 스퍼터, 마그네트론 스퍼터, 고주파 스퍼터, 반응성 스퍼터 등의 스퍼터 장치이어도 좋고, 증발원인 성막용 금속 재료부를 갖는 증착 장치이어도 좋다.
본 발명의 회로 모듈의 제조 방법은 예를 들면, 이동체 통신 단말의 통신 모듈을 구성하는 회로 모듈을 제조할 때에 이용할 수 있다. 또한, 본 발명의 성막 장치는 회로 모듈에 실드되는 금속막을 형성하는 성막 장치로서 이용할 수 있다.
10, 10A 회로 모듈 10a 실장면
10b 윗면 10c 측면
11 기판 11m, 11n 기판의 주면
12 전자 부품 13a, 13b 외부 단자
14 도체 패턴 15 그라운드 전극
16 비아 도체 17 밀봉부
18 금속막(실드막) 18a 버부
18b 금속막 제거부 21 홀더
21a 홀더의 주면 22 점착부(양면 점착 시트)
22a 제 1 점착부 22b 제 2 점착부
25 피복재층 27 제 1 박리용 시트
28 제 2 박리용 시트 31 다이싱 블레이드
32, 42 히터 50 성막 장치
51 쳄버 52 성막용 금속 재료부
53 전극판 54 홀더 부착부
55 전원 MB 친기판

Claims (12)

  1. 실장면, 윗면 및 측면을 갖는 회로 모듈에 실드가 되는 금속막을 형성하는 회로 모듈의 제조 방법으로서,
    상기 회로 모듈의 상기 실장면에 피복재층을 형성하는 피복재층 형성 공정과,
    점착부를 갖는 홀더의 상기 점착부에, 상기 회로 모듈에 형성된 상기 피복재층을 접촉하고, 상기 윗면 및 상기 측면을 노출시킨 상태에서 상기 회로 모듈을 유지하는 유지 공정과,
    상기 회로 모듈의 상기 윗면측으로부터 성막을 행함으로써 상기 윗면 및 상기 측면에 상기 금속막을 형성하는 금속막 형성 공정과,
    상기 회로 모듈로부터 상기 피복재층을 분리하는 분리 공정을 포함하는 회로 모듈의 제조 방법.
  2. 제 1 항에 있어서,
    상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 회로 모듈과 상기 피복재층의 밀착력을 저하시키는 공정을 포함하는 회로 모듈의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 피복재층을 연화시키는 공정을 포함하는 회로 모듈의 제조 방법
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 피복재층의 체적을 변화시키는 공정을 포함하는 회로 모듈의 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 홀더의 상기 점착부로부터 상기 피복재층을 갖는 상기 회로 모듈을 떼어내는 공정을 포함하는 회로 모듈의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 점착부는 한쪽의 면에 제 1 점착부 및 다른 쪽의 면에 제 2 점착부를 갖는 양면 점착 시트에 의해 구성되고,
    상기 홀더에 상기 제 2 점착부를 통해 상기 양면 점착 시트가 부착되고,
    표면에 노출된 상기 제 1 점착부에 상기 피복재층이 부착되는 회로 모듈의 제조 방법.
  7. 제 6 항에 있어서,
    상기 양면 점착 시트는 가열에 의해 상기 제 1 점착부의 점착력이 저하하는 시트이며,
    상기 피복재층을 갖는 상기 회로 모듈은 상기 양면 점착 시트를 가열함으로써 상기 제 1 점착부로부터 떼어내어지는 회로 모듈의 제조 방법.
  8. 제 6 항에 있어서,
    상기 홀더는 평면 형상의 주면을 갖고,
    상기 양면 점착 시트는 상기 홀더의 상기 주면보다 면적이 커서 상기 홀더의 상기 주면의 전체를 덮도록 홀더에 부착되는 회로 모듈의 제조 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 회로 모듈의 상기 실장면에는 외부 단자가 노출되고, 상기 회로 모듈의 상기 측면에는 그라운드 전극이 노출되고,
    상기 금속막은 상기 실장면에 형성되지 않고 상기 측면에 노출된 상기 그라운드 전극에 접속하도록 형성되는 회로 모듈의 제조 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 피복재층 형성 공정은 복수의 상기 회로 모듈의 집합체인 친기판에 상기 피복재층을 형성하는 공정이며,
    상기 피복재층 형성 공정과 상기 유지 공정 사이에 상기 친기판을 개편화하여 상기 피복재층을 갖는 상기 회로 모듈을 복수 형성하는 개편화 공정을 더 포함하는 회로 모듈의 제조 방법.
  11. 제 10 항에 있어서,
    상기 개편화 공정과 상기 유지 공정 사이에 상기 피복재층을 변형시키는 공정을 포함하는 회로 모듈의 제조 방법.
  12. 실장면, 윗면 및 측면을 갖는 회로 모듈에 실드가 되는 금속막을 형성하는 성막 장치로서,
    쳄버와,
    상기 쳄버 내에 형성된 성막용 금속 재료부와,
    상기 쳄버 내에 형성되어 상기 회로 모듈의 상기 윗면이 상기 성막용 금속 재료부에 대향하도록 상기 회로 모듈을 유지하는 홀더를 구비하고,
    상기 회로 모듈의 상기 실장면에는 피복재층이 형성되어 있고,
    상기 홀더는 점착부를 갖고, 상기 피복재층이 상기 점착부에 접촉된 상태에서 상기 회로 모듈을 유지하는 성막 장치.
KR1020170067434A 2016-07-13 2017-05-31 회로 모듈의 제조 방법 및 성막 장치 KR102000954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-138634 2016-07-13
JP2016138634A JP2018010964A (ja) 2016-07-13 2016-07-13 回路モジュールの製造方法および成膜装置

Publications (2)

Publication Number Publication Date
KR20180007662A true KR20180007662A (ko) 2018-01-23
KR102000954B1 KR102000954B1 (ko) 2019-07-17

Family

ID=60995784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170067434A KR102000954B1 (ko) 2016-07-13 2017-05-31 회로 모듈의 제조 방법 및 성막 장치

Country Status (3)

Country Link
JP (1) JP2018010964A (ko)
KR (1) KR102000954B1 (ko)
CN (1) CN207266393U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210122027A (ko) * 2020-03-27 2021-10-08 스태츠 칩팩 피티이. 엘티디. 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159590A1 (ja) 2017-02-28 2018-09-07 三菱マテリアル株式会社 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
KR102667558B1 (ko) * 2018-12-20 2024-05-22 린텍 가부시키가이샤 단자 보호용 양면 테이프 및 전자파 쉴드막을 가지는 반도체 장치의 제조 방법
JP7447493B2 (ja) 2020-01-07 2024-03-12 株式会社レゾナック 仮固定用の樹脂組成物と樹脂フィルム及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151372A (ja) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP2012033636A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp 加熱剥離シート一体型半導体裏面用フィルム、半導体素子の回収方法、及び半導体装置の製造方法
JP2014041923A (ja) 2012-08-22 2014-03-06 Ps4 Luxco S A R L 半導体装置の製造方法及び製造装置
KR101590593B1 (ko) * 2015-12-03 2016-02-02 제너셈(주) 반도체패키지의 스퍼터링 방법
KR20160035533A (ko) * 2014-09-23 2016-03-31 명지대학교 산학협력단 승강 부재, 이를 이용하는 전자파 차단 차폐막 형성 방법 및 그 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151372A (ja) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法及び電子部品モジュール
JP2012033636A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp 加熱剥離シート一体型半導体裏面用フィルム、半導体素子の回収方法、及び半導体装置の製造方法
JP2014041923A (ja) 2012-08-22 2014-03-06 Ps4 Luxco S A R L 半導体装置の製造方法及び製造装置
KR20160035533A (ko) * 2014-09-23 2016-03-31 명지대학교 산학협력단 승강 부재, 이를 이용하는 전자파 차단 차폐막 형성 방법 및 그 장치
KR101590593B1 (ko) * 2015-12-03 2016-02-02 제너셈(주) 반도체패키지의 스퍼터링 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210122027A (ko) * 2020-03-27 2021-10-08 스태츠 칩팩 피티이. 엘티디. 스퍼터링 중 양면 sip 장치를 냉각하기 냉각 장치 및 공정

Also Published As

Publication number Publication date
JP2018010964A (ja) 2018-01-18
CN207266393U (zh) 2018-04-20
KR102000954B1 (ko) 2019-07-17

Similar Documents

Publication Publication Date Title
KR102000954B1 (ko) 회로 모듈의 제조 방법 및 성막 장치
JP6527640B2 (ja) キャリア超薄型基板
CN110010587B (zh) 半导体装置的制造方法及半导体装置
US20150016066A1 (en) Circuit module and method of producing the same
TW201017835A (en) Chip package and manufacturing method thereof
US20160111375A1 (en) Temporary bonding of packages to carrier for depositing metal layer for shielding
JP5951863B2 (ja) 電子部品モジュール及びその製造方法
JP2011151372A (ja) 電子部品モジュールの製造方法及び電子部品モジュール
JP7334169B2 (ja) システムインパッケージアセンブリの電磁干渉からのシールド方法
CA1210520A (en) Process for manufacturing printed circuits with an individual rigid conductive metallic support
US20160268213A1 (en) On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
CN108292647B (zh) 与屏蔽的模块的制造相关的装置和方法
JP6815880B2 (ja) 半導体パッケージの製造方法
JP6887326B2 (ja) 半導体パッケージの形成方法
JP2007123506A (ja) 回路モジュールの製造方法
TW201446100A (zh) 具有內埋元件的電路板及其製作方法
KR100916124B1 (ko) 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법
KR102016980B1 (ko) 회로모듈의 제조 방법 및 성막 장치
KR20150083424A (ko) 배선 기판의 제조 방법
WO2018123932A1 (ja) 配線基板の個片化方法及びパッケージ用基板
CN113471175A (zh) 共形屏蔽结构及其制备方法
EP3030054A1 (en) Wiring substrate and method for producing same
JP2016207761A (ja) 実装用基板およびその製造方法
KR20180035687A (ko) 전자부품의 제조 방법 및 성막 장치
CN114804645B (zh) 一种大尺寸超薄玻璃基板的通孔蚀刻方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant