JP2017041565A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017041565A JP2017041565A JP2015163086A JP2015163086A JP2017041565A JP 2017041565 A JP2017041565 A JP 2017041565A JP 2015163086 A JP2015163086 A JP 2015163086A JP 2015163086 A JP2015163086 A JP 2015163086A JP 2017041565 A JP2017041565 A JP 2017041565A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor element
- substrate
- semiconductor device
- conductive substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
この従来技術は、半導体装置の冷却に加え、導電性基板に反りや割れが生じるのを抑制することを目的する。
さらに、電極層は、第1絶縁基板に形成した貫通孔を介して導電性基板に接続され、電極層上に半導体素子が実装されている。
従来技術では、このように、 中間層である導電性基板の両面に第1、第2絶縁基板を設けたため、両面の熱収縮性を略均等とし、導電性基板の反りや割れを低減できる。
さらに、本発明の半導体装置は、前記第1絶縁基板に周囲を囲まれ、前記導電性基板の前記第1面に接合された半導体素子を備えることを特徴とする。
しかも、半導体素子を、導電性基板に直接実装したため、半導体素子と導電性基板との間に絶縁基板を介在させた場合と比較して、半導体素子の熱が導電性基板に伝達されやすく、発熱抑制効果を高めることができる。
(実施の形態1)
まず、実施の形態1の半導体装置の構成を説明する。
図1は実施の形態1の半導体装置を示す断面図であり、図2は実施の形態1の半導体装置を示す平面図である。
図1に示すように、実施の形態1の半導体装置は、導電性基板1、第1絶縁基板2、第2絶縁基板3、半導体素子4を備えている。なお、半導体装置は、例えば、インバータなどの大電流、高電圧を制御するパワーモジュールなどとして用いることができる。
第1絶縁基板2は、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、窒化ケイ素などの絶縁性を有した基板であり、導電性基板1の表面のうち、最も面積が広い第1面としての主面11に接合されている。この第1絶縁基板2と導電性基板1との接合は、例えば、はんだ付けなどの金属接合により行っているが、導電性の接着剤を用いた接合としてもよい。また、図示を省略した爪などの係合部材により第1絶縁基板2を導電性基板1に係合し、第1絶縁基板2を主面11に単に接触してもよい。
すなわち、第1絶縁基板2には、この第1絶縁基板2を貫通して開口部21が形成されている。この開口部21は、図2に示すように、平面形状が、半導体素子4よりも僅かに大きな略正方形状に形成されている。
すなわち、本実施の形態1では、導電性基板1の主面11の熱膨張が全体的に略均一となるとともに、反対主面12の熱膨張と略等しくなるようにしている。
このため、第1絶縁基板2と第2絶縁基板3とは、同材質、同厚寸法に形成している。
さらに、半導体素子4の厚さは、その線膨脹係数に応じ、第1絶縁基板2の線膨脹係数と比較して線膨張係数が大きい方の厚さが、線膨張係数の小さい方の厚さよりも薄くなるよう設定する。
具体的には、半導体素子4の線膨張係数が第1絶縁基板2の線膨張係数より大きい場合は、半導体素子4の厚さを第1絶縁基板2の厚さよりも薄く形成する。
一方、半導体素子4の線膨張係数が第1絶縁基板2の線膨張係数より小さい場合は、半導体素子4の厚さを、第1絶縁基板2の厚さよりも厚く形成する。
次に、実施の形態1の作用を説明する。
導電性基板1の主面11および反対主面12には、同材質の第1絶縁基板2および第2絶縁基板3が接合されている。
このため、両面11,12の一方のみに絶縁基板を設けたものと比較して、導電性基板1の主面11と反対主面12との熱膨張差が小さく抑えられる。
しかも、半導体素子4は、導電性基板1の主面11に直接実装されているため、第1絶縁基板2上に実装した場合と比較して、導電性基板1への熱伝達による抜熱効果を確保して、半導体素子4の発熱を抑えることができる。
このため、半導体素子4を導電性基板1の主面11に直接実装していても、主面11における熱膨張係数の変動を抑えることができる。これにより、半導体素子4を実装するとともに第1絶縁基板2を接合した主面11と、第2絶縁基板3の全面を接合した反対主面12との熱膨張差を抑えて、導電性基板1の反りや割れの発生を抑えることができる。
このため、半導体素子4と第1絶縁基板2とで、主面11に作用する力の均一化を図り、半導体素子4と第1絶縁基板2とを同厚寸法に形成したものと比較して、主面11と反対主面12との熱膨張差を、一層抑えることができる。
以下に、実施の形態1の効果を列挙する。
1)実施の形態1の半導体装置は、
導電性基板1と、
この導電性基板1の表面の主面11(第1面)に接合された第1絶縁基板2、および、導電性基板1の主面とは反対側に位置する反対主面12(第2面)に接合された第2絶縁基板3と、
第1絶縁基板2に周囲を囲まれ、導電性基板1の主面11に接合された半導体素子4と、
を備えることを特徴とする。
したがって、導電性基板1の両面11,12の一方のみに絶縁基板を設けたものと比較して、導電性基板1の主面11と反対主面12との熱膨張差を小さく抑え、半導体装置の使用時や試験時の導電性基板1の反りや割れの発生を抑制することができる。
しかも、半導体素子4は、導電性基板1の主面11に直接実装しているため、第1絶縁基板2上に実装した場合と比較して、半導体素子4の抜熱効果を確保して、半導体素子4の発熱を低減することができる。
よって、導電性基板1の反りを抑制しつつ、半導体素子4の発熱を低減可能な半導体装置を提供することができる。
第1絶縁基板2は、主面11に接合する面2aとは反対側の面2b上に電極面5を有し、
半導体素子4と電極面5との接続方向が、導電性基板1の一端(側面13)から半導体素子4へ向かって流れる電流の方向(矢印Ia方向)に対して逆方向とされていることを特徴とする。
したがって、半導体素子4から電極面5の端部5aに向かって流れる電流の向き(矢印Ib方向)が、導電性基板1の側面13から半導体素子4へ向かって流れる電流の向き(矢印Ia方向)と逆方向となる。
よって、導電性基板1の半導体素子4への電流と、半導体素子4から電極面5への電流とのベクトル成分とが逆向きとなり、半導体素子4の寄生インダクタンスを低減し、スイッチング時のサージ電圧を低減することができる。
第1絶縁基板2と第2絶縁基板3とは、同材質により同厚寸法に形成され、
半導体素子4の厚さは、その線膨脹係数に応じ、第1絶縁基板2の線膨脹係数と比較して線膨張係数が大きい方の厚さが、線膨張係数の小さい方の厚さよりも薄くなるように設定されていることを特徴とする。
具体的には、半導体素子4は、その線膨張係数が第1絶縁基板2の線膨張係数より小さく、その厚さを、第1絶縁基板2の厚さよりも厚く形成した。
したがって、半導体装置の駆動による発熱時に、半導体素子4と第1絶縁基板2とを同厚寸法に形成したものと比較して、半導体素子4と第1絶縁基板2とから導電性基板1に作用する力の均等化を図ることができる。
これにより、主面11に接触する第1絶縁基板2と半導体素子4との熱膨張の均一化を図り、上記1)の主面11と反対主面12との熱膨張差をさらに抑え、導電性基板1の反りや割れの発生を、よりいっそう抑制できる。
次に、他の実施の形態の半導体装置について説明する。
なお、他の実施の形態は、実施の形態1の変形例であるため、実施の形態1と共通する構成には実施の形態1と同じ符号を付して説明を省略し、実施の形態1との相違点のみ説明する。
この実施の形態2は、実施の形態1の変形例であり、半導体素子4の線膨張係数が、第1絶縁基板2の線膨張係数よりも大きい場合に、半導体素子4の厚さ寸法を第1絶縁基板2の厚さ寸法よりも薄く形成した例である。
例えば、第1絶縁基板2として、線膨脹係数が2〜4の範囲内の窒化ケイ素や炭化ケイ素を用い、半導体素子4として、線膨脹係数が4〜6の範囲内の、炭化ケイ素や窒化ガリウムなどを用いることができる。
なお、全体構造は、実施の形態1と同様であるので、図示は省略する。
2-1)実施の形態2の半導体装置は、
第1絶縁基板2と第2絶縁基板3とは、同材質により同厚寸法に形成され、
半導体素子4は、その線膨張係数が第1絶縁基板2の線膨張係数より大きいとともに、その厚さが、第1絶縁基板2の厚さよりも薄く形成されていることを特徴とする。
したがって、半導体装置の駆動による発熱時に、半導体素子4と第1絶縁基板2とから主面11に作用する力の差を抑えて均一化を図ることができる。
これにより、主面11に接触する第1絶縁基板2と半導体素子4との熱膨張の均一化を図り、上記1)の主面11と反対主面12との熱膨張差をさらに抑え、導電性基板1の反りや割れの発生を、よりいっそう抑制できる。
この実施の形態3は、実施の形態1の変形例であり、第2絶縁基板3の線膨張係数を、第1絶縁基板2の線膨張係数以上、かつ、半導体素子4の線膨張係数以下に形成した例である。例えば、第1絶縁基板2を窒化ケイ素系(例えば、線膨張率2.8程度)により形成し、第2絶縁基板3を炭化ケイ素系(例えば、線膨張係数3.7程度)により形成し、半導体素子4を窒化ガリウム(例えば、線膨張係数4.5〜6.02程度)により形成することができる。なお、構成としては、実施の形態1と同様であるので、図示は省略する。
3-1)実施の形態3の半導体装置は、
第2絶縁基板3の線膨張係数は、第1絶縁基板2の線膨張係数以上、かつ、半導体素子4の線膨張係数以下であることを特徴とする。
したがって、第1絶縁基板2と第2絶縁基板3と半導体素子4とで、線膨張係数が異なる場合に、第2絶縁基板3の線膨張係数は、第1絶縁基板2の線膨張係数以上、かつ、半導体素子4の線膨張係数以下とする。これにより、主面11と反対主面12との熱膨張差を抑えることができ、設計自由度を高めることができる。
実施の形態4は、実施の形態1の変形例である。
図3は実施の形態4の半導体装置を示す断面図であって、実施の形態4では、第2絶縁基板403において、第1絶縁基板2の開口部21と対向する位置に、開口部403aを設けた。
そこで、第2絶縁基板403では、開口部21と半導体素子4との間の隙間に相当する開口部403aを形成し、第1絶縁基板2および半導体素子4が接合される主面11と、第2絶縁基板403が接合される反対主面12との熱膨張差を、より小さくした。
これにより、半導体装置の使用時や試験時の導電性基板1の反りや割れの発生を、さらに抑制することができる。
4-1)実施の形態4の半導体装置は、
第2絶縁基板403に、第2絶縁基板403を貫通する開口部403aを有することを特徴とする。
したがって、第1絶縁基板2および半導体素子4が接合される主面11と、第2絶縁基板3が接合される反対主面12との熱膨張差を、より小さくし、半導体装置の使用時や試験時の導電性基板1の反りや割れの発生を、さらに抑制することができる。
実施の形態5は実施の形態1の変形例であり、図4に示すように、半導体素子504において、主面11と接合した面541とは反対側の面542を、板状の導電性部材505に接続した例である。
なお、この半導体素子504の面542と導電性部材505との接続は、実施の形態1と同様にはんだ付けなどの金属接続により行う。
5-1)実施の形態5の半導体装置は、
第1絶縁基板2の導電性基板1と接合する面2aとは反対側の面2bと、半導体素子504の導電性基板1と接合する面541とは反対側の面542と、を接合する板状の導電性部材505を有することを特徴とする。
したがって、半導体素子4の抜熱経路として、導電性部材505を介して半導体素子4から第1絶縁基板2への経路が追加形成されるため、半導体素子4の熱性能をさらに向上できる。
実施の形態6は実施の形態5の変形例であって、図5に示す半導体素子604として、導電性基板1と接合する面に端子を有さない横型素子を用いた例である。
したがって、横型の半導体素子604を用いた実施の形態6にあっても、上記1)〜3)および5-1)の効果を奏する。
また、半導体素子が第1絶縁基板に周囲を囲まれた構造として、第1絶縁基板に、第1絶縁基板を貫通する開口部を形成し、半導体素子を開口部に設置した例を示したが、これに限定されない。例えば、第1絶縁基板に、導電性基板側に開口を有した凹部を形成し、この凹部内に配置して、半導体素子が第1絶縁基板に周囲を囲まれた構造としてもよい。
また、図4、図5では、冷却部材7を示していないが、実施の形態1と同様に冷却部材7を設けてもよい。
2 第1絶縁基板
2a (主面11と接合する)面
2b (面2aとは反対側の)面
3 第2絶縁基板
3a (主面11と接合する)面
3b (面3aとは反対側の)面
4 半導体素子
5 電極面
11 主面(第1面)
12 反対主面(第2面)
21 開口部
41 (主面11と接合する)面
42 (面41とは反対側の)面
403 第2絶縁基板
403a 開口部
504 半導体素子
505 導電性部材
604 半導体素子
651 導電性部材
652 導電性部材
Claims (6)
- 導電性基板と、
この導電性基板の表面の第1面に接合された第1絶縁基板、および、前記導電性基板の前記第1面の反対側に位置する第2面に接合された第2絶縁基板と、
前記第1絶縁基板に周囲を囲まれ、前記導電性基板の前記第1面に接合された半導体素子と、
を備えることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1絶縁基板は、前記導電性基板の前記第1面に接合する面とは反対側の面上に電極面を有し、
前記半導体素子と前記電極面との接続方向が、前記導電性基板の一端から前記半導体素子へ供給される電流の方向に対して逆方向とされていることを特徴とする半導体装置。 - 請求項1または請求項2に記載の半導体装置において、
前記第1絶縁基板の前記導電性基板の前記第1面と接合する面とは反対側の面と、前記半導体素子の前記導電性基板と接合する面とは反対側の面と、を接合する板状の導電性部材を有することを特徴とする半導体装置。 - 請求項1〜請求項3のいずれか1項に記載の半導体装置において、
前記第1絶縁基板と前記第2絶縁基板とは、同材質により同厚寸法に形成され、
前記半導体素子の厚さは、その線膨脹係数に応じ、前記第1絶縁基板の線膨脹係数と比較して線膨張係数が大きい方の厚さが、線膨張係数の小さい方の厚さよりも薄くなるように設定されていることを特徴とする半導体装置。 - 請求項1〜請求項3のいずれか1項に記載の半導体装置において、
前記第2絶縁基板の線膨張係数は、前記第1絶縁基板の線膨張係数以上、かつ、前記半導体素子の線膨張係数以下であることを特徴とする半導体装置。 - 請求項1〜請求項5のいずれか1項に記載の半導体装置において、
前記第2絶縁基板は、前記第2絶縁基板を貫通する開口部を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163086A JP6493083B2 (ja) | 2015-08-20 | 2015-08-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015163086A JP6493083B2 (ja) | 2015-08-20 | 2015-08-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017041565A true JP2017041565A (ja) | 2017-02-23 |
JP6493083B2 JP6493083B2 (ja) | 2019-04-03 |
Family
ID=58206683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015163086A Active JP6493083B2 (ja) | 2015-08-20 | 2015-08-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6493083B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002343911A (ja) * | 2001-05-16 | 2002-11-29 | Hitachi Metals Ltd | 基 板 |
JP2004327732A (ja) * | 2003-04-24 | 2004-11-18 | Kyocera Corp | セラミック回路基板及び電気回路モジュール |
JP2010034238A (ja) * | 2008-07-28 | 2010-02-12 | Shin Kobe Electric Mach Co Ltd | 配線板 |
JP2015115382A (ja) * | 2013-12-10 | 2015-06-22 | 三菱電機株式会社 | 半導体装置 |
-
2015
- 2015-08-20 JP JP2015163086A patent/JP6493083B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002343911A (ja) * | 2001-05-16 | 2002-11-29 | Hitachi Metals Ltd | 基 板 |
JP2004327732A (ja) * | 2003-04-24 | 2004-11-18 | Kyocera Corp | セラミック回路基板及び電気回路モジュール |
JP2010034238A (ja) * | 2008-07-28 | 2010-02-12 | Shin Kobe Electric Mach Co Ltd | 配線板 |
JP2015115382A (ja) * | 2013-12-10 | 2015-06-22 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6493083B2 (ja) | 2019-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4524716B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法、並びに、ヒートシンク付パワーモジュール、パワーモジュール用基板 | |
US7813135B2 (en) | Semiconductor device | |
JP2015142059A (ja) | パワー半導体モジュール | |
WO2015029511A1 (ja) | 半導体装置およびその製造方法 | |
JP2013065918A5 (ja) | ||
JP6154104B2 (ja) | 少なくとも一つの電子部品を、第1および第2端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置 | |
JP5512377B2 (ja) | 回路基板 | |
JP6391527B2 (ja) | パワー半導体モジュール | |
WO2017183222A1 (ja) | 半導体装置およびその製造方法 | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP2005203474A (ja) | 半導体装置 | |
JP6493083B2 (ja) | 半導体装置 | |
JP2009170645A (ja) | 電力変換装置及びその製造方法 | |
JP2008124187A (ja) | パワーモジュール用ベース | |
US20140138839A1 (en) | Power semiconductor module | |
JP5626087B2 (ja) | 半導体装置 | |
JP2014041876A (ja) | 電力用半導体装置 | |
JP2007088272A (ja) | セラミックス回路基板およびこれを用いたモジュール | |
JP2017005098A (ja) | 半導体装置 | |
TW202032874A (zh) | 半導體雷射光源裝置 | |
JP5268994B2 (ja) | 半導体モジュールとその製造方法 | |
JP2016048774A (ja) | パワーモジュール用基板及びその製造方法 | |
JP2016134586A (ja) | パワー半導体モジュール | |
JP2016115807A (ja) | 半導体装置 | |
JP2018174280A (ja) | 積層部材の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6493083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |