KR20120017409A - 집적 회로 디바이스를 테스트하는 시스템 및 방법에 있어서의 데이터 유효 윈도우 결정 - Google Patents

집적 회로 디바이스를 테스트하는 시스템 및 방법에 있어서의 데이터 유효 윈도우 결정 Download PDF

Info

Publication number
KR20120017409A
KR20120017409A KR1020110082399A KR20110082399A KR20120017409A KR 20120017409 A KR20120017409 A KR 20120017409A KR 1020110082399 A KR1020110082399 A KR 1020110082399A KR 20110082399 A KR20110082399 A KR 20110082399A KR 20120017409 A KR20120017409 A KR 20120017409A
Authority
KR
South Korea
Prior art keywords
data
data signal
test
integrated circuit
circuit device
Prior art date
Application number
KR1020110082399A
Other languages
English (en)
Inventor
보스코 천 상 라이
서니 라이밍 장
로렌스 와이 청 호
Original Assignee
킹타이거 테크놀로지 (캐나다) 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 킹타이거 테크놀로지 (캐나다) 인크. filed Critical 킹타이거 테크놀로지 (캐나다) 인크.
Publication of KR20120017409A publication Critical patent/KR20120017409A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

집적 회로 디바이스를 테스트하기 위한 시스템 및 방법의 실시예가 기재된다. 테스트는, 데이터 신호가 항상 안정적일 것으로 예상될 수 있는 곳인, 테스트 중인 디바이스로부터의 응답 데이터 신호의 컴포넌트를 식별하는 데이터 유효 윈도우의 특성의 결정에 의해 구현된다. 적어도 하나의 실시예에서, 방법은, 제2 데이터 신호의 하나 이상의 데이터 비트 영역의 각 개별 데이터 비트 영역에 대하여, 개별 데이터 비트 영역의 복수의 포인트에서 제2 데이터 신호를 샘플링하여 제2 데이터 신호에 대한 복수의 샘플링된 값을 생성하고, 복수의 샘플링된 값의 각 샘플링된 값에 대해, 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치하는지의 여부를 결정하고, 유효 샘플이 취해질 것으로 예상될 수 있는 조건을 정의하는 데이터 유효 윈도우의 하나 이상의 특성을 결정하고, 데이터 유효 윈도우의 하나 이상의 특성에 기초하여 테스트 결과를 출력하는 것을 포함한다. 일부 실시예에서, 제2 데이터 신호는 개별 데이터 비트 영역의 복수의 포인트에서 동시에 샘플링될 수 있다. 일부 실시예에서, 복수의 샘플링된 값의 각 샘플링된 값이 예상 비트 패턴 값과 일치하는지의 여부를 결정하는 것은 복수의 샘플링된 값 전부에 대해 동시에 수행될 수 있다.

Description

집적 회로 디바이스를 테스트하는 시스템 및 방법에 있어서의 데이터 유효 윈도우 결정{DETERMINING DATA VALID WINDOWS IN A SYSTEM AND METHOD FOR TESTING AN INTEGRATED CIRCUIT DEVICE}
기술된 실시예들은 메모리 디바이스와 같은 집적 회로 디바이스(integrated circuit device)를 테스트하는 시스템 및 방법에 관한 것이다. 보다 구체적으로, 기술된 실시예들은 테스트 하에 있는 집적 회로 디바이스에 대한 데이터 유효 윈도우(data valid window)의 특성을 식별하는 출력 파라미터 생성에 관한 것이다.
집적 회로 디바이스는 통상적으로, 판매 또는 의도된 활용 이전에 엄격한 테스트를 거친다. 특히, 각각의 집적 회로 디바이스는 예컨대 제조업체에 의해 결정 및 설정된 해당 유형의 디바이스의 일정한 사양(specification)이 충족되는지 여부를 결정하도록 테스트된다.
집적 회로 디바이스는 기능 테스트(functional testing), 애플리케이션에 특유한 테스트(application-specific testing) 또는 양자 모두를 수행함으로써 테스트될 수 있다. 기능 테스트는 집적 회로 디바이스 내의 하드웨어가 무결점인지 여부 및 제조업체의 사양을 충족하는지 여부에 관한 것이다. 예를 들면, 집적 회로 디바이스가 메모리 디바이스와 같은 메모리 컴포넌트이거나 이를 포함하는 경우, 기능 테스트는, 메모리 디바이스가 어떻게 구현되는지에 관계없이, 메모리 셀에 기록된 디지털 값(예컨대, "1" 또는 "0")이 나중에 오류없이 검색될 것인지 여부에 관한 것이다.
기능 테스트는 또한, 집적 회로의 어떤 임계 동작 특성이 허용 가능한 수치 범위 내에 있는지 여부에 관한 것이다. 이러한 임계 동작 특성은 전력 소모, 대기 전류, 누설 전류, 전압 레벨 및 액세스 시간과 같은 특성을 포함할 수 있다. 허용 가능한 범위는 디바이스 제조업체 또는 적절한 표준에 의해 설정될 수 있다.
기능 테스트는 일반적으로, 테스트 중인 집적 회로 디바이스가 의도된 활용 또는 응용 중에 실패할 가능성이 있는지 여부를 발견하는데 초점이 맞춰져 있다. 기능 테스트는, 특정 활용 또는 응용을 위해 특별히 설계된 테스트 과정 동안 일련의 기능들을 어떻게 실행하는지를 검증하기 위해 집적 회로 디바이스를 테스트하는 것을 수반한다.
애플리케이션에 특유한 테스트 동안, 집적 회로 디바이스는 디바이스의 행동 실패(behavioral failure)를 검출하기 위해 디바이스의 시스템 행동 테스트를 거칠 수 있다. 행동 실패는 집적 회로 디바이스가 실제 애플리케이션 시스템 내에서 운용될 때 발생하는 일 유형의 실패이다. 예를 들면, 평범한 PC 동작에서 발견되는 메모리 디바이스에 대한 특유의 명령 또는 액세스 시퀀스의 결과로서 발생하는 실패일 수 있다.
기능 테스트 동안, 테스트 중인 집적 회로 디바이스의 동작이, 디바이스가 그 의도된 응용 중에 어떻게 행동하는지를 반드시 나타내는 것은 아니기 때문에, 기능 테스트가 행동 실패를 반드시 검출하지는 않을 것이다. 따라서, 완전하고 포괄적인 집적 회로 디바이스 테스트는 기능 테스트 외에 애플리테이션에 특유한 테스트를 요구할 수 있다.
집적 회로 디바이스의 테스트는 테스트 벡터 패턴의 이용을 수반할 수 있다. 특히, 테스트 벡터 패턴은 적절한 테스트 벡터 발생기에 의해 발생되고 이후 테스터에 의해 통신 채널을 거쳐 테스트 중인 디바이스에 전송될 수 있다. 이후 테스트 중인 디바이스는 테스터에 응답 신호를 전송한다. 응답 신호에 포함된 비트 패턴은 테스터에 의해 저장되는, 앞서 전송된 테스트 벡터 패턴의 복사본과 비교되어, 테스트 중인 디바이스가 예상되는 결과를 생성하였는지 여부가 결정될 수 있다.
본 발명은 집적 회로 디바이스를 테스트하기 위한 시스템 및 방법의 실시예를 제공하고자 한다.
테스트는, 데이터 신호가 항상 안정적일 것으로 예상될 수 있는 곳인, 테스트 중인 디바이스로부터의 응답 데이터 신호의 컴포넌트를 식별하는 데이터 유효 윈도우의 특성의 결정에 의해 구현된다. 적어도 하나의 실시예에서, 방법은, 제2 데이터 신호의 하나 이상의 데이터 비트 영역의 각 개별 데이터 비트 영역에 대하여, 개별 데이터 비트 영역의 복수의 포인트에서 제2 데이터 신호를 샘플링하여 제2 데이터 신호에 대한 복수의 샘플링된 값을 생성하고, 복수의 샘플링된 값의 각 샘플링된 값에 대해, 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치하는지의 여부를 결정하고, 유효 샘플이 취해질 것으로 예상될 수 있는 조건을 정의하는 데이터 유효 윈도우의 하나 이상의 특성을 결정하고, 데이터 유효 윈도우의 하나 이상의 특성에 기초하여 테스트 결과를 출력하는 것을 포함한다. 일부 실시예에서, 제2 데이터 신호는 개별 데이터 비트 영역의 복수의 포인트에서 동시에 샘플링될 수 있다. 일부 실시예에서, 복수의 샘플링된 값의 각 샘플링된 값이 예상 비트 패턴 값과 일치하는지의 여부를 결정하는 것은 복수의 샘플링된 값 전부에 대해 동시에 수행될 수 있다.
본 발명에 따르면, 집적 회로 디바이스를 테스트하기 위한 시스템 및 방법을 제공할 수 있다.
본 명세서에 기재된 시스템 및 방법의 실시예의 보다 나은 이해를 위해 그리고 이들이 어떻게 효과적으로 수행될 수 있는지 보다 명확하게 나타내도록, 예로써 첨부 도면을 참조할 것이다.
도 1은 데이터 비트 영역 및 대응하는 데이터 유효 윈도우가 식별되는 데이터 비트 다이어그램의 예를 도시한다.
도 2는 적어도 하나의 실시예에 따라, 테스트 중인 메모리 디바이스 및 테스터 모듈을 포함하는 테스트 시스템의 블록도이다.
도 3은 하나의 실시예에 따라, 테스트 중인 디바이스에 대해 결정되는 데이터 유효 윈도우를 예시하는 개략도이다.
도 4는 하나의 실시예에서, 도 3의 데이터 유효 윈도우와 관련된 4개의 코너를 예시하는 개략도이다.
도 5는 하나의 실시예에서, 도 2의 테스트 시스템의 컨트롤러의 컴포넌트들을 예시하는 블록도이다.
도 6은 하나의 실시예에서, 도 5의 컨트롤러의 캡처 블록(capture block)의 컴포넌트들을 예시하는 블록도이다.
도 7A 내지 7C는 데이터 스트로브 신호 및 데이터 신호가 메모리 디바이스로부터 수신되는 경우에 데이터 스트로브 신호가 데이터 신호와 어떻게 정렬될 수 있는지를 예시하는 타이밍도이다.
도 8A는 하나의 실시예에서, 도 5의 컨트롤러의 전압 비교기들을 예시하는 블록도이다.
도 8B 및 8C는 도 8A의 전압 비교기들의 출력 데이터 값이 참조 전압 신호의 고저값들에 기초하여 어떻게 생성되는지를 예시하는 신호 파형도이다.
도 9는 또 다른 실시예에서, 도 3의 데이터 유효 윈도우와 관련된 9개의 포인트들을 예시하는 개략도이다.
도 10은 또 다른 실시예에서, 도 2의 테스트 시스템의 컨트롤러의 컴포넌트들을 예시하는 블록도이다.
도 11은 적어도 하나의 실시예에 따라 집적 회로 디바이스를 테스트하는 방법에서의 동작들을 예시하는 흐름도이다.
데이터 비트 영역 및 데이터 유효 윈도우
앞서 언급된 바와 같이, 집적 회로 디바이스들의 테스트는 테스트 벡터 패턴들의 이용을 수반할 수 있다. 테스트 벡터 패턴은 적절한 테스트 벡터 생성기에 의해 생성될 수 있고 이후 테스터에 의해 통신 채널을 거쳐 테스트 중인 디바이스에 전송될 수 있다. 이후 테스트 중인 디바이스는 테스터에 응답 신호를 전송한다. 이 응답 신호는 또한 본 명세서에서 응답 데이터 신호로 언급된다. 응답 데이터 신호(또한, 본 명세서에서 "응답 비트 패턴"으로 언급됨)에 포함된 비트 패턴은 테스터에 의해 저장되는 앞서 전송된 테스트 벡터 패턴의 복사본과 비교되어, 테스트 중인 디바이스가 예상 결과를 생성하였는지 여부가 결정될 수 있다.
응답 데이터 신호가 테스터에 도달할 때, 응답 데이터 신호의 샘플들을 취하여, 테스트 중인 디바이스에 의해 생성된 비트 패턴의 값들이 결정된다. 몇몇 실시예에서 테스터에서 생성된 샘플링 클럭 신호를 이용하여, 테스터에서 수행되는 샘플링을 용이하게 할 수 있다. 테스터에서 생성되는 샘플링 클럭 신호를 이용하는 것 외에, 데이터 스트로브 신호를 이용하여 샘플링을 수행할 수 있다.
테스트 중인 디바이스에 의해 생성되는 응답 데이터 신호가 테스터의 샘플링 클럭 신호 또는 데이터 스트로브 신호와 정렬되는 상황에서조차, 응답 데이터 신호가 테스터에 도달하는 시간까지 응답 데이터 신호 및 데이터 스트로브 신호 사이에 약간의 위상차가 도입될 수 있다. 위상차는 또한 테스트 중인 다수의 디바이스들로터 수신되는 상이한 응답 데이터 신호들간에 도입될 수도 있다. 위상차의 크기는, 예컨대, 응답 데이터 신호가, 테스트 중인 디바이스 및 테스터 사이에서 이동해야 하는 거리에 의존할 수 있다. 따라서, 이러한 약간의 위상차에도 불구하고 테스터가 보다 정확하게 응답 데이터 신호의 샘플들을 취할 수 있도록 하기 위해, "양호한" 메모리 디바이스는, 응답 데이터 신호로부터 판독될 각 개별 비트("1" 또는 "0")에 대해, 샘플이 취해질 특정 기간(이 기간은 정의된 표준에 부합해야 함) 동안 당해 개별 비트에 안정적인 값을 제공하는 응답 데이터 신호를 발생시킬 것으로 예상된다.
이 점에서, 주어진 집적 회로 디바이스가 해당 유형의 집적 회로 디바이스에 대한 사양 요건(specification requirement)을 충족하는지 여부를 결정하는데 사용하기 위해, 이 집적 회로 디바이스에 대해 "데이터 유효 윈도우"가 식별될 수 있다. 예를 들면, 데이터 유효 윈도우는, 집적 회로 디바이스로부터 테스터에 의해 수신된 응답 데이터 신호와 같이, 주어진 데이터 신호의 주어진 데이터 비트 영역 내로부터 유효 샘플이 취해질 것으로 예상될 수 있는 기간을 정의할 수 있다. 단일 비트(즉, "1" 또는 "0")의 값이 단언되어(asserted) 그 비트가 주어진 데이터 신호로부터 판독될 수 있는, 주어진 데이터 신호의 각 부분은 데이터 비트 영역을 구성한다.
예를 들면, 도 1에 도시된 예시적인 데이터 비트 다이어그램을 고려해보자. "이상적인 데이터 비트 다이어그램(Ideal Data Bit Diagram)"에서, 일련의 데이터 비트 영역들이 도시된다. 'a' 내지 'f' 포인트에 의해 둘러싸인 예시적인 데이터 비트 영역을 고려해보자. 디바이스가 논리 "1" 값을 출력할 것일 때, 신호가 여전히 "1" 값으로의 전이 과정에 있을 수 있는 T1 이후의 특정 시간 후에, 데이터 신호의 전압은 이상적으로 최대 전압값 Vmax (예컨대, 1.5V)에 도달하며, 'b' 및 'c' 포인트 사이에서 그 값으로 안정적인 상태로 남아 있다. 반대로, 디바이스가 논리 "0" 값을 출력할 것일 때, 신호가 여전히 "0" 값으로의 전이 과정에 있을 수 있는 T1 이후의 특정 시간 후에, 데이터 신호의 전압은 이상적으로 최소 전압값 Vmin (예컨대, 0V)에 도달하며 'd' 및 'e' 포인트 사이에서 그 값으로 안정적인 상태로 남아 있다. 통상적으로, Vmax 및 Vmin에 대한 값들은 중간지점에서 어떤 참조 전압 VRef (예컨대, 750mV)을 갖는 범위를 정의할 것이다.
도 1에 도시된 구간 [T1, T2]은 또한 시간 차원에서 개별 데이터 비트 영역의 컴포넌트를 나타내는 "데이터 비트 지속기간(data bit duration)"으로서 언급될 수 있다. 도 1에 도시된 구간 [Vmax, Vmin]은 또한 전압 차원에서 개별 데이터 비트 영역의 컴포넌트를 나타내는 "데이터 비트 진폭(data bit amplitude)"으로서 언급될 수 있다.
데이터 유효 윈도우의 특성을 결정하고자 하는 테스트 엔지니어는 테스트 중인 디바이스 (예컨대, 메모리 디바이스)에 테스트 패턴을 전송하여, "1"들 및 "0"들이 교번하는 방식으로 메모리에 기록되어 이후 응답 데이터 신호로부터 판독될 수 있도록 할 수 있다. 이러한 경우, 응답 데이터 신호로부터 판독(또는 샘플링)되는, "1"에서 "0"으로 또는 "0"에서 "1"로의 신호 전이는 주어진 데이터 비트 영역을 위한 자연적인 경계를 생성할 수 있다.
응답 데이터 신호가 테스터에 도달할 때까지, 다수의 요인들(예컨대, 시간 차원에서의 지터(jitter), 전압 차원에서의 신호 감쇄)이 신호를 저하시킬 수 있으며, 개별 비트("1" 또는 "0")에 대응하는 특정 출력 레벨이 이상적인 전체 시구간동안 대응하는 이상적인 전압에서 안정적인 상태로 남아 있음으로 해서 이상적인 데이터 비트 다이어그램에 도시된 데이터 비트 영역 내의 모든 포인트들에서 유효 샘플들이 취해질 것으로 더이상 예상되지 못할 수 있다.
따라서, 도 1에 도시된 "판독 데이터 비트 다이어그램(Read Data Bit Diagram)"은, 실제로 유효 샘플이 취해질 것으로 예상될 수 있는 시간 차원에서 데이터 비트 영역(즉, 데이터 비트 기간)의 이상적인 크기 내의 더 짧은 기간이 있음을 예시한다. 이는 시간 차원에서의 데이터 비트 영역의 유효 길이가 축소할 것임을 암시할 수 있다(예컨대, 구간 [t1, t2] 참조). 더구나, 실제에서는, 실제 수신된 데이터 신호의 논리 "1"에 대응하는 전압 레벨과 논리 "0"에 대응하는 전압 레벨 사이의 범위도 전압 차원에서 데이터 비트 영역(즉, 데이터 비트 진폭)의 이상적인 크기와 비교하여 더 좁을 수 있다. (예를 들어, 테스터에 의해서) 실제 수신된 데이터 신호의 이러한 특성들이 데이터 유효 윈도우를 결정할 때 고려될 수 있다.
테스트 중인 디바이스에 대한 데이터 유효 윈도우는, 데이터 신호가 언제나 안정적이고 "1"에서 "0"으로 또는 그 반대로의 전환이 없다고 예상되는 경우에, 개별 데이터 비트 영역에 관련하여, 테스트 중인 디바이스로부터 수신된 응답 데이터 신호의(예를 들어, 시간 차원과/또는 전압 차원에서의) 컴포넌트를 식별할 수 있도록 결정된다. 데이터 유효 윈도우 밖에서 취한 어떤 샘플도 유효한 데이터를 포함한다고 보증할 수 없다. 데이터 유효 윈도우는 데이터 전파와 관련된 지연뿐만 아니라, 예를 들어, 메모리 접근, 클럭의 어긋남(skew), 그리고 온도와 전압으로 인한 변화와 관련된 지연도 고려할 수 있다.
도 1의 예에서, 응답 데이터 신호가 안정적일 것으로 예상될 수 있는 기간은 간격 [t3, t4]으로 보여지고 있고 응답 데이터 신호가 안정적일 것으로 예상될 수 있는 전압 값의 범위는 간격 [VLo, VHi]으로 보여지고 있다. 이러한 간격들의 길이와 이러한 간격들의 경계를 정의하는 특정 값들은, 테스트 엔지니어가 결정하고 사양 요건과 비교하고 싶어할 수 있는 테스트 중인 디바이스에 대한 데이터 유효 윈도우의 특성의 예이다.
위상 조정된 두번째 클럭 신호를 이용하여 데이터 유효 윈도우를 결정하는 알려진 방법의 예
하나의 알려진 방법에 따라, 집적 회로 디바이스와 연관된 데이터 유효 윈도우의 특성이나 "경계"를 결정하는 것은 특정한 테스트 벡터 패턴을 테스트 중인 디바이스에 반복적으로 전송하는 테스터를 포함할 수 있다. 그러면, 동일한 테스트 벡터 패턴의 각각의 반복 전송에 응답하여 테스트 중인 디바이스로부터 응답 데이터 신호의 인스턴스(instance)가 수신된다. 모든 응답 데이터 신호는 동일한 클럭 신호(예를 들어, 테스터에 의해 생성되는 고정된 위상을 가지는 첫번째 클럭 신호)와 동기화되어야 하므로, 동일한 테스트 벡터 패턴의 반복되는 전송에 응답하여 테스트 중인 디바이스로부터 테스터에서 수신되는 각 응답 데이터 신호는 실질적으로 동일하여야 한다.
그러나, 상기의 알려진 방법에서, 데이터 유효 윈도우의 특성을 결정하기 위해서, 수신된 복수 인스턴스의 응답 데이터 신호를 분석함으로써 응답 데이터 신호의 주어진 데이터 비트 영역 내의 상이한 시점에서 테스트 중인 디바이스의 예상 응답을 식별할 수 있도록, 테스터에서 생성된 두번째 클럭 신호의 위상(상기 첫번째 클럭 신호와는 다른)은 각 응답 데이터 신호가 수신되기 전에 증가적으로 조정된다. 따라서, 특정한 테스트 벡터 패턴의 첫번째 전송에 응답하여 수신된 첫번째 응답 데이터 신호의 하나의 데이터 비트 영역 내의 샘플은 첫번째 클럭 신호와 연관된 하나의 시점에서 얻어질 수 있고, 동일한 테스트 벡터 패턴의 두번째 전송에 응답하여 수신된 두번째 응답 데이터 신호의 대응하는 데이터 비트 영역 내의 샘플은 동일한 첫번째 클럭 신호와 연관된 하나의 다른 시점에서 얻어질 수 있으며, 동일한 테스트 벡터 패턴의 세번째 전송에 응답하여 수신된 세번째 응답 데이터 신호의 대응하는 데이터 비트 영역 내의 샘플은 동일한 첫번째 클럭 신호와 연관된 또 다른 상이한 시점에서 얻어질 수 있으며, 계속해서 이와 같이 된다.
두번째 클럭 신호의 위상이 변함에 따라, 테스트 프로세스는 특정한 위상들에서 특정한 데이터 신호로부터 얻어진 샘플들이 유효하고(즉, 안정된 값이 데이터 신호로부터 얻어지고 그것은 예상 값과 일치된다.), 반면에 다른 위상들에서 데이터 신호로부터 얻어지는 샘플들은 유효하지 않다(즉, 주어진 위상에서 얻어지는 데이터 신호는 예상 값과 언제나 일치하지는 않는다.)는 것을 드러낼 것이다.
상기 알려진 방법에서, 테스트 중인 디바이스로의 반복적인 테스트 벡터 패턴의 전송과, 개별 데이터 비트 영역을 모두 커버하는 복수의 미리 정의된 위상의 범위로 테스터의 상기 두번째 클럭 신호의 위상을 조정하며, 테스트 중인 디바이스로 동일한 테스트 벡터 패턴을 반복적으로 전송하는데 대한 응답으로 수신되고 위상 조정된 두번째 클럭 신호를 이용해서 샘플링되는 상이한 응답 데이터 신호들의 샘플을 분석하는 것의 조합을 통해서 어떤 시점에서 테스트 중인 디바이스가 안정된 값을 생성할지 또는 하지 않을지 결정하는 것이 가능하다.
특히, 테스트 중인 메모리 디바이스가 "양호한" 경우에, 위상 단계들이 충분히 작다면 메모리 디바이스로부터 수신되는 특정한 응답 데이터 신호의 유효 샘플을 두번째 샘플링 클럭의 한정된 수의 연속된 위상 단계에 걸쳐 얻을 수 있다고 예상된다. 이 정보를 이용하여, 예를 들면, 테스트 엔지니어 또는 테스트 프로그램은 메모리 디바이스로부터 기원되는 특정 데이터 신호의 주어진 데이터 비트 영역으로부터 유효 샘플이 얻어질 것으로 예상되는 대응 기간을 식별할 수 있을 것이다. 위에서 말한 대로, 이 기간은 그 메모리 디바이스와 연관되는 "데이터 유효 윈도우"로서 특정 메모리 디바이스에 대하여 개념적으로 정의될 수 있을 것이다. 데이터 유효 윈도우의 특성(예, 주어진 데이터 비트 영역에서 유효 샘플이 얻어질 수 있다고 예상되는 기간의 길이)은 예를 들면, 사양 요건과 비교될 수 있을 것이다.
알려진 방법 예의 비교
위에서 기술된 알려진 예와 같이, 여기에 기술되는 적어도 일부 실시예는 일반적으로 메모리 디바이스와 같은 테스트 중인 디바이스에 대한 데이터 유효 윈도우의 특성을 식별하는 방법에 맞춰져 있다.
그러나, 위의 알려진 방법과는 달리, 여기에 기술되는 실시예는 테스트 중인 디바이스에 반복적으로 동일한 테스트 벡터 패턴을 전송하는 것이나, 반복된 동일한 테스트 벡터 패턴의 반복된 전송에 응답하여 테스트 중인 디바이스로부터 수신되는 응답 데이터 신호를 분석하는 것을 요구하지 않는다.
여기에 기술된 적어도 하나의 실시예에서, 테스트 중인 디바이스로의 하나의 주어진 테스트 벡터 패턴 전송에 대응하여 테스터에서 수신되는 응답 데이터 신호의 한 인스턴스(instance)의 개별 데이터 비트 영역에서 복수의 샘플을 얻을 수 있도록 하고, 테스트 중인 디바이스에 대한 데이터 유효 윈도우를 결정하기 위해서, 추가적인 테스트 컴포넌트가 사용된다. 상기 복수의 샘플은 동시에 얻어질 수 있다. 추가적 테스트 컴포넌트는 테스트 하드웨어 요구사항을 증가시킬 수 있으나, 동일한 테스트 벡터 패턴의 반복적인 전송에 응답하여 수신되는 복수의 응답 데이터 신호의 분석이 요구되는 시스템과 비교하여 테스트 절차가 짧아질 수 있을 것이다.
여기에 기술된 적어도 일부 실시예는 또한 복수의 차원을 갖는 데이터 유효 윈도우가 결정될 수 있도록 한다.
여기에 기술된 실시예들은 일반적으로 메모리 디바이스와 같은 집적 회로 디바이스의 테스트 시스템 및 방법과 연관된다.
하나의 넓은 양태에서, 집적 회로 디바이스를 테스트하는 방법에 있어서, 복수의 테스트 벡터 패턴을 생성하고; 상기 복수의 테스트 벡터 패턴의 각 테스트 벡터 패턴에 대하여: 집적 회로 디바이스에 상기 테스트 벡터 패턴을 포함한 제1 데이터 신호를 전송하고; 상기 전송하는 것에 응답하여 상기 집적 회로 디바이스로부터 제2 데이터 신호를 수신하고; 상기 제2 데이터 신호의 하나 이상의 데이터 비트 영역의 각 개별 데이터 비트 영역에 대해, 복수의 포인트에서 상기 개별 데이터 비트 영역을 샘플링하여 상기 제2 데이터 신호에 대한 복수의 샘플링된 값을 생성하고; 상기 복수의 샘플링된 값의 각 샘플링된 값에 대해, 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치하는지의 여부를 결정하고; 상기 복수의 샘플링된 값의 각 샘플링된 값에 대해 그리고 상기 복수의 테스트 벡터 패턴의 각 테스트 벡터 패턴에 대하여, 각 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치한다고 결정되는 경우, 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 조건을 정의하는 데이터 유효 윈도우의 하나 이상의 특성을 결정하고; 상기 데이터 유효 윈도우의 하나 이상의 특성에 기초하여 테스트 결과를 출력하는 것을 포함하는 집적 회로 디바이스의 테스트 방법이 제공된다.
다른 넓은 양태에서, 상기 제2 데이터 신호는 개별 데이터 비트 영역의 복수의 포인트에서 동시에 샘플링될 수 있다.
다른 넓은 양태에서, 상기 복수의 샘플링된 값의 각 샘플링된 값이 예상 비트 패턴 값과 일치하는지의 여부를 결정하는 것은 상기 복수의 샘플링된 값 전부에 대해 동시에 수행될 수 있다.
다른 넓은 양태에서, 상기 방법은, 상기 데이터 유효 윈도우의 하나 이상의 특성을 상기 집적 회로 디바이스에 대한 사양 요건과 비교하는 것을 더 포함하고, 상기 테스트 결과는 상기 데이터 유효 윈도우의 하나 이상의 특성이 상기 사양 요건을 충족시키는지의 여부를 나타낸다.
다른 넓은 양태에서, 상기 복수의 포인트에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것은 복수의 시점에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것을 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 기간을 정의한다.
다른 넓은 양태에서, 상기 방법은, 상기 집적 회로 디바이스에 대한 사양 요건을 식별하고; 상기 사양 요건을 식별한 후에 하지만 상기 샘플링 전에 상기 복수의 시점을 정의하는 것을 더 포함한다.
다른 넓은 양태에서, 상기 복수의 포인트에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것은 복수의 전압 레벨에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것을 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 전압 범위를 정의한다.
다른 넓은 양태에서, 상기 방법은, 상기 집적 회로 디바이스에 대한 사양 요구를 식별하는 단계; 및 상기 사양 요구를 식별하는 단계 이후에, 그러나 샘플링하는 단계 이전에 복수의 전압 레벨을 정의하는 단계를 포함한다.
다른 넓은 양태에서, 상기 복수의 포인트에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것은 복수의 시점에서 복수의 전압 레벨의 각 전압 레벨에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것을 포함하고, 상기 데이터 유효 윈도우는 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역의 전압 범위 내의 각 전압 레벨에 대해 유효 샘플이 상기 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 기간을 정의한다.
다른 넓은 양태에서, 상기 방법은, 상기 집적 회로 디바이스에 대한 사양 요건을 식별하고; 상기 사양 요건을 식별한 후에 하지만 상기 샘플링 전에 상기 복수의 시점과 상기 복수의 전압 레벨을 정의하는 것을 더 포함한다.
다른 넓은 양태에서, 상기 복수의 포인트에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것은, 복수의 가변 테스트 파라미터의 각 가변 테스트 파라미터에 대해, 상기 가변 테스트 파라미터에 대한 상이한 값들에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것을 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 가변 테스트 파라미터에 대한 값들의 범위를 정의한다.
다른 넓은 양태에서, 상기 방법은, 상기 집적 회로 디바이스에 대한 사양 요건을 식별하고; 상기 복수의 가변 테스트 파라미터의 각 가변 테스트 파라미터에 대해, 상기 사양 요건을 식별한 후에 하지만 상기 샘플링 전에, 상기 가변 테스트 파라미터에 대한 상이한 값들을 정의하는 것을 더 포함한다.
다른 넓은 양태에서, 상기 복수의 가변 테스트 파라미터는 적어도 3개의 상이한 가변 테스트 파라미터를 포함한다.
다른 넓은 양태에서, 상기 테스트 벡터 패턴은 상기 집적 회로 디바이스에 기록되고, 상기 제2 데이터 신호는 상기 전송하는 것에 응답하여 상기 집적 회로 디바이스로부터 판독된 비트 패턴을 포함한다.
다른 넓은 양태에서, 상기 집적 회로 디바이스는 상기 집적 회로 디바이스에 의해 전송된 데이터 신호를 동반하는 데이터 스트로브 신호를 이용한다.
다른 넓은 양태에서, 상기 제2 데이터 신호를 샘플링할 때 상기 데이터 스트로브 신호가 채용된다.
다른 넓은 양태에서, 상기 방법은 샘플링 클럭 신호를 생성하는 것을 더 포함하고, 상기 제2 데이터 신호를 샘플링할 때 상기 샘플링 클럭 신호가 채용된다.
다른 넓은 양태에서, 상기 집적 회로 디바이스는 적어도 하나의 메모리 디바이스를 포함한다.
또다른 넓은 양태에서, 집적 회로 디바이스를 테스트하는 테스트 시스템에 있어서, 프로세서; 프로그램 메모리; 및 컨트롤러를 포함하고, 상기 시스템은, 복수의 테스트 벡터 패턴을 생성하고; 상기 복수의 테스트 벡터 패턴의 각 테스트 벡터 패턴에 대하여: 집적 회로 디바이스에 상기 테스트 벡터 패턴을 포함한 제1 데이터 신호를 전송하고; 상기 제1 데이터 신호의 전송에 응답하여 상기 집적 회로 디바이스로부터 제2 데이터 신호를 수신하고; 상기 제2 데이터 신호의 하나 이상의 데이터 비트 영역의 각 개별 데이터 비트 영역에 대해, 복수의 포인트에서 상기 개별 데이터 비트 영역을 샘플링하여 복수의 샘플링된 값을 생성하고; 상기 복수의 샘플링된 값의 각 샘플링된 값에 대해, 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치하는지의 여부를 결정하고; 상기 복수의 샘플링된 값의 각 샘플링된 값에 대해 그리고 상기 복수의 테스트 벡터 패턴의 각 테스트 벡터 패턴에 대하여, 각 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치한다고 결정되는 경우, 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 조건을 정의하는 데이터 유효 윈도우의 하나 이상의 특성을 결정하고; 식별된 데이터 유효 윈도우의 하나 이상의 특성에 기초하여 테스트 결과를 출력하도록, 구성되는 것인 테스트 시스템이 제공된다.
다른 넓은 양태에서, 상기 시스템은 상기 제2 데이터 신호를 개별 데이터 비트 영역의 복수의 포인트에서 동시에 샘플링하도록 구성된다.
다른 넓은 양태에서, 상기 시스템은 상기 복수의 샘플링된 값 전부에 대해 동시에 상기 복수의 샘플링된 값의 각 샘플링된 값이 예상 비트 패턴 값과 일치하는지의 여부를 결정하도록 구성된다.
다른 넓은 양태에서, 상기 시스템은 또한, 출력된 파라미터에서 식별된 상기 데이터 유효 윈도우의 하나 이상의 특성을 상기 집적 회로 디바이스에 대한 사양 요건과 비교하도록 구성되고, 상기 테스트 결과는 상기 데이터 유효 윈도우의 하나 이상의 특성이 상기 사양 요건을 충족시키는지의 여부를 나타낸다.
다른 넓은 양태에서, 상기 컨트롤러는 상기 제2 데이터 신호의 개별 데이터 비트 영역이 복수의 시점에서 샘플링되게끔 상기 제2 데이터 신호를 수신하도록 구성된 복수의 지연 요소를 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 기간을 정의한다.
다른 넓은 양태에서, 상기 컨트롤러는 상기 제2 데이터 신호의 개별 데이터 비트 영역이 복수의 전압 레벨에서 샘플링되게끔 상기 제2 데이터 신호를 수신하도록 구성된 복수의 전압 비교기를 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 전압 범위를 정의한다.
다른 넓은 양태에서, 상기 컨트롤러는 상기 제2 데이터 신호의 개별 데이터 비트 영역이 복수의 시점에서 복수의 전압 레벨의 각 전압 레벨에서 샘플링되게끔 상기 제2 데이터 신호를 수신하도록 구성된 복수의 지연 요소와 복수의 전압 비교기 둘 다를 포함하고, 상기 데이터 유효 윈도우는 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역의 전압 범위 내의 각 전압 레벨에 대해 유효 샘플이 상기 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 기간을 정의한다.
다른 넓은 양태에서, 복수의 가변 테스트 파라미터의 각 가변 테스트 파라미터에 대해, 상기 컨트롤러는 상기 제2 데이터 신호의 개별 데이터 비트 영역이 상기 가변 테스트 파라미터에 대한 상이한 값들에서 샘플링되게끔 상기 제2 데이터 신호를 수신하도록 구성된 복수의 회로 요소를 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 가변 테스트 파라미터에 대한 값들의 범위를 정의한다.
다른 넓은 양태에서, 상기 복수의 가변 테스트 파라미터는 적어도 3개의 상이한 가변 테스트 파라미터를 포함한다.
다른 넓은 양태에서, 상기 집적 회로 디바이스는 상기 집적 회로 디바이스에 의해 전송된 데이터 신호를 동반하는 데이터 스트로브 신호를 이용하고, 상기 컨트롤러는 상기 제2 데이터 신호를 샘플링하는데 상기 데이터 스트로브 신호를 채용하도록 구성된다.
다른 넓은 양태에서, 상기 컨트롤러를 스위치를 포함하고, 상기 스위치가 제1 위치에 있을 때, 상기 컨트롤러는 상기 제2 데이터 신호를 샘플링하는데 상기 데이터 스트로브 신호를 채용하고, 상기 스위치가 제2 위치에 있을 때, 상기 컨트롤러는 상기 제2 데이터 신호를 샘플링하는데 상기 시스템에 의해 제공된 샘플링 클럭 신호를 채용한다.
다른 넓은 양태에서, 상기 집적 회로 디바이스는 적어도 하나의 메모리 디바이스를 포함하고, 상기 시스템은 상기 예상 비트 패턴이 획득되는 적어도 하나의 참조 메모리 디바이스를 포함한다.
다른 넓은 양태에서, 상기 시스템은, 상기 복수의 테스트 벡터 패턴을 생성하는 테스트 벡터 패턴 생성기, 및 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치하는지의 여부를 결정하는 적어도 하나의 비교기를 더 포함한다.
이들 양태와 기타 양태들의 특징 및 다수의 예시적인 실시예가 아래에서 더 상세히 설명된다.
예시적인 실시예들의 상세사항
도 2를 참조하여, 집적 회로 디바이스를 테스트하기 위한 테스터(10)를 포함하는 테스트 시스템(2)이 설명된다. 테스트되는 집적 회로 디바이스(20)는 이 명세서에서 전반적으로 테스트 중인 디바이스(DUT, device under test)라고도 지칭된다. 간결하게 하기 위해 그리고 예시로서, 테스트되는 집적 회로 디바이스(20)는 이 명세서에서 전반적으로 하나의 메모리 디바이스(22)를 포함하는 것으로서 설명된다. 그러나, 몇몇 실시예에서 DUT(20)는 (예를 들어 하나 이상의 메모리 모듈에서) 복수의 메모리 디바이스를 포함할 수도 있다. 복수의 메모리 디바이스 각각에 대한 연속적인 테스트를 용이하게 하기 위해, 추가적인 컴포넌트(미도시)가 더해지고/더해지거나 설명된 컴포넌트들에 대한 변경이 행해질 수도 있다. 다른 방법으로는, 복수의 메모리 디바이스들에 대한 테스트가 동시에 수행될 수도 있다. 예를 들어, 복수의 메모리 디바이스에 대한 병렬적인 테스트를 용이하게 하기 위해, 다수 인스턴스의 컨트롤러(14)가 구현될 수도 있다. 또한, 다른 실시예들에서, DUT(20)는 메모리 디바이스가 아닌 하나 이상의 디바이스를 포함할 수도 있다.
테스터(10)는 통신 채널(6)을 통해 테스트 중인 디바이스(DUT, 20)로 신호를 송신하거나 DUT(20)로부터 신호를 수신한다.
테스터(10)의 컴포넌트들 중 몇몇이 도 2에 예시적으로 도시되어 있고, 아래에서 설명된다. 본 기술분야에서 숙련된 자들은 테스터(10)가 도면들에 도시된 컴포넌트와 상이한 컴포넌트들을 포함할 수 있음을 이해할 것이다. 또한, 테스터(10)가, 설명의 편의를 위해 도면들을 참고하여 명시적으로 설명되지 않은 컴포넌트들도 포함할 수 있음을 이해할 것이다.
일 실시예에서, 테스터(10)는 프로그램 메모리(12), 컨트롤러(14), 마이크로프로세서(16), 테스트 벡터 패턴 생성기(TVPG, text vector pattern generator, 18), 및 적어도 하나의 비교기를 포함하는 비교기 블록(19)을 포함한다. DUT(20)가 적어도 하나의 메모리 디바이스(22)를 포함하는 경우에, 테스터(10)는 참조 메모리 디바이스(15)도 포함할 수 있다. 테스터(10)의 다양한 컴포넌트들 간의 일부 전기 접속들이 도 2에 예시로서 도시되어 있다. 테스터(10)의 몇몇 동작들이 아래의 문단들에서 설명된다.
DUT(20)의 테스트를 수행하는데 있어서, 마이크로프로세서(16)는 프로그램 메모리(12)로부터의 명령 또는 명령들을 검색한다. 이 명령에 응답하여, 마이크로프로세서(16)는 TVGP(18)에게 테스트 벡터 패턴의 디지털 표현(digital representation)을 생성하도록 명령하고, 그 후 TVPG(18)는 이것을 컨트롤러(14)에게 보낸다. 컨트롤러(14)는 통신 채널(6)을 통해 DUT(20)와 통신한다. TVPG(18)에 의해 생성된 테스트 벡터 패턴을 수신한 후에, 컨트롤러(14)는 테스트 벡터 패턴을 전기 파형으로 변환하고, 그 후 컨트롤러(14)는 이것을 통신 채널(6)을 통해 DUT(20)로 출력한다. TVPG(18)는 또한 테스트 벡터 패턴의 디지털 표현을, 일시적인 저장 및 테스트의 이후 단계에서의 사용을 위해 참조 메모리 디바이스(15)로 보낸다. 다른 실시예들에서, 특히 예를 들어 DUT(20)가 다수의 메모리 디바이스를 포함하는 경우에, 참조 메모리 디바이스(15) 대신에 다수의 메모리 디바이스를 포함하는 참조 메모리 모듈이 이용될 수도 있다.
컨트롤러(14)에 의해 출력된 테스트 벡터 패턴은 통신 채널(6)을 통해 전기적으로 DUT(20)으로 송신되어, 디지털 형태로 다시 샘플링된다. 테스트 벡터 패턴이 DUT(20)에게 송신된 후의 어떤 시점에서, DUT(20)는 통신 채널을 통해 DUT(20)의 각 메모리 디바이스 - 즉, 이 예에서 메모리 디바이스(22) - 에 대한 응답 비트 패턴을 포함하는 응답 데이터 신호를 전기적으로 전송한다. 그 후 테스터(10)의 컨트롤러(14)는 통신 채널(6)을 통해 수신한 응답 데이터 신호를 디지털 형태로 변환하는데, 이 응답 데이터 신호는, 테스터(10)에 의해 메모리 디바이스(22)에 이전에 전송되었던 테스트 벡터 패턴에 의존하는 메모리 디바이스(22)에 의해 생성된 응답 데이터 신호를 포함한다.
테스터(10) 및 DUT(20)는 둘 다 테스트 벡터 패턴의 디지털 표현에 대해 동작한다. 그러나, 통신 채널(6)을 통해 전송되는 것들은 테스트 벡터 패턴을 나타내는 전기적 파형들이다. 텍스트 벡터 패턴의 전기적 형태와 디지털 형태 간의 변환은 일반적으로 테스터(10)와 DUT(20) 둘 모두의 입력 포트 및/또는 출력 포트에서 일어난다. 테스터(10)의 경우, 이 예시적인 실시예에서, 변환을 수행하는 것은 컨트롤러(14)이다. DUT(20)의 경우, DUT(20) 상의 적절한 컴포넌트 또는 모듈(미도시)이 변환을 수행하도록 구성될 수 있다.
컨트롤러(14)가 통신 채널(6)을 통하여 DUT(20)의 메모리 디바이스(22)로부터 응답 데이터 신호를 수신하고 그 응답 데이터 신호를 디지털 형태로 변환한 후에, 컨트롤러(14)는 변환된 응답 데이터 신호를 메모리 디바이스(22)로부터 비교기 블록(19)으로 중계한다. 비교기 블록(19)에서, 메모리 디바이스(22)로부터의 응답 데이터 신호는 참조 신호(예컨대, 예상 비트 패턴으로 일반적으로 일컬어지는 참조 비트 패턴), 즉, 컨트롤러(14)가 응답 데이터 신호를 전송한 메모리 디바이스(22)로부터 수신하길 기대하는 신호의 디지털 형태와 비교된다. 일 실시예에서, 이전에 저장된 참조 신호는 참조 메모리 디바이스(15)에 의해 비교기 블록(19)으로 전송된다. 비교기 블록(19)은 응답 데이터 신호가 대응하는 참조 신호와 동일하게 일치하는지 여부를 디지털적으로 결정하고, 그 논리적 결정을 마이크로프로세서(16)에 출력한다.
비교기 블록(19)이 두 개의 비교된 신호(예컨대, 응답 데이터 신호 및 대응하는 참조 신호) 간의 동일한 일치를 결정하면, 테스트되고 있는 대응하는 메모리 디바이스(22)는, 적어도 특정 테스트 벡터 패턴의 컨텍스트 내에서, 생성된 유효 데이터를 갖는다. 그러나, 비교된 두 개의 신호가 동일하지 않은 경우, 메모리 디바이스(22)는 어떤 종류의 실패를 겪었을 수 있다. 메모리 디바이스(22)가 테스트 동안에 임의의 실패를 겪었다고 결정되지 않고, 메모리 디바이스(22)가 임의의 필요한 사양을 만족한다고 결정되는 경우, DUT(20)는 "양호한" 메모리 디바이스로 간주될 수 있다.
DUT(20)가 메모리 디바이스(22)를 포함하는 경우, 메모리 셀로의 기록 및 메모리 셀로부터의 판독 프로세스가 일반적으로 디지털 로직을 포함하지 않기 때문에, 참조 신호는 보통 TVPG(18)에 의해 생성된 것과 같은 테스트 벡터 패턴의 디지털 표현(representation)일 것이다. 따라서, 테스트 프로세스의 일부로서의 데이터 변환은 기대될 수 없다. 참조 메모리 디바이스(15)로부터 비교기 블록(19)으로 전송된 디지털 테스트 벡터 패턴은 컨트롤러(14)가 돌아오는 파형을 샘플링할 때까지 지연된다. 지연의 목적은 타이밍을 정렬하기 위해서이다. 참조 메모리 디바이스(15)는 DUT(20)의 메모리 디바이스(22)로부터 수신된 응답 데이터 신호와의 비교를 위해 참조 신호를 비교기 블록(19)으로 전송한다. 응답 데이터 신호는 컨트롤러(14)에 의해 비교기 블록(19)으로 전송된다.
전술한 바와 같이, 통신 채널(6)을 거쳐 전기적으로 전송된 응답 데이터 신호 및 테스트 벡터 패턴은 DUT(20) 또는 테스터(10)에서 각각 디지털 신호로 다시 변환되어야 한다. DUT(20)가 테스터(10)로부터 테스트 신호를 수신할 때, DUT(20)는 수신된 신호를 샘플링함으로써 변환을 수행한다. 유사하게, 테스터(10)가 DUT(20)로부터 응답 데이터 신호를 수신할 때, 테스터(10)의 컨트롤러(14)는 수신된 데이터 신호를 샘플링함으로써 변환을 수행할 수 있다.
테스터(10)에 의해 DUT(20)의 주어진 메모리 디바이스(22)로부터 수신된 응답 데이터 신호를 고려해보자. 테스터(10)가 메모리 디바이스(22)로부터의 응답이 예상된 것과 같은지를 결정하도록 하기 위해, 테스터(10)는 응답 데이터 신호를 샘플링할 필요가 있을 것이다. 테스터에서 생성된 샘플링 클럭 신호는 응답 데이터 신호의 샘플링에서 이용될 수 있을 것이다.
몇몇 테스터에 있어서, 데이터는, 메모리 디바이스로 전송될 수 있고, 샘플링 클럭 신호와 동기화된 타이밍에 따라 메모리 디바이스로부터 캡쳐될 수 있다. 예를 들어, 일례의 테스트 방법에서는, 메모리 디바이스(22)를 테스트하는 데 이용될 한 세트의 미리 결정된 테스트 벡터 패턴이 테스트 전에 먼저 결정된다. 테스트 동안, 테스트 벡터 패턴은 전술한 바와 같이 한 세트의 미리 결정된 테스트 벡터 패턴으로부터 생성된다. 생성된 테스트 벡터 패턴에 대응하는 테스트 벡터 파형을 포함하는 데이터 신호는 테스트 벡터 파형과 동기화된 테스터(10)에 의해 생성된 수반하는 제1 클럭 신호와 함께 메모리 디바이스(22)로 전송된다. 제1 클럭 신호는 테스트 중인 디바이스의 사양에 따라 테스트 벡터 파형과 동기화되어, 테스트 중인 디바이스가 테스트 벡터 파형으로부터 적절하게 판독하기 위한 제1 클럭 신호를 이용할 수 있게 한다. 특히, 데이터가 메모리 디바이스(22)에 기록된 후에, 데이터는 테스터(10)에 의해 메모리 디바이스(22)로부터 판독될 수 있다. 메모리 디바이스(22)로부터 판독된 데이터는 테스터(10)에 의해 수신되고, 데이터가 전기적 신호로부터 디지털 형태로 변환되면, 데이터는 이전에 저장된 참조(예컨대, 예상) 비트 패턴과 비교될 수 있다.
응답 데이터 신호의 샘플은 개별 데이터 비트 영역 내의 상이한 시점들에서 취해질 수 있다. 상이한 시점들에서 응답 데이터 신호의 데이터 비트 영역을 샘플링하는 능력은 테스터(10)가 메모리 디바이스(22)에 대한 데이터 유효 윈도우가 식별된 테스트 프로세스에서 사용될 수 있게 허용한다. 테스터(10)는 개별 데이터 비트 영역 내에서 어떤 시점에서 응답 데이터 신호가 특정한 예상 비트 값을 유지하는지를 결정하도록 구성될 수 있다. 메모리 디바이스 제조자들은 메모리 디바이스에 대하여 식별된 데이터 유효 윈도우를 분석적인 도구로서 사용할 수 있다.
이 명세서에서 먼저 인용된 알려진 방법에서는, 응답 데이터 신호의 다중 인스턴스의 (데이터 비트 영역 내의) 샘플링이 요구되었다. 그러나, 알려진 방법은 시간 소모적일 수 있다. 더욱이, 데이터 유효 윈도우의 시간적 특징만이 식별되었다.
일반적으로, 데이터 유효 윈도우는 유효 샘플이 메모리 디바이스와 같은 집적 회로 디바이스에 의해 전송된 주어진 데이터 신호의 주어진 데이터 비트 영역 내로부터 취해지는 것으로 예상될 수 있는 조건을 정의할 수 있다. 이러한 조건은 관심있는 임의의 특정 가변 테스트 파라미터에 대한 값의 범위에 의해 표시될 수 있다.
데이터 비트 영역 및 대응하는 데이터 유효 윈도우는 2차원으로 제한될 필요가 없다. 예를 들어, 몇몇 실시예에서, 단일의 가변 테스트 파라미터와 관련된 일차원만이 관심대상일 수 있다(예컨대, 시간 또는 전압만). 1차원적인 경우에서, 데이터 비트 영역은 대신 더 구체적으로 데이터 비트 지속기간(예컨대, 차원이 시간인 경우)으로서, 데이터 비트 진폭(예컨대, 차원이 전압인 경우)으로서 일컬어질 수 있거나, 또는 더 일반적으로 데이터 비트 크기로서 일컬어질 수 있다. 따라서, 관심있는 단일의 가변 테스트 파라미터가 시간인 경우, 데이터 유효 윈도우는 유효 샘플이 주어진 데이터 신호의 주어진 데이터 비트 지속기간 내로부터 취해지는 것으로 예상될 수 있는 시구간을 정의할 수 있다. 관심있는 단일의 가변 테스트 파라미터가 전압인 경우, 데이터 유효 윈도우는 유효 샘플이 주어진 데이터 신호의 주어진 데이터 비트 진폭 내로부터 취해지는 것으로 예상될 수 있는 전압의 범위를 정의할 수 있다.
데이터 유효 윈도우가 관심있는 단일의 가변 테스트 파라미터에 대한 값의 범위를 정의하는 경우, 그것은 "1차원적"으로 간주될 수 있다. 대안적으로, 두 개의 가변 테스트 파라미터의 조합이 고려될 수 있고, "2차원적" 데이터 유효 윈도우가 그에 따라 식별될 수 있다. 더 일반적으로, 두 개 이상의 가변 테스트 파라미터의 조합이 고려될 수 있고, "다차원적" 데이터 유효 윈도우가 그에 따라 식별될 수 있다.
따라서, 유효 샘플이, 집적 회로 디바이스에 의해 전송된 주어진 데이터 신호의 주어진 데이터 비트 영역 내로부터 취해지는 것으로 예상될 수 있는 조건은, 상이한 가변 테스트 파라미터와 관련된 각각의 범위를 갖는 다수의 값들의 범위에 의해 표시될 수 있다. 일반적으로, 데이터 유효 윈도우는, 예를 들어, 시간, 전압, 메모리 동작 주파수, 및/또는 온도와 같은 하나 이상의 가변 테스트 파라미터의 조합에 대한 값들의 범위를 정의할 수 있다. 다른 파라미터들 또한 고려될 수 있다.
예시적으로, 설명의 편의를 위해, 이하에서는 여기에 기술된 실시예들의 상세 내용이 주로 2차원적 데이터 유효 윈도우를 참조하여 제공될 것이다.
도 3은 도 2의 메모리 디바이스(22)와 같은 테스트 중인 디바이스에 대하여 결정된 2차원적 데이터 유효 윈도우의 예를 도시한다. 데이터 유효 윈도우(100)는, 유효 샘플이 주어진 데이터 신호의 주어진 데이터 비트 영역으로부터 취해지는 것으로 예상될 수 있는 주어진 데이터 신호(예컨대, 테스터에서 수신된 메모리 디바이스(22)로부터의 응답 데이터 신호)의 주어진 데이터 비트 영역의 전압 값의 범위 내의 각각의 전압 레벨에 대하여 기간을 정의한다. 데이터 유효 윈도우(100)의 바깥 포인트에 의해 표시된 조건 하에서 취해진 샘플은 유효 데이터를 포함하지 않을 수 있다. 상이한 메모리 디바이스들은 상이한 관련 데이터 유효 윈도우들을 가질 수 있다. 메모리 디바이스에 대하여 식별된 데이터 유효 윈도우는 그 종류의 메모리 디바이스에 대한 사양 요건을 만족하는 것으로 예상된다. 일반적으로, 다차원적 데이터 유효 윈도우는 메모리 디바이스 제조자들에 의해 예를 들어 메모리 성능을 분석하기 위한 분석적인 도구로서 사용될 수 있다.
범위(예컨대, VRef _ Min 부터 VRef _ Max 까지)에 걸친 전압 값들의 다수의 증분(increments)에서 그리고 범위(예컨대, DQSshift _ Min 에서 DQSshift _ Max 까지의 위상 조정)에 걸친 다수의 타이밍 값들에서의 주어진 응답 데이터 신호를 샘플링함으로써, 그리고 예상된 값이 얻어지는 샘플을 나타내는 모든 포인트들을 결정함으로써, 데이터 유효 윈도우(100)는 결정된 포인트들로부터 식별될 수 있다. 예를 들어, 0도에서 360도 또는 0도에서 180도의 위상 조정은 테스트 중인 디바이스의 종류에 의존하여 이루어질 수 있다. 데이터 유효 윈도우는 보통, 예를 들어, 데이터 비트 영역의 데이터 비트 지속기간의 1/2 내지 2/3의 시간 차원에서의 크기를 갖도록 결정될 수 있다. 유사하게, 데이터 유효 윈도우는 보통, 예를 들어, 데이터 비트 영역의 데이터 비트 진폭의 1/3 내지 2/3의 전압 차원에서의 크기를 갖도록 결정될 수 있다.
데이터 유효 윈도우(100)를 식별함에 있어서, (예상된 값이 얻어질 수 있는 샘플을 나타내는 경계의 바깥의 다른 포인트가 있을 수 있음에도 불구하고) 예상된 값이 얻어질 수 있는 샘플을 나타내는 경계 내의 모든 포인트를 제안하는 경계를 선택하는 것이 바람직하다. 예를 들어, 1차원적 데이터 유효 윈도우(100)의 길이가 근접한 것으로 예상되고, 2차원적 데이터 유효 윈도우(100)(또는 다른 다차원적 데이터 유효 윈도우)의 면적이 "홀들(holes)"을 갖지 않는 면적을 갖는 것으로 예상된다.
분석적인 목적을 위해, 어떤 갯수의 차원의 데이터 유효 윈도우가 더 적은 갯수의 차원의 또 다른 데이터 유효 윈도우를 식별하는 데 사용될 수 있다. 예를 들어, 이미 식별된 2차원적 데이터 유효 윈도우가 1차원적 데이터 유효 윈도우를 얻기 위해 "슬라이스"될 수 있고(sliced), 예를 들어 결과적인 1차원적 데이터 유효 윈도우의 특징이 분석될 수 있다. 연장하여, 3차원적 데이터 유효 "윈도우"는 2차원적 데이터 유효 윈도우를 얻기 위해 "슬라이스"될 수 있다.
도 4는, 예를 들어 도 3에 제공된 데이터 유효 윈도우(100)와 관련된 네 개의 코너를 도시한다. 데이터 유효 윈도우(100)의 코너에 대응하는 네 개의 극점(101-104)이 도시된다. 네 개의 포인트(101-104)는 샘플링된 데이터가 유효하다고 결정된(예컨대, 예상된 값과 일치한) 주어진 데이터 신호의 개별 데이터 비트 영역으로부터 취해진 샘플들을 나타내는 4-포인트 그리드의 코너에 있다. 네 개의 ㅍ포인트(101-104)은 각각의 좌표((VRef _ Hi, DQSshift _ Lo), (VRef _ Hi, DQSshift _ Hi), (VRef _ Lo, DQSshift_Lo) 및 (VRef _ Lo, DQSshift _ Hi))를 갖는다. 이때, VRef _ Hi < VRef _ Max, VRef _ Lo > VRef _ Min, DQSshift_Lo > DQSshift _ Min, DQSshift _ Hi < DQSshift _ Max 이다.
일 실시예에서, 최소한, 테스트 프로세스를 신속히 처리하기 위해 4-포인트 그리드의 코너들만이 테스트된다. 네 개의 코너 내에 도시되지 않은 모든 내부의 포인트들은 유효 데이터(예를 들어, 식별된 시간 범위 및 전압 값에 걸쳐)를 나타낸다고 가정할 수 있다.
코너들에 의해 정의된 그리드는 2차원적 데이터 유효 윈도우(100)를 나타낸다. 데이터 유효 윈도우(100)의 코너들을 식별하기 위해, 사양 요건이 특정 디바이스(예를 들어, 메모리 디바이스)에 대하여 먼저 식별될 수 있다. 그 다음, 사양 요건이 식별된 후 주어진 데이터 신호의 샘플링 전에, 데이터 유효 윈도우(100)의 코너들(예를 들어, 네 개의 포인트(101-104))과 관련된 가변 테스트 파라미터 값들이 정의될 수 있다. 그 다음, 가변 테스트 파라미터가 데이터 유효 윈도우(100)의 코너와 관련된 정의된 값으로 설정되는 조건 하에서 테스트가 수행된다. 그 다음, 적어도 식별된 코너가 예상된 값이 얻어지는 샘플을 나타내는지를 확인함으로써, 코너에 의해 정의된 그리드가 실제로 식별된 사양 요건에 따른 데이터 유효 윈도우인지에 대한 확인이 이루어질 수 있다.
변형 실시예에서, 특정 코너에서의 테스트보다는, 실제 데이터 유효 윈도우를 정의하기 위해, 관심있는 가변 테스트 파라미터의 넓은 범위 내의 모든 포인트들 및 예상된 값이 얻어지는 샘플을 나타내는 포인트들의 집합이, 고려될 수 있는 모든 가능한 데이터 유효 윈도우들 중 가장 큰 모양과 차원을 결정하도록 분석될 수 있다. 예를 들어, 이는 데이터 스트로브 신호가 테스트에 이용되지 않는 구현예에서는 실현 가능할 수 있다.
전술한 바와 같이, 도 3 및 도 4에 도시된 예가 2차원적 데이터 유효 윈도우를 도시하지만, 당업자라면 이 명세서의 교시가 3차원 이상의 데이터 유효 윈도우를 식별하기 위해 적용될 수 있음을 이해할 수 있을 것이다. 1차원적 데이터 유효 윈도우 역시 변형 실시예에서 확인될 수 있다.
도 5는 도 2의 테스트 시스템(2)의 컨트롤러(14)의 컴포넌트들을 도시한 일 실시예의 블록도(120)이다. 이 예에서, 컨트롤러(14)는, 2차원적 데이터 유효 윈도우의 코너를 나타내는 네 개의 미리 식별된 포인트들이, 예상된 데이터 값이 얻어지는 주어진 데이터 신호의 개별 데이터 비트 영역의 샘플과 관련되어 있음을 증명함으로써, 2차원적 데이터 유효 윈도우를 식별하도록 구성된다.
이 실시예에서, 컨트롤러(14)는 두 개의 전압 비교기(31, 32), 두 개의 지연 요소(33, 34) 및 네 개의 캡쳐 블록(35-38)을 포함한다. 당업자는 설명을 용이하게 하기 위해 도 5에 명시적으로 도시되지 않은 추가 요소들을 컨트롤러(14)가 포함할 수 있음을 이해할 것이다.
동작 시에, "판독" 명령이 테스터(10)(도 2)에 의해 DUT(20)로 전송된 이후에, DUT(20)로부터의 판독 명령에 대한 응답은 응답 데이터 신호의 형태로 컨트롤러(14)에 의해 수신된다. 이 예시적인 실시예에서, 응답 데이터 신호는 데이터 신호(DQ) 및 동반하는 데이터 스트로브 신호(DQS) 두 개 모두를 포함한다. 그러나, 다른 실시예들에서, 데이터 신호(DQ)는 데이터 스트로브 신호(DQS)가 동반되지 않을 수 있거나, 데이터 스트로브 신호는 데이터 신호와 동반하지만, 대안의 샘플링 클럭 신호가 대신 이용될 수 있다.
DQ 신호가 2 개의 전압 비교기들(31, 32)을 통과하는 동안, DQS 신호는 2개의 지연 요소들(33, 34)을 통과한다. 전압 비교기들(31, 32)에 대한 2개의 기준 전압들(VRef_Hi, VRef_Lo)이 상이하므로, 전압 비교기(31)의 출력(DQ1, DQ2)은 전압 비교기(32)의 출력(DQ3, DQ4)과는 상이하다. 지연 요소들(33, 34) 각각에 의해 구현된 각각의 지연(즉, delay_min 및 delay_max, 이 값들은 도 4에 도시된 바와 같이 DQSshift_Lo 및 DQSshift _ Hi에 대응하도록 설정될 수 있다)은 서로 상이하므로, 지연 요소(33)의 출력(DQS1, DQS3)은 지연 요소(34)의 출력(DQS2, DQS4)과는 상이하다.
따라서, 도시된 구성은 2개의 별개의 지연들과 2개의 별개의 전압 비교기들의 4개의 상이한 조합을 야기하고, 상이한 데이터/클럭 신호 쌍은 도 5에 도시된 바와 같이 캡처 블록(35 내지 38) 각각에 대한 입력으로서 이용된다. 이 4개의 조합들 각각은 도 4에 도시된 데이터 유효 윈도우(100)에서의 분리 코너(101 내지 104)에 의해 나타나는 캡처 값에 대응한다.
다른 실시예에서, 비교기(14)는 스위치(39)를 포함할 수 있고, 데이터 샘플링을 위해 이 스위치는 데이터 신호(DQ)와 동반하는 데이터 스트로브 신호(DQS) 외에 대안의 클럭 신호의 이용을 허용한다. 데이터 샘플링을 위해 이용되는 신호는 스위치(39)의 위치에 기초하여 결정되고, 스위치의 위치는 적어도 데이터 스트로브 신호(DQS)가 이용되는 제1 위치 및 대안의 클럭 신호가 이용되는 제2 위치에 있을 수 있다. 이것은 테스트 엔지니어에게 더 많은 융통성을 줄 수 있지만, 테스트 시스템이 적절하게 동작하는지를 보장하기 위해서 대안의 클럭 신호의 추가적인 테스트가 요구될 수 있다는 것을 이해할 것이다. DUT(20)가 적절하게 테스트될 수 있다는 것을 보장하기 위해서 데이터 스트로브 신호(DQS)의 추가적인 테스트가 또한 요구될 수 있다.
도 6은 일 실시예에서 예시적인 캡처 블록(즉, 도 5의 캡처 블록(35))의 구성요소를 나타내는 블록도(130)이다. 도 6이 예로서 캡처 블록(35)의 구성요소를 나타내지만, 도 5의 캡처 블록들(36 내지 38) 각각은 유사한 구성요소를 갖지만, 도 5에 도시된 바와 같이 상이한 입력들을 갖고 동작할 것임을 이해할 것이다.
캡처 블록(35)은 제1 레지스터(92) 및 제2 레지스터(94)를 포함한다. 캡처 블록(35)은 메모리 디바이스로부터 수신된 응답 데이터 신호(96) 및 동반하는 데이터 스트로브 신호(98)를 수신한다. 데이터 신호(96) 및 데이터 스트로브 신호(98)는 제1 레지스터(92)에 대한 입력이지만, 데이터 신호(96) 및 반전된 형태의 데이터 스트로브 신호(98)는 제2 레지스터에 대한 입력이다.
이 예에서, 테스트 중인 디바이스(예컨대, 도 2의 메모리 디바이스(22))는 데이터 스트로브 신호를 이용하기 위해 설계된 메모리 디바이스이다. 데이터 스트로브 신호는 들어오는 데이터 신호와 나가는 데이터 신호 모두와 동반할 수 있다. 정해진 메모리 디바이스의 경우, 이 데이터 스트로브 신호는 메모리 디바이스에 전달되거나 메모리 디바이스로부터 수신된 시계와 같은 진동 신호로 고려될 수 있다. 데이터 스트로브 신호는 메모리 디바이스에서 또는 또 다른 데이터 수신자(예컨대, 마더보드 상의 칩셋의 구성요소)에 의한 데이터 신호의 캡처를 용이하게 하는 방식으로, 대응하는 들어오는 데이터 신호 또는 나가는 데이터 신호에 맞춰 각각 조정될 수 있다. 데이터 스트로브 신호를 이용하도록 설계되고 본 명세서의 교시에 따라 테스트될 수 있는 메모리 디바이스들의 일부의 예들은, 제한 없이, DDR RDRAM(double-data rate synchronous dynamic random access memory), DDR2 SDRAM(double-data rate two synchronous dynamic random access memory), 및 DDR3 DSRAM(double-data rate three synchronous dynamic random access memory)을 포함한다.
이러한 메모리 디바이스에 의해 이용되는 데이터 스트로브 신호는 데이터 신호들의 소스 동기화 캡처(source-synchronous capturing)로 알려진 것을 용이하게 하는데, 메모리 디바이스에 의해 제공되는 데이터 신호가 유효하게 판독될 수 있을 때를 결정하기 위해서, 데이터 신호들의 수신자가 메모리 디바이스에 의해 제공된 시계와 같은 진동 데이터 스트로브 신호를 이용할 수 있기 때문이다. 유사하게, 메모리 디바이스에 제공되는 동반하는 데이터 신호가 유효하게 캡처되고 메모리 디바이스에 기록될 수 있을 때를 결정하기 위해서, 메모리 디바이스에서 수신된 데이터 스트로브 신호는 동반하는 데이터 신호를 전송하는 디바이스(예컨대, 메모리 디바이스에 데이터 신호를 전송하는 칩셋의 구성요소와 같은 데이터 송신기)에 의해 제공될 수 있다. 데이터 신호들은 수행 중인 특정한 동작(예컨대, 메모리 디바이스로부터 판독하기 위한 동작, 또는 메모리 디바이스에 기록하기 위한 동작)에 따른 대응하는 데이터 스트로브 신호에 맞춰 상히하게 조정될 수 있다.
데이터 신호들의 소스 동기화 캡처가 이용되는 예시적인 시스템에서, 데이터가 메모리 디바이스로부터 판독될 때, 데이터 스트로브 신호(98)(도 5의 지연 요소들(33, 34)을 통과함으로써 위상 편이된 이후)는 데이터 비트 영역(예컨대, 도 7b 및 7c에 도시됨, 도 7a는 위상 편이 이전의 데이터 스트로브 신호를 나타냄)의 중심으로부터 오프셋되도록 편이될 것이다. 도 4의 데이터 유효 윈도우의 코너들은 데이터 비트 영역의 "시작"으로부터 지연 요소들(33, 34)에 의해 수행된 데이터 스트로브 신호의 적절한 편이 및 데이터 비트 영역의 "중심"으로의 통상적 편이로 정의된다.
이 예에서, 제1 레지스터(92)는 메모리 디바이스로부터 수신된 데이터 신호로부터, 데이터의 부분을 캡처할 것이고, 이 데이터 부분은 데이터 스트로브 신호(98)의 상승 에지에 맞춰 조정된 데이터 신호 중심의 데이터 비트 지속기간을 갖도록 한다. 데이터 부분(QEVEN)은 출력(95)에 제공된다. 제2 레지스터(94)는 메모리 디바이스로부터 수신된 데이터 신호로부터, 데이터 부분을 캡처할 것이고, 이 데이터 부분은 데이터 스트로브 신호(98)의 하강 에지에 맞춰 조정된 데이터 신호 중심의 데이터 비트 지속기간을 갖도록 한다. 데이터 부분(QODD)은 출력(97)에 제공된다. 테스트 엔지니어는 출력들(QEVEN 및 QODD)을 병렬로 비교하도록 테스트 시스템을 설계할 수 있지만, 일부 구현에 있어서, 이 값들은 출력을 조합하도록 구성된 일부 논리 유닛(도시되지 않음)에 의해 더욱 처리된 이후에 단일 출력 신호를 이용하여 연속적으로 비교될 수 있다.
데이터 스트로브 신호들 및 데이터 신호들이 DUT(20)의 메모리 디바이스(22)로부터 테스터(10)의 컨트롤러(14)에 의해 수신될 때(도 2 및 도 5), 데이터 스트로브 신호들이 데이터 신호들에 맞춰 조정되는 방법을 더욱 설명하기 위해서, 도 7a 내지 7c의 예시적인 타이밍 다이어그램을 참조한다.
도 7a에서, 데이터 신호(DQ, 152) 및 동반하는 데이터 스트로브 신호(DQS, 151)는 DUT로부터 테스터에 의해 수신된다. 도 7a는 신호들이 일 예시적인 메모리 디바이스로부터 전송될 때, 어떻게 데이터 스트로브 신호가 데이터 신호에 맞춰 조정될 수 있는지를 나타낸다. DQS(151)는 구형파로 표현되고, 상승 에지 및 하강 에지는 실질적으로 DQ(152)의 2개 이상의 연속적인 데이터 비트 지속기간 각각의 시작에 맞춰 조정된다. 따라서, 메모리 디바이스로부터 전송된 DQS(152)는 데이터 비트 지속기간에 맞춰 조정된 에지이다. 데이터 스트로브 신호는 메모리 디바이스로부터의 다수의 비트 데이터(예컨대, 8 비트)의 판독 및 메모리 디바이스로의 다수의 비트 데이터의 기록을 용이하게 한다. 데이터 신호에 관하여 데이터 스트로브 신호의 위상은 수행 중인 특정한 동작(예컨대, 기록 또는 판독)에 따를 수 있다.
테스터에 의해 수신된 데이터 신호들의 샘플링은 샘플링 클럭 신호와 동기화되고, 이 샘플링 클럭 신호는 테스트 사이클에서 일련의 위상 단계 중 하나에서 동작할 수 있다. 샘플링 클럭 신호는 구형파로 표현되고, 상승 에지는 데이터 신호의 샘플링을 트리거한다. 특정한 테스트 방법에 있어서, 대안적으로, 데이터 신호의 샘플링은 예를 들어 클럭 신호의 각각의 하강 에지에서, 또는 샘플링 클럭 신호의 상승 에지 및 하강 에지 모두에서 발생할 수 있다. 앞서 언급한 바와 같이, 테스트 중인 디바이스로부터 수신된 데이터 스트로브 신호(DQS)는 샘플링 클럭 신호로서 이용될 수 있다. 대안적으로, 데이터 스트로브 신호에 맞춰 조정될 수 있는 상이한 클럭 신호가 이용될 수 있거나, 대안적으로, 테스터의 지연 요소들이 적절하게 구성되도록 해야한다.
데이터 스트로브 신호가 테스터에서 신호의 캡처에 이용되는 일 실시예에 따라, 샘플링 클럭 신호는 수신된 데이터 스트로브 신호에 위상 지연을 적용함으로써 생성될 수 있다. 예를 들면, 위상 지연은 DQS(151)에 적용되어 위상 편이된 데이터 스트로브 신호를 야기시킬 수 있다. 도 7b 및 7c에서, DQS(151)는 도 5에 도시된 바와 같이 최소 지연(delay_min) 및 최대 지연(delay_max)와 같은, 미리 정의된 시간 간격만큼, 한 예로써 오른쪽으로 편이된 것처럼 도시되었다.
지연은 테스트 엔지니어에 의해 미리 설정될 수도 있고, 사양 요건에 기초하여, 데이터 유효 윈도우가 정해진 데이터 비트 영역에 비해 폭이 얼마만큼 되는지를 따를 수 있다. 예를 들어, 정해진 크기에서 데이터 유효 윈도우의 길이가 데이터 비트 영역의 대응하는 구성요소의 크기(예컨대, 데이터 비트 지속기간)의 50%가 되도록 요구되면, delay_min는 25%로 설정될 수 있고, delay_max는 75%로 설정될 수 있다. 정해진 크기에서 데이터 유효 윈도우의 길이가 데이터 비트 영역의 대응하는 구성요소의 크기(예컨대, 데이터 비트 지속기간)의 66%가 되도록 요구되면, delay_min는 17%로 설정될 수 있고, delay_max는 83%로 설정될 수 있다. 이러한 값들은 오직 예로서 제공된 것으로, 다른 실시예들에서 상이한 값들이 적용될 수 있음을 이해할 것이다.
생성된 위상 편이된 데이터 스트로브 신호들(DQS, 153 및 DQS, 155)이 도 7b 및 7c에 각각 도시되어 있다. 7b 및 7c에 각각 도시된 바와 같이 데이터 신호들(DQ, 154 및 DQ, 156)은 일반적으로 DQS(151)의 편이에도 불구하고 도 7a의 DQ(152)에 비해 편이되지 않을 것인데, 왜냐하면 모든 데이터 신호들(152, 154 및 156)은 일반적으로 고정된 위상을 갖는 DQS(151)에 동기화될 것이기 때문이다. 더욱이, 한 데이터 스트로브 신호는 통상적으로 여러(예컨대, 8) 데이터 비트 신호들과 연관되어 있고, 1 비트 데이터 신호의 편이(즉, 데이터 스트로브 신호)는 복수의 비트 신호의 편이보다 용이할 수 있다.
따라서, DQS(151)가 각각의 지연 요소에 의해 편이되고, 각각의 데이터 신호(DQ, 154 및 DQ, 156)의 샘플이 취해지기 때문에{예컨대, DQS 신호들(153, 155)의 상승 에지 및 하강 에지에서}, DQS(153)의 상승 에지 및 하강 에지는 지연_최소의 길이를 따라, 유효 샘플이 취해질 수 있는 DQ(154)의 일부에 맞춰 조정되거나 조정되지 않을 수 있음을 이해할 것이다. 유사하게, DQS(155)의 상승 에지 및 하강 에지는 지연_최대의 길이를 따라, 유효 샘플이 취해질 수 있는 DQ(156)의 일부에 맞춰 조정되거나 조정되지 않을 수 있다. 임의의 정해진 데이터 신호(DQ)의 경우, 동반하는 데이터 스트로브 신호들(DQS)의 상승 에지 및 하강 에지가 한 신호 레벨로부터 다른 신호 레벨로의 전이를 겪지 않을 데이터 신호(DQ)의 정해진 데이터 비트 지속기간의 일부에 맞춰 정렬될 때, 유효 샘플은 정해진 데이터 비트 지속기간 내에서만 취해지도록 예상될 수 있음을 이해할 것이다. 데이터 신호(DQ)가 안정되기를 기다리는 시간 기간이 식별될 수 있고, 데이터 신호(DQ)를 수신하는 메모리 디바이스를 위해 (임시 크기로) 데이터 유효 윈도우를 나타낸다.
도 7b에 대하여, delay_min는 충분히 커서, 데이터 스트로브 신호(153)의 상승 에지 및 하강 에지는 데이터 신호(154)의 2개 이상의 연속하는 데이터 비트 지속기간들 각각의 앞 부분에 맞춰 실질적으로 조정되는 것으로 가정한다. 따라서, 컨트롤러의 캡처 블록{예컨대, 도 5에서 컨트롤러(14)의 캡처 블록들(35, 37)}으로 보내지는 데이터 스트로브 신호(153)는 데이터 비트 지속기간의 앞 부분에 맞춰 정렬되는 것으로 도시되어 있다.
도 7c에 대하여, delay_max는 충분히 작아서, 데이터 스트로브 신호(155)의 상승 에지 및 하강 에지는 데이터 신호(156)의 2개 이상의 연속하는 데이터 비트 지속기간들 각각의 뒷 부분에 맞춰 실질적으로 정렬되는 것으로 가정한다. 따라서, 컨트롤러의 블록을 캡쳐하기 위해{예, 도 5의 컨트롤러(14)의 블록(36, 38)을 캡쳐하기 위해} 송신되는 데이터 스트로브 신호(155)는 데이터 비트 지속기간의 후반부와 정렬되는 것으로 도시된다.
delay_min이 delay_max보다 통상적으로 작고, 시간적 차원으로 데이터 유효 윈도우의 폭을 나타내는 차이{예, 도 4의 코너들(101과 102), 또는 코너들(103과 104)}인, 두 개의 지연 값들간의 차이는 적어도 특정 사양 요건을 충족하도록 테스트 기술자에 의해 선택될 수 있다는 것이 이해될 것이다.
도 8A는 일 실시예에서 도 5의 컨트롤러(14)의 전압 비교기(31, 32)를 예시하는 블록도이다.
각 전압 비교기(31, 32)는 입력으로서 적어도 2개의 전압 신호("+" 입력 단자에서 하나의 신호와, "-" 입력 단자에서 다른 하나의 신호)를 수신하고, 각각 "1"과 "0"의 전압 레벨에 대응하는 "고" 또는 "저" 전압 레벨을 구동할 수 있는 전압 신호(DQOUT)를 출력하도록 구성된다. 만약 "+" 입력 단자에서의 전압 신호가 소정의 전압 비교기의 "-" 입력 단자에서의 전압 신호보다 크다면, 전압 비교기에 의해 출력되는 전압 신호는 "1"의 전압 레벨을 구동한다. 대안적으로, 만약 "+" 입력 단자에서의 전압 신호가 소정의 전압 비교기의 "-" 입력 단자에서의 전압 레벨보다 작다면, 전압 비교기에 의해 출력되는 전압 신호는 "0"의 전압 레벨을 구동한다.
이러한 사상을 설명하기 위해, 도 8B에서 예시되는 신호 파형은 전압 비교기의 "+" 입력 단자에서의 가변 DQIN 신호(62)와, 전압 비교기(31)의 "-" 입력 단자에서의 고정된 VRef _ Hi 신호(61)를 예시한다. 전압 비교기(31)로부터의 출력은 DQOUT 신호(63)에 의해 도시된다.
유사하게, 도 8C에서 예시된 신호 파형은 전압 비교기의 "+" 입력 단자에 입력되는 동일한 가변 DQIN 신호(62)와, 전압 비교기의 "-" 입력 단자에서의 {도 8B의 VRef_Hi 신호(61)보다 작은 값의} 고정된 VRef _ Lo 신호(64)를 예시한다.
도 4와 5를 참조해서 위에서 주로 설명된 예시들에서, 2차원 데이터 유효 윈도우를 식별하도록 구성된 컨트롤러의 세부사항들이 제공된다. 컨트롤러는, 2차원 데이터 유효 윈도우의 코너들을 나타내는 4개의 미리 식별된 포인트들이 예상되는 데이터 값이 얻어지는 소정의 데이터 신호의 개별 데이터 비트 영역의 샘플들과 연관되는 것을 검증한다. 적어도 하나의 실시예에서, 모든 4개의 포인트들을 위한 검증이 동시에 수행된다.
특정 실시예들에서, 검증을 받는, 전압 값들의 범위 이내와, 타이밍 값들의 범위(또는 특정 실시예에 따라 경우에 따라 다를 수 있는 다른 가변 테스트 파라미터 범위들)내에 위치한 미리 식별된 포인트들 개수는 4개의 포인트들로부터 임의의 더 많은 개수의 포인트들까지 증가될 수 있다. 이러한 특징은 데이터 유효 윈도우의 결정시에 정확성을 증가시킬 수 있다. 적어도 하나의 실시예에서, 모든 포인트들을 위한 검증은 동시에 수행된다.
예를 들면, 시간 차원에서 추가적인 포인트들의 테스트에 대해, 지연 요소(33과 34)에 의해 구현되는 지연(도 5 참조)은 만약 메모리 디바이스가 특정 값에서 설정된 delay_min과 delay_max를 갖는 특정 테스트를 "통과"했다면, 수정될 수 있다. 그런 다음, 추가적인 테스트가 수행될 수 있다. 지연은 사양 요건에 의해 지정된 최소 요구사항을 넘어 설정될 수 있다. 또한 지연은 만약 메모리 디바이스가 테스트 중인 디바이스가 어느 포인트(들)에서 실패하고 있는지, 또는 얼마만큼 실패하는지를 알기 위해 더 작은 데이터 유효 윈도우의 코너들을 테스트하기 위해 수정될 수 있다. 본 명세서에서 설명되는 적어도 하나의 실시예에서, 테스트 시스템의 지연 요소에 의해 구현되는 지연은 영구적으로 고정되는 것이 아니고 프로그래밍가능하다는 것이 이해될 것이다.
하나의 추가적인 예로서, 도 9는 다른 하나의 실시예에서 도 3의 데이터 유효 윈도우(100)와 연관된 9개의 포인트들을 예시하는 개략도이다. 데이터 유효 윈도우(100)의 코너에 대응하는 4개의 극점들(101 내지 104)이 도시된다. 4개의 포인트들(101 내지 104)은 소정의 데이터 신호의 개별 데이터 비트 영역으로부터 취해지는 샘플들을 나타내는 그리드의 코너에 위치해 있으며, 샘플링된 데이터는 유효하다고 결정되었다(즉, 이 데이터는 예상되는 값에 일치되었다). 4개의 포인트들(101 내지 104)은 (VRef _ Hi, DQSshift _ Lo), (VRef _ Hi, DQSshift _ Hi), (VRef _ Lo, DQSshift _ Lo)와 (VRef _ Lo, DQSshift_Hi)의 각각의 좌표를 가지며, VRef _ Hi < VRef _ Max , VRef _ Lo > VRef _ Min , DQSshift _ Lo > DQSshift_Min과, DQSshift _ Hi < DQSshift _ Max의 관계가 성립한다. 그리드의 경계선상의, 또는 그리드의 내부의 포인트들에 대응하는 5개의 추가적인 포인트들(105 내지 109)이 또한 도시된다. 이러한 포인트들은 중간 전압 레벨 VRef _ Mid과, 중간 위상 조정 DQSshift_Mid를 정의함으로써 얻어지는데, 이것들에서 추가적인 샘플들이 취해지고, 샘플링된 데이터가 유효한지를 검증하기 위한 결정이 수행될 수 있다. 5개의 추가적인 포인트들(105 내지 109)은 (VRef _ Hi, DQSshift _ Mid), (VRef _ Mid, DQSshift _ Lo), (VRef _ Mid, DQSshift_Mid), (VRef _ Mid, DQSshift _ Hi)와, (VRef _ Lo, DQSshift _ Mid)의 각각의 좌표를 가지며, VRef _ Lo < VRef _ Mid < VRef _ Hi와, DQSshift _ Lo < DQSshift _ Mid < DQSshift _ Hi의 관계가 성립한다.
도 10은 다른 하나의 실시예에서 도 2의 테스트 시스템에 있는 컨트롤러(14)의 컴포넌트를 예시하는 블록도(140)이다. 컨트롤러(14)는 2차원 데이터 유효 윈도우의 경계선 또는 내부에 있는 포인트들을 나타내는 9개의 미리 식별된 포인트들이(예, 도 9 참조) 예상되는 데이터 값이 얻어지는 소정의 데이터 신호의 개별 데이터 비트 영역의 샘플들과 연관된 것을 검증함으로써 2차원 데이터 유효 윈도우를 식별하기 위해 구성된다. 일 실시예에서, 9개의 포인트들이 테스트되고, 만약 9개의 포인트들이 예상되는 데이터 값이 얻어지는 소정의 데이터 신호의 개별 데이터 비트 영역의 샘플들과 연관되도록 결정된다면, 데이터 유효 윈도우에 의해 표시되는 전압과 타임 값들의 전체 영역이 소정의 데이터 신호의 소정의 데이터 비트 영역으로부터 취해지도록 예상될 수 있다는 것이 가정된다. 적어도 하나의 실시예에서, 모든 9개의 포인트들을 위한 검증이 동시에 수행된다.
이 실시예에서, 컨트롤러(14)는 3개의 전압 비교기(71 내지 73), 3개의 지연 요소(74 내지 76)와, 9개의 캡쳐 블록(77 내지 85)을 포함한다. 컨트롤러(14)는 설명의 편의를 위해 도 10에서 명시적으로 도시되지 않은 추가적인 요소들을 포함할 수 있다는 것이 당업자에 의해 이해될 것이다.
동작시에, "판독" 명령이 테스터(10)(도 2 참조)에 의해 DUT(20)로 송신된 후에, DUT(20)으로부터 이 명령에 대한 응답이 컨트롤러(14)에 의해 수신된다. 이러한 예시적인 실시예에서, 응답은 데이터 신호(DQ)와, 이 신호를 동반하는 데이터 스트로브 신호(DQS) 둘 다를 포함한다. 하지만, 이전에 언급된 것처럼, 데이터 신호(DQ)는 데이터 스트로브 신호(DQS)에 의해 동반되지 않을 수 있거나, 데이터 스트로브 신호가 데이터 신호를 동반할 수 있지만, 대안적인 샘플링 클럭 신호가 변형 실시예들에서 그 대신에 이용될 수 있다.
데이터 신호(DQ)는 3개의 전압 비교기(71 내지 73)를 통해 전달되며, 한편 데이터 스트로브 신호(DQS)는 3개의 지연 요소(74 내지 76)을 통해 전달된다. 전압 비교기(71 내지 73)를 위한 3개의 기준 전압(VRef _ Hi, VRef _ Mid, VRef _ Lo)은 모두 다르고, 그러므로, 전압 비교기(71)의 출력(DQ1, DQ2, DQ3)은 전압 비교기(72)의 출력(DQ4, DQ5, DQ6)과 다르며, 이 출력은 비교기(73)의 출력(DQ7, DQ8, DQ9)과 다르다.
지연 요소(74 내지 76) 각각에 의해 구현되는 각각의 지연(예, delay_min, delay_mid와 delay_max, 이 지연 값들 도 9에 도시된 것처럼 DQSshift _ Lo, DQSshift _ Mid와, DQSshift _ Hi에 대응하도록 설정될 수 있음)은 또한 서로 다르며, 그러므로, 지연 요소(74)의 출력(DQS1, DQS4, DQS7)은 지연 요소(75)의 출력과 다르며, 마찬가지로 이 출력은 지연 요소(76)의 출력(DQS3, DQS6, DQS9)과 다르다.
따라서, 예시된 구성은 3개의 구별된 지연과 3개의 구별된 전압 비교기의 9개의 상이한 조합들을 야기하고, 상이한 데이터/클럭 신호 쌍이 도 10에서 예시된 것처럼 캡쳐 블록(77 내지 85) 각각으로의 입력으로서 이용된다. 이러한 9개의 조합들의 각각은 도 9의 데이터 유효 윈도우(100) 내의 분리된 포인트(101 내지 109)에 의해 표현되는 캡쳐된 값에 대응한다.
변형 실시예에서, 비교기(14)는 데이터 샘플링을 위해 데이터 신호(DQ)를 동반하는 데이터 스트로브 신호(DQS)가 아닌 대안적인 클럭 신호의 이용을 허용하는 스위치(88)를 포함할 수 있다. 데이터 샘플링을 위해 이용될 신호는 스위치(88)의 위치에 기초해서 결정되는데, 이 위치는 적어도 데이터 스트로브 신호(DQS)가 이용되는 제1 위치와, 대안적인 클럭 신호가 이용되는 제2 위치일 수 있다. 비록 대안적인 클럭 신호가 테스트 시스템이 적절히 동작하는 것을 보장하기 위해 요구될 수 있다는 것이 이해될 것이지만, 이러한 특징은 테스트 기술자에게 보다 많은 유연성을 제공할 수 있다. 데이터 스트로브 신호(DQS)의 추가적인 테스트가 DUT(20)가 적절히 테스트될 수 있다는 것을 보장하기 위해 또한 요구될 수 있다.
변형 실시예에서, 테스터에 의해 테스트되는 디바이스로부터 수신된 데이터 신호는 데이터 스트로브 신호에 의해 동반되지 않을 수 있고, 테스트 시스템은 데이터 샘플링을 용이하게 하기 위해 테스터측에서 생성된 클럭 신호와 같은 다른 하나의 클럭 신호를 이용할 수 있다. 클럭 신호의 추가적인 테스트가 테스트 시스템이 적절히 동작한다는 것을 보장하기 위해 요구될 수 있다.
변형 실시예에서, 심지어 테스터에 의해 테스트되는 디바이스로부터 수신된 데이터 신호가 데이터 스트로브 신호에 의해 동반되는 경우에서조차, 테스트 시스템은 데이터 샘플링을 위해 데이터 스트로브 신호가 아닌 대안적인 클럭 신호를 항상 이용하도록 설계될 수 있다. 스위치는 이러한 구현들에서 컨트롤러 내에 제공될 필요가 없다.
비록 위의 예시들이 2 x 2 또는 3 x 3 그리드의 포인트들을 이용하는 2차원 데이터 유효 윈도우의 식별을 예시하였지만, 상이한 개수의 포인트들을 이용하는 2차원 데이터 유효 윈도우의 식별이 변형 실시예에서 수행될 수 있다(예, 10 x 10, 20 x 20, 50 x 50, 또는 100 x 100 그리드의 포인트들)는 것이 이해될 것이다. 더 높은 확실성을 위해, 제1 차원의 포인트들의 개수는 제2 차원의 포인트들의 개수와 동일할 필요는 없다(즉, M과 N이 모두 1보다 크거나 같고, M이 N가 동일하거나 다를 수 있는 N x M 그리드 포인트들이 테스트될 수 있음).
더 나아가, 2차원보다 상위의 차원들을 갖는 데이터 유효 윈도우의 식별이 더 큰 크기로 본 명세서의 교시를 이용함으로써 변형 실시에에서 또한 수행될 수 있다. 이러한 변형 실시예들 중 적어도 일부 실시예에서, 차원들 중 하나는 실용적인 목적 때문에 통상적으로 시간일 수 있다.
위의 예들은 데이터 유효 윈도우(100)와 연관된 포인트들이 어떻게 결정될 수 있는지를 예시하는데, 여기서 포인트들은 소정의 데이터 신호의 개별 데이터 비트 영역으로부터 취해진 샘플을 나타낸다. 소정의 데이터 신호의 단지 하나의 개별 데이터 비트 영역("1" 또는 "0"의 단일 비트 값을 나타냄)을 분석함으로써 데이터 유효 윈도우(100)를 위한 이러한 포인트들을 결정하고, 샘플링된 값들이 유효하다는 것을 확인하는 것이 가능하다는 것이 이해될 것이다. 하지만, 적어도 하나의 실시예에서, 이러한 포인트들의 테스트는 예를 들면, 더 높은 정확성을 위해 다른 비트와 연관된 소정의 데이터 신호의 추가적인 데이터 비트 영역(예, 다수의 연속적인 데이터 비트 영역들)을 위해 후속적으로 반복된다.
예를 들면, 소정의 데이터 신호는 메모리 디바이스에 이전에 전송된 특정 테스트 벡터 패턴으로의 메모리 디바이스로부터의 응답을 나타낼 수 있고, 그러므로, 대응하는 응답 비트 패턴(예, 10101010)을 포함한다. 적어도 하나의 실시예에서, 데이터 신호에 포함된 응답 비트 패턴의 각각의 연속적인 비트를 위해, 데이터 신호의 연관된 데이터 비트 영역에 대한 테스트가 수행된다. 이것은 데이터 신호의 하나의 데이터 비트 영역에 기반해서 결정된 데이터 유효 윈도우(100) 상의 포인트들에 의해서 표현되는 샘플링된 값들이 테스트 되는 데이터 신호의 특정 데이터 비트 영역과 무관하게 유효하게 될 것임을 더욱 확실히 보장한다. 또한, 교번 비트 패턴(예, 10101010)을 채용하게 되면 인접 데이터 비트 영역들이 반대 논리 값들(즉, "1" 및 "0")을 포함하기 때문에 각각의 데이터 비트 영역의 경계를 제거하는데 도움을 준다.
보다 정확성을 기하기 위해 데이터 유효 윈도우(100)와 연관된 포인트들의 테스트는 메모리 디바이스에의 테스트 벡터 패턴의 전송에 응답하여 테스터가 수신한 응답 데이터 신호의 복수의 데이터 비트 영역에 대해서뿐만 아니라 메모리 디바이스에의 복수의 상이한 테스트 벡터 패턴의 전송에 응답하여 수신된 복수의 응답 데이터 신호에 대해서 반복된다.
이제부터 도 11을 참조하기로 한다. 동 도면에는 적어도 일실시예에 따른 메모리 디바이스와 같은 집적 회로를 테스트하기 위한 방법에서 동작하는 흐름도가 일반적으로 200으로 도시되고 있다. 방법(200)과 관련된 특징들의 일부는 앞의 도면을 참조하여 이전에 기술되었고, 더욱 상세한 내용에 대해서는 앞의 설명을 참조하면 된다.
데이터 신호 이외에, 메모리 디바이스는 일부 실시예에서 데이터의 소스 동기화 캡쳐를 용이하게 하는 데이터 스트로브 신호를 이용할 수가 있다.
여기서 기술하고 있는 실시예에서, 방법(20)의 동작들은 테스터 모듈(예, 테스터(10))에 의해서 수행된다. 그러나 다양한 실시예에서 이들 동작 중 일부는 테스터 모듈에 결합한 상이한 모듈에 프록시 될 수 있다.
202에서 메모리 디바이스(예, 도 2에서 DUT(20)의 메모리 디바이스(22))를 테스트하기 위한 테스트 벡터 패턴의 유한 세트가 정의된다.
204에서 테스트 벡터 패턴은 202에서 정의된 테스트 벡터 패턴 세트로부터 생성된다. 적어도 하나의 실시예에서 테스트 벡터 패턴은 테스터 모듈(예, 도 2의 테스터(10))에 의해서 생성된다. 예컨대 테스트 벡터 패턴이 앞의 상세한 설명에서 기술한 바와 같이 도 2의 테스터(10)에 의해서 생성되는 경우, 마이크로프로세서(예, 도 2의 16)에 의해서 프로그램 메모리(예, 도 2의 12)로부터 명령이 페치된다. 그 명령에 응답하여, 마이크로프로세서는 컨트롤러(예, 도 2의 14)에 송신되는 테스트 벡터 패턴의 디지털 표현을 생성하도록 테스트 벡터 패턴 생성기(예, 도 2의 TVPG)에 지시한다. 컨트롤러는 테스트 벡터 패턴을 이 실시예에서 테스트 되는 테스트 중인 디바이스(예, 도 2의 DUT), 즉 메모리 디바이스(예, 도 2의 22)에의 전송을 위해 전기 신호("테스트 벡터 파형")로 변환한다.
206에서, 204에서 생성된 테스트 벡터 패턴에 대응하는 테스트 벡터 파형을 포함하는 데이터 신호는 통신 채널(예, 도 2의 6)을 통해 메모리 디바이스에 전송된다. 일실시예에서, 테스트 벡터 파형은 대응 데이터 신호를 가진 적절한 데이터 신호를 포함함으로써, 메모리 디바이스에 의한 데이터의 캡쳐는 데이터 스트로브 신호의 도움으로 수행 가능하다. 다른 클럭 신호 또한 데이터 스트로브 신호 이외에 전송 가능하다.
동작에 있어서, 메모리 디바이스에 전송된 테스트 벡터 패턴을 사용하여 메모리 디바이스를 테스트한다. 예컨대 테스트 벡터 패턴은 메모리 디바이스에서 디지털 장치에 기록 가능하다. 다음에 테스터의 컨트롤러는 "판독" 동작을 통해 통신 채널을 거쳐서 저장된 데이터를 검색한다. 예상된 비트 패턴과의 비교(도 2의 비교기(19)에 의해서) 시, 마이크로프로세서(예, 도 2의 마이크로프로세서(16))는 테스트 되는 메모리 디바이스가 그 테스트 패턴에 대하여 사양에 따라 올바르게 수행되면 디지털 적으로 결정 가능하다.
208에서, 메모리 디바이스에 의해서 전송된 비트 패턴 파형을 포함하는 응답 데이터 신호는 통신 채널을 통해(예, "판독" 동작에 응답하여) 수신된다. 비트 패턴 파형은 테스터에서 전기 신호로서 수신되며, 206에서 전송된 테스트 벡터 패턴에 응답하는 메모리 디바이스에 의해서 발생한 디지털 신호에 대응한다.
210에서, 208에서 수신된 응답 데이터 신호는 개별 데이터 비트 영역에 대한 제2 데이터 신호의 복수 개의 샘플링된 값을 생성하도록 응답 데이터 신호의 개별 데이터 비트 영역 내의 복수 개의 포인트들에서 샘플링된다. 적어도 하나의 실시예에서, 제2 데이터 신호는 개별 데이터 비트 영역의 복수 개의 포인트들에서 동시에 샘플링된다.
일부 실시예에서 응답 데이터 신호는 개별 데이터 비트 영역의 외부의 복수 개의 포인트들에서 추가로 샘플링 가능하다. 그러나 교번 비트 패턴(예, 10101010)의 채용은 212에서 에러를 발생할 것이며, 따라서 데이터 유효 윈도우에서 이들 포인트들을 배제한다.
응답 데이터 신호의 개별 데이터 비트 영역의 복수의 샘플이 예컨대 도 5 및 도 10에서 도시하고 있는 바와 같이 적절히 조정되거나 계산된 지연 요소를 이용함으로써 상이한 시점들에서 취해질 수가 있다. 더욱이 응답 데이터 신호의 개별 데이터 비트 영역의 복수의 샘플이 예컨대 도 5 및 도 10에서 도시하고 있는 바와 같이 적절히 조정되거나 계산된 전압 비교기를 이용함으로써 상이한 전압 레벨에서 취해질 수가 있다.
210의 동작에 대한 보다 상세한 설명에 대해서는 전술한 상세한 설명 및 도면을 참조하면 된다.
따라서, 응답 데이터 신호의 복수의 샘플은 응답 데이터 신호의 단일 인스턴스를 이용하여 메모리 디바이스에 대한 데이터 유효 윈도우의 결정에 있어서 응답 데이터 신호의 개별 데이터 비트 영역으로부터 취해질 수 있다. 적어도 하나의 실시예에서, 복수의 샘플이 동시에 취해질 수가 있다. 샘플은 임의의 공지 방법에서와 같이 특정 가변 테스트 파라미터의 범위를 평가하기 위해 동일한 응답 데이터의 복수 인스턴스로부터 취해질 수가 있으며, 유효 샘플이 메모리 디바이스에 의해서 전송된 데이터 신호의 소정의 데이터 비트 영역으로부터 취해질 것으로 기대할 수가 있다. 이것은 부가 하드웨어의 사용에 의한 트레이드오프(trade-off)로서 테스트 프로세스의 속도를 잠정적으로 향상할 수가 있다.
212에서 210에서의 개별 데이터 비트 영역에 대해서 결정된 복수 개의 샘플링된 값들 중 각각의 샘플링된 값에 대해서, 샘플링된 값이 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치하는지 여부에 관한 결정이 행해진다.
적어도 하나의 실시예에서 212에서 수행된 결정이 동시에 수행된다.
변형의 실시예에서, 모든 샘플링된 값들이 구해지기 전에(예, 하나의 샘플이 개별 데이터 비트 영역의 경계 외부에서 취해지면), 에러가 검출되면 복수 개의 포인트들 그 어느 것도 210에서 샘플링될 필요가 없다.
210에서 개별 데이터 비트 영역 내 복수 포인트들에서의 샘플링이 복수의 클럭 사이클을 통해 반복되면, 복수의 데이터 비트 영역들이 샘플링될 것이며, 샘플링 프로세스에 의해서 정해진 비트 패턴이 찾아진다. 이러한 실시예에서 화살표(218)로 지시한 바와 같이 응답 데이터 신호의 복수의 데이터 비트 영역의 각각의 개별 데이터 비트 영역에 대한 샘플링 값들이 210에서 구해짐에 따라 실시간으로 비교가 수행 가능하다. 이와 달리, 복수의 샘플들이 화살표(211)로 지시한 바와 같이 212에서 예상된 비트 패턴값과 비교되기 전에 상이한 데이터 비트 영역에 대해서(응답 데이터 신호에 포함된 전체 비트 패턴에 대해서) 구한 복수의 샘플들이 누적 가능하다.
예상된 비트 패턴은 204에서 생성된 테스트 벡터 패턴 파형의 비트 패턴의 디지털 표현일 수 있다. 일실시예에서 테스터 모듈의 컨트롤러(예, 도 2의 14)는 참조 메모리 디바이스(예, 도 2의 15)에 의해서 전송된 사전에 저장된 참조 비트 패턴과 테스트 하의 메모리 디바이스로부터 수신된 데이터 응답 신호로부터 발신하는 파형의 비트 패턴을 비교하는 하나 이상의 비교기(예, 도 2의 비교기 블록(19))에 비트 패턴으로서 샘플링된 입력 파형을 송신한다.
따라서, 도 11에서 도시하고 있는 바와 같이 가능한 출력 215 및 217이 갖는 판단(214)이 수행된다. 212에서 수행된 비교들 중 적어도 하나의 비교가 디지탈 불일치를 발생하면, 메모리 디바이스에서 수신된 응답 데이터 신호에서 취한 샘플들 중 적어도 하나가 215에 도시한 바와 같이 유효하지 않다는 판정(214)에서 행해진다. 적어도 일실시예에서 이러한 정보(모든 샘플들이 유효하지 않다고 판정된)는 나중의 사용을 위해 테스터(예, 메모리 기억부에서의 도 2의 마이크로프로세서(16))에 의해서 저장된다. 216에서 에러 검출 시 방법은 종료할 수 있고, 혹은 이와 달리 메모리 디바이스의 메모리 셀들은 현재 고장이며 테스트 패턴이 현재 그 고장을 야기하고 있다는 더욱 완전한 판정이 행해지도록 테스트를 계속할 수 있다(예, 202에서).
한편, 212에서 수행된 비교가 어떠한 디지탈 불일치도 발생하지 않으면, 214에서 217에 도시하고 있는 바와 같이 메모리 디바이스로부터 수신된 응답 데이터 신호의 샘플들이 유효하다는 판정이 행해진다. 적어도 일실시예에서 이러한 정보(샘플들이 유효하다고 결정된)는 나중의 사용을 위해 테스터에 의해서 저장된다.
222에서, 메모리 디바이스를 테스트하기 위해 전송될 테스트 벡터 패턴들이 더 있는지 여부가 정해진다. 테스트 될 벡터 패턴이 있다면, 202에서 정의된 테스트 벡터 패턴 세트로부터 또 다른 테스트 벡터 패턴을 생성하기 위해 204에서 시작하는 방법(200)의 반복 동작으로 되돌아 가는 방법(200)의 흐름도의 판정(222)이 이루어진다. 테스트 하의 집적 회로 모듈에 전송될 테스트 벡터 패턴이 더 이상 없다면, 방법(200)은 224를 계속한다.
224에서, 210에서 증명된 데이터 응답 신호의 샘플들과 연관된 포인트들에 의해서 정의되는 바와 같이 데이터 유효 윈도우가 메모리 디바이스(예컨대 도 4 및 도 9를 참조)에 대해서 식별된다. 유효 샘플이 메모리 디바이스로부터 수신된 데이터 신호의 소정의 데이터 비트 영역으로부터 취해질 수 있는 상이한 가변 테스트 파라미터들의 범위로부터 데이터 유효 윈도우의 특성들이 정해질 수 있고, 테스터에 의한 출력 파라미터로서 제공될 수가 있다. 결정된 데이터 유효 윈도우의 특징들은 각각의 파라미터에 대해(즉, 각각의 판단에서), 예컨대 데이터 유효 윈도우의 시작, 종료, 및 그의 길이를 포함할 수 있다.
224에서 식별된 데이터 유효 윈도우가 테스트 중인 메모리 디바이스의 유형과 연관된 사양 요건에 부합하는지에 대한 판단이 226에서 행해진다. 사양 요건을 이용하여 메모리 디바이스가 사양에 따라 유효 값을 발생하는 조건을 식별한다. 데이터 유효 윈도우가 사양 요건에 부합하지 않으면(예, 데이터 유효 윈도우 상의 임의의 포인트가 유효 샘플과 연관되어야 하나 그렇지 않다면), 메모리 디바이스는 고장을 겪고 있다고 고려될 수 있다.
228에서 테스트 결과가 정해진다. 테스트 결과는 230에서 테스터에 의해서 기록되거나, 출력되거나, 혹은 둘 다 행해질 수가 있다. 228에서 정해진 테스트 결과는 224에서 식별된 데이터 유효 윈도우가 226에서 정해진 사양 요건에 부합하는데 실패인지 여부를 나타낼 수 있다. 일실시예에서 테스트 결과는 데이터 유효 윈도우 자체의 하나 이상의 정량적 특징들을 명시적으로 식별할 수 있는데, 그 특징들은 예컨대 각각의 파라미터(즉, 각각의 차원에서)에 대해 데이터 유효 윈도우의 시작, 종료, 및 그의 길이를 포함할 수 있다.
적어도 일실시예에서 메모리 디바이스에 대한 데이터 유효 윈도우가 사양 요건에 부합하는데 실패인 것으로 정해지는 경우, 메모리 디바이스는 결함이 있는 것으로서 간주할 수 있고 그에 따라 테스트 결과는 이러한 실패 상태를 반영할 수 있다. 당업자라면 228에서 정해진 테스트 결과가 또한 테스트 사이클에서 수행될 수 있는 다른 테스트에 대한 정보를 제공할 수 있음을 이해할 것이다. 설명의 편의상 수행 가능한 다른 테스트의 상세에 대해서 여기서 명시적으로 기술되지는 않았다.
비록 여기서 설명한 실시예들이 단일 메모리 디바이스의 테스트에서의 동작들을 주로 보여주고 있을지라도 변형의 실시예에서는 복수의 메모리 디바이스들이 테스트 가능하다. 더욱이 하나 이상의 다른 집적 회로 디바이스들이 변형의 실시예에서 테스트 가능하다.
여기서 기술된 실시예들이 다수의 실시예에 의하여 보여지고 기술되었다. 기술된 실시예들에 대한 변경 및 수정이 첨부된 청구범위에서 정의하고 있는 바와 같이 기술된 실시예들의 실체 및 범위를 일탈하지 않고 행해질 수 있음은 당업자에게는 자명한 것이다.

Claims (31)

  1. 집적 회로 디바이스를 테스트하는 방법에 있어서,
    복수의 테스트 벡터 패턴을 생성하고;
    상기 복수의 테스트 벡터 패턴의 각 테스트 벡터 패턴에 대하여:
    집적 회로 디바이스에 상기 테스트 벡터 패턴을 포함한 제1 데이터 신호를 전송하고;
    상기 전송하는 것에 응답하여 상기 집적 회로 디바이스로부터 제2 데이터 신호를 수신하고;
    상기 제2 데이터 신호의 하나 이상의 데이터 비트 영역의 각 개별 데이터 비트 영역에 대해, 복수의 포인트에서 상기 개별 데이터 비트 영역을 샘플링하여 상기 제2 데이터 신호에 대한 복수의 샘플링된 값을 생성하고;
    상기 복수의 샘플링된 값의 각 샘플링된 값에 대해, 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치하는지의 여부를 결정하고;
    상기 복수의 샘플링된 값의 각 샘플링된 값에 대해 그리고 상기 복수의 테스트 벡터 패턴의 각 테스트 벡터 패턴에 대하여, 각 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치한다고 결정되는 경우, 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 조건을 정의하는 데이터 유효 윈도우(data valid window)의 하나 이상의 특성을 결정하고;
    상기 데이터 유효 윈도우의 하나 이상의 특성에 기초하여 테스트 결과를 출력하는 것을 포함하는 집적 회로 디바이스의 테스트 방법.
  2. 청구항 1에 있어서, 상기 제2 데이터 신호는 개별 데이터 비트 영역의 복수의 포인트에서 동시에 샘플링되는 것인 집적 회로 디바이스의 테스트 방법.
  3. 청구항 1에 있어서, 상기 복수의 샘플링된 값의 각 샘플링된 값이 예상 비트 패턴 값과 일치하는지의 여부를 결정하는 것은 상기 복수의 샘플링된 값 전부에 대해 동시에 수행되는 것인 집적 회로 디바이스의 테스트 방법.
  4. 청구항 1에 있어서,
    상기 데이터 유효 윈도우의 하나 이상의 특성을 상기 집적 회로 디바이스에 대한 사양 요건(specification requirement)과 비교하는 것을 더 포함하고,
    상기 테스트 결과는 상기 데이터 유효 윈도우의 하나 이상의 특성이 상기 사양 요건을 충족시키는지의 여부를 나타내는 것인 집적 회로 디바이스의 테스트 방법.
  5. 청구항 1에 있어서, 상기 복수의 포인트에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것은 복수의 시점에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것을 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 기간을 정의하는 것인 집적 회로 디바이스의 테스트 방법.
  6. 청구항 5에 있어서,
    상기 집적 회로 디바이스에 대한 사양 요건을 식별하고;
    상기 사양 요건을 식별한 후에 하지만 상기 샘플링 전에 상기 복수의 시점을 정의하는 것을 더 포함하는 집적 회로 디바이스의 테스트 방법.
  7. 청구항 1에 있어서, 상기 복수의 포인트에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것은 복수의 전압 레벨에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것을 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 전압 범위를 정의하는 것인 집적 회로 디바이스의 테스트 방법.
  8. 청구항 7에 있어서,
    상기 집적 회로 디바이스에 대한 사양 요건을 식별하고;
    상기 사양 요건을 식별한 후에 하지만 상기 샘플링 전에 상기 복수의 전압 레벨을 정의하는 것을 더 포함하는 집적 회로 디바이스의 테스트 방법.
  9. 청구항 1에 있어서, 상기 복수의 포인트에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것은 복수의 시점에서 복수의 전압 레벨의 각 전압 레벨에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것을 포함하고, 상기 데이터 유효 윈도우는 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역의 전압 범위 내의 각 전압 레벨에 대해 유효 샘플이 상기 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 기간을 정의하는 것인 집적 회로 디바이스의 테스트 방법.
  10. 청구항 8에 있어서,
    상기 집적 회로 디바이스에 대한 사양 요건을 식별하고;
    상기 사양 요건을 식별한 후에 하지만 상기 샘플링 전에 상기 복수의 시점과 상기 복수의 전압 레벨을 정의하는 것을 더 포함하는 집적 회로 디바이스의 테스트 방법.
  11. 청구항 1에 있어서, 상기 복수의 포인트에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것은, 복수의 가변 테스트 파라미터의 각 가변 테스트 파라미터에 대해, 상기 가변 테스트 파라미터에 대한 상이한 값들에서 상기 제2 데이터 신호의 개별 데이터 비트 영역을 샘플링하는 것을 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 가변 테스트 파라미터에 대한 값들의 범위를 정의하는 것인 집적 회로 디바이스의 테스트 방법.
  12. 청구항 11에 있어서,
    상기 집적 회로 디바이스에 대한 사양 요건을 식별하고;
    상기 복수의 가변 테스트 파라미터의 각 가변 테스트 파라미터에 대해, 상기 사양 요건을 식별한 후에 하지만 상기 샘플링 전에, 상기 가변 테스트 파라미터에 대한 상이한 값들을 정의하는 것을 더 포함하는 집적 회로 디바이스의 테스트 방법.
  13. 청구항 11에 있어서, 상기 복수의 가변 테스트 파라미터는 적어도 3개의 상이한 가변 테스트 파라미터를 포함하는 것인 집적 회로 디바이스의 테스트 방법.
  14. 청구항 1에 있어서, 상기 테스트 벡터 패턴은 상기 집적 회로 디바이스에 기록되고, 상기 제2 데이터 신호는 상기 전송하는 것에 응답하여 상기 집적 회로 디바이스로부터 판독된 비트 패턴을 포함하는 것인 집적 회로 디바이스의 테스트 방법.
  15. 청구항 1에 있어서, 상기 집적 회로 디바이스는 상기 집적 회로 디바이스에 의해 전송된 데이터 신호를 동반하는 데이터 스트로브 신호를 이용하는 것인 집적 회로 디바이스의 테스트 방법.
  16. 청구항 15에 있어서, 상기 제2 데이터 신호를 샘플링할 때 상기 데이터 스트로브 신호가 채용되는 것인 집적 회로 디바이스의 테스트 방법.
  17. 청구항 1에 있어서, 샘플링 클럭 신호를 생성하는 것을 더 포함하고, 상기 제2 데이터 신호를 샘플링할 때 상기 샘플링 클럭 신호가 채용되는 것인 집적 회로 디바이스의 테스트 방법.
  18. 청구항 1에 있어서, 상기 집적 회로 디바이스는 적어도 하나의 메모리 디바이스를 포함하는 것인 집적 회로 디바이스의 테스트 방법.
  19. 집적 회로 디바이스를 테스트하는 테스트 시스템에 있어서,
    프로세서;
    프로그램 메모리; 및
    컨트롤러를 포함하고,
    상기 시스템은,
    복수의 테스트 벡터 패턴을 생성하고;
    상기 복수의 테스트 벡터 패턴의 각 테스트 벡터 패턴에 대하여:
    집적 회로 디바이스에 상기 테스트 벡터 패턴을 포함한 제1 데이터 신호를 전송하고;
    상기 제1 데이터 신호의 전송에 응답하여 상기 집적 회로 디바이스로부터 제2 데이터 신호를 수신하고;
    상기 제2 데이터 신호의 하나 이상의 데이터 비트 영역의 각 개별 데이터 비트 영역에 대해, 복수의 포인트에서 상기 개별 데이터 비트 영역을 샘플링하여 복수의 샘플링된 값을 생성하고;
    상기 복수의 샘플링된 값의 각 샘플링된 값에 대해, 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치하는지의 여부를 결정하고;
    상기 복수의 샘플링된 값의 각 샘플링된 값에 대해 그리고 상기 복수의 테스트 벡터 패턴의 각 테스트 벡터 패턴에 대하여, 각 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치한다고 결정되는 경우, 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 조건을 정의하는 데이터 유효 윈도우의 하나 이상의 특성을 결정하고;
    식별된 데이터 유효 윈도우의 하나 이상의 특성에 기초하여 테스트 결과를 출력하도록, 구성되는 것인 테스트 시스템.
  20. 청구항 19에 있어서, 상기 시스템은 상기 제2 데이터 신호를 개별 데이터 비트 영역의 복수의 포인트에서 동시에 샘플링하도록 구성되는 것인 테스트 시스템.
  21. 청구항 19에 있어서, 상기 시스템은 상기 복수의 샘플링된 값 전부에 대해 동시에 상기 복수의 샘플링된 값의 각 샘플링된 값이 예상 비트 패턴 값과 일치하는지의 여부를 결정하도록 구성되는 것인 테스트 시스템.
  22. 청구항 19에 있어서, 상기 시스템은 또한,
    출력된 파라미터에서 식별된 상기 데이터 유효 윈도우의 하나 이상의 특성을 상기 집적 회로 디바이스에 대한 사양 요건과 비교하도록 구성되고,
    상기 테스트 결과는 상기 데이터 유효 윈도우의 하나 이상의 특성이 상기 사양 요건을 충족시키는지의 여부를 나타내는 것인 테스트 시스템.
  23. 청구항 19에 있어서, 상기 컨트롤러는 상기 제2 데이터 신호의 개별 데이터 비트 영역이 복수의 시점에서 샘플링되게끔 상기 제2 데이터 신호를 수신하도록 구성된 복수의 지연 요소를 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 기간을 정의하는 것인 테스트 시스템.
  24. 청구항 19에 있어서, 상기 컨트롤러는 상기 제2 데이터 신호의 개별 데이터 비트 영역이 복수의 전압 레벨에서 샘플링되게끔 상기 제2 데이터 신호를 수신하도록 구성된 복수의 전압 비교기를 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 전압 범위를 정의하는 것인 테스트 시스템.
  25. 청구항 19에 있어서, 상기 컨트롤러는 상기 제2 데이터 신호의 개별 데이터 비트 영역이 복수의 시점에서 복수의 전압 레벨의 각 전압 레벨에서 샘플링되게끔 상기 제2 데이터 신호를 수신하도록 구성된 복수의 지연 요소와 복수의 전압 비교기 둘 다를 포함하고, 상기 데이터 유효 윈도우는 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역의 전압 범위 내의 각 전압 레벨에 대해 유효 샘플이 상기 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 기간을 정의하는 것인 테스트 시스템.
  26. 청구항 19에 있어서, 복수의 가변 테스트 파라미터의 각 가변 테스트 파라미터에 대해, 상기 컨트롤러는 상기 제2 데이터 신호의 개별 데이터 비트 영역이 상기 가변 테스트 파라미터에 대한 상이한 값들에서 샘플링되게끔 상기 제2 데이터 신호를 수신하도록 구성된 복수의 회로 요소를 포함하고, 상기 데이터 유효 윈도우는 유효 샘플이 상기 집적 회로 디바이스에 의해 전송된 데이터 신호의 주어진 데이터 비트 영역으로부터 취해질 것으로 예상될 수 있는 가변 테스트 파라미터에 대한 값들의 범위를 정의하는 것인 테스트 시스템.
  27. 청구항 26에 있어서, 상기 복수의 가변 테스트 파라미터는 적어도 3개의 상이한 가변 테스트 파라미터를 포함하는 것인 테스트 시스템.
  28. 청구항 19에 있어서, 상기 집적 회로 디바이스는 상기 집적 회로 디바이스에 의해 전송된 데이터 신호를 동반하는 데이터 스트로브 신호를 이용하고, 상기 컨트롤러는 상기 제2 데이터 신호를 샘플링하는데 상기 데이터 스트로브 신호를 채용하도록 구성되는 것인 테스트 시스템.
  29. 청구항 28에 있어서, 상기 컨트롤러를 스위치를 포함하고, 상기 스위치가 제1 위치에 있을 때, 상기 컨트롤러는 상기 제2 데이터 신호를 샘플링하는데 상기 데이터 스트로브 신호를 채용하고, 상기 스위치가 제2 위치에 있을 때, 상기 컨트롤러는 상기 제2 데이터 신호를 샘플링하는데 상기 시스템에 의해 제공된 샘플링 클럭 신호를 채용하는 것인 테스트 시스템.
  30. 청구항 19에 있어서, 상기 집적 회로 디바이스는 적어도 하나의 메모리 디바이스를 포함하고, 상기 시스템은 상기 예상 비트 패턴이 획득되는 적어도 하나의 참조 메모리 디바이스를 포함하는 것인 테스트 시스템.
  31. 청구항 19에 있어서, 상기 복수의 테스트 벡터 패턴을 생성하는 테스트 벡터 패턴 생성기, 및 샘플링된 값이 상기 샘플링된 값에 대응하는 예상 비트 패턴 값과 일치하는지의 여부를 결정하는 적어도 하나의 비교기를 더 포함하는 테스트 시스템.
KR1020110082399A 2010-08-18 2011-08-18 집적 회로 디바이스를 테스트하는 시스템 및 방법에 있어서의 데이터 유효 윈도우 결정 KR20120017409A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/859,099 2010-08-18
US12/859,099 US8918686B2 (en) 2010-08-18 2010-08-18 Determining data valid windows in a system and method for testing an integrated circuit device

Publications (1)

Publication Number Publication Date
KR20120017409A true KR20120017409A (ko) 2012-02-28

Family

ID=45595023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110082399A KR20120017409A (ko) 2010-08-18 2011-08-18 집적 회로 디바이스를 테스트하는 시스템 및 방법에 있어서의 데이터 유효 윈도우 결정

Country Status (3)

Country Link
US (1) US8918686B2 (ko)
KR (1) KR20120017409A (ko)
TW (1) TWI475235B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012247316A (ja) * 2011-05-27 2012-12-13 Advantest Corp 試験装置および試験方法
US9003256B2 (en) 2011-09-06 2015-04-07 Kingtiger Technology (Canada) Inc. System and method for testing integrated circuits by determining the solid timing window
US10296433B2 (en) * 2012-06-01 2019-05-21 Litepoint Corporation Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence
TWI493566B (zh) * 2012-10-15 2015-07-21 Via Tech Inc 資料儲存裝置、儲存媒體控制器與控制方法
KR101990974B1 (ko) * 2012-12-13 2019-06-19 삼성전자 주식회사 시스템-온 칩의 동작 방법 및 이를 포함하는 장치들
KR102021450B1 (ko) * 2014-09-22 2019-11-04 에이에스엠엘 네델란즈 비.브이. 공정 윈도우 식별자
KR20160072553A (ko) * 2014-12-15 2016-06-23 에스케이하이닉스 주식회사 반도체 장치
US9558850B1 (en) 2015-12-01 2017-01-31 International Business Machines Corporation Efficient calibration of a data eye for memory devices
US9620184B1 (en) 2015-12-16 2017-04-11 International Business Machines Corporation Efficient calibration of memory devices
US10692566B2 (en) * 2016-11-18 2020-06-23 Samsung Electronics Co., Ltd. Interface method of memory system, interface circuitry and memory module
KR102273191B1 (ko) 2017-09-08 2021-07-06 삼성전자주식회사 스토리지 장치 및 그것의 데이터 트레이닝 방법
WO2020051028A1 (en) * 2018-09-07 2020-03-12 Siemens Healthcare Diagnostics Inc. Instrument analyzers, data displays, and display methods
US10859628B2 (en) * 2019-04-04 2020-12-08 Apple Ine. Power droop measurements using analog-to-digital converter during testing
CN110632499B (zh) * 2019-09-23 2021-04-23 珠海格力电器股份有限公司 基于测试对象的测试向量生成方法及存储介质
CN110824343A (zh) * 2019-11-22 2020-02-21 辰芯科技有限公司 通信芯片的检测方法、装置、设备及介质
CN113450866B (zh) * 2020-03-27 2022-04-12 长鑫存储技术有限公司 存储器测试方法
CN113450867B (zh) * 2020-03-27 2022-04-12 长鑫存储技术有限公司 形成用于存储器测试的数据库的方法及存储器测试方法
US11815554B2 (en) * 2021-01-20 2023-11-14 Micron Technology, Inc. Identifying data valid windows
KR20230159767A (ko) * 2022-05-13 2023-11-22 삼성디스플레이 주식회사 표시 장치

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379259A (en) 1980-03-12 1983-04-05 National Semiconductor Corporation Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber
CA1163721A (en) 1980-08-18 1984-03-13 Milan Slamka Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
US4412327A (en) * 1981-02-25 1983-10-25 Western Electric Company, Inc. Test circuit for checking memory output state continuously during time window
JPS6238600A (ja) 1985-08-14 1987-02-19 Fujitsu Ltd 半導体記憶装置
US4965799A (en) 1988-08-05 1990-10-23 Microcomputer Doctors, Inc. Method and apparatus for testing integrated circuit memories
US6055661A (en) 1994-06-13 2000-04-25 Luk; Fong System configuration and methods for on-the-fly testing of integrated circuits
US6014759A (en) 1997-06-13 2000-01-11 Micron Technology, Inc. Method and apparatus for transferring test data from a memory array
US5995424A (en) 1997-07-16 1999-11-30 Tanisys Technology, Inc. Synchronous memory test system
US5919270A (en) 1997-08-29 1999-07-06 Credence Systems Corporation Programmable formatter circuit for integrated circuit tester
US5794175A (en) 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
EP0913837A1 (de) 1997-11-03 1999-05-06 Siemens Aktiengesellschaft Verfahren zur Prüfung der Busanschlüsse von beschreib- und lesbaren integrierten, elektronischen Schaltkreisen, insbesondere von Speicherbausteinen
US5959914A (en) 1998-03-27 1999-09-28 Lsi Logic Corporation Memory controller with error correction memory test application
US6058055A (en) 1998-03-31 2000-05-02 Micron Electronics, Inc. System for testing memory
US6178526B1 (en) 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
US6055653A (en) 1998-04-27 2000-04-25 Compaq Computer Corporation Method and apparatus for testing gang memory modules
US6134690A (en) 1998-06-25 2000-10-17 Cisco Technology, Inc. Computerized automation system and method
US6425095B1 (en) 1998-08-14 2002-07-23 Advantest Corporation Memory testing apparatus
US6275962B1 (en) 1998-10-23 2001-08-14 Teradyne, Inc. Remote test module for automatic test equipment
US6389525B1 (en) 1999-01-08 2002-05-14 Teradyne, Inc. Pattern generator for a packet-based memory tester
US6202186B1 (en) 1999-01-29 2001-03-13 Credence Systems Corporation Integrated circuit tester having pattern generator controlled data bus
US6452411B1 (en) 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
KR100363080B1 (ko) 1999-06-15 2002-11-30 삼성전자 주식회사 단일 칩 병렬 테스팅 장치 및 방법
US7350108B1 (en) 1999-09-10 2008-03-25 International Business Machines Corporation Test system for integrated circuits
US6615379B1 (en) 1999-12-08 2003-09-02 Intel Corporation Method and apparatus for testing a logic device
US6574759B1 (en) 2000-01-18 2003-06-03 Rambus Inc. Method for verifying and improving run-time of a memory test
US6701474B2 (en) 2000-06-28 2004-03-02 Cadence Design Systems, Inc. System and method for testing integrated circuits
US6851076B1 (en) 2000-09-28 2005-02-01 Agilent Technologies, Inc. Memory tester has memory sets configurable for use as error catch RAM, Tag RAM's, buffer memories and stimulus log RAM
TW580578B (en) 2000-10-03 2004-03-21 Concord Idea Corp System and method for testing integrated circuit devices
US6708298B2 (en) 2001-01-23 2004-03-16 International Business Machines Corporation Method for guaranteeing a minimum data strobe valid window and a minimum data valid window for DDR memory devices
TW494516B (en) 2001-03-14 2002-07-11 Winbond Electronics Corp Semiconductor multi-die testing system with automatic identification functions
JP2003059297A (ja) 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いた半導体モジュール
US6714828B2 (en) 2001-09-17 2004-03-30 Formfactor, Inc. Method and system for designing a probe card
US6880118B2 (en) 2001-10-25 2005-04-12 Sun Microsystems, Inc. System and method for testing operational transmissions of an integrated circuit
US7085980B2 (en) 2002-05-02 2006-08-01 International Business Machines Corporation Method and apparatus for determining the failing operation of a device-under-test
TWI284743B (en) 2002-07-13 2007-08-01 Advantest Corp Event pipeline and summing method and apparatus for event based test system
US6754117B2 (en) 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
KR100487946B1 (ko) 2002-08-29 2005-05-06 삼성전자주식회사 반도체 테스트 시스템 및 이 시스템의 테스트 방법
US7119567B2 (en) 2002-09-12 2006-10-10 Infineon Technologies North America Corp. System and method for testing one or more dies on a semiconductor wafer
US6820027B2 (en) * 2002-11-01 2004-11-16 Hewlett-Packard Development Company, L.P. System and method for generating a shmoo plot by avoiding testing in failing regions
US7131046B2 (en) 2002-12-03 2006-10-31 Verigy Ipco System and method for testing circuitry using an externally generated signature
US7036053B2 (en) * 2002-12-19 2006-04-25 Intel Corporation Two dimensional data eye centering for source synchronous data transfers
US7216273B2 (en) 2003-06-26 2007-05-08 Teradyne, Inc. Method for testing non-deterministic device data
DE10338079B4 (de) 2003-08-19 2007-05-16 Infineon Technologies Ag Testanordnung zum Testen von Halbleiterschaltungschips
JP4332392B2 (ja) 2003-09-12 2009-09-16 株式会社アドバンテスト 試験装置
JP4511880B2 (ja) * 2004-06-17 2010-07-28 株式会社アドバンテスト 試験装置及び試験方法
US7159160B2 (en) 2004-06-21 2007-01-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for measuring switching noise in integrated circuits
US7171321B2 (en) * 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
US7783452B2 (en) * 2007-03-08 2010-08-24 Advantest Corporation Signal measurement apparatus and test apparatus
KR101081545B1 (ko) * 2007-03-29 2011-11-08 가부시키가이샤 어드밴티스트 복조 장치, 시험장치 및 전자 디바이스
US7620861B2 (en) 2007-05-31 2009-11-17 Kingtiger Technology (Canada) Inc. Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels
US7757144B2 (en) * 2007-11-01 2010-07-13 Kingtiger Technology (Canada) Inc. System and method for testing integrated circuit modules comprising a plurality of integrated circuit devices
US7945403B2 (en) * 2008-05-08 2011-05-17 Advantest Corporation Signal measurement apparatus, signal measurement method, recording media and test apparatus
US7848899B2 (en) * 2008-06-09 2010-12-07 Kingtiger Technology (Canada) Inc. Systems and methods for testing integrated circuit devices
KR20110093606A (ko) * 2009-11-18 2011-08-18 가부시키가이샤 어드밴티스트 수신 장치, 시험 장치, 수신 방법, 및 시험 방법

Also Published As

Publication number Publication date
TWI475235B (zh) 2015-03-01
US8918686B2 (en) 2014-12-23
TW201224481A (en) 2012-06-16
US20120047411A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
KR20120017409A (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법에 있어서의 데이터 유효 윈도우 결정
KR101369963B1 (ko) 복수의 집적회로 장치를 포함하는 집적회로 모듈을테스트하기 위한 시스템 및 방법
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
US7260493B2 (en) Testing a device under test by sampling its clock and data signal
KR101855802B1 (ko) 패턴합성기기 및 이를 포함하는 반도체 테스트 시스템
US8844825B2 (en) System and method for testing magnetic stripe decoding chip
US20090048796A1 (en) Test apparatus
US20130151185A1 (en) Semiconductor device
CN116384306A (zh) 时序仿真验证方法、验证装置、电子设备和可读存储介质
US20150058685A1 (en) Method and system of testing semiconductor memory
US9003256B2 (en) System and method for testing integrated circuits by determining the solid timing window
CN114113802B (zh) 测试电路、测试装置及其测试方法
US8330471B2 (en) Signal generation and detection apparatus and tester
US10002650B1 (en) Signal quality detection circuit for generating signal quality detection result according to two-dimensional nominal sampling point pattern and associated signal quality detection method
US8290729B2 (en) Low voltage differential signaling timing test system and method
CN102254569B (zh) 四倍数据速率qdr控制器及其实现方法
KR20220106819A (ko) 검출 회로 및 검출 방법
JP2010040092A (ja) 半導体集積回路
CN113867475B (zh) 一种时钟相位调整方法及相关装置
KR101522292B1 (ko) 메모리 테스트 동시 판정 시스템
TW201505376A (zh) 時脈邊緣偵測裝置與方法
JP2009074921A (ja) 半導体装置
JP4291493B2 (ja) 被試験ｉｃの応答出力信号読取方法及びこの読取方法を用いたｉｃ試験装置
US8754667B2 (en) Semiconductor device test method and semiconductor device
JP2021081430A (ja) 試験測定装置及びエラー検出方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application