KR20110134690A - 스택 패키지 및 이의 제조방법 - Google Patents

스택 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR20110134690A
KR20110134690A KR1020100054414A KR20100054414A KR20110134690A KR 20110134690 A KR20110134690 A KR 20110134690A KR 1020100054414 A KR1020100054414 A KR 1020100054414A KR 20100054414 A KR20100054414 A KR 20100054414A KR 20110134690 A KR20110134690 A KR 20110134690A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chips
stack package
fixing member
semiconductor chip
Prior art date
Application number
KR1020100054414A
Other languages
English (en)
Inventor
김기범
양경모
나다운
민복규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100054414A priority Critical patent/KR20110134690A/ko
Publication of KR20110134690A publication Critical patent/KR20110134690A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체칩들의 들뜸 현상을 방지할 수 있는 스택 패키지 및 이의 제조방법을 개시한다. 개시된 본 발명에 따른 스택 패키지는, 기판, 일측 단부에 본딩패드를 구비하고 상기 기판 상부에 상기 본딩패드가 노출되도록 스택된 적어도 둘 이상의 반도체칩들 및 상기 반도체칩들의 상기 일측에 대향하는 타측과 상기 기판 사이에 형성된 고착 부재를 포함한다.

Description

스택 패키지 및 이의 제조방법 {STACK PACKAGE AND METHOD FOR MANUAFACTURING OF THE SAME}
본 발명은 스택 패키지 및 이의 제조방법에 관한 것으로, 보다 상세하게는, 반도체칩들의 들뜸 현상을 방지할 수 있는 스택 패키지 및 이의 제조방법에 관한 것이다.
반도체 집적 회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 효율성을 만족시키기 위해 지속적으로 발전되어 왔다, 최근에 들어서는 전기/전자 제품의 소형화 및 고성능화가 요구됨에 따라 "스택"에 대한 다양한 기술들이 개발되고 있다. 반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 칩 또는 패키지를 수직으로 쌓아올리는 기술을 일컫는 것으로서, 이러한 스택 기술에 의하면, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 2배 이상의 메모리 용량을 갖는 제품을 구현할 수 있고, 또한, 실장 면적 사용의 효율성을 높일 수 있다.
그러나, 전술한 종래 기술에 따른 스택 패키지의 경우에는, 기판 상에 다수개의 반도체칩들이 스택됨에 따라 상기 반도체칩들의 가장자리 부분에서 오버행(Overhang)이 발생된다. 그 결과, 상기 오버행이 발생되면 상기 반도체칩들 간 및 반도체칩들과 기판 간의 전기적인 연결을 위한 와이어 본딩시 페일이 유발되고 반도체칩에 크랙(Crack)이 유발된다.
특히, 상기 기판 상에 반도체칩들이 계단식으로 스택되는 경우에는, 상기 반도체칩들의 휘어짐 현상으로 인해 오버행이 발생된 부분에서 반도체칩의 들뜸 현상이 발생되며, 이 때문에, 반도체칩들과 봉지 부재 사이의 간격이 증가되어 스택 패키지 전체의 높이가 증가하게 된다.
본 발명은 반도체칩들의 들뜸 현상을 방지할 수 있는 스택 패키지 및 이의 제조방법을 제공한다.
본 발명의 실시예에 따른 스택 패키지는, 기판, 일측 단부에 본딩패드를 구비하고 상기 기판 상부에 상기 본딩패드가 노출되도록 스택된 적어도 둘 이상의 반도체칩들 및 상기 반도체칩들의 상기 일측에 대향하는 타측과 상기 기판 사이에 형성된 고착 부재를 포함한다.
상기 반도체칩들은 계단식으로 스택된다.
상기 고착 부재는 스냅 큐어(Snap Cure)형 에폭시 물질을 포함한다.
상기 고착 부재는 상기 반도체칩들의 타측과 상기 기판 간을 물리적으로 고정시키는 역할을 한다.
본 발명의 실시예에 따른 스택 패키지는, 상기 반도체칩들과 상기 기판 사이 및 각 반도체칩들 간을 전기적으로 연결하는 연결 부재, 상기 연결 부재와 반도체칩들 및 고착 부재를 포함한 기판 상면을 밀봉하는 봉지 부재 및 상기 기판의 하면에 형성된 외부접속단자를 더 포함한다.
또한, 본 발명의 실시예에 따른 스택 패키지의 제조방법은, 기판 상부에 일측 단부에 본딩패드를 구비한 적어도 하나 이상의 제1반도체칩들을 상기 본딩패드가 노출되도록 스택하는 단계, 상기 제1반도체칩들이 스택된 기판 상에 고착 부재용 물질을 형성하는 단계 및 상기 제1반도체칩들 상에 제2반도체칩을 배치함과 아울러 상기 고착 부재용 물질을 열압착시켜 상기 제1반도체칩의 일측에 대향하는 타측과 상기 기판 사이에 고착 부재를 형성하는 단계를 포함한다.
상기 제1 및 제2반도체칩들은 계단식으로 스택된다.
상기 고착 부재용 물질은 스냅 큐어형 에폭시를 포함한다.
상기 스냅 큐어형 에폭시는 제2반도체칩의 배치시 경화되어 상기 제1반도체칩의 타측과 상기 기판 간을 물리적으로 고정시키는 역할을 한다.
본 발명의 실시예에 따른 스택 패키지의 제조방법은, 상기 제2반도체칩을 배치함과 아울러 상기 고착 부재를 형성하는 단계 후, 상기 제1반도체칩들과 기판 사이 및 상기 제1 및 제2반도체칩들 간을 전기적으로 연결하는 연결 부재를 형성하는 단계, 상기 연결 부재와 제1 및 제2반도체칩들 및 고착 부재를 포함한 기판 상면을 밀봉하는 봉지 부재를 형성하는 단계 및 상기 기판 하면에 외부접속단자를 형성하는 단계를 더 포함한다.
본 발명은 다수개의 반도체칩들이 계단식으로 스택된 스택 패키지에 있어서, 상기 스택된 반도체칩들의 타측 부분에 상기 반도체칩들과 기판 간을 물리적으로 고정시키는 고착 부재를 형성함으로써, 상기 반도체칩들의 휨 현상 및 들뜸 현상을 효과적으로 방지할 수 있다.
특히, 본 발명은 상기 고착 부재로서 고속 경화가 가능한 스냅 큐어형 에폭시를 적용함으로써, 별도의 추가 공정 없이도 상기 다수개의 반도체칩들 중 최상부에 배치되는 반도체칩의 배치시 스냅 큐어형 에폭시를 경화시켜 고착 부재를 형성하는 것이 가능하다.
도 1은 본 발명의 실시예에 따른 스택 패키지를 설명하기 위한 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 스택 패키지의 제조방법을 설명하기 위한 공정별 단면도들이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 스택 패키지를 설명하기 위한 단면도로서, 도시된 바와 같이, 상면 및 이에 대향하는 하면을 갖는 기판(100)의 상기 상면 상부에 적어도 둘 이상의 반도체칩(110)들이 스택되어 있다. 상기 반도체칩(110)들은 일측 단부에 각각 본딩패드(115)를 가지며, 상기 기판(100)의 상부에 상기 본딩패드(115)가 노출되도록 계단식으로 스택되어 있다.
그리고, 상기 반도체칩(110)들의 일측에 대향하는 타측과 상기 기판(100)의 상면 사이에 고착 부재(120)가 형성되어 있다. 상기 고착 부재(120)는 고속 경화 특성을 갖는 물질, 예컨대, 스냅 큐어(Snap Cure)형 에폭시 물질을 포함하며, 상기 고착 부재(120)는 상기 반도체칩(110)들의 타측과 상기 기판(100) 간을 물리적으로 고정시키는 역할을 한다.
상기 반도체칩(110)들과 상기 기판(100) 사이 및 각 반도체칩(110)들 간을 전기적으로 연결시키는 연결 부재(130)가 형성되어 있고, 상기 연결 부재(130)와 반도체칩(110)들 및 고착 부재(120)를 포함한 기판(100)의 상면을 밀봉하는 봉지 부재(140)가 형성되어 있으며, 상기 기판(100)의 하면에 외부접속단자(150)가 형성되어 있다.
이상에서와 같이, 본 발명의 실시예에 따른 스택 패키지는 계단식으로 스택된 다수개의 반도체칩(110)들과 기판(100) 사이에 상기 반도체칩(110)들과 기판(100) 간을 물리적으로 고정시키는 고착 부재(120)가 형성됨에 따라, 상기 고착 부재(120)를 통해 다수개의 반도체칩(110)들의 휨 현상을 개선할 수 있으며, 이를 통해, 본 발명은 스택 패키지에서 반도체칩(110)들의 오버행 및 들뜸 현상이 방지된다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 스택 패키지의 제조방법을 설명하기 위한 공정별 단면도이다.
도 2a를 참조하면, 상면 및 이에 대향하는 하면을 갖는 기판(100)의 상기 상면 상부에 적어도 하나 이상의 제1반도체칩(110a)들을 스택한다. 상기 제1반도체칩(110a)들은 일측 단부에 각각 본딩패드(115)를 가지며, 상기 기판(100) 상부에 상기 본딩패드(115)가 노출되도록 계단식으로 스택된다.
도 2b를 참조하면, 상기 제1반도체칩(110a)들이 스택된 기판(100) 상에 고착 부재용 물질(120a)을 형성한다. 상기 고착 부재용 물질(120a)은 상기 제1반도체칩(110a)들의 일측에 대향하는 타측에 인접한 기판(100) 부분 상에 형성된다. 여기서, 상기 고착 부재용 물질(120a)은 고속 경화 특성을 갖는 물질, 예컨대, 스냅 큐어(Snap Cure)형 에폭시 물질을 포함한다.
도 2c를 참조하면, 상기 제1반도체칩(110a)들 상에 제2반도체칩(110b)을 배치한다. 상기 제2반도체칩(110b)은, 예컨대, 계단식으로 배치되며, 그 결과, 기판(100) 상부에 다수개의 반도체칩(110)들이 계단식으로 스택된다. 이때, 상기 제2반도체칩(110b)의 배치시 상기 고착 부재용 물질이 열압착되어 경화됨에 따라, 상기 반도체칩(110)들의 타측과 상기 기판(100) 사이에 고착 부재(120)가 형성된다.
즉, 상기 고착 부재용 물질인 스냅 큐어형 에폭시는 고속 경화 특성을 가지므로, 상기 제2반도체칩(110b)의 배치시 가해지는 열압착에 의해 스냅 큐어형 에폭시가 상기 반도체칩(110)들의 타측 아래로 밀려내려감과 동시에 경화되며, 그래서, 상기 반도체칩(110)들과 상기 기판(100) 간을 물리적으로 고정시키는 역할을 하는 고착 부재(120)가 형성되는 것이다.
도 2d를 참조하면, 상기 반도체칩(110)들과 기판(100) 사이 및 상기 반도체칩(110)들 간을 전기적으로 연결하는 연결 부재(130)를 형성한다. 상기 연결 부재(130)는, 예컨대, 와이어 본딩 방식으로 형성한다. 그리고 나서, 상기 연결 부재(130)와 반도체칩(110)들 및 고착 부재(120)를 포함한 기판(100) 상면을 밀봉하는 봉지 부재(140)를 형성하고, 상기 기판(100) 하면에 외부접속단자(150)를 형성한다.
이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 스택 패키지의 제조를 완성한다.
전술한 바와 같이, 본 발명의 실시예에서는 다수개의 반도체칩들을 스택하는 스택 패키지의 제조시 최상부에 배치되는 반도체칩(이하, 최상부 반도체칩)을 배치하기 전에 고속 경화 특성을 갖는 물질, 즉, 스냅 큐어형 에폭시를 형성한 후에 최상부 반도체칩을 배치함으로써, 별도의 추가 공정 없이도 상기 최상부 반도체칩의 배치시 가해지는 열압착을 통해 단시간 만에 상기 스냅 큐어형 에폭시를 경화시킬 수 있다.
따라서, 본 발명은 상기 최상부 반도체칩의 배치시 상기 스냅 큐어형 에폭시를 경화시킴으로써, 반도체칩들과 기판 간을 물리적으로 고정시키는 고착 부재를 형성할 수 있으며, 그래서, 본 발명은 다수개의 반도체칩들이 스택된 스택 패키지에서 상기 반도체칩들의 휨 현상 및 들뜸 현상을 효과적으로 방지할 수 있다. 그러므로, 본 발명은 스택 패키지의 전체 높이를 감소시킬 수 있다.
한편, 전술한 본 발명의 실시예에서는 고속 경화 특성을 갖는 스냅 큐어형 에폭시를 사용하여 반도체칩들과 기판 간을 물리적으로 고정하는 고착 부재를 형성하였으나, 본 발명의 다른 실시예로서, 계단식으로 스택된 반도체칩들의 타측 부분에 보조 기판 등의 수단을 형성함으로써 상기 반도체칩들의 오버행을 방지하는 것도 가능하다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
100 : 기판 110a : 제1반도체칩
110b : 제2반도체칩 110 : 반도체칩
115 : 본딩패드 120a : 고착 부재용 물질
120 : 고착 부재 130 : 연결 부재
140 : 봉지 부재 150 : 외부접속단자

Claims (10)

  1. 기판;
    일측 단부에 본딩패드를 구비하고, 상기 기판 상부에 상기 본딩패드가 노출되도록 스택된 적어도 둘 이상의 반도체칩들; 및
    상기 반도체칩들의 상기 일측에 대향하는 타측과 상기 기판 사이에 형성된 고착 부재;
    를 포함하는 스택 패키지.
  2. 제 1 항에 있어서,
    상기 반도체칩들은 계단식으로 스택된 것을 특징으로 하는 스택 패키지.
  3. 제 1 항에 있어서,
    상기 고착 부재는 스냅 큐어(Snap Cure)형 에폭시 물질을 포함하는 것을 특징으로 하는 스택 패키지.
  4. 제 1 항에 있어서,
    상기 고착 부재는 상기 반도체칩들의 타측과 상기 기판 간을 물리적으로 고정시키는 역할을 하는 것을 특징으로 하는 스택 패키지.
  5. 제 1 항에 있어서,
    상기 반도체칩들과 상기 기판 사이 및 각 반도체칩들 간을 전기적으로 연결하는 연결 부재;
    상기 연결 부재와 반도체칩들 및 고착 부재를 포함한 기판 상면을 밀봉하는 봉지 부재; 및
    상기 기판의 하면에 형성된 외부접속단자;
    를 더 포함하는 것을 특징으로 하는 스택 패키지.
  6. 기판 상부에 일측 단부에 본딩패드를 구비한 적어도 하나 이상의 제1반도체칩들을 상기 본딩패드가 노출되도록 스택하는 단계;
    상기 제1반도체칩들이 스택된 기판 상에 고착 부재용 물질을 형성하는 단계; 및
    상기 제1반도체칩들 상에 제2반도체칩을 배치함과 아울러 상기 고착 부재용 물질을 열압착시켜 상기 제1반도체칩의 일측에 대향하는 타측과 상기 기판 사이에 고착 부재를 형성하는 단계;
    를 포함하는 스택 패키지의 제조방법.
  7. 제 6 항에 있어서,
    상기 제1반도체칩은 계단식으로 스택되는 것을 특징으로 하는 스택 패키지의 제조방법.
  8. 제 6 항에 있어서,
    상기 고착 부재용 물질은 스냅 큐어형 에폭시를 포함하는 것을 특징으로 하는 스택 패키지의 제조방법.
  9. 제 8 항에 있어서,
    상기 스냅 큐어형 에폭시는 제2반도체칩의 배치시 경화되어 상기 제1반도체칩의 타측과 상기 기판 간을 물리적으로 고정시키는 역할을 하는 것을 특징으로 하는 스택 패키지의 제조방법.
  10. 제 6 항에 있어서,
    상기 제2반도체칩을 배치함과 아울러 상기 고착 부재를 형성하는 단계 후,
    상기 제1반도체칩들과 기판 사이 및 상기 제1 및 제2반도체칩들 간을 전기적으로 연결하는 연결 부재를 형성하는 단계;
    상기 연결 부재와 제1 및 제2반도체칩들 및 고착 부재를 포함한 기판 상면을 밀봉하는 봉지 부재를 형성하는 단계; 및
    상기 기판 하면에 외부접속단자를 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 스택 패키지의 제조방법.
KR1020100054414A 2010-06-09 2010-06-09 스택 패키지 및 이의 제조방법 KR20110134690A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100054414A KR20110134690A (ko) 2010-06-09 2010-06-09 스택 패키지 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100054414A KR20110134690A (ko) 2010-06-09 2010-06-09 스택 패키지 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20110134690A true KR20110134690A (ko) 2011-12-15

Family

ID=45501891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100054414A KR20110134690A (ko) 2010-06-09 2010-06-09 스택 패키지 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20110134690A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101488617B1 (ko) * 2013-09-11 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101488617B1 (ko) * 2013-09-11 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지

Similar Documents

Publication Publication Date Title
US8941225B2 (en) Integrated circuit package and method for manufacturing the same
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
KR20060120365A (ko) 반도체 칩 적층 패키지
KR20110124063A (ko) 적층형 반도체 패키지
KR20110076604A (ko) Ｐｏｐ 패키지 및 그 제조 방법
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
US20050064631A1 (en) Multi-chip semiconductor package and fabrication method thereof
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR20110124064A (ko) 적층형 반도체 패키지
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
US20070085184A1 (en) Stacked die packaging system
KR101352814B1 (ko) 멀티 칩 스택 패키지
KR101219086B1 (ko) 패키지 모듈
US20140097530A1 (en) Integrated circuit package
KR20110134690A (ko) 스택 패키지 및 이의 제조방법
KR20090043945A (ko) 스택 패키지
KR101111921B1 (ko) 반도체 패키지
KR20110107117A (ko) 반도체 패키지
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
KR20070067379A (ko) 적층형 패키지
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
CN113675164A (zh) 一种系统级封装器件及方法
KR20120026739A (ko) 반도체 패키지 및 이의 제조방법
KR20070088046A (ko) 멀티 칩 패키지
KR20110056769A (ko) 스택 패키지용 인터포저 및 이를 이용한 스택 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination