KR20120026739A - 반도체 패키지 및 이의 제조방법 - Google Patents

반도체 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR20120026739A
KR20120026739A KR1020100088820A KR20100088820A KR20120026739A KR 20120026739 A KR20120026739 A KR 20120026739A KR 1020100088820 A KR1020100088820 A KR 1020100088820A KR 20100088820 A KR20100088820 A KR 20100088820A KR 20120026739 A KR20120026739 A KR 20120026739A
Authority
KR
South Korea
Prior art keywords
semiconductor chips
substrate
adhesive tape
semiconductor
semiconductor chip
Prior art date
Application number
KR1020100088820A
Other languages
English (en)
Inventor
정정태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100088820A priority Critical patent/KR20120026739A/ko
Publication of KR20120026739A publication Critical patent/KR20120026739A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩들의 들뜸 현상을 방지할 수 있는 반도체 패키지 및 이의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 패키지는, 기판, 상기 기판의 일면 상에 스택된 다수의 반도체 칩들 및 상기 다수의 반도체 칩들 사이에 각각 개재되며 상기 반도체 칩들의 적어도 한 부분에서 외측으로 연장되고 상기 반도체 칩들의 외측으로 연장된 부분들이 상기 기판에 부착된 접착 테이프를 포함한다.

Description

반도체 패키지 및 이의 제조방법 {SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING OF THE SAME}
본 발명은 반도체 패키지 및 이의 제조방법에 관한 것으로, 보다 상세하게, 반도체 칩들의 들뜸 현상을 방지할 수 있는 반도체 패키지 및 이의 제조방법에 관한 것이다.
반도체 집적 회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 효율성을 만족시키기 위해 지속적으로 발전되어 왔다, 최근에 들어서는 전기/전자 제품의 소형화 및 고성능화가 요구됨에 따라 "스택"에 대한 다양한 기술들이 개발되고 있다. 반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 칩 또는 패키지를 수직으로 쌓아올리는 기술을 일컫는 것으로서, 이러한 스택 기술에 의하면, 반도체 집적 공정에서 구현 가능한 메모리 용량보다 2배 이상의 메모리 용량을 갖는 제품을 구현할 수 있고, 또한, 실장 면적 사용의 효율성을 높일 수 있다.
그러나, 전술한 종래 기술에 따른 스택 기술을 이용한 반도체 패키지의 경우에는, 기판 상에 다수개의 반도체 칩들이 스택됨에 따라 상기 반도체 칩들의 가장자리 부분에서 오버행(Overhang)이 발생된다. 그 결과, 상기 오버행이 발생되면 상기 반도체 칩들 간 및 반도체 칩들과 기판 간의 전기적인 연결을 위한 와이어 본딩시 페일이 유발되고 반도체 칩에 크랙(Crack)이 유발된다.
특히, 상기 기판 상에 반도체 칩들이 계단식으로 스택되는 경우에는, 상기 반도체 칩들의 휘어짐 현상으로 인해 오버행이 발생된 부분에서 반도체 칩의 들뜸 현상이 발생되며, 이 때문에, 반도체 칩들과 봉지부재 사이의 간격이 증가되어 반도체 패키지 전체의 높이가 증가하게 된다. 그 결과, 봉지부재가 반도체 패키지를 제대로 밀봉하지 못해 반도체 칩이 노출되는 불량이 발생된다.
본 발명은 반도체 칩들의 들뜸 현상을 방지할 수 있는 반도체 패키지 및 이의 제조방법을 제공한다.
본 발명의 실시예에 따른 반도체 패키지는, 기판, 상기 기판의 일면 상에 스택된 다수의 반도체 칩들 및 상기 다수의 반도체 칩들 사이에 각각 개재되며 상기 반도체 칩들의 양측에서 각각 외측으로 연장되고 상기 반도체 칩들의 외측으로 연장된 부분들이 상기 기판에 부착된 접착 테이프를 포함한다.
상기 반도체 칩들은 상기 기판의 일면 상에 계단식으로 스택된다.
상기 반도체 칩들과 상기 기판 사이 및 각 반도체 칩들 간을 전기적으로 연결하는 연결 부재, 상기 연결 부재와 반도체 칩들 및 접착 테이프를 포함한 기판의 일면을 밀봉하는 봉지부재 및 상기 기판의 일면에 대향하는 타면에 형성된 외부접속단자를 더 포함한다.
본 발명의 실시예에 따른 반도체 패키지의 제조방법은, 접착 테이프 상에 다수개의 반도체 칩들을 부착하는 단계, 상기 다수의 반도체 칩들이 부착된 접착 테이프를 하나의 반도체 칩이 상기 반도체 칩의 양측에서 각각 외측으로 연장된 접착 테이프 상에 각각 부착되게 쏘잉하는 단계, 상기 쏘잉된 접착 테이프 상에 부착된 다수개의 반도체 칩들을 상기 접착 테이프의 개재하에 기판의 일면 상에 스택하는 단계 및 상기 반도체 칩의 외측으로 연장된 접착 테이프 부분을 압착하여 기판에 부착하는 단계를 포함한다.
상기 반도체 칩들은 상기 접착 테이프 상에 매트릭스 형태로 배열되게 부착된다.
상기 반도체 칩들은 상기 기판의 일면 상에 계단식으로 스택된다.
상기 반도체 칩의 외측으로 연장된 접착 테이프 부분을 압착하여 기판에 부착하는 단계 후, 상기 반도체 칩들과 상기 기판 사이 및 각 반도체 칩들 간을 전기적으로 연결하는 연결 부재를 형성하는 단계, 상기 연결 부재와 반도체 칩들 및 접착 테이프를 포함한 기판의 일면을 밀봉하는 봉지부재를 형성하는 단계 및 상기 기판의 일면에 대향하는 타면에 외부접속단자를 형성하는 단계를 더 포함한다.
본 발명은 다수개의 반도체 칩들이 계단식으로 스택된 반도체 패키지에 있어서, 기판의 일면 상에 상기 다수개의 반도체 칩들을 상기 반도체 칩의 양측에서 각각 외측으로 연장된 접착 테이프의 개재하에 스택함으로써, 상기 반도체 칩들의 휨 현상 및 들뜸 현상을 방지할 수 있다.
특히, 본 발명은 상기 반도체 칩의 외측으로 연장된 접착 테이프 부분이 상기 기판의 일면 상에 부착됨으로써, 상기 접착 테이프가 상기 반도체 칩들과 기판 간을 고정하는 것이 가능하며, 이를 통해, 본 발명은 상기 반도체 칩들의 휨 현상 및 들뜸 현상을 보다 효과적으로 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 칩을 설명하기 위한 평면도이다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 평면도이다.
도 3a는, 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한, 도 2의 A?A′선을 따라 절단된 단면도이다.
도 3b는, 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한, 도 2의 B?B′선 방향을 따라 바라본 단면도이다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한, 도 2의 B?B′선 방향을 따라 바라본 단면도들이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 칩을 설명하기 위한 평면도이다.
도시된 바와 같이, 본딩패드(112)를 구비한 반도체 칩(110)이 접착 테이프(120) 상에 부착되어 있다. 상기 반도체 칩(110)은 상기 접착 테이프(120)가 반도체 칩(110)의 양측에서 각각 외측으로 연장되도록 부착되어 있다. 여기서, 상기 접착 테이프(120)는, 후속 반도체 칩(110)의 전기적인 연결을 위한 와이어 본딩 공정이 가능하도록, 상기 반도체 칩(110)의 본딩패드(112)가 배열되지 않은 양측 부분에서 각각 외측으로 연장된다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 평면도이고, 도 3a는 도 2의 A?A′선을 따라 절단된 단면도이며, 도 3b는 도 2의 B?B′선 방향을 따라 바라본 단면도이다.
도 2 및 도 3a 내지 도 3b에 도시된 바와 같이, 일면 및 이에 대향하는 타면을 가지며 상기 일면 상에 본드핑거(102)를 구비한 기판(100)의 상기 일면 상에 다수개의 반도체 칩(110)들이 스택되어 있다. 상기 반도체 칩(110)들은, 도 3a에 도시된 바와 같이, 상기 기판(100)의 일면 상에, 예컨대, 계단식으로 스택되어 있다.
상기 반도체 칩(110)들은 각각 도 1에 도시된 반도체 칩(110)으로서, 본딩패드(112)를 구비하고 있으며 접착 테이프(120) 상에 부착된 상태로 스택되어 있다. 그래서, 상기 다수개의 반도체 칩(110)들 사이 및 상기 반도체 칩(110)들 중 최하부에 배치된 반도체 칩(110)과 기판(100)의 일면 사이에는 각각 접착 테이프(120)가 개재되어 있다.
여기서, 상기 접착 테이프(120)는 상기 각 반도체 칩(110)들의 적어도 한 부분에서, 예컨대, 상기 각 반도체 칩(110)들의 양측에서 외측으로 각각 연장되어 있다. 구체적으로, 상기 접착 테이프(120)는 후속 반도체 칩(110)들 및 기판(100)의 전기적인 연결을 위한 와이어 본딩 공정이 가능하도록, 상기 반도체 칩(110)의 본딩패드(112)가 배열되지 않은 양측 부분에서 각각 외측으로 연장되어 있다.
그래서, 상기 반도체 칩(110)들의 외측으로 연장된 접착 테이프(120) 부분들은, 도 3b에 도시된 바와 같이, 상기 각 반도체 칩(110)들의 양측 모서리 부분에서 절곡되어 상기 기판(100)의 일면 상에 부착되어 있다.
상기 반도체 칩(110)들과 상기 기판(100)의 본드핑거(102)와 각 반도체 칩(110)들의 본딩패드(112) 사이 및 상기 각 반도체 칩(110)들의 본딩패드(112)들 간을 전기적으로 연결하는 연결 부재(130)가 형성되어 있다. 상기 연결 부재(130)는 본딩 와이어, 관통전극, 리드 등을 포함하며, 이 중에서도, 예컨대, 본딩 와이어를 포함한다. 상기 연결 부재(130)와 반도체 칩(110)들 및 접착 테이프(120)를 포함한 기판(100)의 일면을 밀봉하도록 봉지부재(140)가 형성되어 있으며, 상기 기판(100)의 일면에 대향하는 타면에 외부접속단자(150)가 형성되어 있다.
전술한 바와 같이, 본 발명의 실시예에서는 기판(100)의 일면 상에 스택된 다수개의 반도체 칩(110)들 사이에 상기 반도체 칩(110)의 양측에서 외측으로 각각 연장된 접착 테이프(120)가 개재되고, 상기 반도체 칩(110)의 외측으로 연장된 접착 테이프(140) 부분이 기판(100)의 일면 상에 부착됨으로써, 상기 반도체 칩(110)들이 상기 접착 테이프(120)에 의해 기판(100)의 일면 상에 고정될 수 있으며, 따라서, 본 발명은 다수개의 반도체 칩(110)들이 스택된 반도체 패키지에서 상기 반도체 칩(110)들의 휨 현상 및 들뜸 현상이 방지될 수 있다.
도 4a 내지 도 4e는, 도 2의 B?B′선 방향을 따라 바라본, 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 도시한 단면도들이다.
도 4a를 참조하면, 다이싱 테이프(200) 상에 접착 테이프(120)를 형성하고, 상기 접착 테이프(120) 상에 다수개의 반도체 칩(110)들을 부착한다. 상기 반도체 칩(110)들은 상기 접착 테이프(120) 상에서 반도체 칩(110)들 간에 소정 간격이 유지되도록 매트릭스 형태로 배열되게 부착되며, 예컨대, 상기 반도체 칩(110)의 양측으로 각각 소정 간격이 유지되도록 부착된다. 구체적으로, 상기 접착 테이프(120)는 후속으로 수행되는 반도체 칩(110)의 전기적인 연결을 위한 와이어 본딩 공정이 가능하도록, 상기 반도체 칩(110)의 본딩패드(도시안됨)가 배열되지 않은 양측 부분으로 각각 소정 간격이 유지되도록 부착된다.
또한, 상기 접착 테이프 상(120)에는 굿-다이(Good-Die)로 판명된 반도체 칩(110)들이 부착되는 것도 가능하며, 이 경우, 굿-다이로 판명된 반도체 칩(110)들을 스택하여 반도체 패키지를 제조함으로써 패키지 전체의 수율을 향상시킬 수 있다.
도 4b를 참조하면, 상기 다수의 반도체 칩(110)들이 부착된 접착 테이프(120)를, 예컨대, 블레이드(B)를 이용해서 하나의 반도체 칩(110) 단위로 각각 쏘잉한다. 이때, 상기 접착 테이프(120)는 상기 하나의 반도체 칩(110)이 적어도 한 부분에서, 예컨대, 상기 반도체 칩(110)의 양측에서 외측으로 각각 연장된 접착 테이프(120) 상에 각각 부착되도록 쏘잉된다.
한편, 도 4a 내지 도 4b는 도 2의 B?B′선 방향을 따라 바라본 단면도들로서, 그래서, 상기 도 4a 내지 도 4b에서는 상기 반도체 칩(110)의 본딩패드가 도시되지 않는다.
도 4c를 참조하면, 상기 쏘잉된 반도체 칩(110)들을 접착 테이프(120) 상에 부착된 상태에서 다이싱 테이프로부터 떼어낸다. 그런 다음, 다수개의 반도체 칩(110)을 상기 쏘잉된 접착 테이프(120) 상에 부착된 상태로 기판(100)의 일면 상에 스택한다. 그 결과, 상기 다수개의 반도체 칩(110)들은 상기 기판(100)의 일면 상에 상기 접착 테이프(120)의 개재하에 스택된다. 상기 반도체 칩(110)들은, 도 3a에 도시된 바와 같이, 계단식으로 스택된다.
도 4d를 참조하면, 상기 반도체 칩(110)의 외측으로 연장된 접착 테이프(120) 부분을 상기 기판(100)의 일면 상에 부착한다. 구체적으로, 상기 접착 테이프(120)의 개재하에 다수개의 반도체 칩(110)들이 스택된 상태에서, 상기 반도체 칩(110)의 외측으로 연장된 접착 테이프(120) 부분을 소정의 장비(T)를 사용하여 압착함으로써 기판(100)의 일면 상에 부착한다. 그 결과, 상기 반도체 칩(110)들이 상기 접착 테이프(120)에 의해 기판(100)의 일면 상에 고정됨에 따라, 상기 반도체 칩들(110)이 휘거나 들뜨지 않은 채 기판(100)의 일면 상에 다수개가 스택되는 것이 가능하다.
도 4e를 참조하면, 상기 반도체 칩(110)들과 상기 기판(100) 사이 및 각 반도체 칩(110)들 간을 전기적으로 연결하는 연결 부재(도시안됨)를 형성한다. 상기 연결 부재는 본딩 와이어, 관통전극, 리드 등을 포함하며, 이 중에서도, 예컨대, 본딩 와이어를 포함한다. 한편, 도 4e는 도 2의 B?B′선 방향을 따라 바라본 단면도들로서, 그래서, 상기 도 4e에서는 상기 연결부재가 도시되지 않는다.
상기 연결 부재와 반도체 칩(110)들 및 접착 테이프(120)를 포함한 기판(100)의 일면을 밀봉하는 봉지부재(140)를 형성하고, 상기 기판(100)의 일면에 대향하는 타면에 외부접속단자(150)를 형성한다.
이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 패키지의 제조를 완성한다.
전술한 바와 같이, 본 발명의 실시예에서는 반도체 칩들이 부착된 접착 테이프를 상기 반도체 칩들이 상기 접착 테이프 상에서 상기 반도체 칩의 양측에서 외측으로 연장되게 쏘잉하고, 쏘잉된 접착 테이프의 개재 하에 상기 반도체 칩들을 스택한다. 그리고, 본 발명의 실시예에서는 상기 반도체 칩의 외측으로 연장된 접착 테이프 부분들을 압착하여 상기 기판 상에 부착함으로써, 상기 접착 테이프를 통해 상기 반도체 칩들을 기판 상에 물리적으로 고정시킬 수 있다.
따라서, 본 발명은 상기 반도체 칩들의 휘어짐 현상 또는 들뜸 현상이 방지되어, 상기 반도체 칩들의 가장자리 부분에서 발생되는 오버행(Overhang) 현상을 개선할 수 있으며, 이를 통해, 상기 상기 반도체 칩들 간 및 반도체 칩들과 기판 간의 전기적인 연결을 안정화 하고 반도체 칩의 크랙(Crack) 발생을 방지할 수 있다. 또한, 본 발명은 상기 반도체 칩의 들뜸 현상으로 인해 패키지 전체의 높이가 증가됨에 따라 유발되는 반도체 칩의 노출 불량도 효과적으로 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
100 : 기판 110 : 반도체 칩
112 : 본딩패드 120 : 접착 테이프
130 : 연결부재 200 : 다이싱 테이프
B : 블레이드 T : 장비
140 : 봉지부재 150 : 외부접속단자

Claims (7)

  1. 기판;
    상기 기판의 일면 상에 스택된 다수의 반도체 칩들; 및
    상기 다수의 반도체 칩들 사이에 각각 개재되며, 상기 반도체 칩들의 양측에서 각각 외측으로 연장되고, 상기 반도체 칩들의 외측으로 연장된 부분들이 상기 기판에 부착된 접착 테이프;
    를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 칩들은 상기 기판의 일면 상에 계단식으로 스택된 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 반도체 칩들과 상기 기판 사이 및 각 반도체 칩들 간을 전기적으로 연결하는 연결 부재;
    상기 연결 부재와 반도체 칩들 및 접착 테이프를 포함한 기판의 일면을 밀봉하는 봉지부재; 및
    상기 기판의 일면에 대향하는 타면에 형성된 외부접속단자;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 접착 테이프 상에 다수개의 반도체 칩들을 부착하는 단계;
    상기 다수의 반도체 칩들이 부착된 접착 테이프를 하나의 반도체 칩이 상기 반도체 칩의 양측에서 각각 외측으로 연장된 접착 테이프 상에 각각 부착되게 쏘잉하는 단계;
    상기 쏘잉된 접착 테이프 상에 부착된 다수개의 반도체 칩들을 상기 접착 테이프의 개재하에 기판의 일면 상에 스택하는 단계; 및
    상기 반도체 칩의 외측으로 연장된 접착 테이프 부분을 압착하여 기판에 부착하는 단계;
    를 포함하는 반도체 패키지의 제조방법.
  5. 제 4 항에 있어서,
    상기 반도체 칩들은 상기 접착 테이프 상에 매트릭스 형태로 배열되게 부착되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  6. 제 4 항에 있어서,
    상기 반도체 칩들은 상기 기판의 일면 상에 계단식으로 스택되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  7. 제 4 항에 있어서,
    상기 반도체 칩의 외측으로 연장된 접착 테이프 부분을 압착하여 기판에 부착하는 단계 후,
    상기 반도체 칩들과 상기 기판 사이 및 각 반도체 칩들 간을 전기적으로 연결하는 연결 부재를 형성하는 단계;
    상기 연결 부재와 반도체 칩들 및 접착 테이프를 포함한 기판의 일면을 밀봉하는 봉지부재를 형성하는 단계; 및
    상기 기판의 일면에 대향하는 타면에 외부접속단자를 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020100088820A 2010-09-10 2010-09-10 반도체 패키지 및 이의 제조방법 KR20120026739A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100088820A KR20120026739A (ko) 2010-09-10 2010-09-10 반도체 패키지 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100088820A KR20120026739A (ko) 2010-09-10 2010-09-10 반도체 패키지 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20120026739A true KR20120026739A (ko) 2012-03-20

Family

ID=46132446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088820A KR20120026739A (ko) 2010-09-10 2010-09-10 반도체 패키지 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20120026739A (ko)

Similar Documents

Publication Publication Date Title
KR101225622B1 (ko) 칩 유닛 및 이의 제조방법과 이를 갖는 스택 패키지
TWI401785B (zh) 多晶片堆疊封裝
US8492889B2 (en) Semiconductor package
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
KR20130042210A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
KR20110076604A (ko) Ｐｏｐ 패키지 및 그 제조 방법
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이
KR101219086B1 (ko) 패키지 모듈
JP2010087403A (ja) 半導体装置
US8129826B2 (en) Semiconductor package apparatus having redistribution layer
KR100900240B1 (ko) 스택 패키지 및 그의 제조 방법
KR20120026739A (ko) 반도체 패키지 및 이의 제조방법
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
KR20110134690A (ko) 스택 패키지 및 이의 제조방법
KR20110107117A (ko) 반도체 패키지
KR20110107116A (ko) 반도체 패키지 및 그 제조방법
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
TW200921885A (en) Package on package structure
JP5149694B2 (ja) 半導体装置及びその製造方法
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
KR101207883B1 (ko) 패키지 모듈
KR20140141536A (ko) 적층형 반도체 패키지용 웨이퍼의 커팅방법
KR20110056769A (ko) 스택 패키지용 인터포저 및 이를 이용한 스택 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination