KR101488617B1 - 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지 - Google Patents

반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR101488617B1
KR101488617B1 KR20130109150A KR20130109150A KR101488617B1 KR 101488617 B1 KR101488617 B1 KR 101488617B1 KR 20130109150 A KR20130109150 A KR 20130109150A KR 20130109150 A KR20130109150 A KR 20130109150A KR 101488617 B1 KR101488617 B1 KR 101488617B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
die assembly
wafer
substrate
semiconductor
Prior art date
Application number
KR20130109150A
Other languages
English (en)
Inventor
윤석우
박두현
성필제
송용
안서연
김영래
김희대
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR20130109150A priority Critical patent/KR101488617B1/ko
Application granted granted Critical
Publication of KR101488617B1 publication Critical patent/KR101488617B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

본 발명은 두께 변화없이 다수의 반도체 다이를 적층 할 수 있는 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지를 제공한다.
이를 위해 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 상면 일측에 도전성 범프가 형성된 적어도 하나의 반도체 다이를 준비하는 단계(A), 상기 반도체 다이를 수평 방향에서 어긋나도록 적층 하여 반도체 다이 조립체를 형성하는 단계(B), 상기 반도체 다이 조립체의 상면을 픽업하여, 상기 도전성 범프가 하부로 향하고, 상기 반도체 다이 조립체가 경사를 갖도록 회전하는 단계(C), 적어도 하나의 도전성 패턴 및 상기 반도체 다이 조립체의 경사에 대응되는 경사면을 갖는 지지부재를 상면에 배치하는 기판을 준비하는 단계(D), 상기 지지부재의 경사면이 상기 반도체 다이 조립체의 경사를 지지하고, 상기 반도체 다이 조립체의 도전성 범프가 상기 기판의 도전성 패턴에 연결되도록 상기 반도체 다이 조립체를 상기 기판에 배치하는 단계(E), 리플로우 공정을 수행하는 단계(F) 및 상기 반도체 다이 조립체 및 지지부재의 외주면을 인캡슐란트로 인캡슐레이션하는 단계(G)를 포함한다.

Description

반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지{Method for fabricating semiconductor package and semiconductor package using the same}
본 발명은 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지에 관한 것이다.
전기전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 용량 증대, 다시 말해, 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.
그러나 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 반도체 다이를 적층(stack)하는 기술이 제안되었으며, 차세대 패키지로 다수의 반도체 다이가 형성된 웨이퍼 레벨에서 패키지를 제작하는 기술이 제안되었다.
국내등록특허공보 제10-1153000호(20120529)
본 발명은 두께 변화없이 다수의 반도체 다이를 적층 할 수 있는 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지를 제공한다.
또한, 본 발명은 제조 원가를 절감할 수 있는 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지를 제공한다.
또한, 본 발명은 열 방출이 우수한 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지를 제공한다.
본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 상면 일측에 도전성 범프가 형성된 적어도 하나의 반도체 다이를 준비하는 단계(A), 상기 반도체 다이를 수평 방향에서 어긋나도록 적층 하여 반도체 다이 조립체를 형성하는 단계(B), 상기 반도체 다이 조립체의 상면을 픽업하여, 상기 도전성 범프가 하부로 향하고, 상기 반도체 다이 조립체가 경사를 갖도록 회전하는 단계(C), 적어도 하나의 도전성 패턴 및 상기 반도체 다이 조립체의 경사에 대응되는 경사면을 갖는 지지부재를 상면에 배치하는 기판을 준비하는 단계(D), 상기 지지부재의 경사면이 상기 반도체 다이 조립체의 경사를 지지하고, 상기 반도체 다이 조립체의 도전성 범프가 상기 기판의 도전성 패턴에 연결되도록 상기 반도체 다이 조립체를 상기 기판에 배치하는 단계(E), 리플로우 공정을 수행하는 단계(F) 및 상기 반도체 다이 조립체 및 지지부재의 외주면을 인캡슐란트로 인캡슐레이션하는 단계(G)를 포함한다.
상기 기판은 인쇄 회로 기판일 수 있다.
상기 (A)단계는 웨이퍼 상면에 다수의 도전성 범프를 격자형으로 형성하는 단계(A-1), 상기 웨이퍼의 하면을 그라인딩하는 단계(A-2), 상기 웨이퍼의 상면에 마운트 테이프를 형성하고, 상기 웨이퍼의 하면에 접착 필름을 형성하는 단계(A-3), 상기 웨이퍼를 소잉하는 단계(A-4) 및 상기 마운트 테이프를 제거하는 단계(A-5)를 포함할 수 있다.
상기 (A-1)단계에서, 상기 다수의 도전성 범프는 상기 웨이퍼의 본드패드에 전기적으로 연결되도록 형성될 수 있다.
상기 (A-1)단계에서, 상기 다수의 도전성 범프 중 일부는 상기 웨이퍼의 본드패드에 필러를 통하여 직접 형성될 수 있다.
상기 (A-1)단계에서, 상기 다수의 도전성 범프 중 일부의 도전성 범프는 상기 웨이퍼의 본드패드와 재배선층을 통하여 형성될 수 있다.
상기 (E)단계에서, 상기 반도체 다이 조립체의 도전성 범프에는 플럭스가 디핑될 수 있다.
상기 (F)단계에서, 상기 리플로우 공정 후, 상기 반도체 다이 조립체의 도전성 범프와 상기 기판 사이에는 언더필이 충진 후 경화될 수 있다.
상기 (C)단계 및 (E)단계에서, 상기 반도체 다이 조립체는 진공 흡착을 통해 픽업될 수 있다.
상기 지지부재는 테프론 또는 유리로 구성될 수 있다.
상기 (C)단계에서, 상기 반도체 다이 조립체는 계단형의 형상을 갖도록 형성될 수 있다.
본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법은 제 1웨이퍼 상면 일측에 도전성 범프가 형성된 적어도 하나의 반도체 다이를 준비하는 단계(a), 상기 반도체 다이를 수평 방향에서 어긋나도록 적층 하여 반도체 다이 조립체를 형성하는 단계(b), 상기 반도체 다이 조립체의 상면을 픽업하여, 상기 도전성 범프가 하부를 향하고, 상기 반도체 다이 조립체가 경사를 갖도록 회전하는 단계(c), 제 2웨이퍼 상에 재배선층 및 상기 재배선층을 보호하며 상기 재배선층 상면의 일부 영역이 외부로 노출되도록 패시배이션층을 형성하고, 상기 반도체 다이 조립체의 경사에 대응되는 경사면을 갖는 지지부재를 상기 패시배이션층 상면에 배치하는 기판을 준비하는 단계(d), 상기 지지부재의 경사면이 상기 반도체 다이 조립체의 경사를 지지하고, 상기 반도체 다이 조립체의 도전성 범프가 상기 재배선층 상면의 노출된 영역에 연결되도록 상기 반도체 다이 조립체를 상기 기판에 배치하는 단계(e), 리플로우 공정을 수행하는 단계(f) 및 상기 반도체 다이 조립체 및 지지부재의 외주면을 제1인캡슐란트로 제1인캡슐레이션하는 단계(g)를 포함한다.
상기 (a)단계는 제1웨이퍼 상면에 다수의 도전성 범프를 격자형으로 형성하는 단계(a-1), 상기 제1웨이퍼의 하면을 그라인딩하는 단계(a-2), 상기 제1웨이퍼의 상면에 마운트 테이프를 형성하고, 상기 제1웨이퍼의 하면에 접착 필름을 형성하는 단계(a-3), 상기 제1웨이퍼를 소잉하는 단계(a-4) 및 상기 마운트 테이프를 제거하는 단계(a-5)를 포함할 수 있다.
상기 (a-1)단계에서, 상기 다수의 도전성 범프는 상기 제1웨이퍼의 본드패드에 전기적으로 연결될 수 있다.
상기 (a-1)단계에서, 상기 다수의 도전성 범프 중 일부의 도전성 범프는 상기 제1웨이퍼의 본드패드에 필러를 통하여 직접 형성될 수 있다.
상기 (a-1)단계에서, 상기 다수의 도전성 범프 중 일부는 상기 제1웨이퍼의 본드패드와 재배선층을 통하여 형성될 수 있다.
상기 (d)단계에서, 상기 재배선층 상면의 노출된 영역에는 UBM(Under Bump Metallurgy)이 형성될 수 있다.
상기 (e)단계에서, 상기 반도체 다이 조립체의 도전성 범프에는 플럭스가 디핑될 수 있다.
상기 (f)단계에서, 상기 리플로우 공정 후, 상기 반도체 다이 조립체의 도전성 범프와 상기 기판 사이에는 언더필이 충진 후 경화될 수 있다.
상기 (c)단계 및 (e)단계에서, 상기 반도체 다이 조립체는 진공 흡착을 통해 픽업될 수 있다.
상기 지지부재는 테프론 또는 유리로 구성될 수 있다.
상기 재배선층 하면의 일부 영역을 외부로 노출시키고, 상기 재배선층 하면의 노출된 영역에 솔더볼을 형성하는 단계(h)를 더 포함할 수 있다.
상기 (h)단계는 상기 제2웨이퍼의 하면을 그라인딩하는 단계(h-1), 상기 제2웨이퍼의 하면을 식각하여, 상기 재배선층 하면의 일부 영역을 외부로 노출시키는 단계(h-2), 상기 재배선층 하면의 노출된 영역에 솔더볼을 형성하는 단계(h-3) 및 상기 솔더볼이 노출되도록 상기 패시배이션층 하면을 제2인캡슐란트로 제2인캡슐레이션하는 단계(h-4)를 포함할 수 있다.
본 발명에 따른 반도체 패키지는 기판, 상기 기판 상면에 위치하며, 상기 기판에 대해 경사를 갖는 경사면을 구비한 지지부재, 상기 지지부재의 경사면에 일면이 지지되며 일측에 형성된 도전성 범프를 통해 상기 기판과 전기적으로 연결되는 제1반도체 다이, 상기 제1반도체 다이의 타면에 일면이 지지되며 일측에 형성된 도전성 범프를 통해 상기 기판과 전기적으로 연결되는 제2반도체 다이를 포함하는 반도체 다이 조립체 및 상기 반도체 다이 조립체 및 지지부재의 외주면을 인캡슐레이션하는 인캡슐란트를 포함한다.
상기 제1반도체 다이의 타면 및 상기 제2반도체 다이의 타면 각각에는 접착필름이 형성될 수 있다.
상기 기판은 인쇄 회로 기판일 수 있다.
상기 기판은 재배선층 및 상기 재배선층을 보호하는 패시배이션층을 포함하여 형성될 수 있다.
상기 패시배이션층 하면을 제2인캡슐레이션하는 제2인캡슐란트를 더 포함할 수 있다.
상기 패시배이션층 하면에 형성되며, 상기 제 2 인캡슐란트 외부로 노출되는 솔더볼을 더 포함할 수 있다.
상기 지지부재는 테프론 또는 유리로 구성될 수 있다.
본 발명에 따른 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지는 두께 변화없이 다수의 반도체 다이를 적층 할 수 있다.
또한, 본 발명에 따른 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지는 제조 원가를 절감할 수 있다.
또한, 본 발명에 따른 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지는 우수한 열 방출을 야기할 수 있다.
도 1은 본 발명의 일 실시예 및 다른 실시예에 따른 반도체 패키지 제조 방법을 도시한 순서도이다.
도 2 내지 도 16은 본 발명의 일 실시예 및 다른 실시예에 따른 반도체 패키지 제조 방법 중 반도체 다이 조립체 제조 방법을 순차적으로 도시한 부분 단면도이다.
도 17 내지 도 22는 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 순차적으로 도시한 부분 단면도이다.
도 23 내지 도 34는 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법을 순차적으로 도시한 부분 단면도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 더불어, 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 더욱이, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 단계, 동작, 부재, 요소, 수치 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 단계, 동작, 부재, 요소, 수치 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
다음은 도 1 내지 도 22를 참조하여, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지를 설명한다.
도 1은 본 발명의 일 실시예 및 다른 실시예에 따른 반도체 패키지 제조 방법을 도시한 순서도이고, 도 2 내지 도 16은 본 발명의 일 실시예 및 다른 실시예에 따른 반도체 패키지 제조 방법 중 반도체 다이 조립체 제조 방법을 순차적으로 도시한 부분 단면도이고, 도 17 내지 도 22는 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법을 순차적으로 도시한 부분 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 제조 방법은 제 1 반도체 다이를 준비하는 단계(S10), 반도체 다이 조립체를 형성하는 단계(S20), 반도체 다이 조립체를 회전하는 단계(S30), 기판을 준비하는 단계(S40), 반도체 다이 조립체를 이송하는 단계(S50), 반도체 다이 조립체를 배치하는 단계(S60), 리플로우하는 단계(S70), 인캡슐레이션하는 단계(S80) 및 솔더볼을 부착하는 단계(S90)를 포함한다.
우선, 도 2에 도시된 바와 같이, 반도체 다이를 준비하는 단계(S10)에서는 상면으로 다수의 본드패드(112)가 형성된 제1웨이퍼(111)에 격자형으로 다수의 도전성 범프(114)가 형성된다. 여기서, 상기 도전성 범프(114)는 납/주석(Pb/Sn), 납없는 주석(Leadless Sn) 등의 금속재료 및 그 등가물 중 선택된 어느 하나를 이용하여 형성할 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
여기서, 상기 도전성 범프(114)는 본드패드(112) 상에 도전성의 필러(113)를 통해 직접 연결될 수 도 있으며, 재배선층(RDL, Re-Distribution Layer)(112a)을 통해 본드패드(112)와 전기적으로 연결될 수도 있다. 즉, 본 발명에서 상기 도전성 범프(114)가 제1웨이퍼(111)의 일측으로 줄지어 형성되면 되므로, 상기 도전성 범프(114)와 본드패드(112)의 전기적 연결관계를 한정하는 것은 아니다.
도 3을 참조하면, 상기 제1웨이퍼(111)의 상면에는 패시배이션층(115)이 형성되어 외부로부터 제1웨이퍼(111)를 보호한다. 여기서, 상기 패시배이션층(115)은 산화막, 질화막 및 폴리이미드 또는 그 등가물 중 선택되는 어느 하나의 절연성 물질로 형성될 수 있다. 또한, 패시배이션층(115)은 화학적 증착 또는 이에 등가인 어느 하나의 방법에 의해 형성될 수 있다. 하지만, 이러한 물질 및 방법으로 본 발명의 패시배이션층(115)을 한정하는 것은 아니다.
도 4는 도 3의 A-A'선의 단면도이다. 상술한 바와 같이 상기 제1웨이퍼(111)의 상면에는 패시배이션층(115)이 형성되며, 패시배이션층(115)의 일부 영역에는 본드패드(112)와 전기적으로 연결된 필러(113) 및 도전성 범프(114)가 외부로 노출된다.
이후, 도 5 내지 도 6을 참조하면, 제1웨이퍼(111)의 상부에는 백그라인딩 테이프(116)가 부착된 후, 제1웨이퍼(111)의 하면을 일정 두께만큼 그라인딩하여 불필요한 부분을 제거한다. 여기서, 그라인딩 공정은 예를 들면 다이아몬드 그라인더 및 그 등가물을 이용하여 수행할 수 있으며, 본 발명에서 상기 그라인딩 방법을 한정하는 것은 아니다.
이후, 도 7 내지 도 10을 참조하면, 제1웨이퍼(111)의 상부에서 백그라인딩 테이프(116)가 제거되고, 마운트 테이프(117)가 부착된다. 또한, 제1웨이퍼(111)의 하면에는 접착 필름(118)이 부착된다. 이후, 접착 필름(118)이 부착된 면부터 소잉홈(119)이 형성되도록 제1웨이퍼(111)를 소잉하여, 반도체 다이를 낱개로 분리한다. 여기서, 소잉홈(119)은 기계적 소잉 장비(예를 들면, 블레이드) 혹은 레이저 장비를 통해 연속적인 라인으로 형성되는 것이 바람직하다. 이후, 마운트 테이프(117)는 제거되고 반도체 다이는 낱개로 분리된다.
이후, 반도체 다이 조립체를 형성하는 단계(S20)에서는 도 11 내지 도 12를 참조하면, 일면이 평평한 플레이트(P) 상에 제1반도체 다이(110), 제2반도체 다이(120), 제3반도체 다이(130) 및 제4반도체 다이(140)를 순서대로 적층 하여, 반도체 다이 조립체(100)를 형성한다. 여기서, 본 발명에서 설명의 편의를 위하여, 반도체 다이 조립체(100)는 반도체 다이가 4개로 형성됨을 도시하였으나, 본 발명에서 반도체 다이의 개수를 한정하는 것은 아니다.
우선, 제1반도체 다이(110)를 플레이트(P) 상에 접착 필름(118)을 통해 적층하고, 제1반도체 다이(110)의 도전성 범프(114)가 형성된 일측으로부터 수평방향에서 어긋나는 위치에 제2반도체 다이(120)를 적층 한다. 또한, 제2반도체 다이(210)의 도전성 범프가 형성된 일측으로부터 수평방향에서 어긋나는 위치에 제3반도체 다이(130)를 적층 한다. 물론, 제4반도체 다이(140)도 이와 같은 방법으로 적층 한다. 따라서, 도 12에 도시된 바와 같이, 계단형의 상면 단차(101) 및 하면 단차(102)가 형성되도록 반도체 다이 조립체(100)가 형성된다.
이후, 도 13을 참조하면, 반도체 다이 조립체를 회전하는 단계(S30)는 반도체 다이 조립체(100)의 최상면, 즉, 제4반도체 다이(140)의 상면을 제1픽업툴(1)로 픽업한다. 여기서, 제1픽업툴(1)은 제4반도체 다이(140)의 상면을 픽업하도록 일측에 평평한 면을 가지며, 타측은 진공 장치(미도시)에 연결되어 진공 흡입력으로 반도체 다이 조립체(100)를 픽업한다.
이후, 도 14 내지 도 15를 참조하면, 제1픽업툴(1)은 반도체 다이 조립체(100)가 지면으로부터 소정각도(θ)로 기울기를 갖도록 회전한다. 따라서, 각 반도체 다이(110, 120, 130, 140)의 도전성 범프는 모두 하부를 향하고, 하면 단차(102)가 상부를 향하도록 배치된다.
이후, 제2픽업툴(2)은 상기 반도체 다이 조립체(100)의 하면 단차(102)를 픽업한다. 여기서, 제2픽업툴(2)은 반도체 다이 조립체(100)의 하면 단차(102)를 픽업하도록 일측에 상기 하면 단차(102)에 대응되는 형상의 돌출부를 가지며, 타측은 진공 장치(미도시)에 연결되어 진공 흡입력으로 반도체 다이 조립체(100)를 픽업한다. 물론 제2픽업툴(2)에서 반도체 다이 조립체(100) 픽업이 진행된 후, 제1픽업툴(1)의 흡입력은 제거된다.
도 17을 참조하면, 기판을 준비하는 단계(S40)에서는 인쇄 회로 기판(PCB)(150)의 상면에 상기 반도체 다이 조립체(100)의 도전성 범프(114)에 대응 되는 개수 및 대응되는 위치에 도전성 패턴(151)이 형성된다. 또한, 인쇄 회로 기판(150)의 상면에 상기 소정각도(θ)의 기울기에 대응되는 경사면(161)을 갖는 지지부재(160)를 배치한다. 여기서, 상기 지지부재(160)는 일측에 상기 경사면(161)에 대응되는 형상의 경사면을 가지며, 타측은 진공 장치(미도시)에 연결되는 제3픽업툴(3)에 의하여 흡착, 이송된다. 여기서, 상기 지지부재(160)는 후술할 리플로우 공정의 공정 온도(예를 들면, 260~270℃)에 견딜 수 있는 재질로 구성되며, 후에 부착될 반도체 다이 조립체(100)에서 발생하는 열을 용이하게 방출하기 위해, 열 전도성이 좋은 재질인 테프론 혹은 유리로 구성되는 것이 바람직하다. 따라서, 지지부재(160)에 지지된 반도체 다이 조립체(100)에서 발생하는 열이 지지부재(160)를 통해 기판으로 용이하게 방출될 수 있다.
이후, 반도체 다이 조립체를 이송하는 단계(S50)에서는 상기 제2픽업툴(2)에 의하여, 반도체 다이 조립체(100)는 인쇄 회로 기판(150)의 상부로 이송된다. 여기서, 도 16을 참조하면, 상기 반도체 다이 조립체(100)의 도전성 범프에는 플럭스(F)가 디핑된다.
이후, 도 18을 참조하면, 반도체 다이 조립체를 배치하는 단계(S60)에서는 상기 제2픽업툴(2)에 의하여 이송된 상기 반도체 다이 조립체(100)를 인쇄 회로 기판(PCB)(150) 상에 안착 되어 배치한다. 여기서, 상기 제1반도체 다이(110)의 상면은 지지부재(160)의 경사면(161)에 지지되며, 반도체 다이 조립체(100)의 각 도전성 범프(114)는 도전성 패턴(151)에 전기적으로 연결되도록 배치된다. 따라서, 기판(150)상에 다수의 반도체 다이가 연속적으로 적층되어도 수직방향의 길이는 증가하지 않고, 단지 수평방향의 너비가 반도체 다이의 높이만큼 증가하므로, 기판(150)의 너비에 대응되는 만큼의 반도체 다이를 제한 없이 적층 하는 것이 가능하다.
이후, 도 19를 참조하면, 리플로우하는 단계(S70)에서는 플럭스(F)가 디핑된 도전선 범프(114)가 컨베이어 형태의 이동수단을 구비한 챔버를 통과하게 한다. 상기 챔버의 입구부분에서는 도전성 범프(114)가 용융된 정도의 고온(예를 들면, 260~270℃)을 가하고, 이후, 서서히 온도를 낮추어 가면서 도전성 범프(114)가 융착, 경화되도록 한다. 따라서, 반도체 다이 조립체(100)가 인쇄 회로 기판(150)에 접합 될 수 있다.
이후, 도 20을 참조하면, 인캡슐레이션하는 단계(S80)에서는 도전성 범프(114)로 접합하고 있는 반도체 다이 조립체(100)와 인쇄 회로 기판(150) 사이의 공간에는 언더필(170)이 충진 후 경화되는 것이 바람직하다. 상기 언더필(170)은 반도체 패키지 제조 공정상에서 발생되는 기계적 충격 및 부식과 같은 외부의 영향으로부터 범프 접합부를 보호한다. 여기서, 상기 언더필(170)은 에폭시, 열가소성 재료, 열경화성 재료, 폴리이미드, 폴리우레탄, 폴리머릭 재료, 필링 된 에폭시, 필링 된 열가소성 재료, 필링 된 열경화성 재료, 필링 된 폴리이미드, 필링 된 폴리우레탄, 필링 된 폴리머릭 재료, 플럭싱 언더필 및 그 등가물 중 선택된 어느 하나로 형성할 수 있으나, 본 발명에서, 그 재질을 한정하는 것은 아니다.
이후, 도 21을 참조하면 상기 반도체 다이 조립체(100) 및 지지부재(160)의 외주면을 인캡슐란트(180)로 인캡슐레이션한다. 상기 인캡슐란트(180)는 상기 반도체 다이 조립체(100) 및 지지부재(160)를 완전히 봉지하여 이들이 외부의 충격 및 산화로부터 손상되지 않도록 보호한다. 여기서, 상기 인캡슐란트(180)는 몰드를 통하여 인캡슐레이션을 수행하는 에폭시 컴파운드, 디스펜서를 통하여 인캡슐레이션을 수행하는 액상 봉지재 및 그 등가물 중 선택된 어느 하나일 수 있으나, 본 발명에서 인캡슐란트(180)의 재질을 한정하는 것은 아니다.
이후, 도 22를 참조하면, 솔더볼을 부착하는 단계(S90)에서는 인쇄 회로 기판(150)의 하면에 적어도 하나의 솔더볼(190)을 각각 부착하여, 본 발명의 일 실시예에 따른 반도체 패키지를 제조한다.
다음은 도 1 및 도 23 내지 도 34를 참조하여, 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지를 설명한다.
도 23 내지 도 34는 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법을 순차적으로 도시한 부분 단면도이다.
다시, 도 1을 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법 중 제 1 반도체 다이를 준비하는 단계(S10), 반도체 다이 조립체를 형성하는 단계(S20), 반도체 다이 조립체를 회전하는 단계(S30), 기판을 준비하는 단계(S40), 반도체 다이 조립체를 이송하는 단계(S50), 반도체 다이 조립체를 배치하는 단계(S60), 리플로우하는 단계(S70), 인캡슐레이션하는 단계(S80) 및 솔더볼을 부착하는 단계(S90)를 포함한다.
즉, 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법은 일 실시예에 따른 반도체 패키지 제조 방법과 동일하다. 다만, 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법 중 기판을 준비하는 단계(S40), 반도체 다이 조립체를 이송하는 단계(S50), 반도체 다이 조립체를 배치하는 단계(S60), 리플로우하는 단계(S70), 인캡슐레이션하는 단계(S80) 및 솔더볼을 부착하는 단계(S90)가 일 실시예에 따른 반도체 패키지 제조 방법과 상이하므로, 이하에서는 상기 단계들(S40~S90)을 중점으로 설명한다.
도 23을 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지 제조 방법 중 기판을 준비하는 단계(S40)는 기판(250)을 제 2웨이퍼(251) 상에 재배선층(253) 및 상기 재배선층을 보호하며 상기 재배선층(253) 상면의 일부 영역이 외부로 노출되도록 형성된 패시배이션층(252)으로 구성한다. 기판(250)을 준비하는 방법은 좀더 명확히 제 2웨이퍼(251)의 상면에 제1패시배이션층(미도시)을 형성하고, 제1 패시배이션층 상에 재배선층(253)을 형성한 후, 재배선층(253)을 덮도록 제2패시배이션층(미도시)을 형성한다. 산화막, 질화막 및 폴리이미드 또는 그 등가물 중 선택되는 어느 하나의 절연성 물질로 형성될 수 있다. 또한, 패시배이션층(252)은 화학적 증착 또는 이에 등가인 어느 하나의 방법에 의해 형성될 수 있다. 하지만, 이러한 물질 및 방법으로 본 발명의 패시배이션층(252)을 한정하는 것은 아니다. 또한, 상기 재배선층(253)은 구리(Cu), 금(Au), 은(Ag), 니켈(Ni) 또는 그 등가물로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
이후, 재배선층(253) 상면의 노출된 영역에는 UBM(Under Bump Metallurgy)(254)이 형성된다. 여기서, 상기 UBM(220)은 구리(Cu), 금(Au), 은(Ag), 니켈(Ni) 또는 그 등가물로 형성될 수 있으나, 본 발명에서 그 재질을 한정하는 것은 아니다.
이후, 도 24를 참조하면, 제3픽업툴(3)이 소정각도(θ)의 기울기에 대응되는 경사면(161)을 갖는 지지부재(160)를 이송하여, 패시배이션층(252) 상면에 이격된 다수개의 지지부재(160)를 배치한다. 여기서, 상기 지지부재(160)는 일측에 상기 경사면(161)에 대응되는 형상의 경사면을 가지며, 타측은 진공 장치(미도시)에 연결되는 제3픽업툴(3)에 의하여 흡착, 이송된다. 여기서, 상기 지지부재(160)는 후술할 리플로우 공정의 공정 온도(예를 들면, 260~270℃)에 견딜 수 있는 재질로 구성되며, 후에 부착될 반도체 다이 조립체(100)에서 발생하는 열을 용이하게 방출하기 위해, 열 전도성이 좋은 재질인 테프론 혹은 유리로 구성되는 것이 바람직하다.
이후, 도 25를 참조하면, 반도체 다이 조립체를 이송하는 단계(S50) 및 반도체 다이 조립체를 배치하는 단계(S60)는 제2픽업툴(2)이 소정각도(θ)의 기울기로 회전된 반도체 다이 조립체(100)를 이송하여, 상기 기판(250)상에 다수 개 배치한다. 여기서, 상기 제1반도체 다이(110)의 상면은 지지부재(160)의 경사면(161)에 지지되며, 반도체 다이 조립체(100)의 각 도전성 범프(114)는 UBM(254)에 전기적으로 연결되도록 각각 배치된다. 물론 상기 반도체 다이 조립체(100)의 각 도전성 범프(114)에는 플럭스(F)가 디핑되어 있다.
이후, 도 26을 참조하면, 리플로우하는 단계(S70)에서는 플럭스(F)가 디핑된 도전선 범프(114)가 컨베이어 형태의 이동수단을 구비한 챔버를 통과하게 한다. 상기 챔버의 입구부분에서는 도전성 범프(114)가 용융된 정도의 고온(예를 들면, 260~270℃)을 가하고, 이후, 서서히 온도를 낮추어 가면서 도전성 범프(114)가 융착, 경화되도록 한다. 따라서, 반도체 다이 조립체(100)가 기판(250)에 접합 될 수 있다.
이후, 도 27을 참조하면, 인캡슐레이션하는 단계(S80)에서는 도전성 범프(114)로 접합하고 있는 반도체 다이 조립체(100)와 기판(250) 사이의 공간에는 언더필(170)이 충진 후 경화되는 것이 바람직하다. 상기 언더필(170)은 반도체 패키지 제조 공정상에서 발생되는 기계적 충격 및 부식과 같은 외부의 영향으로부터 범프 접합부를 보호한다.
이후, 도 28을 참조하면 상기 반도체 다이 조립체(100) 및 지지부재(160)의 외주면을 제1인캡슐란트(180)로 제1인캡슐레이션한다. 상기 제1인캡슐란트(180)는 상기 반도체 다이 조립체(100) 및 지지부재(160)를 완전히 봉지하여 이들이 외부의 충격 및 산화로부터 손상되지 않도록 보호한다.
이후, 도 29를 참조하면, 솔더볼을 부착하는 단계(S90)는 상기 제1인캡슐란트(180)의 상면에 백그라인딩 테이프(181)가 부착된 후, 제2웨이퍼(251)의 하면을 일정 두께만큼 그라인딩하여 불필요한 부분을 제거한다. 여기서, 그라인딩 공정은 예를 들면 다이아몬드 그라인더 및 그 등가물을 이용하여 수행할 수 있으며, 본 발명에서 상기 그라인딩 방법을 한정하는 것은 아니다.
이후, 도 30 내지 도 31을 참조하면, 패시배이션층(252)의 하부에 남아 있는 제2웨이퍼(251)는 식각 공정을 통해 제거되고, 재배선층(253) 하면의 일부 영역이 외부로 노출된다.
이후, 도 32를 참조하면, 재배선층(253) 하면의 노출된 영역에는 솔더볼(190)이 부착된다. 물론, 재배선층(253) 하면의 노출된 영역에는 별도의 UBM(미도시)이 형성되는 것도 가능하다.
이후, 도 33을 참조하면, 패시배이션층(252) 하면에는 솔더볼(190)이 노출되는 높이의 제2인캡슐란트(183)로 제2인캡슐레이션을 행한다.
이후, 도 34를 참조하면, 제2인캡슐란트(183)의 하면에는 마운트 테이프(117)가 부착되고, 소잉홈(185)이 형성되도록 소잉하여, 반도체 패키지를 낱개로 분리한다. 여기서, 소잉홈(185)은 기계적 소잉 장비(예를 들면, 블레이드) 혹은 레이저 장비를 통해 연속적인 라인으로 형성되는 것이 바람직하다. 이후, 마운트 테이프(117)는 제거되고 본 발명의 다른 실시예에 따른 반도체 패키지가 낱개로 분리, 형성된다.
본 발명은 상기 실시예들에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정, 변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
100; 반도체 다이 조립체 110, 120, 130, 140; 반도체 다이
160; 지지부재 161; 경사면
150; 인쇄 회로 기판 250; 기판

Claims (30)

  1. 상면 일측에 도전성 범프가 형성된 적어도 하나의 반도체 다이를 준비하는 단계(A);
    상기 반도체 다이를 수평 방향에서 어긋나도록 적층 하여 반도체 다이 조립체를 형성하는 단계(B);
    상기 반도체 다이 조립체의 상면을 픽업하여, 상기 도전성 범프가 하부로 향하고, 상기 반도체 다이 조립체가 경사를 갖도록 회전하는 단계(C);
    적어도 하나의 도전성 패턴 및 상기 반도체 다이 조립체의 경사에 대응되는 경사면을 갖는 지지부재를 상면에 배치하는 기판을 준비하는 단계(D);
    상기 지지부재의 경사면이 상기 반도체 다이 조립체의 경사를 지지하고, 상기 반도체 다이 조립체의 도전성 범프가 상기 기판의 도전성 패턴에 연결되도록 상기 반도체 다이 조립체를 상기 기판에 배치하는 단계(E);
    리플로우 공정을 수행하는 단계(F); 및
    상기 반도체 다이 조립체 및 지지부재의 외주면을 인캡슐란트로 인캡슐레이션하는 단계(G); 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  2. 제 1항에 있어서,
    상기 기판은 인쇄 회로 기판인 것을 특징으로 하는 반도체 패키지 제조 방법.
  3. 제 1항에 있어서,
    상기 (A)단계는
    웨이퍼 상면에 다수의 도전성 범프를 격자형으로 형성하는 단계(A-1);
    상기 웨이퍼의 하면을 그라인딩하는 단계(A-2);
    상기 웨이퍼의 상면에 마운트 테이프를 형성하고, 상기 웨이퍼의 하면에 접착 필름을 형성하는 단계(A-3);
    상기 웨이퍼를 소잉하는 단계(A-4); 및
    상기 마운트 테이프를 제거하는 단계(A-5); 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  4. 제 3항에 있어서,
    상기 (A-1)단계에서
    상기 다수의 도전성 범프는 상기 웨이퍼의 본드패드에 전기적으로 연결되도록 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  5. 제 4항에 있어서,
    상기 (A-1)단계에서
    상기 다수의 도전성 범프 중 일부는 상기 웨이퍼의 본드패드에 필러를 통하여 직접 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  6. 제 4항에 있어서,
    상기 (A-1)단계에서
    상기 다수의 도전성 범프 중 일부의 도전성 범프는 상기 웨이퍼의 본드패드와 재배선층을 통하여 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 제 1항에 있어서,
    상기 (E)단계에서,
    상기 반도체 다이 조립체의 도전성 범프에는 플럭스가 디핑되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 제 1항에 있어서,
    상기 (F)단계에서,
    상기 리플로우 공정 후,
    상기 반도체 다이 조립체의 도전성 범프와 상기 기판 사이에는 언더필이 충진 후 경화되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  9. 제 1항에 있어서,
    상기 (C)단계 및 (E)단계에서,
    상기 반도체 다이 조립체는 진공 흡착을 통해 픽업되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  10. 제 1항에 있어서,
    상기 지지부재는 테프론 또는 유리로 구성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  11. 제 1항에 있어서,
    상기 (C)단계에서,
    상기 반도체 다이 조립체는 계단형의 형상을 갖도록 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  12. 제 1웨이퍼 상면 일측에 도전성 범프가 형성된 적어도 하나의 반도체 다이를 준비하는 단계(a);
    상기 반도체 다이를 수평 방향에서 어긋나도록 적층 하여 반도체 다이 조립체를 형성하는 단계(b);
    상기 반도체 다이 조립체의 상면을 픽업하여, 상기 도전성 범프가 하부를 향하고, 상기 반도체 다이 조립체가 경사를 갖도록 회전하는 단계(c);
    제 2웨이퍼 상에 재배선층 및 상기 재배선층을 보호하며 상기 재배선층 상면의 일부 영역이 외부로 노출되도록 패시배이션층을 형성하고, 상기 반도체 다이 조립체의 경사에 대응되는 경사면을 갖는 지지부재를 상기 패시배이션층 상면에 배치하는 기판을 준비하는 단계(d);
    상기 지지부재의 경사면이 상기 반도체 다이 조립체의 경사를 지지하고, 상기 반도체 다이 조립체의 도전성 범프가 상기 재배선층 상면의 노출된 영역에 연결되도록 상기 반도체 다이 조립체를 상기 기판에 배치하는 단계(e);
    리플로우 공정을 수행하는 단계(f); 및
    상기 반도체 다이 조립체 및 지지부재의 외주면을 제1인캡슐란트로 제1인캡슐레이션하는 단계(g); 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  13. 제 12항에 있어서,
    상기 (a)단계는
    제1웨이퍼 상면에 다수의 도전성 범프를 격자형으로 형성하는 단계(a-1);
    상기 제1웨이퍼의 하면을 그라인딩하는 단계(a-2);
    상기 제1웨이퍼의 상면에 마운트 테이프를 형성하고, 상기 제1웨이퍼의 하면에 접착 필름을 형성하는 단계(a-3);
    상기 제1웨이퍼를 소잉하는 단계(a-4); 및
    상기 마운트 테이프를 제거하는 단계(a-5); 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  14. 제 13항에 있어서,
    상기 (a-1)단계에서
    상기 다수의 도전성 범프는 상기 제1웨이퍼의 본드패드에 전기적으로 연결되도록 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  15. 제 14항에 있어서,
    상기 (a-1)단계에서
    상기 다수의 도전성 범프 중 일부의 도전성 범프는 상기 제1웨이퍼의 본드패드에 필러를 통하여 직접 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  16. 제 14항에 있어서,
    상기 (a-1)단계에서
    상기 다수의 도전성 범프 중 일부는 상기 제1웨이퍼의 본드패드와 재배선층을 통하여 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 제 12항에 있어서,
    상기 (d)단계에서,
    상기 재배선층 상면의 노출된 영역에는 UBM(Under Bump Metallurgy)이 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  18. 제 12항에 있어서,
    상기 (e)단계에서,
    상기 반도체 다이 조립체의 도전성 범프에는 플럭스가 디핑되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  19. 제 12항에 있어서,
    상기 (f)단계에서,
    상기 리플로우 공정 후,
    상기 반도체 다이 조립체의 도전성 범프와 상기 기판 사이에는 언더필이 충진 후 경화되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  20. 제 12항에 있어서,
    상기 (c)단계 및 (e)단계에서,
    상기 반도체 다이 조립체는 진공 흡착을 통해 픽업되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  21. 제 12항에 있어서,
    상기 지지부재는 테프론 또는 유리로 구성되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  22. 제 12항에 있어서,
    상기 재배선층 하면의 일부 영역을 외부로 노출시키고, 상기 재배선층 하면의 노출된 영역에 솔더볼을 형성하는 단계(h)를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  23. 제 22항에 있어서,
    상기 (h)단계는
    상기 제2웨이퍼의 하면을 그라인딩하는 단계(h-1);
    상기 제2웨이퍼의 하면을 식각하여, 상기 재배선층 하면의 일부 영역을 외부로 노출시키는 단계(h-2);
    상기 재배선층 하면의 노출된 영역에 솔더볼을 형성하는 단계(h-3); 및
    상기 솔더볼이 노출되도록 상기 패시배이션층 하면을 제2인캡슐란트로 제2인캡슐레이션하는 단계(h-4); 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  24. 기판;
    상기 기판 상면에 위치하며, 상기 기판에 대해 경사를 갖는 경사면을 구비한 지지부재;
    상기 지지부재의 경사면에 일면이 지지되며 일측에 형성된 도전성 범프를 통해 상기 기판과 전기적으로 연결되는 제1반도체 다이, 상기 제1반도체 다이의 타면에 일면이 지지되며 일측에 형성된 도전성 범프를 통해 상기 기판과 전기적으로 연결되는 제2반도체 다이를 포함하는 반도체 다이 조립체; 및
    상기 반도체 다이 조립체 및 지지부재의 외주면을 인캡슐레이션하는 인캡슐란트; 를 포함하는 것을 특징으로 하는 반도체 패키지.
  25. 제 24항에 있어서,
    상기 제1반도체 다이의 타면 및 상기 제2반도체 다이의 타면 각각에는 접착필름이 형성된 것을 특징으로 하는 반도체 패키지.
  26. 제 24항에 있어서,
    상기 기판은 인쇄 회로 기판인 것을 특징으로 하는 반도체 패키지.
  27. 제 25항에 있어서,
    상기 기판은 재배선층 및 상기 재배선층을 보호하는 패시배이션층을 포함하여 형성되는 것을 특징으로 하는 반도체 패키지.
  28. 제 27항에 있어서,
    상기 패시배이션층 하면을 제2인캡슐레이션하는 제2인캡슐란트를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  29. 제 28항에 있어서,
    상기 패시배이션층 하면에 형성되며, 상기 제 2 인캡슐란트 외부로 노출되는 솔더볼을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  30. 제 24항에 있어서,
    상기 지지부재는 테프론 또는 유리로 구성되는 것을 특징으로 하는 반도체 패키지.
KR20130109150A 2013-09-11 2013-09-11 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지 KR101488617B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130109150A KR101488617B1 (ko) 2013-09-11 2013-09-11 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130109150A KR101488617B1 (ko) 2013-09-11 2013-09-11 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101488617B1 true KR101488617B1 (ko) 2015-01-30

Family

ID=52593199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130109150A KR101488617B1 (ko) 2013-09-11 2013-09-11 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101488617B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933109A (zh) * 2017-05-27 2018-12-04 晟碟信息科技（上海）有限公司 成角度的裸芯的半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043945A (ko) * 2007-10-30 2009-05-07 주식회사 하이닉스반도체 스택 패키지
KR20110134690A (ko) * 2010-06-09 2011-12-15 주식회사 하이닉스반도체 스택 패키지 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043945A (ko) * 2007-10-30 2009-05-07 주식회사 하이닉스반도체 스택 패키지
KR20110134690A (ko) * 2010-06-09 2011-12-15 주식회사 하이닉스반도체 스택 패키지 및 이의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933109A (zh) * 2017-05-27 2018-12-04 晟碟信息科技（上海）有限公司 成角度的裸芯的半导体器件
KR20180129616A (ko) * 2017-05-27 2018-12-05 샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드 각도를 이루는 다이 반도체 장치
KR102033851B1 (ko) * 2017-05-27 2019-10-17 샌디스크 인포메이션 테크놀로지 (상하이) 컴퍼니, 리미티드 각도를 이루는 다이 반도체 장치
US10490529B2 (en) 2017-05-27 2019-11-26 Sandisk Information Technology (Shanghai) Co., Ltd. Angled die semiconductor device

Similar Documents

Publication Publication Date Title
TWI819767B (zh) 半導體封裝以及製造其之方法
US9818721B2 (en) Semiconductor device and manufacturing method thereof
KR101514137B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
KR101579673B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US11508712B2 (en) Method of manufacturing a package-on-package type semiconductor package
US11676906B2 (en) Chip package and manufacturing method thereof
TW201423851A (zh) 形成具有垂直互連單元的低輪廓扇出封裝的半導體裝置及方法
US11569156B2 (en) Semiconductor device, electronic device including the same, and manufacturing method thereof
US20130341774A1 (en) Semiconductor package and method of fabricating the same
KR101651362B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
KR20150081161A (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
KR101488617B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
CN111883506A (zh) 电子封装件及其承载基板与制法
US20180076172A1 (en) Semiconductor device and manufacturing method thereof
US20220359357A1 (en) Semiconductor device, electronic device including the same, and manufacturing method thereof
KR101685849B1 (ko) 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈
KR101612220B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
TW201523802A (zh) 在半導體封裝中使用標準化載體的半導體裝置及方法
KR20150046991A (ko) 반도체 패키지 모듈 제조 방법 및 이를 이용한 반도체 패키지 모듈
CN104051393A (zh) 具有高支护外围焊料凸块的晶片级封装器件
TW202407917A (zh) 半導體封裝以及製造其之方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 6