KR20110123456A - 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법 - Google Patents

경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법 Download PDF

Info

Publication number
KR20110123456A
KR20110123456A KR1020100042954A KR20100042954A KR20110123456A KR 20110123456 A KR20110123456 A KR 20110123456A KR 1020100042954 A KR1020100042954 A KR 1020100042954A KR 20100042954 A KR20100042954 A KR 20100042954A KR 20110123456 A KR20110123456 A KR 20110123456A
Authority
KR
South Korea
Prior art keywords
chip
inclined conductive
conductive bumps
pad
conductive bump
Prior art date
Application number
KR1020100042954A
Other languages
English (en)
Other versions
KR101147115B1 (ko
Inventor
유중돈
김선락
박아영
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020100042954A priority Critical patent/KR101147115B1/ko
Publication of KR20110123456A publication Critical patent/KR20110123456A/ko
Application granted granted Critical
Publication of KR101147115B1 publication Critical patent/KR101147115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H01L2224/17055—Bump connectors having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

이 발명은 표면에 일정한 각도로 경사진 전도성 범프를 갖는 칩에 관한 것이다. 이 발명은 경사진 전도성 범프가 접합 과정에서 압력에 의해 일정한 방향으로 변형됨에 따라 전도성 범프 간의 전기적 단락을 방지하고, 변형된 전도성 범프의 탄성 복원력에 의해 전기적인 접촉을 유지하며, 경사진 전도성 범프를 웨이퍼 레벨(상태)에서 가공함에 따라 생산성이 높은 장점이 있다.

Description

경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법{CHIP COMPRISING INCLINED CONDUCTIVE BUMP AND ITS FABRICATION METHOD AND ELECTRONIC APPLICATION HAVING THE SAME AND ITS FABRICATION METHOD}
이 발명은 경사진 전도성 범프를 갖는 칩 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 경사진 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 경사진 전도성 범프를 보다 효율적으로 제조할 수 있어 생산성을 향상시킬 수 있는 경사진 전도성 범프를 갖는 칩 및 그 제조방법에 관한 것이다. 또한, 이 발명은 상기의 경사진 전도성 범프를 갖는 칩을 기판에 접합하여 구성한 전자부품 및 그 제조방법에 관한 것이기도 하다.
접착제를 이용하여 전자부품을 접합함에 있어서는 이방성 전도 필름(Anisotropic Conductive Film, 이하 ACF)이 사용되고 있다. ACF는 직경이 3~5㎛인 미세한 전도성 입자가 접착제 필름의 내부에 균일하게 분포된 구조를 갖는다. 전도성 입자는 구형 폴리머의 표면에 니켈과 금으로 구성된 금속층이 코팅된 구조로서, 주로 열과 압력을 가하는 열압착 방법으로 접합된다. 한편, 전도성 입자는 접합시에 전자부품과 기판의 전극 역할을 하는 돌출된 금속패드(pad) 사이에 밀착되어 전기적 연결부를 형성한다. ACF는 접착제를 이용하여 접합하기 때문에, 디스플레이, 통신 장비, 반도체 칩 등과 같은 다양한 전자제품의 저온 접합에 널리 사용되고 있다.
그런데, 최근 전자부품의 패드 사이의 간격이 감소하면서 불균일하게 분포된 ACF의 전도성 입자에 의해 패드 사이에 전기적 단락이 발생하거나, 패드에 압착된 전도성 입자의 개수가 일정하지 않음에 따라 전기 전도도가 불균일한 문제점이 발생하고 있다. 이러한 ACF의 문제점은 접합과정에서 압력이 가해지면 접착제 내부에 분포된 전도성 입자들이 이동하기 때문에 발생한다.
ACF의 문제점을 보완하기 위하여 전도성 입자와 유사한 구조의 전도성 폴리머 범프를 칩의 패드에 고정시키는 방법들이 제안되었으며, 이와 같은 방법에 의해 폴리머 범프가 칩의 패드에 고정되면 접합과정에서 폴리머 범프가 이동하지 않고 전기 전도도가 일정하며, 저항을 비교적 정확하게 예측할 수 있다는 장점이 있다.
미국특허 제5,578,527호의 "Connection construction and method of manufacturing the same", 미국특허 제5,707,902호의 "Composite bump structure and methods of fabrication", 미국특허 제5,508,228호의 "Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and method for forming same", 미국특허 제5,783,465호의 "Compliant bump technology"에는, 칩의 패드에 하나의 폴리머 범프를 형성하고 폴리머 범프의 표면에 금속층을 코팅한 범프 구조가 개시되어 있다. 그리고, 미국특허 제6,972,490호의 "Bonding structure with compliant bumps"에는 폴리머 범프의 균열을 방지하기 위하여 스토퍼(stopper)를 설치하는 구조가 개시되어 있다. 또한, 연구논문 "A new anisotropic conductive film with arrayed conductive particles, IEEE, 1996"과, "Development of 0.025mm pitch anisotropic conductive film, IEEE, 1999"과, "Development of wafer level anisotropic conductive film for flip-chip interconnection, IEEE, 2004"에서는 전기도금을 이용하여 만든 금속과 수직으로 된 금속 범프를 제안하고 있다. 한편, 기술보고서(Technology News Line, No.24, 2007년 11월)에는 Seiko-Epson사에서 개발한 칩의 패드 주위에 스트립 형상의 전도성 폴리머 범프인 레진 코어드 범프(resin cored bump)를 제조하는 방법에 대해 공개되어 있다.
그러나 상기의 특허문헌 및 기술문헌의 방법들은, 칩의 패드 표면에 ACF와 동일한 구조의 전도성 폴리머 범프를 형성하기 위해, 폴리머 범프를 형성하고 폴리머 범프의 표면(상면 및 양측면)에 금속층을 코팅한 후 전도성 폴리머 범프를 가공하기 때문에 리소그래피와 에칭공정을 여러 번 사용해야 하며, 이로 인하여 제조공정이 복잡하고 생산비용이 증가할 뿐만 아니라 높은 가공 정밀도가 요구되는 단점이 있다. 한편, 전기도금을 통해 기판과 수직하게 형성된 금속 범프의 경우에는 금속 범프의 양측면을 금속층으로 균일하게 코팅하기가 어렵고, 접착시에 큰 압력이 가해지므로 그에 따른 공정 온도가 증가하는 단점이 있으며, 필름 형태의 ACF를 접착함에 따라 접촉 저항이 증가하는 단점이 있다. 또한, 기존에는 전도성 범프가 수직하게 형성됨에 따라, 전도성 범프에 수직방향의 압력이 가해지면 전도성 범프의 변형방향을 예측할 수 없으므로 전도성 범프 간의 전기적인 단락이 발생할 수 있는 단점이 있다.
따라서, 이 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 경사진 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 경사진 전도성 범프를 보다 효율적으로 제조할 수 있어 생산성을 향상시킬 수 있는 경사진 전도성 범프를 갖는 칩 및 그 제조방법을 제공하는 데 그 목적이 있다.
또한, 이 발명은 상기의 경사진 전도성 범프를 갖는 칩을 기판에 접합하여 구성하므로, 전기적 단락을 방지할 수 있을 뿐만 아니라 균일하고 높은 전기 전도도를 얻을 수 있는 전자부품 및 그 제조방법을 제공하는 데 다른 목적이 있다.
이 발명의 경사진 전도성 범프를 갖는 칩의 제조방법은, 표면에 다수의 전극이 형성된 웨이퍼의 상면에 감광층을 코팅한 후 감광층에 다수의 경사진 구멍을 가공하되 전극이 형성된 부위에 경사진 구멍을 가공하는 제1 단계와, 감광층과 다수의 경사진 구멍의 표면에 금속층을 코팅하는 제2 단계와, 감광층이 상부로 노출되는 위치까지 금속층의 일부분을 기계적인 가공방법으로 제거해 웨이퍼의 상면에 서로 간에 전기적으로 절연되는 다수의 경사진 전도성 범프를 형성하는 제3 단계와, 감광층을 제거해 경사진 전도성 범프의 끝 부분을 웨이퍼의 상면으로 노출시키는 제4 단계, 및 절단선을 따라 웨이퍼를 절단함으로써 경사진 전도성 범프를 갖는 칩을 제조하는 제5 단계를 포함하는 것을 특징으로 한다.
이 발명의 제4 단계에서는 감광층의 전체를 제거해 경사진 전도성 범프의 전체를 웨이퍼의 상면으로 노출시킬 수 있다.
이 발명의 제1 단계에서, 경사진 구멍은 감광층이 코팅된 웨이퍼를 일정 각도로 기울인 상태에서 자외선을 조사해 감광층을 경화시킴으로써 형성할 수 있다.
이 발명의 다수의 경사진 구멍은 전극이 형성되지 않는 부위에도 더 형성될 수 있다.
이 발명의 금속층의 일부분을 제거하는 기계적인 가공방법은, 그라인딩, 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법일 수 있다.
이 발명의 금속층은 금, 은, 구리, 니켈, 주석 또는 이들의 합금 재질로 구성될 수 있다.
이 발명의 경사진 전도성 범프를 갖는 칩은, 표면에 1개 이상의 패드를 갖는 칩과, 패드의 상면에 1개 이상씩 형성되는 제1 경사진 전도성 범프를 포함하며, 제1 경사진 전도성 범프는 상부가 개방된 실린더 형태를 갖되, 그 끝 부분이 칩의 상면으로 노출되는 구조를 갖는 것을 특징으로 한다.
이 발명은 패드 이외의 칩의 표면에 형성되는 다수의 제2 경사진 전도성 범프를 더 포함할 수 있다.
이 발명의 제1, 제2 경사진 전도성 범프의 경사각은 칩의 표면에 대해 45도 이상일 수 있다.
이 발명의 제1, 제2 경사진 전도성 범프의 둘레에는 폴리머 층이 더 채워질 수 있다.
이 발명의 제1, 제2 경사진 전도성 범프의 높이는 20㎛ 이내이고, 제1, 제2 경사진 전도성 범프의 단면 직경 또는 폭은 패드 사이 간격의 1/2 이내일 수 있다.
이 발명의 전자부품의 제조방법은, 상기와 같이 기재된 경사진 전도성 범프를 갖는 칩의 표면 중에서 제1 경사진 전도성 범프가 형성된 표면이나 기판의 표면 중에서 패드가 형성된 표면에 절연성 재질의 접착제를 도포하는 단계와, 제1 경사진 전도성 범프가 패드에 접촉하도록 위치시킨 상태에서 압력을 가해 제1 경사진 전도성 범프의 끝 부분을 휘어지게 변형시켜 패드에 접촉시킴과 더불어 열을 가해 접착제를 경화시켜 칩을 기판에 접합함으로써 전자부품을 제조하는 단계를 포함하는 것을 특징으로 한다.
이 발명의 전자부품은 상기와 같이 기재된 전자부품의 제조방법에 의해 제조되는 것을 특징으로 한다.
이 발명은 경사진 전도성 범프의 구조를 단순화함에 따라 웨이퍼 레벨(상태)에서 전도성 범프를 보다 효율적으로 제조할 수 있으므로 생산성을 향상시키는 장점이 있다.
또한, 이 발명은 경사진 전도성 범프의 둘레에 채워지는 폴리머 층이 접합시에 추가의 탄성 복원력을 발생시킴에 따라 전도성 범프의 과도한 변형을 제한하여 전도성 범프가 파괴되는 것을 방지하는 장점이 있다.
또한, 이 발명은 경사진 전도성 범프를 갖는 칩을 단지 기판에 접합하여 구성하므로, 전자부품의 접합과정에서 전기적 단락을 방지할 수 있을 뿐만 아니라 균일하고 높은 전기 전도도를 얻을 수 있는 장점이 있다.
또한, 이 발명은 경사진 전도성 범프의 끝 부분이 열압착 접합시 압력에 의해 휘어지고, 그로 인한 전도성 범프의 탄성 복원력에 의해 전도성 범프와 기판의 패드 사이에 접촉이 유지됨과 더불어 접촉 면적을 증가시켜 전기 저항을 감소시키는 장점이 있다.
또한, 이 발명은 웨이퍼 레벨(상태)에서 한 번의 리소그래피와 에칭 및 기계적인 가공으로 전도성 범프를 가공하므로 가공비를 절감하는 장점이 있다.
또한, 이 발명은 웨이퍼의 전체 표면에 전도성 범프를 균일한 패턴으로 형성할 경우, 리소그래피에 사용되는 마스크를 칩의 패드 형상이나 분포와 무관하게 공통적으로 활용할 수 있으므로 원가를 절감할 수 있는 장점이 있다.
또한, 이 발명은 전도성 범프를 칩의 패드 부위에 다수개 형성하고 패드 사이의 부위에 형성하지 않을 경우, 전도성 범프 간의 전기적 단락을 더 효율적으로 방지할 수 있는 장점이 있다.
도 1은 이 발명의 한 실시예에 따른 경사진 전도성 범프를 갖는 칩을 웨이퍼 레벨(상태)로부터 제조하는 과정을 나타낸 흐름도이고,
도 2는 도 1에 나타낸 방법에 의해 제조된 이 발명에 따른 경사진 전도성 범프를 갖는 칩의 개략도이고,
도 3a 및 도 3b는 도 2의 (a), (b)에 도시된 경사진 전도성 범프를 갖는 칩을 구비한 전자부품의 제조과정을 각각 도시한 개략도이며,
도 4는 도 3a의 제조과정에 의해 제조된 이 발명에 따른 전자부품의 개략도이다.
아래에서, 이 발명에 따른 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법의 양호한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 이 발명의 한 실시예에 따른 경사진 전도성 범프를 갖는 칩을 웨이퍼 레벨(상태)로부터 제조하는 과정을 나타낸 흐름도이고, 도 2는 도 1에 나타낸 방법에 의해 제조된 이 발명에 따른 경사진 전도성 범프를 갖는 칩의 개략도이다.
도 1에 나타낸 바와 같이, 이 실시예에 따른 경사진 전도성 범프를 갖는 칩의 제조 과정은 다음과 같다.
제1 단계는 웨이퍼(100)에 경사진 전도성 범프에 해당하는 구멍을 가공하는 과정이다. 따라서, 제1 단계에서는 일정 간격으로 다수의 전극(101)이 형성된 웨이퍼(100)의 상면에 감광성 재질로 구성된 감광층(110)을 코팅한 후, 리소그래피와 에칭공정을 이용해 감광층(110)을 식각해 다수의 경사진 구멍(120) 패턴을 가공하되, 감광층(110)이 코팅된 웨이퍼(100)를 일정 각도로 기울인 상태에서 자외선을 조사해 감광층(110)을 경화시켜 경사진 구멍(120)을 가공한다. 이때, 다수의 경사진 구멍(120)은 전극(101)이 형성되거나 형성되지 않는 부위 및 그 경계라인에 각각 형성되도록 패턴 가공된다. 여기서, 경사진 구멍(120)은 원통형 또는 직육면체 등 다양한 형상으로 가공해 사용할 수 있다.
제2 단계는 경사진 구멍(120) 패턴에 금속층(130)을 코팅하는 과정이다. 따라서, 제2 단계에서는 증착공정 또는 무전해 도금공정을 이용해 감광층(110)과 다수의 경사진 구멍(120)의 표면에 금속층(130)을 코팅한다. 여기서, 경사진 구멍(120)은 코팅 조건에 따라 중공 실린더 또는 구멍의 내부가 채워진 솔리드 실린더 형태로 가공할 수 있다. 한편, 금속층(130)은 전기 전도도가 높은 금, 은, 구리, 니켈, 주석 등의 금속 또는 이들의 합금 재질을 사용하는 것이 바람직하다.
제3 단계는 감광층(110)의 상부에 형성된 금속층(130)을 제거하는 과정이다. 따라서, 제3 단계에서는 감광층(110)이 상부로 노출되는 지점을 가공선(140)으로 하여, 가공선(140)의 상부에 위치하는 금속층(130)의 일부분을 기계적인 가공방법으로 제거한다. 여기에 사용되는 기계적인 가공방법으로는 그라인딩이나 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법을 사용할 수 있다. 이렇게 함으로써, 웨이퍼(100)의 상면에는 일정 간격을 두고 서로 간에 전기적으로 절연되는 다수의 경사진 전도성 범프(150)가 균일하게 형성된다.
제4 단계는 감광층(110)을 제거하여 경사진 전도성 범프(150)를 웨이퍼(100)의 상면으로 노출시키는 과정이다. 따라서, 제4 단계에서는 에칭공정을 이용해 감광층(110)을 제거하여 경사진 전도성 범프(150)를 웨이퍼(100)의 상면으로 노출시킨다. 이렇게 함으로써, 전극(101)을 비롯한 웨이퍼(100)의 상면에 다수의 경사진 전도성 범프(150)가 형성된다.
제5 단계는 웨이퍼(100)를 절단하여 경사진 전도성 범프를 갖는 칩을 각각 제조하는 과정이다. 따라서, 제5 단계에서는 다이싱(dicing) 공정으로 절단선을 따라 웨이퍼(100)를 절단함으로써 도 2의 (a)와 같은 이 발명에 따른 경사진 전도성 범프를 갖는 칩을 각각 제조한다.
한편, 제4 단계에서 에칭공정을 이용해 감광층(110)을 제거하여 경사진 전도성 범프(150)를 웨이퍼(100)의 상면으로 노출시킴에 있어서, 에칭 속도를 조절해 감광층(110)의 일부분을 남겨 폴리머 층을 형성할 수도 있다. 또한, 감광층(110)을 모두 제거한 후, 그 자리에 별도의 폴리머로 도포하여 폴리머 층을 형성할 수도 있다. 따라서, 폴리머 층을 갖는 웨이퍼를 상기 제5 단계에서와 같이 다이싱(dicing) 공정으로 절단선을 따라 절단할 경우에는, 도 2의 (b)와 같이 폴리머 층을 구비한 이 발명에 따른 경사진 전도성 범프를 갖는 칩이 각각 제조된다.
도 1에 나타낸 바와 같이, 이 실시예에 따른 경사진 전도성 범프를 갖는 칩의 제조 과정은, 웨이퍼 레벨(상태)에서 한 번의 리소그래피 공정과 에칭 공정을 통해 칩을 제조하기 때문에, 생산성이 높고 가공비가 저렴한 장점이 있다.
도 2의 (a)에 도시된 바와 같이, 이 발명에 따른 경사진 전도성 범프를 갖는 칩(200)은 그 표면에 적어도 1개 이상의 패드(210)가 형성되어 있다. 패드(210)의 상면에는 다수의 제1 경사진 전도성 범프(220)가 형성되어 있고, 패드(210) 이외의 패드(210)에 인접한 칩(200)의 표면에도 다수의 제2 경사진 전도성 범프(230)가 균일하게 분포되어 있다.
다수의 제1 경사진 전도성 범프(220) 중에서 일부분은 패드(210) 내에 위치하고, 나머지 부분은 패드(210)의 표면과 칩(200)의 표면 간의 경계라인을 덮는 위치에 형성된다. 제1, 제2 경사진 전도성 범프(220, 230)는 일정 각도(θ)로 경사진 실린더 형상의 구조를 갖는다.
한편, 도 2의 (b)에 도시된 바와 같이, 이 발명에 따른 경사진 전도성 범프를 갖는 칩(200)은 제1, 제2 경사진 전도성 범프(220, 230)의 둘레에 폴리머 층(240)이 채워지되, 제1, 제2 경사진 전도성 범프(220, 230)가 외부로 노출될 수 있는 지점까지 채워진 구조를 가질 수도 있다. 여기서, 폴리머 층(240)은 접합시 제1, 제2 경사진 전도성 범프(220, 230)의 변형을 제한하고 제1, 제2 경사진 전도성 범프(220, 230)의 탄성 복원력을 증가시키는 역할을 한다.
이 실시예의 경사진 전도성 범프는 칩의 전체 표면에 균일한 패턴으로 형성되고, 칩의 패드에 다수의 전도성 범프가 형성된다. 이 실시예의 전도성 범프의 재질로는 전기 전도도가 높은 금, 은, 구리, 니켈, 주석 등의 금속 또는 금속 합금 재질을 사용하고, 전도성 범프의 높이는 20㎛ 이내로 가공하며, 전도성 범프의 단면 직경 또는 폭은 패드 사이 간격의 1/2 이내로 가공하는 것이 바람직하다. 한편, 전도성 범프의 경사각(θ)은 전도성 범프가 변형될 때에 인접한 전도성 범프와 전기적 단락이 발생하지 않는 범위 내에서 결정하되, 그 경사각(θ)을 45도 이상의 각도로 가공하는 것이 바람직하다.
이 실시예에서는 경사진 전도성 범프를 칩의 표면에 균일한 패턴으로 형성한 것이다. 따라서, 전도성 범프의 패턴이 균일하면 리소그래피 공정에 사용되는 마스크를 1개만 제작하여 공통적으로 사용하면 되므로 생산비를 감소시킬 수 있는 장점이 있다. 한편, 이 실시예는 경사진 전도성 범프를 칩의 표면에 특정한 패턴으로 형성할 수 있다. 즉, 다수의 전도성 범프를 칩의 패드 부위에만 형성하고 패드 사이의 부위에는 형성하지 않을 수 있다. 이 경우에는 패드 사이에 전도성 범프가 존재하지 않는 부위가 형성되어 전기적 단락을 방지할 수 있는 장점이 있지만, 칩의 패드 형상에 따라 마스크를 제작해야 하고 정밀한 정렬 장비가 필요하기 때문에 생산비가 증가하는 단점이 있다.
도 3a 및 도 3b는 도 2의 (a), (b)에 도시된 경사진 전도성 범프를 갖는 칩을 구비한 전자부품의 제조과정을 각각 도시한 개략도이고, 도 4는 도 3a의 제조과정에 의해 제조된 이 발명에 따른 전자부품의 개략도이다.
도 2 및 도 3a에 나타낸 바와 같이, 먼저 칩(200) 및/또는 기판(300)의 표면에 접착제(310)를 코팅한다. 이때, 접착제(310)는 칩(200)의 표면 중에서 다수의 경사진 제1, 제2 전도성 범프(220, 230)가 형성된 표면에 코팅하거나, 기판(300)의 표면 중에서 패드(320)가 형성된 표면에 코팅한다. 여기에 사용되는 접착제(310)는 절연성 재질로서 포토레지스트(photoresist) 계통의 접착제를 사용하는 것이 바람직하다.
그런 다음, 칩(200)을 기판(300)의 상면에 위치시키고 압력을 가해, 칩(200)의 제1, 제2 경사진 전도성 범프(220, 230)를 기판(300)의 패드(320) 및 기판(300)의 표면에 밀착시킨 상태에서, 열을 가해 접착제(310)를 경화시킴으로써 칩(200)이 기판(300)에 접합된다.
그러면, 칩(200)의 제1, 제2 경사진 전도성 범프(220, 230) 중에서 패드(320)와 접촉하는 제1, 제2 경사진 전도성 범프(220, 230)는 가해진 압력에 의해 기판(300)의 표면으로 돌출된 패드(320)와 밀착되어 변형되되, 변형된 제1 경사진 전도성 범프(220)가 전기적 통로 역할을 한다. 즉, 제1 경사진 전도성 범프(220)의 끝 부분이 변형되어 휘어지면서 전기적 연결부를 형성한다.
한편, 도 2의 (b)에 도시된 경사진 전도성 범프를 갖는 칩을 이용해 도 3b와 같이 전자부품을 제조함에 있어서도, 도 3a와 동일한 방법으로 제조하되, 제1, 제2 전도성 범프(220, 230)의 둘레에 폴리머 층(240)이 채워짐에 따라, 폴리머 층(240)에서 제1, 제2 경사진 전도성 범프(220, 230)가 과도하게 변형하는 것을 방지하고 탄성 복원력을 증가시키는 역할을 하게 된다.
이 실시예의 전자부품은 제1, 제2 경사진 전도성 범프(220, 230)의 경사진 방향으로 제1, 제2 경사진 전도성 범프(220, 230)의 끝 부분이 휘기 때문에 인접한 제1, 제2 경사진 전도성 범프(220, 230) 간의 단락을 방지할 수 있으며, 또한 변형된 제1, 제2 경사진 전도성 범프(220, 230)에 탄성 복원력이 발생하여 제1, 제2 경사진 전도성 범프(220, 230)와 기판(300)의 패드(320) 사이의 연결을 유지시키게 된다. 또한, 휘어진 제1, 제2 경사진 전도성 범프(220, 230)가 기판(300)의 패드(320)와 접촉하는 면적이 증가함에 따라 전기 저항을 감소시키고, 일정한 패턴의 제1, 제2 경사진 전도성 범프(220, 230)에 의해 균일한 전기 전도도를 얻게 된다.
상기와 같이 칩(200)을 기판(300)에 접합하면, 제1 경사진 전도성 범프(220)를 매개로 칩(200)의 패드(210)와 기판(300)의 패드(320)는 전기적으로 연결되지만, 그 이외의 부분은 절연성 재질의 접착제(310)에 의해 절연된다. 이렇게 함으로써 도 4와 같은 이 발명에 따른 전자부품(400)이 제조된다.
이상에서 이 발명의 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법에 대한 기술사항을 첨부도면과 함께 서술하였지만 이는 이 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다.
또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술사상의 범주를 이탈하지 않고 첨부한 특허청구범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
200 : 칩 210 : 패드
220 : 제1 경사진 전도성 범프 230 : 제2 경사진 전도성 범프
240 : 폴리머 층

Claims (13)

  1. 표면에 다수의 전극이 형성된 웨이퍼의 상면에 감광층을 코팅한 후 상기 감광층에 다수의 경사진 구멍을 가공하되 상기 전극이 형성된 부위에 상기 경사진 구멍을 가공하는 제1 단계와,
    상기 감광층과 상기 다수의 경사진 구멍의 표면에 금속층을 코팅하는 제2 단계와,
    상기 감광층이 상부로 노출되는 위치까지 상기 금속층의 일부분을 기계적인 가공방법으로 제거해 상기 웨이퍼의 상면에 서로 간에 전기적으로 절연되는 다수의 경사진 전도성 범프를 형성하는 제3 단계와,
    상기 감광층을 제거해 상기 경사진 전도성 범프의 끝 부분을 상기 웨이퍼의 상면으로 노출시키는 제4 단계, 및
    절단선을 따라 상기 웨이퍼를 절단함으로써 경사진 전도성 범프를 갖는 칩을 제조하는 제5 단계를 포함하는 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩의 제조방법.
  2. 청구항 1에 있어서,
    상기 제4 단계에서, 상기 감광층의 전체를 제거해 상기 경사진 전도성 범프의 전체를 상기 웨이퍼의 상면으로 노출시키는 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩의 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 단계에서, 상기 경사진 구멍은 상기 감광층이 코팅된 상기 웨이퍼를 일정 각도로 기울인 상태에서 자외선을 조사해 상기 감광층을 경화시킴으로써 형성하는 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩의 제조방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 다수의 경사진 구멍은 상기 전극이 형성되지 않는 부위에도 더 형성되는 것을 특징으로 경사진 전도성 범프를 갖는 칩의 제조방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 금속층의 일부분을 제거하는 기계적인 가공방법은, 그라인딩, 폴리싱 또는 화학적-기계적 폴리싱(Chemical Mechanical Polishing) 방법인 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩의 제조방법.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 금속층은 금, 은, 구리, 니켈, 주석 또는 이들의 합금 재질로 구성되는 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩의 제조방법.
  7. 표면에 1개 이상의 패드를 갖는 칩과,
    상기 패드의 상면에 1개 이상씩 형성되는 제1 경사진 전도성 범프를 포함하며,
    상기 제1 경사진 전도성 범프는 상부가 개방된 실린더 형태를 갖되, 그 끝 부분이 상기 칩의 상면으로 노출되는 구조를 갖는 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩.
  8. 청구항 7에 있어서,
    상기 패드 이외의 상기 칩의 표면에 형성되는 다수의 제2 경사진 전도성 범프를 더 포함하는 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩.
  9. 청구항 8에 있어서,
    상기 제1, 제2 경사진 전도성 범프의 경사각은 상기 칩의 표면에 대해 45도 이상인 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩.
  10. 청구항 9에 있어서,
    상기 제1, 제2 경사진 전도성 범프의 둘레에는 폴리머 층이 더 채워지는 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩.
  11. 청구항 9에 있어서,
    상기 제1, 제2 경사진 전도성 범프의 높이는 20㎛ 이내이고, 상기 제1, 제2 경사진 전도성 범프의 단면 직경 또는 폭은 상기 패드 사이 간격의 1/2 이내인 것을 특징으로 하는 경사진 전도성 범프를 갖는 칩.
  12. 청구항 7 내지 청구항 11 중 어느 한 항에 기재된 경사진 전도성 범프를 갖는 칩의 표면 중에서 상기 제1 경사진 전도성 범프가 형성된 표면이나 기판의 표면 중에서 패드가 형성된 표면에 절연성 재질의 접착제를 도포하는 단계와,
    상기 제1 경사진 전도성 범프가 상기 패드에 접촉하도록 위치시킨 상태에서 압력을 가해 상기 제1 경사진 전도성 범프의 끝 부분을 휘어지게 변형시켜 상기 패드에 접촉시킴과 더불어 열을 가해 상기 접착제를 경화시켜 상기 칩을 상기 기판에 접합함으로써 전자부품을 제조하는 단계를 포함하는 것을 특징으로 하는 전자부품의 제조방법.
  13. 청구항 12에 기재된 전자부품의 제조방법에 의해 제조된 것을 특징으로 하는 전자부품.
KR1020100042954A 2010-05-07 2010-05-07 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법 KR101147115B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100042954A KR101147115B1 (ko) 2010-05-07 2010-05-07 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100042954A KR101147115B1 (ko) 2010-05-07 2010-05-07 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법

Publications (2)

Publication Number Publication Date
KR20110123456A true KR20110123456A (ko) 2011-11-15
KR101147115B1 KR101147115B1 (ko) 2012-05-30

Family

ID=45393618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100042954A KR101147115B1 (ko) 2010-05-07 2010-05-07 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법

Country Status (1)

Country Link
KR (1) KR101147115B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984546B2 (en) 2012-06-13 2015-03-17 Toshiba Samsung Storage Technology Korea Corporation Wire holder and wiring layers included in an objective lens driving unit
WO2018005152A1 (en) * 2016-06-28 2018-01-04 Invensas Corporation Deformable conductive contacts
US20180359855A1 (en) * 2017-06-12 2018-12-13 Invensas Corporation Deformable Electrical Contacts With Conformable Target Pads

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492081B1 (ko) 2013-12-02 2015-02-11 에이비엠 주식회사 휘어지는 칩 기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715969B1 (ko) * 2000-02-21 2007-05-08 삼성전자주식회사 금속리드를 갖는 반도체 칩과 그 제조 방법
US6734568B2 (en) 2001-08-29 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2006261176A (ja) 2005-03-15 2006-09-28 Citizen Watch Co Ltd 半導体装置および実装構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984546B2 (en) 2012-06-13 2015-03-17 Toshiba Samsung Storage Technology Korea Corporation Wire holder and wiring layers included in an objective lens driving unit
WO2018005152A1 (en) * 2016-06-28 2018-01-04 Invensas Corporation Deformable conductive contacts
US20180359855A1 (en) * 2017-06-12 2018-12-13 Invensas Corporation Deformable Electrical Contacts With Conformable Target Pads
WO2018231442A1 (en) * 2017-06-12 2018-12-20 Invensas Corporation Deformable electrical contacts with conformable target pads
CN110720141A (zh) * 2017-06-12 2020-01-21 伊文萨思公司 具有适形目标焊盘的可变形电气触点
JP2020523790A (ja) * 2017-06-12 2020-08-06 インヴェンサス・コーポレイション 適合可能なターゲットパッドによる変形可能な電気接点
US10750614B2 (en) 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
CN110720141B (zh) * 2017-06-12 2024-07-05 伊文萨思公司 具有适形目标焊盘的可变形电气触点

Also Published As

Publication number Publication date
KR101147115B1 (ko) 2012-05-30

Similar Documents

Publication Publication Date Title
US9991246B2 (en) Contoured package-on-package joint
TWI437647B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
US9136172B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic assembly
JP2009182201A (ja) 半導体装置およびその製造方法
KR20200029640A (ko) 이방 도전성 필름 및 접속 구조체
TWI525755B (zh) 半導體裝置之製造方法及電子裝置之製造方法
KR102182945B1 (ko) 범프 형성용 필름, 반도체 장치 및 그의 제조 방법 및 접속 구조체
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
KR20120031140A (ko) 마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법
TWI478296B (zh) 樹脂密封型半導體裝置
KR101147115B1 (ko) 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법
WO2015091673A1 (en) Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
TWI452659B (zh) 電路板及其製作方法與封裝結構
KR101037744B1 (ko) 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
JP2009182202A (ja) 半導体装置の製造方法
JP2007317857A (ja) 半導体装置及びその製造方法
US20030036220A1 (en) Printed circuit board having plating conductive layer with bumps and its manufacturing method
JP2008288481A (ja) 半導体装置およびその製造方法
KR101023950B1 (ko) 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법
JP2006319253A (ja) 電子部品実装体の製造方法
US20110221066A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
JP2006237412A (ja) 半導体装置の製造方法および電子機器の製造方法
CN105308732A (zh) 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构
JP2005101068A (ja) 突起電極の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee