JP2005101068A - 突起電極の形成方法 - Google Patents
突起電極の形成方法 Download PDFInfo
- Publication number
- JP2005101068A JP2005101068A JP2003330004A JP2003330004A JP2005101068A JP 2005101068 A JP2005101068 A JP 2005101068A JP 2003330004 A JP2003330004 A JP 2003330004A JP 2003330004 A JP2003330004 A JP 2003330004A JP 2005101068 A JP2005101068 A JP 2005101068A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- circuit board
- height
- forming
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】回路基板1の表面に、突起電極の下地層になる金属層2,5を形成し次いで、該金属層に平坦化治具7を押圧することにより該金属層の高さを均一化し、さらに金属層の表面に金属膜12を積層することにより突起電極13を形成する。
【選択図】図2
Description
回路基板の表面に第1のメッキレジストを形成する工程と、
回路基板の突起電極を形成しようとする位置の上層にあたる第1のメッキレジストに開口部を形成する工程と、
開口部に金属層を形成する工程と、
第1のメッキレジストを除去する工程と、
金属層の回路基板表面からの高さを均一化する工程と、
回路基板表面の金属層が形成された以外の部分に第2のメッキレジストを形成する工程と、
金属層の表面に金属膜を形成する工程と、
第2のメッキレジストを除去する工程とを含むことを特徴とする突起電極の形成方法である。
片面に凹部を有する平坦化用治具を準備し、
平坦化用治具の凹所が形成された面と回路基板の金属層が形成された面とを対向させ、
回路基板表面の金属層と平坦化用治具の凹所とが対応する位置になるように位置決めし、
平坦化用治具の凹所を回路基板の金属層に当接して加圧することにより行われることを特徴とする。
凹所の深さを、回路基板に形成された金属層の高さよりも小さく形成したことを特徴とする。
金属層を研磨して金属層の高さを均一化したのち、
研磨によって金属層縁部に生成するばりを除去することにより行われることを特徴とする。
実施例1
図2は、本発明の実施例である突起電極の形成方法を模式的に示す断面図である。
図3は、本発明のもう一つの実施例である突起電極の形成方法を模式的に示す断面図である。
1a 回路基板の表面
2 電極端子
3 メッキレジスト膜
4 開口部
5,5a,5b 金属層
6 基板吸着ステージ
7 平坦化用治具
8 加圧用ツール
8a 加圧用ツールの表面
9 金属整形用凹所
9a 金属整形用凹所の底部
10 押圧部材
11,18,19 矢符
12 金属膜
13,20 突起電極
14,21 ソルダーレジスト
15 定盤
16 研磨装置
17 研磨用治具
17a 研磨用治具の表面
Claims (5)
- 回路基板に突起電極を形成する方法において、
回路基板の表面に第1のメッキレジストを形成する工程と、
回路基板の突起電極を形成しようとする位置の上層にあたる第1のメッキレジストに開口部を形成する工程と、
開口部に金属層を形成する工程と、
第1のメッキレジストを除去する工程と、
金属層の回路基板表面からの高さを均一化する工程と、
回路基板表面の金属層が形成された以外の部分に第2のメッキレジストを形成する工程と、
金属層の表面に金属膜を形成する工程と、
第2のメッキレジストを除去する工程とを含むことを特徴とする突起電極の形成方法。 - 金属層の高さを均一化する工程は、
片面に凹部を有する平坦化用治具を準備し、
平坦化用治具の凹所が形成された面と回路基板の金属層が形成された面とを対向させ、
回路基板表面の金属層と平坦化用治具の凹所とが対応する位置になるように位置決めし、
平坦化用治具の凹所を回路基板の金属層に当接して加圧することにより行われることを特徴とする請求項1記載の突起電極の形成方法。 - 平坦化用治具は、
凹所の深さを、回路基板に形成された金属層の高さよりも小さく形成したことを特徴とする請求項2記載の突起電極の形成方法。 - 金属層の高さを均一化する工程は、
金属層を研磨して金属層の高さを均一化したのち、
研磨によって金属層縁部に生成するばりを除去することにより行われることを特徴とする請求項1記載の突起電極の形成方法。 - 研磨によって金属層縁部に生成するばりの除去は、1以上の刃を有する治具を用いて行われることを特徴とする請求項4記載の突起電極の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003330004A JP2005101068A (ja) | 2003-09-22 | 2003-09-22 | 突起電極の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003330004A JP2005101068A (ja) | 2003-09-22 | 2003-09-22 | 突起電極の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101068A true JP2005101068A (ja) | 2005-04-14 |
Family
ID=34459104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003330004A Pending JP2005101068A (ja) | 2003-09-22 | 2003-09-22 | 突起電極の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101068A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053210A (ja) * | 2005-08-17 | 2007-03-01 | Tdk Corp | セラミック電子部品の製造方法 |
JP2007097280A (ja) * | 2005-09-28 | 2007-04-12 | Kyocera Corp | 圧電アクチュエータおよびその製造方法、並びにインクジェット記録ヘッド |
JP2011073210A (ja) * | 2009-09-29 | 2011-04-14 | Brother Industries Ltd | 液体吐出ヘッドの製造方法及び液体吐出ヘッド |
-
2003
- 2003-09-22 JP JP2003330004A patent/JP2005101068A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053210A (ja) * | 2005-08-17 | 2007-03-01 | Tdk Corp | セラミック電子部品の製造方法 |
JP2007097280A (ja) * | 2005-09-28 | 2007-04-12 | Kyocera Corp | 圧電アクチュエータおよびその製造方法、並びにインクジェット記録ヘッド |
JP2011073210A (ja) * | 2009-09-29 | 2011-04-14 | Brother Industries Ltd | 液体吐出ヘッドの製造方法及び液体吐出ヘッド |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8198140B2 (en) | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package | |
TWI466245B (zh) | 具有凸塊/基座/凸緣層散熱座及增層電路之散熱增益型半導體組體製法 | |
TWI485816B (zh) | 具有凸塊/凸緣層支撐板、無芯增層電路及內建電子元件之三維半導體組裝板 | |
US7229293B2 (en) | Connecting structure of circuit board and method for manufacturing the same | |
JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
CN101483144B (zh) | 半导体器件及其制法、基板处理装置和半导体制造装置 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP2005216935A (ja) | 半導体装置およびその製造方法 | |
CN101355857B (zh) | 电子部件内置基板及其制造方法 | |
JP2007115774A (ja) | 半導体装置の製造方法 | |
JP5272922B2 (ja) | 半導体装置及びその製造方法 | |
JP5106197B2 (ja) | 半導体装置およびその製造方法 | |
JPH08306749A (ja) | プローブカードの製造方法 | |
JP2010118633A (ja) | 埋込み型ソルダーバンプを持つプリント基板及びその製造方法 | |
JP5069449B2 (ja) | 配線基板及びその製造方法 | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
KR101147115B1 (ko) | 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법 | |
JP2005101068A (ja) | 突起電極の形成方法 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP7404665B2 (ja) | フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法 | |
JP4100685B2 (ja) | 半導体装置 | |
JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
JP2006173234A (ja) | 半導体装置およびその製造方法 | |
JP2004079710A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |