KR20110091456A - 어모퍼스 카본막을 포함하는 적층 구조를 형성하는 방법 및 이를 위한 장치 - Google Patents

어모퍼스 카본막을 포함하는 적층 구조를 형성하는 방법 및 이를 위한 장치 Download PDF

Info

Publication number
KR20110091456A
KR20110091456A KR1020110009311A KR20110009311A KR20110091456A KR 20110091456 A KR20110091456 A KR 20110091456A KR 1020110009311 A KR1020110009311 A KR 1020110009311A KR 20110009311 A KR20110009311 A KR 20110009311A KR 20110091456 A KR20110091456 A KR 20110091456A
Authority
KR
South Korea
Prior art keywords
film
amorphous carbon
forming
carbon film
laminated structure
Prior art date
Application number
KR1020110009311A
Other languages
English (en)
Other versions
KR101344297B1 (ko
Inventor
미츠히로 오카다
유키오 도조
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110091456A publication Critical patent/KR20110091456A/ko
Application granted granted Critical
Publication of KR101344297B1 publication Critical patent/KR101344297B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Automation & Control Theory (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법은, 상기 하지층 상에 유기계 실리콘 가스를 공급하고, 상기 하지층의 표면에 Si-C 결합을 포함하는 초기층을 형성하는 공정과, 상기 초기층이 표면에 형성된 상기 하지층 상에 탄화수소 화합물 가스를 포함하는 성막 가스를 공급하고, 상기 하지층 상에 상기 어모퍼스 카본막을 열성막(熱成膜)으로 형성하는 공정을 구비한다.

Description

어모퍼스 카본막을 포함하는 적층 구조를 형성하는 방법 및 이를 위한 장치{METHOD FOR FORMING LAMINATED STRUCTURE INCLUDING AMORPHOUS CARBON FILM AND APPARATUS THEREFOR}
본 발명은, 어모퍼스 카본막을 포함하는 적층 구조를, 반도체 웨이퍼 등의 피처리체에 있는 하지층 상에 형성하는 반도체 처리 기술에 관한 것이다. 여기에서 반도체 처리란, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용의 유리 기판 등의 피처리체 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 당해 피처리체 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 여러 가지 처리를 의미한다.
최근, 반도체 디바이스를 제조할 때의 에칭 마스크(etching mask)로서, 어모퍼스 카본막을 포함하는 적층 구조로 이루어지는 하드 마스크가 종종 사용된다.
이 종류의 하드 마스크로서 어모퍼스 카본막을 이용한 예는, 예를 들면, 특허문헌 1(일본특허공표공보 2007-523034호)에 기재되어 있다.
그러나, 어모퍼스 카본막은, 그 어모퍼스 카본막 아래에 형성되어 있는 하지층(underlying layer)과의 밀착성, 혹은 그 어모퍼스 카본막 상에 형성되는 박막과의 밀착성이 나쁘다는 사정이 있다.
본 발명은, 하지층과 어모퍼스 카본막과의 밀착성을 향상시키는 것이 가능한 방법 및 장치를 제공하는 것을 목적으로 한다. 본 발명은 또한, 어모퍼스 카본막과 상부막과의 밀착성을 향상시키는 것이 가능한 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법으로서, 상기 하지층의 표면에 Si-C 결합을 포함하는 초기층(initial layer)을 형성하는 공정과, 여기에서 상기 하지층 상에 유기계 실리콘 가스를 공급하는 것과, 상기 초기층이 표면에 형성된 상기 하지층 상에 상기 어모퍼스 카본막을 열성막(熱成膜)으로 형성하는 공정과, 여기에서 상기 하지층 상에 탄화수소 화합물 가스를 포함하는 성막 가스를 공급하는 것을 구비한다.
본 발명의 제2 시점은, 제1 시점의 방법에 있어서, 상기 어모퍼스 카본막을 형성하는 공정 후에, 상기 방법은, 상기 어모퍼스 카본막의 표면에 Si-C 결합을 포함하는 중간층을 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 상기 유기계 실리콘 가스를 공급하는 것과, 상기 중간층이 표면에 형성된 상기 어모퍼스 카본막 상에 소정 두께의 질화 실리콘을 포함하는 장벽막(barrier film)을 열성막으로 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 질소를 포함하는 반응 가스를 공급하는 것 및 상기 유기계 실리콘 가스를 공급하는 것을 교대로 복수회 반복하는 것과, 상기 장벽막 상에 상기 적층 구조에 있어서의 상기 어모퍼스 카본막의 상방에 배치되는 실리콘을 포함하는 상부막을 형성하는 공정을 추가로 구비한다.
본 발명의 제3 시점은, 제1 시점의 방법에 있어서, 상기 어모퍼스 카본막을 형성하는 공정 후에, 상기 방법은, 상기 어모퍼스 카본막의 표면에 Si-C 결합을 포함하는 중간층을 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 상기 유기계 실리콘 가스를 공급하는 것과, 상기 중간층이 표면에 형성된 상기 어모퍼스 카본막 상에 소정 두께의 탄화 실리콘을 포함하는 장벽막을 열성막으로 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 탄소를 포함하는 반응 가스를 공급하는 것 및 상기 유기계 실리콘 가스를 공급하는 것을 교대로 복수회 반복하는 것과, 상기 장벽막 상에 상기 적층 구조에 있어서의 상기 어모퍼스 카본막의 상방에 배치되는 실리콘을 포함하는 상부막을 형성하는 공정을 추가로 구비한다.
본 발명의 제4 시점은, 제1 시점의 방법에 있어서, 상기 어모퍼스 카본막을 형성하는 공정 후에, 상기 방법은, 상기 어모퍼스 카본막의 표면에 Si-C 결합을 포함하는 중간층을 형성함과 함께 탄화 실리콘 함유막을 열성막으로 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 상기 유기계 실리콘 가스를 공급하는 것과, 상기 탄화 실리콘 함유막에 대하여 불활성 가스 분위기 하에서 어닐(anneal) 처리하는 공정과, 여기에서 상기 탄화 실리콘 함유막을 형성했을 때의 온도 및 압력보다도 모두 높은 온도 및 압력을 사용하는 것과, 상기 어닐 처리 후의 상기 탄화 실리콘 함유막 상에 상기 적층 구조에 있어서의 상기 어모퍼스 카본막의 상방에 배치되는 실리콘을 포함하는 상부막을 형성하는 공정을 추가로 구비한다.
본 발명의 제5 시점은, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 장치로서, 상기 하지층을 갖는 피처리체를 수용하는 처리실과, 상기 처리실 내에 처리 가스를 공급하는 처리 가스 공급 기구와, 상기 처리실 내에 공급된 처리 가스를 활성화시킴과 함께, 상기 처리실 내에 수용된 상기 피처리체를 가열하는 가열 기구와, 상기 처리실 내를 배기하는 배기 기구와, 상기 장치의 동작을 제어하는 컨트롤러와, 상기 컨트롤러는 제어 프로그램을 기억하는 비일시적 기억 매체를 포함하고, 제어 프로그램은 실행시에 제1 시점의 방법을 행하도록 상기 장치를 제어하는 것을 구비한다.
도 1은 본 발명의 제1 실시 형태에 따른 성막 방법의 시퀀스(sequence)를 나타내는 타임 차트이다.
도 2a∼도 2f는, 제1 실시 형태에 따른 시퀀스 중의 피처리체의 상태를 개략적으로 나타내는 단면도이다.
도 3은 밀착성 평가의 결과를 나타내는 도면이다.
도 4는 본 발명의 제2 실시 형태에 따른 성막 방법의 시퀀스를 나타내는 타임 차트이다.
도 5a∼도 5f는 제2 실시 형태에 따른 시퀀스 중의 피처리체의 상태를 개략적으로 나타내는 단면도이다.
도 6은 본 발명의 제3 실시 형태에 따른 성막 방법의 시퀀스를 나타내는 타임 차트이다.
도 7a∼도 7f는 제3 실시 형태에 따른 시퀀스 중의 피처리체의 상태를 개략적으로 나타내는 단면도이다.
도 8은 제1∼제3 실시 형태에 따른 성막 방법을 실시하는 것이 가능한 성막 장치의 일 예를 개략적으로 나타내는 단면도이다.
이하, 첨부 도면을 참조하면서 본 발명의 실시 형태에 대해서 상세하게 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는, 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
(제1 실시 형태)
도 1은, 본 발명의 제1 실시 형태에 따른 성막 방법의 시퀀스를 나타내는 타임 차트이다. 도 2a∼도 2f는, 제1 실시 형태에 따른 시퀀스 중의 피처리체의 상태를 개략적으로 나타내는 단면도이다. 이 시퀀스는, 예를 들면, 전술한 바와 같이, 반도체 디바이스를 제조할 때의 에칭 마스크(하드 마스크)로서 사용되는 어모퍼스 카본막을 포함하는 적층 구조를 형성하는 것이다.
우선, 도 1 중의 공정 t1에 나타내는 바와 같이, 반도체 기판, 예를 들면, 실리콘 웨이퍼(1) 상에 두께 약 100nm의 SiO2막(2)이 형성된 피처리체(도 2a 참조)를, 성막 장치의 처리실에 반입한다. SiO2막(2)은, 나중에 어모퍼스 카본막이 형성되는 하지층이다.
다음으로, 공정 t2에 나타내는 바와 같이, 처리실 내부의 압력을 대기압(760Torr＝1.01×105Pa)으로부터 소정의 진공도, 예를 들면, 0.1Torr(13.3Pa) 미만으로 감압한다.
다음으로, 공정 t3에 나타내는 바와 같이, 처리실 내부의 압력이 안정되면, 피처리체를, 예를 들면, 약 550℃의 온도로 가열한다. 또한, 처리실 내부의 압력은, 소정의 진공도 0.1Torr 미만으로부터 0.1Torr(13.3Pa)로 올린다.
다음으로, 공정 t4에 나타내는 바와 같이, 처리실 내부의 압력 및, 피처리체의 온도가 안정되면, SiO2막(2)의 표면에 유기계 실리콘 가스를 공급하고, SiO2막(2)의 표면에 Si-C 결합을 포함하는 초기층(3)을 형성한다(도 2b 참조). 유기계 실리콘 가스의 예로서는, 아민계 실리콘 가스를 들 수 있다. 또한, 아민계 실리콘 가스의 예로서는, BAS(부틸아미노실란), BTBAS(비스터셔리부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), TDMAS(트리디메틸아미노실란), DEAS(디에틸아미노실란), BDEAS(비스디에틸아미노실란), DPAS(디프로필아미노실란), DIPAS(디이소프로필아미노실란) 등을 들 수 있다. 본 예에서는, BTBAS를 이용한다.
본 실시 형태에 있어서, 초기층(3)을 형성하는 공정 t4의 처리 조건은 이하와 같이 설정된다.
BTBAS 유량 : 1∼1000sccm, 예를 들면 100sccm
처리 시간 : 0.1∼60min, 예를 들면 1min
처리 온도 : 20∼750℃, 예를 들면 550℃
처리 압력 : 0.05∼50Torr, 예를 들면 0.1Torr(13.3Pa)
다음으로, 공정 t5에 나타내는 바와 같이, 피처리체를 성막 온도로 가열함과 함께, 처리실 내부의 압력을 성막 압력까지 올린다.
다음으로, 공정 t6에 나타내는 바와 같이, 처리실 내부의 압력 및, 피처리체의 온도가 안정되면, Si-C 결합을 포함하는 초기층(3)이 형성된 SiO2막(2) 상에, 어모퍼스 카본막(4)을 열성막한다(도 2c 참조). 어모퍼스 카본막(4)은, 탄화수소 화합물 가스를 포함하는 성막 가스를 피처리체 상에 공급하고, 탄화수소 화합물을 열분해함으로써 성막할 수 있다. 탄화수소 화합물 가스의 예로서는, CH4(메탄), C2H2(아세틸렌), C2H4(에틸렌), C2H6(에탄), C4H6(부틴) 등을 들 수 있다. 본 예에서는 C2H4를 이용한다.
본 실시 형태에 있어서, 어모퍼스 카본막(4)을 형성하는 공정 t6 처리 조건은 이하와 같이 설정된다.
C2H4 유량 : 1∼5000sccm, 예를 들면 1000sccm
성막 시간 : 0.1∼600분, 예를 들면 12.5분
성막 온도 : 300∼1000℃, 예를 들면 800℃
성막 압력 : 1∼650Torr, 예를 들면 50Torr(6650Pa)
또한, 「열성막」이란 성막 가스를 열만으로 활성화하여 피처리체 상에 막을 성막하는 성막법이며, 통상은 피처리체를 직접 혹은 간접적으로 가열한다. 이러한 성막법을, 본 명세서에 있어서는 「열성막」이라고 간략히 나타낸다.
다음으로, 공정 t7에 나타내는 바와 같이, 처리실의 내부를 배기한 후, 피처리체를 성막 온도보다도 낮은 온도로 함과 함께, 처리실 내부의 압력을 성막 압력 미만의 압력으로 한다.
다음으로, 공정 t8에 나타내는 바와 같이, 처리실 내부의 압력 및, 피처리체의 온도가 안정되면, 어모퍼스 카본막(4) 상에 유기계 실리콘 가스를 공급한다. 이어서 유기계 실리콘 가스를 불활성 가스(예를 들면, 질소 가스)로 퍼지(purge)한다. 이어서 도 1 중의 공정 t9에 나타내는 바와 같이 질소 함유 가스(반응 가스)를 공급한다. 이어서 질소 함유 가스를 불활성 가스(예를 들면, 질소 가스)로 퍼지한다. 그리고, 유기계 실리콘 가스의 공급(공정 t8)과, 질소 함유 가스의 공급(공정 t9)을 교대로 포함하는 상기 사이클을 반복한다.
이에 따라, 어모퍼스 카본막(4)의 표면에는, 우선, Si-C 결합을 포함하는 중간층(5)이 형성된다(도 2d 참조). 이어서 Si-C 결합을 포함하는 중간층(5)이 질화됨에 따라 어모퍼스 카본막(4) 상에 질화 실리콘을 포함하는 박막(6)이 열성막된다(도 2e 참조). 그리고, 유기계 실리콘 가스의 공급(공정 t8)과 질소 함유 가스의 공급(공정 t9)을 복수회 반복함으로써(ALD법), 소정 두께의 질화 실리콘 함유 장벽막(56)이 열성막된다. 이들 공정 t8, 공정 t9가 종료된 시점에서는, 어모퍼스 카본막(4)과 장벽막(56)과의 사이에 접착층이 되는 매우 얇은 중간층(5)이 존재하고 있는 상태가 된다. 그러나, 도면에서는 편의상, 이들 층 및 막의 두께는 정확한 것으로 되어 있지 않다.
공정 t8에 있어서 이용되는 유기계 실리콘 가스의 예로서는, 아민계 실리콘 가스를 들 수 있다. 또한, 아민계 실리콘 가스의 예로서는, BAS(부틸아미노실란), BTBAS(비스터셔리부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), TDMAS(트리디메틸아미노실란), DEAS(디에틸아미노실란), BDEAS(비스디에틸아미노실란), DPAS(디프로필아미노실란), DIPAS(디이소프로필아미노실란) 등을 들 수 있다. 본 예에서는, BTBAS를 이용한다.
본 실시 형태에 있어서, 중간층(5)을 형성하는 공정 t8의 처리 조건은 이하와 같이 설정된다.
BTBAS 유량 : 1∼1000sccm, 예를 들면 100sccm
처리 시간 : 0.1∼60min, 예를 들면 5분
처리 온도 : 20∼750℃, 예를 들면 550℃
처리 압력 : 0.05∼50Torr, 예를 들면 0.1Torr(13.3Pa)
또한, 공정 t9에 있어서 이용되는 질소 함유 가스의 예로서는, NH3(암모니아)를 들 수 있다.
본 실시 형태에 있어서, 박막(6)을 형성하는 공정 t9의 처리 조건은 이하와 같이 설정된다.
NH3 유량 : 1∼5000sccm, 예를 들면 1000sccm
처리 시간 : 0.1∼60min, 예를 들면 5분
처리 온도 : 20∼750℃, 예를 들면 550℃
처리 압력 : 0.05∼750Torr, 예를 들면 1Torr(133Pa)
상기 처리 조건(예시의 값으로 특정된 것)으로 공정 t8, 공정 t9을 1사이클(반복 없음) 실시한 경우에는, 약 1nm 두께의 장벽막(56)이 형성된다. 따라서, 상기 처리 조건으로 공정 t8, 공정 t9를 3사이클(3회 반복) 실시한 경우에는 약 3nm 두께의 장벽막(56)이, 마찬가지로 5사이클(5회 반복) 실시한 경우에는 약 5nm 두께의 장벽막(56)이, 마찬가지로 10사이클(10회 반복) 실시한 경우에는 약 10nm 두께의 장벽막(56)이 형성된다.
공정 t8, t9의 소정 회수의 반복이 종료되면, 공정 t10에 나타내는 바와 같이, 피처리체의 온도를 낮추면서 처리실 내부를 배기한다. 배기가 종료되면, 공정 t11에 나타내는 바와 같이, 피처리체의 온도를 계속 낮추면서 처리실 내부에 퍼지 가스를 공급한다. 피처리체의 온도가 충분히 내려가고, 또한 처리실 내부의 압력이 대기압으로 복귀한 후, 피처리체를 처리실로부터 반출한다.
이후, 피처리체를 다른 성막 장치의 처리실에 반입하고, 장벽막(56) 상에 적층 구조에 있어서의 어모퍼스 카본막(4)의 상부에 형성하는 상부막(7)을 형성한다. 본 예에서는 상부막(7)으로서, CVD법을 이용하여 SiO2막을 장벽막(56) 상에 형성한다(도 2f 참조).
이러한 제1 실시 형태에 의하면, 우선, 하지층인 SiO2막(2)의 표면에 Si-C 결합을 포함하는 초기층(3)을 형성하기 때문에, Si-C 결합을 포함하는 초기층(3)을 형성하지 않는 경우에 비교하여, 하지층과 어모퍼스 카본막(4)과의 밀착성이 향상된다는 이점을 얻을 수 있다.
또한, 하지층인 SiO2막(2)의 표면에 Si-C 결합을 포함하는 초기층(3)을 형성함으로써, 어모퍼스 카본막의 표면 거칠기도 개선된다는 이점도 아울러 얻을 수 있다. 어모퍼스 카본막의 표면 거칠기가 개선되는 이유의 하나로서는, 하지층과의 밀착성이 높아짐으로써 하지층 상에 어모퍼스 카본막이 균일하게 성장하기 쉽게 되는 것에 기인한다.
또한, 제1 실시 형태에 의하면, 공정 t8, t9에 나타내는 바와 같이, 유기계 실리콘 가스의 공급(공정 t8)과, 질소 함유 가스의 공급(공정 t9)을 교대로 반복하는, 즉, ALD법을 채용한다. 이에 따라, 어모퍼스 카본막(4)의 표면에 Si-C 결합을 포함하는 중간층(5)을 형성하고, 이어서 Si-C 결합을 포함하는 중간층(5)이 표면에 형성된 어모퍼스 카본막(4) 상에 질화 실리콘 함유 장벽막(56)을 열성막한다. 이에 따라, Si-C 결합을 포함하는 중간층(5)을 형성하지 않는 경우, 혹은 장벽막(56)을 ALD법에 의해 열성막하지 않는 경우와 비교하여, 어모퍼스 카본막(4)과 상부막(7)과의 밀착성을 높일 수 있다는 이점을 얻을 수 있다. 또한, 장벽막(56)을 ALD법에 의해 열성막한 경우에는 막질이 치밀(dense)해진다. 이 때문에, 산화 장벽으로서 양호하게 기능하여, 어모퍼스 카본막(4)의 산화가 억제된다. 따라서, 장벽막(56)이 형성된 피처리체를 대기(atmosphere)에 개방한 경우에 있어서도 밀착성의 저하를 억제할 수 있다.
도 3은, 유기계 실리콘 가스의 공급(공정 t8)과, 질소 함유 가스의 공급(공정 t9)의 반복 회수마다의 밀착성 평가의 결과를 나타내는 도면이다.
밀착성은, 상부막(7)(본 평가예에서는 SiO2막)에 접착 테이프를 접착하고 접착한 테이프를 벗겼을 때에, 상부막(7)이 박리되는지 아닌지를 평가했다.
도 3에 나타내는 바와 같이, 본 평가 결과에 있어서는, 유기계 실리콘 가스의 공급(공정 t8)과, 질소 함유 가스의 공급(공정 t9)을 교대로 3회 이상 반복하면, 상부막(7)이 벗겨지지 않는다(OK)는 결과였다. 또한, 유기계 실리콘 가스의 공급(공정 t8)과, 질소 함유 가스의 공급(공정 t9)을 반복하지 않는 경우에는, 상부막(7)이 벗겨진다(NG)는 결과였다.
이와 같이, 유기계 실리콘 가스의 공급(공정 t8)과, 질소 함유 가스의 공급(공정 t9)을 교대로 반복함으로써, 반복하지 않는 경우와 비교하여 어모퍼스 카본막(4)과 이 어모퍼스 카본막(4)의 상부에 형성되는 상부막(7)과의 밀착성이 향상된다는 이점을 얻을 수 있다.
(제2 실시 형태)
도 4는, 본 발명의 제2 실시 형태에 따른 성막 방법의 시퀀스를 나타내는 타임 차트이다. 도 5a∼도 5f는 제2 실시 형태에 따른 시퀀스 중의 피처리체의 상태를 개략적으로 나타내는 단면도이다.
또한, 도 4 및 도 5a∼도 5f에 있어서는, 도 1 및 도 2a∼도 2f와 동일 부분에는 동일한 참조 부호를 붙이고, 제1 실시 형태와 다른 부분만을 설명하기로 한다.
도 4에 나타내는 바와 같이, 제2 실시 형태가 제1 실시 형태와 다른 부분은, 질소 함유 가스(반응 가스)를 공급하는 공정 t9 대신에, 탄소 함유 가스(반응 가스)를 공급하는 공정 t20을 사용하는 것이다. 탄소 함유 가스의 예로서는, 탄화수소 화합물 가스를 들 수 있다. 또한, 탄화수소 화합물 가스의 예로서는, CH4(메탄), C2H2(아세틸렌), C2H4(에틸렌), C2H6(에탄), C4H6(부틴) 등을 들 수 있다. 본 예에서는 C2H4를 이용한다.
본 실시 형태에 있어서, 공정 t20의 처리 조건은 이하와 같이 설정된다.
C2H4 유량 : 1∼5000sccm, 예를 들면 1000sccm
성막 시간 : 0.1∼30분, 예를 들면 0.5분
성막 온도 : 20∼750℃, 예를 들면 550℃
성막 압력 : 0.05∼750Torr, 예를 들면 1Torr(133Pa)
이러한 제2 실시 형태에 있어서도, 공정 t7에 이어서 공정 t8, t20에 나타내는 바와 같이, 유기계 실리콘 가스의 공급(공정 t8)과, 탄소 함유 가스의 공급(공정 t20)을 교대로 포함하는 사이클을 반복한다. 이에 따라, 어모퍼스 카본막(4)의 표면에는, 우선, Si-C 결합을 포함하는 중간층(5)이 형성된다(도 5d 참조). 이어서 Si-C 결합을 포함하는 중간층(5)이 탄화됨으로써 어모퍼스 카본막(4) 상에 탄화 실리콘을 포함하는 박막(8)이 열성막된다(도 5e 참조). 그리고, 유기계 실리콘 가스의 공급(공정 t8)과 탄소 함유 가스의 공급(공정 t20)을 복수회 반복함으로써(ALD법), 소정 두께의 탄화 실리콘 함유 장벽막(58)이 열성막된다. 이들 공정 t8, t20이 종료된 시점에서는, 어모퍼스 카본막(4)과 장벽막(58)과의 사이에 접착층이 되는 매우 얇은 중간층(5)이 존재하고 있는 상태가 된다. 그러나, 도면에서는 편의상, 이들 층 및 막의 두께는 정확한 것으로 되어 있지 않다.
이에 따라, Si-C 결합을 포함하는 중간층(5)을 형성하지 않는 경우, 혹은 장벽막(58)을 ALD법에 의해 열성막하지 않는 경우와 비교하여, 어모퍼스 카본막(4)과 상부막(7)과의 밀착성을 높일 수 있다는 이점을 얻을 수 있다. 또한, 장벽막(58)은 ALD법에 의해 열성막되기 때문에, 장벽막(56)과 동일하게 막질이 치밀해진다. 이 때문에, 장벽막(58)은, 산화 장벽으로서 양호하게 기능하여 어모퍼스 카본막(4)의 산화가 억제된다. 따라서, 장벽막(58)이 형성된 피처리체를 대기에 개방한 경우에 있어서도 밀착성의 저하가 억제된다.
(제3 실시 형태)
도 6은, 본 발명의 제3 실시 형태에 따른 성막 방법의 시퀀스를 나타내는 타임 차트이다. 도 7a∼도 7f는 제3 실시 형태에 따른 시퀀스 중의 피처리체의 상태를 개략적으로 나타내는 단면도이다.
또한, 도 6 및 도 7a∼도 7f에 있어서는, 도 1 및 도 2a∼도 2f와 동일 부분에는 동일한 참조 부호를 붙이고, 제1 실시 형태와 다른 부분만을 설명하기로 한다.
도 6에 나타내는 바와 같이, 제3 실시 형태가 제1 실시 형태와 다른 부분은, 공정 t8, t9 대신에 어모퍼스 카본막(4) 상에 유기계 실리콘 가스를 공급하는 공정 t30과, 다음으로 유기계 실리콘 가스를 정지한 상태에서 어닐 처리를 행하는 공정 t32를 사용하는 것에 있다.
이러한 제3 실시 형태에 있어서도, 공정 t7에 이어서 공정 t30에 나타내는 바와 같이, 유기계 실리콘 가스를 공급하고, 어모퍼스 카본막(4)의 표면에 Si-C 결합을 포함하는 중간층(5)을 형성한다(도 7d 참조). 또한, 이 공정은 어느 정도의 길이로 함으로써, Si-C 결합을 포함하는 중간층(5) 및 그 위에 추가로 탄화 실리콘 함유막(9)을 열성막하는 공정(도 7e 참조)으로 해석할 수 있다.
공정 t30에 있어서 이용되는 유기계 실리콘 가스의 예로서는, 아민계 실리콘 가스를 들 수 있다. 또한, 아민계 실리콘 가스의 예로서는, BAS(부틸아미노실란), BTBAS(비스터셔리부틸아미노실란), DMAS(디메틸아미노실란), BDMAS(비스디메틸아미노실란), TDMAS(트리디메틸아미노실란), DEAS(디에틸아미노실란), BDEAS(비스디에틸아미노실란), DPAS(디프로필아미노실란), DIPAS(디이소프로필아미노실란) 등을 들 수 있다. 본 예에서는 BTBAS를 이용한다.
본 실시 형태에 있어서, 공정 t30의 처리 조건은 이하와 같이 설정된다.
BTBAS 유량 : 1∼1000sccm, 예를 들면 100sccm
처리 시간 : 0.1∼60분, 예를 들면 5분
처리 온도 : 20∼750℃, 예를 들면 550℃
처리 압력 : 0.05∼50Torr, 예를 들면 0.1Torr(13.3Pa)
공정 t30에서 어모퍼스 카본막(4) 상에 Si-C 결합을 포함하는 중간층(5) 및 탄화 실리콘 함유막(9)을 형성한 후, 처리실의 내부를 배기한다. 이어서 공정 t31에 나타내는 바와 같이, 처리실 내부의 압력을 공정 t30보다 높은 압력으로 올린다. 또한, 피처리체의 온도를 공정 t30보다 높은 온도로 올린다.
이어서, 공정 t32에 나타내는 바와 같이, 처리실 내부의 압력 및, 피처리체의 온도가 안정되면, 처리실 내에 불활성 가스를 공급하면서 피처리체를 불활성 가스 분위기 하에서 어닐 처리한다. 공정 t32에 있어서 이용되는 불활성 가스의 예로서는, 질소 가스를 들 수 있다.
본 실시 형태에 있어서, 공정 t32의 처리 조건은 이하와 같이 설정된다.
N2 유량 : 50∼30000sccm, 예를 들면 1000sccm
처리 시간 : 0.5∼300분, 예를 들면 30분
처리 온도 : 550∼1200℃, 예를 들면 800℃
처리 압력 : 0.1∼760Torr, 예를 들면 400Torr(53200Pa)
이러한 제3 실시 형태에 있어서도, 어모퍼스 카본막(4)의 표면에 Si-C 결합을 포함하는 중간층(5)을 형성하고, 다음으로 탄화 실리콘 함유막(9)을 열성막한다. 또한, 탄화 실리콘 함유막(9)을, 이 탄화 실리콘 함유막(9)을 열성막했을 때보다 높은 압력 및 높은 온도로 불활성 가스 분위기 하에서 어닐 처리한다.
이에 따라, Si-C 결합을 포함하는 중간층(5)을 형성하지 않는 경우, 혹은 탄화 실리콘 함유막(9)을 어닐 처리하지 않는 경우와 비교하여, 어모퍼스 카본막(4)과 상부막(7)과의 밀착성을 높일 수 있다는 이점을 얻을 수 있다.
또한, 탄화 실리콘 함유막(9)은 어닐 처리되기 때문에, 장벽막(56)과 동일하게 막질이 치밀해진다. 이 때문에, 탄화 실리콘 함유막(9)은, 산화 장벽으로서 양호하게 기능하여 어모퍼스 카본막(4)의 산화가 억제된다. 따라서, 탄화 실리콘 함유막(9)이 형성된 피처리체를 대기에 개방한 경우에 있어서도 밀착성의 저하가 억제된다.
(제4 실시 형태)
제4 실시 형태는, 상기 제1∼제3 실시 형태에 따른 성막 방법을 실시하는 것이 가능한 성막 장치의 일 예에 관한 것이다.
도 8은, 제1∼제3 실시 형태에 따른 성막 방법을 실시하는 것이 가능한 성막 장치의 일 예를 개략적으로 나타내는 단면도이다.
도 8에 나타내는 바와 같이, 성막 장치(100)는, 하단이 개구된 천정이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들면, 석영에 의해 형성되어 있다. 처리실(101) 내의 천정에는, 석영제의 천정판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들면, 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니폴드(manifold; 103)가 O링 등의 시일 부재(104)를 개재하여 연결되어 있다.
매니폴드(103)는 처리실(101)의 하단을 지지하고 있다. 매니폴드(103)의 하단 개구로부터는 피처리체로서 복수매, 예를 들면, 50∼100매의 반도체 기판, 본 예에서는, 실리콘 웨이퍼(1)를 다단으로 재치 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 본 예에서는, 각 실리콘 웨이퍼(1) 상에, 예를 들면 SiO2막이 배설되고, 이것은 전술한 바와 같이 어모퍼스 카본막을 포함하는 적층 구조가 그 위에 형성되게 하는 하지층으로서 기능한다. 웨이퍼 보트(105)는 복수개의 지주(106)를 갖고, 지주(106)에 형성된 홈에 의해 복수매의 실리콘 웨이퍼(1)가 지지되게 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 개재하여 테이블(108) 상에 올려놓여져 있다. 테이블(108)은, 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들면, 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다. 회전축(110)의 관통부에는, 예를 들면, 자성 유체 시일(111)이 설치되고, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부와의 사이에는, 예를 들면, O링으로 이루어지는 시일 부재(112)가 개설(interpose)되어 있다. 이에 따라 처리실(101) 내의 시일성이 보지(保持; holding)되어 있다. 회전축(110)은, 예를 들면, 보트 엘리베이터(boat elevator) 등의 승강 기구(도시하지 않음)에 지지된 아암(arm; 113)의 선단에 부착되어 있다. 승강 기구에 의해 웨이퍼 보트(105)가 덮개부(109)를 개재하여 승강되어, 처리실(101) 내에 대하여 삽입·이탈된다.
성막 장치(100)는, 처리실(101) 내에 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114)와, 처리실(101) 내에 퍼지 가스를 공급하는 퍼지 가스 공급 기구(115)를 갖고 있다.
처리 가스 공급 기구(114)는 유기계 실리콘 가스 공급원(117), 탄화수소 화합물 가스 공급원(118), 질소 함유 가스 공급원(119)을 포함하고 있다. 퍼지 가스 공급 기구(115)는 불활성 가스 공급원(120)을 포함하고 있다.
유기계 실리콘 가스 공급원(117)은 유량 제어기(121a) 및 개폐 밸브(122a)를 개재하여, 분산 노즐(123)에 접속되어 있다. 분산 노즐(123)은 석영관으로 이루어지며, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123)의 수직 부분에는, 웨이퍼 보트(105)의 웨이퍼 지지 범위에 대응하는 상하 방향의 길이에 걸쳐 복수의 가스 토출공(124)이 소정의 간격을 두고 형성되어 있다. 유기계 실리콘 가스는, 각 가스 토출공(124)으로부터 수평 방향으로 처리실(101) 내를 향하여 대략 균일하게 토출된다.
탄화수소 화합물 가스 공급원(118)은 유량 제어기(121b) 및 개폐 밸브(122b)를 개재하여, 분산 노즐(125)에 접속되어 있다. 질소 함유 가스 공급원(119)도 또한, 유량 제어기(121c) 및 개폐 밸브(122c)를 개재하여, 분산 노즐(125)에 접속되어 있다. 분산 노즐(125)은 석영관으로 이루어지며, 매니폴드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(125)의 수직 부분에는, 웨이퍼 보트(105)의 웨이퍼 지지 범위에 대응하는 상하 방향의 길이에 걸쳐 복수의 가스 토출공(126)이 소정의 간격을 두고 형성되어 있다. 탄화수소 화합물 가스, 또는 질소 함유 가스는 각 가스 토출공(126)으로부터 수평 방향으로 처리실(101) 내를 향하여 대략 균일하게 토출된다.
퍼지 가스 공급 기구(115)는 불활성 가스 공급원(120)을 포함하고 있다. 불활성 가스 공급원(120)은 유량 제어기(121d) 및 개폐 밸브(122d)를 개재하여, 짧은 노즐(128)에 접속되어 있다. 노즐(128)은 석영관으로 이루어지며, 매니폴드(103)의 측벽을 관통하여, 그의 선단으로부터 불활성 가스를 수평 방향으로 처리실(101) 내를 향하여 토출시킨다.
처리실(101) 내의, 분산 노즐(123 및 125)과 반대측 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 설치되어 있다. 배기구(129)는 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 부착되어 있다. 배기구 커버 부재(130)는 처리실(101)의 측벽을 따라 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및, 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의(cylindrical) 가열 기구(133)가 설치되어 있다. 가열 기구(133)는 처리실(101) 내에 공급된 가스를 활성화시킴과 함께, 처리실(101) 내에 수용된 피처리체, 예를 들면, 반도체 기판, 본 예에서는 실리콘 웨이퍼(1)를 가열한다.
성막 장치(100) 각부의 제어는, 예를 들면 마이크로 프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행해진다. 컨트롤러(150)에는 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 격납된다. 레시피는, 예를 들면 기억부(152) 속의 기억 매체에 기억된다. 기억 매체는 하드 디스크나 반도체 메모리 등의 고정형(stationary type)의 것이라도 좋고, CD-ROM, DVD, 플래시 메모리 등의 가반성(portable type)의 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 개재하여 레시피를 적절히 전송시키도록 해도 좋다. 레시피는, 필요에 따라서, 유저 인터페이스(151)로부터의 지시 등으로 기억부(152)로부터 읽혀지고, 읽어낸 레시피에 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는 컨트롤러(150)의 제어 아래, 원하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어 아래, 상기 제1∼제3 실시 형태에 따른 성막 방법 중, 상부막(7)의 성막을 위한 부분을 제외한 도 1에 나타낸 공정 t1∼공정 t11에 따른 처리, 또는 도 4에 나타낸 공정 t1∼t8, t20, t10∼t11에 따른 처리, 또는 도 6에 나타낸 공정 t1∼t7, t30∼t32, t10+t11에 따른 처리가 순차로 실시된다.
전술한 바와 같이, 상기 제1∼제3 실시 형태에 따른 성막 방법은, 도 8에 나타내는 바와 같은 성막 장치(100)를 이용하여 실시할 수 있다. 게다가, 성막 장치(100)에 의하면, 제1∼제3 실시 형태에 따른 성막 방법의 각 처리를, 상부막(7)의 성막을 위한 부분을 제외하고, 대기에 개방하는 일 없이 동일한 처리실(101) 내에서 연속하여 행할 수 있다.
또한, 성막 장치(100)는 질소 함유 가스 공급원(119)을 구비하고 있지만, 제2, 제3 실시 형태를 실시하는 경우에는 질소 함유 가스 공급원(119)을 생략할 수도 있다. 질소 함유 가스 공급원(119)을 생략한 경우, 예를 들면, 제2 실시 형태에 있어서의 공정 t20에 대해서는, 탄화수소 화합물 가스 공급원(118)으로부터 탄소 함유 가스를 공급하면 좋다.
이상, 본 발명을 몇 가지 실시 형태에 따라 설명했지만, 본 발명은 상기 몇 가지 실시 형태에 한정되는 것은 아니고, 여러 가지 변형이 가능하다.
예를 들면, 어모퍼스 카본막과 하지층과의 밀착성 및, 어모퍼스 카본막과 상부막과의 밀착성은, 쌍방을 동시에 향상시키는 것이 바람직하지만, 어느 한쪽만을 개선하도록 해도 좋다. 예를 들면, 상부막을 형성하지 않는 경우에는, 공정 t1∼공정 t6까지를 행하여 어모퍼스 카본막과 하지층과의 밀착성만을 향상시켜도 좋다.
또한, 상기 몇 가지 실시 형태에 있어서는, 평탄한 하지층 상에 어모퍼스 카본막을 성막하는 예 및, 평탄한 어모퍼스 카본막 상에 상부막을 성막하는 예를 나타냈다. 그러나, 상기 몇 가지의 실시 형태 모두가 열성막 프로세스이고, 열성막 프로세스는 스텝 커버리지(step coverage)가 우수한 것이다. 이 때문에, 단차를 갖는 하지층 상에 어모퍼스 카본막을 성막하는 경우 및, 단차를 갖는 어모퍼스 카본막 상에 상부막을 성막하는 경우에도 문제는 발생하지 않는다.
또한, 상기 몇 가지 실시 형태에 있어서는, 하지층 및 상부막의 쌍방을 SiO2로 했지만, 하지층 및 상부막은 SiO2에 한정되는 것도 아니다. 예를 들면, 하지층 및 상부막의 각각은 실리콘을 함유하는 다른 재료라도 좋고, 이 경우도 어모퍼스 카본막과 하지층 혹은 어모퍼스 카본막과 상부막과의 사이에 Si-C 결합을 발생시킬 수 있다.
또한, 상기 몇 가지 실시 형태에 있어서는, 본 발명은 배치식(batch type)의 성막 장치에 적용되지만, 이를 대신하여 본 발명은 매엽식(single-substrate type)의 성막 장치에 적용 가능하다.
또한, 상기 몇 가지 실시 형태에 있어서는, 처리 조건을 구체적으로 나타냈지만, 이들은 단순한 예이며, 그것은 다음과 같은 이유에 의한다.
본 발명에 의한 제1 이점인 하지층과 어모퍼스 카본막(4)과의 밀착성 향상은, 하지층의 표면에 Si-C 결합을 포함하는 초기층(3)을 형성하고, 그 위에 어모퍼스 카본막(4)을 열성막함으로써 얻어진다.
본 발명에 의한 제2 이점인 어모퍼스 카본막(4)과 상부막(7)과의 밀착성 향상은, 어모퍼스 카본막(4)의 표면에 Si-C 결합을 포함하는 중간층(5)을 형성하고, 그 위에 장벽막(56 또는 58)을 유기계 실리콘 가스의 공급(공정 t8)과, 질소 함유 가스의 공급(공정 t9) 또는 탄소 함유 가스 공급(t20)을 교대로 반복하는, 즉, ALD법에 의해 열성막함으로써 얻어진다.
대신에, 본 발명에 의한 제2 이점인 어모퍼스 카본막(4)과 상부막(7)과의 밀착성 향상은, 어모퍼스 카본막(4)의 표면에 Si-C 결합을 포함하는 중간층(5)을 형성하고, 그 위에 탄화 실리콘 함유막(9)을 열성막하고, 또한, 탄화 실리콘 함유막(9)을, 이 탄화 실리콘 함유막(9)을 열성막했을 때보다 높은 압력 및 높은 온도로 불활성 가스 분위기 하에서 어닐 처리함으로써 얻어진다.
따라서, 상기 실시 형태에 기재한 구체적인 처리 조건은 단순한 예시이며, 실리콘 웨이퍼(1)의 크기, 처리실의 용적 변화 등에 따라서 상기 이점을 손상시키지 않는 범위에서 변경할 수 있다.
또한, 상기 실시 형태에 기재한 성막 방법에 의하면, 나노미터(nm) 오더의 막두께 치수로 성막되는 것이기 때문에, 반도체 디바이스의 제조 프로세스에 매우 적합하게 이용할 수 있다. 또한, 상기 실시 형태에 기재한 성막 방법이 이용된 어모퍼스 카본막은 하지층과의 밀착성 및, 상부막과의 밀착성이 높다. 이 때문에, 각 실시 형태의 어모퍼스 카본막을 포함하는 적층 구조는, 반도체 디바이스의 제조 프로세스에 있어서, 예를 들면, 에칭 마스크로서 사용되는 하드 마스크에 특히 매우 적합하게 이용할 수 있다.

Claims (21)

  1. 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법으로서,
    상기 하지층의 표면에 Si-C 결합을 포함하는 초기층을 형성하는 공정과, 여기에서 상기 하지층 상에 유기계 실리콘 가스를 공급하는 것과,
    상기 초기층이 표면에 형성된 상기 하지층 상에 상기 어모퍼스 카본막을 열성막(熱成膜)으로 형성하는 공정과, 여기에서 상기 하지층 상에 탄화수소 화합물 가스를 포함하는 성막 가스를 공급하는 것을 구비하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  2. 제1항에 있어서,
    상기 하지층은 실리콘을 포함하는 층인, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  3. 제1항에 있어서,
    상기 하지층은 SiO2층인, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  4. 제1항에 있어서,
    상기 유기계 실리콘 가스는 아민계 실리콘 가스인, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  5. 제4항에 있어서,
    상기 아민계 실리콘 가스는 부틸아미노실란, 비스터셔리부틸아미노실란, 디메틸아미노실란, 비스디메틸아미노실란, 트리디메틸아미노실란, 디에틸아미노실란, 비스디에틸아미노실란, 디프로필아미노실란, 디이소프로필아미노실란으로 이루어지는 군으로부터 선택되는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  6. 제1항에 있어서,
    상기 탄화수소 화합물 가스는 CH4, C2H2, C2H4, C2H6, C4H6으로 이루어지는 군으로부터 선택되는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  7. 제1항에 있어서,
    상기 초기층을 형성하는 공정은 처리 온도 20∼750℃와 처리 압력 0.05∼50Torr를 사용하고, 상기 어모퍼스 카본막을 형성하는 공정은 처리 온도 300∼1000℃와 처리 압력 1∼650Torr를 사용하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  8. 제1항에 있어서,
    상기 어모퍼스 카본막을 형성하는 공정 후에, 상기 방법은 추가로,
    상기 어모퍼스 카본막의 표면에 Si-C 결합을 포함하는 중간층을 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 상기 유기계 실리콘 가스를 공급하는 것과,
    상기 중간층이 표면에 형성된 상기 어모퍼스 카본막 상에 소정 두께의 질화 실리콘을 포함하는 장벽막을 열성막으로 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 질소를 포함하는 반응 가스를 공급하는 것 및 상기 유기계 실리콘 가스를 공급하는 것을 교대로 복수회 반복하는 것과,
    상기 장벽막 상에, 상기 적층 구조에 있어서 상기 어모퍼스 카본막의 상방에 배치되는 실리콘을 포함하는 상부막을 형성하는 공정을 구비하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  9. 제8항에 있어서,
    상기 상부막은 SiO2막인, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  10. 제8항에 있어서,
    상기 반응 가스는 NH3 가스인, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  11. 제8항에 있어서,
    상기 상부막은 CVD로 형성하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  12. 제8항에 있어서,
    상기 중간층을 형성하는 공정 및 상기 장벽막을 형성하는 공정에 있어서, 상기 유기계 실리콘 가스를 공급하는 것은 처리 온도 20∼750℃와 처리 압력 0.05∼50Torr로 행하고, 상기 반응 가스를 공급하는 것은 처리 온도 20∼750℃와 처리 압력 0.05∼750Torr로 행하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  13. 제1항에 있어서,
    상기 어모퍼스 카본막을 형성하는 공정 후에, 상기 방법은 추가로,
    상기 어모퍼스 카본막의 표면에 Si-C 결합을 포함하는 중간층을 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 상기 유기계 실리콘 가스를 공급하는 것과,
    상기 중간층이 표면에 형성된 상기 어모퍼스 카본막 상에 소정 두께의 탄화 실리콘을 포함하는 장벽막을 열성막으로 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 탄소를 포함하는 반응 가스를 공급하는 것 및 상기 유기계 실리콘 가스를 공급하는 것을 교대로 복수회 반복하는 것과,
    상기 장벽막 상에, 상기 적층 구조에 있어서 상기 어모퍼스 카본막의 상방에 배치되는 실리콘을 포함하는 상부막을 형성하는 공정을 구비하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  14. 제13항에 있어서,
    상기 상부막은 SiO2막인, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  15. 제13항에 있어서,
    상기 반응 가스는 CH4, C2H2, C2H4, C2H6, C4H6으로 이루어지는 군으로부터 선택되는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  16. 제13항에 있어서,
    상기 상부막은 CVD로 형성하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  17. 제13항에 있어서,
    상기 중간층을 형성하는 공정 및 상기 장벽막을 형성하는 공정에 있어서, 상기 유기계 실리콘 가스를 공급하는 것은 처리 온도 20∼750℃와 처리 압력 0.05∼50Torr로 행하고, 상기 반응 가스를 공급하는 것은 처리 온도 20∼750℃와 처리 압력 0.05∼750Torr로 행하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  18. 제1항에 있어서,
    상기 어모퍼스 카본막을 형성하는 공정 후에, 상기 방법은 추가로,
    상기 어모퍼스 카본막의 표면에 Si-C 결합을 포함하는 중간층을 형성함과 함께 탄화 실리콘 함유막을 열성막으로 형성하는 공정과, 여기에서 상기 어모퍼스 카본막 상에 상기 유기계 실리콘 가스를 공급하는 것과,
    상기 탄화 실리콘 함유막에 대하여 불활성 가스 분위기 하에서 어닐 처리하는 공정과, 여기에서 상기 탄화 실리콘 함유막을 형성했을 때의 온도 및 압력보다도 모두 높은 온도 및 압력을 사용하는 것과,
    상기 어닐 처리 후의 상기 탄화 실리콘 함유막 상에, 상기 적층 구조에 있어서 상기 어모퍼스 카본막의 상방에 배치되는 실리콘을 포함하는 상부막을 형성하는 공정을 구비하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  19. 제18항에 있어서,
    상기 중간층을 형성하는 공정 및 상기 탄화 실리콘 함유막을 형성하는 공정은 처리 온도 20∼750℃와 처리 압력 0.05∼50Torr를 사용하고, 상기 어닐 처리하는 공정은 처리 온도 550∼1200℃와 처리 압력 0.1∼760Torr를 사용하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  20. 제1항에 있어서,
    상기 적층 구조는, 반도체 디바이스의 제조 프로세스에 있어서 에칭 마스크로서 이용되는 하드 마스크인, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 방법.
  21. 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 장치로서,
    상기 하지층을 갖는 피처리체를 수용하는 처리실과,
    상기 처리실 내에, 처리 가스를 공급하는 처리 가스 공급 기구와,
    상기 처리실 내에 공급된 처리 가스를 활성화시킴과 함께, 상기 처리실 내에 수용된 상기 피처리체를 가열하는 가열 기구와,
    상기 처리실 내를 배기하는 배기 기구와,
    상기 장치의 동작을 제어하는 컨트롤러와, 상기 컨트롤러는 제어 프로그램을 기억하는 비일시적 기억 매체를 포함하고, 제어 프로그램은, 실행시에 제1항에 기재된 방법을 행하도록 상기 장치를 제어하는 것을 구비하는, 어모퍼스 카본막을 포함하는 적층 구조를 하지층 상에 형성하는 장치.
KR1020110009311A 2010-02-05 2011-01-31 어모퍼스 카본막을 포함하는 적층 구조를 형성하는 방법 및 이를 위한 장치 KR101344297B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010023922 2010-02-05
JPJP-P-2010-023922 2010-02-05

Publications (2)

Publication Number Publication Date
KR20110091456A true KR20110091456A (ko) 2011-08-11
KR101344297B1 KR101344297B1 (ko) 2013-12-23

Family

ID=44354060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110009311A KR101344297B1 (ko) 2010-02-05 2011-01-31 어모퍼스 카본막을 포함하는 적층 구조를 형성하는 방법 및 이를 위한 장치

Country Status (5)

Country Link
US (1) US8592324B2 (ko)
JP (1) JP5411171B2 (ko)
KR (1) KR101344297B1 (ko)
CN (1) CN102168255B (ko)
TW (1) TWI506679B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140007279A (ko) * 2012-07-09 2014-01-17 도쿄엘렉트론가부시키가이샤 카본 막의 성막 방법 및 성막 장치
KR101401717B1 (ko) * 2012-04-20 2014-05-30 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435287B2 (en) * 2004-03-30 2013-05-07 Toyo Advanced Technologies Co., Ltd. Stent and method for fabricating the same
JP5351948B2 (ja) * 2009-06-04 2013-11-27 東京エレクトロン株式会社 アモルファスカーボン膜の形成方法および形成装置
US8993460B2 (en) * 2013-01-10 2015-03-31 Novellus Systems, Inc. Apparatuses and methods for depositing SiC/SiCN films via cross-metathesis reactions with organometallic co-reactants
JP5854112B2 (ja) * 2011-09-30 2016-02-09 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5807511B2 (ja) * 2011-10-27 2015-11-10 東京エレクトロン株式会社 成膜装置及びその運用方法
JP5772508B2 (ja) * 2011-10-27 2015-09-02 東京エレクトロン株式会社 成膜装置及びその運用方法
JP5792101B2 (ja) * 2012-03-15 2015-10-07 東京エレクトロン株式会社 積層半導体膜の成膜方法
JP6017396B2 (ja) * 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
CN109440191A (zh) * 2018-12-28 2019-03-08 河北普兴电子科技股份有限公司 一种碳化硅晶体高温退火处理方法
US11702751B2 (en) 2019-08-15 2023-07-18 Applied Materials, Inc. Non-conformal high selectivity film for etch critical dimension control

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0490740A (ja) 1990-08-03 1992-03-24 Olympus Optical Co Ltd 内視鏡
US6184572B1 (en) 1998-04-29 2001-02-06 Novellus Systems, Inc. Interlevel dielectric stack containing plasma deposited fluorinated amorphous carbon films for semiconductor devices
JP5121090B2 (ja) * 2000-02-17 2013-01-16 アプライド マテリアルズ インコーポレイテッド アモルファスカーボン層の堆積方法
US6440878B1 (en) 2000-04-03 2002-08-27 Sharp Laboratories Of America, Inc. Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
TW200421483A (en) * 2003-03-17 2004-10-16 Semiconductor Leading Edge Tec Semiconductor device and method of manufacturing the same
US7129180B2 (en) * 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
CN100485885C (zh) * 2003-12-18 2009-05-06 东京毅力科创株式会社 成膜方法
US7115993B2 (en) * 2004-01-30 2006-10-03 Tokyo Electron Limited Structure comprising amorphous carbon film and method of forming thereof
DE102005056262A1 (de) * 2005-11-25 2007-05-31 Infineon Technologies Ag Verfahren zum Herstellen einer Schichtanordnung, Verfahren zum Herstellen eines elektrischen Bauelementes, Schichtanordnung und elektrisches Bauelement
JP5200371B2 (ja) * 2006-12-01 2013-06-05 東京エレクトロン株式会社 成膜方法、半導体装置及び記憶媒体
WO2008078649A1 (ja) * 2006-12-22 2008-07-03 Nec Corporation 半導体装置およびその製造方法
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
JP2009088267A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 成膜方法、成膜装置、記憶媒体及び半導体装置
US20090093128A1 (en) 2007-10-08 2009-04-09 Martin Jay Seamons Methods for high temperature deposition of an amorphous carbon layer
JP5425404B2 (ja) * 2008-01-18 2014-02-26 東京エレクトロン株式会社 アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP5296714B2 (ja) * 2008-01-30 2013-09-25 東京エレクトロン株式会社 アモルファスハイドロカーボン膜の後処理方法およびその方法を用いた電子デバイスの製造方法
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
US8986561B2 (en) * 2008-12-26 2015-03-24 Tokyo Electron Limited Substrate processing method and storage medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401717B1 (ko) * 2012-04-20 2014-05-30 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101446002B1 (ko) * 2012-04-20 2014-09-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR20140007279A (ko) * 2012-07-09 2014-01-17 도쿄엘렉트론가부시키가이샤 카본 막의 성막 방법 및 성막 장치

Also Published As

Publication number Publication date
JP5411171B2 (ja) 2014-02-12
US20110195580A1 (en) 2011-08-11
JP2011181903A (ja) 2011-09-15
CN102168255B (zh) 2015-03-25
CN102168255A (zh) 2011-08-31
TWI506679B (zh) 2015-11-01
KR101344297B1 (ko) 2013-12-23
TW201133562A (en) 2011-10-01
US8592324B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
KR101344297B1 (ko) 어모퍼스 카본막을 포함하는 적층 구조를 형성하는 방법 및 이를 위한 장치
KR101759157B1 (ko) 산화 실리콘막의 성막 방법
JP5689398B2 (ja) 窒化シリコン膜の成膜方法及び成膜装置
TWI509693B (zh) 成膜方法及成膜裝置
KR20230039625A (ko) 저온 ald 막들을 위한 챔버 언더코팅 준비 방법
KR101503725B1 (ko) 성막 방법 및 성막 장치
US8871655B2 (en) Method of forming silicon oxycarbonitride film
JP6817845B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN110265298B (zh) 半导体器件的制造方法、衬底处理装置
KR102120529B1 (ko) 카본 막의 성막 방법, 카본 막의 성막 장치 및 기억 매체
KR101475557B1 (ko) 카본막 상으로의 산화물막의 성막 방법 및 성막 장치
US9460913B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US9466476B2 (en) Film-forming method for forming silicon oxide film on tungsten film or tungsten oxide film
US20240096617A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2023113464A (ja) 成膜方法及び成膜装置
TW202214044A (zh) 基板處理裝置、電漿發光裝置、半導體裝置之製造方法及程式
KR20210024348A (ko) 박막 증착 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 7