KR20110085253A - 박막 트랜지스터 표시판 제조 방법 - Google Patents

박막 트랜지스터 표시판 제조 방법 Download PDF

Info

Publication number
KR20110085253A
KR20110085253A KR1020100004929A KR20100004929A KR20110085253A KR 20110085253 A KR20110085253 A KR 20110085253A KR 1020100004929 A KR1020100004929 A KR 1020100004929A KR 20100004929 A KR20100004929 A KR 20100004929A KR 20110085253 A KR20110085253 A KR 20110085253A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
transistor array
array panel
manufacturing
Prior art date
Application number
KR1020100004929A
Other languages
English (en)
Other versions
KR101572976B1 (ko
Inventor
강훈
주진호
정양호
김재성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100004929A priority Critical patent/KR101572976B1/ko
Priority to US12/767,667 priority patent/US8324003B2/en
Publication of KR20110085253A publication Critical patent/KR20110085253A/ko
Application granted granted Critical
Publication of KR101572976B1 publication Critical patent/KR101572976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 이어, 게이트 배선을 덮는 게이트 절연막을 형성한다. 다음, 게이트 전극의 게이트 절연막 상부에 반도체 패턴을 형성한다. 이어, 반도체 패턴 또는 게이트 절연막 상부에 데이터선과 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 다음, 데이터 배선 및 게이트 절연막을 덮는 음성 감광막인 유기 보호막을 도포한 후, 게이트 패드 또는 데이터 패드 주위의 제1 부분의 보호막을 제1 부분의 보호막을 제외한 나머지 부분의 제2 부분의 보호막보다 얇은 두께를 가지도록 형성한다. 이어, 드레인 전극과 연결되는 화소 전극을 형성한다. 이때, 유기 보호막 노광 시 패드부의 마스크는, 노광기의 분해능 이하의 선폭을 가진 크롬(Cr) 등의 메탈로 된 격자 패턴을 가져, 유기 보호막 노광시 빛이 일부 차광되어 패드부 유기 보호막의 높이를 효과적으로 균일하게 낮추게 된다.

Description

박막 트랜지스터 표시판 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL MANUFACTURING METHOD}
본 발명은 박막 트랜지스터 표시판 제조 방법에 관한 것으로, 특히 패드와 탭 구동 직접회로의 출력 단자 사이의 접착력을 확보할 수 있는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
통상의 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 화소들이 매트릭스 형태로 배열되어진 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.
액정 패널은 서로 대향하는 박막 트랜지스터 표시판 및 칼러필터 표시판과, 두 표시판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정층을 구비한다.
박막 트랜지스터 표시판은 게이트선 및 데이터선과, 그 게이트선과 데이터선의 교차부마다 스위칭소자로 형성된 박막 트랜지스터와, 화소 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극과, 그들 위에 도포된 배향막으로 구성된다. 게이트선과 데이터선은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트선에 공급되는 스캔신호에 응답하여 데이터선에 공급되는 화소 전압 신호를 화소 전극에 공급한다.
박막 트랜지스터 표시판의 신호선(게이트선, 데이터선)과 화소 전극 사이에는 절연을 위하여 절연막이 형성되어 있다.
절연막은 실리콘 질화물(SiNx)로 이루어질 수 있으며, 화학 기상 증착(CVD) 방법으로 신호선 상에 증착된다. 신호선과 화소 전극이 가깝게 되면 크로스 톡(cross talk)이 발생하는데, 이는 신호선과 화소 전극에 위치한 실리콘 질화물이 유전체가 되어 캐패시턴스(capacitance)가 형성되기 때문이다.
유전체의 크로스 톡을 방지하기 위해서는 실리콘 질화물의 두께 (신호선과 화소전극 간의 거리)를 증가시켜 캐패시턴스 용량을 감소시켜야 하나, 화학 기상 증착 방법으로 증착되는 실리콘 질화물을 원하는 두께로 증착시키는 것은 시간이 오래 걸려 용이하지가 않다. 따라서 이러한 문제를 해결하기 위해 신호선 상에 코팅 등의 방법으로 두께를 두껍게 형성하는 것이 가능한 유기막을 도입하였다.
박막 트랜지스터 표시판에 게이트선, 게이트 절연막, active 층, 데이터선, 데이터 절연막을 형성하고 데이터 절연막 위에 유기막을 형성하는 구조에서, 패드부 유기막의 높이가 너무 높은 경우에는 패드와 IC 등의 외부 회로를 접촉시키는 도전볼이 외부 회로를 위로 밀어 올려 외부 회로와 패드간의 접촉 저항이 증가하여, 결국 신호 전달 불량이 발생하게 되는 현상이 발생하는 문제가 있을 수 있다.
이를 방지하기 위해, 패드부의 유기막 두께를 표시 영역의 유기막 두께보다 낮출 수 있도록 한다.
본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 보다 상세하게는, 균일하게 패드부의 유기막 두께를 표시 영역의 유기막 두께보다 낮게 끔 부분 노광이 되도록 함으로써, 유기막 등 절연막이 벗겨져 패드부로부터 배선이 침식 등에 의하여 단선이 발생하는 현상을 감소시키고자 하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 표시 영역과 패드부에 걸처 배선을 형성하는 단계, 상기 표시 영역과 상기 패드부를 덮는 보호막을 적층하는 단계, 상기 패드부에 대응하는 영역에 상기 배선과 평행하는 방향 및 수직하는 방향으로 메탈 패턴이 형성된 마스크를 사용하여 노광하는 단계 및, 상기 보호막을 현상하여 상기 패드부 위에 형성된 보호막의 두께가 상기 표시 영역에 형성된 보호막의 두께보다 얇도록 하는 단계를 포함한다.
상기 패드부 위의 상기 보호막 표면에 요철 모양으로 모자이크 무늬 또는 미세 슬릿 형태가 형성될 수 있다.
상기 보호막은 음성 감광성 유기막(Nega-PR)을 이용할 수 있다.
상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴의 선폭은 0.7~3.0um 사이의 값을 가질 수 있다.
상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴간의 간격은 0.7~3.0um 사이의 값을 가질 수 있다.
본 발명의 또 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 표시 영역과 패드부에 걸처 배선을 형성하는 단계, 상기 표시 영역과 상기 패드부를 덮는 보호막을 적층하는 단계, 상기 패드부에 대응하는 영역에 상기 배선에 대하여 양의 방향 및 음의 방향으로 일정 각도 기울어진 방향으로 메탈 패턴이 형성된 마스크를 사용하여 노광하는 단계 및, 상기 보호막을 현상하여 상기 패드부 위에 형성된 보호막의 두께가 상기 표시 영역에 형성된 보호막의 두께보다 얇도록 하는 단계를 포함한다.
상기 패드부 위의 상기 보호막 표면에 상기 일정 각도로 기울어진 모자이크 무늬 또는 미세 슬릿 형태가 요철 모양으로 형성될 수 있다.
상기 보호막은 음성 감광성 유기막(Nega-PR)을 이용할 수 있다.
상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴의 선폭은 0.7~3.0um 사이의 값을 가질 수 있다.
상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴간의 간격은 0.7~3.0um 사이의 값을 가질 수 있다.
상기 일정 각도는 45도일 수 있다.
본 발명의 또 다른 실시예에 다른 박막 트랜지스터 표시판은 절연 기판 위에 표시 영역과 패드부에 걸처 배선을 형성하는 단계, 상기 표시 영역과 상기 패드부를 덮는 보호막을 적층하는 단계, 상기 패드부에 대응하는 영역에 상기 배선에 대하여 제1 방향 및 제2 방향으로 섬형 메탈 패턴이 교대로 형성된 모자이크 패턴을 가지는 마스크를 사용하여 노광하는 단계 및, 상기 보호막을 현상하여 상기 패드부 위에 형성된 보호막의 두께가 상기 표시 영역에 형성된 보호막의 두께보다 얇도록 하는 단계를 포함한다.
상기 패드부 위의 상기 보호막 표면에 요철 모양으로 모자이크 무늬 또는 미세 슬릿 형태가 형성될 수 있다.
상기 보호막은 음성 감광성 유기막(Nega-PR)을 이용할 수 있다.
상기 마스크 중 상기 패드부에 대응하는 영역의 상기 섬형 메탈 패턴의 폭은 0.7~3.0um 사이의 값을 가질 수 있다.
상기 마스크 중 상기 패드부에 대응하는 영역의 상기 섬형 메탈 패턴간의 간격은 0.7~3.0um 사이의 값을 가질 수 있다.
상기 제1 방향 및 상기 제2 방향은 상기 배선에 대하여 양의 방향 또는 음의 방향으로 45도 기울어진 방향일 수 있다.
본 발명의 한 실시예에서는, 음성 감광성 유기막(Nega-PR) 노광 시 패드부에 대응하는 마스크를 노광기의 분해능 이하의 선폭을 가진 크롬(Cr) 따위의 메탈 패턴을 배선과 수직 그리고 수평한 방향(또는 제1 방향 및 제2 방향)의 격자형태로 배열하여, 패드 주의의 보호막을 패드를 제외한 다른 부분의 보호막보다 얇은 두께를 가지도록 형성한다. 따라서, 효과적으로 패드와 탭 구동 직접회로와의 접착을 강화할 수 있다. 이에 따라, 제조 단가를 더욱 절감할 수 있음과 아울러 제조 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표기판의 배치도이고,
도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 단면도이며,
도 3 내지 도 5는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 패드 부분에 제조 방법을 순차적으로 나타내는 도 1의 Ⅱ-Ⅱ'선에 따른 단면도이며,
도 6 및 도 7은 본 발명의 일 실시예에 따른 패드부에 대응하는 격자 패턴의 마스크 배치도이며,
도 8a는 본 발명의 한 실시예에 따른 격자 패턴 마스크의 배치도를 확대 도시한 도면이며, 도 8b는 직선형 슬릿 마스크의 일부분을 확대 도시한 도면이며,
도 9는 다양한 실시예에 따른 격자 마스크를 이용하여 실제 음성 감광 유기막을 노광한 결과를 도시한 도면이며,
도 10은 본 발명의 또 다른 실시예에 따른 모자이크 패턴 마스크의 배치도를 확대하여 도시한 도면이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면부호가 사용되었다. 또한 널리 알려져 있는 공지기술의 경우 그 구체적인 설명은 생략한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 “위에” 있다고 할 때, 이는 다른 부분 “바로 위에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 “아래에” 있다고 할 때, 이는 다른 부분 “바로 아래에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 어떤 부분이 다른 부분 “바로 아래에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저 도 1 내지 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ'선에 따른 단면도이다.
하부 절연 기판(10)의 상부에는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴 (Mo)또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 구리(Cu) 또는 구리 합금(cu alloy)등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(52), 게이트선(52)의 분지인 게이트 전극(56), 게이트선(52)의 끝에 연결되어 있어 외부로부터 주사 신호를 인가 받아 게이트선(52)으로 전달하는 게이트 패드(53)를 포함한다. 여기서, 게이트선(52)은 후술할 화소 전극(112)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(112)과 게이트선(52)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 배선을 추가로 형성할 수도 있다.
게이트 배선(52, 53, 56)은 저저항을 가지는 구리 계열 또는 알루미늄 계열 또는 은 계열 등의 단일막으로 형성될 수도 있지만, 이중층이나 삼중층등의 다중층 구조로 형성될 수도 있다.
게이트 배선(52, 53, 56)위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(60)이 게이트 배선(52, 53, 56)을 덮고 있으며, 게이트 전극(56)의 게이트 절연막(60) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(70)이 형성되어 있다. 반도체층(70) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(85, 86)이 게이트 전극(56)을 중심으로 분리되어 형성되어 있다.
게이트 절연막(60) 및 저항성 접촉층(85, 86) 위에는 저저항을 가지는 알루미늄 계열 또는 구리 계열 또는 은 계열의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(92), 데이터선(92)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(98), 그리고 데이터선(92)과 연결되어 있으며 저항성 접촉층(85) 위에 위치하는 소스 전극(95) 및 데이터선부(92, 95, 98)와 분리되어 있으며 게이트 전극(56)에 대하여 소스 전극(95)의 반대쪽의 저항성 접촉층(86)의 상부에 위치하는 박막 트랜지스터의 드레인 전극(96)을 포함한다.
데이터 배선(92, 95, 96, 98)도 게이트 배선(52, 53, 56)과 마찬가지로 저저항을 가지는 도전 물질의 단일층으로 형성될 수도 있지만, 이중층이나 삼중층등의 다중층 구조로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 데이터 패드(98)를 게이트 패드(53)와 동일한 층으로 형성하는 경우에는 다른 물질과의 접촉 특성을 고려하지 않고 저항이 작은 도전 물질의 단일막으로 형성하는 것이 바람직하다.
데이터 배선(92, 95, 96, 98)이 형성된 게이트 절연막(60)상에 플라즈마 도움 화학기상 증착법 (Plasma Enhanced Chemical Vapor Deposition, PRCVD) 등의 증착방법으로 SiNx, SiOx와 같은 무기 절연물질, 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB(Benzocyclobytane) 또는 PFCB(Perfluorocyclobytane) 등과 같은 유기 절연물질, 또는 상기 무기 절연물질과 유기 절연물질의 적층구조로 평탄화되어 보호막(100)이 형성되어있다. 여기서, 유기 절연막은 드레인 전극 및 데이터 패드를 드러내는 접촉구멍(102, 108)을 가지고 있으며, 또한 게이트 절연막과 함께 게이트 패드를 드러내는 접촉 구멍(106)도 가지고 있다.
도 2에 도시한 바와 같이, 게이트 패드(53) 및 데이터 패드(98) 주위의 보호막(100)은 다른 부분의 보호막(100)보다 얇은 두께를 가지고 있다.(이하 이와 같이 얇은 두께의 보호막(100)을 가지는 부분을 각각 게이트 패드부, 데이터 패드부라고 하며, 합하여 패드부라고도 한다.) 이는 패드부 배선 본딩(OLB; Outer Lead Bonding) 공정에서 이방성 도전 입자(Anisotropic Conductive Film; ACF)에 압착력을 충분히 전달하여 패드(53, 98)와의 접착력을 강화할 수 있는 단차를 가지기 위함이다.
보호막(100) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(112)이 형성되어 있다. 화소 전극(112)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(102)을 통하여 드레인 전극(96)과 물리적, 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(112)은 또한 이웃하는 게이트선(52) 및 데이터선(92)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 한편, 게이트 패드(53) 및 데이터 패드(98) 위에는 접촉 구멍(106, 108)을 통하여 각각 이들과 연결되는 보조 게이트 패드(116) 및 보조 데이터 패드(118)가 형성되어 있다. 보조 게이트 패드(116) 및 보조 데이터 패드(118)는 패드(53, 98)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서는 패드(53, 98) 주위의 보호막(100)이 패드(53, 98) 주위(패드부)를 제외한 보호막(100)보다 얇은 두께로 형성되어 있어 패드(53, 98)와 탭 구동 직접회로와의 접착을 강화할 수 있다. 또한, 데이터선(92)과 화소 전극(112) 사이에는 낮은 유전율을 가지는 보호막(100)이 형성되어 있어, 이들 사이에서 발생하는 커플링 용량을 최소화할 수 있어 표시 장치의 특성을 향상시킬 수 있는 동시에 화소 전극(112)이 데이터선(92)과 일부 중첩하여 개구율을 최대한 확보할 수 있다.
따라서, 본 발명에서는 슬릿(slit) 패턴, 격자 패턴 또는 모자이크 패턴의 마스크를 이용하여 패드(53, 98) 주위(패드부)의 보호막(100)을 패드(53, 98)를 제외한 다른 부분(표시 영역 포함)의 보호막(100)보다 얇은 두께를 가지도록 형성한다. 그러면, 이러한 방법에 대하여 도 3 내지 도 5를 참고로 하여 상세히 설명한다.
먼저, 도 3에 도시한 바와 같이, 음성 감광성(Nega-PR)의 유기 절연막으로 이루어진 보호막(100)을 코팅한다. 여기서는 음성 감광성(Nega-PR)의 유기막 보호막(100)을 형성하였는데, 비감광성 재료로 하여 코팅할 수도 있다. 또한, 보호막(100)을 산화 규소막(SiO2) 또는 질화규소막(SiNx)등의 절연막으로 적층하여 형성할 수도 있다. 이때, 도 3에서와 같이 유기막은 하부층을 평탄화시키는 성질이 있으므로 데이터 메탈층으로 된 데이터 배선 위의 유기막의 두께 t1이 하부에 데이터 배선이 없는 유기막 두께 t2대비 두께가 얇다. 또는 상기 무기 절연물질과 유기 절연물질의 적층구조로 평탄화되어 보호막(100)이 형성할 수도 있다. 유기막이 음성 감광막(Nega-PR)인 경우에는 빛을 받은 부분이 패턴이 남게 되고 빛을 받지 못한 부분은 날아가게 된다.
보호막(100)상부에, 도 3를 참조하면, 빛 투과량을 조절할 수 있도록 마스크(200)를 배치한다. 마스크(200)는 빛이 투과되는 a 영역, 빛이 일부만 투과되는 b 영역 및 빛이 차단되는 c 영역을 가진다. 마스크(200)에서 a 영역에는 빛이 투과되도록 빈 공간으로 하고, b 영역에는 슬릿(slit) 패턴, 격자 패턴 또는 모자이크 형태의 패턴을 형성하여 빛의 투과량을 조절할 수 있도록 하고, c 영역에는 빛이 투과되지 못하도록 모든 영역에 메탈 패턴이 형성되어 있다. 또한, 도 3에는 a 영역, b 영역 및 c 영역이 대응하는 위치도 명확하게 도시하고 있다. 즉, a 영역은 보호막(100)이 식각되지 않는 영역에 대응하며, b 영역은 보호막(100) 중 일부만 식각되는 영역, 즉, 패드(53, 98)의 주변부에 대응하고, c 영역은 보호막(100)이 완전히 식각되는 영역, 즉, 드레인 전극(96), 패드(53, 98)를 노출시키는 접촉 구멍(102, 106, 108)에 대응한다.
이때, b 영역에 배치하는 슬릿 패턴, 격자 패턴 또는 모자이크 패턴은 각 패턴의 선폭 또는 각 패턴을 이루는 선 사이의 간격(이하 패턴 간의 간격이라고 함)은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하다.
이어, 도 4에 도시한 바와 같이, 보호막(100) 상부에 빛을 투과하여 보호막(100)을 노광하고 현상하여 드레인 전극(96) 및 패드(53, 98)를 드러내는 접촉구멍(102, 106, 108)을 현상한다. 이때, a 영역과 같이 마스크를 통과하여 보호막(100)에 빛이 조사되면 빛에 직접 노출되므로 보호막(100)의 고분자가 거의 분해되지 않으며, 슬릿 패턴이 형성되어 있는 b 영역에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 빛이 완전히 가려진 c 영역에서는 고분자들이 완전히 분해가 된다. 다음, 보호막(100)을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 b 영역에서는 빛에 전혀 조사되지 않은 c 영역보다 두꺼운 두께의 보호막(100)이 남게 된다. 이때 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
그 후, 도 5에 도시한 바와 같이, 게이트 절연막(60)을 식각하여 게이트 패드(53)를 드러내는 접촉 구멍(106)을 완성한다.
본 발명의 일 실시예에 따른, 보호막(100)인 유기막이 음성 감광막(Nega-PR)인 경우에는 빛을 받은 부분이 패턴이 남게 되고 빛을 받지 못한 부분은 날아가게 되는데, 이 때 패드부 영역에 대응하는 마스크(200)에는, 노광기의 분해능 이하의 선폭을 가지는 크롬(Cr) 따위의 메탈 패턴을 교차로 배치하여 격자 패턴을 형성하고, 보호막(100) 노광시 빛의 일부만 투과되도록 하여 패드부 유기막의 높이를 낮추는 것이다. 그러면, 이러한 격자 패턴을 가지는 마스크의 구성 및 어떻게 효율적으로 상기 패드부 유기막의 높이를 낮출 수 있는것인지를 도 6 및 도 7을 참고로 하여 설명한다.
도 6 및 도 7은 본 발명의 일실시예에 따른 패드부에 대응하는 격자 패턴의 마스크 배치도이다. 먼저, 도 6은 데이터 배선(또는 게이트 배선)과 수직 그리고 평행한 부분을 동시에 갖는 격자 패턴 마스크의 평면도를 나타낸다. 여기서 B는 Bar 즉, 크롬(Cr) 따위의 메탈 패턴에서 하나의 선의 폭(이하 메탈 패턴의 폭이라 함)을 가리키며, S는 Slit 즉, 크롬(Cr) 따위로 형성된 메탈 패턴 사이의 간격(이하 메탈 패턴간의 간격이라 함)을 가르킨다. 본 발명에서는 메탈 패턴의 폭은 0.7~3.0um, 그리고 메탈 패턴간의 간격은 0.7~3.0um 사이의 값을 가지는 마스크를 사용하는 것을 특징으로 한다. 또한, 도 7은 본 발명의 다른 실시예에 따른 격자 패턴 마스크의 평면도를 나타낸 것이다. 즉, 도 7의 마스크는 도 6의 마스크를 45도 회전한 것을 특징으로 한다. 도 7에서는 도 6과 달리 B와 S의 크기가 동일한 실시예를 도시하고 있지만, 반드시 이에 한정되지 않는다.
도 8a는 본 발명의 일 실시예인 격자 슬릿 마스크의 일부분을 그리고, 도 8b는 비교를 위하여 평행한 부분만을 갖는 직선 슬릿 마스크의 일부분을 나타내 그림이다. 본 발명의 일실시예인 유기막이 음성 감광막(Nega-PR)인 경우에는 빛을 받은 부분이 패턴이 남게 되고 빛을 받지 못한 부분은 날아가게 된다. 따라서, 도 8을 참조하면 점선으로 처리된 단위영역내에서, 직선 형태의 슬릿 마스크인 경우(도 8b)에는 빛이 투과되는 부분이 50%이므로 50%의 빛을 이용하여 음성 감광막의 고분자들이 분해되지 않도록 한다. 그러나 본 발명의 일 실시예와 같이 격자 패턴의 마스크(도 8a)를 사용한 경우에는, 개구율이 25%밖에 되지 않음으로써, 결과적으로 투과하는 빛의 양이 적고 음성 감광막의 고분자들이 분해되지 않도록 하는 빛의 양도 적으므로 더 많은 고분자들이 분해되어 식각되게 된다. 따라서, 보다 효과적으로 상기 패드부 유기막의 높이를 낮출 수 있게 된다.
이상과 같이 마스크(200)의 투과율(또는 개구율)이 적을수록 보호막(100)의 높이를 줄일 수 있었지만, 아래의 도 9를 참고하면, 전체적인 높이는 줄어들지만 요철 패턴이 명확하게 발생하는 것을 확인할 수 있다.
도 9는 실질적으로 여러 Bar 즉, 메탈 패턴 선폭 및 Slit 즉, 메탈 패턴간의 간격을 가지는 격자 패턴 마스크를 이용하여 실제 음성 감광막(Nega-PR) 유기막을 노광하여 관찰한 패턴의 형상을 수치 및 사진으로 나타낸 결과이다. 여기서 초기 유기막의 두께 즉, 픽셀영역부의 패턴되지 않는 유기막의 두께는 2.44um이다. 또한, 도 9에서 Max는 해당 마스크로 패터닝된 보호막(100) 패턴에서 최대 높이를, Min은 최소 높이를, Avg.는 평균 높이를 Range는 최대 높이(Max)와 최소 높이(Min)의 차이를 나타내며, 단위는 마이크로 미터이다. 그리고 Image는 보호막(100)의 상부에서 찍은 사진, SEM(Tilt)는 보호막(100)의 측면에서 일정 각도만큼 틸팅(tilting)된 상태에서 찍은 셈(SEM) 사진이고, SEM(Vertical)은 보호막(100)의 측면에서 찍은 셈(SEM) 사진이다.
도 9에서는 Bar 1.3, Slit 1.8의 실시예(제1 실시예라 함), Bar 1.5, Slit 2.0의 실시예(제2 실시예라 함) 및 Bar 1.6, Slit 2.0의 실시예(제3 실시예라 함)이 기술되어 있다. 제1 실시예에서 제3 실시예로 갈수록 빛의 투과율은 감소되며, 보호막(100)의 평균 높이(Avg.)는 낮아지는 것을 확인할 수 있다. 그렇지만, 제1 실시예에서는 보호막(100)의 높이 편차(최대 높이에서 최소 높이의 차이)가 0.08뿐이었지만, 제2 실시예에서는 0.27로 커졌으며, 제3 실시예에서는 이보다 큰 0.39였다. 즉, 개구율이 감소하면 보호막(100)의 전체 높이는 낮아지지만, 요철이 보다 선명하게 발생하는 것을 확인할 수 있고, 사진에서도 이러한 점이 명확하게 찍혀 있다. 그러므로 개구율을 낮추기만 하는 것이 반드시 좋은 것은 아니며, 보호막(100)의 종류 및 광원의 종류 등에 따라서 개구율을 조절하여 마스크를 제작하는 것이 보다 바람직하다.
또한, 도 9의 사진에서 알 수 있는 바와 같이 마스크의 패턴에 준하는 패턴이 보호막(100)에 형성된다는 점도 명확하게 확인할 수 있다. 이와 같은 패턴은 격자 패턴에 준하여 형성되는 것이므로 마스크의 패턴이 일정 간격(B 및 S)의 격자 패턴을 가지지만, 패드(53, 98)가 불규칙하게 형성되는 경우에는 요철로 인하여 원하는 높이의 보호막(100)이 패드부에 형성되지 못할 수도 있다. 이러한 문제점은 도 6과 같이 배선과 마스크(200)의 격자 패턴이 수직, 평행하는 경우에 주로 발생 우려가 있으며, 도 7과 같이 45도 회전한 격자 마스크를 사용하는 경우에는 패드의 간격과 마스크의 격자 패턴의 크기(B 및 S)와 관련이 적어지는 장점이 있다. 그 결과 패드의 간격이 일정하지 않은 경우 도 7의 실시예를 적용하면 보다 일정한 보호막(100)의 높이를 가지도록 할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 마스크의 구조를 도시하는 도면이다.
도 10의 마스크 패턴은 모자이크 패턴을 가져, 도 6 및 도 7과 같이 일 방향으로 연속적인 배선이 형성되지 않고 섬형 메탈 패턴(P)이 수직 및 수평 방향을 따라서 개구 영역(O)과 교대로 형성되는 것을 특징으로 한다. 도 10에서는 섬형 메탈 패턴이 동일한 크기를 가지면서 반복 형성되고 있지만, 실시예에 따라서는 적어도 2 이상의 섬형 메탈 패턴이 형성되고 이들 섬현 메탈 패턴이 반복 형성될 수도 있다.
도 10과 같은 모자이크 패턴의 마스크는 개구율이 50%이므로 도 6 및 도 7에 비하여 개구율이 높아 보호막(100)의 두께가 상대적으로 높을 수 있지만, 이는 섬형 메탈 패턴의 크기를 조절하여 개구율을 더 낮출 수 있고, 도 6 및 도 7의 마스크와 동일한 개구율을 가지는 경우에는 다음과 같은 보다 향상된 장점을 가진다. 즉, 동일 개구율인 경우에 개구 영역과 메탈 패턴의 반복 회수가 도 6 및 도 7보다 높아 보호막(100)에 형성되는 요철 패턴도 보다 많은 개수가 형성되게 된다. 이와 같이 요철 패턴의 개수가 많아지면, 동일한 노광양으로 조사된 보호막(100)의 경우 보다 적은 높이 차이를 가지게된다. 그 결과 충분히 낮은 보호막(100)을 형성함과 동시에 요철 패턴의 높이차도 줄어 드는 장점이 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
하부 절연 기판(10) 보호막(100)
접촉 구멍(102) 접촉 구멍(102, 106, 108)
화소 전극(112) 보조 게이트 패드(116)
보조 데이터 패드(118) 마스크(200)
게이트선(52) 게이트 패드(53)
게이트 전극(56) 게이트 절연막(60)
반도체층(70) 저항성 접촉층(85, 86)
데이터선(92) 소스 전극(95)
드레인 전극(96) 데이터 패드(98)

Claims (24)

  1. 절연 기판 위에 표시 영역과 패드부에 걸처 배선을 형성하는 단계,
    상기 표시 영역과 상기 패드부를 덮는 보호막을 적층하는 단계,
    상기 패드부에 대응하는 영역에 상기 배선과 평행하는 방향 및 수직하는 방향으로 메탈 패턴이 형성된 마스크를 사용하여 노광하는 단계 및,
    상기 보호막을 현상하여 상기 패드부 위에 형성된 보호막의 두께가 상기 표시 영역에 형성된 보호막의 두께보다 얇도록 하는 단계
    를 포함하는 박막 트랜지스터 표시판 제조 방법
  2. 제 1항에서,
    상기 패드부 위의 상기 보호막 표면에 요철 모양으로 모자이크 무늬 또는 미세 슬릿 형태가 형성된 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  3. 제 2항에서,
    상기 보호막은 음성 감광성 유기막(Nega-PR)을 이용하는 박막 트랜지스터 표시판 제조 방법
  4. 제 3항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴의 선폭은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  5. 제 4항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴간의 간격은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  6. 제 1항에서,
    상기 보호막은 음성 감광성 유기막(Nega-PR)을 이용하는 박막 트랜지스터 표시판 제조 방법
  7. 제 6항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴의 선폭은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  8. 제 7항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴간의 간격은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  9. 절연 기판 위에 표시 영역과 패드부에 걸처 배선을 형성하는 단계,
    상기 표시 영역과 상기 패드부를 덮는 보호막을 적층하는 단계,
    상기 패드부에 대응하는 영역에 상기 배선에 대하여 양의 방향 및 음의 방향으로 일정 각도 기울어진 방향으로 메탈 패턴이 형성된 마스크를 사용하여 노광하는 단계 및,
    상기 보호막을 현상하여 상기 패드부 위에 형성된 보호막의 두께가 상기 표시 영역에 형성된 보호막의 두께보다 얇도록 하는 단계
    를 포함하는 박막 트랜지스터 표시판 제조 방법
  10. 제 9항에서,
    상기 패드부 위의 상기 보호막 표면에 상기 일정 각도로 기울어진 모자이크 무늬 또는 미세 슬릿 형태가 요철 모양으로 형성된 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  11. 제 10항에서,
    상기 보호막은 음성 감광성 유기막(Nega-PR)을 이용하는 박막 트랜지스터 표시판 제조 방법
  12. 제 11항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴의 선폭은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  13. 제 12항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴간의 간격은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  14. 제13항에서,
    상기 일정 각도는 45도인 박막 트랜지스터 표시판 제조 방법
  15. 제 9항에서,
    상기 보호막은 음성 감광성 유기막(Nega-PR)을 이용하는 박막 트랜지스터 표시판 제조 방법
  16. 제 15항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴의 선폭은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  17. 제 16항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 메탈 패턴간의 간격은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  18. 제17항에서,
    상기 일정 각도는 45도인 박막 트랜지스터 표시판 제조 방법
  19. 절연 기판 위에 표시 영역과 패드부에 걸처 배선을 형성하는 단계,
    상기 표시 영역과 상기 패드부를 덮는 보호막을 적층하는 단계,
    상기 패드부에 대응하는 영역에 상기 배선에 대하여 제1 방향 및 제2 방향으로 섬형 메탈 패턴이 교대로 형성된 모자이크 패턴을 가지는 마스크를 사용하여 노광하는 단계 및,
    상기 보호막을 현상하여 상기 패드부 위에 형성된 보호막의 두께가 상기 표시 영역에 형성된 보호막의 두께보다 얇도록 하는 단계
    를 포함하는 박막 트랜지스터 표시판 제조 방법
  20. 제 19항에서,
    상기 패드부 위의 상기 보호막 표면에 요철 모양으로 모자이크 무늬 또는 미세 슬릿 형태가 형성된 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  21. 제 20항에서,
    상기 보호막은 음성 감광성 유기막(Nega-PR)을 이용하는 박막 트랜지스터 표시판 제조 방법
  22. 제 21항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 섬형 메탈 패턴의 폭은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  23. 제 22항에서,
    상기 마스크 중 상기 패드부에 대응하는 영역의 상기 섬형 메탈 패턴간의 간격은 0.7~3.0um 사이의 값을 가지는 것을 특징으로 하는 박막 트랜지스터 표시판 제조 방법
  24. 제23항에서,
    상기 제1 방향 및 상기 제2 방향은 상기 배선에 대하여 양의 방향 또는 음의 방향으로 45도 기울어진 방향인 박막 트랜지스터 표시판 제조 방법
KR1020100004929A 2010-01-19 2010-01-19 박막 트랜지스터 표시판 제조 방법 KR101572976B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100004929A KR101572976B1 (ko) 2010-01-19 2010-01-19 박막 트랜지스터 표시판 제조 방법
US12/767,667 US8324003B2 (en) 2010-01-19 2010-04-26 Method for manufacturing a thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100004929A KR101572976B1 (ko) 2010-01-19 2010-01-19 박막 트랜지스터 표시판 제조 방법

Publications (2)

Publication Number Publication Date
KR20110085253A true KR20110085253A (ko) 2011-07-27
KR101572976B1 KR101572976B1 (ko) 2015-12-01

Family

ID=44277868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100004929A KR101572976B1 (ko) 2010-01-19 2010-01-19 박막 트랜지스터 표시판 제조 방법

Country Status (2)

Country Link
US (1) US8324003B2 (ko)
KR (1) KR101572976B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026177A (zh) * 2017-03-31 2017-08-08 京东方科技集团股份有限公司 一种coa基板及其制备方法、显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101881857B1 (ko) 2012-08-27 2018-08-24 삼성전자주식회사 계단형 패턴 형성 방법
KR102014197B1 (ko) * 2012-10-25 2019-08-26 삼성전자주식회사 반도체 장치 및 이의 형성 방법
KR101942850B1 (ko) * 2013-02-27 2019-04-17 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
US9559044B2 (en) * 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
KR102100766B1 (ko) * 2013-09-30 2020-04-14 엘지디스플레이 주식회사 디스플레이 장치
CN103887236B (zh) * 2014-03-17 2016-08-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9660004B2 (en) 2014-03-21 2017-05-23 Apple Inc. Flexible displays with strengthened pad area
CN104299969B (zh) * 2014-03-21 2017-04-05 苹果公司 具有加强焊盘区域的柔性显示器
CN107818945B (zh) * 2017-10-25 2020-01-03 武汉华星光电半导体显示技术有限公司 一种功能层开孔的方法、阵列基板以及显示装置
CN111344865A (zh) * 2017-11-16 2020-06-26 深圳市柔宇科技有限公司 Tft阵列结构及其绑定区、绑定区的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1172802A (ja) 1997-08-29 1999-03-16 Matsushita Electric Ind Co Ltd アクティブ素子アレイ基板の製造方法
KR100508034B1 (ko) 1998-11-26 2005-12-02 삼성전자주식회사 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100623975B1 (ko) 1999-05-07 2006-09-13 삼성전자주식회사 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100789074B1 (ko) * 2000-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100853207B1 (ko) 2001-08-27 2008-08-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2003330045A (ja) 2002-05-13 2003-11-19 Au Optronics Corp 液晶表示装置およびその製造方法
JP2004341465A (ja) 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR100935673B1 (ko) 2003-09-05 2010-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR100973809B1 (ko) 2003-07-29 2010-08-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060069081A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070001659A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR101430533B1 (ko) * 2008-01-04 2014-08-22 솔브레인 주식회사 네거티브 포토레지스트 조성물 및 이를 이용한 어레이기판의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026177A (zh) * 2017-03-31 2017-08-08 京东方科技集团股份有限公司 一种coa基板及其制备方法、显示装置
CN107026177B (zh) * 2017-03-31 2020-02-28 京东方科技集团股份有限公司 一种coa基板及其制备方法、显示装置

Also Published As

Publication number Publication date
KR101572976B1 (ko) 2015-12-01
US20110177639A1 (en) 2011-07-21
US8324003B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
KR101572976B1 (ko) 박막 트랜지스터 표시판 제조 방법
KR100905472B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR101216688B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
JP2001356372A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20120075048A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR20070013816A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878238B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR101066484B1 (ko) 액정표시소자의 제조방법
KR100853207B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100864486B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100878278B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20000065687A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR20070120324A (ko) 저저항 배선의 콘택 구조 형성 방법, 저저항 배선의 콘택구조를 갖는 박막 트랜지스터 기판 및 액정 표시 장치의제조 방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20070008257A (ko) 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee