KR20110078977A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20110078977A
KR20110078977A KR1020090135914A KR20090135914A KR20110078977A KR 20110078977 A KR20110078977 A KR 20110078977A KR 1020090135914 A KR1020090135914 A KR 1020090135914A KR 20090135914 A KR20090135914 A KR 20090135914A KR 20110078977 A KR20110078977 A KR 20110078977A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
forming
device isolation
oxide film
film
Prior art date
Application number
KR1020090135914A
Other languages
English (en)
Inventor
박순열
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090135914A priority Critical patent/KR20110078977A/ko
Publication of KR20110078977A publication Critical patent/KR20110078977A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 제조 방법이 제공된다. 반도체 소자의 제조 방법은 반도체 기판에 STI를 형성하는 단계, 상기 STI 형성된 반도체 기판에 산화막을 형성하는 단계, 상기 소자 분리막에 인접한 산화막의 일 영역을 노출하는 질화막 패턴을 형성하는 단계, 및 상기 질화막 패턴을 마스크로 이용하는 습식 산화를 수행하여 상기 소자 분리막과 접하는 필드 산화막을 형성하는 단계를 포함한다.
STI(Shallow Trench Isolation), 필드 산화막(field oxide film).

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 STI 구조에 필드 산화막(Field Oxide)이 추가된 소자 분리막을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 제조 기술은 고집적화와 고성능화를 요구한다. MOSFET의 게이트 선폭 축소 기술과 더불어 소자의 격리 기술이 반도체 소자의 고집적화에 가장 밀접하게 연관되고, 이를 향상시키기 위하여 각 분야에서 많은 노력을 기울이고 있다.
소자 격리 기술로는 R-LOCOS(Recessed-Local Oxidation of Silicon) 방식과 STI(Shallow Trench Isolation) 방식이 있다. 특히 고전압 반도체 소자에서는 브레이크 다운 전압을 증가시키기 위해 필드 산화막 또는 STI 형성은 필수적이다.
R-LOCOS 방식에 따른 필드 산화막 형성 공정에 비해 STI 공정이 효율적으로 판단됨에 따라 STI 방식에 의한 소자 분리막이 광범위하게 사용되고 있는 추세이다.
소자 분리막을 채널 내 형성시키는 공정은 브레이크 다운 전압 특성을 개선하나, 채널 내 전자의 이동시 소자 분리막 모서리(edge) 부근에 과도한 전기장이 형성됨에 따라 다량의 열 캐리어(Hot Carrier)가 발생하게 되어 HCI(Hot Carrier Injection) 특성이 나빠질 수 있다. HCI 특성은 반도체 소자의 신뢰성에 있어서 일반적으로 사용되는 매우 중요한 지표이므로 HCI 특성의 향상은 소자 개발에 있어서 필수적인 요소이다.
도 1은 일반적인 반도체 소자의 소자 격리막 주변에 흐르는 전류를 나타낸다. 도 1을 참조하면, 반도체 기판 내에 형성되는 채널에 인접하는 소자 분리막의 하부 모서리 부근에 전류가 집중되는 것을 알 수 있다.
본 발명이 이루고자 하는 기술적 과제는 소자 분리막 주변의 전류 경로를 완화시켜 과도한 임펙트 임온화 발생을 억제하여 HCI 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판에 STI를 형성하는 단계, 상기 STI 형성된 반도체 기판에 산화막을 형성하는 단계, 상기 소자 분리막에 인접한 산화막의 일 영역을 노출하는 질화막 패턴을 형성하는 단계, 및 상기 질화막 패턴을 마스크로 이용하는 습식 산화를 수행하여 상기 소자 분리막과 접하는 필드 산화막을 형성하는 단계를 포함한다.
상기와 같은 과제를 달성하기 위한 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판에 STI를 형성하는 단계, 상기 STI가 형성된 반도체 기판에 산화막을 형성하는 단계, 상기 소자 분리막에 인접한 산화막의 일 영역을 노출하는 질화막 패턴을 형성하는 단계, 상기 질화막 패턴을 마스크로 이용하여 상기 산화막을 식각하여 반도체 기판의 일부를 노출하는 단계, 및 상기 질화막 패턴을 마스크로 이용하는 습식 산화를 수행하여 노출된 반도체 기판에 상기 소자 분리막과 접하는 필드 산화막을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 소자의 소자 분리막 형성 방법은 STI 구조에 필드 산화막(Field Oxide)을 추가하여 채널 영역에 인접한 소자 분리막 주변의 전류 경로를 완화시켜 과도한 임펙트 임온화 발생을 억제하여 HCI 특성을 향상시킬 수 있는 효과가 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸다.
먼저 도 2a에 도시된 바와 같이, 반도체 기판(210) 내에 소자 분리막(215)을 형성한다. 이때 형성되는 소자 분리막(215)은 일반적인 소자 분리막의 크기(점선부분 포함)보다 작게 형성한다.
예컨대, 반도체 기판(210) 상에 포토리쏘그라피 공정을 수행하여 소자 분리막 형성을 위한 제1 포토레지스트 패턴(미도시)을 형성한다. 그리고 제1 포토레지스트 패턴을 마스크로 이용하여 반도체 기판(210)을 식각하여 트랜치(미도시)를 형성한다. 그리고 애싱 공정을 이용하여 제1 포토레지스트 패턴을 반도체 기판(210)으로부터 제거한다. 그리고 형성된 트랜치에 산화물(oxide)를 매립하여 소자 분리막(215)을 형성한다.
이어서 소자 분리막(215)이 형성된 반도체 기판(210) 표면에 산화막(217)을 형성한다. 이때 산화막(217)은 산화(oxidation) 또는 증착(deposition)에 의하여 형성될 수 있다.
다음으로 도 2b에 도시된 바와 같이, 소자 분리막(215)에 인접한 산화막(217)의 일 영역을 노출시키는 질화막 패턴(220)을 산화막(217) 상에 형성한다.
예컨대, 산화막(217) 상에 질화막(미도시)을 형성하고, 포토리쏘그라피 공정을 수행하여 소자 분리막(215)에 인접한 질화막의 일 영역을 노출시키는 제2 포토레지스트 패턴을 형성한다. 제2 포토레지스트 패턴을 마스크로 이용하여 질화막의 일 영역을 식각하여 질화막 패턴(220)을 형성한다.
다음으로 도 2c에 도시된 바와 같이, 질화막 패턴(220)을 마스크로 이용하여 습식 산화 공정을 수행하여 소자 분리막(215)과 접하는 필드 산화막(230)을 질화막 패턴(220)에 의해 노출되는 반도체 기판(210)에 형성한다.
예컨대, 습식 산화 공정을 수행하면 제1 질화막 패턴(230)에 의해 노출되는 산화막(217) 주변에만 산화물이 성장하여 소자 분리막(215)의 상부 모서리에 일 측 하부가 접하는 필드 산화막(230)이 반도체 기판(210)에 형성된다.
이때 형성되는 필드 산화막(230)은 소자 분리막(215)보다 반도체 기판(210) 내에 얕게 형성된다. 즉 반도체 기판(210) 내에서 필드 산화막(230)이 형성되는 깊이는 소자 분리막(215)이 형성되는 깊이보다 작다. 습식 산화 공정에 의하여 필드 산화막(230) 주변의 질화막 패턴(220)의 일부가 밀려 올라간다.
도 2c에 도시된 바와 달리 다음과 같이 필드 산화막(230)을 형성할 수 있다. 먼저 반도체 기판에 STI(Shallow Trench Isolation)를 형성하고, 상기 STI가 형성 된 반도체 기판에 산화막을 형성한다. 그리고 소자 분리막에 인접한 산화막의 일 영역을 노출하는 질화막 패턴을 형성하고, 질화막 패턴을 마스크로 이용하여 산화막을 식각하여 반도체 기판의 일부를 노출한다.
그리고 상기 질화막 패턴을 마스크로 이용하는 습식 산화를 수행하여 노출된 반도체 기판에 상기 소자 분리막과 접하는 필드 산화막을 상기 소자 분리막보다 낮은 깊이로 상기 반도체 기판 내에 형성할 수 있다.
다음으로 도 2d에 도시된 바와 같이, 필드 산화막(230)의 일부, 및 이에 인접하는 반도체 기판(210) 상에 게이트 산화막(242) 및 게이트 전극(244)이 적층된 게이트 패턴(250)을 형성한다.
예컨대, 필드 산화막(230)이 형성된 반도체 기판(210) 상에 게이트 산화막 및 폴리 실리콘을 순차적으로 형성한다. 포토 및 식각 공정을 수행하여 순차적으로 적층된 게이트 산화막 및 폴리 실리콘을 패터닝하여 게이트 패턴(250)을 형성한다.
게이트 패턴(250)이 형성된 반도체 기판(210)에 임플란트 공정에 의한 불순물을 도핑하여 소스 및 드레인 영역(260,265)을 형성한다.
상술한 바와 달리, 소스 및 드레인 영역(260,265)을 먼저 형성한 후 게이트 패턴(250)을 형성할 수도 있다.
본 발명의 실시 예에 따른 반도체 소자의 소자 분리막 형성 방법은 일반적인 소자 분리막보다 단차가 작은 소자 분리막(215)을 STI 방식으로 형성한 후 이와 인접하여 소자 분리막(215)보다 단차가 작은 필드 산화막을 습식 산화 방법으로 형성함으로써, 채널 영역에 인접한 소자 분리막 주변의 전류 경로를 완화시켜 열 캐리 어 효과(Hot Carrier Effect)를 줄일 수 있다.
도 3a는 일반적인 STI 구조를 포함하는 반도체 소자의 임펙트 이온화를 나타내고, 도 3b는 본 발명의 실시 예에 따른 소자 분리막 구조를 포함하는 반도체 소자의 임펙트 이온화를 나타낸다.
도 3a 및 도 3b를 참조하면, 일반적인 STI 구조를 포함하는 반도체 소자에서는 게이트의 에지(Gate Edge) 부근에서 임펙트 이온화 밀도가 높은 반면에, 본 발명의 실시 예에 따른 소자 분리막 구조를 포함하는 반도체 소자에서는 채널 내에 임펙트 이온화 밀도가 적다.
HCI 특성이 나빠지는 이유는 전류 경로에 따라 전류 집중 현상이 발생하고, 결국 임펙트 이온화 현상이 발생하여 채널 내 산화막 계면으로 캐리어들(carriers)이 침투하기 때문이다. 본 발명에서 제안하는 소자 분리막 구조는 채널 내 임펙트 이온화 현상이 적게 발생하기 때문에 HCI 성능이 향상될 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 일반적인 반도체 소자의 소자 격리막 주변에 흐르는 전류를 나타낸다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸다.
도 3a는 일반적인 STI 구조를 포함하는 반도체 소자의 임펙트 이온화를 나타낸다.
도 3b는 본 발명의 실시 예에 따른 소자 분리막 구조를 포함하는 반도체 소자의 임펙트 이온화를 나타낸다.

Claims (6)

  1. 반도체 기판에 STI(Shallow Trench Isolation)를 형성하는 단계;
    상기 STI 형성된 반도체 기판에 산화막을 형성하는 단계;
    상기 소자 분리막에 인접한 산화막의 일 영역을 노출하는 질화막 패턴을 형성하는 단계; 및
    상기 질화막 패턴을 마스크로 이용하는 습식 산화를 수행하여 상기 소자 분리막과 접하는 필드 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 필드 산화막을 형성하는 단계는,
    상기 소자 분리막보다 낮은 깊이로 상기 반도체 기판 내에 상기 필드 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서, 상기 반도체 소자의 제조 방법은,
    상기 필드 산화막의 일부, 및 이에 인접하는 반도체 기판 표면에 게이트 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제2항에 있어서, 상기 필드 산화막을 형성하는 단계는,
    상기 소자 분리막의 상부 모서리에 일 측 하부가 접하는 필드 산화막을 형성 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 반도체 기판에 STI(Shallow Trench Isolation)를 형성하는 단계;
    상기 STI가 형성된 반도체 기판에 산화막을 형성하는 단계;
    상기 소자 분리막에 인접한 산화막의 일 영역을 노출하는 질화막 패턴을 형성하는 단계;
    상기 질화막 패턴을 마스크로 이용하여 상기 산화막을 식각하여 반도체 기판의 일부를 노출하는 단계; 및
    상기 질화막 패턴을 마스크로 이용하는 습식 산화를 수행하여 노출된 반도체 기판에 상기 소자 분리막과 접하는 필드 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제5항에 있어서, 상기 필드 산화막을 형성하는 단계는,
    상기 소자 분리막보다 낮은 깊이로 상기 반도체 기판 내에 상기 필드 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020090135914A 2009-12-31 2009-12-31 반도체 소자의 제조 방법 KR20110078977A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135914A KR20110078977A (ko) 2009-12-31 2009-12-31 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135914A KR20110078977A (ko) 2009-12-31 2009-12-31 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110078977A true KR20110078977A (ko) 2011-07-07

Family

ID=44918396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135914A KR20110078977A (ko) 2009-12-31 2009-12-31 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20110078977A (ko)

Similar Documents

Publication Publication Date Title
KR101057651B1 (ko) 반도체 소자의 제조방법
US8969157B2 (en) Method of manufacturing semiconductor device having field plate electrode
US8017486B2 (en) Method of fabricating low on-resistance lateral double-diffused MOS device
KR101291751B1 (ko) 반도체 소자와 그 제조 방법
JP2009032820A (ja) 横型ｍｏｓトランジスタおよびその製造方法
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
JP2013105798A (ja) 半導体装置及びその製造方法
CN113809145B (zh) 窄台面绝缘栅双极型晶体管器件及形成方法
KR101382328B1 (ko) 반도체 소자 및 그 제조 방법
CN110767548A (zh) 半导体结构及其形成方法
KR100871976B1 (ko) 반도체 소자 및 그 제조 방법
KR100906557B1 (ko) 반도체소자 및 그 제조방법
KR101807122B1 (ko) 반도체 소자의 제조 방법
KR100928514B1 (ko) 트렌치형 트랜지스터의 제조 방법
KR101427954B1 (ko) 반도체 소자 및 그 제조 방법
TWI614898B (zh) 終止區結構及其製造方法
KR20100089364A (ko) 트랜지스터를 갖는 반도체소자의 제조방법
KR100790742B1 (ko) 트랜지스터 및 그 제조방법
KR20110078977A (ko) 반도체 소자의 제조 방법
KR20110078978A (ko) 반도체 소자 및 그 제조 방법
KR20110078531A (ko) 고전압 반도체 소자 및 고전압 반도체 소자의 제조 방법
KR100897823B1 (ko) 드레인 확장형 모스 트랜지스터의 제조방법
TWI525825B (zh) 橫向擴散半導體裝置及其製作方法
CN106992123A (zh) 横向扩散金属氧化半导体元件及其制造方法
KR100774788B1 (ko) 반도체 소자의 제조방법 및 구조

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination