KR20110077565A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20110077565A
KR20110077565A KR1020090134186A KR20090134186A KR20110077565A KR 20110077565 A KR20110077565 A KR 20110077565A KR 1020090134186 A KR1020090134186 A KR 1020090134186A KR 20090134186 A KR20090134186 A KR 20090134186A KR 20110077565 A KR20110077565 A KR 20110077565A
Authority
KR
South Korea
Prior art keywords
unit cell
wiring
unit
resistance
voltage terminal
Prior art date
Application number
KR1020090134186A
Other languages
English (en)
Inventor
탁정미
윤혁수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090134186A priority Critical patent/KR20110077565A/ko
Publication of KR20110077565A publication Critical patent/KR20110077565A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 상 변화 저항 소자를 포함하는 제 1 및 제 2 단위 셀, 제 1 및 상기 제 2 단위 셀에 쓰기 동작을 수행하기 위한 전류를 인가하는 라이트 드라이버, 라이트 드라이버와 제 1 단위 셀을 연결하는 제 1 배선, 제 1 단위 셀과 전압 단자를 연결하는 제 2 배선, 라이트 드라이버와 제 2 단위 셀을 연결하는 제 3 배선, 및 제 2 단위 셀과 전압 단자를 연결하는 제 4 배선을 포함하고, 제 1 배선 및 제 2 배선의 등가 저항의 합은 제 3 배선 및 제 4 배선의 등가 저항의 합과 동일한 것을 특징으로 하는 반도체 메모리 장치를 제공한다.

Description

반도체 메모리 장치 {SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 메모리 장치와 관련된다.
반도체 메모리 장치는 데이터를 일시적 또는 영구히 저장할 수 있도록 발전되어 왔다. 이러한 반도체 메모리 장치는 여러 전자장치 혹은 전자장비에 사용되거나 개인용 휴대형 기기에도 광범위하게 사용되고 있다. 일반적인 반도체 메모리 장치는 데이터를 자유롭게 읽거나 쓸 수 있으며, 기존의 데이터를 갱신하는 것도 손쉽게 할 수 있다.
반도체 메모리 장치는 보다 더 많은 양의 데이터를 저장할 수 있으면서 동작에 필요한 소비전력이 작고 동작 속도는 빨라지도록 계발되고 있다. 비휘발성 메모리로는 NOR 플래쉬 메모리 장치 또는 NAND 플래쉬 메모리 장치가 주로 사용되어 왔으나, 기존의 플래쉬 메모리 장치는 동작 속도가 느리다는 단점이 있다.
이러한 단점을 극복하기 위해, 최근에는 전류를 이용하여 단위 셀에 포함된 물질의 저항 값을 변화시켜 데이터를 저장하고 그 저항에 따른 전류의 차이를 읽어 내는 PCRAM(phase change random access memory)이 제안되었다. PCRAM은 단위 셀에 온도에 의한 상변화가 일어나는 물질을 포함시켜, 일정한 전류를 통과시킬 때 흐르 는 전류의 양에 따라 발생하는 온도에 의해 결정질 상태 또는 비결정질 상태로 변화하도록 한다.
예를 들어, 단위 셀에는 게르마늄 안티몬 텔루륨(Ge2Sb2Te5, GST)와 같은 물질이 포함되어 있는데 이러한 물질은 결정질 상태 또는 비결정질 상태에 따라 저항값에 차이가 존재한다.
본 발명은 반도체 메모리 장치에 포함된 배선의 저항을 읽기 경로 및 쓰기 경로에 관계없이 일정하도록 하는 반도체 메모리 장치를 제공한다.
본 발명은 상 변화 저항 소자를 포함하는 제 1 및 제 2 단위 셀, 제 1 및 상기 제 2 단위 셀에 쓰기 동작을 수행하기 위한 전류를 인가하는 라이트 드라이버, 라이트 드라이버와 제 1 단위 셀을 연결하는 제 1 배선, 제 1 단위 셀과 전압 단자를 연결하는 제 2 배선, 라이트 드라이버와 제 2 단위 셀을 연결하는 제 3 배선, 및 제 2 단위 셀과 전압 단자를 연결하는 제 4 배선을 포함하고, 제 1 배선 및 제 2 배선의 등가 저항의 합은 제 3 배선 및 제 4 배선의 등가 저항의 합과 동일한 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
추가적으로, 본 발명은 상 변화 저항 소자를 포함하는 제 1 및 제 2 단위 셀, 제 1 및 상기 제 2 단위 셀에 읽기 동작을 수행하기 위한 전류를 인가하는 센스 앰프, 센스 앰프와 제 1 단위 셀을 연결하는 제 1 배선, 제 1 단위 셀과 전압 단자를 연결하는 제 2 배선, 센스 앰프와 제 2 단위 셀을 연결하는 제 3 배선, 및 제 2 단위 셀과 전압 단자를 연결하는 제 4 배선을 포함하고, 제 1 배선 및 제 2 배선의 등가 저항의 합은 제 3 배선 및 제 4 배선의 등가 저항의 합과 동일한 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
본 발명은 반도체 메모리 장치에서 단위 셀의 위치와 관계없이 데이터 읽기 및 쓰기 경로에 따른 배선 저항을 일정하게 함으로써 센스 앰프와 라이트 드라이버의 동작 마진을 향상시키는 장점이 있다.
구체적으로, 본 발명은 읽기 동작시에는 단위 셀과 연결된 배선 저항이 동일하기 때문에 단위 셀에 포함된 가변저항소자의 저항에 따라 변화하는 전류량을 감지하기가 용이해질 뿐만 아니라 단위 셀에 전달되는 스트레스가 줄어 데이터의 왜곡을 방지할 수 있으며, 쓰기 동작시에는 단위 셀의 위치에 상관없이 동일한 전류량을 단위 셀에 공급하여 데이터를 기록할 수 있어 상 변화 저항 소자가 열화되는 것을 방지할 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 블록도이다.
도 1을 참고하면, 본 발명의 제 1 실시예에 따른 반도체 메모리 장치는 복수의 단위 셀(110_1, 110_2, 110_N)을 포함하고, 각각의 단위 셀(110_1, 110_2, 110_N)은 비트 라인(BL)과 워드 라인(WL)과 연결되어 있다.
이 경우, 단위 셀(110_1, 110_2, 110_N)은 GST 등의 물질로 구성된 가변저항소자(112)와 다이오드(GXSW)를 포함하는 상 변화 메모리 소자로 구현될 수 있다.
비트 라인(BL)은 제 1 스위칭부(LYSW)를 통해 글로벌 비트 라인(GBL)과 연결 되며, 글로벌 비트 라인(GBL)을 통해 전달된 데이터는 읽기 동작시에는 센스 앰프(130)에 의해 외부로 출력되고 쓰기 동작시에는 라이트 드라이버(140)에 의해 외부에서 입력된 데이터가 단위 셀로 전달된다. 또한, 워드 라인(WL)은 제 2 스위칭부(LXSW)에 의해 접지전압(GND)과 선택적으로 연결된다.
본 발명의 제 1 실시예에 따른 반도체 메모리 장치의 읽기 동작 또는 쓰기 동작 중에 전류의 흐름은 다음과 같다.
먼저, 글로벌 비트 라인(GBL)에서 센스 앰프(130) 또는 라이트 드라이버(140)로부터 첫번째 노드(node)까지의 등가 저항을 'D'라고 한다. 그리고 각 단위 셀이 차지하는 면적만큼의 거리마다 등가 저항 'A'를 가진다고 한다.
또한, 제 1 스위칭부(LYSW)부터 단위 셀까지를 연결하는 비트 라인(BL)은 등가 저항 'B'를 가지고, 단위 셀(110_1, 110_2, 110_N)과 접지전압(GND)을 연결하는 워드 라인(WL)은 각 단위 셀이 차지하는 면적만큼의 거리마다 등가 저항 'C'를 가지며, 접지전압(GND)과 가장 가까운 단위 셀(110_1) 사이에는 등가 저항 'E'를 가진다.
도 1에 도시된 N번째 단위 셀(110_N)에 데이터를 기록하거나 기록된 데이터를 읽는 경우, 전류의 흐름은 센스 앰프(130) 또는 라이트 드라이버(140)로부터 단위 셀까지의 글로벌 비트 라인(GBL), 제 1 스위칭부(LYSW) 및 비트 라인(BL)을 거치게 된다.
이 전류의 흐름에 따른 등가 저항을 계산해 보면 다음과 같다.
글로벌 비트라인(GBL)을 거쳐 첫번째 단위 셀(110_1)로 입력되는 전류는 'D' 의 저항을 거치게 된다. 비트 라인(BL)은 'B'의 저항을 가지고, 워드 라인(WL)은 'E'의 저항을 가진다. 따라서 단위 셀(110_1)에 흐르는 전류는 'D + B + E'의 등가 저항을 거치게 된다.
한편 글로벌 비트라인(GBL)을 거쳐 N번째 단위 셀(110_N)로 입력되는 전류는 을 'D + A(N-1)'의 저항을 거치게 된다. 비트 라인(BL)은 'B'의 저항을 가지고, 워드 라인(WL)은 'E + C(N-1)'의 저항을 가진다. 따라서 단위 셀(110_N)에 흐르는 전류는 'D + A(N-1) + B + C(N-1) + E'의 등가 저항을 거치게 된다.
도 2는 본 발명의 제 2 실시예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 블록도이다.
도 2를 참고하면, 본 발명의 제 2 실시예에 따른 반도체 메모리 장치는 복수의 단위 셀(210_1, 210_2, 210_N)을 포함하고, 각각의 단위 셀(210_1, 210_2, 210_N)은 비트 라인(BL)과 워드 라인(WL)과 연결되어 있다.
이 경우, 단위 셀(210_1, 210_2, 210_N)은 GST 등의 물질로 구성된 가변저항소자(212)와 다이오드(GXSW)를 포함하는 상 변화 메모리 소자로 구현될 수 있다.
비트 라인(BL)은 제 1 스위칭부(LYSW)를 통해 글로벌 비트 라인(GBL)과 연결되며, 글로벌 비트 라인(GBL)을 통해 전달된 데이터는 읽기 동작시에는 센스 앰프(230)에 의해 외부로 출력되고 쓰기 동작시에는 라이트 드라이버(240)에 의해 외부에서 입력된 데이터가 단위 셀로 전달된다.
또한, 워드 라인(WL)은 제 2 스위칭부(LXSW)에 의해 접지전압(GND) 단자와 선택적으로 연결된다.
본 발명의 제 2 실시예에 따른 반도체 메모리 장치에서는 제 1 실시예에 따른 반도체 메모리 장치와 달리, 워드 라인(WL)과 연결되는 접지 전압(GND) 및 제 2 스위칭부(LXSW)의 위치를 변경하여 단위 셀(210_1, 210_2, 210_N)의 위치에 상관없이 단위 셀(210_1, 210_2, 210_N)과 연결된 배선의 저항을 동일하게 하는 것이 특징이다.
본 발명의 제 2 실시예에 따른 반도체 메모리 장치의 읽기 동작 또는 쓰기 동작 중에 전류의 흐름은 다음과 같다.
먼저, 글로벌 비트 라인(GBL)에서 센스 앰프(230) 또는 라이트 드라이버(240)로부터 첫번째 노드(node)까지의 저항을 'D'라고 하고 각 단위 셀이 차지하는 면적만큼의 거리마다 'A'의 저항을 가진다고 한다.
또한, 제 1 스위칭부(LYSW)부터 단위 셀까지를 연결하는 비트 라인(BL)은 'B'의 저항을 가지고, 단위 셀(210_1, 210_2, 210_N)과 접지전압(GND) 단자를 연결하는 워드 라인(WL)은 각 단위 셀이 차지하는 면적만큼의 거리마다 'C'의 저항을 가지고 접지전압(GND)과 가장 가까운 단위 셀인 N번째 단위 셀(110_N)과의 사이에는 'E'의 저항을 가진다고 한다.
N번째 단위 셀(110_N)에 데이터를 기록하거나 기록된 데이터를 읽는 경우, 전류의 흐름은 센스 앰프(230) 또는 라이트 드라이버(240)로부터 단위 셀까지의 글로벌 비트 라인(GBL), 제 1 스위칭부(LYSW) 및 비트 라인(BL)을 거치게 된다.
전류 경로에서, 글로벌 비트 라인(GBL)은 'D + A(N-1)'의 저항을 가지고, 비트 라인(BL)은 'B'의 저항을 가지고, 워드 라인(WL)은 'E '의 저항을 가진다.
결과적으로, 센스 앰프(230) 또는 라이트 드라이버(240)로부터 접지 전압(GND) 단자에 이르는 읽기 경로 또는 쓰기 경로에는 단위 셀(210_N)이 가지는 저항 외에 글로벌 비트 라인(GBL), 제 1 스위칭부(LYSW) 및 비트 라인(BL)을 거치면서 'A(N-1) + B + D + E'만큼의 저항이 더 걸린다.
첫번째 단위 셀(210_1)에 데이터를 기록하거나 기록된 데이터를 읽는 경우, 전류의 흐름은 N번째 단위 셀(210_N)과 마찬가지로 센스 앰프(230) 또는 라이트 드라이버(240)로부터 단위 셀까지의 글로벌 비트 라인(GBL), 제 1 스위칭부(LYSW) 및 비트 라인(BL)을 거치게 된다.
전류 경로에서, 전류가 흐르는 글로벌 비트 라인(GBL)은 'D'의 저항을 가지고, 비트 라인(BL)은 'B'의 저항을 가지고, 워드 라인(WL)은 'E + C(N-1)'의 저항을 가진다.
결과적으로, 센스 앰프(230) 또는 라이트 드라이버(240)로부터 접지 전압(GND)에 이르는 읽기 경로 또는 쓰기 경로에는 단위 셀(210_N)이 가지는 저항 외에 글로벌 비트 라인(GBL), 제 1 스위치(LYSW) 및 비트 라인(BL)을 거치면서 'B + D + E + C(N-1)'만큼의 저항이 더 걸린다.
첫번째 단위 셀(210_1)을 액세스하는 경우와 N번째 단위 셀(210_N)을 액세스하는 경우를 비교하면, 읽기 경로 및 쓰기 경로에서 단위 셀이 가지는 저항을 제외하고 'B + D + E'는 공통되고, 'A(N-1)'과 'C(N-1)'의 차이만큼 저항이 달라진다.
이 경우, 단위 셀(210_1, 210_2, 210_N)이 차지하는 면적을 가로지르는 길이만큼의 글로벌 비트 라인(GBL)과 워드 라인(WD)의 저항인 'A'와 'C'가 동일하다면, 단위 셀(210_1, 210_2, 210_N)에 연결된 배선의 저항은 단위 셀(210_1, 210_2, 210_N)의 위치와 상관없이 항상 동일한 저항값을 가지게 된다.
본 발명의 제 2 실시예에서, 글로벌 비트 라인(GBL)과 워드 라인(WD)은 동일한 길이에서 실질적으로 동일하거나 비슷한 값의 저항을 가지도록 형성될 수 있다.
예를 들어, 반도체 메모리 장치의 제조 과정에서 글로벌 비트 라인(GBL)과 워드 라인(WD)을 실질적으로 동일하거나 비슷한 금속물질을 통해 형성하고, 실질적으로 동일하거나 비슷한 선폭과 두께로 형성한다면, 저항 'A'와 'C'를 실질적으로 동일하거나 비슷한 값으로 설정할 수 있게 된다. 그 결과 단위 셀(210_1, 210_2, 210_N)의 위치에 관계없이 전류의 경로에 따른 배선의 저항값이 동일하게 형성될 수 있다.
이상에서 살펴본 것처럼, 본 발명의 제 2 실시예에 따른 반도체 메모리 장치는 별도의 장치를 추가하거나 전압 및 전류를 조정하지 않고도 복수의 단위 셀에 연결된 배선의 저항이 각 단위 셀의 위치에 상관없이 실질적으로 동일하게 형성될 수 있다.
그 결과, 단위 셀에 흐르는 전류와 기준 전류를 비교하여 단위 셀에 저장된 데이터를 판별하거나 단위 셀에 흐르는 전류량을 통해 '0' 또는 '1'의 데이터를 기록하는 읽기 및 쓰기 동작에서, 센스 앰프 및 라이트 드라이버의 동작 마진을 증가시킬 수 있다.
또한, 단위 셀의 위치에 상관없이 단위 셀에 연결된 배선의 저항이 동일하기 때문에 하나의 센스 앰프 또는 라이트 드라이버에 많은 수의 단위 셀을 연결하더라 도 단위 셀 사이의 편차가 없어져 단위 셀의 수를 줄일 필요가 없게 된다.
그 결과, 반도체 메모리 장치의 집적도를 향상시킬 수 있다.
위 본 발명의 제 1 실시예 및 제 2 실시예에서는 워드라인이 접지 전압 단자와 연결되는 것으로 설명하였지만, 워드라인은 반드시 접지 전압 단자에 연결될 필요는 없고, 다른 바이어스 전압이 인가되는 전압 단자에 연결될 수 있다.
마지막으로, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 블록도이다.
도 2는 본 발명의 제 2 실시예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 블록도이다.

Claims (10)

  1. 상 변화 저항 소자를 포함하는 제 1 및 제 2 단위 셀;
    상기 제 1 및 상기 제 2 단위 셀에 쓰기 동작을 수행하기 위한 전류를 인가하는 라이트 드라이버;
    상기 라이트 드라이버와 상기 제 1 단위 셀을 연결하는 제 1 배선;
    상기 제 1 단위 셀과 전압 단자를 연결하는 제 2 배선;
    상기 라이트 드라이버와 상기 제 2 단위 셀을 연결하는 제 3 배선; 및
    상기 제 2 단위 셀과 상기 전압 단자를 연결하는 제 4 배선을 포함하고,
    상기 제 1 배선 및 상기 제 2 배선의 등가 저항의 합은 상기 제 3 배선 및 상기 제 4 배선의 등가 저항의 합과 동일한 것을 특징으로 하는 반도체 메모리 장치.
  2. 청구항 1에 있어서,
    상기 제 1 배선과 상기 제 1 단위 셀 사이에 연결되고, 상기 라이트 드라이버로부터 상기 제 1 단위 셀에 인가되는 전류의 크기를 제어하는 제 1-1 스위칭부; 및
    상기 제 3 배선과 상기 제 2 단위 셀 사이에 연결되고, 상기 라이트 드라이버로부터 상기 제 2 단위 셀에 인가되는 전류의 크기를 제어하는 제 1-2 스위칭부를 더 포함하는 반도체 메모리 장치.
  3. 청구항 2에 있어서,
    상기 제 1-1 스위칭부와 상기 제 1 단위 셀을 연결하는 제 5 배선; 및
    상기 제 1-2 스위칭부와 상기 제 2 단위 셀을 연결하는 제 6 배선을 더 포함하는 반도체 메모리 장치.
  4. 청구항 3에 있어서,
    상기 제 5 배선과 상기 제 6 배선의 등가 저항이 동일한 것을 특징으로 하는 반도체 메모리 장치.
  5. 청구항 1에 있어서,
    상기 제 2 배선과 상기 전압 단자 사이에 연결되고, 상기 제 1 단위 셀로부터의 전류 흐름을 제어하는 제 2-1 스위칭부; 및
    상기 제 4 배선과 상기 전압 단자 사이에 연결되고, 상기 제 2 단위 셀로부터의 전류 흐름을 제어하는 제 2-2 스위칭부를 더 포함하는 반도체 메모리 장치.
  6. 상 변화 저항 소자를 포함하는 제 1 및 제 2 단위 셀;
    상기 제 1 및 상기 제 2 단위 셀에 읽기 동작을 수행하기 위한 전류를 인가하는 센스 앰프;
    상기 센스 앰프와 상기 제 1 단위 셀을 연결하는 제 1 배선;
    상기 제 1 단위 셀과 전압 단자를 연결하는 제 2 배선;
    상기 센스 앰프와 상기 제 2 단위 셀을 연결하는 제 3 배선; 및
    상기 제 2 단위 셀과 상기 전압 단자를 연결하는 제 4 배선을 포함하고,
    상기 제 1 배선 및 상기 제 2 배선의 등가 저항의 합은 상기 제 3 배선 및 상기 제 4 배선의 등가 저항의 합과 동일한 것을 특징으로 하는 반도체 메모리 장치.
  7. 청구항 6에 있어서,
    상기 제 1 배선과 상기 제 1 단위 셀 사이에 연결되고, 상기 센스 앰프로부터 상기 제 1 단위 셀에 인가되는 전류의 크기를 제어하는 제 1-1 스위칭부; 및
    상기 제 3 배선과 상기 제 2 단위 셀 사이에 연결되고, 상기 센스 앰프로부터 상기 제 2 단위 셀에 인가되는 전류의 크기를 제어하는 제 1-2 스위칭부를 더 포함하는 반도체 메모리 장치.
  8. 청구항 7에 있어서,
    상기 제 1-1 스위칭부와 상기 제 1 단위 셀을 연결하는 제 5 배선; 및
    상기 제 1-2 스위칭부와 상기 제 2 단위 셀을 연결하는 제 6 배선을 더 포함하는 반도체 메모리 장치.
  9. 청구항 8에 있어서,
    상기 제 5 배선과 상기 제 6 배선의 등가 저항이 동일한 것을 특징으로 하는 반도체 메모리 장치.
  10. 청구항 6에 있어서,
    상기 제 2 배선과 상기 전압 단자 사이에 연결되고, 상기 제 1 단위 셀로부터의 전류 흐름을 제어하는 제 2-1 스위칭부; 및
    상기 제 4 배선과 상기 전압 단자 사이에 연결되고, 상기 제 2 단위 셀로부터의 전류 흐름을 제어하는 제 2-2 스위칭부를 더 포함하는 반도체 메모리 장치.
KR1020090134186A 2009-12-30 2009-12-30 반도체 메모리 장치 KR20110077565A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134186A KR20110077565A (ko) 2009-12-30 2009-12-30 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134186A KR20110077565A (ko) 2009-12-30 2009-12-30 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20110077565A true KR20110077565A (ko) 2011-07-07

Family

ID=44917142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134186A KR20110077565A (ko) 2009-12-30 2009-12-30 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20110077565A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111724843A (zh) * 2019-03-20 2020-09-29 东芝存储器株式会社 非易失性存储装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111724843A (zh) * 2019-03-20 2020-09-29 东芝存储器株式会社 非易失性存储装置
CN111724843B (zh) * 2019-03-20 2023-09-15 铠侠股份有限公司 非易失性存储装置

Similar Documents

Publication Publication Date Title
US20210335420A1 (en) Cross-point memory compensation
JP5359804B2 (ja) 不揮発性半導体メモリデバイス
KR100855585B1 (ko) 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
JP4288376B2 (ja) 不揮発性記憶装置およびその制御方法
KR20100064715A (ko) 저항체를 이용한 비휘발성 메모리 장치
US9153625B2 (en) Non-volatile semiconductor memory device
WO2012105164A1 (ja) 不揮発性半導体記憶装置
JP2005353257A (ja) 半導体メモリ装置
US9361976B2 (en) Sense amplifier including a single-transistor amplifier and level shifter and methods therefor
KR20100116493A (ko) 비트 라인 저항을 보상하는 가변 저항 메모리 장치
JP2013004143A (ja) 不揮発性半導体記憶装置
US10770137B2 (en) Resistive memory device including compensation circuit
US20160139828A1 (en) Independent set/reset programming scheme
KR20200002518A (ko) 메모리 장치 및 그 동작 방법
CN112185448A (zh) 包括温度补偿电路的非易失性存储器装置
JP5989611B2 (ja) 半導体記憶装置、及びそのデータ制御方法
KR101131552B1 (ko) 상 변화 메모리 장치
KR20110002778A (ko) 반도체 기억 장치
TWI828276B (zh) 記憶體裝置及降低記憶體裝置的操作電壓的方法
JP5988061B2 (ja) 不揮発性半導体記憶装置
KR20110077565A (ko) 반도체 메모리 장치
US11257536B2 (en) Semiconductor storage device and control method thereof
KR20100123149A (ko) 저항체를 이용한 반도체 메모리 장치
JP2012185870A (ja) 半導体記憶装置
KR20090037696A (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination