KR20110066079A - 기판의 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 - Google Patents

기판의 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20110066079A
KR20110066079A KR1020100104990A KR20100104990A KR20110066079A KR 20110066079 A KR20110066079 A KR 20110066079A KR 1020100104990 A KR1020100104990 A KR 1020100104990A KR 20100104990 A KR20100104990 A KR 20100104990A KR 20110066079 A KR20110066079 A KR 20110066079A
Authority
KR
South Korea
Prior art keywords
substrate
heating
wafer
heating temperature
temperature
Prior art date
Application number
KR1020100104990A
Other languages
English (en)
Other versions
KR101541933B1 (ko
Inventor
요시아끼 야마다
게이이찌 다나까
히또시 고스기
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110066079A publication Critical patent/KR20110066079A/ko
Application granted granted Critical
Publication of KR101541933B1 publication Critical patent/KR101541933B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0275Photolithographic processes using lasers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/38Treatment before imagewise removal, e.g. prebaking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60Substrates
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008Production of exposure light, i.e. light sources
    • G03F7/70033Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명의 과제는 기판 상의 EUV용 레지스트막에 레지스트 패턴을 형성할 때에 기판 처리의 처리량을 향상시키는 것이다.
PEB 장치(83)는 제1 열판(140)과 제2 열판(170)을 갖고 있다. 웨이퍼(W) 상의 EUV용 레지스트막의 노광 처리 후이며 현상 처리 전에 있어서, PEB 장치(83)에서는, 우선 제1 열판(140)에 의해 제1 가열 온도로 웨이퍼(W)를 가열한다. 이 제1 열판(140)에 의한 가열 시간은 10초 이상 또한 30초 이하이다. 그 후, 제2 열판(170)에 의해 제1 가열 온도보다 낮은 제2 가열 온도로 웨이퍼(W)를 가열한다. 이때, 제1 가열 온도와 제2 가열 온도의 온도차는 20℃ 이상 또한 60℃ 이하이다.

Description

기판의 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 {SUBSTRATE PROCESSING METHOD, COMPUTER READABLE STORAGE MEDIUM AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판에 포토리소그래피 처리를 행하여, 기판 상의 EUV용 레지스트막에 소정의 레지스트 패턴을 형성하는 기판의 처리 방법, 프로그램, 컴퓨터 기억 매체 및 기판 처리 시스템에 관한 것이다.
예를 들어, 반도체 디바이스의 제조 프로세스에 있어서의 포토리소그래피 공정에서는, 예를 들어 반도체 웨이퍼(이하, 「웨이퍼」라고 함) 상에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 처리, 당해 레지스트막에 소정의 패턴을 노광하는 노광 처리, 노광 후에 레지스트막의 화학 반응을 촉진시키기 위해 가열하는 포스트 익스포져 베이킹 처리(이하, 「PEB 처리」라고 함), 노광된 레지스트막을 현상하는 현상 처리 등이 순차적으로 행해져, 웨이퍼 상에 소정의 레지스트 패턴이 형성된다.
상술한 레지스트 패턴 형성에는, 최근 화학 증폭형 레지스트가 널리 사용되고 있다. 이 화학 증폭형 레지스트는 노광함으로써 산이 생성되어, 이 산이 PEB 처리에 의해 확산되어 레지스트 내에서 화학 반응이 진행되고, 노광된 영역의 현상액에 대한 용해성이 변화되는 것이다.
또한, 상술한 노광 처리는 노광 광원으로서, 예를 들어 KrF 레이저(파장 248㎚)나 ArF 레이저(파장 193㎚), F2 레이저(파장 157㎚) 등을 출력하는 광원을 사용하여, 이 레이저를 웨이퍼 상의 레지스트막에 조사함으로써 행해지고 있다. 이러한 경우, 노광 처리 후에 행해지는 PEB 처리에서는, 예를 들어 110℃나 90℃의 가열 온도로 60초간 웨이퍼를 가열하고 있다(특허 문헌 1).
[특허 문헌 1] 일본 특허 출원 공개 제2005-221801호 공보
그런데, 최근, 반도체 디바이스의 가일층의 고집적화를 도모하기 위해, 웨이퍼 상에 형성되는 레지스트 패턴의 미세화가 진행되고 있다. 이로 인해, 상술한 노광 처리에 사용되는 노광 광원에는 KrF 레이저, ArF 레이저, F2 레이저보다 더욱 단파장, 예를 들어 13㎚ 내지 14㎚의 극자외선(EUV ; Extreme Ultra Violet)을 출력하는 광원을 사용하는 것이 검토되고 있다.
그러나, 이와 같은 EUV에 의한 노광 처리를 행하는, 소위 EUV 리소그래피에서 사용되고 있는 EUV 광원의 광량은 종래의 노광 광원과 비교하면 현저하게 낮다. 이로 인해, 상술한 종래의 방법으로 PEB 처리를 행한 경우, EUV용 레지스트로부터 발생한 산이 확산되기 어려워, 레지스트 내에서 화학 반응이 진행되기 어려웠다. 따라서, 종래의 방법으로 기판 상의 EUV용 레지스트막에 레지스트 패턴을 형성한 경우, 웨이퍼 처리의 처리량이 저하되고 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 기판 상의 EUV용 레지스트막에 레지스트 패턴을 형성할 때에, 기판 처리의 처리량을 향상시키는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명은, 기판에 포토리소그래피 처리를 행하여, 기판 상의 EUV용 레지스트막에 소정의 레지스트 패턴을 형성하는 기판의 처리 방법이며, 기판 상의 EUV용 레지스트막의 노광 처리 후이며 현상 처리 전에 행해지는 가열 처리는, 제1 가열 온도로 기판을 가열하는 제1 가열 공정과, 상기 제1 가열 온도보다 낮고 또한 처리 분위기의 온도보다 높은 제2 가열 온도로, 기판을 가열하는 제2 가열 공정을 갖는 것을 특징으로 하고 있다.
본 발명에 따르면, 기판 상의 EUV용 레지스트막의 노광 처리 후이며 현상 처리 전에 행해지는 가열 처리에 의해, EUV용 레지스트막의 레지스트 감도를 향상시킬 수 있다. 즉, 당해 가열 처리에서는, 우선 제1 가열 온도로 기판을 가열하고 있으므로, EUV용 레지스트막으로부터 발생한 산의 확산을 촉진시킬 수 있다. 그 후, 제1 가열 온도보다도 낮은 제2 가열 온도로 기판을 가열하고 있으므로, 제1 가열 공정에서 확산한 산의 확산 영역 내에서, 확산이 촉진된 산에 의해 EUV용 레지스트막 내에서의 화학 반응이 촉진된다. 따라서, 기판 상의 EUV용 레지스트막에 레지스트 패턴을 형성할 때에, 기판 처리의 처리량을 향상시킬 수 있다.
상기 제1 가열 온도와 상기 제2 가열 온도의 온도차는, 20℃ 이상 또한 60℃ 이하인 것이 바람직하다.
상기 제1 가열 공정에 있어서의 기판의 가열 시간은 10초 이상 또한 30초 이하인 것이 바람직하다.
다른 관점에 의한 본 발명에 따르면, 상기 기판의 처리 방법을 기판 처리 시스템에 의해 실행시키기 위해, 당해 기판 처리 시스템을 제어하는 제어 장치의 컴퓨터상에서 동작하는 프로그램이 제공된다.
또 다른 관점에 의한 본 발명에 따르면, 상기 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체가 제공된다.
또 다른 관점에 의한 본 발명은, 기판에 포토리소그래피 처리를 행하여, 기판 상의 EUV용 레지스트막에 소정의 레지스트 패턴을 형성하는 기판의 처리 시스템이며, 기판을 적재하여 제1 가열 온도로 가열하는 제1 열처리판과, 기판을 적재하여 상기 제1 가열 온도보다 낮고 또한 처리 분위기의 온도보다 높은 제2 가열 온도로 가열하는 제2 열처리판을 구비한 가열 장치와, 기판 상의 EUV용 레지스트막의 노광 처리 후이며 현상 처리 전에 상기 가열 장치에 있어서 기판의 가열 처리를 행할 때에, 상기 제1 열처리판 상의 기판을 상기 제1 가열 온도로 가열한 후, 상기 제2 열처리판 상의 기판을 상기 제2 가열 온도로 가열하도록 상기 가열 장치를 제어하는 제어부를 갖는 것을 특징으로 하고 있다.
상기 제1 열처리판과 상기 제2 열처리판은 하나의 처리 용기에 수용되어 있어도 좋다.
또한, 상기 제1 열처리판과 상기 제2 열처리판은 다른 처리 용기에 각각 수용되어 있어도 좋다.
상기 제어부는 상기 제1 가열 온도와 상기 제2 가열 온도의 온도차가 20℃ 이상 또한 60℃ 이하로 되도록 상기 가열 장치를 제어하는 것이 바람직하다.
상기 제어부는 상기 제1 열처리판에서의 기판의 가열 시간이 10초 이상 또한 30초 이하로 되도록 상기 가열 장치를 제어하는 것이 바람직하다.
본 발명에 따르면, 기판 상의 EUV용 레지스트막에 레지스트 패턴을 형성할 때에, 기판 처리의 처리량을 향상시킬 수 있다.
도 1은 본 실시 형태에 관한 도포 현상 처리 시스템의 구성의 개략을 도시하는 평면도.
도 2는 본 실시 형태에 관한 도포 현상 처리 시스템의 정면도.
도 3은 본 실시 형태에 관한 도포 현상 처리 시스템의 배면도.
도 4는 PEB 장치의 구성의 개략을 도시하는 종단면도.
도 5는 PEB 장치의 구성의 개략을 도시하는 횡단면도.
도 6은 제1 가열 온도와, EUV용 레지스트막의 레지스트 감도 및 레지스트 패턴의 LWR의 관계를 나타내는 그래프.
도 7은 제1 열판에 의한 가열 시간과, EUV용 레지스트막의 레지스트 감도 및 레지스트 패턴의 LWR의 관계를 나타내는 그래프.
이하, 본 발명의 실시 형태에 대해 설명한다. 도 1은 본 실시 형태에 관한 기판 처리 시스템으로서의 도포 현상 처리 시스템(1)의 구성의 개략을 도시하는 평면도이다. 도 2는 도포 현상 처리 시스템(1)의 정면도이고, 도 3은 도포 현상 처리 시스템(1)의 배면도이다. 또한, 본 실시 형태에 있어서, 도포 현상 처리 시스템(1)에서는 EUV를 사용한 노광 처리를 행하는, 소위 EUV 리소그래피 처리가 행해진다.
도포 현상 처리 시스템(1)은, 도 1에 도시한 바와 같이, 예를 들어 25매의 웨이퍼(W)를 카세트 단위로 외부로부터 도포 현상 처리 시스템(1)에 대해 반입출하거나, 카세트(C)에 대해 웨이퍼(W)를 반입출하는 카세트 스테이션(2)과, 포토리소그래피 공정 중에서 매엽식으로 소정의 처리를 실시하는 복수의 각종 처리 장치를 다단으로 배치하고 있는 처리 스테이션(3)과, 이 처리 스테이션(3)에 인접하여 설치되어 있는 노광 장치(4) 사이에서 웨이퍼(W)의 전달을 하는 인터페이스 스테이션(5)을 일체로 접속한 구성을 갖고 있다. 또한, 노광 장치(4)는 EUV(파장 13㎚ 내지 14㎚)를 출력하는 광원(도시하지 않음)을 갖고 있다.
카세트 스테이션(2)에는 카세트 적재대(6)가 설치되어, 당해 카세트 적재대(6)는 복수의 카세트(C)를 X방향(도 1 중 상하 방향)으로 일렬로 적재 가능하게 되어 있다. 카세트 스테이션(2)에는 반송로(7) 상을 X방향을 향해 이동 가능한 웨이퍼 반송체(8)가 설치되어 있다. 웨이퍼 반송체(8)는 카세트(C)에 수용된 웨이퍼(W)의 웨이퍼 배열 방향(Z방향 ; 연직 방향)으로도 이동 가능하여, X방향으로 배열된 각 카세트(C) 내의 웨이퍼(W)에 대해 선택적으로 액세스할 수 있다.
웨이퍼 반송체(8)는 Z축 주위의 θ방향으로 회전 가능하여, 후술하는 처리 스테이션(3)측의 제3 처리 장치군(G3)에 속하는 온도 조절 장치(60)나 웨이퍼(W)의 전달을 행하기 위한 트랜지션 장치(61)에 대해서도 액세스할 수 있다.
카세트 스테이션(2)에 인접하는 처리 스테이션(3)은 복수의 처리 장치가 다단으로 배치된, 예를 들어 5개의 처리 장치군(G1 내지 G5)을 구비하고 있다. 처리 스테이션(3)의 X방향 부방향(도 1 중 하방향)측에는 카세트 스테이션(2)측으로부터 제1 처리 장치군(G1), 제2 처리 장치군(G2)이 순서대로 배치되어 있다. 처리 스테이션(3)의 X방향 정방향(도 1 중 상방향)측에는 카세트 스테이션(2)측으로부터 제3 처리 장치군(G3), 제4 처리 장치군(G4) 및 제5 처리 장치군(G5)이 순서대로 배치되어 있다. 제3 처리 장치군(G3)과 제4 처리 장치군(G4) 사이에는 제1 반송 장치(A1)가 설치되어 있고, 제1 반송 장치(A1)의 내부에는 웨이퍼(W)를 지지하여 반송하는 제1 반송 아암(10)이 설치되어 있다. 제1 반송 아암(10)은 제1 처리 장치군(G1), 제3 처리 장치군(G3) 및 제4 처리 장치군(G4) 내의 각 처리 장치에 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있다. 제4 처리 장치군(G4)과 제5 처리 장치군(G5) 사이에는 제2 반송 장치(A2)가 설치되어 있고, 제2 반송 장치(A2)의 내부에는 웨이퍼(W)를 지지하여 반송하는 제2 반송 아암(11)이 설치되어 있다. 제2 반송 아암(11)은 제2 처리 장치군(G2), 제4 처리 장치군(G4) 및 제5 처리 장치군(G5) 내의 각 처리 장치에 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있다.
도 2에 도시한 바와 같이, 제1 처리 장치군(G1)에는 웨이퍼(W)에 소정의 액체를 공급하여 처리를 행하는 액처리 장치, 예를 들어 웨이퍼(W)에 EUV용 레지스트액을 도포하는 레지스트 도포 장치(20, 21, 22), 노광 처리 시의 광의 반사를 방지하는 반사 방지막을 형성하는 보톰 코팅 장치(23, 24)가 하부로부터 순서대로 5단으로 포개어져 있다. 제2 처리 장치군(G2)에는 액처리 장치, 예를 들어 웨이퍼(W)에 현상액을 공급하여 현상 처리하는 현상 처리 장치(30 내지 34)가 하부로부터 순서대로 5단으로 포개어져 있다. 또한, 제1 처리 장치군(G1) 및 제2 처리 장치군(G2)의 최하단에는 각 처리 장치군(G1, G2) 내의 액처리 장치에 각종 처리액을 공급하기 위한 케미컬실(40, 41)이 각각 설치되어 있다. 또한, EUV용 레지스트는 EUV 리소그래피에서 사용되는 레지스트로, KrF용 레지스트나 ArF용 레지스트, F2용 레지스트 등의 종래의 레지스트보다도 저분자화되어 있다.
도 3에 도시한 바와 같이, 제3 처리 장치군(G3)에는 온도 조절 장치(60), 트랜지션 장치(61), 정밀도가 높은 온도 관리 하에서 웨이퍼(W)를 온도 조절하는 고정밀도 온도 조절 장치(62, 63) 및 웨이퍼(W)를 고온으로 가열 처리하는 고온도 열처리 장치(64 내지 67)가 하부로부터 순서대로 8단으로 포개어져 있다.
제4 처리 장치군(G4)에는 레지스트 도포 처리 후의 웨이퍼(W)를 가열 처리하는 프리베이킹 장치(70 내지 73) 및 현상 처리 후의 웨이퍼(W)를 가열 처리하는 포스트베이킹 장치(74 내지 77)가 하부로부터 순서대로 8단으로 포개어져 있다.
제5 처리 장치군(G5)에는 웨이퍼(W)를 열처리하는 복수의 열처리 장치, 예를 들어 고정밀도 온도 조절 장치(80 내지 82), 포스트 익스포져 베이킹 장치(이하, 「PEB 장치」라고 함)(83 내지 87)가 하부로부터 순서대로 8단으로 포개어져 있다.
도 1에 도시한 바와 같이, 제1 반송 장치(A1)의 X방향 정방향측에는 복수의 처리 장치가 배치되어 있고, 도 3에 도시한 바와 같이 웨이퍼(W)를 소수화 처리하기 위한 소수화 처리 장치(90, 91), 웨이퍼(W)를 가열하는 가열 장치(92, 93)가 하부로부터 순서대로 4단으로 포개어져 있다. 도 1에 도시한 바와 같이, 제2 반송 장치(A2)의 X방향 정방향측에는, 예를 들어 웨이퍼(W)의 엣지부만을 선택적으로 노광하는 주변 노광 장치(94)가 배치되어 있다.
인터페이스 스테이션(5)에는, 도 1에 도시한 바와 같이 X방향을 향해 연신하는 반송로(100) 상을 이동하는 웨이퍼 반송체(101)와, 버퍼 카세트(102)가 설치되어 있다. 웨이퍼 반송체(101)는 Z방향으로 이동 가능하고 또한 θ방향으로도 회전 가능해, 인터페이스 스테이션(5)에 인접한 노광 장치(4)와, 버퍼 카세트(102) 및 제5 처리 장치군(G5)에 대해 액세스하여 웨이퍼(W)를 반송할 수 있다.
다음에, 상술한 PEB 장치(83 내지 87)의 구성에 대해 설명한다. 도 4는 PEB 장치(83)의 구성의 개략을 도시하는 종단면의 설명도이고, 도 5는 PEB 장치(83)의 구성의 개략을 도시하는 횡단면의 설명도이다.
PEB 장치(83)는, 도 4에 도시한 바와 같이 내부를 폐쇄 가능한 처리 용기(110)를 갖고 있다. 처리 용기(110)의 제1 반송 장치(A1)측의 측면과 웨이퍼 반송체(101)측의 측면에는, 도 5에 도시한 바와 같이 웨이퍼(W)의 반입출구(111)가 각각 형성되어 있다. 각 반입출구(111)에는 개폐 셔터(112)가 설치되어 있다. 또한, 처리 용기(110) 내에는 제1 가열부(120)와 제2 가열부(121)가 X방향(도 5의 좌우 방향)으로 배열하여 배치되어 있다. 제1 가열부(120)는 반입출구(111)에 대향하여 배치되고, 제2 가열부(121)는 제1 가열부(120)의 X방향 정방향측(도 5의 우측 방향)에 배치되어 있다. 또한, 처리 용기(110) 내의 처리 분위기의 온도는, 예를 들어 23℃이다.
제1 가열부(120)는, 도 4에 도시한 바와 같이 상측에 위치하여 상하 이동 가능한 덮개(130)와, 하측에 위치하여 덮개(130)와 일체로 되어 제1 처리실(K1)을 형성하는 열판 수용부(131)를 구비하고 있다.
덮개(130)는 하면이 개방된 대략 원통 형상을 갖고 있다. 덮개(130)의 상면 중앙부에는 배기부(130a)가 설치되어 있다. 제1 처리실(K1) 내의 분위기는 배기부(130a)로부터 균일하게 배기된다.
열판 수용부(131)는 제1 열처리판으로서의 제1 열판(140)을 수용하여 열판(140)의 외주부를 보유 지지하는 환형상의 보유 지지 부재(141)와, 그 보유 지지 부재(141)의 외주를 둘러싸는 대략 통 형상의 서포트 링(142)을 구비하고 있다. 제1 열판(140)은 두께가 있는 대략 원반 형상을 갖고, 웨이퍼(W)를 적재하여 가열할 수 있다.
제1 열판(140)에는 급전에 의해 발열하는 히터(143)가 내장되어 있다. 히터(143)의 발열량은 온도 제어 장치(144)에 의해 조절되어 있다. 온도 제어 장치(144)는 히터(143)의 발열량을 조절하여, 제1 열판(140)의 가열 온도를 제1 가열 온도, 예를 들어 120℃로 조절할 수 있다. 온도 제어 장치(144)에 있어서의 가열 온도의 설정은, 예를 들어 후술하는 제어부(300)에 의해 행해진다.
제1 열판(140)의 하방에는, 웨이퍼(W)를 하방으로부터 지지하여 승강시키기 위한 승강 핀(150)이 설치되어 있다. 승강 핀(150)은 승강 구동 기구(151)에 의해 상하 이동할 수 있다. 제1 열판(140)의 중앙부 부근에는 제1 열판(140)을 두께 방향으로 관통하는 관통 구멍(152)이 형성되어 있다. 승강 핀(150)은 제1 열판(140)의 하방으로부터 상승하여 관통 구멍(152)을 통과하여, 제1 열판(140)의 상방으로 돌출될 수 있다.
제2 가열부(121)는 제1 가열부(120)와 동일한 구성을 갖고 있다. 즉, 제2 가열부(120)는 상측에 위치하여 상하 이동 가능한 덮개(160)와, 하측에 위치하여 덮개(160)와 일체로 되어 제2 처리실(K2)을 형성하는 열판 수용부(161)를 구비하고 있다.
덮개(160)는 하면이 개방된 대략 원통 형상을 갖고 있다. 덮개(160)의 상면 중앙부에는 배기부(160a)가 설치되어 있다. 제2 처리실(K2) 내의 분위기는 배기부(160a)로부터 균일하게 배기된다.
열판 수용부(161)는 제2 열처리판으로서의 제2 열판(170)을 수용하여 열판(170)의 외주부를 보유 지지하는 환형상의 보유 지지 부재(171)와, 그 보유 지지 부재(171)의 외주를 둘러싸는 대략 통 형상의 서포트 링(172)을 구비하고 있다. 제2 열판(170)은 두께가 있는 대략 원반 형상을 갖고, 웨이퍼(W)를 적재하여 가열할 수 있다.
제2 열판(170)에는 급전에 의해 발열하는 히터(173)가 내장되어 있다. 히터(173)의 발열량은 온도 제어 장치(174)에 의해 조절되어 있다. 온도 제어 장치(174)는 히터(173)의 발열량을 조절하여, 제2 열판(170)의 가열 온도를 제2 가열 온도, 예를 들어 80℃로 조절할 수 있다. 온도 제어 장치(174)에 있어서의 가열 온도의 설정은, 예를 들어 후술하는 제어부(300)에 의해 행해진다. 또한, 제1 가열 온도와 제2 가열 온도는 본 실시 형태로 한정되지 않고, 제2 가열 온도가 제1 가열 온도보다 낮고 또한 처리 용기(110) 내의 처리 분위기의 온도보다 높고, 또한 제1 가열 온도와 제2 가열 온도의 온도차가 20℃ 이상 또한 60℃ 이하이면 좋다.
제2 열판(170)의 하방에는 웨이퍼(W)를 하방으로부터 지지하여 승강시키기 위한 승강 핀(180)이 설치되어 있다. 승강 핀(180)은 승강 구동 기구(181)에 의해 상하 이동할 수 있다. 제2 열판(170)의 중앙부 부근에는 제2 열판(170)을 두께 방향으로 관통하는 관통 구멍(182)이 형성되어 있다. 승강 핀(180)은 제2 열판(170)의 하방으로부터 상승하여 관통 구멍(182)을 통과하여, 제2 열판(170)의 상방으로 돌출될 수 있다.
도 5에 도시한 바와 같이 처리 용기(110) 내이며, 제2 가열부(121)의 X방향 정방향측(도 5의 우측 방향)에는 웨이퍼(W)를 반송하는 반송 기구(190)가 설치되어 있다. 처리 용기(110) 내에는 제1 가열부(120) 및 제2 가열부(121)의 Y방향 정방향측(도 5의 상방향)과 Y방향 부방향측(도 5의 하방향)으로, X방향(도 5의 좌우 방향)으로 연신되는 레일(191)이 각각 설치되어 있다. 반송 기구(190)는 레일(191) 상을 이동 가능하여, 웨이퍼(W)를 제1 가열부(120)와 제2 가열부(121) 사이에서 반송할 수 있다.
반송 기구(190)는 웨이퍼(W)를 적재하는 적재판(200)을 갖고 있다. 적재판(200)은 대략 사각형의 평판 형상을 갖고, 제2 가열부(121)측의 단부면이 원호 형상으로 만곡되어 있다. 적재판(200)에는 X방향을 따른 2개의 슬릿(201)이 형성되어 있다. 슬릿(201)은 적재판(200)의 제2 가열부(121)측의 단부면으로부터 적재판(200)의 중앙부 부근까지 형성되어 있다. 이 슬릿(201)에 의해, 적재판(200)이, 제1 가열부(120)의 승강 핀(150) 및 제2 가열부(121)의 승강 핀(180)과 간섭하는 것을 방지할 수 있다.
적재판(200)은, 도 4에 도시한 바와 같이 지지 아암(202)에 지지되어 있다. 지지 아암(202)에는 구동부(203)가 설치되어 있다. 그리고, 구동부(203)가 레일(191) 상을 이동함으로써, 적재판(200)은 제1 가열부(120)와 제2 가열부(121) 사이를 이동할 수 있다.
또한, PEB 장치(84 내지 87)의 구성에 대해서는, 상술한 PEB 장치(83)와 마찬가지이므로 설명을 생략한다.
이상의 도포 현상 처리 시스템(1)에는, 도 1에 도시한 바와 같이 제어부(300)가 설치되어 있다. 제어부(300)는, 예를 들어 컴퓨터이고, 프로그램 저장부(도시하지 않음)를 갖고 있다. 프로그램 저장부에는 PEB 장치(83 내지 87)에 있어서의 제1 열판(140)과 제2 열판(170)의 가열 온도의 설정이나 구동계의 동작 등을 제어하여, 웨이퍼(W)의 가열 처리를 실행하는 프로그램이 저장되어 있다. 또한 이것에 추가하여, 프로그램 저장부에는 카세트 스테이션(2), 처리 스테이션(3), 노광 장치(4), 인터페이스 스테이션(5) 사이의 웨이퍼(W)의 반송이나, 처리 스테이션(3)에 있어서의 구동계의 동작 등을 제어하여, 도포 현상 처리 시스템(1)에 있어서의 웨이퍼 처리를 실행하는 프로그램이 저장되어 있다. 또한, 이 프로그램은, 예를 들어 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그네트 옵티컬 데스크(MO), 메모리 카드 등의 컴퓨터에 판독 가능한 기억 매체(H)에 기록되어 있던 것이며, 그 기억 매체(H)로부터 제어부(300)로 인스톨된 것이라도 좋다.
본 실시 형태에 관한 도포 현상 처리 시스템(1)은 이상과 같이 구성되어 있다. 다음에, 그 도포 현상 처리 시스템(1)에서 행해지는 웨이퍼 처리에 대해 설명한다.
우선, 미처리의 웨이퍼(W)가 복수매 수용된 카세트(C)가 카세트 적재대(6) 상에 적재되면, 카세트(C) 내의 웨이퍼(W)가 웨이퍼 반송체(8)에 의해 1매씩 취출되어, 제3 처리 장치군(G3)의 온도 조절 장치(60)로 반송된다. 온도 조절 장치(60)로 반송된 웨이퍼(W)는 소정 온도로 온도 조절된다. 그 후 웨이퍼(W)는 제1 반송 장치(A1)에 의해 보톰 코팅 장치(23)로 반송되어, 웨이퍼(W) 상에 반사 방지막이 형성된다. 반사 방지막이 형성된 웨이퍼(W)는 제1 반송 장치(A1)에 의해 가열 장치(92), 고정밀도 온도 조절 장치(62), 소수화 처리 장치(90)에 순차적으로 반송되어, 각 장치에서 소정의 처리가 실시된다. 그 후 웨이퍼(W)는 제1 반송 장치(A1)에 의해 레지스트 도포 장치(20)로 반송된다. 레지스트 도포 장치(20)에서는 웨이퍼(W) 상에 EUV용 레지스트액이 도포되어, 당해 웨이퍼(W) 상에 EUV용 레지스트막이 형성된다.
EUV용 레지스트막이 형성된 웨이퍼(W)는 제1 반송 장치(A1)에 의해 프리베이킹 장치(70)로 반송되어, 프리베이크 처리가 실시된다. 계속해서 제2 반송 장치(A2)에 의해 주변 노광 장치(94), 고정밀도 온도 조절 장치(82)로 순차적으로 반송되어, 각 장치에 있어서 소정의 처리가 실시된다. 그 후 웨이퍼(W)는, 인터페이스 스테이션(5)의 웨이퍼 반송체(101)에 의해 노광 장치(4)로 반송된다. 노광 장치(4)에서는 웨이퍼(W) 상의 EUV용 레지스트막에 EUV가 조사되어, 당해 EUV용 레지스트막에 소정의 패턴이 선택적으로 노광된다.
노광 처리가 종료된 웨이퍼(W)는 웨이퍼 반송체(101)에 의해 PEB 장치(83)로 반송된다. PEB 장치(83)로 반입된 웨이퍼(W)는 미리 상승하여 대기하고 있던 승강 핀(150)으로 전달되어, 덮개(130)가 폐쇄된 후, 승강 핀(150)이 하강하여, 웨이퍼(W)가 제1 열판(140) 상에 적재된다. 이때, 제1 열판(140)은 제1 가열 온도, 예를 들어 120℃로 가열되어 있다. 그리고 웨이퍼(W)는 이 가열된 제1 열판(140) 상에서, 예를 들어 20초간 가열된다. 이러한 제1 열판(140)에 의한 가열을 행함으로써, 웨이퍼(W) 상의 EUV용 레지스트막으로부터 발생한 산의 확산이 촉진된다. 또한, 제1 열판(140)에 의한 웨이퍼(W)의 가열 시간은 본 실시 형태의 20초로 한정되지 않고, 10초 이상 또한 30초 이하이면 된다.
다음에, 덮개(130)가 개방된 후, 승강 핀(150)이 상승하는 동시에, 반송 기구(190)의 적재판(200)이 제1 열판(140)의 상방으로 이동한다. 계속해서 웨이퍼(W)는 승강 핀(150)으로부터 적재판(200)으로 전달되고, 적재판(200)은 제2 열판(170)의 상방으로 이동한다.
그 후, 적재판(200) 상의 웨이퍼(W)는 상승해 온 승강 핀(180)으로 전달되고, 적재판(200)이 제2 열판(170) 상으로부터 이동하여 덮개(160)가 폐쇄된 후, 승강 핀(180)이 하강하고, 웨이퍼(W)가 제2 열판(170) 상에 적재된다. 이때, 제2 열판(170)은 제2 가열 온도, 예를 들어 80℃로 가열되어 있다. 그리고 웨이퍼(W)는 이 가열된 제2 열판(170) 상에서, 예를 들어 40초간 가열된다. 이러한 제2 열판(170)에 의한 가열을 행함으로써, 제1 열판(140)에서의 가열로 확산이 촉진된 산에 의한 EUV용 레지스트막 내에서의 화학 반응이 촉진된다. 또한, 상술한 바와 같이 제1 가열 온도와 제2 가열 온도의 온도차는 20℃ 이상 또한 60℃ 이하이면 좋다.
그 후, 덮개(160)가 개방된 후, 승강 핀(180)이 상승하는 동시에, 적재판(200)이 제2 열판(170)의 상방으로 이동한다. 계속해서 웨이퍼(W)는 승강 핀(180)으로부터 적재판(200)으로 전달되고, 적재판(200)은 제1 가열부(120)의 상방으로 이동한다. 그 후 웨이퍼(W)는 PEB 장치(83)로부터 반출되어, 일련의 PEB 처리가 종료된다.
그 후 웨이퍼(W)는 제2 반송 장치(A2)에 의해 고정밀도 온도 조절 장치(81)로 반송되어 온도 조절된다. 그 후 웨이퍼(W)는 제2 반송 장치(A2)에 의해 현상 처리 장치(30)로 반송되어, 웨이퍼(W) 상의 EUV용 레지스트막이 현상된다. 웨이퍼(W)는 제2 반송 장치(A2)에 의해 포스트베이킹 장치(74)로 반송되어, 포스트베이크 처리가 실시된 후, 제1 반송 장치(A1)에 의해 고정밀도 온도 조절 장치(63)로 반송되어 온도 조절된다. 그리고 웨이퍼(W)는 제1 반송 장치(A1)에 의해 트랜지션 장치(61)로 반송되어, 웨이퍼 반송체(8)에 의해 카세트(C)로 복귀되어 일련의 포토리소그래피 공정이 종료된다.
이상의 실시 형태에 따르면, PEB 장치(83)에 있어서의 웨이퍼(W)의 PEB 처리에 의해, 웨이퍼(W) 상의 EUV용 레지스트막의 레지스트 감도를 향상시킬 수 있다. 즉, PEB 장치(83)에서는, 우선 제1 열판(140)에 의해 제1 가열 온도(예를 들어, 120℃)로 웨이퍼(W)를 가열하고 있으므로, EUV용 레지스트막으로부터 발생한 산의 확산을 촉진시킬 수 있다. 그 후, 제2 열판(170)에 의해 제1 가열 온도보다도 낮은 제2 가열 온도(예를 들어, 80℃)로 웨이퍼(W)를 가열하고 있으므로, 제1 가열 온도로 웨이퍼(W)를 가열하는 공정에서 확산된 산의 확산 영역 내에서, 확산이 촉진된 산에 의해 EUV용 레지스트막 내에서의 화학 반응이 촉진된다. 따라서, 웨이퍼(W) 상의 EUV용 레지스트막에 레지스트 패턴을 형성할 때에, 웨이퍼 처리의 처리량을 향상시킬 수 있다.
또한, 이상의 실시 형태에 따르면, PEB 장치(83)의 처리 용기(110) 내에 제1 열판(140)과 제2 열판(170)이 설치되어 있으므로, 제1 열판(140)과 제2 열판(170) 사이에서 웨이퍼(W)를 극히 단시간에 반송할 수 있다. 따라서, 본 실시 형태와 같이 제1 가열 온도와 제2 가열 온도로 웨이퍼(W)를 2단계로 가열하는 경우라도, 웨이퍼 처리의 처리량이 저하되는 경우는 없다. 또한, 이와 같이 하나의 처리 용기(110) 내에 제1 열판(140)과 제2 열판(170)이 설치되어 있으므로, 도포 현상 처리 시스템(1)의 풋프린트가 증가하는 경우는 없다.
또한, 이상의 실시 형태에 따르면, 제1 가열 온도와 제2 가열 온도의 온도차를 20℃ 이상 또한 60℃ 이하로 하고 있으므로, EUV용 레지스트막의 레지스트 감도를 더욱 향상시키는 동시에, EUV용 레지스트막에 형성되는 레지스트 패턴의 LWR(Line Width Roughness)의 악화도 억제할 수 있다. 또한, LWR의 저감은 제2 가열 온도와 제2 가열 시간을 최적화함으로써 보다 효과적으로 달성할 수 있다.
여기서, 제1 가열 온도와 제2 가열 온도의 온도차를 20℃ 이상 또한 60℃ 이하로 한 경우에, EUV용 레지스트막의 레지스트 감도를 향상시켜, 레지스트 패턴의 LWR의 악화를 억제할 수 있는 효과에 대해 설명한다. 발명자들은 제2 가열 온도를 80℃로 고정하고, 제1 가열 온도를 90℃ 내지 150℃로 변화시키고, EUV용 레지스트막의 레지스트 감도(Esize)와 레지스트 패턴의 LWR을 계측하여, 상기 효과에 대해 검증을 행하였다. 이 검증의 결과를 도 6에 나타낸다. 도 6의 횡축은 제1 가열 온도를 나타내고, 종축은 EUV용 레지스트막의 레지스트 감도와 레지스트 패턴의 LWR에 대해 나타내고 있다. 도 6에서는 EUV용 레지스트막의 레지스트 감도로서, 제1 가열 온도에서의 웨이퍼(W)의 가열 후의 레지스트 감도에 대한, 제2 가열 온도에서의 웨이퍼(W)의 가열 후의 레지스트 감도의 비율(이하, 「표준화 레지스트 감도」라고 함)을 나타내고 있다. 마찬가지로, 레지스트 패턴의 LWR에 대해서도, 제1 가열 온도에서의 웨이퍼(W)의 가열 후의 LWR에 대한, 제2 가열 온도에서의 웨이퍼(W)의 가열 후의 LWR의 비율(이하, 「표준화 LWR」라고 함)을 나타내고 있다.
도 6을 참조하면, 제1 가열 온도와 제2 가열 온도의 온도차가 20℃ 이상의 범위, 즉 제1 가열 온도가 100℃ 이상의 범위에서는, 표준화 레지스트 감도가 1보다 작아져 레지스트 감도가 향상되는 것을 알 수 있었다. 또한, 제1 가열 온도와 제2 가열 온도의 온도차가 60℃보다 큰 범위, 즉 제1 가열 온도가 140℃보다 큰 범위에서는, 표준화 LWR이 대략 2 이상으로 되어 LWR이 악화되는 것을 알 수 있었다. 따라서, 제1 가열 온도와 제2 가열 온도의 온도차의 범위로서, 20℃ 이상 또한 60℃ 이하가 적절한 것을 알 수 있었다.
또한, 이상의 실시 형태에 따르면, 제1 열판(140)에 의한 웨이퍼(W)의 가열 시간을 10초 이상 또한 30초 이하로 하고 있으므로, EUV용 레지스트막의 레지스트 감도를 더욱 향상시키는 동시에, EUV용 레지스트막에 형성되는 레지스트 패턴의 LWR의 악화도 더욱 억제할 수 있다.
여기서, 제1 열판(140)에 의한 가열 시간을 10초 이상 또한 30초 이하로 한 경우에, EUV용 레지스트막의 레지스트 감도를 향상시켜, 레지스트 패턴의 LWR의 악화를 억제할 수 있는 효과에 대해 설명한다. 발명자들은 제1 열판(140)에 의한 가열 시간을 0초 내지 60초로 변화시키고, EUV용 레지스트막의 레지스트 감도와 레지스트 패턴의 LWR을 계측하여, 상기 효과에 대해 검증을 행하였다. 이 검증의 결과를 도 7에 나타낸다. 또한, 도 7의 횡축은 제1 열판(140)에 의한 가열 시간을 나타내고 있고, 종축은 EUV용 레지스트막의 레지스트 감도와 레지스트 패턴의 LWR에 대해 나타내고 있다. 또한, 이들 레지스트 감도와 LWR로서는, 도 6과 마찬가지로 표준화 레지스트 감도와 표준화 LWR이 나타내어져 있다.
도 7을 참조하면, 제1 열판(140)에 의한 가열 시간이 10초 이상의 범위에서는, 표준화 레지스트 감도가 1보다 작아져 레지스트 감도가 향상되는 것을 알 수 있었다. 또한, 제1 열판(140)에 의한 가열 시간이 30초보다 긴 범위에서는, 표준화 LWR이 대략 1 이상으로 되어 LWR이 악화되는 것을 알 수 있었다. 따라서, 제1 열판(140)에 의한 가열 시간의 범위로서, 10초 이상 또한 30초 이하가 적절한 것을 알 수 있었다.
또한, 발명자들은 제2 열판(170)에 의한 웨이퍼(W)의 가열 시간의 보다 바람직한 범위에 대해서도 검토를 행하였지만, 당해 가열 시간을 변화시켜도 EUV용 레지스트막의 레지스트 감도에는 영향이 없었다. 따라서, 제2 열판(170)에 의한 가열 시간은 임의로 설정될 수 있다.
이상의 실시 형태의 PEB 장치(83)에서는 제1 열판(140)과 제2 열판(170)은 하나의 처리 용기(110)에 수용되어 있었지만, 다른 처리 용기에 각각 수용되어 있어도 좋다. 즉, 도 4 및 도 5에 도시한 PEB 장치(83)에 있어서, 제1 가열부(120) 또는 제2 가열부(121)의 어느 한쪽을 생략해도 좋다. 또한, 본 실시 형태의 PEB 장치의 상세한 구성은 도 4 및 도 5에 도시한 바와 같으므로 설명을 생략한다.
본 실시 형태에 있어서도, 노광 처리 후이며 현상 처리 전에 행해지는 PEB 처리에 있어서, 제1 가열 온도와 제2 가열 온도로 웨이퍼(W)를 가열할 수 있으므로, 웨이퍼(W) 상의 EUV용 레지스트막의 레지스트 감도를 향상시킬 수 있다.
또한, 본 실시 형태에서는, 예를 들어 제2 열판(170)을 갖는 PEB 장치를, PEB 처리 이외의 가열 처리에 사용하는 것도 가능해진다. 이 경우, 도포 현상 처리 시스템(1)에 있어서의 열처리 장치의 수를 감소시킬 수 있다. 따라서, 당해 도포 현상 처리 시스템(1)의 풋프린트를 작게 하여, 제조 비용을 저렴화할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시 형태에 대해 설명하였지만, 본 발명은 이러한 예로 한정되지 않는다. 당업자라면 특허청구의 범위에 기재된 사상의 범주 내에 있어서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명백하고, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것이라고 이해된다. 본 발명은 본 예로 한정되지 않고 다양한 형태를 채용할 수 있는 것이다. 본 발명은 기판이 웨이퍼 이외의 FPD(플랫 패널 디스플레이), 포토마스크용 마스크 레티클 등의 다른 기판인 경우에도 적용할 수 있다.
본 발명은, 예를 들어 반도체 웨이퍼 등의 기판에 포토리소그래피 처리를 행하여, 기판 상의 EUV용 레지스트막에 소정의 레지스트 패턴을 형성할 때에 유용하다.
1 : 도포 현상 처리 시스템
4 : 노광 장치
20 내지 22 : 레지스트 도포 장치
30 내지 34 : 현상 처리 장치
83 내지 87 : PEB 장치
110 : 처리 용기
120 : 제1 가열부
121 : 제2 가열부
140 : 제1 열판
170 : 제2 열판
300 : 제어부
W : 웨이퍼

Claims (9)

  1. 기판에 포토리소그래피 처리를 행하여, 기판 상의 EUV용 레지스트막에 소정의 레지스트 패턴을 형성하는 기판의 처리 방법이며,
    기판 상의 EUV용 레지스트막의 노광 처리 후이며 현상 처리 전에 행해지는 가열 처리는,
    제1 가열 온도로 기판을 가열하는 제1 가열 공정과,
    상기 제1 가열 온도보다 낮고 또한 처리 분위기의 온도보다 높은 제2 가열 온도로, 기판을 가열하는 제2 가열 공정을 갖는 것을 특징으로 하는, 기판의 처리 방법.
  2. 제1항에 있어서, 상기 제1 가열 온도와 상기 제2 가열 온도의 온도차는 20℃ 이상 또한 60℃ 이하인 것을 특징으로 하는, 기판의 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 가열 공정에 있어서의 기판의 가열 시간은 10초 이상 또한 30초 이하인 것을 특징으로 하는, 기판의 처리 방법.
  4. 제1항 또는 제2항에 기재된 기판의 처리 방법을 기판 처리 시스템에 의해 실행시키기 위해, 당해 기판 처리 시스템을 제어하는 제어 장치의 컴퓨터상에서 동작하는 프로그램을 저장한 판독 가능한, 컴퓨터 기억 매체.
  5. 기판에 포토리소그래피 처리를 행하여, 기판 상의 EUV용 레지스트막에 소정의 레지스트 패턴을 형성하는 기판의 처리 시스템이며,
    기판을 적재하여 제1 가열 온도로 가열하는 제1 열처리판과, 기판을 적재하여 상기 제1 가열 온도보다 낮고 또한 처리 분위기의 온도보다 높은 제2 가열 온도로 가열하는 제2 열처리판을 구비한 가열 장치와,
    기판 상의 EUV용 레지스트막의 노광 처리 후이며 현상 처리 전에 상기 가열 장치에 있어서 기판의 가열 처리를 행할 때에, 상기 제1 열처리판 상의 기판을 상기 제1 가열 온도로 가열한 후, 상기 제2 열처리판 상의 기판을 상기 제2 가열 온도로 가열하도록 상기 가열 장치를 제어하는 제어부를 갖는 것을 특징으로 하는, 기판 처리 시스템.
  6. 제5항에 있어서, 상기 제1 열처리판과 상기 제2 열처리판은 하나의 처리 용기에 수용되어 있는 것을 특징으로 하는, 기판 처리 시스템.
  7. 제5항에 있어서, 상기 제1 열처리판과 상기 제2 열처리판은 다른 처리 용기에 각각 수용되어 있는 것을 특징으로 하는, 기판 처리 시스템.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 제어부는 상기 제1 가열 온도와 상기 제2 가열 온도의 온도차가 20℃ 이상 또한 60℃ 이하로 되도록 상기 가열 장치를 제어하는 것을 특징으로 하는, 기판 처리 시스템.
  9. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 제어부는 상기 제1 열처리판에서의 기판의 가열 시간이 10초 이상 또한 30초 이하로 되도록 상기 가열 장치를 제어하는 것을 특징으로 하는, 기판 처리 시스템.
KR1020100104990A 2009-12-10 2010-10-27 기판의 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템 KR101541933B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009280048A JP4977747B2 (ja) 2009-12-10 2009-12-10 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JPJP-P-2009-280048 2009-12-10

Publications (2)

Publication Number Publication Date
KR20110066079A true KR20110066079A (ko) 2011-06-16
KR101541933B1 KR101541933B1 (ko) 2015-08-04

Family

ID=44143335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100104990A KR101541933B1 (ko) 2009-12-10 2010-10-27 기판의 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템

Country Status (4)

Country Link
US (1) US8420303B2 (ko)
JP (1) JP4977747B2 (ko)
KR (1) KR101541933B1 (ko)
TW (1) TWI463275B (ko)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2744985B2 (ja) * 1989-12-28 1998-04-28 東京エレクトロン株式会社 レジスト処理装置
JP3933765B2 (ja) * 1997-08-27 2007-06-20 大日本スクリーン製造株式会社 基板加熱処理方法および装置
JP2001230199A (ja) * 1999-07-28 2001-08-24 Komatsu Ltd 半導体基板の温度制御装置及び熱交換プレート
JP3910791B2 (ja) * 2000-09-19 2007-04-25 東京エレクトロン株式会社 基板の熱処理方法及び基板の熱処理装置
US6686132B2 (en) * 2001-04-20 2004-02-03 The Regents Of The University Of California Method and apparatus for enhancing resist sensitivity and resolution by application of an alternating electric field during post-exposure bake
JP2003209050A (ja) * 2002-01-17 2003-07-25 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP3838208B2 (ja) * 2002-08-12 2006-10-25 ソニー株式会社 半導体ウェハの熱処理装置および方法
JP4384538B2 (ja) * 2003-06-16 2009-12-16 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP4250469B2 (ja) * 2003-07-14 2009-04-08 キヤノンマーケティングジャパン株式会社 熱処理装置及び熱処理方法
JP2005221801A (ja) * 2004-02-06 2005-08-18 Semiconductor Leading Edge Technologies Inc レジストパターン形成方法
JP4486410B2 (ja) * 2004-05-24 2010-06-23 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP2006078744A (ja) * 2004-09-09 2006-03-23 Tokyo Ohka Kogyo Co Ltd Euv用レジスト組成物およびレジストパターン形成方法
US7767385B2 (en) 2006-03-09 2010-08-03 International Business Machines Corporation Method for lithography for optimizing process conditions
JP4699283B2 (ja) * 2006-05-23 2011-06-08 東京エレクトロン株式会社 熱処理板の温度制御方法、プログラム及び熱処理板の温度制御装置
JP4781931B2 (ja) * 2006-07-31 2011-09-28 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP4840168B2 (ja) * 2007-01-31 2011-12-21 東京エレクトロン株式会社 加熱装置、加熱方法及び記憶媒体
JP4877075B2 (ja) * 2007-05-29 2012-02-15 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
US7923202B2 (en) * 2007-07-31 2011-04-12 International Business Machines Corporation Layer patterning using double exposure processes in a single photoresist layer
US8178820B2 (en) * 2008-03-31 2012-05-15 Tokyo Electron Limited Method and heat treatment apparatus for uniformly heating a substrate during a bake process
JP2010045190A (ja) * 2008-08-12 2010-02-25 Tokyo Electron Ltd 加熱システム、塗布、現像装置及び塗布、現像方法並びに記憶媒体

Also Published As

Publication number Publication date
US8420303B2 (en) 2013-04-16
KR101541933B1 (ko) 2015-08-04
JP4977747B2 (ja) 2012-07-18
TWI463275B (zh) 2014-12-01
TW201133160A (en) 2011-10-01
US20110143289A1 (en) 2011-06-16
JP2011124353A (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
KR100861046B1 (ko) 기판의 처리 방법 및 기판의 처리 장치
KR101207046B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 시스템
JP2012084757A (ja) 熱処理方法および熱処理装置
JP5572560B2 (ja) 成膜装置、基板処理システム、基板処理方法及び半導体装置の製造方法
KR101207172B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 기록 매체, 및 기판 처리 시스템
JP6293645B2 (ja) 基板処理システム
KR20220130643A (ko) 노광 장치, 노광 방법 및 기억 매체
US8110325B2 (en) Substrate treatment method
JP4397836B2 (ja) フォトリソグラフィー工程における処理条件の設定方法,フォトリソグラフィー工程における処理条件の設定装置,プログラム及びプログラムを読み取り可能な記録媒体
KR20110066081A (ko) 현상 처리 방법 및 컴퓨터 기억 매체
JP5415881B2 (ja) 疎水化処理装置、疎水化処理方法、プログラム及びコンピュータ記憶媒体
KR20110066079A (ko) 기판의 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
JP2015144179A (ja) 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
JP5186264B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
WO2016063860A1 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
WO2011099221A1 (ja) 基板処理方法
JP6023017B2 (ja) 基板熱処理装置、基板熱処理方法及び基板熱処理用記録媒体
KR20090103806A (ko) 레지스트액 공급 장치, 레지스트액 공급 방법 및 컴퓨터 판독 가능한 기억 매체
JP2009016653A (ja) 基板の処理方法及びコンピュータ読み取り可能な記憶媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 4