KR20110058824A - 유기 전자 디바이스 및 그 제조 방법 - Google Patents

유기 전자 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20110058824A
KR20110058824A KR1020117006346A KR20117006346A KR20110058824A KR 20110058824 A KR20110058824 A KR 20110058824A KR 1020117006346 A KR1020117006346 A KR 1020117006346A KR 20117006346 A KR20117006346 A KR 20117006346A KR 20110058824 A KR20110058824 A KR 20110058824A
Authority
KR
South Korea
Prior art keywords
insulating material
organic
well
organic electronic
substrate
Prior art date
Application number
KR1020117006346A
Other languages
English (en)
Inventor
안젤라 맥코넬
Original Assignee
캠브리지 디스플레이 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠브리지 디스플레이 테크놀로지 리미티드 filed Critical 캠브리지 디스플레이 테크놀로지 리미티드
Publication of KR20110058824A publication Critical patent/KR20110058824A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

유기 전자 디바이스 제조 방법은 기판을 제공하는 단계와, 기판 상에 우물 형성 구조체를 형성하는 단계와, 우물 형성 구조체에 의해 형성된 우물 내에 유기 반도체성 재료 및/또는 유기 전도성 재료의 용액을 증착하는 단계를 포함하고, 우물 형성 구조체는 제 1 절연 재료 및 제 2 절연 재료의 혼합물을 포함하는 용액을 증착함으로써 - 제 2 절연 재료는 제 1 절연 재료보다 낮은 습윤성을 가짐 - 그리고 제 1 및 제 2 절연 재료가 적어도 부분적으로 상 분리하게 함으로써 형성되고, 제 2 절연 재료는 기판으로부터 이격되는 방향으로 상 분리된다.

Description

유기 전자 디바이스 및 그 제조 방법{ORGANIC ELECTRONIC DEVICES AND METHODS OF MAKING THE SAME USING SOLUTION PROCESSING TECHNIQUES}
본 발명은 유기 전자 디바이스 및 용액 처리 기술을 사용하여 이를 제조하는 방법에 관한 것이다. 본 발명의 특정 실시예는 유기 박막 트랜지스터, 유기 광전 디바이스, 유기 발광 디스플레이 디바이스 및 용액 처리 기술을 사용하여 이를 제조하는 방법에 관한 것이다.
용액으로부터 활성 유기 성분을 증착하는 것을 포함하는 유기 전자 디바이스 제조 방법이 당 기술 분야에 알려져 있다. 이러한 방법은 하나 이상의 활성 유기 성분이 증착될 수 있는 기판의 준비를 포함한다. 활성 유기 성분이 용액으로부터 증착되면, 하나의 문제점은 어떠한 방식으로 기판의 원하는 영역에 활성 유기 성분을 포함시키는가이다. 이 문제점에 대한 일 해결책은 활성 유기 성분이 용액 내에 증착될 수 있는 우물을 형성하는 패터닝된 뱅크층을 포함하는 기판을 제공하는 것이다. 우물은 용액을 포함하지만 활성 유기 성분이 우물에 의해 형성된 기판의 영역 내에 잔류하도록 건조된다.
전술된 용액 처리 방법은 용액 내의 유기 재료의 증착을 위해 특히 유용한 것으로 판명되었다. 유기 재료는 전도성, 반도체성 및/또는 광전 활성일 수 있어, 전류가 이들을 통해 통과할 때 광을 방출할 수 있고 또는 광이 이들에 충돌할 때 전류를 발생시킴으로써 광을 검출할 수 있다. 이들 재료를 이용하는 디바이스는 유기 전자 디바이스로서 알려져 있다. 예는 유기 트랜지스터 디바이스이다. 유기 재료가 발광 재료이면, 디바이스는 유기 발광 디바이스로서 알려진다. 트랜지스터 및 발광 디바이스가 이하에 더 상세히 설명된다.
트랜지스터는 2개의 주 유형, 즉 쌍극 접합 트랜지스터 및 전계 효과 트랜지스터로 분할될 수 있다. 양 유형은 채널 영역 내에서 그 사이에 배치된 반도체성 재료를 갖는 3개의 전극을 포함하는 공통 구조체를 공유한다. 쌍극 접합 트랜지스터의 3개의 전극은 이미터, 집전기 및 베이스로서 알려져 있고, 반면에 전계 효과 트랜지스터에서 3개의 전극은 소스, 드레인 및 게이트로서 알려져 있다. 쌍극 접합 트랜지스터는 이미터와 집전기 사이의 전류가 베이스와 이미터 사이에 흐르는 전류에 의해 제어되기 때문에 전류 작동식 디바이스로서 설명될 수 있다. 대조적으로, 전계 효과 트랜지스터는 소스와 드레인 사이에 흐르는 전류가 게이트와 소스 사이의 전압에 의해 제어되기 때문에 전압 작동식 디바이스로서 설명될 수 있다.
트랜지스터는 또한 이들이 각각 양전하 캐리어(정공) 또는 음전하 캐리어(전자)를 전도하는 반도체성 재료를 포함하는지 여부에 따라 p-형 및 n-형으로서 분류될 수 있다. 반도체성 재료는 전하를 수여하고, 전도하고, 공여하는 그 능력에 따라 선택될 수 있다. 정공 또는 전자를 수여하고, 전도하고, 공여하는 반도체성 재료의 능력은 재료를 도핑함으로써 향상될 수 있다. 소스 및 드레인 전극을 위해 사용되는 재료는 또한 정공 또는 전극을 수여하고 주입하는 그 능력에 따라 선택될 수 있다.
예를 들어, p-형 트랜지스터 디바이스는 정공을 수여하고, 전도하고, 공여하는데 효율적인 반도체성 재료를 선택하고, 반도체성 재료로부터 정공을 주입하고 수여하는데 효율적인 소스 및 드레인 전극을 위한 재료를 선택함으로써 형성될 수 있다. 반도체성 재료의 HOMO 준위를 갖는 전극 내의 페르미 준위의 양호한 에너지 준위 정합은 정공 주입 및 수여를 향상시킬 수 있다. 대조적으로, n-형 트랜지스터 디바이스는 전자를 수여하고, 전도하고, 공여하는데 효율적인 반도체성 재료를 선택하고, 반도체성 재료 내로 전자를 주입하고 그로부터 전자를 수여하는데 효율적인 소스 및 드레인 전극을 위한 재료를 선택함으로써 형성될 수 있다. 반도체성 재료의 LUMO 준위를 갖는 전극 내의 페르미 준위의 양호한 에너지 준위 정합은 전자 주입 및 수여를 향상시킬 수 있다. n-형 또는 p-형 디바이스로서 기능할 수 있는 2극성 디바이스가 또한 공지되어 있다.
트랜지스터는 박막 트랜지스터(TFT)를 형성하기 위해 얇은 필름 내에 성분을 증착함으로써 형성될 수 있다. 유기 재료가 이러한 디바이스 내의 반도체성 재료로서 사용될 때, 이는 유기 박막 트랜지스터(OTFT)라 공지된다.
유기 박막 트랜지스터를 위한 다양한 장치가 알려져 있다. 하나의 이러한 디바이스는 채널 영역에서 그 사이에 배치된 반도체성 재료를 갖는 소스 및 드레인 전극, 반도체성 재료에 인접하여 배치된 게이트 전극 및 채널 영역에서 게이트 전극과 반도체성 재료 사이에 배치된 절연 재료의 층을 포함하는 절연 게이트 전계 효과 트랜지스터이다.
OTFT는 용액 처리와 같은 저가의 저온 방법에 의해 제조될 수 있다. 더욱이, OTFT는 가요성 플라스틱 기판과 호환성이 있어, 롤투롤 프로세스(roll-to-roll process)에서 가요성 기판 상의 OTFT의 대규모 제조의 전망을 제공한다.
이러한 유기 박막 트랜지스터의 예가 도 1에 도시된다. 도시된 구조체는 기판(1) 상에 증착될 수 있고, 채널 영역(6)이 그 사이에 위치되어 있는 이격된 소스 및 드레인 전극(2, 4)을 포함한다. 유기 반도체(OSC)(8)가 채널 영역(6) 내에 증착되고, 소스 및 드레인 전극(2, 4)의 적어도 일부 상으로 연장될 수 있다. 유전 재료의 절연층(10)이 유기 반도체(8) 상에 증착되고, 소스 및 드레인 전극(2, 4)의 적어도 일부 상으로 연장될 수 있다. 마지막으로, 게이트 전극(12)이 절연층(10) 상에 증착된다. 게이트 전극(12)은 채널 영역(6) 상에 위치되고, 소스 및 드레인 전극(2, 4)의 적어도 일부 상으로 연장될 수 있다.
전술된 구조체는 게이트가 디바이스의 상부면에 위치되기 때문에 상부 게이트 유기 박막 트랜지스터라 알려져 있다. 대안적으로, 디바이스의 하부면에 게이트를 제공하여 소위 하부 게이트 유기 박막 트랜지스터를 형성하는 것이 또한 알려져 있다.
이러한 하부 게이트 유기 박막 트랜지스터의 예가 도 2에 도시된다. 도 1 및 도 2에 도시된 구조체 사이의 관계를 더 명백히 나타내기 위해, 유사한 도면 부호가 대응 부분에 대해 사용되어 있다. 도 2에 도시된 하부 게이트 구조체는 유전 재료의 절연층(10)이 그 위에 배치된 상태로 기판(1) 상에 배치된 게이트 전극(12)을 포함한다. 소스 및 드레인 전극(2, 4)이 유전 재료의 절연층(10) 상에 증착된다. 소스 및 드레인 전극(2, 4)은 채널 영역(6)이 게이트 전극 상에서 그 사이에 위치된 상태로 이격된다. 유기 반도체(OSC)(8)가 채널 영역(6) 내에 증착되고, 소스 및 드레인 전극(2, 4)의 적어도 일부 상으로 연장될 수 있다.
전술된 장치가 갖는 일 문제점은 증착될 때 어떠한 방식으로 채널 영역 내에 OSC를 포함하는가이다. 이 문제점에 대한 해결책은 OSC(8)가 예를 들어 잉크젯 인쇄에 의해 용액으로부터 증착될 수 있는 우물을 형성하는 절연 뱅크 재료(14)의 패터닝된 층을 제공하는 것이다. 이러한 장치는 하부 및 상부 게이트 유기 박막 트랜지스터 각각에 대해 도 3 및 도 4에 도시된다. 재차, 도 3 및 도 4에 도시된 것들을 갖는 도 1 및 도 2에 도시된 구조 사이의 관계를 더 명백히 나타내기 위해, 유사한 도면 부호가 대응 부분에 대해 사용되어 있다.
절연 재료(14)의 패터닝된 층에 의해 우물 형성 주연부가 예를 들어 잉크젯 인쇄에 의한 OSC(8)의 증착을 용이하게 하기 위해 소스 및 드레인 전극(2, 4) 사이에 형성된 채널(6)의 일부 또는 전체를 둘러싼다. 더욱이, 절연층(14)이 OSC(8)의 증착에 앞서 증착됨에 따라, OSC를 손상시키지 않고 증착되고 패터닝될 수 있다. 절연층(14)의 구조는 포지티브 또는 네거티브 레지스트의 포토리소그래피, 습식 에칭, 건식 에칭 등과 같은 공지된 증착 및 패터닝 기술을 사용하여 재현 가능한 방식으로 형성될 수 있다.
우물 형성 뱅크 재료의 패터닝된 층이 제공되더라도, OSC의 증착을 위해 용액 처리 기술을 사용하여 채널 영역 내의 OSC의 양호한 필름 형성을 제공하고 채널 영역 내에 OSC를 포함하는데 있어서 문제점이 여전히 존재한다. 우물 형성 뱅크층 상의 OSC 용액의 접촉각이 통상적으로 낮기 때문에 우물 형성 뱅크층의 제어 불가능한 습윤이 발생할 수 있다. 최악의 경우에, OSC는 우물을 넘칠 수도 있다.
유기 발광 디바이스가 이하에 더 상세히 설명된다.
OLED(유기 발광 디바이스)를 사용하여 제작된 디스플레이는 다른 평판 패널 기술에 비해 다수의 장점을 제공한다. 이들 디스플레이는 밝고, 색채가 풍부하고, 고속 스위칭되고, 넓은 시야각을 제공하고, 다양한 기판 상에 제조가 용이하고 저가이다. 유기(여기서는 유기 금속을 포함함) 발광 다이오드(LED)가 이용되는 재료에 의존하는 컬러의 범위에서 폴리머, 소분자 및 덴드리머(dendrimer)를 포함하는 재료를 사용하여 제작될 수 있다. 폴리머 기반 유기 LED의 예는 WO 90/13148호, WO 95/06400호 및 WO 99/48160호에 설명되어 있다. 덴드리머 기반 재료의 예는 WO 99/21935호 및 WO 02/067343호에 설명되어 있다. 소위 소분자 기반 디바이스의 예는 US 4,539,507호에 설명되어 있다.
통상의 OLED 디바이스는 2개의 층의 유기 재료를 포함하고, 그 중 하나는 발광 폴리머(LEP), 올리고머 또는 발광 저분자량 재료와 같은 발광 재료의 층이고, 다른 하나는 폴리티오펜 유도체 또는 폴리아닐린 유도체와 같은 정공 주입 재료의 층이다.
OLED는 단색 또는 다색 픽셀화 디스플레이를 형성하기 위해 픽셀의 매트릭스로 기판 상에 증착될 수 있다. 다색 디스플레이는 적색, 녹색 및 청색 발광 픽셀의 그룹을 사용하여 구성될 수 있다. 소위 능동 매트릭스 디스플레이는 각각의 픽셀과 관련된 통상적으로 저장 캐패시터 및 박막 트랜지스터(TFT)인 메모리 소자를 갖고, 반면 수동 매트릭스 디스플레이는 이러한 메모리 소자를 갖지 않고, 대신에 안정한 이미지의 인상을 제공하기 위해 반복적으로 스캐닝된다. 다른 수동 디스플레이는 복수의 세그먼트가 공통 전극을 공유하고 세그먼트가 그 다른 전극에 전압을 인가함으로써 조명될 수 있는 세그먼트형 디스플레이를 포함한다. 간단한 세그먼트형 디스플레이는 스캐닝될 필요는 없지만, 복수의 세그먼트형 영역을 포함하는 디스플레이에서 전극은 멀티플렉싱될 수 있고(이들의 수를 감소시키기 위해) 이어서 스캐닝될 수 있다.
도 5는 OLED 디바이스(100)의 예를 통한 수직 단면도를 도시한다. 능동 매트릭스 디스플레이에서, 픽셀의 영역의 부분은 관련 구동 회로(도 5에는 도시되지 않음)에 의해 점유된다. 디바이스의 구조는 예시를 목적으로 다소 간단화되어 있다.
OLED(100)는 통상적으로 0.7 ㎜ 또는 1.1 ㎜ 글래스이지만, 선택적으로 투명 플라스틱 또는 소정의 다른 실질적으로 투명한 재료인 기판(102)을 포함한다. 애노드층(104)이 통상적으로 대략 40 내지 150 ㎚ 두께의 ITO(인듐 주석 산화물)를 포함하는 기판 상에 증착되고, 그 부분 위에는 금속 접촉층이 제공된다. 통상적으로, 접촉층은 크롬의 층 사이에 개재된 대략 500 ㎚의 알루미늄 또는 알루미늄의 층을 포함하고, 이는 때때로 애노드 금속이라 칭한다. ITO 및 접촉 금속으로 코팅된 글래스 기판은 광범위하게 이용 가능하다. ITO 상의 접촉 금속은 애노드 접속부가 특히 디바이스로의 외부 접점에 대해 투명할 필요는 없는 감소된 저항 경로를 제공하는 것을 돕는다. 접촉 금속은 원하지 않는 경우에, 특히 그렇지 않으면 디스플레이를 어둡게 할 수 있는 경우에 포토리소그래피에 이어서 에칭의 표준 프로세스에 의해 ITO로부터 제거된다.
실질적으로 투명한 정공 주입층(106)이 애노드층 상에 증착되고, 이어서 전계 발광층(108) 및 캐소드(110)가 증착된다. 전계 발광층(108)은 예를 들어 PPV(폴리(p-페닐렌비닐렌))를 포함할 수 있고, 애노드층(104) 및 전계 발광층(108)의 정공 에너지 준위를 정합하는 것을 돕는 정공 주입층(106)은 예를 들어 독일의 에이치. 씨. 스타크(H.C. Starck)로부터의 PEDOT:PSS(폴리스티렌-설포네이트 도핑된 폴리에틸렌-디옥시티오펜)과 같은 전도성 투명 폴리머를 포함할 수 있다. 통상의 폴리머 기반 디바이스에서, 정공 운반층(106)은 대략 200 ㎚의 PEDOT를 포함할 수 있다. 발광 폴리머층(108)은 통상적으로 대략 70 ㎚의 두께이다. 이들 유기층은 스핀 코팅(그 후에 플라즈마 에칭 또는 레이저 융삭에 의한 원하지 않는 영역으로부터의 재료의 제거) 또는 잉크젯 인쇄에 의해 증착될 수 있다. 이 후자의 경우에, 뱅크(112)는 예를 들어 포토레지스트를 사용하여 기판 상에 형성될 수 있어 유기층이 증착될 수 있는 우물을 형성한다. 이러한 우물은 디스플레이의 발광 영역 또는 픽셀을 형성한다.
캐소드층(110)은 통상적으로 더 두꺼운 알루미늄의 캡핑층으로 코팅된 칼슘 또는 바륨(예를 들어 물리적 기상 증착에 의해 증착됨)과 같은 낮은 일함수 금속을 포함한다. 선택적으로, 추가의 층이 향상된 전자 에너지 준위 정합을 위해 리튬 플루오라이드의 층과 같은 전계 발광층에 바로 인접하여 제공될 수 있다. 캐소드 라인의 상호 전기 절연은 캐소드 세퍼레이터(도 5에는 도시되지 않음)의 사용을 통해 성취되거나 향상될 수 있다.
동일한 기본 구조가 소분자 디바이스에 대해 또한 이용될 수 있다.
통상적으로, 다수의 디스플레이가 단일 기판 상에 제작되고, 제작 프로세스의 종료시에 기판이 스크라이빙되고, 디스플레이는 산화 및 습기 침입을 억제하기 위해 캡슐화 캔이 각각에 부착되기 전에 분리된다. 대안적으로, 디스플레이는 스크라이빙 및 분리에 앞서 캡슐화될 수 있다.
OLED를 조명하기 위해, 전력이 예를 들어 도 5에 도시된 배터리(118)에 의해 애노드와 캐소드 사이에 인가된다. 도 5에 도시된 예에서, 광은 투명 애노드(104) 및 기판(102)을 통해 방출되고, 캐소드는 일반적으로 반사성이다. 이러한 디바이스는 "하부 이미터"라 칭한다. 캐소드를 통해 발광하는 디바이스("상부 이미터")가 예를 들어 캐소드가 실질적으로 투명하도록 대략 50 내지 100 ㎚ 미만으로 캐소드층(110)의 두께를 유지함으로써 그리고/또는 ITO와 같은 투명한 캐소드 재료를 사용하여 또한 구성될 수 있다.
이제, 도 5b를 참조하면, 도 5의 것들과 유사한 요소가 유사한 도면 부호에 의해 지시되어 있는 수동 매트릭스 OLED 디스플레이 디바이스(150)를 통한 간단한 단면도를 도시하고 있다. 도시된 바와 같이, 정공 운반층(106) 및 전계 발광층(108)은 애노드 금속(104) 및 캐소드층(110) 각각 내에 형성된 상호 수직인 애노드 및 캐소드 라인의 교점에서 복수의 픽셀(152)로 세분된다. 도면에서, 캐소드층(110) 내에 형성된 전도성 라인(154)은 지면(紙面) 내로 연장하고 캐소드 라인에 직각으로 연장하는 복수의 애노드 라인(158) 중 하나를 통한 단면이 도시되어 있다. 캐소드 및 애노드 라인의 교점에서의 전계 발광 픽셀(152)은 관련 라인 사이에 전압을 인가함으로써 어드레스될 수 있다. (애노드 금속 리드아웃 상에 캐소드층 패턴을 연장함으로써) 애노드 금속층(104)은 디스플레이(150)로의 외부 접점을 제공하고, OLED로의 애노드 및 캐소드 접속부의 모두를 위해 사용될 수 있다.
전술된 OLED 재료 및 특히 발광 폴리머 재료 및 캐소드는 산화 및 습기에 민감하다. 따라서, 디바이스는 애노드 금속층(104) 상에 UV 경화성 에폭시 접착제(113)에 의해 부착된 금속 또는 글래스 캔(111) 내에 캡슐화된다. 바람직하게는, 애노드 금속 접점은 얇고, 여기서 이들은 경화를 위해 UV광으로의 접착제(113)의 노출을 용이하게 하도록 금속 캔(111)의 립 아래에 통과한다.
상당한 노력이 풀컬러 완전 플라스틱 디스플레이의 실현을 위해 전념되어 왔다. 이 목표를 성취하기 위한 주요 과제는 (1) 3개의 기본 컬러, 적색, 녹색 및 청색의 광을 방출하는 공액 폴리머로의 접근과, (2) 공액 폴리머가 풀컬러 디스플레이 구조로 용이하게 처리되어 제작되어야 한다는 것이다. 폴리머 발광 디바이스(PLED)는, 발광 컬러의 조작이 공액 폴리머의 화학 구조를 변경함으로써 성취될 수 있기 때문에 제 1 요건에 부합하는 상당한 가망성을 나타낸다. 그러나, 공액 폴리머의 화학 성질의 조절은 종종 연구실 규모에서는 용이하고 저비용이지만, 산업 규모에서는 고비용이고 복잡한 프로세스일 수 있다. 풀컬러 매트릭스 디바이스의 용이한 처리성 및 생성의 제 2 요건은 어떠한 방식으로 미세한 다색 픽셀을 마이크로 패터닝하고 어떠한 방식으로 풀컬러 발광을 성취하는가의 문제를 발생시킨다. 잉크젯 인쇄 및 혼성 잉크젯 인쇄 기술은 PLED 디바이스의 패터닝을 위해 훨씬 관심을 끌고 있다[예를 들어, 사이언스(Science) 1998년, 279, 1135: 우들(Wudl) 등, Appl Phys. Lett. 1998년, 73, 2561 및 제이. 바라탄(J. Bharathan), 와이. 양(Y. Yang), Appl. Phys. Lett. 1998년, 72, 2660 참조).
풀컬러 디스플레이의 개발에 기여하기 위해, 직접 컬러 조정, 양호한 처리성 및 저가의 대규모 제작을 위한 잠재성을 나타내는 공액 폴리머가 추구되어 왔다. 폴리-2,7-플루오렌은 청색 발광 폴리머로의 많은 연구의 주제가 되어 왔다[예를 들어, A. W. Grice, D. D. C. Bradley, M. T. Bernius, M. Inbasekaran, W. W. Wu 및 E. P. Woo의 Appl. Phys. Lett. 1998년, 73, 629, J. S. Kim, R. H. Friend 및 F. Cacialli의 Appl. Phys. Lett. 1999년, 74, 3084, WO-A-00/55927호 및 엠. 베르니우스 등의 Adv. Mater., 2000년, 12, No. 23, 1737 참조].
능동 매트릭스 유기 발광 디바이스(AMOLED)가 당 기술 분야에 공지되어 있고, 여기서 전계 발광 픽셀 및 캐소드는 개별 픽셀 및 투명 애노드를 제어하기 위한 능동 매트릭스 회로를 포함하는 글래스 기판 상에 증착된다. 이들 디바이스 내의 광은 애노드 및 글래스 기판을 통해 뷰어(viewer)를 향해 방출된다(소위 하부 발광). 투명 캐소드를 갖는 디바이스(소위 "상부 발광" 디바이스)가 이 문제점의 해결책으로서 개발되어 왔다. 투명 캐소드는 이하의 특성, 즉 투명성, 전도성 및 디바이스의 전계 발광층, 또는 존재한다면 전자 운반층의 LUMO 내로 효율적인 전자 주입을 위한 낮은 일함수를 가져야 한다.
상부 발광 디바이스의 예가 도 6에 도시된다. 상부 발광 디바이스는 절연 평탄화층(204)이 배치되어 있는 기판(202)을 포함한다. 비아 홀(via hole)이 평탄화층(204) 내에 제공되고, 따라서 애노드가 그 관련 TFT(미도시)에 접속될 수 있다. 애노드(206)는 그 위에 우물 형성 뱅크(208)가 제공되어 있는 평탄화층(204) 상에 배치된다. 애노드(206)는 바람직하게는 반사성이다. 전계 발광 재료(210)는 뱅크에 의해 형성된 우물 내에 배치되고, 투명 캐소드(212)는 우물 및 뱅크 상에 증착되어 연속층을 형성한다.
전계 발광 조성물의 잉크젯 인쇄는 패터닝된 디바이스를 형성하는 저가의 효과적인 방법이다. EP-A-0880303호에 개시된 바와 같이, 이는 유기 전계 발광 재료가 잉크젯 인쇄에 의해 증착되는 픽셀을 규정하는 우물을 형성하는 포토리소그래피의 사용을 수반한다.
우물 형성 뱅크 재료의 패터닝된 층이 제공되더라도, 유기 재료의 증착을 위해 용액 처리 기술을 사용하여 우물 내에 유기 전하 주입 재료, 유기 전하 운반 재료 및/또는 유기 전계 발광 재료를 포함하고 유기층의 양호한 필름 형성을 제공하는데 있어서 문제점이 여전히 존재한다. 우물 형성 뱅크층 상의 유기 용액의 접촉각이 통상적으로 낮기 때문에 우물 형성 뱅크층의 제어 불가능한 습윤이 발생할 수 있다. 최악의 경우에, 유기 재료는 우물을 넘칠 수도 있다.
전술된 문제점에 대한 일 공지된 해결책은 우물 형성 뱅크층의 상부면의 습윤성을 감소시키기 위해 불소 기반 플라즈마로 우물 형성층을 처리하는 것이다. 그러나, 본 출원인은 이러한 처리와 관련된 몇몇 문제점이 존재하는 것을 발견하였다. 절연 뱅크층의 습윤성을 감소시키기 위한 처리는 일반적으로 불안정하고, 처리된 표면은 특히 추가의 처리 단계를 받게 되면 소정 시간 기간에 걸쳐 그 원래 습윤성으로 복귀되는 경향이 있다. 따라서, 절연층이 우물을 형성하도록 패터닝에 앞서 그 표면 습윤성을 감소시키기 위해 처리되면, 우물이 형성되고 활성 유기 재료가 증착될 준비가 될 때까지, 표면은 그 원래 습윤성을 향해 복귀되는 경향이 있다. 대안적으로, 우물이 먼저 형성되고 이어서 표면 처리가 적용되면, 이러한 표면 처리는 우물 내에 노출된 회로 부품을 손상시키는 것으로 판명되었다.
이들 문제점을 식별하여, 본 출원인은 이들 문제점이 이중 뱅크 우물 형성 구조체를 사용함으로써 해결될 수 있다는 것을 이해하였고, 이중 뱅크 우물 형성 구조체는 절연 재료의 제 1 층을 증착하고 이어서 그 위에 절연 재료의 제 2 층을 증착함으로써 형성되고, 절연 재료의 제 2 층은 계류중인 출원 GB 0724774.7호에 설명된 바와 같이 절연 재료의 제 1 층보다 낮은 습윤성을 갖는다. 제 2 층은 제 1 층의 표면의 화학 성질이 개질되는 제 1 층의 처리된 표면과는 반대로 개별의 별개의 층을 형성하는 고유의 저습윤성(고접촉각) 재료로 형성된다. 이러한 이중 뱅크 우물 형성 구조체는 더 강건한 저습윤 상부면을 제공하고, 우물 내에 노출된 회로 부품을 손상시키는 표면 처리를 회피한다.
본 발명의 목적은 전술된 디바이스 및 제조 방법을 개선하는 것이다.
전술된 이중 뱅크 우물 형성 구조체가 플라즈마 처리 방법과 관련된 문제점의 일부를 해결함에도 불구하고, 본 출원인은 이중 뱅크 우물 형성 구조체와 관련된 몇몇 문제점을 확인하였다. 이중 뱅크 우물 형성 구조체는 제 1 및 제 2 층을 형성하기 위한 2개의 증착 단계를 필요로 하여, 따라서 단일 뱅크 우물 형성 구조체와 비교할 때 제조 프로세스에서 시간, 복잡성 및 비용을 증가시킨다. 더욱이, 본 출원인은 이중 뱅크 구조체의 재료의 2개의 층 사이에 열악한 접착성이 있을 수 있다는 것을 발견하였다. 이는 제 2 층에 사용된 저습윤성 재료의 비고착 특성에 기인하고, 유기 전자 디바이스의 강인성 및 수명을 감소시키는 층의 층간 박리를 유도할 수 있다. 따라서, 본 출원인은 2개의 층 사이에 접착층을 제공하는 것이 유리할 수 있다는 것을 발견하였다. 그러나, 이는 또 다른 증착 단계를 필요로 하고, 따라서 제조 프로세스의 시간, 복잡성 및 비용을 더욱 더 증가시킨다.
이들 문제점을 확인하여, 본 출원인은 전술된 추가의 증착 단계를 또한 회피하면서 이중 뱅크 구조체 내의 층의 열악한 접착성 및 층간 박리의 문제점을 해결하는 것을 추구하였다.
상기 관점에서, 본 발명의 제 1 양태에 따르면, 유기 전자 디바이스 제조 방법이 제공되고, 이 방법은 기판을 제공하는 단계와, 기판 상에 우물 형성 구조체를 형성하는 단계와, 우물 형성 구조체에 의해 형성된 우물 내에 유기 반도체성 재료 및/또는 유기 전도성 재료의 용액을 증착하는 단계를 포함하고, 우물 형성 구조체는 제 1 절연 재료 및 제 2 절연 재료의 혼합물을 포함하는 용액을 증착함으로써 - 제 2 절연 재료는 제 1 절연 재료보다 낮은 습윤성을 가짐 - 그리고 제 1 및 제 2 절연 재료가 적어도 부분적으로 상 분리하게 함으로써 형성되고, 제 2 절연 재료는 기판으로부터 이격되는 방향으로 상 분리된다.
제 2 절연 재료는 낮은 습윤성을 갖고, 상부면을 향해, 즉 기판으로부터 이격하는 방향으로 상 분리된다. 이는 우물 형성 구조체의 하부 부분보다 낮은 습윤성을 갖는 우물 형성 구조체의 상부 부분을 생성한다. 본 출원인은 이 방식으로 형성된 우물 형성 구조체는 유기 반도체성 재료 및/또는 유기 전도성 재료의 용액을 포함하기 위해 양호하게 기능하는 것을 발견하였다. 더욱이, 본 출원인은 유기 반도체성 재료 및/또는 유기 전도성 재료의 양호한 평탄한 필름이 이 방식으로 형성된 우물 형성 구조체 내에 형성된다는 것을 발견하였다. 또한, 본 출원인은 이 방식으로 우물 형성 구조체를 형성함으로써, 제 1 및 제 2 재료가 층의 개별 증착과 비교할 때 함께 더 강하게 접착될 수 있고, 열악한 접착성 및 층간 박리의 문제점이 감소되거나 배제된다.
모든 전술된 유리한 특징은 우물 형성 구조체를 형성하기 위한 단일의 증착 단계를 이용하여 성취될 수 있어, 따라서 제조 프로세스에서 시간, 복잡성 및 비용이 감소된다.
본 발명의 일 실시예에 따르면, 제 1 및 제 2 절연 재료는 2개의 별개의 개별층을 형성하기 위해 완전히 상 분리된다. 다른 실시예에 따르면, 제 1 및 제 2 절연 재료는 부분적으로 상 분리되어 우물 형성 구조체의 적어도 일부가 제 1 및 제 2 재료의 혼합물을 포함하게 된다. 우물 형성 구조체의 상부면(기판의 대향측)은 제 1 절연 재료를 실질적으로 포함하지 않을 수 있다. 우물 형성 구조체의 하부면(기판에 인접함)은 제 2 절연 재료를 실질적으로 포함하지 않을 수 있다. 중간 구역은 제 1 및 제 2 절연 재료의 혼합물을 포함할 수 있다. 이러한 중간 구역의 일 유리한 특징은 제 1 및 제 2 절연 재료의 층간 박리를 방지하기 위해 상부 및 하부 구역을 함께 결합하는 것을 보조한다는 것이다.
제 1 및 제 2 절연 재료가 상 분리되게 하는 단계는 우물 형성 구조체 내에 우물을 형성하기 전에 수행될 수 있다. 대안적으로, 우물은 제 1 절연 재료 및 제 2 절연 재료의 혼합물을 증착한 후에 그리고 상 분리에 앞서 형성될 수 있다. 그러나, 이는 저습윤성 재료가 상 분리되어 우물 형성 구조체의 상부면에 추가하여 우물의 측면을 덮는 경향이 있고, 이는 우물 내에 증착된 활성 유기 재료의 용액이 우물의 측면을 충분히 습윤하지 않으면 우물 내에 열악한 필름 형성을 유도할 수 있다. 이 경우에, 그 내부에 활성 유기 재료를 증착하기에 앞서 우물의 측면으로부터 몇몇 저습윤성 재료를 제거할 필요가 있을 수 있다. 이 이유로, 우물 형성 구조체 내에 우물을 형성하기에 앞서 제 1 및 제 2 절연 재료가 상 분리되게 하는 것이 유리할 수 있다.
베이킹 단계는 우물이 전술된 방법이 이용되는 것에 따라 형성되기 전 또는 후에 제 1 및 제 2 절연 재료가 상 분리되는 것을 촉진하는데 사용될 수 있다.
습윤 측벽 및 습윤 제거 상부면을 갖는 우물 형성 구조체를 형성하기 위해, 절연 재료의 접촉각(습윤성)이 중요하다. 절연 재료의 습윤성은 또한 재료의 상 분리에 영향을 미친다. 제 1 재료와 물의 접촉각은 60°미만, 바람직하게는 50°미만, 더 바람직하게는 40°미만, 가장 바람직하게는 30°미만일 수 있다. 제 2 재료의 물과의 접촉각은 60°초과, 바람직하게는 70°초과, 더 바람직하게는 80°초과, 가장 바람직하게는 90°초과일 수 있다. 바람직하게는, 제 1 및 제 2 재료의 물과의 접촉각 사이의 차이는 적어도 20°이다. 이 습윤성의 차이는 상 분리를 촉진한다.
바람직하게는, 제 1 및/또는 제 2 절연 재료는 유기 재료, 가장 바람직하게는 폴리머 재료이다.
제 1 절연 재료는 폴리이미드, 스핀 온 글래스 또는 BCB와 같은 포토패터닝 가능 레지스트일 수 있다.
제 2 절연 재료는 플루오르화 폴리머일 수 있다. 불소 함유 그룹은 폴리머 백본의 반복 유닛, 폴리머 백본에 현수된 측면 체인 또는 말단기 내에 제공될 수 있다. 적합한 폴리머의 예는 플루오로알킬 메타크릴레이트 폴리머 및 플루오로알코올 메타크릴레이트 폴리머를 포함한다. 이러한 재료는 저습윤성을 갖는다.
다른 문제점은, 특정 저습윤성 재료가 우물 내로의 우물 형성 구조체의 상부의 이동이 발견되었다는 것이다. 우물 내의 재료를 습윤 제거하는 것은 요구되지 않는데, 이는 우물 내의 필름 형성 또는 활성 유기 재료에 악영향을 미칠 수 있기 때문이다. 제 2 절연 재료를 위한 전술된 재료는 비교적 이동 불가능하고 우물 형성 구조체의 상부에 남아 있다.
우물은 포지티브 또는 네거티브 레지스트의 포토리소그래피, 습식 에칭, 건식 에칭(예를 들어, 플라즈마 에칭) 등과 같은 공지의 패터닝 기술을 사용하여 형성될 수 있다.
제 1 및 제 2 절연 재료가 우물 형성 구조체 내에 우물을 형성하기에 앞서 상 분리하게 하는 하나의 가능한 문제점은 특정의 저습윤성 재료가 패터닝되기 어려울 수 있다는 것이다. 예를 들어, 우물이 UV 노광 및 현상을 수반하는 포토패터닝 기술을 사용하여 형성되면, 특정 현상제는 UV 노광 후에 우물을 형성하기 위해 충분히 저습윤성 재료를 습윤할 수 없다. 이 경우, 혼합물 내의 저습윤성 재료의 농도는 단지 저습윤성 재료의 얇은층만이 상 분리 후에 우물 형성 구조체 상에 형성되도록 감소될 수 있다. 예를 들어, 우물 형성 구조체는 제 2 절연 재료의 20 중량 % 이하 또는 심지어 제 2 절연 재료의 10 중량 % 이하, 예를 들어 1 내지 5 중량 %를 포함할 수 있다. 우물 형성 구조체의 두께는 100 ㎚ 내지 10 ㎛일 수 있다. 저습윤성 재료를 포함하는 우물 형성 구조체의 상부 부분은 30 ㎚ 미만, 20 ㎚ 또는 심지어 10 ㎚ 이하인 두께를 가질 수 있다.
대안적으로 또는 추가적으로, 현상제가 우물 형성 구조체를 형성하기 위해 충분히 저습윤성 재료를 습윤시키지만 저습윤성 재료는 여전히 우물 내의 활성 유기 재료의 포함을 위한 습윤 제거면으로서 작용하도록 충분히 저습윤성이 되도록 하는 현상제 및/또는 저습윤성 재료가 선택될 수 있다. 플루오로알킬 메타크릴레이트 폴리머 및 플루오로알코올 메타크릴레이트 폴리머가 이러한 저습윤성 재료의 가능한 예이다. 저습윤성 재료는 현상제 내의 용해도를 증가시키기 위한 용해기를 포함할 수 있다. 용해기는 폴리머 백본의 반복 유닛 내에, 폴리머 백본에 현수된 측면 체인 내에, 또는 말단기 내에 제공될 수 있다. 적합한 용해기는 알킬 체인, 카르복실산 및 에스테르를 포함한다. 계면 활성제가 또한 습윤을 촉진하고 현상을 향상시키기 위해 저습윤성 재료 상의 현상제의 유효 접촉각을 감소시키기 위해 현상제에 첨가될 수 있다.
유기 반도체성/전도성 재료는 수용액 내에 증착될 수 있고, 또는 대안적으로 유기 용제가 사용될 수 있다. 잉크젯 인쇄가 이중 뱅크 우물 형성 구조체에 의해 형성된 우물 내에 유기 반도체성/전도성 재료의 용액을 증착하기 위한 바람직한 방법이다. 그러나, 상부층이 매우 낮은 습윤성(매우 높은 접촉각)을 갖는 우물 형성 구조체를 사용하여, 다른 용액 처리 기술이 가능하다. 예를 들어, 용액은 예를 들어 플러드 인쇄와 같이 기판 상에 덜 구별된 방식으로 증착될 수 있고, 뱅크 구조체의 매우 높은 접촉각의 상부층은 용액이 우물 내로 유동하여 어떠한 용액도 뱅크 구조체 상에 남아 있지 않도록 하는 것을 보장한다.
본 출원인은 사이탑(Cytop)과 같은 특정 플루오르화 폴리머가 훨씬 더 높은 접촉각을 갖고 따라서 예를 들어 80°초과의 다른 플루오르화 폴리머보다 훨씬 낮은 습윤성인 것으로 판명되었다. 본 출원인은 이들 매우 높은 접촉각 폴리머가 단일층 뱅크 구조체에 사용을 위해 특정 단점을 갖는데, 즉 이들이 전술된 바와 같이 두께가 균일하지 않은 활성 유기 필름을 생성한다는 것을 발견하였다. 더욱이, 이들은 이중 뱅크 우물 형성 구조체를 형성하기 위해 개별층으로서 증착되는 경우 층간 박리될 수 있다. 그러나, 이들은 전술된 단점을 회피하면서 본 발명의 실시예에 따른 상 분리된 우물 형성 구조체에 사용될 수 있다.
전술된 매우 낮은 습윤성 재료에 의해, 제 2 절연 재료의 접촉각은 100°이상일 수 있다. 매우 높은 접촉각 재료의 예는 알드리히(Aldrich)로부터의 사이탑형 재료를 포함한다. 사이탑형 재료의 예는 대략 135°의 접촉각을 갖는 폴리-1,1,2,4,4,5,5,6,7,7-데카플루오로-3-옥사-1,6-헵타디엔이다. 이는 퍼플루오로트리알킬아민의 용제 내에 제공될 수 있다. 다른 예는 아사히 글래스(Asahi Glass)로부터의 사이탑, 듀퐁(DuPont)으로부터의 테플론 에이에프(Teflon AF) 및 솔베이 솔렉시스(Solvay Solexis)로부터의 플루오로링크(Fluorolink) 재료를 포함한다. 이러한 재료는 수용액, 예를 들어 전도성 폴리머, 특히 PEDOT와 같은 정공 주입 폴리머의 수용액으로부터 증착된 유기 재료의 포함을 위해 유용한 것으로 판명되었다. 이러한 재료는 또한 유기 용제로부터 증착된 유기 재료의 포함을 위해 유용하다. 이와 같이, 이러한 재료를 포함하는 우물 형성 구조체는 예를 들어 수용액으로부터 정공 주입층 및 유기 용제로부터 발광층을 증착하여 유기 발광 디바이스를 형성할 때 사용될 수 있다.
볼 출원인은 베이킹이 제 2 절연 재료의 습윤성을 감소시킬 수 있다는 것을 또한 발견하였다. 이와 같이, 이들은 용액으로부터 활성 유기 재료의 증착에 앞서 베이킹 단계를 제공하는 것이 유리하다는 것을 발견하였다. 베이크는 100 내지 250°, 더 바람직하게는 100 내지 200°, 가장 바람직하게는 100 내지 170°의 범위의 온도에 있을 수 있다. 베이크는 N2와 같은 불활성 분위기 내에서 또는 공기 중에서 수행될 수 있다.
본 출원인이 확인한 또 다른 문제점은 뱅크 구조체 내에 우물을 형성한 후에, O2 또는 오존 플라즈마 처리와 같은 세척 단계를 제공하는 것이 바람직하다는 것이다. 이러한 단계는 우물 내의 표면을 세척하고, 그 내부의 유기 재료의 증착에 앞서 이들 표면의 습윤성을 증가시킨다. 그러나, 본 출원인은 이러한 단계가 예를 들어 이들의 습윤성을 감소시키기 위해 불소 기반 플라즈마 처리로 미리 처리되어 있는 뱅크의 표면의 습윤성을 상당히 증가시킨다는 것을 발견하였다. 실제로, 이러한 처리된 표면의 접촉각은 이러한 세척 단계 후에 10°미만으로 강하될 수 있다. 이와 같이, 우물 내의 유기 재료의 포함이 문제가 될 때, 이러한 세척 단계는 회피될 필요가 있다. 대조적으로, 본 출원인은 본 명세서에 설명된 바와 같은 우물 형성 구조체를 사용할 때, 세척 단계가 뱅크 상에 양호한 습윤 제거 특징을 유지하면서 수행될 수 있다는 것을 발견하였다.
일 특정 실시예에서, 전술된 베이킹 단계는 세척 단계 후에 그리고 이중 뱅크 우물 형성 구조체에 의해 형성된 우물 내의 유기 재료의 용액의 증착에 앞서 수행된다. 베이킹 단계는 예를 들어 O2 또는 오존 플라즈마를 사용하여 세척한 후에 뱅크 상에 저습윤성 표면을 재생성하는 것으로 판명되었다.
본 출원인은 특정 상황에서 제 1 및 제 2 절연 재료가 우물 주위에 단차형 구조체를 형성하도록 우물 형성 구조체를 형성하는 것이 유리하다는 것을 또한 발견하였다. 이러한 단차형 구조체는 우물이 용액으로 과충전될 수 있게 한다. 이러한 구조체는 우물 내에 증착된 상이한 유체를 위한 2개의 상이한 피닝점(pinning point), 즉 우물 주위의 제 1 층의 에지에 하나 및 우물로부터 후방 단차 형성된 제 2 층의 에지에 하나의 피닝점을 또한 제공할 수 있다. 이는 예를 들어 건조시에 우물 내에 증착된 제 2 재료가 특히 우물의 에지 둘레에서 우물 내에 증착된 제 1 재료를 덮는 것을 보장할 수 있다. 상이한 유체는 상이한 습윤 능력을 갖도록 선택될 수 있는데, 예를 들어 유체 중 하나는 수용액일 수 있고, 다른 유체는 유기 용제를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 우물 형성 구조체는 인접한 우물의 주위로 연장하지 않고 적어도 하나의 우물의 주위를 규정하는 이산 고리를 포함할 수 있다. 이 소위 "고리 뱅크" 배열은 뱅크 재료의 복수의 이산 고리를 포함하고, 본 출원인의 계류중인 출원 PCT/GB2007/003595호에 설명되어 있다. 이 배열은 그 내부에 형성된 복수의 정공(우물)을 갖는 기본적으로는 연속적인 시트인 통상의 뱅크 구조체와는 대조적이다.
본 발명의 제 2 양태에 따르면, 기판과, 기판 상에 배치된 우물 형성 구조체와, 우물 형성 구조체에 의해 형성된 우물 내에 배치된 유기 반도체성 및/또는 유기 전도성 재료를 포함하고, 우물 형성 구조체는 제 1 절연 재료 및 제 2 절연 재료를 포함하고, 제 2 절연 재료는 제 1 절연 재료보다 낮은 습윤성을 갖고, 제 2 절연 재료는 기판으로부터 이격하는 방향으로 증가하는 농도를 갖는 전자 디바이스가 제공된다.
바람직한 실시예에 따르면, 우물 형성 구조체는 플라즈마 처리와 같은 습윤성을 감소하는 다른 방법이 우물 내에 노출된 기판의 기초 전자 회로를 손상시키는 것으로 발견되었기 때문에, 회로 소자를 포함하는 전자 기판 상에 활성 유기 재료가 증착되게 하기 위한 것이다.
유기 반도체성 재료는 OTFT의 활성층 또는 OLED의 활성층을 형성할 수 있다.
OTFT의 경우에, 전자 기판의 회로 소자는 소스 및 드레인 전극 사이에 채널 영역이 형성되어 있는 상태로 이중 뱅크 구조체가 그 위에 배치된 소스 및 드레인 전극을 포함한다. 하부 게이트 OTFT에서, 전자 기판은 그 위에 배치된 게이트 유전체를 갖는 게이트 전극을 포함한다. 소스 및 드레인 전극은 게이트 유전체 상에 배치된다. 본 발명은 뱅크 구조체에 의해 형성된 우물 내에 노출된 채널 영역 내의 게이트 유전체가 불소 기반 플라즈마 처리와 같은 대안적인 처리 방법에 특히 민감한 것으로 본 출원인에 의해 발견되었기 때문에 하부 게이트 OTFT에 특히 유용한 것으로 판명되었다.
OLED의 경우에, 전자 기판의 회로 소자는 OLED의 하부 전극을 포함한다. 능동 매트릭스 OLED 디바이스에서, 전자 기판의 회로 소자는 본 발명에 따른 이중 뱅크 구조체를 사용하여 그 자체가 형성될 수 있는 OTFT를 또한 포함한다.
바람직한 실시예에 따르면, 전술된 구조체 및 방법에 따라 제조된 유기 박막 트랜지스터 또는 유기 발광 디바이스가 제공된다. 특정 실시예에 따르면, 유기 박막 트랜지스터 및 유기 발광 디바이스가 전술된 구조체 및 방법에 따라 제공되는 능동 매트릭스 유기 광학 디바이스 및 그 제조 방법이 제공된다.
본 발명이 이제 첨부 도면을 참조하여 예시적인 방식으로 보다 상세히 설명될 것이다.
도 1은 공지의 상부 게이트 유기 박막 트랜지스터 장치를 도시하는 도면.
도 2는 공지의 하부 게이트 유기 박막 트랜지스터 장치를 도시하는 도면.
도 3은 유기 반도체를 포함하기 위한 우물을 갖는 하부 게이트 유기 박막 트랜지스터 장치를 도시하는 도면.
도 4는 유기 반도체를 포함하기 위한 우물을 갖는 상부 게이트 유기 박막 트랜지스터 장치를 도시하는 도면.
도 5a는 종래 기술에 따른 하부 발광 유기 발광 디바이스를 도시하는 도면.
도 5b는 종래 기술에 따른 하부 발광 유기 발광 디스플레이를 도시하는 도면.
도 6은 종래 기술에 따른 상부 발광 유기 발광 디바이스를 도시하는 도면.
도 7은 본 발명의 실시예에 따른 우물 형성 구조체를 도시하는 도면.
도 8은 본 발명의 실시예에 따른 이중 뱅크 구조체를 형성하는데 수반된 방법 단계를 도시하는 도면.
도 9는 본 발명의 실시예에 따른 다른 우물 형성 구조체를 도시하는 도면.
도 10은 유기 박막 트랜지스터 및 유기 발광 디바이스를 포함하는 능동 매트릭스 유기 발광 디스플레이의 부분을 도시하는 도면.
도 11은 유기 박막 트랜지스터 및 유기 발광 디바이스를 포함하는 다른 능동 매트릭스 유기 발광 디스플레이 장치의 부분을 도시하는 도면.
본 발명의 실시예는 패터닝된 우물 형성 뱅크 구조체를 포함하는 인쇄된 유기 전자 디바이스에 관한 것이다. 실시예는 우물의 측벽이 습윤성이고 반면에 뱅크 구조체의 상부는 습윤 방지성인 뱅크 구조체를 제공하는 것을 추구한다. 실시예는 또한 우물 내에 노출된 회로 소자 또는 디바이스층을 손상하는 것으로 발견되어 있는 불소 기반 가스 시스템을 사용하는 플라즈마 프로세스를 수반하지 않는 제조 프로세스를 제공하는 것을 추구한다. 실시예는 용액으로부터 디바이스의 활성 유기 재료의 증착 중에 최적의 인쇄 성능을 유지하면서 양호한 디바이스 성능을 얻기 위한 잠재성을 갖는다.
도 7은 본 발명의 실시예에 따른 우물 형성 구조체를 도시한다. 우물 형성 구조체는 전자 기판(701) 상에 증착되고, 습윤 가능한 재료의 하부 부분(700) 및 고유적으로 저습윤성(고접촉각) 재료의 상부 부분(702)을 포함한다. 우물 형성 구조체의 2개의 부분은 습윤 가능 및 저습윤성 재료의 혼합물을 포함하는 용액을 증착하고 재료가 상 분리되어 우물 형성 구조체의 상부 및 하부 부분을 형성함으로써 형성된다. 우물(704)은 단일 리소그래피 프로세스를 사용하여 우물 형성 구조체 내에 형성될 수 있고, 자동으로 자체 정렬된다.
도 8은 본 발명의 실시예에 따른 우물 형성 구조체를 형성하는데 수반된 제조 단계를 도시한다. 먼저, 습윤 가능 재료 및 저습윤성 재료의 혼합물을 포함하는 용액(802)이 예를 들어 전자 기판(801) 상에 스핀 코팅에 의해 증착된다. 다음에, 재료가 상 분리되어 하부 습윤 영역(802a) 및 상부 습윤 제거 영역(802b)을 형성한다. 구조체는 선택적으로 상 분리를 촉진하기 위해 베이킹될 수 있다. 우물(804)은 이어서 상 분리된 층 내에 형성된다. 습윤 가능 재료는 선택적으로 예를 들어 UV 플러드 노광(flood exposure)에 의해 가교 결합될 수 있다.
다양한 가능성이 우물을 형성하기 위해 이용 가능하다. 예를 들어, 상 분리된 층은 선택적으로 O2 또는 오존 플라즈마 처리에 노출되어 습윤을 지원하고 두꺼운 레지스트의 층이 스핀 코팅되고, UV 노광되고, 현상되어 마스크를 형성할 수 있다. O2 플라즈마 에칭이 이어서 우물을 형성하는데 사용될 수 있다. 마스크로부터의 임의의 초과 재료가 또한 제거될 수 있다. 활성층이 우물 내에 증착되기 직전에, 구조체는 O2 플라즈마에 노출되어 구조체의 표면을 세척하고, 이어서 예를 들어 150℃에서 공기 중에서 고온 경화되어 소수성 표면을 재생성할 수 있다.
상기에 대한 대안으로서, 우물은 UV 노광을 포함하여 상 분리된 층을 포토패터닝하고 우물을 형성하기 위해 상 분리된 층의 부분을 용해 이격시키도록 현상함으로써 형성될 수 있다.
도 9는 3개의 구역, 즉 기판에 인접한 제 2 절연 재료를 실질적으로 포함하지 않는 하부 구역(904), 기판에 대향측에 제 1 절연 재료를 실질적으로 포함하지 않는 상부 구역(908) 및 제 1 및 제 2 절연 재료의 혼합물을 포함하는 중간 구역(906)을 포함하는 본 발명의 다른 실시예에 따른 기판(902) 상의 우물 형성 구조체를 도시한다.
본 발명의 실시예에 따른 OTFT를 형성하기 위해 적합한 재료 및 프로세스가 이하에 더 상세히 설명된다.
기판
기판은 강성이거나 가요성일 수 있다. 강성 기판은 글래스 또는 실리콘으로부터 선택될 수 있고, 가요성 기판은 폴리(에틸렌-테레프탈레이트)(PET), 폴리(에틸렌-나프탈렌)(PEN), 폴리카보네이트 및 폴리이미드와 같은 플라스틱 또는 얇은 글래스를 포함할 수 있다.
유기 반도체성 재료가 적합한 용제의 사용을 통해 용액 처리 가능하게 될 수 있다. 예시적인 용제는 톨루엔 및 자일렌과 같은 모노- 또는 폴리-알킬벤젠, 테트라린 및 클로로포름을 포함한다. 바람직한 용액 증착 기술은 스핀 코팅 및 잉크젯 인쇄를 포함한다. 다른 용액 증착 기술은 침지 코팅, 롤 인쇄 및 스크린 인쇄를 포함한다.
유기 반도체 재료
바람직한 유기 반도체 재료는 선택적으로 치환된 펜타센과 같은 소분자, 폴리아릴렌, 특히 폴리플루오렌 및 폴리티오펜과 같은 선택적으로 치환된 폴리머 및 올리고머를 포함한다. 상이한 재료 유형의 블렌드(blend)(예를 들어, 폴리머 및 소분자 블렌드)를 포함하는 재료의 블렌드가 사용될 수 있다.
소스 및 드레인 전극
p-채널 OTFT에서, 바람직하게는 소스 및 드레인 전극은 높은 일함수 재료, 바람직하게는 3.5 eV 초과의 일함수를 갖는 예를 들어 금, 플래티늄, 팔라듐, 몰리브덴, 텅스텐 또는 크롬과 같은 금속을 포함한다. 더 바람직하게는, 금속은 4.5 내지 5.5 eV의 범위의 일함수를 갖는다. 다른 적합한 화합물, 합금 및 몰리브덴 3산화물 및 인듐 주석 산화물과 같은 산화물이 또한 사용될 수 있다. 소스 및 드레인 전극은 열 증착에 의해 증착되고 당 기술 분야에 공지된 바와 같은 표준 포토리소그래피 및 리프트 오프(lift off) 기술을 사용하여 패터닝될 수 있다.
대안적으로, 전도성 폴리머가 소스 및 드레인 전극으로서 증착될 수 있다. 이러한 전도성 폴리머의 예는 폴리(에틸렌 디옥시티오펜)(PEDOT)이지만, 다른 전도성 폴리머가 당 기술 분야에 알려져 있다. 이러한 전도성 폴리머는 예를 들어 스핀 코팅 또는 잉크젯 인쇄 기술 및 전술된 다른 용액 증착 기술을 사용하여 용액으로부터 증착될 수 있다.
n-채널 OTFT에서, 바람직하게는 소스 및 드레인 전극은 예를 들어 칼슘 또는 바륨과 같은 3.5 eV 미만의 일함수를 갖는 금속 또는 금속 화합물, 특히 예를 들어 리튬 플루오라이드, 바륨 플루오라이드 및 바륨 산화물과 같은 알칼리 또는 알칼리토 금속의 산화물 또는 플루오라이드의 얇은 층과 같은 재료를 포함한다. 대안적으로, 전도성 폴리머는 소스 및 드레인 전극으로서 증착될 수 있다.
소스 및 드레인 전극은 바람직하게는 용이한 제조를 위해 동일한 재료로부터 형성된다. 그러나, 소스 및 드레인 전극은 각각 전하 주입 및 추출의 최적화를 위해 상이한 재료로 형성될 수 있다는 것이 이해될 수 있을 것이다.
소스 및 드레인 전극 사이에 형성된 채널의 길이는 최대 500 미크론일 수 있지만, 바람직하게는 길이는 200 미크론 미만, 더 바람직하게는 100 미크론 미만이고, 가장 바람직하게는 20 미크론 미만이다.
게이트 전극
게이트 전극은 예를 들어 금속(예를 들어, 금) 또는 금속 화합물(예를 들어, 인듐 주석 산화물)과 같은 광범위한 전도성 재료로부터 선택된다. 대안적으로, 전도성 폴리머는 게이트 전극으로서 증착될 수 있다. 이러한 전도성 폴리머는 예를 들어 스핀 코팅 또는 잉크젯 인쇄 기술 및 전술된 다른 용액 증착 기술을 사용하여 용액으로부터 증착될 수 있다.
게이트 전극, 소스 및 드레인 전극의 두께는 5 내지 200 ㎚의 범위일 수 있지만, 통상적으로 예를 들어 원자력 현미경(AFM)에 의해 측정된 바와 같이 50 ㎚이다.
게이트 유전체
게이트 유전체는 높은 비저항을 갖는 절연 재료로부터 선택된 유전 재료를 포함한다. 유전체의 유전 상수(k)는 통상적으로 대략 2 내지 3이지만, 높은 k 값을 갖는 재료가 바람직한데, 이는 OTFT에 이용 가능한 캐패시턴스가 k에 직접 비례하고 드레인 전류(ID)가 캐패시턴스에 직접 비례하기 때문이다. 따라서, 낮은 작동 전압을 갖는 높은 드레인 전류를 성취하기 위해, 채널 영역 내에 얇은 유전층을 갖는 OTFT가 바람직하다.
유전 재료는 유기질 또는 무기질일 수 있다. 바람직한 무기 재료는 SiO2, SiNx 및 스핀 온 글래스(spin-on-glass)(SOG)를 포함한다. 바람직한 유기 재료는 일반적으로 폴리머이고, 폴리 비닐알코올(PVA), 폴리비닐피로리딘(PVP), 다우 코닝(Dow Corning)으로부터 입수 가능한 폴리메틸메타크릴레이트(PMMA) 및 벤조사이클로부탄(BCB)과 같은 아크릴레이트와 같은 절연 폴리머를 포함한다. 절연층은 재료의 블렌드로부터 형성될 수 있고 또는 다층 구조체를 포함할 수 있다.
유전 재료는 당 기술 분야에 공지된 바와 같이 열 증착, 진공 처리 또는 라미네이션 기술에 의해 증착될 수 있다. 대안적으로, 유전 재료는 예를 들어 스핀 코팅 또는 잉크젯 인쇄 기술 및 전술된 다른 용액 증착 기술을 사용하여 용액으로부터 증착될 수 있다.
유전 재료가 용액으로부터 유기 반도체 상에 증착되면, 유기 반도체의 용해를 초래하지 않아야 한다. 마찬가지로, 유전 재료는 유기 반도체가 용액으로부터 그 상에 증착되면 용해되지 않아야 한다. 이러한 용해를 회피하기 위한 기술은 직교 용제의 사용, 즉 기초층을 용해하지 않는 최상부층의 증착을 위한 용제의 사용 및 기초층의 가교 결합을 포함한다.
게이트 유전층의 두께는 바람직하게는 2 마이크로미터 미만, 더 바람직하게는 500 ㎚ 미만이다.
다른층
다른층이 디바이스 아키텍처에 포함될 수 있다. 예를 들어, 자가 조립 단분자막(SAM)이 게이트, 소스 또는 드레인 전극, 기판, 절연층 및 유기 반도체 재료 상에 증착되어 요구되는 경우 결정도를 촉진하고, 접촉각을 감소시키고, 표면 특징을 개선하고, 접착성을 촉진할 수 있다. 특히, 채널 영역 내의 유전성 표면은 예를 들어 유기 반도체의 형태(특히, 폴리머 정렬 및 결정도)를 개선하고 특히 높은 k 유전 표면에 대해 전하 트랩을 덮음으로써 디바이스 성능을 향상시키기 위해 바인딩 영역 및 유기 영역을 포함하는 단층을 구비할 수 있다. 이러한 단층을 위한 예시적인 재료는 예를 들어 옥타데실트리클로로실란과 같은 긴 알킬 체인을 갖는 클로로- 또는 알콕시-실란을 포함한다. 유사하게, 소스 및 드레인 전극은 유기 반도체와 전극 사이의 접촉을 향상시키기 위해 SAM을 구비할 수 있다. 예를 들어, 금 SD 전극은 높은 쌍극 모멘트를 갖는 그룹, 도펀트 또는 공액 모이어티(moiety)일 수 있는 접촉을 향상시키기 위한 그룹 및 티올 바인딩 그룹을 포함하는 SAM을 구비할 수 있다.
OTFT 용례
본 발명의 실시예에 따른 OTFT는 광범위한 가능한 용례를 갖는다. 하나의 이러한 용례는 광학 디바이스, 바람직하게는 유기 광학 디바이스 내의 픽셀을 구동하는 것이다. 이러한 광학 디바이스의 예는 광응답성 디바이스, 특히 광검출기 및 발광 디바이스, 특히 유기 발광 디바이스를 포함한다. OTFT는 능동 매트릭스 발광 디바이스와 함께 사용을 위해, 예를 들어 디스플레이 용례에 사용을 위해 특히 적합하다.
도 10은 공통 기판(21) 상에 제작된 유기 박막 트랜지스터 및 인접한 유기 발광 디바이스를 포함하는 픽셀을 도시한다. OTFT는 게이트 전극(22), 유전층(24), 소스 및 드레인 전극(23s, 23d) 각각 및 OSC 층(25)을 포함한다. OLED는 애노드(27), 캐소드(29) 및 애노드와 캐소드 사이에 제공된 전계 발광층(28)을 포함한다. 전하 운반층, 전하 주입층 또는 전하 차단층과 같은 다른층이 애노드와 캐소드 사이에 위치될 수 있다. 도 10의 실시예에서, 캐소드 재료의 층이 OTFT 및 OLED의 모두를 가로질러 연장되고, 절연층(26)은 OSC 층(25)으로부터 캐소드층(29)을 전기적으로 절연하기 위해 제공된다. 이 실시예에서, 드레인 전극(23d)은 발광 상태와 비발광 상태 사이에서 유기 발광 디바이스를 스위칭하기 위해 유기 발광 디바이스의 애노드에 직접 접속된다.
OTFT 및 OLED의 능동 영역은 기판(21) 상에 포토레지스트의 층을 증착하고 이를 패터닝함으로써 OTFT 및 OLED 영역을 기판 상에 형성함으로써 공통 뱅크 재료에 의해 형성된다. 본 발명의 실시예에 따르면, 공통 뱅크는 전술된 바와 같이 우물 형성 구조체를 갖는다.
도 11에 도시된 대안적인 배열에서, 유기 박막 트랜지스터는 유기 발광 디바이스에 적층 관계로 제작될 수 있다. 이러한 실시예에서, 유기 박막 트랜지스터는 상부 또는 하부 게이트 구성으로 전술된 바와 같이 구성된다. 도 10의 실시예에서와 같이, OTFT 및 OLED의 능동 영역은 포토레지스트의 패터닝된층(33)에 의해 형성되지만, 이 적층된 배열에서, 2개의 개별 뱅크 구조체(33)-OLED에 하나, OTFT에 하나가 존재한다. 본 발명의 실시예에 따르면, 이들 2개의 개별 뱅크 구조체는 각각 전술된 바와 같은 우물 형성 구조체를 갖는다.
평탄화층(31)(또한 패시베이션층이라 알려짐)이 OTFT 상에 증착된다. 예시적인 패시베이션층은 BCB 및 파릴렌을 포함한다. 유기 발광 디바이스가 패시베이션층 상에 제작된다. 유기 발광 디바이스의 애노드(34)는 패시베이션층(31) 및 뱅크층(33)을 통해 통과하는 전도성 비아(32)에 의해 유기 박막 트랜지스터의 드레인 전극에 전기적으로 접속된다.
OTFT 및 광학 능동 영역(예를 들어, 발광 또는 감광 영역)을 포함하는 픽셀 회로는 추가의 요소를 포함할 수 있다는 것이 이해될 수 있을 것이다. 특히, 도 10 및 도 11의 OLED 픽셀 회로는 통상적으로 도시된 구동 트랜지스터에 추가하여 적어도 하나의 추가의 트랜지스터 및 적어도 하나의 캐패시터를 포함할 수 있다.
본 명세서에 설명된 유기 발광 디바이스는 상부 또는 하부 발광 디바이스일 수 있다는 것이 이해될 수 있을 것이다. 즉, 디바이스는 디바이스의 애노드 또는 캐소드측을 통해 광을 방출할 수 있다. 투명 디바이스에서, 애노드 및 캐소드의 모두가 투명하다. 투명 캐소드 디바이스는 투명 애노드를 가질 필요가 없고(물론, 완전 투명 디바이스가 요구되지 않으면), 따라서 하부 발광 디바이스에 사용된 투명 애노드는 알루미늄의 층과 같은 반사성 재료의 층으로 교체되거나 보충될 수 있다는 것이 이해될 수 있을 것이다.
투명 캐소드는 이러한 디바이스의 투명 애노드를 통한 발광이 도 11에 도시된 실시예로부터 알 수 있는 바와 같이 발광 픽셀 아래에 위치된 OTFT 구동 회로에 의해 적어도 부분적으로 차단될 수 있기 때문에 능동 매트릭스 디바이스를 위해 특히 유리하다.
본 발명의 실시예에 따라 OLED를 형성하기에 적합한 재료 및 프로세스가 이하에 더 상세히 설명된다.
일반적인 디바이스 아키텍처
본 발명의 실시예에 따른 전계 발광 디바이스의 아키텍처는 투명 글래스 또는 플라스틱 기판, 애노드 및 캐소드를 포함한다. 전계 발광층이 애노드와 캐소드 사이에 제공된다.
실용적인 디바이스에서, 전극 중 적어도 하나는 광이 흡수되거나(광응답성 디바이스의 경우) 방출될 수 있게(OLED의 경우에) 하기 위해 반투명하다. 애노드가 투명한 경우에, 이는 통상적으로 인듐 주석 산화물을 포함한다.
전하 운반층
전하 운반층, 전하 주입층 또는 전하 차단층과 같은 다른층이 애노드와 캐소드 사이에 위치될 수 있다.
특히, 애노드로부터 반도체성 폴리머의 층 또는 층들 내로의 정공 주입을 지원하기 위해 애노드와 전계 발광층 사이에 제공된 전도성 유기 또는 무기 재료로부터 형성될 수 있는 전도성 정공 주입층을 제공하는 것이 바람직하다. 도핑된 유기 정공 주입 재료의 예는 도핑된 폴리(에틸렌 디옥시티오펜)(PEDT), 특히 EP 0901176호 및 EP 0947123호에 개시된 바와 같은 폴리스티렌 설포네이트(PSS)와 같은 전하 균형 폴리산으로 도핑된 PEDT, 예를 들어 나피온(Nafion)
Figure pct00001
과 같은 폴리아크릴산 또는 플루오르화 설폰산, US 5723873호 및 US 5798170호에 개시된 바와 같은 폴리아닐린 및 폴리(티에노티오펜)을 포함한다. 전도성 무기 재료의 예는 물리학 저널 D: 응용 물리학(1996년), 29(11), 2750-2753에 개시된 바와 같이 VOx MoOx 및 RuOx와 같은 천이 금속 산화물을 포함한다.
존재한다면, 애노드와 전계 발광층 사이에 위치된 정공 운반층은 바람직하게는 5.5 eV 이하, 더 바람직하게는 대략 4.8 내지 5.5 eV의 HOMO 준위를 갖는다. HOMO 준위는 예를 들어 순환 전압전류법에 의해 측정될 수 있다.
존재한다면, 전계 발광층(3)과 캐소드(4) 사이에 위치된 전자 운반층은 바람직하게는 대략 3 내지 3.5 eV의 LUMO 준위를 갖는다.
전계 발광층
전계 발광층은 전계 발광 재료만으로 이루어질 수 있고, 또는 하나 이상의 다른 재료와 조합하여 전계 발광 재료를 포함할 수 있다. 특히, 전계 발광 재료는 예를 들어 WO 99/48160호에 개시된 바와 같이 정공 및/또는 전자 운반 재료와 블렌딩될 수 있고, 또는 반도체성 호스트 매트릭스 내의 발광 도펀트를 포함할 수 있다. 대안적으로, 전계 발광 재료는 전하 운반 재료 및/또는 호스트 재료에 공유 결합될 수 있다.
전계 발광층은 패터닝되거나 비패터닝될 수 있다. 비패터닝된 층을 포함하는 디바이스는 예를 들어 조명 소스에 사용될 수 있다. 백색 발광 디바이스가 이 목적으로 특히 적합하다. 패터닝된 층을 포함하는 디바이스는 예를 들어 능동 매트릭스 디스플레이 또는 수동 매트릭스 디스플레이일 수 있다. 능동 매트릭스 디스플레이의 경우에, 패터닝된 전계 발광층은 통상적으로 패터닝된 애노드층 및 비패터닝된 캐소드와 조합하여 사용된다. 수동 매트릭스 디스플레이의 경우에, 애노드층은 애노드 재료의 평행한 스트라이프와, 애노드 재료에 수직하게 배열된 전계 발광 재료와 캐소드 재료의 평행한 스트라이프로 형성되고, 전계 발광 재료 및 캐소드 재료의 스트라이프는 통상적으로 포토리소그래피에 의해 형성된 절연 재료의 스트라이프("캐소드 세퍼레이터")에 의해 분리된다.
전계 발광층에 사용을 위해 적합한 재료는 소분자, 폴리머 및 덴드리머 재료 및 이들의 조성물을 포함한다. 적합한 전계 발광 폴리머는 폴리(p-페닐렌 비닐렌)과 같은 폴리(아릴렌 비닐렌)과, 폴리플루오렌, 특히 2,7-결합 9,9 디알킬 폴리플루오렌 또는 2,7-결합 9,9 디아릴 폴리플루오렌, 폴리스피로플루오렌, 특히 2,7-결합 폴리-9,9-스피로플루오렌, 폴리인데노플루오렌, 특히 2,7-결합 폴리인데노플루오렌, 폴리페닐렌, 특히 알킬 또는 알콕시 치환 폴리-1,4-페닐렌과 같은 폴리아릴렌을 포함한다. 이러한 폴리머는 예를 들어 Adv. Mater. 2000년 12(23) 1737-1750 및 그 참조 문헌에 개시되어 있다. 적합한 전계 발광 덴드리머는 예를 들어 WO 02/066552호에 개시된 바와 같은 전계 발광 금속 착물 담지 덴드리머 그룹을 포함한다.
캐소드
캐소드는 전계 발광층 내로의 전자의 주입을 허용하는 일함수를 갖는 재료로부터 선택된다. 다른 팩터는 캐소드와 전계 발광 재료 사이의 불리한 상호 작용의 가능성과 같은 캐소드의 선택에 영향을 미친다. 캐소드는 알루미늄의 층과 같은 단일의 재료로 이루어질 수 있다. 대안적으로, 캐소드는 복수의 금속, 예를 들어 WO 98/10621호에 개시된 바와 같은 칼슘 및 알루미늄과 같은 낮은 일함수 재료 및 높은 일함수 재료의 2층, WO 98/57381호, Appl. Phys. Lett. 2002년, 81(4), 634 및 WO 02/84759호에 개시된 바와 같은 원소 바륨, 또는 예를 들어 WO 00/48258호에 개시된 바와 같은 리튬 플루오라이드와 같은 전자 주입을 지원하기 위한 금속 화합물, 특히 알칼리 또는 알칼리토 금속의 산화물 또는 플루오라이드의 얇은층, Appl. Phys. Lett. 2001년, 79(5), 2001에 개시된 바와 같은 바륨 플루오라이드 및 바륨 산화물을 포함할 수 있다. 디바이스 내로의 전자의 효율적인 주입을 제공하기 위해, 캐소드는 바람직하게는 3.5 eV 미만, 더 바람직하게는 3.2 eV 미만, 가장 바람직하게는 3 eV 미만의 일함수를 갖는다. 금속의 일함수는 예를 들어 마이클슨(Michaelson)의 J. Appl. Phys. 48(11), 4729, 1977년에서 발견될 수 있다. 캐소드는 불투명 또는 투명일 수 있다. 투명 캐소드는 이러한 디바이스 내의 투명 애노드를 통한 발광이 적어도 부분적으로는 발광 픽셀 아래에 위치된 구동 회로에 의해 차단되기 때문에 능동 매트릭스 디바이스에 특히 유리하다. 투명 캐소드는 투명하도록 충분히 얇은 전자 주입 재료의 층을 포함할 수 있다. 통상적으로, 이 층의 측면 전도도는 그 얇음의 결과로서 낮을 수 있다. 이 경우, 전자 주입 재료의 층은 인듐 주석 산화물과 같은 투명 전도성 재료의 더 두꺼운 층과 조합하여 사용된다.
투명 캐소드 디바이스는 투명 애노드(물론, 완전 투명 디바이스가 요구되지 않으면)를 가질 필요는 없고, 따라서 하부 발광 디바이스를 위해 사용된 투명 애노드는 알루미늄의 층과 같은 반사성 재료의 층으로 교체되거나 보충될 수 있다는 것이 이해될 수 있을 것이다. 투명 캐소드 디바이스의 예는 예를 들어 GB 2348316호에 개시되어 있다.
캡슐화
광학 디바이스는 습기 및 산소에 민감한 경향이 있다. 따라서, 기판은 바람직하게는 디바이스 내로의 습기 및 산소의 침입의 방지를 위한 양호한 배리어 특성을 갖는다. 기판은 통상적으로 글래스이다. 그러나, 특히 디바이스의 가요성이 바람직한 경우에 대안적인 기판이 사용될 수 있다. 예를 들어, 기판은 교번적인 플라스틱 및 배리어층의 기판을 개시하고 있는 US 6268695호에서와 같은 플라스틱 또는 EP 0949850호에 개시된 바와 같은 얇은 글래스 및 플라스틱의 라미네이트를 포함할 수 있다.
디바이스는 바람직하게는 습기 및 산소의 침입을 방지하기 위한 캡슐화제로 캡슐화된다. 적합한 캡슐화제는 글래스의 시트, 예를 들어 WO 01/81649호에 개시된 바와 같은 폴리머와 유전체의 교번적인 스택과 같은 적합한 배리어 특성을 갖는 필름 또는 예를 들어 WO 01/19142호에 개시된 바와 같은 기밀 용기를 포함한다. 기판 또는 캡슐화제를 통해 투과할 수 있는 임의의 분위기 습기 및/또는 산소의 흡수를 위한 게터 재료가 기판과 캡슐화제 사이에 배치될 수 있다.
용액 처리
단일 폴리머 또는 복수의 폴리머가 용액으로부터 증착될 수 있다. 폴리아릴렌, 특히 폴리플루오렌을 위한 적합한 용제는 톨루엔 및 자일렌과 같은 모노- 또는 폴리-알킬벤젠을 포함한다. 특히 바람직한 용액 증착 기술은 스핀 코팅 및 잉크젯 인쇄이다.
스핀 코팅은 전계 발광 재료의 패터닝이 불필요한-예를 들어 조명 용례 또는 간단한 단색 세그먼트형 디스플레이에 대해-디바이스에 특히 적합하다.
잉크젯 인쇄가 고정보 콘텐트 디스플레이, 특히 풀컬러 디스플레이에 특히 적합하다. OLED의 잉크젯 인쇄는 예를 들어 EP 0880303호에 설명되어 있다.
다른 용액 증착 기술은 침지 코팅, 롤 인쇄 및 스크린 인쇄를 포함한다.
디바이스의 다수의 층이 용액 처리에 의해 형성되면, 당 기술 분야의 숙련자는 예를 들어 이들 층의 제 1 층이 형성되는 재료가 제 2 층을 증착하기 위해 사용된 용제 내에서 용해되지 않도록 인접한 층을 위한 재료의 선택 또는 후속층의 증착 전에 하나의 층의 가교 결합에 의해 인접한 층의 혼합을 방지하기 위한 기술을 인식할 수 있다.
인광성 이미터를 위한 호스트
이카이(Ikai) 등의 Appl. Phys. Lett. 79 no.2, 2001년, 156에 개시된 CBP로서 알려진 4,4'-비스(카르바졸-9-일)바이페닐) 및 TCTA로서 알려진 (4,4',4"-트리스(카르바졸-9-일)트리페닐아민) 및 MTDATA로서 알려진 트리스-4-(N-3-메틸페닐-N-페닐)페닐아민과 같은 트리아릴아민과 같은 "소분자" 호스트를 포함하는 다수의 호스트가 종래 기술에 설명되어 있다. 폴리머, 특히 예를 들어 Appl. Phys. Lett. 2000년, 77(15), 2280에 개시된 폴리(비닐 카르바졸), Synth. Met. 2001년, 116, 379, Phys. Rev. B 2001년, 63, 235206 및 Appl. Phys. Lett. 2003년, 82(7), 1006의 폴리플루오렌, Adv. Mater. 1999년, 11(4), 285의 폴리[4-(N-4-비닐벤질옥시에틸, N-메틸아미노)-N-(2,5-디-테르트-부틸페닐나프탈이미드] 및 J. Mater. Chem. 2003년, 13, 50-55의 폴리(파라-페닐렌)과 같은 호모폴리머가 또한 호스트로서 알려져 있다. 코폴리머가 또한 호스트로서 알려져 있다.
금속 착물 (대부분 인광성이지만 결국엔 형광성을 포함함)
바람직한 금속 착물은 이하의 조성식의 선택적으로 치환된 착물을 포함하고,
Figure pct00002
여기서, M은 금속이고, L1, L2 및 L3의 각각은 배위 그룹이고, q는 정수이고, r 및 s는 각각 독립적으로 0 또는 정수이고, (a. q)+(b. r)+(c. s)의 합은 M에 이용 가능한 배위 위치의 수와 동일하고, 여기서 a는 L1 상의 배위 위치의 수이고, b는 L2 상의 배위 위치의 수이고, c는 L3 상의 배위 위치의 수이다.
무거운 원소 M은 강한 스핀 궤도 결합을 유도하여 급속한 시스템간 교차 및 3중항 또는 더 높은 상태(인광)로부터의 발광을 허용한다. 적합한 중금속 M은,
- 세륨, 사마륨, 유로퓸, 테르븀, 디스프로슘, 툴륨, 에르븀 및 네오디뮴과 같은 란탄족 금속 및
- d-블록 금속, 특히 열 2 및 3의 것들, 즉 원소 39 내지 48 및 72 내지 80, 특히 루테늄, 로듐, 팔라듐, 레늄, 오스뮴, 이리듐, 플래티늄 및 금을 포함한다.
f-블록 금속을 위한 적합한 배위 그룹은 카르복실산, 1,3-디케토네이트, 하이드록시 카르복실산, 아실 페놀 및 이미노아실 그룹을 포함하는 시프 염기(schiff base)와 같은 산소 또는 질소 공여자 시스템을 포함한다. 알려진 바와 같이, 발광 란탄족 금속 착물은 금속 이온의 제 1 여기 상태보다 높은 3중항 여기 에너지 준위를 갖는 감광 그룹(들)을 필요로 한다. 발광은 금속의 f-f 천이로부터 오고, 따라서 발광 컬러는 금속의 선택에 의해 결정된다. 선명한 발광은 일반적으로 좁고, 디스플레이 용례에 유용한 순수한 컬러 발광을 생성한다.
d-블록 금속은 특히 3중항 여기 상태로부터의 발광에 적합하다. 이들 금속은 포르피린 또는 이하의 조성의 두자리 리간드와 같은 탄소 또는 질소 공여자를 갖는 유기 금속 착물을 형성하고,
Figure pct00003
여기서, Ar4 및 Ar5는 동일하거나 상이할 수 있고, 선택적으로 치환된 아릴 또는 헤테로아릴로부터 독립적으로 선택되고, X1 및 Y1은 동일하거나 상이할 수 있고, 탄소 또는 질소로부터 독립적으로 선택되고, Ar4 및 Ar5는 함께 융합될 수도 있다. X1은 탄소이고 Y1은 질소인 리간드가 특히 바람직하다.
두자리 리간드의 예는 이하에 나타낸다.
Figure pct00004
Ar4 및 Ar5의 각각은 하나 이상의 치환물을 운반할 수 있다. 이들 치환물의 2개 이상은 예를 들어 방향족 고리와 같은 고리를 형성하도록 결합될 수 있다. 특히 바람직한 치환물은 WO 02/45466호, WO 02/44189호, US 2002-11762호 및 US 2002-182441호에 개시된 바와 같은 착물의 발광을 청색-시프트하는데 사용될 수 있는 불소 또는 트리플루오로메틸과, JP 2002-324679호에 개시된 바와 같은 알킬 또는 알콕시 그룹과, WO 02/81448호에 개시된 바와 같이 발광 재료로서 사용될 때 착물로의 정공 운반을 지원하는데 사용될 수 있는 카르바졸과, WO 02/68435호 및 EP 1245659호에 개시된 바와 같이 다른 그룹의 부착을 위한 리간드를 기능화하는 역할을 할 수 있는 브롬, 염소 또는 요오드와, WO 02/66552호에 개시된 바와 같이 금속 착물의 용액 처리성을 얻거나 향상시키는데 사용될 수 있는 수지상 돌기를 포함한다.
발광 덴드리머는 통상적으로 하나 이상의 수지상 돌기에 결합된 발광 코어를 포함하고, 여기서 각각의 수지상 돌기는 분기점 및 2개 이상의 수지상 돌기 가지를 포함한다. 바람직하게는, 수지상 돌기는 적어도 부분적으로는 공액되고, 코어 및 수지상 돌기 가지 중 적어도 하나는 아릴 또는 헤테로아릴 그룹을 포함한다.
d-블록 원소와 함께 사용하는데 적합한 다른 리간드는 디케토네이트, 특히 아세틸아세토네이트(acac), 트리아릴포스파인 및 피리딘을 포함하고, 그 각각은 치환될 수 있다.
주요 그룹 금속 착물은 리간드 기반 또는 전하 전달 발광을 나타낸다. 이들 착물에서, 발광 컬러는 리간드 뿐만 아니라 금속의 선택에 의해 결정된다. 호스트 재료 및 금속 착물은 물리적 블렌드의 형태로 조합될 수 있다. 대안적으로, 금속 착물은 호스트 재료에 화학 결합될 수 있다. 폴리머 호스트의 경우에, 금속 착물은 폴리머 백본에 부착된 치환물로서 화학 결합되고, 폴리머 백본 내에 반복 유닛으로서 혼입되고 또는 예를 들어 EP 1245659호, WO 02/31896호, WO 03/18653호 및 WO 03/22908호에 개시된 바와 같이 폴리머의 말단기로서 제공된다.
광범위한 형광성 저분자량 금속 착물이 공지되어 있고, 유기 발광 디바이스에 설명되어 있다[예를 들어, Macromol. Sym. 125(1997년) 1-48, US-A 5,150,006호, US-A 6,083,634호 및 US-A 5,432,014호 참조]. 2가 또는 3가 금속을 위한 적합한 리간드는 예를 들어 산소-질소 또는 산소-산소 공여 원자, 일반적으로 치환 산소 원자를 갖는 고리 질소 원자, 또는 8-하이드록시퀴놀란 및 하이드록시퀴녹사리놀-10-하이드록시벤조 (h) 퀴놀리나토 (II), 벤자졸 (III), 시프 염기, 아조인돌, 크로몬 유도체, 3-하이드록시플라본 및 살리시라토 아미노 카르복실레이트 및 에스테르 카르복실레이트와 같은 카르복실산과 같은 치환 수소 원자를 갖는 산소 원자 또는 치환 질소 원자를 갖는 옥시노이드를 포함한다. 선택적인 치환물은 발광 컬러를 수정할 수 있는 (헤테로) 방향족 고리 상의 할로겐, 알킬, 알콕시, 할로알킬, 시아노, 아미노, 아미도, 설포닐, 카르보닐, 아릴 또는 헤테로아릴을 포함한다.
본 발명이 그 바람직한 실시예를 참조하여 구체적으로 도시되고 설명되었지만, 형태 및 상세의 다양한 변경이 첨부된 청구범위에 의해 규정된 바와 같이 본 발명의 범주로부터 벗어나지 않고 거기에 이루어질 수 있다는 것이 당 기술 분야의 숙련자들에 의해 이해될 수 있을 것이다.
21: 기판 22: 게이트 전극
23s: 소스 전극 23d: 드레인 전극
24: 유전층 25: OSC 층
26: 절연층 27: 애노드
28: 전계 발광층 29: 캐소드
31: 평탄화층(패시베이션층) 32: 전도성 비아
33: 뱅크층 34: 애노드
701: 전자 기판 702: 상부 부분
704: 우물 801: 전자 기판
802: 용액 802a: 하부 습윤 영역
802b: 상부 습윤 제거 영역 804: 우물
902: 기판 904: 하부 구역
906: 중간 구역 908: 상부 구역

Claims (15)

  1. 유기 전자 디바이스 제조 방법에 있어서,
    기판을 제공하는 단계와,
    상기 기판 상에 우물 형성 구조체(well-defining structure)를 형성하는 단계와,
    상기 우물 형성 구조체에 의해 형성된 우물 내에 유기 반도체성 재료 및/또는 유기 전도성 재료의 용액을 증착하는 단계를 포함하되,
    상기 우물 형성 구조체는 제 1 절연 재료 및 제 2 절연 재료의 혼합물을 포함하는 용액을 증착함으로써, 그리고 상기 제 1 절연 재료 및 제 2 절연 재료가 적어도 부분적으로 상 분리(phase separate)하게 함으로써 형성되고,
    상기 제 2 절연 재료는 상기 제 1 절연 재료보다 낮은 습윤성을 가지며,
    상기 제 2 절연 재료는 상기 기판으로부터 이격되는 방향으로 상 분리되는
    유기 전자 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 절연 재료는 2개의 별개의 개별층을 형성하기 위해 완전히 상 분리되는
    유기 전자 디바이스 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 절연 재료는 부분적으로 상 분리되어 상기 우물 형성 구조체의 적어도 일부가 상기 제 1 및 제 2 재료의 혼합물을 포함하게 되는
    유기 전자 디바이스 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 절연 재료는 부분적으로 상 분리되어, 3개의 구역, 즉 상기 기판에 인접한 제 2 절연 재료를 실질적으로 포함하지 않는 하부 구역, 상기 기판의 대향측 상에 제 1 절연 재료를 실질적으로 포함하지 않는 상부 구역 및 제 1 및 제 2 절연 재료의 혼합물을 포함하는 중간 구역을 형성하는
    유기 전자 디바이스 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 우물은 상기 제 1 및 제 2 절연 재료가 적어도 부분적으로 상 분리된 후에 형성되는
    유기 전자 디바이스 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 재료가 상 분리되는 것을 촉진하기 위해 상기 제 1 및 제 2 절연 재료를 포함하는 용액을 증착한 후에 베이킹 단계가 수행되는
    유기 전자 디바이스 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 재료와 물의 접촉각은 60°미만, 바람직하게는 50°미만, 더 바람직하게는 40°미만, 가장 바람직하게는 30°미만인
    유기 전자 디바이스 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 2 재료와 물의 접촉각은 60°초과, 바람직하게는 70°초과, 더 바람직하게는 80°초과, 가장 바람직하게는 90°초과인
    유기 전자 디바이스 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 재료와 물과의 접촉각 사이의 차이는 적어도 20°인
    유기 전자 디바이스 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 절연 재료는 폴리머 레지스트 재료인
    유기 전자 디바이스 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 절연 재료는 플루오르화 폴리머인
    유기 전자 디바이스 제조 방법.
  12. 제 11 항에 있어서,
    상기 플루오르화 폴리머는 용해기를 포함하는
    유기 전자 디바이스 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 우물 형성 구조체는 제 2 절연 재료의 20 중량 % 이하를 포함하는
    유기 전자 디바이스 제조 방법.
  14. 유기 전자 디바이스에 있어서,
    기판과, 상기 기판 상에 배치된 우물 형성 구조체와, 상기 우물 형성 구조체에 의해 형성된 우물 내에 배치된 유기 반도체성 재료 및/또는 유기 전도성 재료를 포함하고, 상기 우물 형성 구조체는 제 1 절연 재료 및 제 2 절연 재료를 포함하고, 상기 제 2 절연 재료는 상기 제 1 절연 재료보다 낮은 습윤성을 갖고, 상기 제 2 절연 재료는 상기 기판으로부터 이격하는 방향으로 증가하는 농도를 갖고, 상기 우물 형성 구조체의 적어도 일부는 상기 제 1 및 제 2 재료의 혼합물을 포함하는
    유기 전자 디바이스.
  15. 제 14 항에 있어서,
    상기 우물 형성 구조체는 3개의 구역, 즉 기판에 인접한 제 2 절연 재료를 실질적으로 포함하지 않는 하부 구역, 기판의 대향측 상에 제 1 절연 재료를 실질적으로 포함하지 않는 상부 구역 및 제 1 및 제 2 절연 재료의 혼합물을 포함하는 중간 구역을 포함하는
    유기 전자 디바이스.
KR1020117006346A 2008-08-21 2009-08-21 유기 전자 디바이스 및 그 제조 방법 KR20110058824A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0815287A GB2462845B (en) 2008-08-21 2008-08-21 Organic electronic devices and methods of making the same using solution processing techniques
GB0815287.8 2008-08-21

Publications (1)

Publication Number Publication Date
KR20110058824A true KR20110058824A (ko) 2011-06-01

Family

ID=39812386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117006346A KR20110058824A (ko) 2008-08-21 2009-08-21 유기 전자 디바이스 및 그 제조 방법

Country Status (8)

Country Link
US (1) US20110180907A1 (ko)
EP (1) EP2324517B1 (ko)
JP (1) JP2012500488A (ko)
KR (1) KR20110058824A (ko)
CN (1) CN102150292B (ko)
AT (1) ATE539453T1 (ko)
GB (1) GB2462845B (ko)
WO (1) WO2010020790A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018799A (ko) * 2020-02-13 2020-02-20 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
US10651249B2 (en) 2012-11-20 2020-05-12 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
KR20180011862A (ko) 2010-09-02 2018-02-02 메르크 파텐트 게엠베하 전자 디바이스용 중간층
US8399290B2 (en) 2011-01-19 2013-03-19 Sharp Laboratories Of America, Inc. Organic transistor with fluropolymer banked crystallization well
KR102082019B1 (ko) 2012-04-25 2020-04-14 메르크 파텐트 게엠베하 유기 전자 소자용 뱅크 구조체
WO2014044359A1 (en) 2012-09-21 2014-03-27 Merck Patent Gmbh Organic semiconductor formulations
EP2917948A1 (en) 2012-11-08 2015-09-16 Merck Patent GmbH Method for producing organic electronic devices with bank structures, bank structures and electronic devices produced therewith
US9023683B2 (en) * 2013-05-13 2015-05-05 Sharp Laboratories Of America, Inc. Organic semiconductor transistor with epoxy-based organic resin planarization layer
CN103413832B (zh) * 2013-07-08 2016-01-20 复旦大学 一种金属氧化物薄膜晶体管及其制备方法
KR102080752B1 (ko) * 2013-07-23 2020-02-25 삼성디스플레이 주식회사 봉지 구조물, 봉지 구조물을 포함하는 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
US9147615B2 (en) 2014-02-14 2015-09-29 International Business Machines Corporation Ambipolar synaptic devices
JP6514005B2 (ja) * 2014-04-08 2019-05-15 出光興産株式会社 有機エレクトロルミネッセンス素子及びインク組成物
WO2016198142A1 (en) 2015-06-12 2016-12-15 Merck Patent Gmbh Organic electronic devices with fluoropolymer bank structures
US10490534B2 (en) * 2016-05-20 2019-11-26 Innolux Corporation Display device with LED pixels
CN107046106B (zh) * 2016-07-29 2018-08-10 广东聚华印刷显示技术有限公司 像素界定层及其制备方法和应用
US11282906B2 (en) 2016-08-17 2022-03-22 Merck Patent Gmbh Electronic device with bank structures
CN107123751B (zh) * 2017-04-28 2019-04-16 武汉华星光电技术有限公司 一种柔性有机发光二极管显示器及其制作方法
CN110112219B (zh) 2018-02-01 2021-02-09 合肥京东方显示技术有限公司 一种薄膜晶体管、其制备方法、显示基板及显示装置
CN109192875B (zh) * 2018-09-04 2021-01-29 京东方科技集团股份有限公司 背板及制造方法、显示基板及制造方法和显示装置
CN113311048B (zh) * 2021-05-25 2024-03-12 南通大学 纳流控场效应管及其制备方法和应用

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530758C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
WO2002060998A2 (en) * 2001-01-30 2002-08-08 The Procter & Gamble Company Rinse aid surface coating compositions for modifying dishware surfaces
AU2002313480A1 (en) * 2001-07-09 2003-01-29 Merck Patent Gmbh Polymerisable charge transport compounds
WO2004037866A2 (en) * 2002-10-21 2004-05-06 Shipley Company L.L.C. Photoresists containing sulfonamide component
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法
JP4815761B2 (ja) * 2003-11-27 2011-11-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP2005251809A (ja) * 2004-03-01 2005-09-15 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
JP2005352105A (ja) * 2004-06-10 2005-12-22 Toppan Printing Co Ltd カラーフィルタ、およびその製造方法
JP4678574B2 (ja) * 2004-08-23 2011-04-27 株式会社リコー 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置
JP4725220B2 (ja) * 2005-07-20 2011-07-13 凸版印刷株式会社 インキ吐出印刷物及びその製造方法
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP4730008B2 (ja) * 2005-07-20 2011-07-20 凸版印刷株式会社 印刷物の製造方法
JP2007025426A (ja) * 2005-07-20 2007-02-01 Toppan Printing Co Ltd インキ吐出印刷物及びその製造方法
JP5011667B2 (ja) * 2005-07-20 2012-08-29 凸版印刷株式会社 印刷物及びその製造方法
DE112006002220B4 (de) * 2005-08-23 2018-05-24 Cambridge Display Technology Ltd. Organische elektronische Vorrichtungsstrukturen und Herstellungsverfahren
JP2007094307A (ja) * 2005-09-30 2007-04-12 Toppan Printing Co Ltd カラーフィルタ及びその製造方法
JP2008012834A (ja) * 2006-07-07 2008-01-24 Toray Ind Inc 光学フィルム
JP4407673B2 (ja) * 2006-07-10 2010-02-03 セイコーエプソン株式会社 バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法
JP2008047893A (ja) * 2006-08-11 2008-02-28 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2008083682A (ja) * 2006-08-31 2008-04-10 Toray Ind Inc フラットパネルディスプレイ用光学フィルター
US20080314273A1 (en) * 2007-06-20 2008-12-25 Toppan Printing Co., Ltd Bank formed substrate and color pattern formed substrate
US7599024B2 (en) * 2007-08-24 2009-10-06 Toppan Printing Co., Ltd. Substrate provided with bank and substrate provided with color pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651249B2 (en) 2012-11-20 2020-05-12 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR20200018799A (ko) * 2020-02-13 2020-02-20 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법

Also Published As

Publication number Publication date
GB0815287D0 (en) 2008-09-24
CN102150292A (zh) 2011-08-10
ATE539453T1 (de) 2012-01-15
CN102150292B (zh) 2013-05-08
JP2012500488A (ja) 2012-01-05
GB2462845A (en) 2010-02-24
GB2462845B (en) 2011-07-27
EP2324517B1 (en) 2011-12-28
US20110180907A1 (en) 2011-07-28
WO2010020790A1 (en) 2010-02-25
EP2324517A1 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
EP2324517B1 (en) Organic electronic devices and methods of making the same using solution processing techniques
US9111885B2 (en) Electronic devices and methods of making the same using solution processing techniques
CN102017158B (zh) 电子器件及使用溶液处理技术制造电子器件的方法
JP4692415B2 (ja) エレクトロルミネッセンス素子の製造方法
KR101474580B1 (ko) 액티브 매트릭스 광학 장치 및 그 제조 방법
US8697504B2 (en) Organic thin film transistors, active matrix organic optical devices and methods of making the same
CN101647320B (zh) 有机薄膜晶体管基板及其制造方法、以及图像显示面板及其制造方法
KR20090035029A (ko) 광전기 소자의 제조 방법
JP2014514751A (ja) 有機発光デバイスおよび方法
JP5456781B2 (ja) ディスプレイを製造する方法
TW200541385A (en) Printing of organic electronic devices
US8642379B2 (en) Thin film transistor
US20110034033A1 (en) Electronic Devices and Methods of Making the Same Using Solution Processing Techniques
KR20060123535A (ko) 전도성 고분자들의 배치
JP4760063B2 (ja) 有機化合物層の積層方法、エレクトロルミネッセンスディスプレイパネルの製造方法、エレクトロルミネッセンスディスプレイパネル

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application