CN103413832B - 一种金属氧化物薄膜晶体管及其制备方法 - Google Patents
一种金属氧化物薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN103413832B CN103413832B CN201310284206.7A CN201310284206A CN103413832B CN 103413832 B CN103413832 B CN 103413832B CN 201310284206 A CN201310284206 A CN 201310284206A CN 103413832 B CN103413832 B CN 103413832B
- Authority
- CN
- China
- Prior art keywords
- monolayer
- film transistor
- oxide thin
- semiconductor channel
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明属于微电子及平板显示技术领域,具体为一种金属氧化物薄膜晶体管及其制备方法。该金属氧化物薄膜晶体管包括基底、栅极、栅极绝缘层、源/漏电极、半导体沟道层以及钝化层,在半导体沟道层与钝化层之间有自组装的单分子层;该自组装单分子层可以将底栅金属氧化物薄膜晶体管的沟道背表面改性为疏水,有效防止外界水汽入侵,亦可保护沟道在后期的钝化层沉积过程中不受化学及物理损伤,以增强底栅氧化物薄膜晶体管的可靠性。
Description
技术领域
本发明属于微电子及平板显示技术领域,具体涉及一种金属氧化物薄膜晶体管(ThinFilmTransistor,TFT)的结构和制备方法。
背景技术
金属氧化物薄膜晶体管由于透光率高、电子迁移率高及非晶态结构量产均一性好等优点,成为下一代平板显示研究的核心。金属氧化物TFT制备过程中钝化处理对其性能及操作可靠性等具有很大影响。已有研究表示,底栅型金属氧化物TFT的沟道背表面与空气接触时,空气中的水、氧分子容易被吸附形成表面陷阱捕获载流子,当水分子被吸附时会在背表面造成载流子积累造成阈值电压左移;而氧分子被吸附表面时,会耗尽靠近背表面一定厚度内的载流子,形成载流子耗尽层,甚至该耗尽层会延伸至半导体/栅绝缘层表面。空气中分子吸附会造成器件退化。另外,在操作过程中由于底栅偏压的影响,沟道/空气界面易发生电子的捕获和释放,严重影响器件的可靠性,进行一定的表面钝化阻隔是必须的。
目前大多采用磁控溅射或电子束蒸发无机分子层进行表面钝化,但沉积过程中高能粒子会破坏半导体层表面,打断金属离子-氧键,形成更多氧空位造成载流子浓度升高,甚至会造成器件无法关断。使用温和的表面钝化可以解决上述问题。
自组装单分子层(SAM)多被用于高k超薄栅绝缘层,或用以改善栅绝缘层/沟道层界面,减少界面缺陷,减小漏电流。在一些有机薄膜晶体管的制备过程中亦被用来修饰栅绝缘层表面,使得沟道层生长更为有序,提高器件迁移率;在碳纳米管薄膜晶体管中经常被用作栅绝缘层表面-OH基团的钝化,减小迟滞效应,提高器件稳定性。
发明内容
本发明的目的是提供一种可靠性和稳定性高的金属氧化物薄膜晶体管及其制备方法。
本发明提供的金属氧化物薄膜晶体管,是对现有金属氧化物薄膜晶体管的改进。现有金属氧化物薄膜晶体管的结构如图1所示,自下至上依次为基底、栅极、栅极绝缘层、源/漏电极、半导体沟道层以及钝化层,本发明是在半导体沟道层与钝化层之间增加一自组装的单分子层。
本发明中,所述自组装单分子层包含与半导体表面结合的头基、连接基团和末端基团,该单分子层在半导体沟道层表面有序且紧密地排列,并且末端可形成疏水表面。
本发明中,所述单分子层的头基选自R-SiCl3、R-SiCl2-烷基、R-SiCl(烷基)2、R-Si(烷基)3、R-COOH、R-PO(OH)2等;所述单分子层中连接基团为通式为-(CH2)n-的正烷烃链,其中n为从2到26间的偶数;所述单分子层中末端基团一方面可用于确定构成自组装单分子层的分子取向,另一方面可借助偶极矩、ππ相互作用或范德华力的相互作用,稳定自组装单分子层的疏水基团,即所述单分子层末端基团为疏水性。所形成的单分子层厚度为1~5nm。
该自组装单分子层(SAM)不仅可以在半导体表面形成致密有序排列的单分子层,还可以形成疏水表面,有效阻止水汽入侵;亦可在SAM修饰以后再采用磁控溅射等真空沉积方法淀积常用的钝化封装层,减小钝化过程中高能粒子或化学溶液对沟道的损伤,以增强底栅氧化物薄膜晶体管的可靠性。
本发明中,所述基底可以为玻璃和PI、PEN、PET等柔性或柔性透明薄膜。
本发明中,所述栅极及源、漏极的材料可为氧化铟锡(ITO),氧化锌铝(AZO),氧化铟锌(IZO)等透明导电薄膜,或Mo、Cr、Al等有色金属或其合金,由磁控溅射或电子束蒸发室温下生长。可由湿法刻蚀的方法曝光刻蚀成型,亦可由Lift-off工艺制作。
本发明中,所述栅极绝缘层的材料可为氧化铝、氧化铪、氧化锆等高K材料,亦可为二氧化硅、氮化硅等无机薄膜。栅极绝缘层可由反应离子刻蚀成型。厚度为10~100nm。例如,所述氧化铝(Al2O3)栅绝缘层厚度为10~100nm,该氧化铝薄膜由三甲基铝(TMA)做源,H2O做氧化物,180℃-200℃生长;1个循环约为1.2埃。又如,HfO2栅绝缘层厚度可为20~100nm,该HfO2薄膜可由四(二乙基酰胺)铪(TDEAH)做源,H2O做氧化物,150℃~200℃生长。
本发明中,所述半导体沟道层材料为氧化物ZnO、IZO或IGZO等,厚度为10~150nm。
本发明中,所述钝化层材料可以为SiO2,SiNx,Al2O3等无机薄膜,亦可为PMMA,PDMS,SU-8等有机薄膜。钝化层厚度约为100~300nm。其中,无机薄膜由磁控溅射沉积制备;有机薄膜可由旋涂法制备。由于有SAM层对沟道表面的保护,使得沟道在沉积过程中免受高能粒子和化学药品的损伤。沉积无机薄膜的厚度为100~300nm,可根据情况而定。
本发明提出的上述金属氧化物薄膜晶体管的制备方法,具体步骤为:
(1)选择基底;
(2)在所述基底上制作栅电极;
(3)在上述步骤形成的结构上制作栅绝缘层;
(4)在上步制作的栅绝缘层上制作源、漏电极;
(5)在上述步骤形成的结构上制作氧化物半导体沟道层;
(6)在所述半导体沟道层上沉积自组装单分子层;
(7)在所述单分子层上沉积钝化层。
本发明中,所述沉积自组装单分子层可以采用溶液浸泡方法或真空热蒸发方法;所述溶液浸泡方法是指:将目标单分子层的化合物溶于甲苯、环己烷或丙酮溶剂中,然后将经步骤1-5处理的芯片浸入该溶液浸泡30min到24h;通过控制溶液中分子浓度和浸泡时间可形成全面覆盖致密且有序排列的单分子层,随后用溶剂例如丙酮等冲洗并干燥。所述真空热蒸发方法是:将单分子层化合物溶液放入反应腔体,将反应腔体抽真空至10-3Pa,并加热化合物溶液(约80~200℃),使化合物分子沉积于经步骤(1)-(5)处理的芯片上,沉积时间10至30min。
本发明中,金属氧化物薄膜晶体管中其它结构层可用上述提及的制备方法制备。
附图说明
图1为现有技术的底栅氧化物薄膜晶体管结构示意图。
图2为用于底栅结构TFT沟道背表面处理的SAM结构示意图。
图3为本发明薄膜晶体管结构示意图。
具体实施方式
氧化物薄膜晶体管采用底栅底接触,如图3所示,包括基底,基底上栅电极,栅极绝缘层,与栅电极绝缘隔开的源极和漏极,与栅电极绝缘且与源、漏电极连接的氧化物半导体沟道层,沟道层上部有一层致密有序排列且末端疏水的SAM,SAM上有钝化层。
其制作工艺包括以下步骤:
a)Lift-off工艺沉积栅电极薄膜;
b)沉积栅极绝缘层材料;
c)通过光刻刻蚀形成栅极绝缘层图形;
d)Lift-off工艺沉积源、漏电极;
e)溅射沉积或溶液法旋涂得ZnO,IGZO半导体层;
f)通过光刻湿法刻蚀获得沟道区图形;
g)制作SAM;
h)沉积SiO2钝化层。
所述步骤a)、d)中lift-off工艺具体为,采用光刻得到电极区域窗口;磁控溅射沉积ITO,IZO,AZO等透明导电薄膜,或Mo,Al,Cr等有色金属100nm;丙酮超声5~10min去除光刻胶及其上导电薄膜,获得图形化的栅电极。
所述步骤b)中栅极绝缘层材料为Al2O3薄膜,由原子层淀积生长。厚度60nm。经曝光后1:50的稀HF刻蚀成型,或由RIE干法刻蚀成型。
所述步骤f)中采用传统湿法刻蚀技术,刻蚀液采用稀盐酸。
所述步骤g)中SAM化合物为十八烷基三氯硅烷(OTS),具体过程为将OTS溶于环己烷,配置成浓度为2.5mM(~1‰vl.)OTS/cyclohxane的溶液,将a)-f)处理过的芯片浸入上述溶液,浸泡24小时后,用环己烷冲洗,氮气吹干。
所述步骤h)为采用磁控溅射方法在300℃下沉积一层SiO2厚度300nm。
Claims (6)
1.一种金属氧化物薄膜晶体管,包括基底、栅极、栅极绝缘层、源/漏电极、半导体沟道层以及钝化层,其特征在于在半导体沟道层与钝化层之间有自组装的单分子层;并且由如下步骤制备获得:
(1)选择基底;
(2)在所述基底上制作栅电极;
(3)在上述步骤形成的结构上制作栅极绝缘层;
(4)在上述步骤制作的栅极绝缘层上制作源、漏电极;
(5)在上述步骤形成的结构上制作氧化物半导体沟道层;
(6)在所述半导体沟道层上沉积自组装单分子层;
(7)在所述单分子层上沉积钝化层;
其中,所述沉积自组装单分子层采用溶液浸泡方法或真空热蒸发方法;所述溶液浸泡方法是指:将目标单分子层的化合物溶于甲苯、环己烷或丙酮溶剂中,然后将经步骤(1)-(5)处理后的芯片浸入该溶液中,浸泡30min到24h;随后用溶剂冲洗并干燥;所述真空热蒸发方法是:将单分子层化合物溶液放入反应腔体,将反应腔体抽真空至10-3Pa,并加热至80~200℃,使化合物分子沉积于经步骤(1)-(5)处理后的芯片上,沉积时间10至30min;
所述自组装单分子层包含与半导体表面结合的头基、连接基团和末端基团,该单分子层在半导体沟道层表面有序且紧密地排列,并且末端可形成疏水表面;
所述单分子层的头基选自R-SiCl3、R-SiCl2-烷基、R-SiCl(烷基)2、R-Si(烷基)3、R-COOH、R-PO(OH)2;所述单分子层中连接基团为通式为-(CH2)n-的正烷烃链,其中n为从2到26间的偶数;所述单分子层中末端基团一方面可用于确定构成自组装单分子层的分子取向,另一方面可借助偶极矩、ππ相互作用或范德华力的相互作用,稳定自组装单分子层,且所述单分子层末端基团为疏水性;
所述单分子层厚度为1~5nm。
2.根据权利要求1的氧化物薄膜晶体管,其特征在于,所述栅极、源/漏极为由磁控溅射或电子束蒸发方法在低温下制备获得,其材料为氧化铟锡,氧化锌铝或氧化铟锌透明导电薄膜,或为Mo、Cr、Al有色金属或其合金。
3.根据权利要求1的氧化物薄膜晶体管,其特征在于,所述栅极绝缘层的材料为氧化铝、氧化铪、氧化锆高K材料,或者为二氧化硅、氮化硅无机薄膜,厚度为10~100nm。
4.根据权利要求1的氧化物薄膜晶体管,其特征在于,所述半导体沟道层为ZnO,IZO,或IGZO金属氧化物,其厚度为10~150nm。
5.根据权利要求1的氧化物薄膜晶体管,其特征在于,所述钝化层材料为SiO2、SiNx、或Al2O3无机薄膜,或者为PMMA、PDMS或SU-8有机薄膜;钝化层厚度为100~300nm。
6.一种如权利要求1—5之一所述金属氧化物薄膜晶体管的制备方法,其特征在于,具体步骤为:
(1)选择基底;
(2)在所述基底上制作栅电极;
(3)在上述步骤形成的结构上制作栅极绝缘层;
(4)在上述步骤制作的栅极绝缘层上制作源、漏电极;
(5)在上述步骤形成的结构上制作氧化物半导体沟道层;
(6)在所述半导体沟道层上沉积自组装单分子层;
(7)在所述单分子层上沉积钝化层;
其中,所述沉积自组装单分子层采用溶液浸泡方法或真空热蒸发方法;所述溶液浸泡方法是指:将目标单分子层的化合物溶于甲苯、环己烷或丙酮溶剂中,然后将经步骤(1)-(5)处理后的芯片浸入该溶液中,浸泡30min到24h;随后用溶剂冲洗并干燥;所述真空热蒸发方法是:将单分子层化合物溶液放入反应腔体,将反应腔体抽真空至10-3Pa,并加热至80~200℃,使化合物分子沉积于经步骤(1)-(5)处理后的芯片上,沉积时间10至30min。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310284206.7A CN103413832B (zh) | 2013-07-08 | 2013-07-08 | 一种金属氧化物薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310284206.7A CN103413832B (zh) | 2013-07-08 | 2013-07-08 | 一种金属氧化物薄膜晶体管及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103413832A CN103413832A (zh) | 2013-11-27 |
CN103413832B true CN103413832B (zh) | 2016-01-20 |
Family
ID=49606830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310284206.7A Expired - Fee Related CN103413832B (zh) | 2013-07-08 | 2013-07-08 | 一种金属氧化物薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103413832B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105098077B (zh) * | 2015-09-01 | 2017-09-26 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 |
CN107658344A (zh) * | 2017-08-31 | 2018-02-02 | 天津大学 | 一种基于锗纳米膜的柔性透明型双底栅晶体管及制造方法 |
CN107611171A (zh) * | 2017-09-16 | 2018-01-19 | 天津大学 | 一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法 |
CN107978560B (zh) * | 2017-11-21 | 2019-12-03 | 深圳市华星光电半导体显示技术有限公司 | 背沟道蚀刻型tft基板及其制作方法 |
CN110112219B (zh) * | 2018-02-01 | 2021-02-09 | 合肥京东方显示技术有限公司 | 一种薄膜晶体管、其制备方法、显示基板及显示装置 |
CN109378273A (zh) * | 2018-09-18 | 2019-02-22 | 山东大学 | 一种二硫化钨晶体管及其制造方法 |
CN109300989B (zh) * | 2018-09-18 | 2022-04-15 | 山东大学 | 一种硒化铟晶体管及其制造方法 |
CN109659369A (zh) * | 2018-11-23 | 2019-04-19 | 华南理工大学 | 一种金属氧化物薄膜晶体管及其钝化层的制备方法 |
US11245022B2 (en) | 2019-05-24 | 2022-02-08 | Applied Materials, Inc. | Integrated dipole flow for transistor |
CN111048622A (zh) * | 2019-11-26 | 2020-04-21 | 中国科学院微电子研究所 | 光学晶体管及其制备方法 |
CN111243971A (zh) * | 2020-01-22 | 2020-06-05 | 华南理工大学 | 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法 |
CN111403473B (zh) * | 2020-03-09 | 2021-06-11 | 华中科技大学 | 一种基于二维材料的场效应整流器及其制备方法 |
CN111370578B (zh) * | 2020-03-20 | 2022-08-30 | 中国科学院微电子研究所 | 仿生晶体管结构及其特征时间的控制方法 |
CN113552202A (zh) * | 2020-04-26 | 2021-10-26 | 中国水产科学研究院 | 一种传感器及其制备方法与应用 |
CN117276350A (zh) * | 2023-09-19 | 2023-12-22 | 华南理工大学 | 一种氧化锌基双栅薄膜晶体管及其制备方法和应用 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101454659A (zh) * | 2006-05-29 | 2009-06-10 | 皇家飞利浦电子股份有限公司 | 用于感测应用的有机场效应晶体管 |
CN102150292A (zh) * | 2008-08-21 | 2011-08-10 | 剑桥显示技术有限公司 | 有机电子器件以及使用溶液处理技术制造该器件的方法 |
EP2535939A1 (en) * | 2011-06-14 | 2012-12-19 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Thin film transistor |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030047796A1 (en) * | 2001-09-13 | 2003-03-13 | Zhenan Bao | Narrow channel field effect transistor and method of making the same |
JP4363425B2 (ja) * | 2006-08-02 | 2009-11-11 | セイコーエプソン株式会社 | Tft、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法 |
-
2013
- 2013-07-08 CN CN201310284206.7A patent/CN103413832B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101454659A (zh) * | 2006-05-29 | 2009-06-10 | 皇家飞利浦电子股份有限公司 | 用于感测应用的有机场效应晶体管 |
CN102150292A (zh) * | 2008-08-21 | 2011-08-10 | 剑桥显示技术有限公司 | 有机电子器件以及使用溶液处理技术制造该器件的方法 |
EP2535939A1 (en) * | 2011-06-14 | 2012-12-19 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Thin film transistor |
Also Published As
Publication number | Publication date |
---|---|
CN103413832A (zh) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103413832B (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
Liu et al. | Fully Solution-Processed Low-Voltage Aqueous In2O3 Thin-Film Transistors Using an Ultrathin ZrO x Dielectric | |
CN107204371B (zh) | 一种铁电场效应晶体管及其制备方法 | |
Kwon et al. | Improvement in negative bias stress stability of solution-processed amorphous In–Ga–Zn–O thin-film transistors using hydrogen peroxide | |
CN103000694B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN102623459B (zh) | 一种薄膜晶体管存储器及其制备方法 | |
CN103236443A (zh) | 一种金属氧化物薄膜晶体管及其制备方法 | |
CN103545221B (zh) | 金属氧化物薄膜晶体管及其制备方法 | |
CN105575819A (zh) | 一种顶栅结构金属氧化物薄膜晶体管及其制备方法 | |
CN102598333A (zh) | 制造有机器件的方法 | |
CN101350364B (zh) | 一种纳米氧化锌场效应晶体管的制作方法 | |
CN107946189A (zh) | 一种薄膜晶体管及其制备方法 | |
CN107342228B (zh) | 一种场效应晶体管及其制备方法 | |
CN202957251U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
CN103311313B (zh) | 氧化物薄膜晶体管及其制备方法 | |
CN105448938B (zh) | 薄膜晶体管基板及其制造方法 | |
CN104952935B (zh) | 一种薄膜晶体管结构及其制备方法 | |
CN109659369A (zh) | 一种金属氧化物薄膜晶体管及其钝化层的制备方法 | |
CN108987283A (zh) | 一种镓锡氧化物半导体薄膜晶体管及其制备方法和应用 | |
CN102646719B (zh) | 氧化物薄膜、薄膜晶体管及其制备方法 | |
CN102214700A (zh) | 应用于氧化物薄膜晶体管阵列湿法刻蚀的阻挡层 | |
KR101643442B1 (ko) | 알킬실란 적층체 및 그 제조 방법, 그리고 박막 트랜지스터 | |
CN105006488B (zh) | 基于有机场效应晶体管的多晶硅浮栅存储器及其制备方法 | |
CN105321808B (zh) | 一种可避免有机污染的cvd石墨烯fet器件制造方法 | |
Fan et al. | Performance improvement of bottom-contact pentacene-based organic thin-film transistors by inserting a thin polytetrafluoroethylene buffer layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160120 Termination date: 20180708 |