KR20110058113A - 코어기판 및 코어기판 제조방법 - Google Patents

코어기판 및 코어기판 제조방법 Download PDF

Info

Publication number
KR20110058113A
KR20110058113A KR1020090114788A KR20090114788A KR20110058113A KR 20110058113 A KR20110058113 A KR 20110058113A KR 1020090114788 A KR1020090114788 A KR 1020090114788A KR 20090114788 A KR20090114788 A KR 20090114788A KR 20110058113 A KR20110058113 A KR 20110058113A
Authority
KR
South Korea
Prior art keywords
core substrate
adhesive resin
resin layer
inorganic filler
metal film
Prior art date
Application number
KR1020090114788A
Other languages
English (en)
Other versions
KR101092587B1 (ko
Inventor
이상엽
류정걸
김동선
최재훈
서인호
이준성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090114788A priority Critical patent/KR101092587B1/ko
Priority to TW099110603A priority patent/TWI397473B/zh
Priority to US12/755,857 priority patent/US20110123772A1/en
Publication of KR20110058113A publication Critical patent/KR20110058113A/ko
Application granted granted Critical
Publication of KR101092587B1 publication Critical patent/KR101092587B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/06Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/34Layered products comprising a layer of synthetic resin comprising polyamides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1002Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1039Surface deformation only of sandwich or lamina [e.g., embossed panels]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

코어기판 및 코어기판 제조방법이 개시된다. 무기물 필러가 첨가된 접착수지층; 패터닝되어 상기 접착수지층에 내장되는 금속시트; 및 상기 접착수지층의 양면에 적층된 절연층을 포함하는 코어기판은, 인쇄회로기판의 고밀도화에 따른 비아홀 수에 대응하여 스루홀을 형성시킬 수 있으므로 종래의 코어기판에 형성되는 랜드를 별도로 형성할 필요가 없어 편심 불량의 발생률이 감소될 수 있다.
코어기판

Description

코어기판 및 코어기판 제조방법 {Core substrate and method of manufacturing core substrate}
본 발명은 코어기판 및 코어기판 제조방법에 관한 것이다.
전자부품의 소형화, 고밀도화, 박형화에 따라 반도체 패키지 기판 또한 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다. 특히 여러 개의 반도체 칩을 하나의 기판에 스택하여 실장하는 기술(MCP:Multi Chip Package) 혹은 칩이 실장된 여러 개의 기판을 스택하는 기술(PoP:Package on Package)의 구현을 위해서는 칩과 유사한 수준의 열팽창 거동을 가지면서 실장 후 휨의 특성이 우수한 인쇄회로기판의 개발이 필요하다.
또한 최근 칩의 고성능화에 따른 동작속도의 증가로 인하여 발열의 문제가 심각해지고 있어서 이에 대한 대책이 필요하다. 이러한 요구에 대응하기 위한 가장 보편적인 방법은 인쇄회로기판의 코어에 열전도도가 우수한 동판 혹은 알루미늄판 등의 금속판을 삽입하여 코어기판을 제작하는 것이다. 금속판의 경우 열팽창 특성 과 열 전도도 특성이 우수하기 때문에 기판의 열팽창 거동을 억제함과 동시에 방열기능의 역할을 수행할 수 있다.
이와 같은 코어기판은 메탈을 삽입해야 하기 때문에 층간 접속을 위하여 미리 홀이 가공될 부분을 제거해주는 공정 혹은 메탈을 랜드로 사용하기 위한 공정을 하여야 한다. 특히, 기판의 두께를 낮추기 위해 35um 두께 이하의 박판 메탈을 사용하는데, 두께에 비하여 면적이 넓은 박판 메탈을 단독으로 홀 가공하는 것은 매우 어려우며, 랜드의 형성은 편심불량을 발생시킬 우려가 있다.
또한, 일반적인 코어기판의 경우, 프리프레그를 사용하는데, 프리프레그에 포함된 직조유리섬유의 낮은 열 전도도 특성 때문에 코어에 사용된 메탈의 열전도 효과가 저감될 우려가 있다.
본 발명은 열방출 효율이 높아질 수 있는 코어기판 및 코어기판 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 무기물 필러가 첨가된 접착수지층; 패터닝되어 상기 접착수지층에 내장되는 금속시트; 및 상기 접착수지층의 양면에 적층된 절연층을 포함하는 코어기판이 제공된다.
본 발명의 다른 측면에 따르면, 금속막과, 무기물 필러가 첨가된 제1 접착수지층, 및 제1 절연층이 순차로 적층된 금속막 적층체를 제공하는 단계; 상기 금속막을 패터닝 하는 단계; 및 상기 금속막의 상면에, 무기물 필러가 첨가된 제2 접착수지층, 및 제2 절연층을 적층하는 단계를 포함하는 코어기판 제조방법이 제공된다.
여기서, 상기 제2 접착수지층, 및 상기 제2 절연층을 적층하는 단계 이후에, 상단과 하단 간의 접속을 위한 스루홀을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 무기물 필러는 실리카(SiO2), 알루미나(Al2O3), 알루미늄 나이트라이드(AlN), 보론 나이트라이드(BN), 마그네슘 옥사이드(MgO), 실리콘 카바이드(SiC) 및 실리콘 나이트라이드(Si3N4) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따르면, 열전도도가 높은 무기물 필러를 포함하므로 인쇄회로기판의 열방출 효율을 높일 수 있다.
또한, 본 발명의 스루홀은 인쇄회로기판의 고밀도화에 따른 비아홀 수에 대응하여 형성시킬 수 있으므로 종래의 코어기판에 형성된 랜드를 별도로 형성할 필요가 없어 편심 불량의 발생률이 감소될 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 코어기판 및 코어기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 순서도이고,도 2 내지 도 6은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 도면이다.
먼저, 제1 절연층(140)과, 무기물 필러가 첨가된 제1 접착수지층(130), 및 금속막(120)이 순차로 적층된 금속막 적층체(110)를 제공한다(S110). 이를 위해, 폴리이미드와 같은 제1 절연층(140)과 금속막(120)의 사이에 제1 접착수지층(130)을 개재하여 롤과 롤사이로 이동시켜 가압하는 롤투롤 공법에 의해 금속막 적층체(110)를 형성할 수 있다. 여기서, 제1 접착수지층(130)에는 실리카(SiO2), 알루미나(Al2O3), 알루미늄 나이트라이드(AlN), 보론 나이트라이드(BN), 마그네슘 옥사이드(MgO), 실리콘 카바이드(SiC) 및 실리콘 나이트라이드(Si3N4) 중 적어도 어느 하나를 포함한 무기물 필러가 포함될 수 있다. 알루미나 또는 실리카와 같은 무기물 필러와 금속막(120)은 열전도도가 높아, 인쇄회로기판에 실장되어지는 칩에서 발생하는 열을 빠르게 방출할 수 있다. 도 2에는 이러한 금속막 적층체(110)가 도시되어 있다.
다음으로, 금속막(120)을 패터닝 한다(S120). 일 예로, 금속막(120)의 상부에 포토리소그래피 공정을 이용해서 패터닝을 할 수 있다. 금속막(120)을 패터닝하여 제1 절연층(140)의 상부에 금속시트(121)를 형성시킬 수 있다.
다음으로, 금속막(120)이 패터닝 되어 형성된 금속시트(121)의 상면에, 무기물 필러가 첨가된 제2 접착수지층(150), 및 제2 절연층(160)을 적층한다(S130).
무기물 필러가 첨가된 제2 접착수지층(150)과 제2 절연층(160)을 차례로 금 속시트(121)의 상면에 적층하여 라미네이션할 수 있다.
이와 같이 형성된 코어기판(100)은, 무기물 필러가 첨가된 접착수지층(130, 150)과, 패터닝되어 접착수지층(130, 150)에 내장되는 금속시트(121) 및 접착수지층(130, 150)의 양면에 적층된 절연층(140, 160)을 포함하게 되며, 도 4에 도시된 바와 같다. 이러한 코어기판(100)은 열전도가 높은 알루미나 또는 실리카와 같은 무기물 필러와 금속막(120)이 개재되어, 본 실시예에 따른 코어기판(100)을 이용한 인쇄회로기판으로 전이되는 열을 빠르게 방출할 수 있다.
다음으로, 코어기판(100)의 상단과 하단 간의 접속을 위해서 CNC 혹은 YAG/CO2와 같은 드릴을 이용하여 스루홀(Through Hole: 170)을 형성할 수 있다(S140). 스루홀(170) 형성 후 스미어 제거를 위하여 디스미어 공정을 할 수 있다. 도 5에는 스루홀(170)이 형성된 코어기판(200)이 도시되어 있다. 스루홀(170)은 인쇄회로기판의 고밀도화에 따른 비아홀 수에 대응하여 형성시킬 수 있으므로 종래의 랜드를 별도로 형성할 필요가 없어 편심불량의 발생률이 감소될 수 있다.
다음으로, 절연층(140, 160)의 표면 및 스루홀(170)의 내벽에 스퍼터링 또는 이온빔 처리 그리고 무전해 화학동 방법을 이용하여 시드층(Seed Layer: 180)을 형성시킬 수 있다.
다음으로, 절연층(140, 160)에 코어회로(195)를 형성시킬 수 있다.
코어회로(195)의 형성은, 도 7에 도시된 바와 같이, 먼저 도금레지스트(191)를 시드층(180)의 표면에 포토리소그래피 공정을 통해 적층시킨다. 시드층(180)에 코어회로(193) 및 비아(172)가 형성될 부분을 제외한 부분에 도금레지스트(191)를 적층한 후 동과 같은 금속을 도금하여 코어회로(193)를 형성할 수 있다. 다음으로, 도 8에 도시된 바와 같이 도금레지스트(191)를 제거하고, 플래시 에칭(flash etching)을 통하여 노출된 시드층(180)을 식각하면 도 9에 도시된 바와 같은 코어기판(400)이 형성된다.
일 예로, 2 층의 인쇄회로기판을 제조할 경우, 앞서 실시한 코어기판(400)에 반도체 칩과 전기적 접속을 형성하는 패드(Pad)를 형성하고, 패드가 개방되도록 솔더레지스트를 도포할 수 있다. 다른 예로, 앞서 실시한 코어기판(300)을 이용하여 4 층의 인쇄회로기판을 제조할 경우, 회로가 형성된 절연층(140, 160)에 코어회로(195)를 커버하도록 절연층을 추가로 적층하여 외층회로를 형성하며, 비아를 형성한 후 솔더레지스트를 적층할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 순서도.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
110: 금속막 적층체 120: 금속막
130: 제1 접착수지층 140: 제1 절연층
150: 제2 접착수지층 160: 제2 절연층
170: 스루홀 172: 비아
180: 시드층 191: 도금레지스트
193: 코어회로

Claims (5)

  1. 무기물 필러가 첨가된 접착수지층;
    패터닝되어 상기 접착수지층에 내장되는 금속시트; 및
    상기 접착수지층의 양면에 적층된 절연층을 포함하는 코어기판.
  2. 제1항에 있어서,
    상기 무기물 필러는 알루미나 또는 실리카를 포함하는 것을 특징으로 하는 코어기판.
  3. 제1 절연층과, 무기물 필러가 첨가된 제1 접착수지층, 및 금속막이 순차로 적층된 금속막 적층체를 제공하는 단계;
    상기 금속막을 패터닝 하는 단계; 및
    상기 금속막의 상면에, 무기물 필러가 첨가된 제2 접착수지층, 및 제2 절연층을 적층하는 단계를 포함하는 코어기판 제조방법.
  4. 제3항에 있어서, 상기 무기물 필러는 실리카(SiO2), 알루미나(Al2O3), 알루 미늄 나이트라이드(AlN), 보론 나이트라이드(BN), 마그네슘 옥사이드(MgO), 실리콘 카바이드(SiC) 및 실리콘 나이트라이드(Si3N4) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 코어기판 제조방법.
  5. 제3항에 있어서,
    상기 제2 접착수지층, 및 상기 제2 절연층을 적층하는 단계 이후에는,
    상단과 하단 간의 접속을 위한 스루홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 코어기판 제조방법.
KR1020090114788A 2009-11-25 2009-11-25 코어기판 및 코어기판 제조방법 KR101092587B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090114788A KR101092587B1 (ko) 2009-11-25 2009-11-25 코어기판 및 코어기판 제조방법
TW099110603A TWI397473B (zh) 2009-11-25 2010-04-06 核心基材及製造核心基材之方法
US12/755,857 US20110123772A1 (en) 2009-11-25 2010-04-07 Core substrate and method of manufacturing core substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090114788A KR101092587B1 (ko) 2009-11-25 2009-11-25 코어기판 및 코어기판 제조방법

Publications (2)

Publication Number Publication Date
KR20110058113A true KR20110058113A (ko) 2011-06-01
KR101092587B1 KR101092587B1 (ko) 2011-12-13

Family

ID=44062294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114788A KR101092587B1 (ko) 2009-11-25 2009-11-25 코어기판 및 코어기판 제조방법

Country Status (3)

Country Link
US (1) US20110123772A1 (ko)
KR (1) KR101092587B1 (ko)
TW (1) TWI397473B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210009181A (ko) 2019-07-16 2021-01-26 삼성전기주식회사 인쇄회로기판
KR20210006218A (ko) 2019-07-08 2021-01-18 삼성전기주식회사 인쇄회로기판
KR102558809B1 (ko) * 2020-08-03 2023-07-24 주식회사 디아이티 적층체 내부의 열을 방출하는 수단을 구비한 다층 세라믹 기판 및 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042026B2 (ja) * 1978-03-24 1985-09-19 凸版印刷株式会社 金属箔腐蝕積層板の製造方法
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP2001189536A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 配線基板
US20060158865A1 (en) * 2002-08-23 2006-07-20 Tadahiro Ohmi Circuit board, electronic device employing circuit board, and mehtod of producing circuit board

Also Published As

Publication number Publication date
TW201117954A (en) 2011-06-01
KR101092587B1 (ko) 2011-12-13
US20110123772A1 (en) 2011-05-26
TWI397473B (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
US8926714B2 (en) Heat dissipating substrate and method of manufacturing the same
JP4914474B2 (ja) 多層印刷回路基板の製造方法
JP4651597B2 (ja) 半導体パッケージ基板
KR20150054171A (ko) 인쇄회로기판 및 그 제조방법
JP2019080032A (ja) 多層プリント回路基板
KR20110059407A (ko) 인쇄회로기판 및 그 제조방법
KR101092587B1 (ko) 코어기판 및 코어기판 제조방법
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP2009272608A (ja) 印刷回路基板及びその製造方法
JP2012178601A (ja) 金属積層板及びこれを用いたコア基板の製造方法
JP5897956B2 (ja) 部品内蔵基板および実装構造体
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR20110032015A (ko) 방열 특성이 개선된 인쇄회로기판 제조 방법
JP2008147532A (ja) 配線基板の製造方法
KR101018794B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101069893B1 (ko) 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101038241B1 (ko) 인쇄회로기판 및 그 제조방법
KR20080079388A (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR20100055184A (ko) 방열기판 및 그 제조방법
JP2024132437A (ja) 銅-セラミックス回路基板およびその製造方法
CN116916568A (zh) 电路板的制作方法、电路板
JP2018160525A (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2017050367A (ja) プリント配線板とその製造方法
KR20110050050A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5