KR20080079388A - 능동소자 내장형 인쇄회로기판 제조 방법 - Google Patents

능동소자 내장형 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR20080079388A
KR20080079388A KR1020070019422A KR20070019422A KR20080079388A KR 20080079388 A KR20080079388 A KR 20080079388A KR 1020070019422 A KR1020070019422 A KR 1020070019422A KR 20070019422 A KR20070019422 A KR 20070019422A KR 20080079388 A KR20080079388 A KR 20080079388A
Authority
KR
South Korea
Prior art keywords
copper foil
cavity
forming
substrate
dry film
Prior art date
Application number
KR1020070019422A
Other languages
English (en)
Other versions
KR100888562B1 (ko
Inventor
이민석
지상철
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020070019422A priority Critical patent/KR100888562B1/ko
Publication of KR20080079388A publication Critical patent/KR20080079388A/ko
Application granted granted Critical
Publication of KR100888562B1 publication Critical patent/KR100888562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 제조 방법에 관한 것으로, 특히 능동소자 내장형 인쇄회로기판 제조 방법에 관한 것이다. 본 발명은 동박이 피복된 층(CCL) 또는 레진 도포된 동박(RCC)를 가공하여 능동 소자를 기판에 내장하는 기술을 제공함으로써, 종래와 달리 기계적 가공 방식에 의존하지 않고서도 공동(cavity)을 제작할 수 있어 공법이 매우 간단하며, 기판 내부에 메탈 코어를 형성하므로 우수한 방열 특성과 층간 EMI 차폐효과를 기대할 수 있다.
내장형 기판, 능동소자, 열방출, EMI.

Description

능동소자 내장형 인쇄회로기판 제조 방법{METHOD OF FABRICATING AN ACTIVE DEVICE EMBEDDED PRINTER CIRCUIT BOARD}
도1은 종래기술에 따라 제작된 능동소자 내장형 기판의 단면을 보여주는 도면.
도2a 내지 도2f는 본 발명의 제1 실시예에 따라 능동소자 내장형 기판을 제작하는 과정을 나타낸 도면.
도3a 내지 도3e는 본 발명의 제2 실시예에 따라 능동소자 내장형 기판을 제작하는 과정을 나타낸 도면.
도4는 본 발명의 양호한 실시예에 따라 제작한 능동소자 내장형 기판을 반도체 집적회로 패키지로 제작한 실시예를 나타낸 도면.
도5는 본 발명의 양호한 실시예에 따라 제작한 능동소자 내장형 기판을 내층 코어로 적용한 실시예를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : CCL(copper cladded layer)
110 : 드라이 필름
111 : 공동을 제작할 부위
112 : 공동(cavity)
113 : 접착제(adhesive)
120 : 절연층
130 : 동박
200 : 능동소자(또는, 반도체 칩)
316 : 마이크로 비아홀
317 : 동박 회로
318 : 솔더 페이스트
319 : 솔더 볼
430 : RCC(resin coated copper)
본 발명은 인쇄회로기판 제조 방법에 관한 것으로, 특히 능동소자 내장형 인쇄회로기판 제조 방법에 관한 것이다.
전자기기들의 휴대성이 요구됨에 따라 기판은 경박단소화되는 경향이 있으며, 이와 같은 기술적 요구에 부응하기 위하여 능동부품 또는 수동부품을 기판에 내장하는 기술이 도입되고 있다. 능동부품(active device) 또는 수동부품(passive device)을 기판 내부에 내장하는 경우, 부품의 실장 밀도가 높아짐과 동시에 전자 회로의 고주파 특성이 개선되는 효과가 있다. 현재의 내장 기판 기술은 공정의 특성상 주로 저항 또는 인덕터와 같은 수동부품을 내장하는 기술에 집중되어 있으나, 최근들어 능동소자를 기판에 내장하고자 하는 공법이 도입되고 있다.
현재 당업계에 공개된 능동 소자 내장 공법은 기판에 공동(cavity)을 가공 형성하고, 기판 내부에 능동 소자를 고정한 후, 마이크로 비아 가공기술과 도금기술을 이용해서 기판 연결하는 프로세스에 기초하고 있다. 여기서, 공동 가공을 위해서는 펀치(punching) 또는 라우팅(routing)과 같은 기계적 가공을 진행하고 있으며, 플로우(flow)방식이 아닌 프리프레그(PREPREG)를 사용해서 임베딩하는 방법이 통용되고 있다.
도1은 종래기술에 따라 제작된 능동소자 내장형 기판의 단면을 보여주는 도면이다. 그런데, 종래기술은 공동(cavity) 가공을 위해 기계적 방법을 사용하므로 공정이 복잡하며, 더욱이 절연 기판에 능동 소자가 내장되므로 열방출 특성이 불량한 문제가 있다.
따라서, 본 발명의 제1 목적은 공동(cavity)의 가공을 위해 기계적 식각 방식을 사용하지 않는 능동소자 내장형 인쇄회로기판을 제작하는 방법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 우수한 방열효과와 EMI 전자파 차폐효과를 기대할 수 있는 능동소자 내장형 인쇄회로기판 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 능동소자를 내장한 기판을 제조하 는 방법에 있어서, (a) 내층을 사이에 두고 동박을 양면에 피복한 구조의 동박 표면에 드라이 필름을 형성하고 사진 식각 공정을 진행하여 공동(cavity)를 제작할 부위의 동박 표면이 노출되도록 상기 드라이 필름을 패턴 형성하는 단계; (b) 상기 패턴된 드라이 필름을 마스크로하여 노출된 동박을 식각 처리함으로써 상기 내층이 노출되도록 공동을 형성하는 단계; (c) 상기 공동의 노출된 내층 표면에 접착제(adhesive)를 형성하는 단계; 및 (d) 상기 공동 내에 처리된 접착제 위에 능동 소자를 실장하는 단계를 포함하는 능동 소자 내장형 기판 제조 방법을 제공한다.
이하에서는, 첨부 도면 도2 내지 도5를 참조하여 본 발명의 양호한 실시예를 상세히 설명한다.
도2a 내지 도2f는 본 발명의 제1 실시예에 따라 능동소자 내장형 기판을 제작하는 과정을 나타낸 도면이다. 본 발명의 제1 실시예는 동박 피복된 층(copper cladded layer; CCL) 타입의 자재를 이용해서 내장형 기판을 제조하는 공법을 개시하고 있다. 도2a를 참조하면, 내층(100b)을 사이에 두고 양면(100a, 100c)에 동박이 피복된 CCL(100) 표면에 드라이 필름(D/F; 110)을 도포해서 공동(cavity)을 제작할 부위(111)를 사진 식각 공정을 통해 정의한다. 이어서, 도2b를 참조하면 염화동(FeCl₃)과 같은 식각액을 이용해서 노출된 동박을 식각함으로써 공동(cavity; 112)을 형성한다. 그리고 나면, 드라이 필름은 모두 박리하고 접착제(adhesive; 113)를 디스펜싱 방법 등에 의해 형성한다. 이어서, 칩 또는 능동소자(200)를 실장한다.
도2d를 참조하면, 에폭시 수지와 같은 레진 계열의 절연층(120)과 동박(130) 을 차례로 적층 배열하고 진공 열압착 라미네이션함으로써, 도2e와 같은 적층 구조를 제작한다. 마지막으로, 도2f에서와 같이 양면 동박을 해프 에칭함으로써 동박의 두께를 12 ~ 36㎛정도를 얇게 가공한다. 최종적으로 도2f를 참조하면, CCL의 일 동박층(100a)로 만들어진 공동 속에 능동 소자(200)가 접착제(113) 위에 실장되어 있으며 CCL의 레진 절연층(100b)를 사이에 두고 그 두께가 해프 에칭으로 얇아진 동박층(100c)가 아래에 형성되어 있다.
도3a 내지 도3e는 본 발명의 제2 실시예에 따라 능동소자 내장형 기판을 제작하는 과정을 나타낸 도면이다. 도3a 내지 도3g에 나타낸 본 발명의 제2 실시예는 레진이 도포된 동박(resin coated copper; RCC)을 사용하여 제작하는 것을 특징으로 한다. 도3a를 참조하면, 레진(430b)이 도포된 동박(430a)의 양면에 드라이 필름(D/F; 140)을 도포하고, 공동(cavity)을 정의하기 위하여 사진 식각 공정을 진행해서, 공동을 형성할 부위에 동박(430a)을 노출한다.
도3b를 참조하면, 염화동(FeCl3)과 같은 식각액을 이용해서 노출된 동박을 식각함으로써 공동(cavity; 112)을 형성한다. 그리고나면, 드라이 필름(140)을 모두 스트립 박리하고, 접착제(adhesive; 113)을 디스펜싱 방법 등을 진행하여 공동의 밑면에 형성한다. 이어서 능동소자(200), 즉 반도체 칩을 디스펜싱한 접착제(113)위에 실장한다. 도3d에 도시한 바와 같이, 동박(440), 절연층(120), 공동에 능동 소자(200)가 실장된 RCC(430), 동박(450)을 차례로 적층 배열하고 진공 열압착하여 라미네이션을 진행하면 도3e에 도시된 적층 구조를 얻게 된다.
이상과 같이, 본 발명의 제1 실시예 또는 제2 실시예에 따라 능동소자를 공동(cavity)에 내장한 기판을 제조하는 경우, 종래 기술에서와 같이 공동을 가공하기 위하여 기계적인 방법을 사용하지 않으므로 공정이 간단하며 기판 내부에 메탈 코어(metal core)가 형성되어 우수한 방열 효과와 함께 층간 EMI를 줄일 수 있는 효과가 있다.
한편, 도2a 내지 도2f에 도시한 본 발명의 제1 실시예의 경우 식각 재료로써 CCL(100) 자재를 가지고 공정을 진행하고 있다. 앞서 설명한 바와 같이, CCL(100)이란 레진 계열의 절연층(100b)을 사이에 두고 양면에 동박층(100a, 100c)을 구성하고 있다. 이때에, CCL의 내층(100b)을 절연층 대신에 카본 파이퍼 라미네이트(carbon fiber laminate), CIC(copper-Invar-copper), 혹은 메탈 라미네이트(metal laminate)를 적용할 경우 접착제(113)면이 열방사 싱크(heat sink)와 경직제(stiffner) 역할을 하게 되어 마이크로 비아를 가공하지 않아도 우수한 방열 특성과 뛰어난 역학 특성을 가지게 된다. 여기서, Invar는 불변강이라고 당업계에서 불리는 자재로서, 보통 메탈의 온도계수(G)가 10 이상인 반면에 Invar는 2 정도이다.
이상과 같이, 본 발명의 다양한 실시예에 따라 능동소자를 내장한 기판은 솔더 볼 가공을 거쳐서 IC 패키지 형태로 제작할 수도 있고, 내층 코어로서 다층 기판 및 빌드업 기판으로 적용될 수도 있다.
도4는 본 발명의 양호한 실시예에 따라 제작한 능동소자 내장형 기판을 IC패키지로 제작한 실시예를 나타낸 도면이다. 도4를 참조하면, 도2f 또는 도3e에서 제작한 능동소자 내장형 기판에 대해 마이크로 비아홀(316)을 형성하고, 사진 식각 공정을 진행하여 동박 회로(317)를 형성하고 솔더 페이스트(318)과 솔더 볼(319)을 형성하여 패키지 형태로 완성 시킨다.
한편 도5는 본 발명의 양호한 실시예에 따라 제작한 능동소자 내장형 기판을 내층 코어로 적용한 실시예를 도시한 도면이다. 공동에 내장된 능동소자(200)가 내장된 기판은 상하 양면에 마이크로 비아(316)형성, 동박회로(317)형성 공정을 진행하여 내층 코어를 제작할 수 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어 질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 동박이 피복된 층(CCL) 또는 레진 도포된 동박(RCC)를 가공하여 능동소자를 기판에 내장하는 기술을 제공함으로써, 종래와 달리 기계적 가공 방식에 의존하지 않고서도 공동(cavity)을 제작할 수 있어 공법이 매우 간단하며, 기판 내부에 메탈 코어를 형성하므로 우수한 방열 특성과 층간 EMI 차폐효과를 기대할 수 있다.

Claims (5)

  1. 능동소자를 내장한 기판을 제조하는 방법에 있어서,
    (a) 내층을 사이에 두고 동박을 양면에 피복한 구조의 동박 표면에 드라이 필름을 형성하고 사진 식각 공정을 진행하여 공동(cavity)를 제작할 부위의 동박 표면이 노출되도록 상기 드라이 필름을 패턴 형성하는 단계;
    (b) 상기 패턴된 드라이 필름을 마스크로하여 노출된 동박을 식각 처리함으로써 상기 내층이 노출되도록 공동을 형성하는 단계;
    (c) 상기 공동의 노출된 내층 표면에 접착제(adhesive)를 형성하는 단계; 및
    (d) 상기 공동 내에 처리된 접착제 위에 능동소자를 실장하는 단계
    를 포함하는 능동소자 내장형 기판 제조 방법.
  2. 제1항에 있어서, 상기 단계 (d)에 후속하여,
    (e) 동박, 절연층, 상기 단계 (d)결과 제작된 기판을 차례로 적층 정렬하고 열압착하여 라미네이션하는 단계; 및
    (f) 상기 단계 (e)에서 적층된 기판의 상하면 동박을 해프 에칭하여 동박의 두께를 감소시키는 단계
    를 더 포함하는 능동소자 내장형 기판 제조 방법.
  3. 제1항 또는 제2항 중 어느 한 항에 있어서, 상기 단계 (a)의 내층을 사이에 두고 동박을 양면에 피복한 구조는 CCL(copper cladded Layer), CIC(copper-Invar-copper), 동박-카본 파이버 라미네이트-동박, 또는 동박-인바/메탈 라미네이트-동박 구조 중 어느 하나인 것을 특징으로 하는 능동소자 내장형 기판 제조 방법.
  4. 능동소자를 내장한 기판을 제조하는 방법에 있어서,
    (a) 레진 도포된 동박(RCC)의 표면에 드라이 필름을 형성하고 사진 식각 공정을 진행하여 공동(cavity)을 제작할 부위의 동박 표면이 노출되도록 상기 드라이 필름을 패턴 형성하는 단계;
    (b) 상기 패턴된 드라이 필름을 마스크로하여 노출된 동박을 식각 처리함으로써 상기 레진층이 노출되도록 공동을 형성하는 단계;
    (c) 상기 공동의 노출된 중앙층 표면에 접착제(adhesive)를 형성하는 단계; 및
    (d) 상기 공동 내에 처리된 접착제 위에 능동소자를 실장하는 단계
    를 포함하는 능동소자 내장형 기판 제조 방법.
  5. 제4항에 있어서, 상기 단계 (d)에 후속하여,
    (e) 동박, 절연층, 상기 단계 (d)결과 제작된 기판, 동박을 차례로 적층 정렬하고 열압착하여 라미네이션하는 단계
    를 포함하는 능동소자 내장형 기판 제조 방법.
KR1020070019422A 2007-02-27 2007-02-27 능동소자 내장형 인쇄회로기판 제조 방법 KR100888562B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070019422A KR100888562B1 (ko) 2007-02-27 2007-02-27 능동소자 내장형 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019422A KR100888562B1 (ko) 2007-02-27 2007-02-27 능동소자 내장형 인쇄회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20080079388A true KR20080079388A (ko) 2008-09-01
KR100888562B1 KR100888562B1 (ko) 2009-03-12

Family

ID=40020321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019422A KR100888562B1 (ko) 2007-02-27 2007-02-27 능동소자 내장형 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100888562B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055453B1 (ko) * 2009-04-10 2011-08-08 삼성전기주식회사 방열판을 갖는 반도체 패키지 및 그 제조방법
CN116365321A (zh) * 2023-03-10 2023-06-30 昆山沪利微电有限公司 一种pcb板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688768B1 (ko) 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100716815B1 (ko) 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100704936B1 (ko) * 2005-06-22 2007-04-09 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제작방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055453B1 (ko) * 2009-04-10 2011-08-08 삼성전기주식회사 방열판을 갖는 반도체 패키지 및 그 제조방법
CN116365321A (zh) * 2023-03-10 2023-06-30 昆山沪利微电有限公司 一种pcb板及其制作方法

Also Published As

Publication number Publication date
KR100888562B1 (ko) 2009-03-12

Similar Documents

Publication Publication Date Title
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20100224397A1 (en) Wiring board and method for manufacturing the same
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
JP2010157709A (ja) プリント配線板及びその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR20170002179A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR100926657B1 (ko) 웨이퍼 레벨 패키지 된 인쇄회로기판 및 제조 방법
TW201448682A (zh) 配線基板及其製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100827315B1 (ko) 전자소자 내장 인쇄회로기판 제조방법
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JP2007305617A (ja) 多層配線基板
JP2016134621A (ja) 電子部品内蔵型印刷回路基板及びその製造方法
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101580472B1 (ko) 회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200224

Year of fee payment: 12