KR20110033957A - 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR20110033957A
KR20110033957A KR1020117005614A KR20117005614A KR20110033957A KR 20110033957 A KR20110033957 A KR 20110033957A KR 1020117005614 A KR1020117005614 A KR 1020117005614A KR 20117005614 A KR20117005614 A KR 20117005614A KR 20110033957 A KR20110033957 A KR 20110033957A
Authority
KR
South Korea
Prior art keywords
scan
voltage
period
initialization
scanning
Prior art date
Application number
KR1020117005614A
Other languages
English (en)
Inventor
다카히코 오리구치
히데히코 쇼지
도모유키 사이토
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20110033957A publication Critical patent/KR20110033957A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

안정한 기입 방전을 발생시켜, 높은 화상 표시 품질을 실현한다. 그것을 위해, 플라즈마 디스플레이 패널과, 기입 기간에 주사 전극에 주사 펄스를 인가하여 기입 동작을 행하는 주사 전극 구동 회로와, 플라즈마 디스플레이 패널의 표시 영역을 복수의 영역으로 나누고, 영역마다, 전체 방전 셀의 수에 대한 점등시켜야 할 방전 셀의 수의 비율을 부분 점등률로서 각각의 서브필드마다 검출하는 부분 점등률 검출 회로를 구비하고, 주사 전극 구동 회로는, 초기화 기간에 제 1 초기화 동작을 행함과 아울러, 기입 기간에 제 2 초기화 동작을 행하고, 부분 점등률 검출 회로에서 검출된 부분 점등률이 가장 큰 영역의 기입 동작을 제 1 초기화 동작의 직후에 행하고, 2번째로 부분 점등률이 큰 영역의 기입 동작을 제 2 초기화 동작의 직후에 행한다.

Description

플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법{PLASMA DISPLAY DEVICE AND METHOD OF DRIVING PLASMA DISPLAY PANEL}
본 발명은, 벽걸이 텔레비전이나 대형 모니터에 이용되는 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.
플라즈마 디스플레이 패널(이하, 「패널」이라고 약기함)로서 대표적인 교류 면방전형 패널은, 대향 배치된 전면판과 배면판의 사이에 다수의 방전 셀이 형성되어 있다. 전면판은, 1쌍의 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍이 전면 유리 기판상에 서로 평행하게 복수쌍 형성되고, 그들 표시 전극쌍을 덮도록 유전체층 및 보호층이 형성되어 있다. 배면판은, 배면 유리 기판상에 복수의 평행한 데이터 전극과, 그들을 덮도록 유전체층과, 그 위에 데이터 전극과 평행하게 복수의 격벽이 각각 형성되고, 유전체층의 표면과 격벽의 측면에 형광체층이 형성되어 있다. 그리고, 표시 전극쌍과 데이터 전극이 입체 교차하도록 전면판과 배면판이 대향 배치되어 밀봉되고, 내부의 방전 공간에는, 예컨대 분압비 5%의 제논을 포함하는 방전 가스가 봉입되어 있다. 여기서 표시 전극쌍과 데이터 전극이 대향하는 부분에 방전 셀이 형성된다. 이러한 구성의 패널에 있어서, 각 방전 셀 내에서 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 적색(R), 녹색(G) 및 청색(B)의 각 색의 형광체를 여기 발광시켜 컬러 표시를 행하고 있다.
패널을 구동하는 방법으로서는 일반적으로 서브필드법이 이용되고 있다. 서브필드법에서는, 1회의 발광으로 얻어지는 밝기를 제어하는 것이 아니고, 단위 시간(예컨대, 1필드)에 발생하는 발광의 횟수를 제어하는 것으로 밝기를 조정한다. 즉, 서브필드법에서는, 1필드를 복수의 서브필드로 분할하고, 각각의 서브필드에서 각 방전 셀을 발광 또는 비발광시키는 것에 의해 계조 표시를 행한다. 각 서브필드는, 초기화 기간, 기입 기간 및 유지 기간을 갖는다.
초기화 기간에는, 각 주사 전극에 초기화 파형을 인가하고, 각 방전 셀에서 초기화 방전을 발생시킨다. 이에 의해, 계속되는 기입 동작을 위해 필요한 벽전하를 각 방전 셀에 형성함과 아울러, 기입 방전을 안정하게 발생시키기 위한 프라이밍 입자(기입 방전을 발생시키기 위한 여기 입자)를 발생시킨다.
기입 기간에는, 주사 전극에 순차적으로 주사 펄스를 인가(이하, 이 동작을 「주사」라고도 적음)함과 아울러, 데이터 전극에는 표시해야 할 화상 신호에 대응한 기입 펄스를 선택적으로 인가한다(이하, 이들의 동작을 총칭하여 「기입」이라고도 적음). 이에 의해, 발광해야 할 방전 셀에 있어서, 주사 전극과 데이터 전극의 사이에 기입 방전을 발생시켜, 벽전하를 형성한다.
유지 기간에는, 표시시켜야 할 휘도에 따른 소정의 횟수의 유지 펄스를 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍에 교대로 인가한다. 이에 의해, 기입 방전에 의한 벽전하 형성이 행해진 방전 셀에서 유지 방전을 발생시켜, 그 방전 셀의 형광체층을 발광시킨다. 이렇게 하여, 패널의 화상 표시 영역에 화상을 표시한다.
이 서브필드법에서는, 예컨대, 복수의 서브필드 중, 하나의 서브필드의 초기화 기간에 있어서는 모든 방전 셀에 초기화 방전을 발생시키는 전체 셀 초기화 동작을 행하고, 다른 서브필드의 초기화 기간에 있어서는 유지 방전을 행한 방전 셀에 대하여 선택적으로 초기화 방전을 행하는 선택 초기화 동작을 행함으로써, 계조 표시에 관계하지 않는 발광을 최대한 줄여 콘트라스트비를 향상시키는 것이 가능하다.
한편, 최근에는, 패널의 대화면화, 고휘도화에 동반하여, 패널에 있어서의 소비 전력이 증대하는 경향이 있다. 또한, 대화면화, 고해상도화된 패널에서는 패널 구동시의 부하가 증대되기 때문에 방전이 불안정하게 되기 쉽다. 방전을 안정하게 발생시키기 위해서는, 전극에 인가하는 구동 전압을 올리면 되지만, 이것은, 소비 전력을 더욱 증대시키는 한 가지 원인이 된다. 또한, 구동 전압을 높게 하거나, 소비 전력이 증대되거나 하여 구동 회로를 구성하는 부품의 정격치를 초과하면, 회로가 오동작할 우려도 생긴다.
예컨대, 데이터 전극 구동 회로는, 기입 펄스 전압을 데이터 전극에 인가하여 방전 셀에서 기입 방전을 발생시키는 기입 동작을 행하지만, 기입시의 소비 전력이 데이터 전극 구동 회로를 구성하는 IC의 정격치를 초과하면 그 IC가 오동작하여, 기입 방전을 발생시켜야 할 방전 셀에서 기입 방전이 발생하지 않거나, 혹은 기입 방전을 발생시켜서는 안 되는 방전 셀에서 기입 방전이 발생한다고 하는 기입 불량이 발생할 우려가 있다. 그래서, 기입시의 소비 전력을 억제하기 위해, 표시해야 할 화상 신호에 근거하여 데이터 전극 구동 회로의 소비 전력을 예측하고, 그 예측치가 설정치 이상이 되면 계조를 제한하는 방법이 개시되어 있다(예컨대, 특허 문헌 1 참조).
기입 기간에는, 상술한 바와 같이, 주사 전극에 대한 주사 펄스 전압의 인가 및 데이터 전극에 대한 기입 펄스 전압의 인가에 의해 기입 방전을 발생시킨다. 그 때문에, 특허 문헌 1에 개시된 데이터 전극 구동 회로의 동작을 안정화시키는 기술만으로는, 안정한 기입 동작을 행하는 것은 곤란하여, 주사 전극을 구동하는 회로(주사 전극 구동 회로)에 있어서의 동작의 안정화를 도모하는 기술도 중요해진다.
또한, 기입 기간에 있어서의 주사 전극에 대한 주사 펄스 전압의 인가는 각 주사 전극에 대하여 순차적으로 행해지기 때문에, 특히 고해상도화된 패널에 있어서는, 주사 전극수의 증가에 따라 기입 기간에 소비하는 시간이 길어져버린다. 그 때문에, 기입 기간의 최후의 쪽에 기입 동작이 이루어지는 방전 셀에서는 기입 기간의 최초의 쪽에 기입 동작이 이루어지는 방전 셀에 비하여, 벽전하의 소실이 늘어나, 기입 방전이 불안정하게 되기 쉽다고 하는 문제도 있었다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 공보 제 2000-66638 호
본 발명의 플라즈마 디스플레이 장치는, 초기화 기간과 기입 기간과 유지 기간을 갖는 서브필드를 1필드 내에 복수 마련하고, 서브필드마다 휘도 가중치를 설정함과 아울러 유지 기간에 휘도 가중치에 따른 수의 유지 펄스를 발생시켜 계조 표시하는 서브필드법으로 구동하고, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 패널과, 기입 기간에, 주사 전극에 주사 펄스를 인가하여 기입 동작을 행하는 주사 전극 구동 회로와, 패널의 표시 영역을 복수의 영역으로 나누고, 영역마다, 전체 방전 셀의 수에 대한 점등시켜야 할 방전 셀의 수의 비율을 부분 점등률로서 각각의 서브필드마다 검출하는 부분 점등률 검출 회로를 구비하고, 주사 전극 구동 회로는, 초기화 기간에 제 1 초기화 동작을 행함과 아울러, 기입 기간에 제 2 초기화 동작을 행하고, 부분 점등률 검출 회로에서 검출된 부분 점등률이 가장 큰 영역의 기입 동작을 제 1 초기화 동작의 직후에 행하고, 2번째로 부분 점등률이 큰 영역의 기입 동작을 제 2 초기화 동작의 직후에 행하는 것을 특징으로 한다.
이에 의해, 초기화 동작을 복수회 행하는 것으로 초기화 동작으로부터 기입 동작까지의 경과 시간을 짧게 할 수 있는 영역을 늘릴 수 있고, 또한, 부분 점등률이 높은 영역일수록 초기화 동작으로부터 기입 동작까지의 경과 시간을 짧게 하여 기입 동작을 행할 수 있기 때문에, 대화면화, 고해상도화된 패널에 있어서도, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)이 증대하는 것을 방지하여 안정한 기입 방전을 발생시키는 것이 가능해져, 패널의 화상 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 실시의 형태 1에 있어서의 패널의 구조를 나타내는 분해 사시도이다.
도 2는 동 패널의 전극 배열도이다.
도 3은 동 패널의 각 전극에 인가하는 구동 전압 파형도이다.
도 4는 본 발명의 실시의 형태 1에 있어서의 플라즈마 디스플레이 장치의 회로 블록도이다.
도 5는 동 플라즈마 디스플레이 장치의 주사 전극 구동 회로의 구성을 나타내는 회로도이다.
도 6은 본 발명의 실시의 형태 1에 있어서의 부분 점등률을 검출하는 영역과 주사 IC의 접속의 일례를 나타내는 개략도이다.
도 7은 본 발명의 실시의 형태 1에 있어서의 주사 IC의 기입 동작의 순서의 일례를 나타내는 개략도이다.
도 8은 본 발명의 실시의 형태 1에 있어서의 주사 IC의 기입 동작의 순서와 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)의 관계를 나타내는 특성도이다.
도 9는 본 발명의 실시의 형태 1에 있어서의 부분 점등률과 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)의 관계를 나타내는 특성도이다.
도 10은 본 발명의 실시의 형태 1에 있어서의 주사 IC 전환 회로의 한 구성예를 나타내는 회로 블록도이다.
도 11은 본 발명의 실시의 형태 1에 있어서의 SID 발생 회로의 한 구성예를 나타내는 회로도이다.
도 12는 본 발명의 실시의 형태 1에 있어서의 주사 IC 전환 회로의 동작을 설명하기 위한 타이밍 차트이다.
도 13은 본 발명의 실시의 형태 1에 있어서의 주사 IC 전환 회로의 다른 구성예를 나타내는 회로도이다.
도 14는 본 발명의 실시의 형태 1에 있어서의 주사 IC 전환 동작의 다른 일례를 설명하기 위한 타이밍 차트이다.
도 15는 소정의 화상을 부분 점등률에 따른 순서로 기입 동작하여 표시했을 때의 저 서브필드의 발광 상태를 개략적으로 나타낸 도면이다.
도 16은 도 15에 나타낸 표시 화상과 같은 화상을 패널 상단의 주사 전극으로부터 패널 하단의 주사 전극을 향하여 차례로 기입 동작을 행하여 표시했을 때의 저 서브필드에 있어서의 발광 상태를 개략적으로 나타낸 도면이다.
도 17은 본 발명의 실시의 형태 2에 있어서의 플라즈마 디스플레이 장치의 회로 블록도이다.
도 18은 본 발명의 실시의 형태 3에 있어서의 패널의 각 전극에 인가하는 구동 전압 파형도이다.
도 19는 본 발명의 실시의 형태 3에 있어서의 2상 구동(two-phase driving)을 행할 때에 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)과 기입 동작의 순서의 관계 및 주사 전극 SC1~주사 전극 SCn에 인가하는 구동 전압 파형을 개략적으로 나타내는 도면이다.
도 20은 본 발명의 실시의 형태 3에 있어서의 소정의 화상을 2상 구동으로 표시할 때의 부분 점등률에 따른 주사 순서의 일례(주사 IC의 기입 동작의 순서의 일례)를 나타내는 개략도이다.
도 21은 본 발명의 실시의 형태 3에 있어서의 주사 전극 구동 회로의 회로도이다.
도 22는 본 발명의 실시의 형태 3에 있어서의 제어 신호 OC1', 제어 신호 OC2와 주사 IC의 동작 상태의 대응 관계를 설명하기 위한 도면이다.
도 23은 본 발명의 실시의 형태 3에 있어서의 주사 전극 구동 회로의 동작의 일례를 설명하기 위한 타이밍 차트이다.
이하, 본 발명의 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 대하여, 도면을 이용하여 설명한다.
(실시의 형태 1)
도 1은 본 발명의 실시의 형태 1에 있어서의 패널(10)의 구조를 나타내는 분해 사시도이다. 유리제의 전면판(21)상에는, 주사 전극(22)과 유지 전극(23)으로 이루어지는 표시 전극쌍(24)이 복수 형성되어 있다. 그리고 주사 전극(22)과 유지 전극(23)을 덮도록 유전체층(25)이 형성되고, 그 유전체층(25)상에 보호층(26)이 형성되어 있다.
또한, 보호층(26)은, 방전 셀에 있어서의 방전 개시 전압을 내리기 위해, 패널의 재료로서 사용 실적이 있고, 네온(Ne) 및 제논(Xe)가스를 봉입한 경우에 2차 전자 방출 계수가 크고 내구성이 우수한 MgO를 주성분으로 하는 재료로 형성되어 있다.
배면판(31)상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되고, 그 위에 우물정자〔井〕 형상의 격벽(34)이 형성되어 있다. 그리고, 격벽(34)의 측면 및 유전체층(33)상에는 적색(R), 녹색(G) 및 청색(B)의 각 색으로 발광하는 형광체층(35)이 마련되어 있다.
이들 전면판(21)과 배면판(31)은, 미소한 방전 공간을 사이에 두고 표시 전극쌍(24)과 데이터 전극(32)이 교차하도록 대향 배치되고, 그 외주부가 유리 프릿(glass frit) 등의 봉착재에 의해 봉착되어 있다. 그리고, 내부의 방전 공간에는, 네온과 제논의 혼합 가스가 방전 가스로서 봉입되어 있다. 또, 본 실시의 형태에서는, 발광 효율을 향상시키기 위해 제논 분압을 약 10%로 한 방전 가스를 이용하고 있다. 방전 공간은 격벽(34)에 의해 복수의 구획으로 분할되어 있고, 표시 전극쌍(24)과 데이터 전극(32)이 교차하는 부분에 방전 셀이 형성되어 있다. 그리고 이들 방전 셀이 방전, 발광하는 것에 의해 화상이 표시된다.
또, 패널(10)의 구조는 상술한 것에 한정되는 것이 아니고, 예컨대 스트라이프 형상의 격벽을 구비한 것이더라도 좋다. 또한, 방전 가스의 혼합 비율도 상술한 수치에 한정되는 것이 아니고, 그 밖의 혼합 비율이더라도 좋다.
도 2는 본 발명의 실시의 형태 1에 있어서의 패널(10)의 전극 배열도이다. 패널(10)에는, 행 방향으로 긴 n개의 주사 전극 SC1~주사 전극 SCn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SU1~유지 전극 SUn(도 1의 유지 전극(23))이 배열되고, 열 방향으로 긴 m개의 데이터 전극 D1~데이터 전극 Dm(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 1쌍의 주사 전극 SCi(i=1~n) 및 유지 전극 SUi와 하나의 데이터 전극 Dj(j=1~m)가 교차한 부분에 방전 셀이 형성되어, 방전 셀은 방전 공간 내에 m×n개 형성되어 있다. 그리고, m×n개의 방전 셀이 형성된 영역이 패널(10)의 표시 영역이 된다.
다음으로, 패널(10)을 구동하기 위한 구동 전압 파형과 그 동작의 개요에 대하여 설명한다. 또, 본 실시의 형태에 있어서의 플라즈마 디스플레이 장치는, 서브필드법, 즉 1필드를 시간축상에서 복수의 서브필드로 분할하고, 각 서브필드에 휘도 가중치를 각각 설정하고, 서브필드마다 각 방전 셀의 발광ㆍ비발광을 제어함으로써 계조 표시를 행하는 것으로 한다.
이 서브필드법에서는, 예컨대, 1필드를 8개의 서브필드(제 1 SF, 제 2 SF, …, 제 8 SF)로 구성하고, 각 서브필드는 각각 1, 2, 4, 8, 16, 32, 64, 128의 휘도 가중치를 갖는 구성으로 할 수 있다. 또한, 복수의 서브필드 중, 하나의 서브필드의 초기화 기간에 있어서는 모든 방전 셀에 초기화 방전을 발생시키는 전체 셀 초기화 동작을 행하고(이하, 전체 셀 초기화 동작을 행하는 서브필드를 「전체 셀 초기화 서브필드」라고 호칭함), 다른 서브필드의 초기화 기간에 있어서는 유지 방전을 행한 방전 셀에 대하여 선택적으로 초기화 방전을 발생시키는 선택 초기화 동작을 행하는(이하, 선택 초기화 동작을 행하는 서브필드를 「선택 초기화 서브필드」라고 호칭함) 것으로, 계조 표시에 관계하지 않는 발광을 최대한 줄여 콘트라스트비를 향상시키는 것이 가능하다.
그리고, 본 실시의 형태에서는, 제 1 SF의 초기화 기간에는 전체 셀 초기화 동작을 행하고, 제 2 SF~제 8 SF의 초기화 기간에는 선택 초기화 동작을 행하는 것으로 한다. 이에 의해, 화상의 표시에 관계가 없는 발광은 제 1 SF에서의 전체 셀 초기화 동작의 방전에 동반하는 발광만이 되고, 유지 방전을 발생시키지 않는 흑표시 영역의 휘도인 흑휘도는 전체 셀 초기화 동작에 있어서의 미약 발광만이 되어, 콘트라스트가 높은 화상 표시가 가능해진다. 또한, 각 서브필드의 유지 기간에 있어서는, 각각의 서브필드의 휘도 가중치에 소정의 비례 상수를 곱한 수의 유지 펄스를 표시 전극쌍(24)의 각각에 인가한다. 이때의 비례 상수가 휘도 배율이다.
그러나, 본 실시의 형태는, 서브필드의 수나 각 서브필드의 휘도 가중치가 상기의 값에 한정되는 것이 아니고, 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이더라도 좋다.
도 3은 본 발명의 실시의 형태 1에 있어서의 패널(10)의 각 전극에 인가하는 구동 전압 파형도이다. 도 3에는, 기입 기간에 있어서 최초에 기입 동작을 행하는 주사 전극 SC1, 기입 기간에 있어서 최후에 기입 동작을 행하는 주사 전극 SCn, 유지 전극 SU1~유지 전극 SUn, 및 데이터 전극 D1~데이터 전극 Dm의 구동 파형을 나타낸다.
또한, 도 3에는, 2개의 서브필드의 구동 전압 파형, 즉 전체 셀 초기화 서브필드인 제 1 서브필드(제 1 SF)와, 선택 초기화 서브필드인 제 2 서브필드(제 2 SF)를 나타낸다. 또, 다른 서브필드에 있어서의 구동 전압 파형은, 유지 기간에 있어서의 유지 펄스의 발생수가 다른 것 외에는 제 2 SF의 구동 전압 파형과 거의 같다. 또한, 이하에 있어서의 주사 전극 SCi, 유지 전극 SUi, 데이터 전극 Dk는, 각 전극 중에서 화상 데이터(서브필드마다의 발광ㆍ비발광을 나타내는 데이터)에 근거하여 선택된 전극을 나타낸다.
우선, 전체 셀 초기화 서브필드인 제 1 SF에 대하여 설명한다.
제 1 SF의 초기화 기간 전반부에는, 데이터 전극 D1~데이터 전극 Dm, 유지 전극 SU1~유지 전극 SUn에 각각 0(V)을 인가하고, 주사 전극 SC1~주사 전극 SCn에는, 유지 전극 SU1~유지 전극 SUn에 대하여 방전 개시 전압 이하의 전압 Vi1로부터, 방전 개시 전압을 넘는 전압 Vi2를 향하여 완만히(예컨대, 약 1.3V/㎲의 기울기로) 상승하는 경사 전압(이하, 「상승 램프 전압」이라고 호칭함) L1을 인가한다.
이 상승 램프 전압 L1이 상승하는 동안에, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn의 사이, 및 주사 전극 SC1~주사 전극 SCn과 데이터 전극 D1~데이터 전극 Dm의 사이에서 각각 미약한 초기화 방전이 지속하여 일어난다. 그리고, 주사 전극 SC1~주사 전극 SCn 상부에 부의 벽전압이 축적됨과 아울러, 데이터 전극 D1~데이터 전극 Dm 상부 및 유지 전극 SU1~유지 전극 SUn 상부에는 정의 벽전압이 축적된다. 이 전극 상부의 벽전압이란, 전극을 덮는 유전체층상, 보호층상, 형광체층상 등에 축적된 벽전하에 의해 생기는 전압을 나타낸다.
초기화 기간 후반부에는, 유지 전극 SU1~유지 전극 SUn에는 정의 전압 Ve1을 인가하고, 데이터 전극 D1~데이터 전극 Dm에는 0(V)을 인가하고, 주사 전극 SC1~주사 전극 SCn에는, 유지 전극 SU1~유지 전극 SUn에 대하여 방전 개시 전압 이하가 되는 전압 Vi3으로부터 방전 개시 전압을 넘는 전압 Vi4를 향하여 완만히 하강하는 경사 전압(이하, 「하강 램프 전압」이라고 호칭함) L2를 인가한다.
이 사이에, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn의 사이, 및 주사 전극 SC1~주사 전극 SCn과 데이터 전극 D1~데이터 전극 Dm의 사이에서 각각 미약한 초기화 방전이 일어난다. 그리고, 주사 전극 SC1~주사 전극 SCn 상부의 부의 벽전압 및 유지 전극 SU1~유지 전극 SUn 상부의 정의 벽전압이 약해지고, 데이터 전극 D1~데이터 전극 Dm 상부의 정의 벽전압은 기입 동작에 적합한 값으로 조정된다. 이상에 의해, 모든 방전 셀에 대하여 초기화 방전을 행하는 전체 셀 초기화 동작이 종료된다.
또, 도 3의 제 2 SF의 초기화 기간에 나타낸 바와 같이, 초기화 기간의 전반부를 생략한 구동 전압 파형을 각 전극에 인가하더라도 좋다. 즉, 유지 전극 SU1~유지 전극 SUn에 전압 Ve1을, 데이터 전극 D1~데이터 전극 Dm에 0(V)을 각각 인가하고, 주사 전극 SC1~주사 전극 SCn에 방전 개시 전압 이하가 되는 전압(예컨대, 접지 전위)으로부터 전압 Vi4를 향하여 완만히 하강하는 하강 램프 전압 L4를 인가한다. 이에 의해 직전의 서브필드(도 3에서는, 제 1 SF)의 유지 기간에 유지 방전을 일으킨 방전 셀에서는 미약한 초기화 방전이 발생하고, 주사 전극 SCi 상부 및 유지 전극 SUi 상부의 벽전압이 약해지고, 데이터 전극 Dk(k=1~m) 상부의 벽전압도, 과잉 부분이 방전되어, 기입 동작에 적합한 값으로 조정된다. 한편, 직전의 서브필드에서 유지 방전을 일으키지 않은 방전 셀에 대해서는 방전하지 않고, 직전의 서브필드의 초기화 기간 종료시에 있어서의 벽전하가 그대로 유지된다. 이와 같이 전반부를 생략한 초기화 동작은, 직전의 서브필드의 유지 기간에 유지 동작을 행한 방전 셀에 대하여 초기화 방전을 행하는 선택 초기화 동작이 된다.
계속되는 기입 기간에는, 주사 전극 SC1~주사 전극 SCn에 대해서는 순차적으로 주사 펄스 전압 Va를 인가하고, 데이터 전극 D1~데이터 전극 Dm에 대해서는 발광시켜야 할 방전 셀에 대응하는 데이터 전극 Dk(k=1~m)에 정의 기입 펄스 전압 Vd를 인가하여, 각 방전 셀에 선택적으로 기입 방전을 발생시킨다. 이때, 본 실시의 형태에서는, 후술하는 부분 점등률 검출 회로에서의 검출 결과에 근거하여 주사 펄스 전압 Va를 인가하는 주사 전극(22)의 순서, 또는 주사 전극(22)을 구동하는 IC의 기입 동작의 순서를 변경하고 있다. 이 상세에 대해서는 후술하지만, 여기서는, 주사 전극 SC1로부터 차례로 주사 펄스 전압 Va를 인가하는 것으로 하여 설명을 행한다.
기입 기간에는, 우선 유지 전극 SU1~유지 전극 SUn에 전압 Ve2를, 주사 전극 SC1~주사 전극 SCn에 전압 Vc를 인가한다.
그리고, 1행째의 주사 전극 SC1에 부의 주사 펄스 전압 Va를 인가함과 아울러, 데이터 전극 D1~데이터 전극 Dm 중 1행째에 발광시켜야 할 방전 셀의 데이터 전극 Dk(k=1~m)에 정의 기입 펄스 전압 Vd를 인가한다. 이때 데이터 전극 Dk상과 주사 전극 SC1상의 교차부의 전압 차이는, 외부 인가 전압의 차이 (전압 Vd-전압 Va)에 데이터 전극 Dk상의 벽전압과 주사 전극 SC1상의 벽전압의 차이가 가산된 것이 되어 방전 개시 전압을 넘는다. 이에 의해, 데이터 전극 Dk와 주사 전극 SC1의 사이에 방전이 발생한다. 또한, 유지 전극 SU1~유지 전극 SUn에 전압 Ve2를 인가하고 있기 때문에, 유지 전극 SU1상과 주사 전극 SC1상의 전압 차이는, 외부 인가 전압의 차이인 (전압 Ve2-전압 Va)에 유지 전극 SU1상의 벽전압과 주사 전극 SC1상의 벽전압의 차이가 가산된 것이 된다. 이때, 전압 Ve2를, 방전 개시 전압을 약간 하회하는 정도의 전압치로 설정하는 것으로, 유지 전극 SU1과 주사 전극 SC1의 사이를, 방전에는 이르지 않지만 방전이 발생하기 쉬운 상태로 할 수 있다. 이에 의해, 데이터 전극 Dk와 주사 전극 SC1의 사이에 발생하는 방전을 계기(trigger)로 하여, 데이터 전극 Dk와 교차하는 영역에 있는 유지 전극 SU1과 주사 전극 SC1의 사이에 방전을 발생시킬 수 있다. 이렇게 해서, 발광시켜야 할 방전 셀에 기입 방전이 일어나, 주사 전극 SC1상에 정의 벽전압이 축적되고, 유지 전극 SU1상에 부의 벽전압이 축적되고, 데이터 전극 Dk상에도 부의 벽전압이 축적된다.
이렇게 하여, 1행째에 발광시켜야 할 방전 셀에서 기입 방전을 일으켜 각 전극상에 벽전압을 축적하는 기입 동작이 행해진다. 한편, 기입 펄스 전압 Vd를 인가하지 않은 데이터 전극 D1~데이터 전극 Dm과 주사 전극 SC1의 교차부의 전압은 방전 개시 전압을 넘지 않기 때문에, 기입 방전은 발생하지 않는다. 이상의 기입 동작을 n행째의 방전 셀에 이를 때까지 행하여, 기입 기간이 종료된다.
계속되는 유지 기간에는, 휘도 가중치에 소정의 휘도 배율을 곱한 수의 유지 펄스를 표시 전극쌍(24)에 교대로 인가하여, 기입 방전이 발생한 방전 셀에서 유지 방전을 발생시켜 발광시킨다.
이 유지 기간에는, 우선 주사 전극 SC1~주사 전극 SCn에 정의 유지 펄스 전압 Vs를 인가함과 아울러 유지 전극 SU1~유지 전극 SUn에 베이스 전위가 되는 접지 전위, 즉 0(V)을 인가한다. 그러면 기입 방전을 일으킨 방전 셀에서는, 주사 전극 SCi상과 유지 전극 SUi상의 전압 차이가 유지 펄스 전압 Vs에 주사 전극 SCi상의 벽전압과 유지 전극 SUi상의 벽전압의 차이가 가산된 것이 되어 방전 개시 전압을 넘는다.
그리고, 주사 전극 SCi와 유지 전극 SUi의 사이에 유지 방전이 일어나고, 이때 발생한 자외선에 의해 형광체층(35)이 발광한다. 그리고 주사 전극 SCi상에 부의 벽전압이 축적되고, 유지 전극 SUi상에 정의 벽전압이 축적된다. 또한 데이터 전극 Dk상에도 정의 벽전압이 축적된다. 기입 기간에 있어서 기입 방전이 일어나지 않은 방전 셀에서는 유지 방전은 발생하지 않고, 초기화 기간의 종료시에 있어서의 벽전압이 유지된다.
계속해서, 주사 전극 SC1~주사 전극 SCn에는 베이스 전위가 되는 0(V)을, 유지 전극 SU1~유지 전극 SUn에는 유지 펄스 전압 Vs를 각각 인가한다. 그러면, 유지 방전을 일으킨 방전 셀에서는, 유지 전극 SUi상과 주사 전극 SCi상의 전압 차이가 방전 개시 전압을 넘기 때문에 다시 유지 전극 SUi와 주사 전극 SCi의 사이에 유지 방전이 일어나고, 유지 전극 SUi상에 부의 벽전압이 축적되고 주사 전극 SCi상에 정의 벽전압이 축적된다. 이후 마찬가지로, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn에 교대로 휘도 가중치에 휘도 배율을 곱한 수의 유지 펄스를 인가하고, 표시 전극쌍(24)의 전극 사이에 전위차를 주는 것에 의해, 기입 기간에 있어서 기입 방전을 일으킨 방전 셀에서 유지 방전이 계속하여 행해진다.
그리고, 유지 기간에 있어서의 유지 펄스의 발생 후에, 주사 전극 SC1~주사 전극 SCn에, 0(V)으로부터 전압 Vers를 향하여 완만히 상승하는 경사 전압(이하, 「소거 램프 전압」이라고 호칭함) L3을 인가한다. 이에 의해, 유지 방전을 발생시킨 방전 셀에 있어서, 미약한 방전을 지속하여 발생시키고, 데이터 전극 Dk상의 정의 벽전압을 남긴 채로, 주사 전극 SCi 및 유지 전극 SUi상의 벽전압의 일부 또는 전부를 소거한다.
구체적으로는, 유지 전극 SU1~유지 전극 SUn을 0(V)으로 되돌린 후, 베이스 전위가 되는 0(V)으로부터 방전 개시 전압을 넘는 전압 Vers를 향하여 상승하는 소거 램프 전압 L3을, 상승 램프 전압 L1보다 급한 기울기(예컨대, 약 10V/㎲)로 발생시켜, 주사 전극 SC1~주사 전극 SCn에 인가한다. 그러면, 유지 방전을 일으킨 방전 셀의 유지 전극 SUi와 주사 전극 SCi의 사이에서 미약한 방전이 발생한다. 그리고, 이 미약한 방전은, 주사 전극 SC1~주사 전극 SCn에 대한 인가 전압이 상승하는 기간, 지속하여 발생한다. 그리고, 상승하는 전압이 미리 정한 전압 Vers에 도달하면, 주사 전극 SC1~주사 전극 SCn에 인가하는 전압을 베이스 전위가 되는 0(V)까지 하강시킨다.
이때, 이 미약한 방전으로 발생한 하전 입자는, 유지 전극 SUi와 주사 전극 SCi의 사이의 전압 차이를 완화하도록, 유지 전극 SUi상 및 주사 전극 SCi상에 벽전하가 되어 축적되어 간다. 이에 의해, 데이터 전극 Dk상의 정의 벽전하를 남긴 채로, 주사 전극 SC1~주사 전극 SCn상과 유지 전극 SU1~유지 전극 SUn상의 사이의 벽전압은, 주사 전극 SCi에 인가한 전압과 방전 개시 전압의 차이, 즉 (전압 Vers-방전 개시 전압)의 정도까지 약해진다. 이하, 이 소거 램프 전압 L3에 의해 발생시키는 유지 기간의 최후의 방전을 「소거 방전」이라고 호칭한다.
계속되는 제 2 SF 이후의 서브필드의 각 동작은, 유지 기간의 유지 펄스의 수를 제외하고 상술한 동작과 거의 같기 때문에 설명을 생략한다. 이상이, 본 실시의 형태에 있어서의 패널(10)의 각 전극에 인가하는 구동 전압 파형의 개요이다.
다음으로, 본 실시의 형태에 있어서의 플라즈마 디스플레이 장치(1)의 구성에 대하여 설명한다. 도 4는 본 발명의 실시의 형태 1에 있어서의 플라즈마 디스플레이 장치(1)의 회로 블록도이다. 플라즈마 디스플레이 장치(1)는, 패널(10), 화상 신호 처리 회로(41), 데이터 전극 구동 회로(42), 주사 전극 구동 회로(43), 유지 전극 구동 회로(44), 타이밍 발생 회로(45), 부분 점등률 검출 회로(47), 점등률 비교 회로(48), 및 각 회로 블록에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다.
화상 신호 처리 회로(41)는, 입력된 화상 신호 sig를 서브필드마다의 발광ㆍ비발광을 나타내는 화상 데이터로 변환한다.
부분 점등률 검출 회로(47)는, 패널(10)의 표시 영역을 복수의 영역으로 나누고, 서브필드마다의 화상 데이터에 근거하여, 영역마다, 그 영역의 전체 방전 셀의 수에 대한 점등시켜야 할 방전 셀의 수의 비율을, 각각의 서브필드마다 검출한다(이하, 이 비율을 「부분 점등률」이라고 호칭함). 예컨대, 하나의 영역의 방전 셀의 수가 518400개이고, 그 영역의 점등시켜야 할 방전 셀의 수가 259200개이면, 그 영역의 부분 점등률은 50%가 된다. 또, 부분 점등률 검출 회로(47)는, 예컨대, 1쌍의 표시 전극쌍(24)에 있어서의 점등률을 부분 점등률로서 검출할 수도 있지만, 여기서는, 주사 전극(22)을 구동하는 IC(이하, 「주사 IC」라고 호칭함)의 하나에 접속된 복수의 주사 전극(22)으로 구성되는 영역을 하나의 영역으로 하여 부분 점등률을 검출하는 것으로 한다.
점등률 비교 회로(48)는, 부분 점등률 검출 회로(47)에서 검출한 각 영역의 부분 점등률의 값을 서로 비교하여, 값이 큰 쪽으로부터 차례로, 어떤 영역이 몇 번째의 크기가 되는 것인지를 판별한다. 그리고, 그 결과를 나타내는 신호를 서브필드마다 타이밍 발생 회로(45)에 출력한다.
타이밍 발생 회로(45)는, 수평 동기 신호 H, 수직 동기 신호 V 및 점등률 비교 회로(48)로부터의 출력에 근거하여 각 회로 블록의 동작을 제어하는 각종 타이밍 신호를 발생시켜, 각각의 회로 블록에 공급한다.
주사 전극 구동 회로(43)는, 초기화 기간에 있어서 주사 전극 SC1~주사 전극 SCn에 인가하는 초기화 파형 전압을 발생시키기 위한 초기화 파형 발생 회로(도시하지 않음), 유지 기간에 있어서 주사 전극 SC1~주사 전극 SCn에 인가하는 유지 펄스를 발생시키기 위한 유지 펄스 발생 회로(도시하지 않음), 복수의 주사 IC를 구비하고 기입 기간에 있어서 주사 전극 SC1~주사 전극 SCn에 인가하는 주사 펄스 전압 Va를 발생시키기 위한 주사 펄스 발생 회로(50)를 갖는다. 그리고, 타이밍 신호에 근거하여 각 주사 전극 SC1~주사 전극 SCn을 각각 구동한다. 이때, 본 실시의 형태에서는, 부분 점등률이 높은 영역으로부터 먼저 기입 동작이 행해지도록 주사 IC를 순차적으로 전환하여 기입 동작시키고 있다. 이에 의해, 안정한 기입 방전을 실현하고 있다. 이 상세에 대해서는 후술한다.
데이터 전극 구동 회로(42)는, 서브필드마다의 화상 데이터를 각 데이터 전극 D1~데이터 전극 Dm에 대응하는 신호로 변환하고, 타이밍 신호에 근거하여 각 데이터 전극 D1~데이터 전극 Dm을 구동한다. 또, 본 실시의 형태에서는, 상술한 바와 같이, 기입 동작을 행하는 순서가 서브필드마다 변할 가능성이 있기 때문에, 타이밍 발생 회로(45)는, 데이터 전극 구동 회로(42)에 있어서 주사 IC의 기입 동작의 순서에 맞춰 기입 펄스 전압 Vd가 발생하도록 타이밍 신호를 발생시키고 있다. 이에 의해, 표시 화상에 따른 정확한 기입 동작을 행할 수 있다.
유지 전극 구동 회로(44)는, 유지 펄스 발생 회로 및 전압 Ve1, 전압 Ve2를 발생시키기 위한 회로(도시하지 않음)를 구비하고, 타이밍 신호에 근거하여 유지 전극 SU1~유지 전극 SUn을 구동한다.
다음으로, 주사 전극 구동 회로(43)의 상세와 그 동작에 대하여 설명한다.
도 5는 본 발명의 실시의 형태 1에 있어서의 플라즈마 디스플레이 장치(1)의 주사 전극 구동 회로(43)의 구성을 나타내는 회로도이다. 주사 전극 구동 회로(43)는, 주사 펄스 발생 회로(50)와, 초기화 파형 발생 회로(51)와, 주사 전극(22)측의 유지 펄스 발생 회로(52)를 구비하고, 주사 펄스 발생 회로(50)의 각각의 출력은 패널(10)의 주사 전극 SC1~주사 전극 SCn의 각각에 접속되어 있다.
초기화 파형 발생 회로(51)는, 초기화 기간에 있어서 주사 펄스 발생 회로(50)의 기준 전위 A를 램프 형상으로 상승 또는 강하시켜, 도 3에 나타낸 초기화 파형 전압을 발생시킨다.
유지 펄스 발생 회로(52)는, 주사 펄스 발생 회로(50)의 기준 전위 A를 전압 Vs 또는 접지 전위로 함으로써, 도 3에 나타낸 유지 펄스를 발생시킨다.
주사 펄스 발생 회로(50)는, 기입 기간에 있어서 기준 전위 A를 부의 전압 Va에 접속하기 위한 스위치(72)와, 전압 Vc를 주기 위한 전원 VC와, n개의 주사 전극 SC1~주사 전극 SCn의 각각에 주사 펄스 전압 Va를 인가하기 위한 스위칭 소자 QH1~스위칭 소자 QHn 및 스위칭 소자 QL1~스위칭 소자 QLn을 구비하고 있다. 스위칭 소자 QH1~스위칭 소자 QHn, 스위칭 소자 QL1~스위칭 소자 QLn은 복수의 출력마다 그룹화되어 IC화되어 있다. 이 IC가 주사 IC이다. 그리고, 스위칭 소자 QHi를 오프, 스위칭 소자 QLi를 온으로 하는 것에 의해, 스위칭 소자 QLi를 경유하여 주사 전극 SCi에 부의 주사 펄스 전압 Va를 인가한다. 또, 이하의 설명에 있어서는, 스위칭 소자를 도통시키는 동작을 「온」, 차단시키는 동작을 「오프」라고 표기하고, 스위칭 소자를 온시키는 신호를 「Hi」, 오프시키는 신호를 「Lo」라고 표기한다.
또, 초기화 파형 발생 회로(51) 또는 유지 펄스 발생 회로(52)를 동작시키고 있을 때는, 스위칭 소자 QH1~스위칭 소자 QHn을 오프, 스위칭 소자 QL1~스위칭 소자 QLn을 온으로 하는 것에 의해, 스위칭 소자 QL1~스위칭 소자 QLn을 경유하여 각 주사 전극 SC1~주사 전극 SCn에 초기화 파형 전압 또는 유지 펄스 전압 Vs를 인가한다.
또, 여기서는, 90개의 출력분의 스위칭 소자를 하나의 모놀리식 IC(monolithic IC)로서 집적하고, 패널(10)은 1080개의 주사 전극(22)을 구비하고 있는 것으로 하여, 이하의 설명을 행한다. 그리고, 12개의 주사 IC를 이용하여 주사 펄스 발생 회로(50)를 구성하고, n=1080개의 주사 전극 SC1~주사 전극 SCn을 구동하는 것으로 한다. 이와 같이 다수의 스위칭 소자 QH1~스위칭 소자 QHn, 스위칭 소자 QL1~스위칭 소자 QLn을 IC화하는 것에 의해 부품수를 삭감하여, 실장 면적을 저감할 수 있다. 단, 여기에 든 수치는 단순한 일례이며, 본 발명은 조금도 이들의 수치에 한정되는 것이 아니다.
또한, 본 실시의 형태에서는, 기입 기간에 있어서, 타이밍 발생 회로(45)로부터 출력되는 SID(1)~SID(12)를 주사 IC(1)~주사 IC(12)의 각각에 입력하고 있다. 이 SID(1)~SID(12)는, 주사 IC에 기입 동작을 개시시키기 위한 동작 개시 신호이며, 주사 IC(1)~주사 IC(12)는, SID(1)~SID(12)에 근거하여 기입 동작의 순서가 전환된다.
예컨대, 주사 전극 SC991~주사 전극 SC1080에 접속된 주사 IC(12)에 기입 동작시킨 후에, 주사 전극 SC1~주사 전극 SC90에 접속된 주사 IC(1)에 기입 동작시키는 경우는, 다음과 같은 동작이 된다.
타이밍 발생 회로(45)는, SID(12)를 Lo(예컨대, 0(V))로부터 Hi(예컨대, 5(V))로 변화시켜, 주사 IC(12)에 기입 동작의 개시를 지시한다. 주사 IC(12)는, SID(12)의 전압변화를 검지하고, 이에 의해 기입 동작을 개시한다. 우선, 스위칭 소자 QH991을 오프, 스위칭 소자 QL991을 온으로 하고, 스위칭 소자 QL991을 경유하여 주사 전극 SC991에 주사 펄스 전압 Va를 인가한다. 주사 전극 SC991에서의 기입 동작이 종료된 후는, 스위칭 소자 QH991을 온, 스위칭 소자 QL991을 오프로 하고, 계속해서, 스위칭 소자 QH992를 오프, 스위칭 소자 QL992를 온으로 하고, 스위칭 소자 QL992를 경유하여 주사 전극 SC992에 주사 펄스 전압 Va를 인가한다. 이 일련의 기입 동작을 순차적으로 행하여, 주사 전극 SC991~주사 전극 SC1080에 주사 펄스 전압 Va를 순차적으로 인가하고, 주사 IC(12)는 기입 동작을 종료한다.
주사 IC(12)의 기입 동작이 종료된 후, 타이밍 발생 회로(45)는, SID(1)를 Lo(예컨대, 0(V))로부터 Hi(예컨대, 5(V))로 변화시켜, 주사 IC(1)에 기입 동작의 개시를 지시한다. 주사 IC(1)는, SID(1)의 전압 변화를 검지하고, 이에 의해 상술한 바와 같은 기입 동작을 개작하여, 주사 전극 SC1~주사 전극 SC90에 주사 펄스 전압 Va를 순차적으로 인가한다.
본 실시의 형태에서는, 이와 같이, 동작 개시 신호인 SID를 이용하여 주사 IC의 기입 동작의 순서를 제어할 수 있다.
그리고, 본 실시의 형태에서는, 상술한 바와 같이, 부분 점등률 검출 회로(47)에 있어서 검출되는 부분 점등률에 따라 주사 IC의 기입 동작의 순서를 결정하여, 부분 점등률이 높은 영역을 구동하는 주사 IC로부터 먼저 기입 동작시킨다. 이들 동작의 일례를 도면을 이용하여 설명한다.
도 6은 본 발명의 실시의 형태 1에 있어서의 부분 점등률을 검출하는 영역과 주사 IC의 접속의 일례를 나타내는 개략도이다. 도 6은 패널(10)과 주사 IC의 접속의 모습을 간략하게 나타내고 있고, 패널(10) 내에 나타내는 파선으로 둘러싸인 각 영역은, 각각 부분 점등률을 검출하는 영역을 나타낸다. 또한, 표시 전극쌍(24)은, 도 2와 마찬가지로, 도면에 있어서의 좌우 방향으로 연장하여 배열되어 있는 것으로 한다.
상술한 바와 같이, 부분 점등률 검출 회로(47)는, 하나의 주사 IC에 접속된 복수의 주사 전극(22)으로 구성되는 영역을 하나의 영역으로 하여 부분 점등률을 검출한다. 예컨대, 하나의 주사 IC에 접속되는 주사 전극(22)의 수가 90개이며, 주사 전극 구동 회로(43)가 구비하는 주사 IC가 12개(주사 IC(1)~주사 IC(12))이면, 도 6에 나타내는 바와 같이, 부분 점등률 검출 회로(47)는, 주사 IC(1)~주사 IC(12)의 각각에 접속된 90개의 주사 전극(22)을 하나의 영역으로 하여, 패널(10)의 표시 영역을 12분할하여 각 영역의 부분 점등률을 검출한다. 그리고, 점등률 비교 회로(48)는, 부분 점등률 검출 회로(47)에서 검출한 부분 점등률의 값을 서로 비교하여, 값이 큰 쪽으로부터 차례로, 각 영역에 대하여 순위를 매긴다. 그리고, 타이밍 발생 회로(45)는 그 순위 매김에 근거하여 타이밍 신호를 발생시키고, 주사 전극 구동 회로(43)는, 그 타이밍 신호에 의해, 부분 점등률이 높은 영역에 접속된 주사 IC로부터 먼저 기입 동작시킨다.
도 7은 본 발명의 실시의 형태 1에 있어서의 주사 IC(1)~주사 IC(12)의 기입 동작의 순서의 일례를 나타내는 개략도이다. 또, 도 7에 있어서, 부분 점등률을 검출하는 영역은 도 6에 나타낸 영역과 같고, 사선으로 나타낸 부분은 유지 방전을 발생시키지 않는 비점등셀의 분포를 나타내고, 사선이 없는 흰 부분은 방전을 발생시키는 점등셀의 분포를 나타내는 것으로 한다.
예컨대, 어떤 서브필드에 있어서, 점등셀이, 도 7에 나타낸 바와 같이 분포되고 있는 경우, 가장 부분 점등률이 높은 영역은 주사 IC(12)가 접속된 영역(이하, 주사 IC(n)에 접속된 영역을 「영역(n)」이라고 나타냄)이 되고, 다음으로 부분 점등률이 높은 영역은 주사 IC(10)가 접속된 영역(10)이 되고, 그 다음으로 부분 점등률이 높은 영역은 주사 IC(7)가 접속된 영역(7)이 된다. 이때, 종래의 기입 동작이면, 주사 IC(1)로부터 주사 IC(2), 주사 IC(3)로 순차적으로 기입 동작이 전환되고, 가장 부분 점등률이 높은 영역에 접속된 주사 IC(12)는 최후에 기입 동작이 개시된다. 그러나, 본 실시의 형태에서는, 부분 점등률이 높은 영역의 주사 IC로부터 먼저 기입 동작시키기 때문에, 도 7에 나타내는 바와 같이, 우선 최초에 주사 IC(12)에 기입 동작시키고, 다음으로 주사 IC(10)에 기입 동작시키고, 그 다음으로 주사 IC(7)에 기입 동작시킨다. 또, 본 실시의 형태에서는, 부분 점등률이 같으면, 배치적으로 보아, 보다 상부의 주사 전극(22)에 접속된 주사 IC로부터 먼저 기입 동작시키는 것으로 한다. 그 때문에, 주사 IC(7) 이후의 기입 동작의 순서는, 주사 IC(1), 주사 IC(2), 주사 IC(3), 주사 IC(4), 주사 IC(5), 주사 IC(6), 주사 IC(8), 주사 IC(9), 주사 IC(11)가 되고, 기입 동작은, 영역(12), 영역(10), 영역(7), 영역(1), 영역(2), 영역(3), 영역(4), 영역(5), 영역(6), 영역(8), 영역(9), 영역(11)의 순서로 행해진다.
이와 같이, 본 실시의 형태에서는, 부분 점등률이 높은 영역에 접속된 주사 IC로부터 먼저 기입 동작시킴으로써, 부분 점등률이 높은 영역으로부터 먼저 기입 동작을 하여, 안정한 기입 방전을 실현하고 있다. 이것은, 다음과 같은 이유에 따른다.
도 8은 본 발명의 실시의 형태 1에 있어서의 주사 IC의 기입 동작의 순서와 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)의 관계를 나타내는 특성도이다. 도 8에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 나타내고, 가로축은 주사 IC의 기입 동작의 순서를 나타낸다. 또, 이 실험은, 1화면을 16영역으로 나누고, 주사 펄스 발생 회로(50)에 16개의 주사 IC를 구비하여 주사 전극 SC1~주사 전극 SCn을 구동하는 구성으로 하여 행했다. 그리고, 주사 IC의 기입 동작의 순서에 따라, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)이 어떻게 변화되는지를 측정했다.
도 8에 나타내는 바와 같이, 주사 IC의 기입 동작의 순서에 따라 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)도 변화된다. 그리고, 기입 동작의 순서가 느린 주사 IC일수록 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)은 커진다. 예컨대, 최초에 기입 동작시키는 주사 IC에서는, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)은 약 80(V)이지만, 최후(여기서는, 16번째)에 기입 동작시키는 주사 IC에서는, 필요한 주사 펄스 전압(진폭)은 약 150(V)이 되어, 약 70(V)이나 커졌다.
이것은, 초기화 기간에 형성된 벽전하가, 시간의 경과와 함께 서서히 감소하기 때문이라고 생각된다. 또한, 기입 펄스 전압 Vd는, 기입 기간 동안(표시 화상에 따라) 각 데이터 전극(32)에 인가되기 때문에, 기입 동작이 행해지고 있지 않은 방전 셀에도 기입 펄스 전압 Vd는 인가된다. 이러한 전압 변화에 의해서도 벽전하는 감소하기 때문에, 기입 기간의 종반에 기입 동작이 행해지는 방전 셀에서는, 더욱 벽전하가 감소한다고 생각된다.
도 9는 본 발명의 실시의 형태 1에 있어서의 부분 점등률과 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)의 관계를 나타내는 특성도이다. 도 9에 있어서, 세로축은 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 나타내고, 가로축은 부분 점등률을 나타낸다. 또, 이 실험에서는, 도 8에 있어서의 측정과 마찬가지로 1화면을 16영역으로 나누고, 그 중 하나의 영역에서, 점등셀의 비율을 바꾸면서, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)이 어떻게 변화되는지를 측정했다.
도 9에 나타내는 바와 같이, 점등셀의 비율에 따라 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)도 변화된다. 그리고, 점등률이 높아질수록 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)은 커진다. 예컨대, 점등률 10%에서는, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)은 약 118(V)이지만, 점등률 100%에서는 필요한 주사 펄스 전압(진폭)은 약 149(V)가 되어, 약 31(V)이나 커진다.
이것은, 점등셀이 늘어나 점등률이 오르면 방전 전류가 증가하여, 주사 펄스 전압(진폭)의 전압 강하가 커지기 때문이라고 생각된다. 또한, 패널(10)의 대화면화에 의해, 주사 전극(22)의 길이가 길어지는 등 하여 구동 부하가 증대되면, 전압 강하는 더욱 커진다.
이와 같이, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)은, 주사 IC의 기입 동작의 순서가 늦을수록, 즉 초기화 동작으로부터 기입 동작까지의 경과 시간이 길어질수록 커지고, 또한, 점등률이 높아질수록 커진다. 따라서, 주사 IC의 기입 동작의 순서가 느리고, 또한 그 주사 IC가 접속된 영역의 부분 점등률이 높은 경우에는, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)은 더욱 커진다.
그러나, 같은 부분 점등률이 높은 영역이더라도, 그 영역에 접속된 주사 IC의 기입 동작의 순서를 빠르게 하면, 그 영역에 접속된 주사 IC의 기입 동작의 순서가 느릴 때보다, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 저감할 수 있다.
그래서, 본 실시의 형태에서는, 영역마다 부분 점등률을 검출하고, 부분 점등률이 높은 영역에 접속된 주사 IC로부터 먼저 기입 동작시키는 구성으로 한다. 이에 의해, 부분 점등률이 높은 영역으로부터 먼저 기입 동작을 행할 수 있기 때문에, 부분 점등률이 높은 영역에서의 기입 동작을, 부분 점등률이 낮은 영역에서의 기입 동작보다, 초기화 동작으로부터 기입 동작까지의 경과 시간을 짧게 하여 행하는 것이 가능해진다. 이에 의해, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)이 증대하는 것을 방지하여 안정한 기입 방전을 발생시킬 수 있다. 본 발명자가 행한 실험에서는, 본 실시의 형태에 있어서의 구성으로 함으로써, 표시 화상에 따라 다르지만, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 약 20(V) 저감할 수 있는 것이 확인되었다.
다음으로, 도 5에 나타낸 주사 IC에 대한 동작 개시 신호인 SID(여기서는, SID(1)~SID(12))를 발생시키는 회로의 일례를 도면을 이용하여 설명한다.
도 10은 본 발명의 실시의 형태 1에 있어서의 주사 IC 전환 회로(60)의 한 구성예를 나타내는 회로 블록도이다. 타이밍 발생 회로(45)는, SID(여기서는, SID(1)~SID(12))를 발생시키는 주사 IC 전환 회로(60)를 갖는다. 또, 여기에는 도시하지 않고 있지만, 각 주사 IC 전환 회로(60)에는 각 회로의 동작 타이밍의 기준이 되는 클록 신호 CK가 입력되고 있다.
주사 IC 전환 회로(60)는, 도 10에 나타내는 바와 같이, 발생시키는 SID의 수와 같은 수(여기서는, 12개)의 SID 발생 회로(61)를 구비하고, 각 SID 발생 회로(61)에는, 점등률 비교 회로(48)에 있어서의 비교 결과에 근거하여 발생시키는 전환 신호 SR, 기입 기간에 있어서의 주사 IC 선택 기간에 발생시키는 선택 신호 CH, 주사 IC의 기입 동작 개시시에 발생시키는 스타트 신호 ST가 각각 입력된다. 그리고, 각 SID 발생 회로(61)는, 입력된 각 신호에 근거하여 SID를 출력한다. 또, 각 신호는 타이밍 발생 회로(45)에 있어서 생성되지만, 선택 신호 CH에 관해서는, 각 SID 발생 회로(61)에 있어서 소정 시간씩 지연된 선택 신호 CH를 다음 단의 SID 발생 회로(61)에 이용하는 것으로 한다. 예컨대, 최초의 SID 발생 회로(61)에 입력하는 선택 신호 CH(1)를 그 SID 발생 회로(61)에 있어서 소정 시간 지연하여 선택 신호 CH(2)로 하고, 이 선택 신호 CH(2)를 다음 단의 SID 발생 회로(61)에 입력하는 것으로 한다. 따라서, 각 SID 발생 회로(61)에 있어서는, 전환 신호 SR 및 스타트 신호 ST는 같은 타이밍에 입력되지만, 선택 신호 CH는 모두 다른 타이밍에 입력된다.
도 11은 본 발명의 실시의 형태 1에 있어서의 SID 발생 회로(61)의 한 구성예를 나타내는 회로도이다. SID 발생 회로(61)는, 플립플롭 회로(이하, 「FF」라고 약기함)(62), 지연 회로(63), 앤드 게이트(64)를 갖는다.
FF(62)는, 일반적으로 알려진 플립플롭 회로와 같은 구성, 동작이며, 클록 입력 단자 CKIN, 데이터 입력 단자 DIN, 데이터 출력 단자 DOUT를 갖는다. 그리고, 클록 입력 단자 CKIN에 입력되는 신호(여기서는, 전환 신호 SR)의 상승시(Lo로부터 Hi로의 변화시)에 있어서의 데이터 입력 단자 DIN(여기서는, 선택 신호 CH를 입력)의 상태(Lo 또는 Hi)를 유지하고, 이 상태를 반전한 것을, 데이터 출력 단자 DOUT로부터 게이트 신호 G로서 출력한다.
앤드 게이트(64)는, FF(62)로부터 출력되는 게이트 신호 G를 한쪽의 입력 단자에, 스타트 신호 ST를 다른 쪽의 입력 단자에 입력받아, 2개의 신호의 논리곱 연산을 하여 출력한다. 즉, 게이트 신호 G가 Hi이고 또한 스타트 신호 ST가 Hi일 때만 Hi를 출력하고, 그 이외는 Lo를 출력한다. 그리고, 이 앤드 게이트(64)의 출력이 SID가 된다.
지연 회로(63)는, 일반적으로 알려진 지연 회로와 같은 구성, 동작이며, 클록 입력 단자 CKIN, 데이터 입력 단자 DIN, 데이터 출력 단자 DOUT를 갖는다. 그리고, 데이터 입력 단자 DIN에 입력되는 신호(여기서는, 선택 신호 CH)를, 클록 입력 단자 CKIN에 입력되는 클록 신호 CK의 소정의 주기분(여기서는, 1주기분)만큼 지연시켜 데이터 출력 단자 DOUT로부터 출력한다. 이 출력이 다음 단의 SID 발생 회로(61)에 이용하는 선택 신호 CH가 된다.
이들의 동작을, 타이밍 차트를 이용하여 설명한다. 도 12는 본 발명의 실시의 형태 1에 있어서의 주사 IC 전환 회로(60)의 동작을 설명하기 위한 타이밍 차트이다. 여기서는, 주사 IC(3)의 다음으로 주사 IC(2)에 기입 동작시킬 때의, 주사 IC 전환 회로(60)의 동작을 예로 들어 설명을 행한다. 또, 여기에 나타내는 각 신호는, 점등률 비교 회로(48)로부터의 비교 결과에 근거하여, 타이밍 발생 회로(45) 내에서, 그 발생 타이밍을 결정하여 발생시키는 것으로 한다.
또, 본 실시의 형태에서는, 기입 기간 내에 마련한 주사 IC 선택 기간에 있어서, 다음으로 기입 동작시키는 주사 IC를 결정하는 것으로 한다. 단, 최초에 기입 동작시키는 주사 IC를 결정하기 위한 주사 IC 선택 기간은 기입 기간의 직전에 행하는 것으로 한다. 그리고, 기입 동작 중의 주사 IC의 기입 동작이 종료되기 직전에, 다음으로 기입 동작시키는 주사 IC를 결정하기 위한 주사 IC 선택 기간을 마련하는 것으로 한다.
주사 IC 선택 기간에는, 우선, 선택 신호 CH(1)가 SID(1)를 발생시키기 위한 SID 발생 회로(61)에 입력된다. 이 선택 신호 CH(1)는, 도 12에 나타내는 바와 같이, 통상은 Hi이며, 클록 신호 CK 1주기분만 Lo가 되는 부극성의 펄스 파형이다. 그리고, 선택 신호 CH(1)는, SID 발생 회로(61)에 있어서 클록 신호 CK 1주기분 지연되어, 선택 신호 CH(2)가 되어 SID(2)를 발생시키기 위한 SID 발생 회로(61)에 입력된다. 이후, 클록 신호 CK 1주기분씩 지연된 선택 신호 CH(3)~선택 신호 CH(12)가 각 SID 발생 회로(61)에 각각 입력된다.
전환 신호 SR은, 도 12에 나타내는 바와 같이, 통상은 Lo이며, 클록 신호 CK 1주기분만 Hi가 되는 정극성의 펄스 파형이다. 그리고, 클록 신호 CK 1주기분씩 지연된 선택 신호 CH(1)~선택 신호 CH(12) 중, 다음으로 기입 동작시키는 주사 IC를 선택하기 위한 선택 신호 CH가 Lo가 된 타이밍에, 정극성의 펄스를 발생시킨다. 이에 의해, FF(62)에서는, 클록 입력 단자 CKIN에 입력되는 전환 신호 SR의 상승시에 있어서의 선택 신호 CH의 상태를 반전시킨 것이 게이트 신호 G로서 출력된다.
예컨대, 주사 IC(2)를 선택하는 경우에는, 도 12에 나타내는 바와 같이, 선택 신호 CH(2)가 Lo가 된 시점에 전환 신호 SR에 정극성의 펄스를 발생시킨다. 이때, 선택 신호 CH(2)를 제외한 선택 신호 CH는 Hi이기 때문에, 게이트 신호 G(2)만이 Hi가 되고 그 이외의 게이트 신호 G는 Lo가 된다. 또, 여기서는, 게이트 신호 G(3)가 이 타이밍에 Hi로부터 Lo로 변화된다.
또, 전환 신호 SR은, 클록 신호 CK의 하강에 동기하여 상태가 변화되도록 발생시키더라도 좋다. 이렇게 하는 것으로, 선택 신호 CH의 상태 변화에 대하여 클록 신호 CK 반주기분의 시간적인 어긋남을 마련할 수 있어, FF(62)에 있어서의 동작을 확실히 할 수 있다.
그리고, 주사 IC의 기입 동작을 개시하는 타이밍에, 스타트 신호 ST에 클록 신호 CK 1주기분만 Hi가 되는 정극성의 펄스를 발생시킨다. 스타트 신호 ST는 각 SID 발생 회로(61)에 공통으로 입력되지만, 게이트 신호 G가 Hi로 되어 있는 앤드 게이트(64)만이 정극성의 펄스를 출력할 수 있다. 이에 의해, 다음으로 기입 동작시키는 주사 IC를 임의로 결정할 수 있다. 여기서는, 게이트 신호 G(2)가 Hi이기 때문에, SID(2)에 정극성의 펄스가 발생하고, 주사 IC(2)가 기입 동작을 개시한다.
이상 나타낸 회로 구성에 의해 SID를 발생시킬 수 있지만, 여기에 나타낸 회로 구성은 단순한 일례에 지나지 않고, 본 발명은 조금도 여기에 나타낸 회로 구성에 한정되는 것이 아니다. 주사 IC에 기입 동작의 개시를 지시하는 SID를 발생시킬 수 있는 구성이면, 어떠한 회로 구성이더라도 괜찮다.
도 13은 본 발명의 실시의 형태 1에 있어서의 주사 IC 전환 회로의 다른 구성예를 나타내는 회로도이며, 도 14는 본 발명의 실시의 형태 1에 있어서의 주사 IC 전환 동작의 다른 일례를 설명하기 위한 타이밍 차트이다.
예컨대, 도 13에 나타내는 바와 같이, 스타트 신호 ST를 FF(65)로 클록 신호 CK 1주기분만 지연시키고, 스타트 신호 ST와, FF(65)로 클록 신호 CK 1주기분만 지연시킨 스타트 신호 ST를 앤드 게이트(66)에 있어서 논리곱 연산하도록 구성하더라도 좋다. 이때, FF(65)의 클록 입력 단자 CKIN에는, 클록 신호 CK를 논리 반전기 INV를 이용하여 극성을 반대로 한 클록 신호 CK를 입력하도록 구성하는 것이 바람직하다. 이 구성에서는, 스타트 신호 ST에 클록 신호 CK 2주기분만 Hi가 되는 정극성의 펄스가 발생한 경우에, 앤드 게이트(66)로부터 클록 신호 CK 1주기분만 Hi가 되는 정극성의 펄스가 출력된다. 그러나, 스타트 신호 ST에 클록 신호 CK 1주기분만 Hi가 되는 정극성의 펄스가 발생하더라도, 앤드 게이트(66)로부터는 Lo밖에 출력되지 않는다.
따라서, 도 14에 나타내는 바와 같이, 전환 신호 SR 대신에, 스타트 신호 ST에 클록 신호 CK 2주기분만 Hi가 되는 정극성의 펄스를 발생시키면, 앤드 게이트(66)로부터 출력되는 정극성의 펄스를 전환 신호 SR의 대체 신호로서 사용할 수 있다. 즉, 이 구성에서는, 스타트 신호 ST에, 본래의 스타트 신호 ST로서의 기능과, 전환 신호 SR로서의 기능을 갖게 할 수 있기 때문에, 전환 신호 SR을 삭감하면서 상술한 바와 같은 동작을 행할 수 있다.
이상 나타낸 바와 같이, 본 실시의 형태에 의하면, 패널(10)의 표시 영역을 복수의 영역으로 나누고, 각각의 영역에서의 부분 점등률을 부분 점등률 검출 회로(47)에서 검출하고, 부분 점등률이 높은 영역으로부터 먼저 기입 동작을 행하는 구성으로 한다. 이에 의해, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)이 증대되는 것을 방지하여, 안정한 기입 방전을 발생시키는 것이 가능해진다.
또, 본 실시의 형태에서는, 하나의 주사 IC에 접속된 주사 전극(22)에 근거하여 각 영역을 설정하는 구성을 설명했지만, 본 발명은 조금도 이 구성에 한정되는 것이 아니고, 그 밖의 구분법으로 각 영역을 설정하는 구성이더라도 좋다. 예컨대, 주사 전극(22)의 주사 순서를 1개씩 임의로 변경할 수 있는 구성이면, 1개의 주사 전극(22)을 하나의 영역으로 하여 주사 전극(22)마다 부분 점등률을 검출하고, 그 검출 결과에 따라, 주사 전극(22)마다 기입 동작의 순서를 변경하는 구성이더라도 좋다.
또, 본 실시의 형태에서는, 각각의 영역에서의 부분 점등률을 검출하고, 부분 점등률이 높은 영역으로부터 먼저 기입 동작을 행하는 구성을 설명했지만, 본 발명은, 조금도 이 구성에 한정되는 것이 아니다. 예컨대, 1쌍의 표시 전극쌍(24)에 있어서의 점등률을 라인 점등률로서 각 표시 전극쌍(24)마다 검출함과 아울러, 각 영역마다 가장 높은 라인 점등률을 피크 점등률로서 검출하고, 피크 점등률이 높은 영역으로부터 먼저 기입 동작을 행하는 구성으로 하더라도 좋다.
또, 주사 IC 전환 회로(60)의 동작을 설명할 때에 나타낸 각 신호의 극성은, 단순한 일례를 나타낸 것에 지나지 않고, 설명에서 나타낸 극성과는 반대의 극성이더라도 조금도 상관없다.
(실시의 형태 2)
본 실시의 형태에서는, 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 이상인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 이상인 서브필드에 있어서는, 실시의 형태 1에서 설명한 바와 같이, 부분 점등률 검출 회로에서의 검출 결과에 근거하여 부분 점등률이 높은 영역으로부터 먼저 기입 동작이 행해지도록 주사 IC를 순차적으로 전환하여 동작시킨다. 또한, 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 미만인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 미만인 서브필드에 있어서는, 미리 정한 순서로 주사 전극 SC1~주사 전극 SCn에 주사 펄스 전압 Va를 인가하여 기입 동작을 행한다. 예컨대, 주사 전극 SC1로부터 주사 전극 SCn까지 차례로 주사 펄스 전압 Va를 인가하도록 주사 IC를 동작시킨다. 이에 의해, 기입 방전을 더욱 안정화하여, 화상 표시 품질을 더욱 향상시키는 것을 실현하고 있다.
여기서, 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 미만인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 미만인 서브필드에 있어서는, 미리 정한 순서로 주사 전극 SC1~주사 전극 SCn에 주사 펄스 전압 Va를 인가하여 기입 동작을 행하는 이유에 대하여 설명한다.
각 서브필드에 있어서의 휘도는, 다음 식으로 표시된더(또, 1회의 방전으로 생기는 밝기와, 방전을 반복하는 것으로 얻어지는 밝기를 구별하기 위해, 이하, 전자를 「발광 휘도」라고 호칭하고, 후자를 「휘도」라고 호칭함).
(서브필드의 휘도)=(그 서브필드의 유지 기간에 발생하는 유지 방전에 의한 휘도)+(그 서브필드의 기입 기간에 발생하는 기입 방전에 의한 휘도)
그러나, 1필드에서 차지하는 휘도 가중치의 비율이 높은 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 많은 서브필드(이하, 「고 서브필드」라고 함)에서는, 유지 기간에 발생하는 휘도가, 기입 기간에 발생하는 휘도보다 충분히 커진다. 그 때문에, 기입 기간에 발생하는 휘도가 그 서브필드의 휘도에 주는 영향은 실질적으로 무시할 수 있는 정도가 된다. 즉, 고 서브필드에 있어서의 휘도는, 다음 식으로 나타낼 수 있다.
(서브필드의 휘도)=(그 서브필드의 유지 기간에 발생하는 유지 방전에 의한 휘도)
한편, 1필드에서 차지하는 휘도 가중치의 비율이 작은 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 적은 서브필드(이하, 「저 서브필드」라고 함)에서는, 유지 기간에 발생하는 휘도가 작아지기 때문에, 기입 기간에 발생하는 휘도가 상대적으로 커진다. 그 때문에, 예컨대 기입 방전의 방전 강도가 변화되어 기입 방전에 의한 발광 휘도가 변화되면, 그 영향을 받아, 서브필드의 휘도가 변화될 우려가 있다.
또한, 기입 방전의 방전 강도는 기입 동작의 순서에 따라 변화되는 경우가 있다. 이것은, 초기화 동작으로부터의 경과 시간에 따라 벽전하가 감소되기 때문이다. 그리고, 기입 동작의 순서가 빠른 방전 셀에서는 기입 방전의 방전 강도가 비교적 강하고, 기입 방전에 의한 발광 휘도도 비교적 높지만, 기입 동작의 순서가 느린 방전 셀에서는, 기입 동작의 순서가 빠른 방전 셀과 비교하여 기입 방전의 방전 강도는 약하고, 기입 방전에 의한 발광 휘도도 낮아진다.
따라서, 저 서브필드에서는, 기입 동작의 순서가 느린 방전 셀일수록 휘도가 낮아진다고 생각된다. 이 휘도의 변화는 미약하기 때문에, 지각되기 어렵지만, 점등셀의 분포 패턴에 따라서는 지각되기 쉽게 되는 경우도 있다.
도 15는 소정의 화상을 부분 점등률에 따른 순서로 기입 동작하여 표시했을 때의 저 서브필드(예컨대, 제 1 SF)의 발광 상태를 개략적으로 나타낸 도면이다. 또, 도 15에 있어서, 흑(해칭된 영역)으로 나타낸 부분은 비점등셀을 나타내고, 백(해칭이 없는 영역)으로 나타낸 부분은 점등셀을 나타내는 것으로 한다.
또, 이 표시 화상은, 부분 점등률이 가장 높은 영역이 영역(1)(주사 IC(1)에 접속된 영역)이며, 다음으로 부분 점등률이 높은 영역은 영역(3)(주사 IC(3)에 접속된 영역)이고, 이하, 부분 점등률은, 영역(5), 영역(7), 영역(9), 영역(11), 영역(2), 영역(4), 영역(6), 영역(8), 영역(10), 영역(12)의 차례로 작아지는 것으로 한다.
그리고, 이 화상 패턴을 부분 점등률에 따라 기입 동작하면, 영역(1), 영역(3), 영역(5), 영역(7), 영역(9), 영역(11), 영역(2), 영역(4), 영역(6), 영역(8), 영역(10), 영역(12)의 차례로 기입 동작이 이루어진다. 그 때문에, 기입 동작의 순서가 빠른 영역 사이에 기입 동작의 순서가 느린 영역이 끼어버린다. 예컨대, 최초에 기입 동작이 이루어지는 영역(1)과, 2번째로 기입 동작이 이루어지는 영역(3)의 사이에, 7번째로 기입 동작이 이루어지는 영역(2)이 끼이고, 2번째로 기입 동작이 이루어지는 영역(3)과, 3번째로 기입 동작이 이루어지는 영역(5)의 사이에, 8번째로 기입 동작이 이루어지는 영역(4)이 끼일 수 있다.
상술한 바와 같이, 저 서브필드에 있어서의 각 영역의 휘도는 기입 동작의 순서에 따라 서서히 저하되어 가지만, 그 휘도의 변화는 미약하며, 지각되기 어렵다. 그러나, 도 15에 나타내는 바와 같이, 기입 동작의 순서가 빠른 영역 사이에 기입 동작의 순서가 느린 영역이 끼어버리면, 휘도가 불연속으로 변화되는 영역이 발생하여버린다. 휘도의 변화가 미약하더라도 그 변화가 불연속으로 발생하면, 그 휘도 변화는 지각되기 쉽고, 예컨대 띠 형상의 노이즈로서 인식될 우려가 있다.
그래서, 본 실시의 형태에서는, 유지 기간에 발생하는 휘도가 작고, 기입 방전에 의한 발광 휘도의 변화가 지각되기 쉬운 서브필드에서는, 미리 정한 순서로 기입 동작을 행하는 것으로 한다.
도 16은 도 15에 나타낸 표시 화상과 같은 화상을 패널(10) 상단의 주사 전극(22)(주사 전극 SC1)으로부터 패널(10) 하단의 주사 전극(22)(주사 전극 SCn)을 향하여 차례로 기입 동작을 행하여 표시했을 때의 저 서브필드(예컨대, 제 1 SF)에 있어서의 발광 상태를 개략적으로 나타낸 도면이다.
예컨대, 도 16에 나타내는 바와 같이, 패널(10) 상단의 주사 전극(22)(주사 전극 SC1)으로부터 패널(10) 하단의 주사 전극(22)(주사 전극 SCn)을 향하여 차례로 기입 동작을 행하면, 점등셀의 휘도는 패널(10) 상단으로부터 패널(10) 하단을 향하여 서서히 저하되어 간다. 따라서, 패널(10)의 화상 표시면에서 불연속한 휘도 변화는 발생하지 않고, 휘도 변화를 매끄럽게 할 수 있다. 기입 방전에 근거한 휘도 변화는 미약하기 때문에, 휘도 변화가 매끄럽게 되는 순서로 기입 동작하면, 그 휘도 변화를 지각하기 어렵게 할 수 있다.
이와 같이, 본 실시의 형태에서는, 유지 기간에 발생하는 휘도가 작고, 기입 방전에 의한 발광 휘도의 변화가 지각되기 쉬운 서브필드에서는, 미리 정한 순서로 기입 동작을 행하는 구성으로 한다. 이에 의해, 패널(10)의 화상 표시면에서의 기입 방전에 근거한 휘도 변화를 매끄럽게 하여, 화상 표시 품질을 더욱 높일 수 있다.
또, 본 실시의 형태에서는, 상술한 소정의 비율을, 예컨대 1%로 설정할 수 있다. 이 경우, 예컨대 1필드를 8개의 서브필드(제 1 SF, 제 2 SF, …, 제 8 SF)로 구성하고, 각 서브필드의 휘도 가중치를, 각각 1, 2, 4, 8, 16, 32, 64, 128로 하는 구성에서는, 1필드에서 차지하는 휘도 가중치의 비율이 2% 미만이 되는 서브필드인 제 1 SF 및 제 2 SF에서는, 미리 정한 순서로 기입 동작을 행하고, 1필드에서 차지하는 휘도 가중치의 비율이 2% 이상이 되는 서브필드인 제 3 SF로부터 제 8 SF에서는, 부분 점등률 검출 회로(47)에 있어서 검출된 부분 점등률이 높은 영역으로부터 먼저 기입 동작을 행한다.
또한, 본 실시의 형태에서는, 상술한 소정의 수를, 예컨대 6으로 설정할 수 있다. 이 경우, 예컨대 1필드를 8개의 서브필드(제 1 SF, 제 2 SF, …, 제 8 SF)로 구성하고, 각 서브필드의 휘도 가중치를, 각각 1, 2, 4, 8, 16, 32, 64, 128로 함과 아울러 휘도 가중치를 4로 하는 구성에서는, 각 서브필드의 유지 기간에 발생시키는 유지 펄스의 수는 각 휘도 가중치를 4배한 수가 되기 때문에, 유지 펄스의 발생수가 6 미만이 되는 서브필드인 제 1 SF에서는, 미리 정한 순서로 기입 동작을 행하고, 유지 펄스의 발생수가 6 이상이 되는 서브필드인 제 2 SF로부터 제 8 SF에서는, 부분 점등률 검출 회로(47)에 있어서 검출된 부분 점등률이 높은 영역으로부터 먼저 기입 동작을 행한다.
도 17은 본 발명의 실시의 형태 2에 있어서의 플라즈마 디스플레이 장치의 회로 블록도이다.
플라즈마 디스플레이 장치(2)는, 패널(10), 화상 신호 처리 회로(41), 데이터 전극 구동 회로(42), 주사 전극 구동 회로(43), 유지 전극 구동 회로(44), 타이밍 발생 회로(46), 부분 점등률 검출 회로(47), 점등률 비교 회로(48), 및 각 회로 블록에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다. 또, 실시의 형태 1에 나타낸 플라즈마 디스플레이 장치(1)와 같은 구성 및 같은 동작을 하는 블록에 대해서는 같은 부호를 붙이고 설명을 생략한다.
타이밍 발생 회로(46)는, 수평 동기 신호 H, 수직 동기 신호 V 및 점등률 비교 회로(48)로부터의 출력에 근거하여 각 회로 블록의 동작을 제어하는 각종 타이밍 신호를 발생시켜, 각각의 회로 블록에 공급한다. 그리고, 본 실시의 형태에 있어서의 타이밍 발생 회로(46)는, 현 서브필드가, 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율(예컨대, 1%) 이상인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수(예컨대, 6) 이상인 서브필드인지 여부를 판단한다. 그리고, 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 이상인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 이상인 서브필드에 있어서는, 실시의 형태 1에서 설명한 바와 같이, 부분 점등률 검출 회로에서의 검출 결과에 근거하여 부분 점등률이 높은 영역으로부터 먼저 기입 동작이 행해지도록 각 타이밍 신호를 발생시킨다. 또한, 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 미만인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 미만인 서브필드에 있어서는, 미리 정한 순서로 주사 전극 SC1~주사 전극 SCn에 주사 펄스 전압 Va를 인가하도록 각 타이밍 신호를 발생시킨다.
이상 나타낸 바와 같이, 본 실시의 형태에서는, 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 이상인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 이상인 서브필드에 있어서는, 실시의 형태 1에 나타낸 바와 같이, 부분 점등률이 높은 영역으로부터 먼저 기입 동작을 행한다. 또한, 유지 기간에 발생하는 휘도가 작고, 기입 방전에 의한 발광 휘도의 변화가 지각되기 쉬운 서브필드, 즉, 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 미만인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 미만인 서브필드에 있어서는, 미리 정한 순서로 기입 동작을 행하는 구성으로 한다. 이에 의해, 패널(10)의 화상 표시면에서의 기입 방전에 근거한 휘도 변화를 매끄럽게 하여, 화상 표시 품질을 더욱 높이는 것이 가능해진다.
또, 본 실시의 형태에서는, 저 서브필드에 있어서 주사 전극(22)을 미리 정한 순서로 기입 동작하는 구성의 일례로서, 패널(10)의 상단의 주사 전극(22)(주사 전극 SC1)으로부터 패널(10)의 하단의 주사 전극(22)(주사 전극 SCn)을 향하여 차례로 기입 동작을 행하는 구성을 설명했지만, 본 발명은 조금도 이 구성에 한정되는 것이 아니다. 예컨대, 패널(10)의 하단의 주사 전극(22)(주사 전극 SCn)으로부터 패널(10)의 상단의 주사 전극(22)(주사 전극 SC1)을 향하여 차례로 기입 동작을 행하는 구성이나, 표시 영역을 2분할하여, 패널(10)의 상단 및 패널(10)의 하단의 각 주사 전극(22)(주사 전극 SC1, 주사 전극 SCn)으로부터 패널(10) 중앙의 주사 전극(22)(주사 전극 SCn/2)을 향하여 기입 동작을 행하는 구성 등이더라도 좋다. 본 발명에 있어서의 「미리 정한 순서로 행하는 기입 동작」은, 패널(10)의 화상 표시면에서의 기입 방전에 근거한 휘도 변화를 매끄럽게 할 수 있는 기입 동작이면, 어떠한 순서의 기입 동작이더라도 괜찮다.
또, 본 실시의 형태에서는, 「1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 이상인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 이상인 서브필드」와, 「1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 미만인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 미만인 서브필드」에서 기입 동작을 바꾸는 구성을 설명했다. 그러나, 예컨대, 어떤 화상 표시 모드에서는, 「1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 이상인 서브필드」와 「1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 미만인 서브필드」에서 기입 동작을 바꾸고, 다른 화상 표시 모드에서는, 「유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 이상인 서브필드」와 「유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 미만인 서브필드」에서 기입 동작을 바꾸도록 구성하더라도 좋다. 혹은, 화상 표시 모드 대신에, 휘도 배율의 크기에 근거하여 이들의 전환을 행하는 구성이더라도 좋다. 이 경우, 예컨대, 표시 화상의 평균 휘도 레벨에 근거하여 휘도 배율의 크기를 바꾸도록 구성된 플라즈마 디스플레이 장치에서는, 이들의 전환을 표시 화상의 평균 휘도 레벨에 근거하여 적응적으로 전환하는 것도 가능해진다.
(실시의 형태 3)
상술한 실시의 형태에서는, 검출된 부분 점등률에 근거하여 각 영역의 기입 동작의 순서를 결정하는 동작을, 초기화 기간에만 초기화 동작을 행하는 구동(이하, 「1상 구동」이라고 호칭함)에 있어서 행하는 구성을 설명했지만, 본 발명은, 조금도 그 구성에 한정되는 것이 아니다.
초기화 기간에 초기화 방전에 의해 방전 셀에 형성되는 벽전하는, 시간의 경과와 함께 서서히 감소한다. 그 때문에, 기입 동작의 순서가 느린 방전 셀일수록 보다 많은 벽전하가 감소하여, 그만큼, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)은 커진다. 특히, 고해상도화된 패널(10)에 있어서는, 주사 전극(22)이 증가하는 것으로 기입 동작에 소비하는 시간이 보다 길어져버리기 때문에, 기입 기간의 최후의 쪽에 기입 동작이 이루어지는 방전 셀에 있어서의 벽전하의 감소는 보다 커지기 쉽다.
그러나, 초기화 기간에 있어서의 1회째의 초기화 동작(이하, 「제 1 초기화 동작」이라고도 적음)에 더하여, 기입 기간의 도중에 2회째의 초기화 동작(이하, 「제 2 초기화 동작」이라고도 적음)을 행하고, 기입 기간을, 제 1 초기화 동작 후로부터 제 2 초기화 동작 전까지의 기입 기간(이하, 「제 1 기입 기간」이라고 적음)과 제 2 초기화 동작 후의 기입 기간(이하, 「제 2 기입 기간」이라고 적음)의 2개로 나누어 기입 동작을 행하는(이하, 「2상 구동」이라고 호칭암) 것으로, 1상 구동보다 벽전하의 감소를 억제하여, 기입 동작을 안정화시킬 수 있다. 2상 구동에서는, 기입 기간의 도중에 2회째의 초기화 동작을 행하기 때문에, 기입 기간에 있어서 최후에 기입 동작을 행하는 영역, 즉, 초기화 동작 후, 가장 느리게 기입 동작이 이루어지는 영역에서의 초기화 동작으로부터 기입까지의 경과 시간을, 초기화 기간에만 초기화 동작을 행하는 1상 구동과 비교하여, 약 반으로 할 수 있기 때문이다. 또, 2상 구동은, 1상 구동과 마찬가지로, 각각의 방전 셀에 있어서 하나의 서브필드에서 1회의 기입 동작을 행하는 것이며, 하나의 방전 셀에서 2회의 기입 동작을 행하는 것이 아니다.
이하, 본 실시의 형태에 있어서의 2상 구동의 한 실시예에 대하여 설명한다.
우선, 2상 구동을 행할 때의 구동 전압 파형과 그 동작의 개요에 대하여, 도면을 이용하여 설명한다. 또, 본 실시의 형태에서는, 1필드를 8개의 서브필드(제 1 SF, 제 2 SF, …, 제 8 SF)로 구성하고, 각 서브필드는 각각 1, 2, 4, 8, 16, 32, 64, 128의 휘도 가중치를 갖는 것으로 한다. 또한, 본 실시의 형태에서는, 제 1 SF의 초기화 기간에는 전체 셀 초기화 동작을 행하고, 제 2 SF~제 8 SF의 초기화 기간에는 선택 초기화 동작을 행하는 것으로 한다.
그러나, 본 실시의 형태는, 서브필드의 수나 각 서브필드의 휘도 가중치가 상기의 값에 한정되는 것이 아니고, 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이더라도 좋다.
도 18은 본 발명의 실시의 형태 3에 있어서의 패널(10)의 각 전극에 인가하는 구동 전압 파형도이다.
또, 본 실시의 형태에서는, 초기화 기간에 있어서의 1회째의 초기화 동작을 행한 후에 제 1 기입 기간을 마련하고, 제 1 기입 기간이 종료된 후에 2회째의 초기화 동작을 행하고, 2회째의 초기화 동작이 종료된 후에 제 2 기입 기간을 마련하는 것으로 한다.
또, 본 발명에서는, 부분 점등률이 높은 영역일수록 초기화 동작으로부터 기입 동작까지의 시간이 짧아지도록, 각 영역을 기입 동작하는 순서를 결정한다. 그 때문에, 본 실시의 형태에 나타내는 2상 구동에서는, 각 영역을 기입 동작하는 순서가 1상 구동을 행할 때와는 다르다. 이것은, 기입 기간의 도중에 2회째의 초기화 동작을 행하기 때문이다. 이 상세에 대해서는 후술하지만, 여기서는, 주사 전극 SC1로부터 차례로 주사 펄스 전압 Va를 인가하는 것으로 하여 설명을 행한다. 그리고, 도 18에는, 제 1 기입 기간의 최초에 기입 동작을 행하는 주사 전극 SC1과, 제 1 기입 기간의 최후, 즉 2회째의 초기화 동작의 직전에 기입 동작을 행하는 주사 전극 SCn/2(예컨대, 주사 전극 SC540)와, 제 2 기입 기간의 최초, 즉 2회째의 초기화 동작의 직후에 기입 동작을 행하는 SCn/2+1(예컨대, 주사 전극 SC541)과, 제 2 기입 기간의 최후에 기입 동작을 행하는 주사 전극 SCn(예컨대, 주사 전극 SC1080)을 나타낸다. 또한, 유지 전극 SU1~유지 전극 SUn, 및 데이터 전극 D1~데이터 전극 Dm의 구동 전압 파형을 나타낸다.
우선, 전체 셀 초기화 서브필드인 제 1 SF에 대하여 설명한다.
제 1 SF의 초기화 기간 전반부에서의 동작은, 도 3에 나타낸 구동 전압 파형의 제 1 SF의 초기화 기간 전반부에서의 동작과 같기 때문에 설명을 생략한다.
초기화 기간 후반부에서는, 유지 전극 SU1~유지 전극 SUn에는 정의 전압 Ve1을 인가하고, 데이터 전극 D1~데이터 전극 Dm에는 0(V)을 인가한다.
여기서, 본 실시의 형태에서는, 1회째의 초기화 동작만을 행하는 방전 셀과, 1회째의 초기화 동작에 더하여 2회째의 초기화 동작도 행하는 방전 셀에, 서로 다른 파형 형상의 초기화 파형을 인가한다. 구체적으로는, 1회째의 초기화 동작만을 행하는 방전 셀에 속하는 주사 전극(22)과, 1회째 및 2회째의 초기화 동작을 행하는 방전 셀에 속하는 주사 전극(22)에서 최저 전압이 다른 하강 램프 전압을 각각에 인가한다.
1회째의 초기화 동작만을 행하는 방전 셀에 속하는 주사 전극(22)(도 18에 나타내는 예에서는, 주사 전극 SC1~주사 전극 SCn/2)에는, 도 3에 나타낸 제 1 SF의 초기화 기간 후반부와 같은 하강 램프 전압 L2를 인가한다. 이에 의해, 주사 전극 SC1~주사 전극 SCn/2와 유지 전극 SU1~유지 전극 SUn/2의 사이, 및 주사 전극 SC1~주사 전극 SCn/2와 데이터 전극 D1~데이터 전극 Dm의 사이에서 초기화 방전이 일어나고, 주사 전극 SC1~주사 전극 SCn/2 상부의 부의 벽전압 및 유지 전극 SU1~유지 전극 SUn/2 상부의 정의 벽전압이 약해지고, 데이터 전극 D1~데이터 전극 Dm 상부의 정의 벽전압은 기입 동작에 적합한 값으로 조정된다.
한편, 1회째의 초기화 동작에 더하여 2회째의 초기화 동작을 행하는 방전 셀에 속하는 주사 전극(22)(도 18에 나타내는 예에서는, 주사 전극 SCn/2+1~주사 전극 SCn)에는, 전압 Vi3으로부터 부의 전압 (Va+Vset5)를 향하여 완만히 하강하는 하강 램프 전압 L5를 인가한다. 이때, 전압 Vset5를 전압 Vset2(예컨대, 6(V))보다 높은 전압(예컨대, 70(V))으로 설정한다.
이와 같이, 본 실시의 형태에 있어서의 초기화 기간에는, 1회째의 초기화 동작만을 행하는 방전 셀에 속하는 주사 전극(22)에서는 하강 램프 전압 L2가 전압 (Va+Vset2)까지 하강하는 데 비하여, 1회째와 2회째의 초기화 동작을 행하는 방전 셀에 속하는 주사 전극(22)에서는 하강 램프 전압 L5는 전압 (Va+Vset2)보다 높은 전압 (Va+Vset5)까지밖에 하강하지 않도록 한다. 이에 의해, 하강 램프 전압 L5를 인가하는 방전 셀에 있어서는, 초기화 방전에 의해 이동하는 전하의 양이, 하강 램프 전압 L2에 의해 초기화 방전을 발생시키는 방전 셀에 비하여 적어진다. 그 때문에, 하강 램프 전압 L5를 인가하는 방전 셀에는, 하강 램프 전압 L2를 인가하는 방전 셀보다 많은 벽전하가 잔존한다.
계속되는 기입 기간에서는, 제 1 기입 기간과 제 2 기입 기간으로 나누어 기입 동작을 행한다. 단, 기입 동작 그 자체는, 도 3의 기입 기간에 나타낸 기입 동작과 같다. 즉, 주사 전극(22)에 대해서는 주사 펄스 전압 Va를 인가하고, 데이터 전극(32)에 대해서는 발광시켜야 할 방전 셀에 대응하는 데이터 전극 Dk(k=1~m)에 정의 기입 펄스 전압 Vd를 인가하여, 각 방전 셀에 선택적으로 기입 방전을 발생시킨다.
이 기입 동작을, 1회째의 초기화 동작만을 행하는 방전 셀(도 18에 나타내는 예에서는, 주사 전극 SC1~주사 전극 Sn/2를 갖는 방전 셀)에 순차적으로 행하고, 우선, 1회째의 초기화 동작만을 행하는 방전 셀에 있어서의 기입 동작을 종료한다.
그리고, 본 실시의 형태에서는, 제 1 기입 기간이 종료된 후, 계속되는 제 2 기입 기간의 기입 동작을 개시하기 전에, 하강 램프 전압 L5보다 최저 전압이 낮은 하강 램프 전압, 구체적으로는, 전압 Vc로부터 부의 전압 (Va+Vset3)을 향하여 하강하는 하강 램프 전압 L6을, 2회째의 초기화 동작을 행하는 방전 셀에 속하는 주사 전극(22)(도 18에 나타내는 예에서는, 주사 전극 SCn/2+1~주사 전극 SCn)에 인가한다.
상술한 바와 같이, 1회째와 2회째의 초기화 동작을 행하는 방전 셀에 속하는 주사 전극(22)에서는 하강 램프 전압 L5는 부의 전압 (Va+Vset5)까지밖에 하강하고 있지 않고, 그 때문에, 하강 램프 전압 L5를 인가한 방전 셀에는, 하강 램프 전압 L2를 인가한 방전 셀보다 많은 벽전하가 잔존한다. 따라서, 전압 Vset3(예컨대, 8(V))을 전압 Vset5(예컨대, 70(V))보다 충분히 작은 전압으로 설정하여, 하강 램프 전압 L6을 하강 램프 전압 L5보다 충분히 낮은 전위까지 하강시킴으로써, 하강 램프 전압 L5를 인가한 방전 셀에 2회째의 초기화 방전을 발생시킬 수 있다.
초기화 방전으로 형성되는 벽전하는, 시간의 경과와 함께 감소한다. 그러나, 2상 구동에서는, 2회째의 초기화 동작을 행하는 방전 셀에 있어서, 기입 기간의 도중에 벽전하의 조정을 행할 수 있다. 따라서, 초기화 동작으로부터 가장 느리게 기입이 이루어지는 방전 셀에 있어서의 초기화 동작으로부터 기입 동작까지의 경과 시간을, 실질적으로 1상 구동의 약 반으로 할 수 있다. 이에 의해, 기입 기간에 있어서의 기입 동작의 순서가 느린 방전 셀에 있어서의 기입 동작을 안정하게 행하는 것이 가능해진다.
또, 도 18에는, 2회째의 초기화 동작을 행하는 방전 셀에 속하는 주사 전극(22)(도 18에 나타내는 예에서는, 주사 전극 SCn/2+1~주사 전극 SCn)에 하강 램프 전압 L6을 인가하는 것과 같은 타이밍에, 1회째의 초기화 동작만을 행하는 방전 셀에 속하는 주사 전극(22)(도 18에 나타내는 예에서는, 주사 전극 SC1~주사 전극 SCn/2)에도 하강 램프 전압 L6을 인가하는 파형도를 기재하고 있다. 1회째의 초기화 동작만을 행하는 방전 셀은, 이미 기입 동작이 끝나 있기 때문에, 하강 램프 전압 L6을 인가할 필요는 없다. 그러나, 하강 램프 전압 L6을 선택적으로 인가할 수 있도록 주사 전극 구동 회로를 구성하는 것이 곤란한 경우에는, 도 18에 나타내는 바와 같이, 하강 램프 전압 L6을 1회째의 초기화 동작만을 행하는 방전 셀에 인가하더라도 괜찮다. 이것은, 하강 램프 전압 L2를 인가하여 초기화 방전을 발생시킨 방전 셀에는, 하강 램프 전압 L2의 최저 전압 (Va+Vset2)보다 높은 전압 (Va+Vset3)까지밖에 하강하지 않는 하강 램프 전압 L6을 인가하더라도, 초기화 방전이 다시 발생하는 경우는 없기 때문이다.
그리고, 하강 램프 전압 L6에 의한 2회째의 초기화 동작을 행한 후, 기입 동작이 이루어지고 있지 않은 주사 전극(22)(도 18에 나타내는 예에서는, 주사 전극 SCn/2+1~주사 전극 SCn)에 대하여, 상술한 바와 같은 순서로 기입 동작을 행한다. 이상의 기입 동작이 모두 종료되어, 제 1 SF 에서의 기입 기간이 종료된다.
또, 주사 전극(22)에 하강 램프 전압 L6을 인가하는 기간은, 데이터 전극 D1~데이터 전극 Dm에 기입 펄스는 인가하지 않는 것으로 한다.
계속되는 유지 기간에 있어서의 동작은, 도 3에 나타낸 구동 전압 파형의 유지 기간에 있어서의 동작과 같기 때문에 설명을 생략한다.
제 2 SF의 초기화 기간에는, 1회째의 초기화 동작만을 행하는 방전 셀에 속하는 주사 전극(22)(도 18에 나타내는 예에서는, 주사 전극 SC1~주사 전극 SCn/2)에는, 도 3의 제 2 SF의 초기화 기간에 나타낸 초기화 파형과 마찬가지로, 방전 개시 전압 이하가 되는 전압(예컨대, 0(V))으로부터 부의 전압 (Va+Vset4)를 향하여 하강하는 하강 램프 전압 L4를 인가한다.
이에 의해 앞의 서브필드(도 18에 나타내는 예에서는, 제 1 SF)의 유지 기간에 유지 방전을 일으킨 방전 셀에서는 미약한 초기화 방전이 발생하고, 주사 전극 SCi 상부 및 유지 전극 SUi 상부의 벽전압이 약해지고, 데이터 전극 Dk(k=1~m) 상부의 벽전압도 기입 동작에 적합한 값으로 조정된다. 그러나, 앞의 서브필드에서 유지 방전이 일어나지 않은 방전 셀에 대해서는 방전하지 않고, 앞의 서브필드의 초기화 기간 종료시에 있어서의 벽전하의 상태가 그대로 유지된다.
한편, 1회째의 초기화 동작에 더하여 2회째의 초기화 동작을 행하는 방전 셀에 속하는 주사 전극(22)(도 18에 나타내는 예에서는, 주사 전극 SCn/2+1~주사 전극 SCn)에는, 방전 개시 전압 이하가 되는 전압(예컨대, 0(V))으로부터 부의 전압 (Va+Vset5)를 향하여 하강하는 하강 램프 전압 L7을 인가한다.
이에 의해, 1회째의 초기화 동작에 더하여 2회째의 초기화 동작을 행하는 방전 셀에 있어서는, 상술한 바와 같이 앞의 서브필드(도 18에서는, 제 1 SF)의 유지 기간에 유지 방전을 일으킨 방전 셀에서만 미약한 초기화 방전이 발생한다. 그러나, 하강 램프 전압 L7은 전압 (Va+Vset2)보다 높은 전압 (Va+Vset5)까지밖에 하강하지 않기 때문에, 하강 램프 전압 L7을 인가하는 방전 셀에 있어서는, 초기화 방전에 의해 이동하는 전하의 양이, 하강 램프 전압 L4에 의해 초기화 방전을 발생시키는 방전 셀에 비하여 적다. 그 때문에, 하강 램프 전압 L7을 인가하는 방전 셀에는, 하강 램프 전압 L4를 인가하는 방전 셀보다 많은 벽전하가 잔존한다.
제 2 SF의 기입 기간에 있어서는, 제 1 SF의 기입 기간과 같은 구동 파형을 각 전극에 인가한다. 즉, 하강 램프 전압 L4를 인가한 방전 셀에 기입 동작을 행하고, 그 후, 하강 램프 전압 L7을 인가한 방전 셀에 하강 램프 전압 L6에 의한 2회째의 초기화 동작을 행한다. 계속해서, 2회째의 초기화 동작을 행한 방전 셀에 기입 동작을 행한다.
제 2 SF의 유지 기간에 있어서의 동작은, 제 1 SF의 유지 기간과 같은 동작이기 때문에, 설명을 생략한다. 또한, 제 3 SF 이후의 서브필드에서는, 주사 전극 SC1~주사 전극 SCn, 유지 전극 SU1~유지 전극 SUn 및 데이터 전극 D1~데이터 전극 Dm에 대하여, 유지 기간에 있어서의 유지 펄스수가 다른 것 외에는 제 2 SF와 같은 구동 전압 파형을 인가한다.
또, 상술한 구성에 있어서는, 하강 램프 전압 L2에 있어서의 전압 Vset2를, 하강 램프 전압 L4에 있어서의 전압 Vset4(예컨대, 10(V))보다 작은 전압으로 설정하는 것이 바람직하다. 이것은, 전압 (Va+Vset2)를 전압 (Va+Vset4)보다 작은 전압으로 설정하는 것으로, 제 1 SF에서의 초기화 방전, 즉 1필드 기간에 있어서의 최초의 초기화 방전을 확실히 발생시키기 위해서이다.
이상이, 본 실시의 형태에 있어서의 2상 구동을 행할 때에 패널(10)의 각 전극에 인가하는 구동 전압 파형의 개요이다. 다음으로, 2상 구동을 행하는 것으로 얻어지는 효과에 대하여 설명한다.
도 19는 본 발명의 실시의 형태 3에 있어서의 2상 구동을 행할 때에 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)과 기입 동작의 순서의 관계 및 주사 전극 SC1~주사 전극 SCn에 인가하는 구동 전압 파형을 개략적으로 나타내는 도면이다. 또, 도 19에는, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)과 기입 동작의 순서의 관계를 개략적으로 나타내는 특성도(도 19의 위쪽에 나타내는 도면)와, 주사 전극 SC1~주사 전극 SCn에 인가하는 구동 전압 파형을 나타내는 파형도(도 19의 아래쪽에 나타내는 도면)를 하나의 도면으로 하여 나타내고 있다. 이것은, 구동 전압 파형의 변화와 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)의 타이밍 관계를 알기 쉽게 나타내기 위해서이다.
또, 도 19의 위쪽에 나타내는 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)과 기입 동작의 순서의 관계를 개략적으로 나타내는 특성도에 있어서, 가로축은 주사 전극 SC1~주사 전극 SCn의 기입 동작의 순서를 나타내고, 세로축은 각 방전 셀에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 나타낸다.
또한, 도 19의 아래쪽에 나타내는 주사 전극 SC1~주사 전극 SCn에 인가하는 구동 전압 파형을 나타내는 파형도에서는, 제 1 기입 기간의 최초에 기입 동작을 행하는 주사 전극(22)(도 19에 나타내는 예에서는, 주사 전극 SC1)과, 제 2 기입 기간의 최초에 기입 동작을 행하는 주사 전극(22)(도 19에 나타내는 예에서는, 주사 전극 SCn/2+1)과, 제 2 기입 기간의 최후에 기입 동작을 행하는 주사 전극(22)(도 19에 나타내는 예에서는, 주사 전극 SCn)에 인가하는 구동 전압 파형을 나타낸다.
또, 도 19는, 주사 전극 SC1로부터 주사 전극 SCn까지 순서대로 기입 동작함과 아울러 주사 전극 SCn/2의 기입 동작과 주사 전극 SCn/2+1의 기입 동작의 사이에 2회째의 초기화 동작을 행한다고 하는 조건으로 실험을 행하고, 그 검출 결과를 그래프화하여 나타낸 것이다. 또한, 도 19의 특성도는, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)과, 초기화 동작 후의 시간 경과의 관련을 조사하여 그래프화하여 나타낸 도면이며, 주사 펄스 전압 Va를 주사 전극마다 바꾸고 있는 것은 아니다. 또한, 도 19의 특성도에는, 2상 구동에 의한 효과와 비교하기 위해, 1상 구동시에 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 파선으로 나타내고 있다.
본 실시의 형태에 있어서의 2상 구동에서는, 기입 기간의 도중(도 19의 파형도에서는, 주사 전극 SCn/2+1의 기입 동작을 행하기 직전)에, 아직 기입 동작이 이루어지고 있지 않은 방전 셀에 하강 램프 전압 L6에 의한 초기화 방전을 발생시킨다. 이에 의해, 도 19의 특성도에 실선으로 나타내는 바와 같이, 2회째의 초기화 동작을 행하는 방전 셀에 있어서, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을 저감하는 것이 가능해진다. 이 실험에서는, 2상 구동을 행하는 것에 의해, 기입 기간의 최후에 기입 동작을 행하는 방전 셀에 있어서, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)을, 1상 구동을 행한 경우와 비교하여 약 20(V) 저감할 수 있는 것이 확인되었다.
본 발명에서는, 부분 점등률이 높은 영역일수록 초기화 동작으로부터 기입 동작까지의 시간이 짧아지도록, 각 영역을 기입 동작하는 순서를 결정한다. 그 때문에, 각 영역을 기입 동작하는 순서가, 2상 구동을 행할 때와 1상 구동을 행할 때가 다르다. 다음으로 그 구체적인 일례를 설명한다.
도 20은 본 발명의 실시의 형태 3에 있어서의 소정의 화상을 2상 구동으로 표시할 때의 부분 점등률에 따른 주사 순서의 일례(주사 IC의 기입 동작의 순서의 일례)를 나타내는 개략도이다. 또, 도 20에 있어서, 사선으로 나타낸 영역은 비점등셀이 분포되는 영역을 나타내고, 사선이 없는 흰 영역은 점등셀이 분포되는 영역을 나타낸다. 또한, 도 20에는, 각 영역을 알기 쉽게 나타내기 위해, 영역 사이의 경계를 파선으로 나타낸다.
도 20에 나타내는 예에서는, 부분 점등률이 가장 높은 영역이 주사 IC(1)에 접속된 영역(1)이며, 이하, 부분 점등률은, 영역(2), 영역(3), 영역(4), 영역(5), 영역(6), 영역(7), 영역(8), 영역(9), 영역(10), 영역(11), 영역(12)의 차례로 작아지는 것으로 한다.
따라서, 이 화상을 1상 구동으로 표시할 때에는, 각 영역의 기입 동작의 순서는, 영역(1), 영역(2), 영역(3), 영역(4), 영역(5), 영역(6), 영역(7), 영역(8), 영역(9), 영역(10), 영역(11), 영역(12)의 차례가 된다.
그러나, 본 실시의 형태에 있어서의 2상 구동에서는, 예컨대, 도 20에 나타내는 바와 같이, 1회째의 초기화 동작 후에, 가장 부분 점등률이 높은 영역(1)에 기입 동작을 하고, 그 후, 부분 점등률이 높은 영역으로부터 하나 걸러서, 즉, 3번째로 부분 점등률이 높은 영역(3), 5번째로 부분 점등률이 높은 영역(5), 7번째로 부분 점등률이 높은 영역(7), 9번째로 부분 점등률이 높은 영역(9), 11번째로 부분 점등률이 높은 영역(11)의 차례로 기입 동작을 행한다. 그리고, 2회째의 초기화 동작 후, 나머지의 영역을 부분 점등률이 높은 영역으로부터 차례로, 즉, 2번째로 부분 점등률이 높은 영역(2), 4번째로 부분 점등률이 높은 영역(4), 6번째로 부분 점등률이 높은 영역(6), 8번째로 부분 점등률이 높은 영역(8), 10번째로 부분 점등률이 높은 영역(10), 가장 부분 점등률이 낮은 영역(12)의 차례로 기입 동작을 행한다.
이에 의해, 가장 부분 점등률이 높은 영역(1)에 더하여, 2번째로 부분 점등률이 높은 영역(2)도 초기화 동작의 직후에 기입 동작할 수 있다. 또한, 가장 부분 점등률이 낮은 영역(12) 및 2번째로 부분 점등률이 낮은 영역(11)에 있어서의 초기화 동작으로부터 기입 동작까지의 경과 시간을, 1상 구동을 행할 때와 비교하여 실질적으로 반감할 수 있다.
2상 구동에서는, 기입 기간의 도중에 2회째의 초기화 동작을 행한다. 따라서, 예컨대 도 20에 나타내는 바와 같이, 1회째의 초기화 동작 후에, 가장 부분 점등률이 높은 영역으로부터 하나 거르는 순서로 각 영역에 기입 동작을 행하고, 2회째의 초기화 동작 후, 나머지의 영역을 부분 점등률이 높은 영역으로부터 차례로 기입 동작하는 것이 가능해진다. 이에 의해, 부분 점등률이 큰 영역일수록 초기화 동작으로부터 기입 동작까지의 경과 시간이 짧아지도록 기입 동작을 하는 것으로 기입 방전을 안정하게 한다고 하는 실시의 형태 1에 나타낸 효과에 더하여, 초기화 동작으로부터 기입 동작까지의 경과 시간을 짧게 할 수 있는 영역을 1상 구동과 비교하여 늘리는 것이 가능해져, 기입 방전을 더욱 안정하게 발생시키는 것이 가능해진다.
또, 2상 구동을 행할 때의 각 영역의 기입 동작의 순서는, 조금도 도 20에 나타내는 순서에 한정되는 것이 아니다. 본 실시의 형태에서는, 부분 점등률이 가장 큰 영역의 기입 동작을 제 1 초기화 동작의 직후에 행하고, 2번째로 부분 점등률이 큰 영역의 기입 동작을 제 2 초기화 동작의 직후에 행하는 구성을 설명했다. 그러나, 본 발명에 있어서는, 부분 점등률이 큰 영역일수록 초기화 동작으로부터 기입 동작까지의 경과 시간이 짧아지는 순서로 각 영역의 기입 동작을 행하면 된다.
따라서, 각 영역의 부분 점등률이 도 20에 나타내는 순서로 되어 있을 때에는, 도 20에 나타내는 기입 동작의 순서 이외에도, 예컨대, 1회째에 있어서의 초기화 동작 후, 영역(2), 영역(4), 영역(6), 영역(8), 영역(10), 영역(12)의 차례로 기입 동작하고, 계속되는 2회째의 초기화 동작 후, 영역(1), 영역(3), 영역(5), 영역(7), 영역(9), 영역(11)의 차례로 기입 동작하는 구성이라도 좋다. 혹은, 1회째의 초기화 동작 후, 영역(1), 영역(4), 영역(5), 영역(8), 영역(9), 영역(12)의 차례로 기입 동작하고, 계속되는 2회째의 초기화 동작 후, 영역(2), 영역(3), 영역(6), 영역(7), 영역(10), 영역(11)의 차례로 기입 동작하는 구성이라도 좋다.
혹은, 1회째의 초기화 동작 후, 영역(2), 영역(3), 영역(6), 영역(7), 영역(10), 영역(11)의 차례로 기입 동작하고, 계속되는 2회째의 초기화 동작 후, 영역(1), 영역(4), 영역(5), 영역(8), 영역(9), 영역(12)의 차례로 기입 동작하는 구성이라도 좋다.
이러한 순서이더라도, 본 발명에 있어서의 구성, 즉, 부분 점등률이 높은 영역일수록 초기화 동작으로부터 기입 동작까지의 시간이 짧아지도록, 각 영역을 기입 동작하는 순서를 결정한다고 하는 구성을 실현할 수 있다.
또, 전체 서브필드를 2상 구동으로 하는 구성이더라도 좋지만, 2상 구동에서는, 1상 구동과 비교하여, 초기화 동작의 횟수가 늘어나는 만큼 구동 시간이 늘어난다. 따라서, 구동 시간에 여유가 없을 때에는, 예컨대 휘도 가중치가 큰 서브필드에서만 2상 구동을 행하고, 휘도 가중치가 작은 서브필드에서는 1상 구동을 행한다고 하도록, 2상 구동을 행하는 서브필드를 제한하더라도 좋다. 그 때에는, 1상 구동인지, 2상 구동인지에 따라, 알맞게 기입 동작의 순서를 결정하면 된다.
또, 본 실시의 형태에서는, 기입 기간에 2회째의 초기화 동작을 행하는 2상 구동을 예로 들어 설명을 행했지만, 예컨대, 기입 기간에 2회째와 3회째의 초기화 동작을 행하는 3상 구동, 혹은 그 이상의 초기화 동작을 행하는 다상 구동을 행하는 구성이더라도 좋다. 그 때에는, 부분 점등률이 가장 큰 영역의 기입 동작을 하나의 초기화 동작의 직후에 행하고, 2번째로 부분 점등률이 큰 영역의 기입 동작을 다른 하나의 초기화 동작의 직후에 행하고, 3번째로 부분 점등률이 큰 영역의 기입 동작을 또 다른 하나의 초기화 동작의 직후에 행한다고 하도록, 상술한 바와 같은 사고방식에 근거하여 기입 동작의 순서를 설정하는 것으로 한다.
다음으로, 주사 전극 구동 회로(49)에 대하여 설명한다. 도 21은 본 발명의 실시의 형태 3에 있어서의 주사 전극 구동 회로(49)의 회로도이다. 주사 전극 구동 회로(49)는, 유지 펄스를 발생시키는 유지 펄스 발생 회로(52), 초기화 파형을 발생시키는 초기화 파형 발생 회로(51), 주사 펄스를 발생시키는 주사 펄스 발생 회로(56)를 구비하고, 주사 펄스 발생 회로(56)의 각각의 출력은 패널(10)의 주사 전극 SC1~주사 전극 SCn의 각각에 접속되어 있다. 또, 도 21에는, 부의 전압 Va를 이용한 회로(예컨대, 밀러 적분 회로(54))를 동작시키고 있을 때에, 유지 펄스 발생 회로(52) 및 전압 Vr을 이용한 회로(예컨대, 밀러 적분 회로(53))를 전기적으로 분리하기 위해 마련한 스위칭 소자 Q4를 이용한 분리 회로를 나타내고 있다.
유지 펄스 발생 회로(52)는, 실시의 형태 1에 나타낸 유지 펄스 발생 회로(52)와 같은 구성 및 동작이며, 일반적으로 이용되고 있는 전력 회수 회로와 클램프 회로를 구비하고(도시하지 않음), 타이밍 발생 회로(45)로부터 출력되는 제어 신호에 근거하여 내부에 구비한 각 스위칭 소자를 전환하여 유지 펄스를 발생시킨다. 또한, 상승하는 경사 전압을 발생시키기 위한 밀러 적분 회로(도시하지 않음)를 구비하고, 유지 기간의 최후에, 소거 램프 전압 L3을 발생시킨다.
초기화 파형 발생 회로(51)는, 실시의 형태 1에 나타낸 초기화 파형 발생 회로(51)와 같은 구성 및 동작이며, 스위칭 소자 Q1과 콘덴서 C1과 저항 R1을 갖고 주사 펄스 발생 회로(56)의 기준 전위 A를 램프 형상으로 상승시키는 밀러 적분 회로(53), 및, 스위칭 소자 Q2와 콘덴서 C2와 저항 R2를 갖고 주사 펄스 발생 회로(56)의 기준 전위 A를 램프 형상으로 강하시키는 밀러 적분 회로(54)를 구비하고 있다. 그리고, 밀러 적분 회로(53)는 초기화 동작시에 상승하는 경사 전압을 발생시키고, 밀러 적분 회로(54)는 초기화 동작시에 하강하는 경사 전압을 발생시킨다. 또, 도 21에는, 밀러 적분 회로(53)의 입력 단자를 입력 단자 IN1, 밀러 적분 회로(54)의 입력 단자를 입력 단자 IN2로서 나타내고 있다. 또한, 기준 전위 A란, 후술하는 주사 IC(55)의 저전압측의 입력 단자 INa에 접속된 경로에 있어서의 전위이다.
또, 본 실시의 형태에서는, 초기화 파형 발생 회로(51)에, 실용적이고 비교적 구성이 간단한 FET를 이용한 밀러 적분 회로를 채용하고 있지만, 본 실시의 형태는 조금도 이 구성에 한정되는 것이 아니고, 기준 전위 A를 램프 형상으로 상승 또는 강하시킬 수 있는 회로이면 어떠한 회로이더라도 좋다.
주사 펄스 발생 회로(56)는, 주사 전극 SC1~주사 전극 SCn의 각각에 주사 펄스를 출력하는 복수의 주사 IC(55)(본 실시의 형태에서는, 주사 IC(1)~주사 IC(12))와, 기입 기간에 있어서 기준 전위 A를 부의 전압 Va에 접속하기 위한 스위칭 소자 Q5와, 기준 전위 A에 전압 Vscn을 중첩한 전압 Vc를 주사 IC(55)의 고전압측(입력 단자 INb)에 인가하기 위한 다이오드 D31 및 콘덴서 C31과, 2개의 입력 단자에 입력되는 입력 신호의 대소를 비교하는 비교기 CP1 및 비교기 CP2와, 비교기 CP1의 한쪽의 입력 단자에 전압 (Va+Vset2)를 인가하기 위한 스위칭 소자 SW1과, 비교기 CP1의 한쪽의 입력 단자에 전압 (Va+Vset3)을 인가하기 위한 스위칭 소자 SW2와, 비교기 CP1의 한쪽의 입력 단자에 전압 (Va+Vset4)를 인가하기 위한 스위칭 소자 SW3과, 주사 IC(55)(본 실시의 형태에서는, 주사 IC(1)~주사 IC(12))를 제어하기 위한 제어 신호 SID(본 실시의 형태에서는, 제어 신호 SID(1)~제어 신호 SID(12))의 각각과 비교기 CP2의 출력 신호 CPO의 논리합 연산을 행하는 오어게이트 OR(본 실시의 형태에서는, 오어게이트 OR(1)~오어게이트 OR(12))과, 주사 IC(55)(본 실시의 형태에서는, 주사 IC(1)~주사 IC(12))를 제어하기 위한 제어 신호 OC1과 오어게이트 OR(오어게이트OR(1)~오어게이트OR(12))의 출력 신호의 각각과의 논리곱 연산을 행하는 앤드게이트 AG(본 실시의 형태에서는, 앤드게이트 AG(1)~앤드게이트 AG(12))를 구비하고 있다. 또, 비교기 CP1의 다른 쪽의 입력 단자는 기준 전위 A에 접속되어 있다. 또한, 비교기 CP2의 한쪽의 입력 단자는 전압 (Va+Vset5)에, 비교기 CP2의 다른 쪽의 입력 단자는 기준 전위 A에 접속되어 있다. 또한, 오어게이트 OR 및 앤드게이트 AG는 주사 IC(55)와 같은 수(본 실시의 형태에서는, 12개)가 구비되어 있다.
주사 IC(55)는, 저전압측의 입력 단자인 입력 단자 INa와 고전압측의 입력 단자인 입력 단자 INb의 2개의 입력 단자와, 각 주사 전극(22)의 각각에 접속하는 복수의 출력 단자를 갖고, 제어 신호에 근거하여, 2개의 입력 단자에 입력되는 전압 중 하나를 각 출력 단자로부터 출력한다. 그리고, 각 주사 IC(55)(본 실시의 형태에서는, 주사 IC(1)~주사 IC(12))의 각각은, 제어 신호로서, 앤드게이트 AG(본 실시의 형태에서는, 앤드게이트 AG(1)~앤드게이트 AG(12))로부터 출력되는 제어 신호 OC1'(본 실시의 형태에서는, 제어 신호 OC1'(1)~제어 신호 OC1'(12)), 비교기 CP1로부터 출력되는 제어 신호 OC2, 기입 기간에 타이밍 발생 회로(45)로부터 출력되는 주사 개시 신호 SID(본 실시의 형태에서는, 주사 개시 신호 SID(1)~주사 개시 신호 SID(12))를 입력한다. 또, 제어 신호 OC2는 모든 주사 IC(55)에 공통으로 입력하는 제어 신호이다. 또한, 모든 주사 IC(55)에는, 신호 처리 동작의 동기를 취하기 위한 동기 신호인 클록 신호 CLK를 입력한다.
또, 본 실시의 형태에서는, 검출된 부분 점등률에 따라 주사 IC(55)의 기입 동작의 순서를 변경하기 때문에, 그 변경에 따라, 주사 IC(55)에 인가하는 초기화 파형의 파형 형상을 변경하지 않으면 안 된다. 그리고, 본 실시의 형태에서는, 주사 펄스 발생 회로(56)를 도 21에 나타내는 구성으로 함으로써, 주사 IC(55)에 인가하는 초기화 파형의 파형 형상을 임의로 설정할 수 있다. 다음으로, 이 주사 펄스 발생 회로(56)의 동작에 대하여 설명한다.
또, 주사 펄스 발생 회로(56)는, 초기화 기간에는 초기화 파형 발생 회로(51)의 전압 파형을 출력하고, 유지 기간에는 유지 펄스 발생 회로(52)의 전압 파형을 출력하도록, 타이밍 발생 회로(45)에 의해 제어되는 것으로 한다.
우선, 주사 IC(55)의 동작에 대하여 설명한다. 도 22는 본 발명의 실시의 형태 3에 있어서의 제어 신호 OC1', 제어 신호 OC2와 주사 IC(55)의 동작 상태의 대응 관계를 설명하기 위한 도면이다.
도 22에 나타내는 바와 같이, 제어 신호 OC1', 제어 신호 OC2가 함께 하이 레벨(이하, 「Hi」라고 적음)일 때, 주사 IC(55)는, 「All­Hi」의 상태, 즉 주사 IC(55)의 출력 단자의 모두가 고전압측의 입력 단자 INb와 전기적으로 접속된 상태가 된다.
제어 신호 OC1'가 「Hi」, 제어 신호 OC2가 로우 레벨(이하, 「Lo」라고 적음)일 때, 주사 IC(55)는, 「All­Lo」의 상태, 즉 주사 IC(55)의 출력 단자의 모두가 저전압측의 입력 단자 INa와 전기적으로 접속된 상태가 된다. 예컨대, 유지 펄스 발생 회로(52)를 동작시키고 있을 때는, 제어 신호 OC1'를 「Hi」, 제어 신호 OC2를 「Lo」로 하는 것으로 스위칭 소자 QH1~스위칭 소자 QHn이 오프, 스위칭 소자 QL1~스위칭 소자 QLn이 온이 되어, 유지 펄스 발생 회로(52)로부터 출력되는 유지 펄스를, 스위칭 소자 QL1~스위칭 소자 QLn을 경유하여 각 주사 전극 SC1~주사 전극 SCn에 인가할 수 있다.
제어 신호 OC1', 제어 신호 OC2가 함께 「Lo」일 때, 주사 IC(55)는, 출력 단자가 하이 임피던스 상태(이하, 「HiZ」라고 적음)가 된다.
제어 신호 OC1'가 「Lo」, 제어 신호 OC2가 「Hi」일 때, 주사 IC(55)는, 「DATA」 상태, 즉 주사 IC(55)에 입력되는 주사 개시 신호 SID에 근거하여 미리 정해진 일련의 동작을 행하는 상태가 된다.
구체적으로는, 주사 IC(55)에 주사 개시 신호 SID가 입력되면(본 실시의 형태에서는, 주사 개시 신호 SID를 소정의 기간 「Lo」로 하면), 우선 최초에, 주사 IC(55)의 최초의 출력 단자만이 저전압측의 입력 단자 INa와 전기적으로 접속되고, 나머지의 모든 출력 단자는 고전압측의 입력 단자 INb와 전기적으로 접속된다. 그 상태가 소정 시간(예컨대, 1㎲) 계속된 후, 다음으로 주사 IC(55)의 2번째의 출력 단자만이 저전압측의 입력 단자 INa와 전기적으로 접속되고, 나머지의 모든 출력 단자는 고전압측의 입력 단자 INb와 전기적으로 접속된다. 이렇게 하여, 주사 IC(55)의 각 출력 단자가, 순서대로, 소정 시간씩, 저전압측의 입력 단자 INa와 전기적으로 접속되어 간다. 본 실시의 형태에서는, 기입 기간에 주사 IC(55)를 이 동작 상태로 하여 주사 펄스 전압 Va를 순차적으로 발생시켜, 주사 전극 SC1~주사 전극 SCn의 기입 동작을 행한다.
다음으로, 주사 전극 구동 회로(49)의 동작에 대하여 설명한다. 도 23은 본 발명의 실시의 형태 3에 있어서의 주사 전극 구동 회로(49)의 동작의 일례를 설명하기 위한 타이밍 차트이다. 또, 도 23에서는, 전압 Vi1, 전압 Vi3은 전압 Vs와 같은 것으로 하고, 전압 Vi2는 전압 Vr과 같은 것으로 하여 설명한다. 또한, 도 23에는, 1회째의 초기화 동작의 직후, 즉 기입 기간의 최초에 주사 IC(1)에 기입 동작시키고, 이후, 주사 IC(2), 주사 IC(3), 주사 IC(4), 주사 IC(5), 주사 IC(6)의 차례로 기입 동작시키고, 2회째의 초기화 동작의 직후에 주사 IC(7)에 기입 동작시키고, 이후, 주사 IC(8), 주사 IC(9), 주사 IC(10), 주사 IC(11), 주사 IC(12)의 차례로 기입 동작시킬 때의 타이밍 차트를 나타낸다. 단, 도 23에는, 제 1 기입 기간의 최초에 기입 동작을 행하는 주사 전극 SC1에 인가되는 구동 전압 파형과, 2회째의 초기화 동작의 직후, 즉 제 2 기입 기간의 최초에 기입 동작을 행하는 주사 전극 SCn/2+1(예컨대, 주사 전극 SC541)에 인가되는 구동 전압 파형과, 주사 IC(1) 및 주사 IC(7)의 제어에 필요한 각 신호, 즉, 제어 신호 OC1, 제어 신호 OC2, 제어 신호 OC1'(1), 제어 신호 OC1'(7), 비교기 CP2의 출력 신호 CPO, 주사 개시 신호 SID(1), 주사 개시 신호 SID(7)의 각 제어 신호와, 입력 단자 IN1, 입력 단자 IN2에 대한 정전류 공급 상태를 나타낸다.
또, 본 실시의 형태에 있어서, 주사 IC(55)는, 「DATA」 상태일 때에 주사 개시 신호를 소정의 기간(예컨대, 클록 신호 CLK의 1주기분) 「Lo」로 함으로써, 기입 동작을 개시하는 것으로 한다. 또한, 초기화 기간의 전반(상승 램프 전압 L1을 발생시키고 있는 기간) 및 유지 기간은 스위칭 소자 Q4를 온으로 하고, 초기화 기간의 후반(하강 램프 전압 L2를 발생시키고 있는 기간) 및 기입 기간은 스위칭 소자 Q4를 오프로 하는 것으로 한다.
(초기화 기간)
초기화 기간에는, 우선, 제어 신호 OC1 및 제어 신호 SID(1)~제어 신호 SID(12)를 「Hi」로 한다. 동시에, 유지 펄스 발생 회로(52)의 클램프 회로를 동작시켜, 기준 전위 A의 전위를 0(V)으로 한다. 기준 전위 A의 0(V)은, 전압 (Va+Vset2), 전압 (Va+Vset3), 전압 (Va+Vset4)의 어느 전압보다 높기 때문에, 비교기 CP1로부터 출력되는 제어 신호 OC2는 「Lo」가 된다. 또한, 제어 신호 OC1 및 제어 신호 SID(1)~제어 신호 SID(12)는 모두 「Hi」이기 때문에, 앤드게이트 AG(1)~앤드게이트 AG(12)로부터 출력되는 제어 신호 OC1'(1)~제어 신호 OC1'(12)도 「Hi」가 된다. 이에 의해, 모든 주사 IC(55)가 「All-Lo」의 상태가 되고, 기준 전위 A의 0(V)이 주사 IC(55)의 출력 전압이 된다.
다음으로, 시각 t0에, 유지 펄스 발생 회로(52)의 전력 회수 회로를 동작시켜, 기준 전위 A의 전위를 상승시킨다. 그 후, 유지 펄스 발생 회로(52)의 클램프 회로를 동작시켜, 기준 전위 A의 전위를 전압 Vs(본 실시의 형태에서는, 전압 Vi1과 같음)로 한다.
다음으로, 시각 t1에, 상승 램프 전압 L1을 발생시키는 밀러 적분 회로(53)의 입력 단자 IN1을 「Hi」로 한다. 구체적으로는 입력 단자 IN1에, 소정의 정전류를 입력한다. 그러면, 저항 R1로부터 콘덴서 C1을 향하여 일정한 전류가 흘러, 스위칭 소자 Q1의 소스 전압이 램프 형상으로 상승하고, 초기화 파형 발생 회로(51)의 출력 전압도 램프 형상으로 상승하기 시작한다. 그리고 이 전압 상승은, 입력 단자 IN1이 「Hi」인 동안 계속된다.
이 출력 전압이 전압 Vr(본 실시의 형태에서는, 전압 Vi2와 같음)까지 상승하면, 그 후의 시각 t2에, 입력 단자 IN1을 「Lo」로 한다. 구체적으로는 입력 단자 IN1에, 예컨대 0(V)을 인가한다. 입력 단자 IN1을 「Lo」로 하면 기준 전위 A의 전위가 전압 Vs(본 실시의 형태에서는, 전압 Vi3과 같음)까지 저하된다.
또, 이 사이, 제어 신호 OC1, 제어 신호 SID(1)~제어 신호 SID(12)는, 「Hi」로 유지한 채로 한다. 따라서, 앤드게이트 AG로부터 출력되는 제어 신호 OC1'(1)~제어 신호 OC1'(12)도 「Hi」가 된다. 또한, 도시는 하지 않고 있지만, 스위칭 소자 SW2 및 스위칭 소자 SW3을 오프로 하고, 스위칭 소자 SW1을 온으로 하여 전압 (Va+Vset2)를 발생시켜, 비교기 CP1에 있어서, 기준 전위 A, 즉 초기화 파형 발생 회로(51)로부터 출력되는 구동 전압과 전압 (Va+Vset2)가 비교되도록 하여 둔다. 따라서, 이 사이는 기준 전위 A 쪽이 전압 (Va+Vset2)보다 전위가 높기 때문에, 비교기 CP1로부터 출력되는 제어 신호 OC2는 「Lo」가 된다.
즉, 제어 신호 OC1'(1)~제어 신호 OC1'(12)는 「Hi」, 제어 신호 OC2는 「Lo」이기 때문에, 모든 주사 IC(55)는 「All­Lo」의 상태이며, 모든 주사 IC(55)의 출력 단자로부터는 기준 전위 A, 즉, 초기화 파형 발생 회로(51)로부터 출력되는 구동 전압이 그대로 출력된다.
이렇게 하여, 방전 개시 전압 이하가 되는 전압 Vs(본 실시의 형태에서는, 전압 Vi1과 같음)로부터, 방전 개시 전압을 넘는 전압 Vr(본 실시의 형태에서는, 전압 Vi2와 같음)을 향하여 완만히 상승하는 상승 램프 전압 L1을 주사 전극 SC1~주사 전극 SCn에 인가한다.
다음으로, 시각 t3에, 하강 램프 전압을 발생시키는 밀러 적분 회로(54)의 입력 단자 IN2에 소정의 정전류를 입력하여, 입력 단자 IN2를 「Hi」로 한다. 그러면, 저항 R2로부터 콘덴서 C2를 향하여 일정한 전류가 흐르고, 스위칭 소자 Q2의 드레인 전압이 램프 형상으로 하강하여 기준 전위 A의 전위가 램프 형상으로 하강하고, 주사 IC(55)의 출력 전압도 램프 형상으로 하강하기 시작한다.
여기서, 하강 램프 전압 L2를 출력시키고 싶은 주사 IC(55)를 제어하는 제어 신호 SID는 「Hi」로 유지한다. 예컨대, 주사 IC(1)~주사 IC(6)로부터 하강 램프 전압 L2를 출력시키고 싶을 때에는, 제어 신호 SID(1)~제어 신호 SID(6)는 「Hi」로 유지한다. 이에 의해, 제어 신호 OC1'(1)~제어 신호 OC1'(6)는 「Hi」의 상태가 유지된다.
비교기 CP1에서는, 기준 전위 A의 전압, 즉 하강 램프 전압과, 전압 (Va+Vset2)가 비교되고 있고, 비교기 CP1로부터의 출력 신호, 즉 제어 신호 OC2는, 기준 전위 A에서의 하강 램프 전압이 전압 (Va+Vset2) 이하가 되는 시각 t5에 있어서 「Lo」로부터 「Hi」가 된다.
이에 의해, 하강 램프 전압 L2를 출력시키고 싶은 주사 IC(55)(예컨대, 주사 IC(1)~주사 IC(6))를 제어하는 제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(6)) 및 제어 신호 OC2는, 시각 t5에 있어서 함께 「Hi」가 되어, 하강 램프 전압 L2를 출력시키고 싶은 주사 IC(55)를 「All­Hi」 상태로 할 수 있다. 따라서, 하강 램프 전압 L2를 출력시키고 싶은 주사 IC(55)로부터 출력되는 전압은, 시각 t5에, 입력 단자 INb에 입력되는 전압, 즉, 기준 전위 A에 전압 Vscn이 중첩된 전압 Vc가 되고, 그때까지의 전압 강하가 시각 t5에 전압 상승으로 전환된다. 이에 의해, 하강 램프 전압 L2를 출력시키고 싶은 주사 IC(55)로부터 하강 램프 전압 L2를 출력시켜, 예컨대, 주사 전극 SC1~주사 전극 SCn/2에, 최저 전압이 전압 (Va+Vset2)인 하강 램프 전압 L2를 인가할 수 있다.
한편, 하강 램프 전압 L5를 출력시키고 싶은 주사 IC(55)를 제어하는 제어 신호 SID는, 시각 t3 전에 「Hi」로부터 「Lo」로 한다. 예컨대, 주사 IC(7)~주사 IC(12)로부터 하강 램프 전압 L5를 출력시키고 싶을 때에는, 제어 신호 SID(7)~제어 신호 SID(12)를, 시각 t3 전에 「Hi」로부터 「Lo」로 한다. 이에 의해, 오어게이트 OR(7)~오어게이트 OR(12)로부터는, 비교기 CP2로부터 출력되는 신호 CPO가 출력되게 되고, 또한 앤드게이트 AG(7)~앤드게이트 AG(12)로부터는, 신호 CPO가 제어 신호 OC1'(7)~제어 신호 OC1'(12)로서 출력되게 된다.
비교기 CP2에 있어서는, 기준 전위 A와 전압 (Va+Vset5)가 비교되기 때문에, 비교기 CP2로부터 출력되는 신호 CPO는, 기준 전위 A가 전압 (Va+Vset5) 이하가 되는 시각 t4에 「Hi」로부터 「Lo」가 된다.
이에 의해, 하강 램프 전압 L5를 출력시키고 싶은 주사 IC(55)(예컨대, 주사 IC(7)~주사 IC(12))를 제어하는 제어 신호 OC1'(예컨대, 제어 신호 OC1'(7)~제어 신호 OC1'(12))를, 시각 t4에, 「Hi」로부터 「Lo」로 할 수 있다.
즉, 하강 램프 전압 L5를 출력시키고 싶은 주사 IC(55)를 제어하는 제어 신호 OC1' 및 제어 신호 OC2는, 시각 t4에 있어서 함께 「Lo」가 되고, 하강 램프 전압 L5를 출력시키고 싶은 주사 IC(55)를 「HiZ」 상태로 할 수 있다. 따라서, 하강 램프 전압 L5를 출력시키고 싶은 주사 IC(55)의 출력 전압은, 시각 t4 시점의 출력 전압이 그대로 유지된 전압이 되어, 예컨대, 주사 전극 SCn/2+1~주사 전극 SCn에, 최저 전압이 전압 (Va+Vset5)인 하강 램프 전압 L5를 인가할 수 있다.
또, 주사 IC(55)는 「DATA」 상태일 때에만 주사 개시 신호가 유효하게 기능하기 때문에, 초기화 기간에 있어서 주사 개시 신호 SID(7)가 「Lo」가 되어도, 주사 IC(7)~주사 IC(12)의 동작에는 조금도 영향을 주지 않는다.
그리고, 초기화 기간이 종료되는 시각 t6 전에, 입력 단자 IN2에, 예컨대 0(V)을 인가하여, 입력 단자 IN2를 「Lo」로 한다.
이상과 같이 하여, 주사 전극 구동 회로(43)는, 하강 램프 전압 L2를 출력시키고 싶은 주사 IC(55)(예컨대, 주사 IC(1)~주사 IC(6))로부터 전압 Vi3으로부터 전압 (Va+Vset2)를 향하여 하강하는 하강 램프 전압 L2를 출력하고, 1회째의 초기화 동작으로부터 2회째의 초기화 동작까지의 사이에 기입 동작해야 할 주사 전극(22)(예컨대, 주사 전극 SC1~주사 전극 SCn/2)에 하강 램프 전압 L2를 인가한다.
한편, 하강 램프 전압 L5를 출력시키고 싶은 주사 IC(55)(예컨대, 주사 IC(7)~주사 IC(12))로부터는 전압 Vi3으로부터 전압 (Va+Vset5)를 향하여 하강하는 하강 램프 전압 L5를 출력하고, 2회째의 초기화 동작 이후에 기입 동작해야 할 주사 전극(22)(예컨대, 주사 전극 SCn/2+1~주사 전극 SCn)에 하강 램프 전압 L5를 인가한다. 이렇게 해서, 초기화 기간이 종료된다.
(기입 기간)
기입 기간에는, 도시는 하지 않고 있지만, 스위칭 소자 Q5를 온으로 하여, 기준 전위 A를 부의 전압 Va로 유지한다. 또한, 스위칭 소자 SW1 및 스위칭 소자 SW3을 오프로 하고, 스위칭 소자 SW2를 온으로 하여 전압 (Va+Vset3)을 발생시키고, 비교기 CP1에 있어서, 기준 전위 A, 즉 부의 전압 Va와 전압 (Va+Vset3)이 비교되도록 하여 둔다. 따라서, 이 사이는 기준 전위 A 쪽이 전압 (Va+Vset3)보다 전위가 낮기 때문에, 비교기 CP1로부터 출력되는 제어 신호 OC2는 「Hi」가 된다.
또한, 시각 t6에 제어 신호 OC1을 「Lo」로 한다. 따라서, 앤드게이트 AG(예컨대, 앤드게이트 AG(1)~앤드게이트 AG(12))로부터 출력되는 제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(12))도 「Lo」가 된다. 이에 의해, 모든 주사 IC(55)는 「DATA」 상태가 되어, 주사 개시 신호에 의해 기입 동작을 개시하는 상태가 된다.
제 1 기입 기간에는, 우선, 1회째의 초기화 동작으로부터 2회째의 초기화 동작까지의 사이에 기입 동작하는 주사 전극(22)(예컨대, 주사 전극 SC1~주사 전극 SCn/2)에 대하여 순차적으로 주사 펄스를 인가한다. 예컨대, 1회째의 초기화 동작 후, 주사 IC(1), 주사 IC(2), 주사 IC(3), 주사 IC(4), 주사 IC(5), 주사 IC(6)의 차례로 기입 동작시킬 때에는, 제 1 기입 기간 개시 직후의 시각 t7에 있어서 주사 개시 신호 SID(1)를 소정의 기간(예컨대, 클록 신호 CLK의 1주기분) 「Lo」로 한다. 이에 의해, 주사 IC(1)는 기입 동작을 개시하여, 주사 IC(1)에 접속된 주사 전극(22)에(이 경우는, 주사 전극 SC1로부터) 순차적으로 주사 펄스가 인가된다.
다음으로, 주사 IC(1)에 접속된 모든 주사 전극(22)의 기입 동작이 종료되는 타이밍에 주사 개시 신호 SID(2)를 소정의 기간(예컨대, 클록 신호 CLK의 1주기분) 「Lo」로 한다. 이에 의해, 주사 IC(2)는 기입 동작을 개시한다. 이후, 마찬가지로, 주사 개시 신호 SID(3)~주사 개시 신호 SID(6)를, 소정의 기간 「Lo」로 하여 간다. 이렇게 해서, 주사 IC(1)~주사 IC(6)에 순차적으로 기입 동작시켜, 주사 전극 SC1~주사 전극 SCn/2에 주사 펄스를 인가한다.
다음으로, 시각 t8에, 제어 신호 OC1을 「Hi」로 한다. 주사 개시 신호 SID(예컨대, 주사 개시 신호 SID(1)~주사 개시 신호 SID(12))는 「Hi」로 유지되기 때문에, 앤드게이트 AG로부터 출력되는 제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(12))도 「Hi」가 된다. 또한, 도시는 하지 않고 있지만, 시각 t8에 스위칭 소자 Q5를 오프로 하고, 또한, 유지 펄스 발생 회로(52)의 클램프 회로를 동작시켜, 기준 전위 A를 0(V)으로 한다.
이에 의해, 기준 전위 A 쪽이 전압 (Va+Vset2)보다 전위가 높아지기 때문에, 비교기 CP1로부터 출력되는 제어 신호 OC2는 「Lo」가 된다. 즉, 제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(12))가 「Hi」, 제어 신호 OC2가 「Lo」가 되고, 모든 주사 IC(55)는 「All­Lo」 상태가 되어, 모든 주사 IC(55)의 출력 단자로부터는 기준 전위 A(본 실시의 형태에서는, 0(V))가 출력된다.
그 후의 시각 t9에, 하강 램프 전압을 발생시키는 밀러 적분 회로(54)의 입력 단자 IN2에 소정의 정전류를 입력하여, 입력 단자 IN2를 「Hi」로 한다. 이에 의해, 스위칭 소자 Q2의 드레인 전압이 램프 형상으로 하강하여 기준 전위 A의 전위가 램프 형상으로 하강하고, 주사 IC(55)의 출력 전압도 램프 형상으로 하강하기 시작한다.
비교기 CP1에서는, 이 기준 전위 A에서의 하강 램프 전압과 전압 (Va+Vset3)이 비교되고 있고, 비교기 CP1로부터 출력되는 제어 신호 OC2는, 기준 전위 A에서의 하강 램프 전압이 전압 (Va+Vset3) 이하가 되는 시각 t10에 있어서 「Lo」로부터 「Hi」가 된다. 이에 의해, 제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(12)), 제어 신호 OC2는 함께 「Hi」가 되고 모든 주사 IC(55)는 「All­Hi」 상태가 되고, 주사 IC(55)의 입력 단자 INb에 입력되는 전압, 즉, 기준 전위 A에 전압 Vscn이 중첩된 전압 Vc가 주사 IC(55)의 출력 전압이 된다. 이에 의해, 주사 전극 SC1~주사 전극 SCn에 인가되는 하강 램프 전압은 최저 전압이 전압 (Va+Vset3)인 하강 램프 전압 L6이(로) 된다.
그리고, 하강 램프 전압 L6을 발생시킨 후의 시각 t11에, 입력 단자 IN2를 「Lo」로 한다. 이상과 같이 하여, 주사 전극 구동 회로(43)는, 하강 램프 전압 L6을 발생시키고, 아직 기입 동작이 이루어지고 있지 않은 주사 전극(22)(예컨대, 주사 전극 SCn/2+1~주사 전극 SCn)에 대한 기입 동작을 개시하기 전에, 하강 램프 전압 L5를 인가한 방전 셀에 2회째의 초기화 방전을 발생시킨다.
또한, 시각 t11에는, 도시는 하지 않고 있지만, 스위칭 소자 Q5를 온으로 하여 기준 전위 A를 부의 전압 Va로 유지한다. 또한, 스위칭 소자 SW1 및 스위칭 소자 SW2를 오프로 하고, 스위칭 소자 SW3을 온으로 하여 전압 (Va+Vset4)를 발생시키고, 비교기 CP1에 있어서, 기준 전위 A, 즉 부의 전압 Va와 전압 (Va+Vset4)가 비교되도록 하여 둔다. 따라서, 이 사이는 기준 전위 A 쪽이 전압 (Va+Vset4)보다 전위가 낮기 때문에, 비교기 CP1로부터 출력되는 제어 신호 OC2는 「Hi」가 된다.
또한, 시각 t11에는 제어 신호 OC1을 「Hi」로부터 「Lo」로 한다. 따라서, 앤드게이트 AG(예컨대, 앤드게이트 AG(1)~앤드게이트 AG(12))로부터 출력되는 제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(12))도 「Lo」가 된다. 이에 의해, 모든 주사 IC(55)는 「DATA」 상태가 되어, 주사 개시 신호 SID에 의해 기입 동작을 개시하는 상태가 된다.
제 2 기입 기간에는, 아직 기입 동작이 이루어지고 있지 않은 주사 전극(22)(예컨대, 주사 전극 SCn/2+1~주사 전극 SCn)에 대하여 순차적으로 주사 펄스를 인가한다. 예컨대, 2회째의 초기화 동작 후, 주사 IC(7), 주사 IC(8), 주사 IC(9), 주사 IC(10), 주사 IC(11), 주사 IC(12)의 차례로 기입 동작시킬 때에는, 제 2 기입 기간 개시 직후의 시각 t12에 있어서 주사 개시 신호 SID(7)를 소정의 기간(예컨대, 클록 신호 CLK의 1주기분) 「Lo」로 한다. 이에 의해, 주사 IC(7)는 기입 동작을 개시하여, 주사 IC(7)에 접속된 주사 전극(22)에(이 경우는, 주사 전극 SCn/2+1로부터) 순차적으로 주사 펄스가 인가된다.
다음으로, 주사 IC(7)에 접속된 모든 주사 전극(22)의 기입 동작이 종료되는 타이밍에 주사 개시 신호 SID(8)를 소정의 기간(예컨대, 클록 신호 CLK의 1주기분) 「Lo」로 한다. 이에 의해, 주사 IC(8)는 기입 동작을 개시한다. 이후, 마찬가지로, 주사 개시 신호 SID(9)~주사 개시 신호 SID(12)를, 소정의 기간 「Lo」로 하여 간다. 이렇게 해서, 주사 IC(7)~주사 IC(12)에 순차적으로 기입 동작시켜, 주사 전극 SCn/2+1~주사 전극 SCn에 주사 펄스를 인가한다.
(유지 기간)
그리고, 모든 주사 전극(22)에 대한 기입 동작이 종료되어 기입 기간이 종료된 후의 시각 t13에, 제어 신호 OC1을 「Hi」로 한다. 주사 개시 신호 SID(예컨대, 주사 개시 신호 SID(1)~주사 개시 신호 SID(12))는 「Hi」로 유지되기 때문에, 앤드게이트 AG로부터 출력되는 제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(12))도 「Hi」가 된다.
또한, 도시는 하지 않고 있지만, 시각 t13에 스위칭 소자 Q5를 오프로 하고, 또한, 유지 펄스 발생 회로(52)의 클램프 회로를 동작시켜, 기준 전위 A를 0(V)으로 한다.
이에 의해, 기준 전위 A 쪽이 전압 (Va+Vset4)보다 전위가 높아지기 때문에, 비교기 CP1로부터 출력되는 제어 신호 OC2는, 시각 t13에 「Hi」로부터 「Lo」가 된다. 즉, 제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(12))가 「Hi」, 제어 신호 OC2가 「Lo」이기 때문에, 모든 주사 IC(55)는 「All­Lo」 상태가 되어, 주사 IC(55)의 출력 단자로부터는 기준 전위 A(본 실시의 형태에서는, 0(V))가 출력된다.
계속해서, 상세한 것은 생략하지만 유지 펄스 발생 회로(52)의 전력 회수 회로 및 글램프 회로를 교대로 동작시켜, 미리 정해진 횟수의 유지 펄스를 발생시킨다. 그리고, 유지 기간의 최후에, 소거 램프 전압 L3을 발생시킨다. 이렇게 해서, 유지 기간이 종료된다.
(초기화 기간)
계속되는 초기화 기간에는, 도시는 하지 않고 있지만, 스위칭 소자 Q5는 오프로 유지한 채로, 스위칭 소자 SW3을 온으로 하여 전압 (Va+Vset4)를 발생시키고, 비교기 CP1에 있어서, 기준 전위 A(본 실시의 형태에서는, 0(V))와 전압 (Va+Vset4)가 비교되도록 하여 둔다. 기준 전위 A 쪽이 전압 (Va+Vset4)보다 전위가 높기 때문에, 비교기 CP1로부터 출력되는 제어 신호 OC2는, 유지 기간에 계속해서 「Lo」이다. 또한, 제어 신호 OC1도 유지 기간에 계속해서 「Hi」로 유지되도록 하여 놓는다.
제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(12))가 「Hi」, 제어 신호 OC2가 「Lo」이기 때문에, 모든 주사 IC(55)는 「All­Lo」 상태이며, 모든 주사 IC(55)의 출력 단자로부터는 기준 전위 A, 즉, 초기화 파형 발생 회로(51)로부터 출력되는 구동 전압이 그대로 출력된다.
그리고, 시각 t14에, 하강 램프 전압을 발생시키는 밀러 적분 회로(54)의 입력 단자 IN2에 소정의 정전류를 입력하여, 입력 단자 IN2를 「Hi」로 한다. 이에 의해, 스위칭 소자 Q2의 드레인 전압이 램프 형상으로 하강하고 기준 전위 A의 전위가 램프 형상으로 하강하고, 주사 IC(55)의 출력 전압도 램프 형상으로 하강하기 시작한다.
여기서, 하강 램프 전압 L4를 출력시키고 싶은 주사 IC(55)를 제어하는 제어 신호 SID는, 하강 램프 전압 L2를 발생시킬 때와 마찬가지로, 「Hi」로 유지한다. 예컨대, 주사 IC(1)~주사 IC(6)로부터 하강 램프 전압 L4를 출력시키고 싶을 때에는, 제어 신호 SID(1)~제어 신호 SID(6)는 「Hi」로 유지한다. 이에 의해, 제어 신호 OC1'(1)~제어 신호 OC1'(6)는 「Hi」의 상태가 유지된다.
비교기 CP1에서는, 기준 전위 A의 전압, 즉 하강 램프 전압과, 전압 (Va+Vset4)가 비교되고 있고, 비교기 CP1로부터 출력되는 제어 신호 OC2는, 기준 전위 A에서의 하강 램프 전압이 전압 (Va+Vset4) 이하가 되는 시각 t16에 있어서 「Lo」로부터 「Hi」가 된다.
이에 의해, 하강 램프 전압 L4를 출력시키고 싶은 주사 IC(55)(예컨대, 주사 IC(1)~주사 IC(6))를 제어하는 제어 신호 OC1'(예컨대, 제어 신호 OC1'(1)~제어 신호 OC1'(6)) 및 제어 신호 OC2는, 시각 t16에 있어서 함께 「Hi」가 되어, 하강 램프 전압 L4를 출력시키고 싶은 주사 IC(55)를 「All­Hi」 상태로 할 수 있다. 따라서, 하강 램프 전압 L4를 출력시키고 싶은 주사 IC(55)로부터 출력되는 전압은, 시각 t16에, 입력 단자 INb에 입력되는 전압, 즉, 기준 전위 A에 전압 Vscn이 중첩된 전압 Vc가 되고, 그때까지의 전압 강하가 시각 t16에 전압 상승으로 전환된다. 이에 의해, 하강 램프 전압 L4를 출력시키고 싶은 주사 IC(55)로부터 하강 램프 전압 L4를 출력시켜, 예컨대, 주사 전극 SC1~주사 전극 SCn/2에, 최저 전압이 전압 (Va+Vset4)인 하강 램프 전압 L4를 인가할 수 있다.
한편, 하강 램프 전압 L7을 출력시키고 싶은 주사 IC(55)를 제어하는 제어 신호 SID는, 하강 램프 전압 L5를 발생시킬 때와 마찬가지로, 시각 t14 전에 「Hi」로부터 「Lo」로 한다. 예컨대, 주사 IC(7)~주사 IC(12)로부터 하강 램프 전압 L7을 출력시키고 싶을 때에는, 제어 신호 SID(7)~제어 신호 SID(12)를, 시각 t14 전에 「Hi」로부터 「Lo」로 한다. 이에 의해, 오어게이트 OR(7)~오어게이트 OR(12)로부터는, 비교기 CP2로부터 출력되는 신호 CPO가 출력되게 되고, 앤드게이트 AG(7)~앤드게이트 AG(12)로부터는, 신호 CPO가 제어 신호 OC1'(7)~제어 신호 OC1'(12)로서 출력되게 된다.
비교기 CP2에 있어서는, 기준 전위 A와 전압 (Va+Vset5)가 비교되기 때문에, 비교기 CP2로부터 출력되는 신호 CPO는, 기준 전위 A가 전압 (Va+Vset5) 이하가 되는 시각 t15에 「Hi」로부터 「Lo」가 된다.
이에 의해, 하강 램프 전압 L7을 출력시키고 싶은 주사 IC(55)(예컨대, 주사 IC(7)~주사 IC(12))를 제어하는 제어 신호 OC1'(예컨대, 제어 신호 OC1'(7)~제어 신호 OC1'(12))를, 시각 t15에, 「Hi」로부터 「Lo」로 할 수 있다.
즉, 하강 램프 전압 L7을 출력시키고 싶은 주사 IC(55)를 제어하는 제어 신호 OC1' 및 제어 신호 OC2는, 시각 t15에 있어서 함께 「Lo」가 되고, 하강 램프 전압 L7을 출력시키고 싶은 주사 IC(55)를 「HiZ」 상태로 할 수 있다. 따라서, 하강 램프 전압 L7을 출력시키고 싶은 주사 IC(55)의 출력 전압은, 시각 t15 시점의 출력 전압이 그대로 유지된 전압이 되어, 예컨대, 주사 전극 SCn/2+1~주사 전극 SCn에, 최저 전압이 전압 (Va+Vset5)인 하강 램프 전압 L7을 인가할 수 있다.
그리고, 초기화 기간이 종료되는 시각 t17 전에, 입력 단자 IN2에, 예컨대 0(V)을 인가하여, 입력 단자 IN2를 「Lo」로 한다.
이상과 같이 하여, 주사 전극 구동 회로(43)는, 하강 램프 전압 L4를 출력시키고 싶은 주사 IC(55)(예컨대, 주사 IC(1)~주사 IC(6))로부터 전압 Vi3으로부터 전압 (Va+Vset4)를 향하여 하강하는 하강 램프 전압 L4를 출력하고, 1회째의 초기화 동작으로부터 2회째의 초기화 동작까지의 사이에 기입 동작해야 할 주사 전극(22)(예컨대, 주사 전극 SC1~주사 전극 SCn/2)에 하강 램프 전압 L4를 인가한다.
한편, 하강 램프 전압 L7을 출력시키고 싶은 주사 IC(55)(예컨대, 주사 IC(7)~주사 IC(12))로부터는 전압 Vi3으로부터 전압 (Va+Vset5)를 향하여 하강하는 하강 램프 전압 L7을 출력하고, 2회째의 초기화 동작 이후에 기입 동작해야 할 주사 전극(22)(예컨대, 주사 전극 SCn/2+1~주사 전극 SCn)에 하강 램프 전압 L7을 인가한다. 이렇게 해서, 초기화 기간이 종료된다.
계속되는 기입 기간, 유지 기간, 및 그 이후의 각 동작은, 상술한 동작과 같다.
또, 상술한 타이밍 차트는 단순한 한 동작예를 나타낸 것에 불과하다. 본 실시의 형태에 있어서는, 검출된 부분 점등률에 따라 기입 기간에 있어서의 주사 IC(55)의 기입 동작의 순서를 변경하기 때문에, 그 변경에 따라, 하강 램프 전압 L2(또는, 하강 램프 전압 L4)를 출력하는 주사 IC(55)와, 하강 램프 전압 L5(또는, 하강 램프 전압 L7)를 출력하는 주사 IC(55)를 변경하는 것으로 한다.
예컨대, 도 20에 나타내는 예에서는, 1회째의 초기화 동작 후, 영역(1), 영역(3), 영역(5), 영역(7), 영역(9), 영역(11)의 차례로 기입 동작을 행하고, 계속되는 2회째의 초기화 동작 후, 영역(2), 영역(4), 영역(6), 영역(8), 영역(10), 영역(12)의 차례로 기입 동작한다. 그 때문에, 초기화 기간에 있어서는, 주사 IC(1), 주사 IC(3), 주사 IC(5), 주사 IC(7), 주사 IC(9), 주사 IC(11)에는 하강 램프 전압 L2(또는, 하강 램프 전압 L4)를 인가하고, 주사 IC(2), 주사 IC(4), 주사 IC(6), 주사 IC(8), 주사 IC(10), 주사 IC(12)에는 하강 램프 전압 L5(또는, 하강 램프 전압 L7)를 인가한다. 주사 IC(1), 주사 IC(3), 주사 IC(5), 주사 IC(7), 주사 IC(9), 주사 IC(11)에 인가하는 하강 램프 전압을 하강 램프 전압 L2(또는, 하강 램프 전압 L4)로 하기 위해서는, 초기화 기간의 사이, 주사 개시 신호 SID(1), 주사 개시 신호 SID(3), 주사 개시 신호 SID(5), 주사 개시 신호 SID(7), 주사 개시 신호 SID(9), 주사 개시 신호 SID(11)를 「Hi」로 유지하고, 주사 IC(2), 주사 IC(4), 주사 IC(6), 주사 IC(8), 주사 IC(10), 주사 IC(12)에 인가하는 하강 램프 전압을 하강 램프 전압 L5(또는, 하강 램프 전압 L7)로 하기 위해서는, 시각 t3 전(또는, 시각 t14 전)에, 주사 개시 신호 SID(2), 주사 개시 신호 SID(4), 주사 개시 신호 SID(6), 주사 개시 신호 SID(8), 주사 개시 신호 SID(10), 주사 개시 신호 SID(12)를 「Hi」로부터 「Lo」로 하면 된다.
그리고, 제 1 기입 기간에 있어서는, 주사 IC(1), 주사 IC(3), 주사 IC(5), 주사 IC(7), 주사 IC(9), 주사 IC(11)의 차례로 기입 동작하도록 각 주사 개시 신호 SID를 발생시키고, 2회째의 초기화 동작 후의 제 2 기입 기간에 있어서는, 주사 IC(2), 주사 IC(4), 주사 IC(6), 주사 IC(8), 주사 IC(10), 주사 IC(12)의 차례로 기입 동작하도록 각 주사 개시 신호 SID를 발생시키면 된다.
이상 나타낸 바와 같이, 본 실시의 형태에 의하면, 초기화 동작을 복수회 행하는 것으로 초기화 동작으로부터 기입 동작까지의 경과 시간을 짧게 할 수 있는 영역을 늘릴 수 있고, 또한, 부분 점등률이 높은 영역일수록 초기화 동작으로부터 기입 동작까지의 경과 시간을 짧게 하여 기입 동작을 행할 수 있기 때문에, 대화면화, 고휘도화, 고해상도화된 패널에 있어서도, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)이 증대하는 것을 방지하여 안정한 기입 방전을 발생시키는 것이 가능해진다.
또, 본 발명에 있어서는, 실시의 형태 2에 나타낸 구성과 실시의 형태 3에 나타낸 구성을 조합한 구성을 실시하는 것도 가능하다. 즉, 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 이상인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 이상인 서브필드에 있어서는, 실시의 형태 3에 나타낸 바와 같이, 초기화 동작을 복수회 행하고, 또한, 부분 점등률이 높은 영역일수록 초기화 동작으로부터 기입 동작까지의 경과 시간이 짧아지는 순서로 각 영역에 기입 동작한다. 또한, 실시의 형태 2에 나타낸 바와 같이 1필드에서 차지하는 휘도 가중치의 비율이 소정의 비율 미만인 서브필드, 또는 유지 기간에 있어서의 유지 펄스의 발생수가 소정의 수 미만인 서브필드에 있어서는, 미리 정한 순서로 기입 동작을 행하는 구성으로 한다. 이에 의해, 패널(10)의 화상 표시면에서의 기입 방전에 근거한 휘도 변화를 매끄럽게 하여, 화상 표시 품질을 더욱 높이는 것이 가능해진다.
또, 본 발명에 있어서의 실시의 형태는, 주사 전극(22)과 주사 전극(22)이 이웃하고, 유지 전극(23)과 유지 전극(23)이 이웃하는 전극 구조, 즉 전면판(21)에 마련되는 전극의 배열이, 「… 주사 전극(22), 주사 전극(22), 유지 전극(23), 유지 전극(23), 주사 전극(22), 주사 전극(22), …」이 되는 전극 구조의 패널에 있어서도, 유효하다.
또, 본 발명의 실시의 형태에서는, 소거 램프 전압 L3을 주사 전극 SC1~주사 전극 SCn에 인가하는 구성을 설명했지만, 소거 램프 전압 L3을 유지 전극 SU1~유지 전극 SUn에 인가하는 구성으로 할 수도 있다. 혹은, 소거 램프 전압 L3이 아닌, 이른바 세폭 소거 펄스에 의해 소거 방전을 발생시키는 구성으로 하더라도 좋다.
또, 본 발명의 실시의 형태에 있어서 나타낸 구체적인 수치는, 50인치, 표시 전극쌍(24)의 수가 1080쌍인 패널(10)의 특성에 근거하여 설정한 것으로서, 단지 실시의 형태에 있어서의 일례를 나타낸 것에 불과하다. 본 발명은 이들의 수치에 조금도 한정되는 것이 아니고, 각 수치는 패널(10)의 특성이나 플라즈마 디스플레이 장치(1)의 사양 등에 맞춰 알맞게 설정하는 것이 바람직하다. 또한, 이들의 각 수치는, 상술한 효과를 얻을 수 있는 범위에서의 격차를 허용하는 것으로 한다. 또한, 서브필드의 수나 각 서브필드의 휘도 가중치 등도 본 발명의 실시의 형태에 나타낸 값에 한정되는 것이 아니고, 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이더라도 좋다.
(산업상이용가능성)
본 발명은, 대화면화, 고해상도화된 패널에 있어서도, 안정한 기입 방전을 발생시키기 위해 필요한 주사 펄스 전압(진폭)이 증대하는 것을 방지하여 안정한 기입 방전을 발생시켜, 높은 화상 표시 품질을 실현할 수 있기 때문에, 플라즈마 디스플레이 장치 및 패널의 구동 방법으로서 유용하다.
1, 2 : 플라즈마 디스플레이 장치
10 : 패널
21 : 전면판
22 : 주사 전극
23 : 유지 전극
24 : 표시 전극쌍
25, 33 : 유전체층
26 : 보호층
31 : 배면판
32 : 데이터 전극
34 : 격벽
35 : 형광체층
41 : 화상 신호 처리 회로
42 : 데이터 전극 구동 회로
43, 49 : 주사 전극 구동 회로
44 : 유지 전극 구동 회로
45, 46 : 타이밍 발생 회로
47 : 부분 점등률 검출 회로
48 : 점등률 비교 회로
50, 56 : 주사 펄스 발생 회로
51 : 초기화 파형 발생 회로
52 : 유지 펄스 발생 회로
53, 54 : 밀러 적분 회로
55 : 주사 IC
60 : 주사 IC 전환 회로
61 : SID 발생 회로
62, 65 : FF(플립플롭 회로)
63 : 지연 회로
64, 66 : 앤드게이트
72 : 스위치
CP1, CP2 : 비교기
Q1, Q2, Q4, Q5, QH1~QHn, QL1~QLn, SW1, SW2, SW3 : 스위칭 소자
R1, R2 : 저항
C1, C2, C31 : 콘덴서
D31 : 다이오드
OR : 오어게이트
AG : 앤드게이트

Claims (6)

  1. 초기화 기간과 기입 기간과 유지 기간을 갖는 서브필드를 1필드 내에 복수 마련하고, 서브필드마다 휘도 가중치를 설정함과 아울러 상기 유지 기간에 휘도 가중치에 따른 수의 유지 펄스를 발생시켜 계조 표시하는 서브필드법으로 구동하고, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널과,
    상기 기입 기간에, 상기 주사 전극에 주사 펄스를 인가하여 기입 동작을 행하는 주사 전극 구동 회로와,
    상기 플라즈마 디스플레이 패널의 표시 영역을 복수의 영역으로 나누고, 상기 영역마다, 전체 방전 셀의 수에 대한 점등시켜야 할 방전 셀의 수의 비율을 부분 점등률로서 각각의 서브필드마다 검출하는 부분 점등률 검출 회로
    를 구비하고,
    상기 주사 전극 구동 회로는, 상기 초기화 기간에 제 1 초기화 동작을 행함과 아울러, 상기 기입 기간에 제 2 초기화 동작을 행하고, 상기 부분 점등률 검출 회로에서 검출된 상기 부분 점등률이 가장 큰 영역의 상기 기입 동작을 상기 제 1 초기화 동작의 직후에 행하고, 2번째로 상기 부분 점등률이 큰 영역의 상기 기입 동작을 상기 제 2 초기화 동작의 직후에 행하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 초기화 기간과 기입 기간과 유지 기간을 갖는 서브필드를 1필드 내에 복수 마련하고, 서브필드마다 휘도 가중치를 설정함과 아울러 상기 유지 기간에 휘도 가중치에 따른 수의 유지 펄스를 발생시켜 계조 표시하는 서브필드법으로 구동하고, 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널과,
    상기 기입 기간에, 상기 주사 전극에 주사 펄스를 인가하여 기입 동작을 행하는 주사 전극 구동 회로와,
    상기 플라즈마 디스플레이 패널의 표시 영역을 복수의 영역으로 나누고, 상기 영역마다, 전체 방전 셀의 수에 대한 점등시켜야 할 방전 셀의 수의 비율을 부분 점등률로서 각각의 서브필드마다 검출하는 부분 점등률 검출 회로
    를 구비하고,
    상기 주사 전극 구동 회로는, 상기 초기화 기간에 제 1 초기화 동작을 행함과 아울러, 상기 기입 기간에 제 2 초기화 동작을 행하고, 상기 부분 점등률 검출 회로에서 검출된 상기 부분 점등률이 가장 큰 영역의 상기 기입 동작을 상기 제 2 초기화 동작의 직후에 행하고, 2번째로 상기 부분 점등률이 큰 영역의 상기 기입 동작을 상기 제 1 초기화 동작의 직후에 행하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.

  3. 제 1 항 또는 제 2 항에 있어서,
    상기 주사 전극 구동 회로는, 상기 부분 점등률 검출 회로에서 검출된 상기 부분 점등률의 크기가 3번째 이후인 영역은, 상기 부분 점등률이 큰 영역일수록 초기화 동작으로부터 상기 기입 동작까지의 경과 시간이 짧아지는 순서로 상기 영역의 상기 기입 동작을 행하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 주사 전극 구동 회로는, 복수의 상기 주사 전극에 대하여 상기 기입 동작을 행할 수 있는 주사 IC를 복수 갖고,
    상기 부분 점등률 검출 회로는, 하나의 상기 주사 IC에 접속된 복수의 상기 주사 전극으로 구성되는 영역을 하나의 상기 영역으로 하는 것
    을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널을, 초기화 기간과 기입 기간과 유지 기간을 갖는 서브필드를 1필드 내에 복수 마련하고, 서브필드마다 휘도 가중치를 마련함과 아울러, 상기 기입 기간에 있어서는 상기 주사 전극에 주사 펄스를 인가하여 기입 동작을 행하고, 상기 유지 기간에 있어서는 휘도 가중치에 따른 수의 유지 펄스를 발생시켜 계조 표시하는 서브필드법으로 구동하는 플라즈마 디스플레이 패널의 구동 방법으로서,
    상기 초기화 기간에 제 1 초기화 동작을 행함과 아울러, 상기 기입 기간에 제 2 초기화 동작을 행하고,
    상기 플라즈마 디스플레이 패널의 표시 영역을 복수의 영역으로 나누고, 상기 영역마다, 전체 방전 셀의 수에 대한 점등시켜야 할 방전 셀의 수의 비율을 부분 점등률로서 각각의 서브필드마다 검출하고,
    검출된 상기 부분 점등률이 가장 큰 영역의 상기 기입 동작을 상기 제 1 초기화 동작의 직후에 행하고, 2번째로 상기 부분 점등률이 큰 영역의 상기 기입 동작을 상기 제 2 초기화 동작의 직후에 행하는 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  6. 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍을 갖는 방전 셀을 복수 구비한 플라즈마 디스플레이 패널을, 초기화 기간과 기입 기간과 유지 기간을 갖는 서브필드를 1필드 내에 복수 마련하고, 서브필드마다 휘도 가중치를 마련함과 아울러, 상기 기입 기간에 있어서는 상기 주사 전극에 주사 펄스를 인가하여 기입 동작을 행하고, 상기 유지 기간에 있어서는 휘도 가중치에 따른 수의 유지 펄스를 발생시켜 계조 표시하는 서브필드법으로 구동하는 플라즈마 디스플레이 패널의 구동 방법으로서,
    상기 초기화 기간에 제 1 초기화 동작을 행함과 아울러, 상기 기입 기간에 제 2 초기화 동작을 행하고,
    상기 플라즈마 디스플레이 패널의 표시 영역을 복수의 영역으로 나누고, 상기 영역마다, 전체 방전 셀의 수에 대한 점등시켜야 할 방전 셀의 수의 비율을 부분 점등률로서 각각의 서브필드마다 검출하고,
    검출된 상기 부분 점등률이 가장 큰 영역의 상기 기입 동작을 상기 제 2 초기화 동작의 직후에 행하고, 2번째로 상기 부분 점등률이 큰 영역의 상기 기입 동작을 상기 제 1 초기화 동작의 직후에 행하는 것
    을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
KR1020117005614A 2008-09-11 2009-06-03 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법 KR20110033957A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-233193 2008-09-11
JP2008233193 2008-09-11
JPJP-P-2008-262519 2008-10-09
JP2008262519 2008-10-09

Publications (1)

Publication Number Publication Date
KR20110033957A true KR20110033957A (ko) 2011-04-01

Family

ID=42004931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117005614A KR20110033957A (ko) 2008-09-11 2009-06-03 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법

Country Status (5)

Country Link
US (1) US20110157138A1 (ko)
JP (1) JPWO2010029665A1 (ko)
KR (1) KR20110033957A (ko)
CN (1) CN102150194A (ko)
WO (1) WO2010029665A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120094119A (ko) * 2010-01-12 2012-08-23 파나소닉 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
TWI526121B (zh) * 2013-08-30 2016-03-11 隆達電子股份有限公司 可隨時間自動調整之照明裝置
JP6476572B2 (ja) * 2014-03-27 2019-03-06 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064039A (ja) * 1992-06-19 1994-01-14 Fujitsu Ltd Ａｃ型プラズマディスプレイパネル及びその駆動回路
US7355567B2 (en) * 2003-12-04 2008-04-08 Pioneer Corporation Plasma display panel driving method, plasma display panel driver circuit, and plasma display device
JP4029841B2 (ja) * 2004-01-14 2008-01-09 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
JP3988728B2 (ja) * 2004-01-28 2007-10-10 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
KR100560502B1 (ko) * 2004-10-11 2006-03-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP4665548B2 (ja) * 2005-02-25 2011-04-06 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP2006284729A (ja) * 2005-03-31 2006-10-19 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
JP2006293113A (ja) * 2005-04-13 2006-10-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4997751B2 (ja) * 2005-12-13 2012-08-08 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP4867919B2 (ja) * 2005-12-15 2012-02-01 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
WO2007099600A1 (ja) * 2006-02-28 2007-09-07 Fujitsu Hitachi Plasma Display Limited 画像表示装置及び画像表示方法
KR100801472B1 (ko) * 2006-06-08 2008-02-12 엘지전자 주식회사 플라즈마 디스플레이 장치
US20090201319A1 (en) * 2006-09-20 2009-08-13 Hiroyasu Makino Plasma display panel drive method and plasma display panel device
KR20080048893A (ko) * 2006-11-29 2008-06-03 엘지전자 주식회사 플라즈마 디스플레이 장치
KR101009889B1 (ko) * 2006-12-05 2011-01-20 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
KR100913175B1 (ko) * 2006-12-06 2009-08-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
CN102150194A (zh) 2011-08-10
JPWO2010029665A1 (ja) 2012-02-02
WO2010029665A1 (ja) 2010-03-18
US20110157138A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
KR100917531B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR101104423B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR100963713B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR20110033957A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR100961025B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR101194513B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
WO2011007563A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20100119822A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR100961024B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP5003714B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010019961A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5024482B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20120086330A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR101185635B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP5003713B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011089886A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009192779A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009236990A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2010107806A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009236989A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20130073970A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
WO2011089887A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009163021A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application