KR20120086330A - 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치 - Google Patents

Abstract

고해상도화된 대화면의 플라즈마 디스플레이 패널이더라도, 소비 전력의 증대를 억제하여 안정한 기입 방전을 발생시킨다. 이를 위해, 플라즈마 디스플레이 패널을, 기입 기간과 유지 기간을 갖는 복수의 서브필드로 1 필드를 구성하여 구동하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 유지 기간의 최후에, 베이스 전위로부터 소정 전압을 향해 상승하고, 소정 전압에 도달한 후는 소정 전압을 소정 시간동안 유지하고, 그 후 베이스 전위를 향해 강하하는 파형 전압을 주사 전극에 인가함과 아울러, 유지 펄스의 발생수가 소정의 임계치 이하가 되는 서브필드의 직후의 서브필드에 있어서의 소정 시간을, 다른 서브필드에 있어서의 소정 시간보다 길게 한다.

Description

플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치{METHOD FOR DRIVING PLASMA DISPLAY PANEL AND PLASMA DISPLAY DEVICE}

본 발명은, 벽걸이 텔레비전이나 대형 모니터에 이용되는 플라즈마 디스플레이 패널의 구동 방법 및 그것을 이용한 플라즈마 디스플레이 장치에 관한 것이다.

플라즈마 디스플레이 패널(이하, 「패널」이라고 약기한다)로서 대표적인 교류 면방전형 패널은, 대향 배치된 전면 기판과 배면 기판의 사이에 다수의 방전셀이 형성되어 있다. 전면 기판은, 1쌍의 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍이 전면측의 유리 기판상에 서로 평행하게 복수쌍 형성되어 있다. 그리고, 그들 표시 전극쌍을 덮도록 유전체층 및 보호층이 형성되어 있다.

배면 기판은, 배면측의 유리 기판상에 복수의 평행한 데이터 전극이 형성되고, 그들 데이터 전극을 덮도록 유전체층이 형성되고, 그 위에 데이터 전극과 평행하게 복수의 격벽이 형성되어 있다. 그리고, 유전체층의 표면과 격벽의 측면에 형광체층이 형성되어 있다.

그리고, 표시 전극쌍과 데이터 전극이 입체 교차하도록, 전면 기판과 배면 기판을 대향 배치하여 밀봉한다. 밀봉된 내부의 방전 공간에는, 예컨대 분압비 5%의 크세논을 포함하는 방전 가스를 봉입하고, 표시 전극쌍과 데이터 전극이 대향하는 부분에 방전셀을 형성한다. 이러한 구성의 패널에 있어서, 각 방전셀 내에서 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 적색(R), 녹색(G) 및 청색(B)의 각 색의 형광체를 여기 발광하여 컬러의 화상 표시를 행한다.

패널을 구동하는 방법으로서는 일반적으로 서브필드법이 이용되고 있다. 서브필드법에서는, 1 필드를 복수의 서브필드로 분할하고, 각각의 서브필드에서 각 방전셀을 발광 또는 비발광으로 하는 것에 의해 계조 표시를 행한다. 각 서브필드는, 초기화 기간, 기입 기간 및 유지 기간을 갖는다.

초기화 기간에는, 각 주사 전극에 초기화 파형을 인가하고, 각 방전셀에서 초기화 방전을 발생시킨다. 이에 의해, 각 방전셀에 있어서, 계속되는 기입 동작을 위해 필요한 벽전하를 형성함과 아울러, 기입 방전을 안정하게 발생시키기 위한 프라이밍 입자(방전을 발생시키기 위한 여기 입자)를 발생시킨다.

기입 기간에는, 주사 전극에 주사 펄스를 순차적으로 인가함과 아울러, 데이터 전극에는 표시해야 할 화상 신호에 근거하여 선택적으로 기입 펄스를 인가한다. 이에 의해, 발광을 행해야 할 방전셀의 주사 전극과 데이터 전극의 사이에 기입 방전을 발생시키고, 그 방전셀 내에 벽전하를 형성한다(이하, 이들 동작을 총칭하여 「기입」이라고도 적는다).

유지 기간에는, 서브필드마다 정해진 수의 유지 펄스를 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍에 교대로 인가한다. 이에 의해, 기입 방전을 발생시킨 방전셀에서 유지 방전을 발생시키고, 그 방전셀의 형광체층을 발광시킨다(이하, 방전셀을 유지 방전에 의해 발광시키는 것을 「점등」, 발광시키지 않는 것을 「비점등」이라고도 적는다). 이에 의해, 각 방전셀을, 서브필드마다 정해진 휘도 가중치에 따른 휘도로 발광시킨다. 이와 같이 하여, 패널의 각 방전셀을 화상 신호의 계조치에 따른 휘도로 발광시켜, 패널의 화상 표시 영역에 화상을 표시한다.

그리고 플라즈마 디스플레이 장치는, 패널을 이와 같이 구동하기 위해, 주사 전극 구동 회로, 유지 전극 구동 회로, 데이터 전극 구동 회로를 구비하고 있다. 그리고, 각각의 전극에 구동 전압 파형을 인가하여, 패널에 화상을 표시한다.

최근에는 패널의 고해상도화, 대화면화가 진행되고, 그에 따라 플라즈마 디스플레이 장치의 소비 전력이 증가되는 경향이 있다. 데이터 전극 구동 회로는, 화상 신호에 대응한 기입 펄스를 데이터 전극의 각각에 인가하여 각 방전셀에서 기입 방전을 발생시키는 구동 회로이다. 그리고, 데이터 전극 구동 회로의 소비 전력이, 데이터 전극 구동 회로를 구성하는 회로 소자의 허용치(최대 정격)를 넘으면, 데이터 전극 구동 회로가 오동작하여, 정상적인 기입 동작이 행해지지 않아, 화상 표시 품질을 저하시키는 경우가 있다. 이 현상을 방지하기 위해서는 정격치가 큰 회로 소자를 사용하면 된다. 그러나, 그러한 회로 소자는 비교적 고가이며, 플라즈마 디스플레이 장치에 있어서의 원가 상승의 큰 요인의 하나가 된다.

그래서, 화상 표시 품질을 저하시키지 않고서 데이터 전극 구동 회로의 소비 전력을 억제하는 방법으로서, 데이터 전극에 인가하는 기입 펄스의 순서를 변경하고, 데이터 전극의 충방전에 있어서 흐르는 충방전 전류를 줄여, 데이터 전극 구동 회로의 소비 전력을 제한하는 방법이 제안되어 있다(예컨대, 특허 문헌 1 참조).

또한, 유지 기간에 있어서의 유지 펄스의 펄스수를 제어하는 기술이 개시되어 있다(예컨대, 특허 문헌 2 참조). 이 기술에서는, 예컨대, 1 필드를 제 1 서브필드로부터 제 8 서브필드(이하, 제 1 서브필드를 「제 1 SF」, 제 2 서브필드를 「제 2 SF」라고 하듯이 약기한다)의 8개의 서브필드로 구성하고, 제 1 SF의 유지 펄스수를 1, 제 2 SF의 유지 펄스수를 2, 이하 제 3 SF로부터 제 8 SF까지의 유지 펄스수를 각각 4, 8, 16, 32, 64, 128로 했을 때, 제 1 SF로부터 제 8 SF까지의 유지 펄스수를 각각 2배인 2, 4, 8, 16, 32, 64, 128, 256으로 한 2배 모드, 마찬가지로 각각을 3배로 한 3배 모드, 4배로 한 4배 모드와, 서브필드의 유지 펄스수를 1배로부터 2배, 3배, 4배로 변화시키는(이하, 이 배율을 「휘도 배율」이라고 약기한다) 것에 의해 유지 기간에 있어서의 발광의 횟수를 제어할 수 있다. 이에 의해, 휘도 배율을 높였을 때에는 어두운 화상을 밝게 표시할 수 있고 휘도 배율을 낮췄을 때에는 소비 전력을 억제할 수 있다.

고해상도화된 대화면의 패널에서는, 구동하여야 하는 전극의 수가 증가하고, 또한, 구동시의 임피던스도 증가하기 때문에, 소비 전력이 증대되는 경향이 있다. 그 때문에, 그러한 패널을 구비한 플라즈마 디스플레이 장치에서는, 한층 더한 소비 전력의 삭감이 요구되고 있다. 그러나, 소비 전력을 삭감하기 위해 방전셀에 인가하는 구동 전압을 저감하면, 방전셀 내에 발생하는 방전이 불안정하게 될 우려가 있다.

또한, 패널의 고해상도화에 따라 미세화된 방전셀에서는, 초기화 방전에 의해 방전셀 내에 형성된 벽전하가, 인접하는 방전셀에 발생하는 기입 방전의 영향을 받아 변화하기 쉬운 것이 확인되고 있다. 예컨대, 기입 방전을 발생시키지 않는 방전셀의 벽전하는, 그 방전셀에 인접하는 방전셀에 발생하는 기입 방전의 영향을 받아 감소하는 것이 확인되고 있다(이하, 이러한 현상을 「전하 누락」이라고 적는다). 그리고, 방전셀에 전하 누락이 발생하여 벽전하가 크게 감소하면, 기입 방전을 발생시켜야 할 방전셀에서 기입 방전이 발생하지 않는다고 하는 현상(이하, 이러한 현상을 「비조명(non-lighting)」이라고도 적는다)이 발생하고, 화상 표시 품질을 열화시켜 버릴 우려가 있다.

이때, 기입 펄스의 진폭을 크게 하여 방전셀에 인가하는 전압을 높게 하면, 기입 방전은 안정하게 발생한다. 그러나, 기입 펄스의 진폭을 크게 하면, 소비 전력이 증대된다. 또한, 기입 펄스의 진폭을 너무 크게 하면, 기입 방전을 발생시켜서는 안 되는 방전셀에서 기입 방전이 발생한다고 하는 문제도 발생한다.

(선행 기술 문헌)

(특허 문헌)

(특허 문헌 1) 일본 특허 공개 평 11-282398호 공보

(특허 문헌 2) 일본 특허 공개 평 8-286636호 공보

본 발명의 패널의 구동 방법은, 주사 전극 및 유지 전극으로 이루어지는 표시 전극쌍과 데이터 전극을 갖는 방전셀을 복수 구비한 패널을, 기입 기간과, 휘도 가중치에 따른 수의 유지 펄스를 표시 전극쌍에 인가하는 유지 기간을 갖는 복수의 서브필드로 1 필드를 구성하여 구동하는 패널의 구동 방법이다. 그리고, 유지 기간의 최후에 있어서, 베이스 전위로부터 소정 전압을 향해 상승하고, 소정 전압에 도달한 후에는 소정 전압을 소정 시간동안 유지하고, 그 후 베이스 전위를 향해 강하하는 상승 경사 파형 전압을 주사 전극에 인가함과 아울러, 유지 펄스의 발생수가 소정의 임계치 이하가 되는 서브필드의 직후의 서브필드에 있어서의 소정 시간을, 다른 서브필드에 있어서의 소정 시간보다 길게 한다.

이 방법에 의해, 고해상도화된 대화면의 패널이더라도, 소비 전력의 증대를 억제하여 안정한 기입 방전을 발생시키는 것이 가능해진다.

또한, 본 발명의 패널의 구동 방법에 있어서는, 유지 기간에 있어서 유지 펄스의 발생을 마친 후에, 방전 개시 전압을 넘는 부의 전압을 향해 하강하는 하강 경사 파형 전압을 주사 전극에 인가하고, 그 후, 상승 경사 파형 전압을 주사 전극에 인가하더라도 좋다.

본 발명의 플라즈마 디스플레이 장치는, 주사 전극 및 유지 전극으로 이루어지는 표시 전극쌍과 데이터 전극을 갖는 방전셀을 복수 구비한 패널과, 기입 기간과, 휘도 가중치에 따른 수의 유지 펄스를 표시 전극쌍에 인가하는 유지 기간을 갖는 복수의 서브필드로 1 필드를 구성하여 패널을 구동하는 구동 회로를 구비한 플라즈마 디스플레이 장치이다. 그리고, 구동 회로는, 유지 기간의 최후에 있어서, 베이스 전위로부터 소정 전압을 향해 상승하고, 소정 전압에 도달한 후는 소정 전압을 소정 시간동안 유지하고, 그 후 베이스 전위를 향해 강하하는 상승 경사 파형 전압을 주사 전극에 인가함과 아울러, 유지 펄스의 발생수가 소정의 임계치 이하가 되는 서브필드의 직후의 서브필드에 있어서의 소정 시간을, 다른 서브필드에 있어서의 소정 시간보다 길게 한다.

이 구성에 의해, 고해상도화된 대화면의 패널이더라도, 소비 전력의 증대를 억제하여 안정한 기입 방전을 발생시키는 것이 가능해진다.

또한, 본 발명의 플라즈마 디스플레이 장치에 있어서는, 구동 회로는, 유지 기간에 있어서 유지 펄스의 발생을 마친 후에, 방전 개시 전압을 넘는 부의 전압을 향해 하강하는 하강 경사 파형 전압을 주사 전극에 인가하고, 그 후, 상승 경사 파형 전압을 주사 전극에 인가하는 구성이더라도 좋다.

도 1은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널의 구조를 나타내는 분해 사시도이다.
도 2는 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널의 전극 배열도이다.
도 3은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널의 각 전극에 인가하는 구동 전압 파형을 나타내는 도면이다.
도 4는 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널에 형성된 방전셀을 개략적으로 나타내는 도면이다.
도 5는 도 4에 나타낸 방전셀에 생긴 「비조명 발생 패턴」의 일례를 모식적으로 나타낸 도면이다.
도 6은 도 4에 나타낸 방전셀에 생긴 「비조명 발생 패턴」의 일례를 모식적으로 나타낸 도면이다.
도 7은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 있어서, 현재 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭과, 현재 서브필드의 직전의 서브필드에 있어서의 유지 펄스의 발생수의 관계를 나타내는 특성도이다.
도 8은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 있어서, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 소정 시간의 길이와, 현재 서브필드의 직후의 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭의 관계를 나타내는 특성도이다.
도 9는 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 있어서, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 소정 시간의 길이와, 현재 서브필드의 직후의 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭의 관계를 나타내는 특성도이다.
도 10은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치의 회로 블록도이다.
도 11은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치의 주사 전극 구동 회로의 구성을 나타내는 회로도이다.
도 12는 본 발명의 한 실시의 형태에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 일례를 설명하기 위한 타이밍 차트이다.
도 13은 본 발명의 한 실시의 형태에 있어서의 주사 전극에 인가하는 하강 소거 램프 전압 L5의 파형 형상의 다른 예를 나타내는 파형도이다.

이하, 본 발명의 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 대하여, 도면을 이용하여 설명한다.

(실시의 형태)

도 1은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널(10)의 구조를 나타내는 분해 사시도이다. 유리제의 전면 기판(21)상에는, 주사 전극(22)과 유지 전극(23)으로 이루어지는 표시 전극쌍(24)이 복수 형성되어 있다. 그리고, 주사 전극(22)과 유지 전극(23)을 덮도록 유전체층(25)이 형성되고, 그 유전체층(25)상에 보호층(26)이 형성되어 있다.

이 보호층(26)은, 방전셀에 있어서의 방전 개시 전압을 낮추기 위해, 패널의 재료로서 사용 실적이 있고, 네온(Ne) 및 크세논(Xe) 가스를 봉입한 경우에 2차 전자 방출 계수가 크고 내구성이 우수한 산화마그네슘(MgO)을 주성분으로 하는 재료로 형성되어 있다.

배면 기판(31)상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되고, 그 위에 우물정자(井) 형상의 격벽(34)이 형성되어 있다. 그리고, 격벽(34)의 측면 및 유전체층(33)상에는 적색(R), 녹색(G) 및 청색(B)의 각 색으로 발광하는 형광체층(35)이 마련되어 있다.

이들 전면 기판(21)과 배면 기판(31)을, 미소한 방전 공간을 사이에 두고 표시 전극쌍(24)과 데이터 전극(32)이 교차하도록 대향 배치한다. 그리고, 그 외주부를 유리 플릿 등의 봉착재에 의해 봉착한다. 그리고, 그 내부의 방전 공간에는, 예컨대 네온과 크세논의 혼합 가스를 방전 가스로서 봉입한다. 또, 본 실시의 형태에서는, 방전셀에 있어서의 발광 효율을 향상시키기 위해, 크세논 분압을 약 15%로 한 방전 가스를 이용하고 있다.

방전 공간은 격벽(34)에 의해 복수의 구획으로 나누어져 있고, 표시 전극쌍(24)과 데이터 전극(32)이 교차하는 부분에 방전셀이 형성되어 있다. 그리고, 이들 방전셀을 방전, 발광(점등)하는 것에 의해, 패널(10)에 컬러의 화상이 표시된다.

또, 패널(10)에 있어서는, 표시 전극쌍(24)이 연장되는 방향으로 배열된 연속하는 3개의 방전셀, 즉, 적색(R)으로 발광하는 방전셀과, 녹색(G)으로 발광하는 방전셀과, 청색(B)으로 발광하는 방전셀의 3개의 방전셀로 1개의 화소가 구성된다. 이하, 적색으로 발광하는 방전셀을 R 방전셀, 녹색으로 발광하는 방전셀을 G 방전셀, 청색으로 발광하는 방전셀을 B 방전셀이라고 호칭한다.

또, 패널(10)의 구조는 상술한 것에 한정되는 것은 아니고, 예컨대 스트라이프 형상의 격벽을 구비한 것이더라도 좋다. 또한, 방전 가스의 혼합 비율은, 예컨대, 발광 효율을 향상시키기 위해 크세논 분압을 더 높여도 좋지만, 그 외의 혼합 비율이더라도 좋다.

도 2는 본 발명의 실시의 형태 1에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널(10)의 전극 배열도이다. 패널(10)에는, 행 방향(라인 방향)으로 긴 n개의 주사 전극 SC1~주사 전극 SCn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SU1~유지 전극 SUn(도 1의 유지 전극(23))이 배열되고, 열 방향으로 긴 m개의 데이터 전극 D1~데이터 전극 Dm(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 1쌍의 주사 전극 SCi(i=1~n) 및 유지 전극 SUi와 1개의 데이터 전극 Dj(j=1~m)가 교차한 부분에 방전셀이 형성된다. 즉, 1쌍의 표시 전극쌍(24)상에는, m개의 방전셀이 형성되어, m/3개의 화소가 형성된다. 그리고, 방전셀은 방전 공간 내에 m×n개 형성되고, m×n개의 방전셀이 형성된 영역이 패널(10)의 화상 표시 영역이 된다. 예컨대, 화소수가 1920×1080개인 패널에서는, m=1920×3이 되고, n=1080이 된다. 또, 본 실시의 형태에 있어서는, n=768로 하지만, 본 발명은 조금도 이 수치로 한정되는 것은 아니다.

다음으로, 본 실시의 형태에 있어서의 플라즈마 디스플레이 장치의 패널(10)의 구동 방법에 대하여 설명한다. 또, 본 실시의 형태에 있어서의 플라즈마 디스플레이 장치는, 서브필드법에 의해 계조 표시를 행한다. 서브필드법에서는, 1 필드를 시간축상에서 복수의 서브필드로 분할하고, 각 서브필드에 휘도 가중치를 각각 설정한다. 각각의 서브필드는 초기화 기간, 기입 기간 및 유지 기간을 갖는다. 그리고, 서브필드마다 각 방전셀의 발광ㆍ비발광을 제어하는 것에 의해 패널(10)에 화상을 표시한다.

휘도 가중치란, 각 서브필드에서 표시하는 휘도의 크기의 비를 나타내는 것이며, 각 서브필드에서는 휘도 가중치에 따른 수의 유지 펄스를 유지 기간에 발생시킨다. 따라서, 예컨대, 휘도 가중치 「8」의 서브필드는, 휘도 가중치 「1」의 서브필드의 약 8배의 휘도로 발광하고, 휘도 가중치 「2」의 서브필드의 약 4배의 휘도로 발광한다. 따라서, 화상 신호에 따른 조합으로 각 서브필드를 선택적으로 발광시키는 것에 의해 여러 가지 계조를 표시하고, 화상을 표시할 수 있다.

본 실시의 형태에서는, 1 필드를 8 서브필드(제 1 SF, 제 2 SF, …, 제 8 SF)로 분할하고, 시간적으로 뒤의 서브필드일수록 휘도 가중치가 커지도록, 각 서브필드는 각각 1, 2, 4, 8, 16, 32, 64, 128의 휘도 가중치를 갖는 구성으로 하는 예를 설명한다. 이 구성에서는, R 신호, G 신호, B 신호를 각각 0으로부터 255까지의 256 계조로 표시할 수 있다.

또, 복수의 서브필드 중, 1개의 서브필드의 초기화 기간에 있어서는 모든 방전셀에 초기화 방전을 발생시키는 전체 셀 초기화 동작을 행하고, 다른 서브필드의 초기화 기간에 있어서는 직전의 서브필드의 유지 기간에 유지 방전을 발생시킨 방전셀에 대하여 선택적으로 초기화 방전을 발생시키는 선택 초기화 동작을 행한다. 이하, 전체 셀 초기화 동작을 행하는 서브필드를 「전체 셀 초기화 서브필드」라고 호칭하고, 선택 초기화 동작을 행하는 서브필드를 「선택 초기화 서브필드」라고 호칭한다.

본 실시의 형태에서는, 제 1 SF의 초기화 기간에는 전체 셀 초기화 동작을 행하고, 제 2 SF~제 8 SF의 초기화 기간에는 선택 초기화 동작을 행하는 예를 설명한다. 이에 의해, 화상의 표시에 관계가 없는 발광은 제 1 SF에 있어서의 전체 셀 초기화 동작의 방전에 따르는 발광만이 된다. 따라서, 유지 방전을 발생시키지 않는 흑표시 영역의 휘도인 흑휘도는 전체 셀 초기화 동작에 있어서의 미약 발광만이 되어, 패널(10)에 콘트라스트가 높은 화상을 표시하는 것이 가능해진다.

또한, 각 서브필드의 유지 기간에 있어서는, 각각의 서브필드의 휘도 가중치에 소정의 비례 상수를 곱한 수의 유지 펄스를 표시 전극쌍(24)의 각각에 인가한다. 이 비례 상수가 휘도 배율이다.

또, 유지 기간에 있어서는, 각각의 서브필드의 휘도 가중치에 소정의 휘도 배율을 곱한 수의 유지 펄스를, 주사 전극(22) 및 유지 전극(23)의 각각에 인가한다. 따라서, 예컨대, 휘도 배율이 2배일 때, 휘도 가중치 「2」의 서브필드의 유지 기간에는, 주사 전극(22)과 유지 전극(23)에 각각 4회씩 유지 펄스를 인가한다. 그 때문에, 그 유지 기간에 발생하는 유지 펄스의 수는 8이 된다.

그러나, 본 실시의 형태는, 1 필드를 구성하는 서브필드의 수나 각 서브필드의 휘도 가중치가 상기의 값으로 한정되는 것은 아니다. 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이더라도 좋다.

도 3은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널(10)의 각 전극에 인가하는 구동 전압 파형을 나타내는 도면이다. 도 3에는, 기입 기간에 있어서 최초로 기입 동작을 행하는 주사 전극 SC1, 기입 기간에 있어서 최후로 기입 동작을 행하는 주사 전극 SCn, 유지 전극 SU1~유지 전극 SUn, 및 데이터 전극 D1~데이터 전극 Dm의 각각에 인가하는 구동 전압 파형을 나타낸다.

또한, 도 3에는, 초기화 기간에 주사 전극 SC1~주사 전극 SCn에 인가하는 구동 전압의 파형 형상이 다른 2개의 서브필드의 구동 전압 파형을 나타낸다. 이 2개의 서브필드란, 전체 셀 초기화 서브필드인 제 1 서브필드(제 1 SF)와, 선택 초기화 서브필드인 제 2 서브필드(제 2 SF)이다. 또, 다른 서브필드에 있어서의 구동 전압 파형은, 유지 기간에 있어서의 유지 펄스의 발생수가 다른 것 이외에는 제 2 SF의 구동 전압 파형과 거의 같다. 또한, 이하에 있어서의 주사 전극 SCi, 유지 전극 SUi, 데이터 전극 Dk는, 각 전극 중에서 화상 데이터(서브필드마다의 점등ㆍ비점등을 나타내는 데이터)에 근거하여 선택된 전극을 나타낸다.

우선, 전체 셀 초기화 서브필드인 제 1 SF에 대하여 설명한다.

제 1 SF의 초기화 기간 전반부에는, 데이터 전극 D1~데이터 전극 Dm, 유지 전극 SU1~유지 전극 SUn에는, 각각 전압 0(V)을 인가한다. 주사 전극 SC1~주사 전극 SCn에는, 전압 Vi1을 인가한다. 전압 Vi1은, 유지 전극 SU1~유지 전극 SUn에 대하여 방전 개시 전압 미만의 전압으로 설정한다. 또한, 주사 전극 SC1~주사 전극 SCn에, 전압 Vi1로부터 전압 Vi2를 향해 완만하게 상승하는 경사 파형 전압을 인가한다. 이하, 이 경사 파형 전압을, 「램프 전압 L1」이라고 호칭한다. 또한, 전압 Vi2는, 유지 전극 SU1~유지 전극 SUn에 대하여 방전 개시 전압을 넘는 전압으로 설정한다. 또, 이 램프 전압 L1의 기울기의 일례로서 약 1.3V/μsec라고 하는 수치를 들 수 있다.

이 램프 전압 L1이 상승하는 동안에, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn의 사이, 및 주사 전극 SC1~주사 전극 SCn과 데이터 전극 D1~데이터 전극 Dm의 사이에, 각각 미약한 초기화 방전이 지속하여 발생한다. 그리고, 주사 전극 SC1~주사 전극 SCn상에 부의 벽전압이 축적되고, 데이터 전극 D1~데이터 전극 Dm상 및 유지 전극 SU1~유지 전극 SUn상에는 정의 벽전압이 축적된다. 이 전극상의 벽전압이란, 전극을 덮는 유전체층상, 보호층상, 형광체층상 등에 축적된 벽전하에 의해 생기는 전압을 나타낸다.

초기화 기간 후반부에는, 유지 전극 SU1~유지 전극 SUn에는 정의 전압 Ve1을 인가하고, 데이터 전극 D1~데이터 전극 Dm에는 전압 0(V)을 인가한다. 주사 전극 SC1~주사 전극 SCn에는, 전압 Vi3으로부터 부의 전압 Vi4를 향해 완만하게 하강하는 제 1 하강 경사 파형 전압을 인가한다. 이하, 이 제 1 하강 경사 파형 전압을, 「램프 전압 L2」라고 호칭한다. 전압 Vi3은, 유지 전극 SU1~유지 전극 SUn에 대하여 방전 개시 전압 미만이 되는 전압으로 설정하고, 전압 Vi4는 방전 개시 전압을 넘는 전압으로 설정한다. 또, 이 램프 전압 L2의 기울기의 일례로서 예컨대, 약 -2.5V/μsec라고 하는 수치를 들 수 있다.

주사 전극 SC1~주사 전극 SCn에 램프 전압 L2를 인가하는 동안에, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn의 사이, 및 주사 전극 SC1~주사 전극 SCn과 데이터 전극 D1~데이터 전극 Dm의 사이에, 각각 미약한 초기화 방전이 발생한다. 그리고, 주사 전극 SC1~주사 전극 SCn상의 부의 벽전압 및 유지 전극 SU1~유지 전극 SUn상의 정의 벽전압이 약해지고, 데이터 전극 D1~데이터 전극 Dm상의 정의 벽전압은 기입 동작에 적합한 값으로 조정된다. 이상에 의해, 모든 방전셀에서 초기화 방전을 발생시키는 전체 셀 초기화 동작이 종료된다.

이하, 전체 셀 초기화 동작을 행하는 기간을 「전체 셀 초기화 기간」이라고 적는다. 또한, 전체 셀 초기화 동작을 행하기 위해 발생시키는 구동 전압 파형을 「전체 셀 초기화 파형」이라고 적는다.

계속되는 기입 기간에는, 주사 전극 SC1~주사 전극 SCn에 대해서는, 전압 Va의 주사 펄스를 순차적으로 인가한다. 데이터 전극 D1~데이터 전극 Dm에 대해서는, 발광해야 할 방전셀에 대응하는 데이터 전극 Dk에 정의 전압 Vd의 기입 펄스를 인가한다. 이렇게 하여, 각 방전셀에 선택적으로 기입 방전을 발생시킨다.

구체적으로는, 우선 유지 전극 SU1~유지 전극 SUn에 전압 Ve2를 인가하고, 주사 전극 SC1~주사 전극 SCn에 전압 Vc를 인가한다.

다음으로, 최초로 기입 동작을 행하는 1행째의 주사 전극 SC1에 부의 전압 Va의 주사 펄스를 인가함과 아울러, 데이터 전극 D1~데이터 전극 Dm 중 1행째에 있어서 발광해야 할 방전셀의 데이터 전극 Dk에 정의 전압 Vd의 기입 펄스를 인가한다. 이때 데이터 전극 Dk와 주사 전극 SC1의 교차부의 전압차는, 외부 인가 전압의 차 (전압 Vd-전압 Va)에 데이터 전극 Dk상의 벽전압과 주사 전극 SC1상의 벽전압의 차가 가산된 것이 된다. 이에 의해 데이터 전극 Dk와 주사 전극 SC1의 전압차가 방전 개시 전압을 넘고, 데이터 전극 Dk와 주사 전극 SC1의 사이에 방전이 발생한다.

또한, 유지 전극 SU1~유지 전극 SUn에 전압 Ve2를 인가하고 있기 때문에, 유지 전극 SU1과 주사 전극 SC1의 전압차는, 외부 인가 전압의 차인 (전압 Ve2-전압 Va)에 유지 전극 SU1상의 벽전압과 주사 전극 SC1상의 벽전압의 차가 가산된 것이 된다. 이때, 전압 Ve2를, 방전 개시 전압을 약간 하회하는 정도의 전압치로 설정하는 것에 의해, 유지 전극 SU1과 주사 전극 SC1의 사이를, 방전에는 이르지 않지만 방전이 발생하기 쉬운 상태로 할 수 있다.

이에 의해, 데이터 전극 Dk와 주사 전극 SC1의 사이에 발생하는 방전을 트리거로 하여, 데이터 전극 Dk와 교차하는 영역에 있는 유지 전극 SU1과 주사 전극 SC1의 사이에 방전을 발생시킬 수 있다. 이렇게 하여, 발광해야 할 방전셀에 기입 방전이 발생하고, 주사 전극 SC1상에 정의 벽전압이 축적되고, 유지 전극 SU1상에 부의 벽전압이 축적되고, 데이터 전극 Dk상에도 부의 벽전압이 축적된다.

이와 같이 하여, 1행째에 있어서 발광해야 할 방전셀에서 기입 방전을 발생시켜 각 전극상에 벽전압을 축적하는 기입 동작을 행한다. 한편, 기입 펄스를 인가하지 않은 데이터 전극(32)과 주사 전극 SC1의 교차부의 전압은 방전 개시 전압을 넘지 않기 때문에, 기입 방전은 발생하지 않는다.

다음으로, 2번째로 기입 동작을 행하는 주사 전극 SC2에 주사 펄스를 인가함과 아울러, 2번째로 기입 동작을 행하는 행의 발광해야 할 방전셀에 대응하는 데이터 전극 Dk에 기입 펄스를 인가한다. 주사 펄스와 기입 펄스가 동시에 인가된 방전셀에서는 기입 방전이 발생하고, 기입 동작이 행해진다.

이상의 기입 동작을 n행째의 방전셀에 이를 때까지 순차적으로 행하고, 기입 기간이 종료된다. 이와 같이 하여, 기입 기간에는, 발광해야 할 방전셀에 선택적으로 기입 방전을 발생시키고, 그 방전셀에 벽전하를 형성한다.

계속되는 유지 기간에는, 우선 유지 전극 SU1~유지 전극 SUn에 전압 0(V)을 인가함과 아울러 주사 전극 SC1~주사 전극 SCn에 정의 전압 Vs의 유지 펄스를 인가한다. 기입 방전을 발생시킨 방전셀에서는, 주사 전극 SCi와 유지 전극 SUi의 전압차가, 유지 펄스의 전압 Vs에 주사 전극 SCi상의 벽전압과 유지 전극 SUi상의 벽전압의 차가 가산된 것이 된다.

이에 의해, 주사 전극 SCi와 유지 전극 SUi의 전압차가 방전 개시 전압을 넘고, 주사 전극 SCi와 유지 전극 SUi의 사이에 유지 방전이 발생한다. 그리고, 이 방전에 의해 발생한 자외선에 의해 형광체층(35)이 발광한다. 또한, 이 방전에 의해, 주사 전극 SCi상에 부의 벽전압이 축적되고, 유지 전극 SUi상에 정의 벽전압이 축적된다. 또한, 데이터 전극 Dk상에도 정의 벽전압이 축적된다. 기입 기간에 있어서 기입 방전이 발생하지 않은 방전셀에서는 유지 방전은 발생하지 않고, 초기화 기간의 종료시에 있어서의 벽전압이 유지된다.

이어서, 주사 전극 SC1~주사 전극 SCn에는 전압 0(V)을 인가하고, 유지 전극 SU1~유지 전극 SUn에는 전압 Vs의 유지 펄스를 인가한다. 유지 방전을 발생시킨 방전셀에서는, 유지 전극 SUi와 주사 전극 SCi의 전압차가 방전 개시 전압을 넘는다. 이에 의해, 다시 유지 전극 SUi와 주사 전극 SCi의 사이에 유지 방전이 발생하고, 유지 전극 SUi상에 부의 벽전압이 축적되고, 주사 전극 SCi상에 정의 벽전압이 축적된다.

이후 마찬가지로, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn에, 휘도 가중치에 소정의 휘도 배율을 곱한 수의 유지 펄스를 교대로 인가한다. 이렇게 하는 것에 의해, 기입 기간에 있어서 기입 방전을 발생시킨 방전셀에서 유지 방전이 계속하여 발생한다.

그리고, 유지 기간에 있어서의 유지 펄스의 발생 후에, 유지 전극 SU1~유지 전극 SUn 및 데이터 전극 D1~데이터 전극 Dm에는 전압 0(V)을 인가한 채로, 주사 전극 SC1~주사 전극 SCn에는, 데이터 전극 D1~데이터 전극 Dm에 대하여 방전 개시 전압 이하가 되는 전압 0(V)으로부터, 방전 개시 전압을 넘는 부의 전압 Vi4를 향해, 완만하게 하강하는 제 2 하강 경사 파형 전압(이하, 「하강 소거 램프 전압 L5」라고 호칭한다)을 인가한다. 이때, 본 실시의 형태에서는, 하강 소거 램프 전압 L5를, 초기화 기간에 발생하는 램프 전압 L2(램프 전압 L4)보다 완만한 기울기로 하강하는 것으로 한다. 이 기울기는, 예컨대, 약 -1V/μsec이다.

이 사이에, 기입 방전이 발생하지 않고, 유지 방전이 발생하지 않은 방전셀에 있어서, 주사 전극 SCh(h는, 1~n 중 i를 제외한 것)와 데이터 전극 Dj(j는, 1~m 중 k를 제외한 것)의 사이에 미약한 소거 방전이 일어난다. 그리고, 이 미약한 방전은, 주사 전극 SC1~주사 전극 SCn으로의 인가 전압이 하강하는 기간, 지속하여 발생한다. 그리고, 하강하는 전압이 미리 정한 전압 Vi4에 도달하면, 주사 전극 SC1~주사 전극 SCn에 인가하는 전압을 전압 0(V)까지 상승시킨다.

이때, 이 미약한 소거 방전으로 발생한 하전 입자는, 주사 전극 SCh와 데이터 전극 Dj의 사이의 전압차를 완화하도록, 주사 전극 SCh상 및 데이터 전극 Dj상에 축적되어 간다. 이에 의해, 방전셀 내에 축적된 불필요한 벽전하가 소거된다. 즉, 하강 소거 램프 전압 L5에 의해 발생하는 방전은, 불필요한 벽전하를 소거하는 소거 방전으로서 작용한다.

초기화 방전 후, 기입 방전 및 유지 방전이 발생하지 않은 방전셀은, 그 후, 기입 방전이 발생할 때까지 방전이 발생하지 않는다. 그러나, 유지 방전이 발생하지 않는 방전셀이더라도, 표시 전극쌍(24)에 유지 펄스는 인가된다. 그 때문에, 인접하는 방전셀에 발생한 유지 방전에 의해 생긴 하전 입자(프라이밍 입자)가, 표시 전극쌍(24)에 인가되는 유지 펄스, 특히 주사 전극 SCh에 인가되는 유지 펄스의 전압에 의해 끌어당겨져 주사 전극 SCh상에 불필요한 부의 벽전하로서 축적되어 간다. 또한, 그러한 불필요한 벽전하의 축적은, 패널의 고해상도화에 따라 미세화가 진행된 방전셀에서 발생하기 쉽고, 또한, 휘도 가중치가 크고 유지 펄스의 발생수가 큰 서브필드에서, 보다 발생하기 쉽다.

그리고, 그러한 불필요한 벽전하가 과잉 축적되면, 초기화 기간에 램프 전압 L4를 주사 전극 SC1~주사 전극 SCn에 인가하는 동안에, 비정상 방전을 발생시키는 경우가 있는 것이 확인되었다. 이 비정상 방전은, 벽전압을, 정상적인 초기화 방전이 발생했을 때와는 다른 상태로 하여 버리고, 또한 불필요한 프라이밍 입자도 발생시킨다. 이에 의해, 기입 방전을 발생시켜야 하는 것이 아닌 서브필드에서 잘못된 기입 방전이 발생하고, 플라즈마 디스플레이 장치의 화상 표시 품질이 열화되어 버릴 우려가 있다.

그러나, 본 실시의 형태에서는, 기입 방전 및 유지 방전이 발생하지 않은 방전셀에 있어서, 하강 소거 램프 전압 L5에 의해 주사 전극 SCh와 데이터 전극 Dj의 사이에 미약한 방전을 발생시켜, 방전셀 내에 축적된 불필요한 벽전하를 소거할 수 있다. 이에 의해, 오방전의 원인이 되는 불필요한 벽전하를 제거할 수 있으므로, 기입 방전을 발생시켜야 하는 것이 아닌 방전셀에서 오방전이 발생하는 것을 방지할 수 있다.

또, 램프 전압 L2는, 기울기를 완만하게 하는 것에 의해 상술한 비정상 방전의 발생을 저감할 수 있지만, 기울기를 너무 완만하게 하면 벽전압을 조정한다고 하는 본래의 효과가 약해지는 것이 확인되었다. 그래서, 본 실시의 형태에서는, 램프 전압 L2를, 예컨대 -2.5V/μsec의 기울기로 발생시키는 것으로 한다. 한편, 하강 소거 램프 전압 L5는, 기울기를 완만하게 할수록, 오방전의 원인이 되는 불필요한 벽전하를 제거하고, 상술한 비정상 방전의 발생을 저감하는 효과를 높일 수 있는 것이 확인되었다. 그래서, 본 실시의 형태에서는, 하강 소거 램프 전압 L5를 -2.5V/μsec 미만의 기울기로 발생시키는 것으로 한다. 그러나, 기울기를 더 완만하게 하여 가면 상술한 효과가 포화되어 가거나, 혹은, 기울기를 완만하게 할수록 하강 소거 램프 전압 L5의 발생에 소비되는 시간이 증대되어 가기 때문에, 실용적으로는, 하강 소거 램프 전압 L5의 기울기는 -0.5V/μsec 이상인 것이 바람직하다. 이러한 것으로부터, 본 실시의 형태에서는, 하강 소거 램프 전압 L5의 기울기를, -0.5V/μsec 이상 -2.5V/μsec 미만의 범위에서 램프 전압 L2보다 완만한 기울기로 설정하는 것으로 한다.

그리고, 유지 기간의 최후, 즉, 주사 전극 SC1~주사 전극 SCn으로의 하강 소거 램프 전압 L5의 인가 종료 후에, 주사 전극 SC1~주사 전극 SCn에, 전압 0(V)으로부터 소정 전압인 전압 Vers를 향해 완만하게 상승하는 상승 경사 파형 전압을 인가한다. 이하, 이 상승 경사 파형 전압을 「상승 소거 램프 전압 L3」이라고 호칭한다. 이에 의해, 유지 방전을 발생시킨 방전셀에 있어서, 미약한 방전을 지속하여 발생시키고, 데이터 전극 Dk상의 정의 벽전압을 남긴 채로, 주사 전극 SCi 및 유지 전극 SUi상의 벽전압의 일부 또는 전부를 소거한다.

구체적으로는, 유지 전극 SU1~유지 전극 SUn 및 데이터 전극 D1~데이터 전극 Dm에는 전압 0(V)을 인가한 채로, 베이스 전위인 전압 0(V)으로부터 전압 Vers를 향해 상승하는 상승 소거 램프 전압 L3을, 램프 전압 L1보다 급한 기울기로 발생시키고, 주사 전극 SC1~주사 전극 SCn에 인가한다. 이 기울기는, 예컨대, 약 10V/μsec이다. 전압 Vers를 방전 개시 전압을 넘는 전압으로 설정하는 것에 의해, 유지 방전을 발생시킨 방전셀의 유지 전극 SUi와 주사 전극 SCi의 사이에서, 미약한 방전이 발생한다.

그리고, 이 미약한 방전은, 주사 전극 SC1~주사 전극 SCn으로의 인가 전압이 방전 개시 전압을 넘어 상승하는 기간, 지속하여 발생한다. 그리고, 상승하는 전압이 미리 정한 전압 Vers에 도달하면, 소정 시간동안, 주사 전극 SC1~주사 전극 SCn에 인가하는 전압을 전압 Vers로 유지하고, 그 후, 베이스 전위가 되는 전압 0(V)까지 하강시킨다. 즉, 유지 기간의 최후에 있어서, 베이스 전위로부터 소정 전압을 향해 상승하고, 소정 전압에 도달한 후는 소정 전압을 소정 시간동안 유지하고, 그 후 베이스 전위를 향해 강하하는 파형 전압을 주사 전극(22)에 인가한다. 이하, 본 실시의 형태에서는, 이 소정 시간의 길이를 「시간폭 T」라고도 적는다.

이 미약한 방전으로 발생한 하전 입자는, 유지 전극 SUi와 주사 전극 SCi의 사이의 전압차를 완화하도록, 유지 전극 SUi상 및 주사 전극 SCi상에 벽전하가 되어 축적되어 간다. 이에 의해, 주사 전극 SC1~주사 전극 SCn과 유지 전극 SU1~유지 전극 SUn의 사이의 벽전압은, 주사 전극 SCi에 인가한 전압과 방전 개시 전압의 차, 예컨대 (전압 Vers-방전 개시 전압)의 정도까지 약해진다. 즉, 상승 소거 램프 전압 L3에 의해 발생하는 방전은, 소거 방전으로서 작용한다.

그 후, 주사 전극 SC1~주사 전극 SCn을 전압 0(V)으로 되돌리고, 유지 기간에 있어서의 유지 동작이 종료된다. 또, 상술한 상승 소거 램프 전압 L3에 있어서의 소정 시간의 상세에 대해서는 후술한다.

제 2 SF의 초기화 기간에는, 제 1 SF에 있어서의 초기화 기간의 전반부를 생략한 구동 전압 파형을 각 전극에 인가한다. 유지 전극 SU1~유지 전극 SUn에는 전압 Ve1을, 데이터 전극 D1~데이터 전극 Dm에는 전압 0(V)을, 각각 인가한다. 주사 전극 SC1~주사 전극 SCn에는 방전 개시 전압 미만이 되는 전압(예컨대, 전압 0(V))으로부터 방전 개시 전압을 넘는 부의 전압 Vi4를 향해 완만하게 하강하는 램프 전압 L4를 인가한다. 이 램프 전압 L4의 기울기는 램프 전압 L2의 기울기와 같고, 그 일례로서 예컨대, 약 -2.5V/μsec라고 하는 수치를 들 수 있다.

이에 의해, 직전의 서브필드(도 3에서는, 제 1 SF)의 유지 기간에 유지 방전을 발생시킨 방전셀에서는 미약한 초기화 방전이 발생한다. 그리고, 주사 전극 SCi상 및 유지 전극 SUi상의 벽전압이 약해지고, 데이터 전극 Dk상의 벽전압도 기입 동작에 적합한 값으로 조정된다. 한편, 직전의 서브필드의 유지 기간에 유지 방전을 발생시키지 않은 방전셀에서는, 초기화 방전은 발생하지 않고, 직전의 서브필드의 초기화 기간 종료시에 있어서의 벽전하가 그대로 유지된다.

이와 같이, 제 2 SF에 있어서의 초기화 동작은, 직전의 서브필드의 유지 기간에 유지 방전을 발생시킨 방전셀에서 초기화 방전을 발생시키는 선택 초기화 동작이 된다. 이하, 선택 초기화 동작을 행하는 기간을 선택 초기화 기간이라고 적는다.

또, 본 실시의 형태에 있어서는, 상술한 것처럼, 하강 소거 램프 전압 L5에 의해 발생하는 소거 방전에 의해 오방전의 원인이 되는 불필요한 벽전하를 제거할 수 있다. 따라서, 램프 전압 L4의 발생시에, 상술한 비정상 방전이 발생하는 것을 방지하고, 기입 방전을 발생시켜야 하는 것이 아닌 서브필드에서 잘못된 기입 방전이 발생하는 것을 저감할 수 있다.

또, 이 램프 전압 L4는, 램프 전압 L2와 같은 작용을 가지므로, 본 실시의 형태에서는, 램프 전압 L4도 제 1의 하강 경사 파형 전압으로 한다.

제 2 SF의 기입 기간 및 유지 기간에는, 유지 펄스의 발생수를 제외하고, 각 전극에 대하여 제 1 SF의 기입 기간 및 유지 기간과 같은 구동 전압 파형을 인가한다. 또한, 제 3 SF 이후의 각 서브필드에서는, 유지 펄스의 발생수를 제외하고, 각 전극에 대하여 제 2 SF와 같은 구동 전압 파형을 인가한다.

이상이, 본 실시의 형태에 있어서 패널(10)의 각 전극에 인가하는 구동 전압 파형의 개요이다.

또, 본 실시의 형태에 있어서 각 전극에 인가하는 전압치는, 예컨대, 전압 Vi1=145(V), 전압 Vi2=350(V), 전압 Vi3=190(V), 전압 Vi4=-160(V), 전압 Va=-180(V), 전압 Vs=190(V), 전압 Vers=190(V), 전압 Ve1=125(V), 전압 Ve2=125(V), 전압 Vd=60(V)이다. 또한, 전압 Vc는 부의 전압 Va=-180(V)에 정의 전압 Vscn=145(V)를 중첩하는 것에 의해 발생시킬 수 있고, 그 경우, 전압 Vc=-35(V)가 된다. 단 이들 전압치는, 단지 일례를 든 것에 지나지 않는다. 각 전압치는, 패널(10)의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞추어, 적당히 최적의 값으로 설정하는 것이 바람직하다.

다음으로, 상술한 상승 소거 램프 전압 L3에 있어서의 소정 시간의 상세에 대하여 설명한다. 본 실시의 형태에서는, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 소정 시간을, 현재 서브필드의 직전의 서브필드의 유지 기간에 있어서의 유지 펄스의 발생수에 따라 변경한다. 이것은 다음과 같은 이유에 의한다.

본원 발명자는, 표시 전극쌍(24)이 연장되는 방향으로 배열된 연속하는 3개의 방전셀(이하, 간단히 「연속하는 3개의 방전셀」이라고 적는다)에 있어서, 각 서브필드의 점등 패턴이 소정의 패턴(이하, 「비조명 발생 패턴」이라고 적는다)이 되었을 때, 연속하는 3개의 방전셀의 중앙의 방전셀에서 비조명이 발생하기 쉬운 것을 확인했다.

이 비조명 발생 패턴이란, 연속하는 3개의 방전셀에 있어서, 현재 서브필드에서는, 중앙의 방전셀은 비점등이 되고, 중앙의 방전셀의 양측의 2개의 방전셀(이하, 간단히 「양측의 2개의 방전셀」이라고 적는다)은 함께 점등이 되고, 또한, 중앙의 방전셀은 현재 서브필드의 직전의 서브필드 및 현재 서브필드의 직후의 서브필드에서는 함께 점등이 되는 점등 패턴이다.

연속하는 3개의 방전셀에 있어서의 각 서브필드의 점등 패턴이 비조명 발생 패턴에 들어맞을 때, 현재 서브필드에 있어서, 기입 방전을 발생시키지 않는 방전셀, 즉, 중앙의 방전셀의 벽전하는, 그 방전셀에 인접하는 양측의 2개의 방전셀에 발생하는 기입 방전에 의해 감소한다고 생각된다. 즉, 중앙의 방전셀에 전하 누락이 발생한다고 생각된다.

이 「비조명 발생 패턴」에 대하여 도면을 이용하여 설명한다. 도 4는 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 이용하는 패널(10)에 형성된 방전셀을 개략적으로 나타내는 도면이다. 또한, 도 5, 도 6은 도 4에 나타낸 방전셀(i, j-1), 방전셀(i, j), 방전셀(i, j+1)에 생긴 「비조명 발생 패턴」의 일례를 모식적으로 나타낸 도면이다.

또, 도 4에는, i-1행째로부터 i+1행째까지의 3행, 및 j-2열로부터 j+2열까지의 5열의 합계 15개의 방전셀을 나타낸다. 또한, 이하의 설명에서는, 예컨대 i행 j열에 있는 방전셀은, 방전셀(i, j)라고 적는다. 또한, 도 5, 도 6에 있어서, 「○」는 그 방전셀이 점등하는 것을 나타내고, 「×」는 그 방전셀이 비점등인 것을 나타내고, 「-」는 그 방전셀이 점등, 비점등 중 어느 것이더라도 좋은 것을 나타낸다.

또한, 이하에서는, 연속하는 3개의 방전셀로서, 도 4에 나타내는 방전셀(i, j-1), 방전셀(i, j), 방전셀(i, j+1)을 예로 들어 설명을 행한다. 이 예에서는, 중앙의 방전셀은 방전셀(i, j)이며, 중앙의 방전셀의 양측의 2개의 방전셀은 방전셀(i, j-1), 방전셀(i, j+1)이다. 또한, 도 5에는, 현재 서브필드가 제 4 SF가 될 때의 예를 나타내고, 도 6에는, 현재 서브필드가 제 2 SF가 될 때의 예를 나타낸다.

도 5에 나타낸 예에서는, 현재 서브필드를 제 4 SF로 한다. 제 4 SF에서는, 방전셀(i, j)는 비점등이 되고, 방전셀(i, j-1), 방전셀(i, j+1)은 함께 점등이 된다. 또한, 방전셀(i, j)는, 현재 서브필드의 직전의 서브필드(제 3 SF) 및 직후의 서브필드(제 5 SF)에서는 함께 점등이 된다. 상술한 것 이외에는, 점등, 비점등 중 어느 것이더라도 좋다. 예컨대, 이러한 점등 패턴에서는, 현재 서브필드인 제 4 SF에 있어서 방전셀(i, j)에 전하 누락이 발생하기 쉽다. 그리고, 이 전하 누락에 의해, 현재 서브필드의 직후의 서브필드(제 5 SF)에 있어서, 방전셀(i, j)의 기입 방전이 불안정하게 되기 쉽다.

도 6에 나타낸 예에서는, 현재 서브필드를 제 2 SF로 한다. 제 2 SF에서는, 방전셀(i, j)는 비점등이 되고, 방전셀(i, j-1), 방전셀(i, j+1)은 함께 점등이 된다. 또한, 방전셀(i, j)는, 현재 서브필드의 직전의 서브필드(제 1 SF) 및 직후의 서브필드(제 3 SF)에서는 함께 점등이 된다. 상술한 것 이외에는, 점등, 비점등 중 어느 것이더라도 좋다. 예컨대, 이러한 점등 패턴에서는, 현재 서브필드인 제 2 SF에 있어서 방전셀(i, j)에 전하 누락이 발생하기 쉽다. 그리고, 이 전하 누락에 의해, 현재 서브필드의 직후의 서브필드(제 3 SF)에 있어서, 방전셀(i, j)의 기입 방전이 불안정하게 되기 쉽다.

이때, 현재 서브필드의 직전의 서브필드에 있어서, 중앙의 방전셀에 충분한 벽전하가 형성되어 있으면, 현재 서브필드에 있어서 다소의 전하 누락이 생기더라도, 현재 서브필드의 직후의 서브필드에 있어서 기입 방전은 안정하게 발생한다. 반대로, 현재 서브필드의 직전의 서브필드에 있어서, 중앙의 방전셀에 충분한 벽전하가 형성되지 않으면, 현재 서브필드에 있어서 전하 누락이 발생하여 벽전하가 감소하는 것에 의해, 현재 서브필드의 직후의 서브필드에 있어서의 기입 방전은 불안정한 것이 되기 쉽다.

이 벽전하의 일부는, 유지 방전의 발생에 의해 형성된다고 생각되고 있다. 따라서, 어느 서브필드에 있어서의 기입 기간 개시시의 벽전하의 양은, 그 직전의 서브필드의 유지 기간에 있어서의 유지 방전의 발생 횟수에 의존한다고 생각된다.

도 7은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 있어서, 현재 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭과, 현재 서브필드의 직전의 서브필드에 있어서의 유지 펄스의 발생수의 관계를 나타내는 특성도이다. 도 7에 있어서, 가로축은, 현재 서브필드의 직전의 서브필드의 유지 기간에 발생하는 유지 펄스의 수를 나타낸다. 예컨대, 「2」는 주사 전극(22)과 유지 전극(23)에 각각 1회씩 유지 펄스를 인가하는 것을 나타낸다. 또한, 세로축은, 현재 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭(V)을 나타낸다.

도 7에 나타내는 바와 같이, 현재 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭은, 현재 서브필드의 직전의 서브필드에 있어서의 유지 펄스의 발생수가 증가할수록 저감된다. 예컨대, 도 7에 나타내는 측정 결과에서는, 현재 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭은, 현재 서브필드의 직전의 서브필드에 있어서의 유지 펄스의 발생수가 2일 때는 75(V)이며, 유지 펄스의 발생수가 4일 때는 57(V)이며, 유지 펄스의 발생수가 6일 때는 51(V)이었다.

이것은, 유지 펄스의 발생수가 증가할수록, 방전셀 내에 형성되는 벽전하의 양이 증가하기 때문이라고 생각된다. 따라서, 현재 서브필드의 직전의 서브필드에 있어서 유지 펄스의 발생수가 충분하면, 현재 서브필드에 있어서 전하 누락이 생겼다고 하더라도, 현재 서브필드의 직후의 서브필드에서는 안정한 기입 방전을 발생시킬 수 있다.

예컨대, 도 5에 나타낸 예와 도 6에 나타낸 예를 비교한 경우, 제 1 SF~제 8 SF의 각 서브필드가 각각 1, 2, 4, 8, 16, 32, 64, 128의 휘도 가중치를 갖는다고 하면, 도 5에 나타내는 제 5 SF의 방전셀(i, j)에 있어서의 기입 방전이 보다 안정하게 발생하고, 도 6에 나타내는 제 3 SF의 방전셀(i, j)에 있어서의 기입 방전이 보다 불안정하게 되기 쉽다고 생각된다.

한편, 본원 발명자는, 현재 서브필드에 있어서의 상술한 상승 소거 램프 전압 L3의 소정 시간의 길이(시간폭 T)와 현재 서브필드의 직후의 서브필드의 기입 기간에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭에 관련성이 있는 것을 실험에 의해 찾아냈다.

도 8은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 있어서, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 소정 시간의 길이와, 현재 서브필드의 직후의 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭의 관계를 나타내는 특성도이다. 도 8에 있어서, 가로축은, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 소정 시간의 길이(이하, 「시간폭 T」라고 적는다)를 나타내고, 세로축은, 현재 서브필드의 직후의 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭(V)을 나타낸다.

또, 도 8에 나타내는 특성은, 제 1 SF에 있어서의 유지 펄스의 발생수를 2로 하고, 현재 서브필드를 제 2 SF로 함과 아울러 제 2 SF를 비점등으로 하고, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 시간폭 T의 길이를 변경하면서, 현재 서브필드의 직후의 서브필드인 제 3 SF에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭을 측정한 결과를 나타낸 것이다.

그리고, 도 8에 나타내는 바와 같이, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭은, 시간폭 T가 3μsec일 때에는 75(V), 시간폭 T가 6μsec일 때에는 60(V), 시간폭 T가 9μsec일 때에는 55(V)라고 하는 결과를 얻을 수 있었다.

이와 같이, 제 3 SF에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭은, 시간폭 T를 길게 할수록 저감되는 것이 확인되었다. 이것은, 현재 서브필드에 있어서 전하 누락이 생기더라도, 현재 서브필드에서 상승 소거 램프 전압 L3의 시간폭 T의 길이를 길게 하는 것에 의해, 현재 서브필드의 직후의 서브필드인 제 3 SF에 있어서 안정한 기입 방전을 발생시킬 수 있는 것을 나타내고 있다.

도 9는 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치에 있어서, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 소정 시간의 길이와, 현재 서브필드의 직후의 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭의 관계를 나타내는 특성도이다. 도 9에 있어서, 가로축은, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 시간폭 T를 나타내고, 세로축은, 현재 서브필드의 직후의 서브필드에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭(V)을 나타낸다.

또, 도 9에 나타내는 특성은, 제 2 SF에 있어서의 유지 펄스의 발생수를 6으로 하고, 현재 서브필드를 제 3 SF로 함과 아울러 제 3 SF를 비점등으로 하고, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 시간폭 T의 길이를 변경하면서, 현재 서브필드의 직후의 서브필드인 제 4 SF에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭을 측정한 결과를 나타낸 것이다.

그리고, 도 9에 나타내는 바와 같이, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭은, 시간폭 T가 3μsec일 때에는 48(V), 시간폭 T가 6μsec일 때에는 52(V), 시간폭 T가 9μsec일 때에는 53(V)이라고 하는 결과를 얻을 수 있었다.

이와 같이, 제 2 SF에 있어서 발생하는 유지 펄스의 수가 증가하면, 제 4 SF에 있어서 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭은, 시간폭 T를 길게 하는 것에 의해, 도 8에 나타낸 결과와는 반대로 상승하는 것이 확인되었다. 이것은, 현재 서브필드의 직전의 서브필드에 있어서의 유지 펄스의 발생수가 많을 때에는, 현재 서브필드에서 상승 소거 램프 전압 L3의 시간폭 T의 길이를 길게 하지 않는 것이 바람직한 일을 나타내고 있다.

이로부터, 본 실시의 형태에서는, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 시간폭 T의 길이를, 현재 서브필드의 직전의 서브필드에 있어서의 유지 펄스의 발생수에 따라 변경하는 것으로 한다. 즉, 현재 서브필드의 직전의 서브필드에 있어서의 유지 펄스의 발생수가 소정의 임계치 이하일 때에는, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 시간폭 T의 길이를, 다른 서브필드에 있어서의 상승 소거 램프 전압 L3의 시간폭 T의 길이보다 길게 하는 것으로 한다. 예컨대, 제 1 SF로부터 제 8 SF까지의 각 서브필드에서 발생하는 유지 펄스수가 2, 4, 8, 16, 32, 64, 128, 256이며, 소정의 임계치가 3이면, 직전의 서브필드에 있어서의 유지 펄스의 발생수가 3 이하가 되는 것은, 제 2 SF가 된다. 따라서, 제 2 SF의 상승 소거 램프 전압 L3의 시간폭 T의 길이를, 다른 서브필드에 있어서의 시간폭 T보다 길게 한다.

이에 의해, 패널(10)에 화상을 표시할 때에, 상술한 비조명 발생 패턴이 발생했다고 하더라도, 안정한 기입 방전을 발생시키는 것이 가능해진다.

또, 본 실시의 형태에서는, 시간폭 T의 길이를, 현재 서브필드의 직전의 서브필드에 있어서의 유지 펄스의 발생수가 소정의 임계치 이하일 때에는 6μsec로 하고, 다른 서브필드에서는 3μsec로 한다. 그러나, 이들 수치는 단순한 하나의 실시예에 지나지 않는다. 이들 수치는 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 따라 최적으로 설정하는 것이 바람직하다.

또한, 본 실시의 형태에서는, 소정의 임계치를 3으로 하는 예를 나타냈지만, 이 임계치는, 조금도 본 실시의 형태에 나타낸 수치로 한정되는 것은 아니다. 소정의 임계치는, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 따라 최적으로 설정하는 것이 바람직하다.

다음으로, 본 실시의 형태에 있어서의 플라즈마 디스플레이 장치의 구성에 대하여 설명한다.

도 10은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치(30)의 회로 블록도이다. 플라즈마 디스플레이 장치(30)는, 패널(10)과 구동 회로를 구비하고 있다. 구동 회로는, 화상 신호 처리 회로(36), 데이터 전극 구동 회로(42), 주사 전극 구동 회로(43), 유지 전극 구동 회로(44), 제어 신호 발생 회로(45), 각 회로 블록에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다.

화상 신호 처리 회로(36)는, 입력된 화상 신호 sig에 근거하여, 각 방전셀에 계조치를 할당한다. 그리고, 그 계조치를, 서브필드마다의 발광ㆍ비발광을 나타내는 화상 데이터(발광ㆍ비발광을 디지털 신호의 「1」, 「0」에 대응시킨 데이터)로 변환한다.

예컨대, 입력된 화상 신호가 R 신호, G 신호, B 신호를 포함할 때에는, 그 R 신호, G 신호, B 신호에 근거하여, 각 방전셀에 R, G, B의 각 계조치를 할당한다. 혹은, 입력된 화상 신호 sig가 휘도 신호(Y 신호) 및 채도 신호(C 신호, 또는 R-Y 신호 및 B-Y 신호, 또는 u 신호 및 v 신호 등)를 포함할 때에는, 그 휘도 신호 및 채도 신호에 근거하여 R 신호, G 신호, B 신호를 산출하고, 그 후, 각 방전셀에 R, G, B의 각 계조치(1 필드로 표현되는 계조치)를 할당한다. 그리고, 각 방전셀에 할당한 R, G, B의 계조치를, 서브필드마다의 발광ㆍ비발광을 나타내는 화상 데이터로 변환한다.

제어 신호 발생 회로(45)는, 수평 동기 신호, 수직 동기 신호에 근거하여, 각 회로 블록의 동작을 제어하는 각종 제어 신호를 발생시킨다. 그리고, 발생한 제어 신호를 각각의 회로 블록(데이터 전극 구동 회로(42), 주사 전극 구동 회로(43) 및 유지 전극 구동 회로(44) 등)에 공급한다. 또한, 제어 신호 발생 회로(45)는, 화상 신호 처리 회로(36)로부터의 화상 데이터에 근거하여, 유지 펄스의 발생수가 소정의 임계치 이하가 되는 서브필드를 검출하고, 그 결과에 근거한 제어 신호를 발생시킨다. 즉, 유지 펄스의 발생수가 소정의 임계치 이하가 되는 서브필드의 직후의 서브필드에 있어서, 상승 소거 램프 전압 L3의 시간폭 T의 길이를 미리 정해진 시간만큼 길게 하도록 제어 신호를 발생시킨다.

주사 전극 구동 회로(43)는, 초기화 파형 발생 회로, 유지 펄스 발생 회로, 주사 펄스 발생 회로(도시하지 않음)를 구비하고, 제어 신호 발생 회로(45)로부터 공급되는 제어 신호에 근거하여 각 주사 전극 SC1~주사 전극 SCn을 구동한다. 초기화 파형 발생 회로는, 초기화 기간에, 제어 신호에 근거하여 주사 전극 SC1~주사 전극 SCn에 인가하는 초기화 파형을 발생시킨다. 또한, 유지 기간에 주사 전극 SC1~주사 전극 SCn에 인가하는 상승 소거 램프 전압 L3을 제어 신호에 근거하여 발생시킨다. 유지 펄스 발생 회로는, 유지 기간에, 제어 신호에 근거하여 주사 전극 SC1~주사 전극 SCn에 인가하는 유지 펄스를 발생시킨다. 주사 펄스 발생 회로는, 복수의 주사 전극 구동 IC(주사 IC)를 구비하고, 기입 기간에, 제어 신호에 근거하여 주사 전극 SC1~주사 전극 SCn에 인가하는 주사 펄스를 발생시킨다.

유지 전극 구동 회로(44)는, 유지 펄스 발생 회로 및 전압 Ve1, 전압 Ve2를 발생시키는 회로를 구비하고(도시하지 않음), 제어 신호 발생 회로(45)로부터 공급되는 제어 신호에 근거하여 유지 전극 SU1~유지 전극 SUn을 구동한다. 유지 기간에는, 제어 신호에 근거하여 유지 펄스를 발생시키고, 유지 전극 SU1~유지 전극 SUn에 인가한다.

데이터 전극 구동 회로(42)는, 화상 데이터를 구성하는 서브필드마다의 데이터를, 각 데이터 전극 D1~데이터 전극 Dm에 대응하는 신호로 변환한다. 그리고, 그 신호, 및 제어 신호 발생 회로(45)로부터 공급되는 제어 신호에 근거하여, 각 데이터 전극 D1~데이터 전극 Dm을 구동한다. 기입 기간에는, 제어 신호에 근거하여 기입 펄스를 발생시키고, 데이터 전극 D1~데이터 전극 Dm에 인가한다.

다음으로, 주사 전극 구동 회로(43)에 대하여 설명한다.

도 11은 본 발명의 한 실시의 형태에 있어서의 플라즈마 디스플레이 장치(30)의 주사 전극 구동 회로(43)의 구성을 나타내는 회로도이다. 주사 전극 구동 회로(43)는, 주사 전극(22)측의 유지 펄스 발생 회로(50)와, 초기화 파형 발생 회로(51)와, 주사 펄스 발생 회로(52)를 구비하고 있다. 주사 펄스 발생 회로(52)의 출력 단자의 각각은, 패널(10)의 주사 전극 SC1~주사 전극 SCn의 각각에 접속되어 있다. 이것은, 기입 기간에 있어서 각 주사 전극(22)의 각각에 개별적으로 주사 펄스를 인가할 수 있도록 하기 위해서이다.

또, 본 실시의 형태에서는, 주사 펄스 발생 회로(52)에 입력되는 전압을 「기준 전위 A」라고 적는다. 또한, 이하의 설명에 있어서는, 스위칭 소자를 도통하는 동작을 「온」, 차단하는 동작을 「오프」라고 표기하고, 스위칭 소자를 온으로 하는 신호를 「Hi」, 오프로 하는 신호를 「Lo」라고 표기한다. 또한, 도 11에서는, 제어 신호의 신호 경로의 상세는 생략한다.

또한, 도 11에는, 부의 전압 Va를 이용한 회로(예컨대, 밀러 적분 회로(54))가 동작하고 있을 때에, 그 회로와, 유지 펄스 발생 회로(50) 및 전압 Vr을 이용한 회로(예컨대, 밀러 적분 회로(53)), 전압 Vers를 이용한 회로(예컨대, 밀러 적분 회로(55))를 전기적으로 분리하기 위한 스위칭 소자 Q4를 이용한 분리 회로를 나타내고 있다. 또한, 전압 Vr을 이용한 회로(예컨대, 밀러 적분 회로(53))가 동작하고 있을 때에, 그 회로와, 전압 Vr보다 낮은 전압의 전압 Vers를 이용한 회로(예컨대, 밀러 적분 회로(55))를 전기적으로 분리하기 위한 스위칭 소자 Q6을 이용한 분리 회로를 나타내고 있다.

유지 펄스 발생 회로(50)는, 일반적으로 이용되고 있는 전력 회수 회로와 클램프 회로를 구비하고 있다(도시하지 않음). 전력 회수 회로는, 전력 회수용의 콘덴서와 공진용의 인덕터를 구비하고, 패널(10)의 전극간 용량과 인덕터를 LC 공진시켜 유지 펄스의 상승 및 하강을 행한다. 클램프 회로는, 기준 전위 A를 베이스 전위인 전압 0(V)에 클램프할 수 있고, 또한, 기준 전위 A를 전압 Vs에 클램프할 수 있다. 그리고, 제어 신호 발생 회로(45)로부터 공급되는 제어 신호에 근거하여 전력 회수 회로와 클램프 회로를 전환하여 동작시키면서, 주사 펄스 발생 회로(52)에 입력되는 기준 전위 A를 전압 Vs 또는 접지 전위(전압 0(V))로 하는 것에 의해 유지 펄스를 발생시킨다.

또, 도시는 하고 있지 않지만, 유지 전극 구동 회로(44)는, 유지 펄스 발생 회로(50)와 거의 같은 구성의 유지 펄스 발생 회로를 구비하고 있다. 그리고, 제어 신호 발생 회로(45)로부터 공급되는 제어 신호에 근거하여, 내부에 구비한 각 스위칭 소자를 전환하여 유지 펄스를 발생시킨다. 그리고, n개의 유지 전극 SU1~유지 전극 SUn에 유지 펄스를 인가한다.

주사 펄스 발생 회로(52)는, 기준 전위 A를 부의 전압 Va에 접속하기 위한 스위칭 소자 Q5와, 기준 전위 A에 전압 Vscn을 중첩한 전압 Vc를 발생시키기 위한 전원 VSCN, 다이오드 Di31, 콘덴서 C31과, 주사 전극 SC1~주사 전극 SCn의 각각에 전압 Vc를 인가하기 위한 스위칭 소자 QH1~스위칭 소자 QHn과, 주사 전극 SC1~주사 전극 SCn의 각각에 기준 전위 A를 인가하기 위한 스위칭 소자 QL1~스위칭 소자 QLn을 구비하고 있다.

그리고, 스위칭 소자 QH1~스위칭 소자 QHn, 스위칭 소자 QL1~스위칭 소자 QLn은 복수의 출력마다 합쳐져 IC화되어 있다. 이 IC가 주사 IC이다. 즉, 주사 펄스 발생 회로(52)는 주사 전극 SC1~주사 전극 SCn에 인가하는 주사 펄스를 발생시키는 복수의 주사 IC를 갖는다. 이와 같이, 다수의 스위칭 소자 QH1~스위칭 소자 QHn, 스위칭 소자 QL1~스위칭 소자 QLn을 IC화하는 것에 의해, 회로를 소형으로 정리하여, 회로를 프린트 기판에 탑재하는 면적(실장 면적)을 작게 할 수 있다. 또한, 플라즈마 디스플레이 장치(30)의 제조에 요하는 원가도 낮출 수 있다.

스위칭 소자 QH1~스위칭 소자 QHn의 입력 단자 INb에는 전압 Vc가 접속되고, 스위칭 소자 QL1~스위칭 소자 QLn의 입력 단자 INa에는 기준 전위 A가 접속되어 있다.

이와 같이 구성된 주사 펄스 발생 회로(52)에서는, 기입 기간에 있어서는, 스위칭 소자 Q5를 온으로 하여 기준 전위 A를 부의 전압 Va에 접속하고, 입력 단자 INa에는 부의 전압 Va를, 입력 단자 INb에는 전압 Va+전압 Vscn이 된 전압 Vc를 인가한다. 그리고, 제어 신호 발생 회로(45)로부터 공급되는 제어 신호에 근거하여, 주사 펄스를 인가하는 주사 전극 SCi에 대해서는, 스위칭 소자 QHi를 오프, 스위칭 소자 QLi를 온으로 하는 것에 의해, 스위칭 소자 QLi를 경유하여 주사 전극 SCi에 부의 전압 Va의 주사 펄스를 인가한다. 또한, 주사 펄스를 인가하지 않는 주사 전극 SCh(h는, 1~n 중 i를 제외한 것)에 대해서는, 스위칭 소자 QLh를 오프, 스위칭 소자 QHh를 온으로 하는 것에 의해, 스위칭 소자 QHh를 경유하여 주사 전극 SCh에 전압 Va+전압 Vscn을 인가한다.

초기화 파형 발생 회로(51)는, 밀러 적분 회로(53), 밀러 적분 회로(54), 밀러 적분 회로(55), 및 정전류 발생 회로(61)를 갖는다. 또, 밀러 적분 회로(53) 및 밀러 적분 회로(55)는 상승하는 경사 파형 전압을 발생시키는 경사 파형 전압 발생 회로이며, 밀러 적분 회로(54)는 하강하는 경사 파형 전압을 발생시키는 경사 파형 전압 발생 회로이다. 또한, 도 11에는, 밀러 적분 회로(53)의 입력 단자를 입력 단자 IN1, 밀러 적분 회로(55)의 입력 단자를 입력 단자 IN3, 정전류 발생 회로(61)의 입력 단자를 입력 단자 IN2로서 나타내고 있다.

밀러 적분 회로(53)는, 스위칭 소자 Q1과 콘덴서 C1과 저항 R1과 콘덴서 C1에 직렬로 접속된 제너 다이오드 Di10을 갖는다. 그리고, 초기화 동작시에, 주사 전극 구동 회로(43)의 기준 전위 A를 전압 Vi2까지 램프 형상으로 완만하게(예컨대, 1.3V/μsec로) 상승시켜 램프 전압 L1을 발생시킨다. 또, 제너 다이오드 Di10은, 전체 셀 초기화 동작시(여기에서는, 제 1 SF의 초기화 기간)에, 제너 전압(예컨대, 45(V))을 전압 Vscn에 중첩하여 전압 Vi1을 발생시키는 기능을 갖는다. 즉, 램프 전압 L1의 개시 전압(경사 파형 전압의 상승이 개시되는 전압)을 전압 Vi1로 하는 작용을 갖는다. 따라서, 제너 다이오드 Di10의 제너 전압은, 기준 전위 A에 더해진 전압이 된다.

또, 전압 Vi2는, 전압 Vr에 전압 Vscn을 중첩한 전압으로 한다. 즉, 상승 램프 전압 L1을 발생시키는 기간, 스위칭 소자 QH1~스위칭 소자 QHn을 온으로 하고, 스위칭 소자 QL1~스위칭 소자 QLn을 오프로 하여, 초기화 파형 발생 회로(51)로부터 출력되는 전압에 전압 Vscn을 중첩한 전압을, 스위칭 소자 QH1~스위칭 소자 QHn을 경유하여 주사 전극 SC1~주사 전극 SCn에 인가하는 것으로 한다.

밀러 적분 회로(55)는, 스위칭 소자 Q3과 콘덴서 C3과 저항 R3을 갖는다. 그리고, 유지 기간의 최후에, 기준 전위 A를 램프 전압 L1보다 급한 기울기(예컨대, 10V/μsec)로 전압 Vers까지 상승시켜 상승 소거 램프 전압 L3을 발생시킨다.

밀러 적분 회로(54)는, 스위칭 소자 Q2와 콘덴서 C2와 저항 R2를 갖는다. 그리고, 초기화 동작시에, 기준 전위 A를 전압 Vi4까지 램프 형상으로 완만하게(예컨대, -2.5V/μsec의 기울기로) 하강시켜 램프 전압 L2 및 램프 전압 L4를 발생시킨다. 또한, 유지 기간에 있어서의 유지 펄스의 발생 후에는, 기준 전위 A를 램프 전압 L2보다 완만한 기울기(예컨대, -1V/μsec의 기울기)로 전압 Vi4까지 하강시켜 하강 소거 램프 전압 L5를 발생시킨다.

정전류 발생 회로(61)는, 입력 단자 IN2에 콜렉터가 접속된 트랜지스터 Q9와, 입력 단자 IN2와 트랜지스터 Q9의 베이스의 사이에 삽입된 저항 R9와, 저항 R9에 캐소드가 접속되고 저항 R2에 애노드가 접속된 제너 다이오드 Di9와, 트랜지스터 Q9의 이미터와 저항 R2의 사이에 직렬로 접속된 저항 R12를 갖고, 입력 단자 IN2에 소정의 전압(예컨대, 5(V))을 인가하는 것에 의해, 정전류를 발생시킨다. 이 정전류는 밀러 적분 회로(54)에 입력되고, 밀러 적분 회로(54)는, 이 정전류가 입력되는 기간, 기준 전위 A의 전위를 하강시킨다.

여기서, 본 실시의 형태에 있어서의 초기화 파형 발생 회로(51)는, 게이트를 입력 단자 IN4로 하는 스위칭 소자 Q21을 구비한 구성으로 한다. 스위칭 소자 Q21은, 입력 단자 IN4에 인가하는 제어 신호가 「Hi」(예컨대, 5(V))일 때에 온이 되고, 「Lo」(예컨대, 0(V))일 때에 오프가 된다. 그리고, 정전류 발생 회로(61)는, 스위칭 소자 Q21의 스위칭 조작에 의해 정전류 발생 회로(61)로부터 출력되는 정전류의 전류치를 변경하는 저항 R13을 구비하고 있다. 구체적으로는, 저항 R13의 한쪽의 단자를 저항 R12와 트랜지스터 Q9의 접속점에 접속하고, 다른 쪽의 단자를 스위칭 소자 Q21의 드레인에 접속한다. 그리고, 스위칭 소자 Q21의 소스를 저항 R12와 저항 R2의 접속점에 접속한다. 이에 의해, 스위칭 소자 Q21을 온으로 하는 것에 의해, 저항 R12와 저항 R13이 전기적으로 병렬로 접속되고, 스위칭 소자 Q21이 오프일 때보다 정전류 발생 회로(61)로부터 출력되는 정전류의 전류치를 크게 하고, 밀러 적분 회로(54)로부터 출력되는 경사 파형 전압의 기울기를 크게 할 수 있다.

이에 의해, 본 실시의 형태에 있어서의 밀러 적분 회로(54)는, 기울기가 다른 2개의 경사 파형 전압을 발생시킬 수 있다. 즉, 밀러 적분 회로(54)는, 초기화 동작시의 램프 전압 L2와, 유지 기간에 있어서 유지 펄스의 발생 후에 발생하는 하강 소거 램프 전압 L5를 발생시킬 수 있다.

또, 각 회로를 제어하는 제어 신호는, 제어 신호 발생 회로(45)로부터 공급된다.

또, 주사 펄스 발생 회로(52)는, 초기화 기간에는 초기화 파형 발생 회로(51)가 출력하는 전압 파형을 출력하고, 유지 기간에는 유지 펄스 발생 회로(50)가 출력하는 전압 파형을 출력하도록, 제어 신호 발생 회로(45)에 의해 제어되는 것으로 한다. 즉, 초기화 파형 발생 회로(51) 또는 유지 펄스 발생 회로(50)가 동작하고 있을 때에는, 주사 펄스 발생 회로(52)의 스위칭 소자 QH1~스위칭 소자 QHn을 오프, 스위칭 소자 QL1~스위칭 소자 QLn을 온으로 하는 것에 의해, 스위칭 소자 QL1~스위칭 소자 QLn을 경유하여 각 주사 전극 SC1~주사 전극 SCn에, 초기화 파형 또는 유지 펄스를 인가한다. 또한, 초기화 파형 발생 회로(51)로부터 출력되는 전압에 전압 Vscn을 중첩한 전압을 주사 전극 SC1~주사 전극 SCn에 인가할 때에는, 스위칭 소자 QH1~스위칭 소자 QHn을 온으로 하고, 스위칭 소자 QL1~스위칭 소자 QLn을 오프로 하여, 스위칭 소자 QH1~스위칭 소자 QHn을 경유하여 주사 전극 SC1~주사 전극 SCn에 초기화 파형을 인가한다.

다음으로, 각 램프 전압을 발생시키는 동작을 도 12를 이용하여 설명한다.

도 12는 본 발명의 한 실시의 형태에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로(43)의 동작의 일례를 설명하기 위한 타이밍 차트이다. 또, 이 도면에서는 전체 셀 초기화 동작시에 발생하는 전압 파형을 예로 하여 설명하지만, 선택 초기화 동작에 있어서 램프 전압 L4를 발생시키는 동작은, 도 12에 설명하는 램프 전압 L2를 발생시키는 동작과 같다.

또한, 도 12에서는, 유지 기간에 있어서의 유지 펄스 발생 후에 발생하는 전압 파형을 기간 T1~기간 T3으로 나타낸 3개의 기간으로 분할하고, 전체 셀 초기화 동작을 행할 때에 발생하는 전압 파형을 기간 T11~기간 T14로 나타낸 4개의 기간으로 분할하여, 각각의 기간에 대하여 설명한다. 또한, 이하, 전압 Vi3과 전압 Vers는 전압 Vs와 동일한 것으로 하고, 전압 Vi2는 전압 Vscn+전압 Vr과 동일한 것으로 하고, 전압 Vi4는 부의 전압 Va와 동일한 것으로 하여 설명한다. 또한, 도면에는 스위칭 소자를 온시키는 신호를 「Hi」, 오프시키는 신호를 「Lo」라고 표기한다.

우선, 유지 기간의 유지 펄스 발생 후에 하강 소거 램프 전압 L5를 발생시키고, 그 후, 상승 소거 램프 전압 L3을 발생시킬 때의 동작에 대하여 설명한다.

기간 T1에 들어가기 전에, 유지 펄스 발생 회로(50)의 클램프 회로를 동작시켜 기준 전위 A를 전압 0(V)으로 한다. 그리고, 스위칭 소자 QH1~스위칭 소자 QHn을 오프, 스위칭 소자 QL1~스위칭 소자 QLn을 온으로 하여, 기준 전위 A(이때, 전압 0(V))를 주사 전극 SC1~주사 전극 SCn에 인가한다(도시하지 않음).

(기간 T1)

기간 T1에는, 입력 단자 IN4를 「Lo」로 하여 스위칭 소자 Q21을 오프로 하고, 저항 R13을 전기적으로 개방된 상태로 한다. 아울러, 입력 단자 IN2를 「Hi」로 하여, 정전류 발생 회로(61)의 동작을 개시한다. 이에 의해, 콘덴서 C2를 향해 일정한 전류가 흐르고, 스위칭 소자 Q2의 드레인 전압이 부의 전압 Vi4(본 실시의 형태에서는, 전압 Va와 동일하다)를 향해 램프 형상으로 하강하고, 주사 전극 구동 회로(43)의 출력 전압도 부의 전압 Vi4를 향해 램프 형상으로 하강하기 시작한다. 이때, 경사 파형 전압의 기울기가 소망하는 값(예컨대, -1V/μsec)이 되도록, 저항 R12의 저항치를 미리 설정하여 둔다.

또, 이 전압 하강은, 입력 단자 IN2를 「Hi」로 하고 있는 기간, 또는, 기준 전위 A가 전압 Va에 도달할 때까지 계속한다. 그리고, 본 실시의 형태에서는, 주사 전극 구동 회로(43)의 출력 전압이 부의 전압 Vi4(본 실시의 형태에서는, 전압 Va와 동일하다)에 도달하면 입력 단자 IN2에, 예컨대 전압 0(V)을 인가하여, 입력 단자 IN2를 「Lo」로 한다.

이와 같이 하여, 본 실시의 형태에서는, 전압 Vi4까지 하강하는 하강 소거 램프 전압 L5를, 유지 기간에 있어서의 모든 유지 펄스의 발생을 마친 후에 발생시키고, 주사 전극 SC1~주사 전극 SCn에 인가한다.

이 하강 소거 램프 전압 L5가 하강하는 동안에 주사 전극 SCh와 데이터 전극 Dj의 사이의 전압차는 방전 개시 전압을 넘고, 이에 의해, 주사 전극 SCh와 데이터 전극 Dj의 사이에 미약한 방전이 발생한다. 그리고, 이 미약한 방전은, 하강 소거 램프 전압 L5가 하강하는 기간, 계속하여 발생한다.

(기간 T2)

기간 T2에는, 상승 소거 램프 전압 L3을 발생시키는 밀러 적분 회로(55)의 입력 단자 IN3을 「Hi」로 한다. 구체적으로는 입력 단자 IN3에, 소정의 정전류를 입력한다. 이에 의해, 콘덴서 C3을 향해 일정한 전류가 흐르고, 스위칭 소자 Q3의 소스 전압이 램프 형상으로 상승하고, 주사 전극 구동 회로(43)의 출력 전압은, 램프 형상으로 상승하기 시작한다. 이때, 경사 파형 전압의 기울기가 소망하는 값(예컨대, 10V/μsec)이 되도록, 입력 단자 IN3에 입력하는 정전류를 발생시킨다. 이렇게 하여, 전압 0(V)으로부터 전압 Vers(본 실시의 형태에서는, 전압 Vs와 동일하다)를 향해 상승하는 상승 소거 램프 전압 L3을 발생시키고, 주사 전극 SC1~주사 전극 SCn에 인가한다. 또, 이 전압 상승은, 입력 단자 IN3을 「Hi」로 하고 있는 기간, 또는, 기준 전위 A가 전압 Vers에 도달할 때까지 계속한다.

이 상승 소거 램프 전압 L3이 상승하는 동안에 주사 전극 SCi와 유지 전극 SUi의 사이의 전압차는 방전 개시 전압을 넘고, 이에 의해, 주사 전극 SCi와 유지 전극 SUi의 사이에 미약한 방전이 발생한다. 그리고, 이 미약한 방전은, 상승 소거 램프 전압 L3이 상승하는 기간, 계속하여 발생한다.

또, 도면에는 나타내지 않고 있지만, 이 사이, 데이터 전극 D1~데이터 전극 Dm은 전압 0(V)으로 유지되고 있으므로, 데이터 전극 Dk상에는 정의 벽전압이 형성된다.

그리고, 기준 전위 A가 전압 Vers에 도달하고 나서 시간폭 T의 시간의 뒤, 입력 단자 IN3을 「Lo」로 하는 것과 아울러, 유지 펄스 발생 회로(50)의 클램프 회로를 동작시켜 기준 전위 A를 전압 0(V)으로 한다. 이들 타이밍을 제어 신호 발생 회로(45)가 발생시키는 제어 신호에 의해 제어하는 것에 의해, 상승 소거 램프 전압 L3에 있어서의 시간폭 T를 제어할 수 있다.

(기간 T3)

기간 T3에는, 유지 펄스 발생 회로(50)의 클램프 회로를 동작시켜 기준 전위 A를 0(V)으로 하고, 계속되는 전체 셀 초기화 동작에 대비한다.

다음으로, 전체 셀 초기화 기간에 초기화 파형 전압을 발생시킬 때의 동작에 대하여 설명한다.

(기간 T11)

기간 T11에는, 스위칭 소자 QH1~스위칭 소자 QHn을 온으로 하고, 스위칭 소자 QL1~스위칭 소자 QLn을 오프로 하는 것에 의해, 기준 전위 A(이때, 전압 0(V))에 전압 Vscn을 중첩한 전압을, 주사 전극 SC1~주사 전극 SCn에 인가한다.

(기간 T12)

다음으로, 램프 전압 L1을 발생시키는 밀러 적분 회로(53)의 입력 단자 IN1을 「Hi」로 한다. 구체적으로는 입력 단자 IN1에, 소정의 정전류를 입력한다. 밀러 적분 회로(53)의 동작 개시 직후의 스위칭 소자 Q1의 소스 전압은, 기준 전위 A(전압 0(V))에, 제너 다이오드 Di10의 제너 전압 Vz를 가산한 전압 Vz가 되어 있다. 따라서, 주사 전극 구동 회로(43)의 출력 전압은, 전압 Vscn으로부터 전압 Vscn에 제너 다이오드 Di10의 제너 전압 Vz를 중첩한 전압 Vi1까지 급하게 증가한다.

그 후, 콘덴서 C1을 향해 일정한 전류가 흐르고, 스위칭 소자 Q1의 소스 전압은 전압 Vi1로부터 램프 형상으로 상승하고, 주사 전극 구동 회로(43)의 출력 전압은, 램프 형상으로 상승하기 시작한다. 이때, 경사 파형 전압의 기울기가 소망하는 값(예컨대, 1.3V/μsec)이 되도록, 입력 단자 IN1에 입력하는 정전류를 발생시킨다.

이렇게 하여, 전압 Vi1로부터 전압 Vi2(본 실시의 형태에서는, 전압 Vscn+전압 Vr과 동일하다)를 향해 상승하는 램프 전압 L1을 발생시키고, 주사 전극 SC1~주사 전극 SCn에 인가한다. 또, 이 전압 상승은, 입력 단자 IN1을 「Hi」로 하고 있는 기간, 혹은, 기준 전위 A가 전압 Vr에 도달할 때까지 계속한다.

기간 T12에는, 이와 같이 하여, 전압 Vi1로부터 방전 개시 전압을 넘는 전압 Vi2(본 실시의 형태에서는, 전압 Vs와 동일하다)를 향해 완만하게 상승하는 램프 전압 L1을 발생시킨다.

(기간 T13)

기간 T13에는 입력 단자 IN1을 「Lo」로 하고, 밀러 적분 회로(53)의 동작을 정지한다. 또한, 스위칭 소자 QH1~스위칭 소자 QHn을 오프로 하고, 스위칭 소자 QL1~스위칭 소자 QLn을 온으로 하여, 기준 전위 A를 주사 전극 SC1~주사 전극 SCn에 인가한다. 아울러, 유지 펄스 발생 회로(50)의 클램프 회로를 동작시켜 기준 전위 A를 전압 Vs로 한다. 이에 의해, 주사 전극 SC1~주사 전극 SCn의 전압은 전압 Vi3(본 실시의 형태에서는, 전압 Vs와 동일하다)까지 저하된다.

(기간 T14)

기간 T14에는, 입력 단자 IN4를 「Hi」로 하여 스위칭 소자 Q21을 온으로 하고, 저항 R12와 저항 R13이 전기적으로 병렬로 접속된 상태로 한다. 아울러, 입력 단자 IN2를 「Hi」로 하여, 정전류 발생 회로(61)의 동작을 개시한다. 이에 의해, 정전류 발생 회로(61)로부터 출력되는 정전류의 전류치는 기간 T1보다 커진다. 그리고, 정전류 발생 회로(61)로부터 콘덴서 C2를 향해 일정한 전류가 흐르고, 스위칭 소자 Q2의 드레인 전압이 부의 전압 Vi4(본 실시의 형태에서는, 전압 Va와 동일하다)를 향해 램프 형상으로 하강하고, 주사 전극 구동 회로(43)의 출력 전압은, 하강 소거 램프 전압 L5보다 급한 기울기로 부의 전압 Vi4를 향해 램프 형상으로 하강하기 시작한다. 이때, 경사 파형 전압의 기울기가 소망하는 값(예컨대, -2.5V/μsec)이 되도록, 저항 R12와 저항 R13의 합성 저항의 저항치를 미리 설정하여 둔다.

또, 이 전압 하강은, 입력 단자 IN2를 「Hi」로 하고 있는 기간, 또는, 기준 전위 A가 전압 Va에 도달할 때까지 계속한다. 그리고, 본 실시의 형태에서는, 주사 전극 구동 회로(43)의 출력 전압이 부의 전압 Vi4(본 실시의 형태에서는, 전압 Va와 동일하다)에 도달하면, 입력 단자 IN2를 「Lo」로 한다. 이와 같이 하여, 램프 전압 L2를 발생시키고, 주사 전극 SC1~주사 전극 SCn에 인가한다.

이상과 같이 하여, 주사 전극 구동 회로(43)는, 제 2 하강 경사 파형 전압인 하강 소거 램프 전압 L5와, 상승 소거 램프 전압 L3과, 램프 전압 L1과, 제 1 하강 경사 파형 전압인 램프 전압 L2(램프 전압 L4)를 발생시킨다.

또, 램프 전압 L2 및 하강 소거 램프 전압 L5는, 도 12에 나타내는 바와 같이 전압 Va까지 하강하는 구성이더라도 좋지만, 예컨대, 하강하는 전압이, 전압 Va에 소정의 정의 전압 Vset2를 중첩한 전압에 도달한 시점에, 하강을 정지하는 구성으로 하더라도 좋다. 또한, 램프 전압 L2 및 하강 소거 램프 전압 L5는, 미리 설정된 전압에 도달한 후, 즉시 상승하는 구성이더라도 좋지만, 예컨대, 하강하는 전압이, 미리 설정된 저전압에 도달하면, 그 후, 그 전압을 일정 기간 유지하는 구성이더라도 좋다.

이상 나타낸 바와 같이, 본 실시의 형태에서는, 현재 서브필드의 직전의 서브필드에 있어서의 유지 펄스의 발생수가, 소정의 임계치 이하일 때에는, 현재 서브필드에 있어서의 상승 소거 램프 전압 L3의 시간폭 T의 길이를, 다른 서브필드에 있어서의 상승 소거 램프 전압 L3의 시간폭 T의 길이보다 길게 한다. 이에 의해, 비조명 발생 패턴이 발생하는 화상을 패널(10)에 표시할 때에도, 안정한 기입 방전을 발생시키는 것이 가능해진다.

또, 본 실시의 형태에서는, 모든 서브필드에서 하강 소거 램프 전압 L5를 주사 전극 SC1~주사 전극 SCn에 인가하는 구성을 설명했지만, 본 발명은 반드시 이 구성으로 한정되는 것은 아니다. 예컨대, 불필요한 벽전하의 축적이 발생하기 쉬운 휘도 가중치가 큰 서브필드에 있어서만 하강 소거 램프 전압 L5를 발생시키는 구성이더라도 좋다. 예컨대, 1 필드를 8 서브필드(제 1 SF, 제 2 SF, …, 제 8 SF)로 구성하고, 각 서브필드가 각각 1, 2, 4, 8, 16, 32, 64, 128의 휘도 가중치를 갖는 구성이면, 비교적 휘도 가중치가 큰 제 6 SF로부터 제 8 SF에 있어서만 하강 소거 램프 전압 L5를 발생시키는 구성으로 하더라도 좋다. 이와 같이, 비교적 휘도 가중치가 큰 서브필드에 있어서만 하강 소거 램프 전압 L5를 발생시키는 구성이더라도 상술한 것과 같은 효과를 얻을 수 있다.

또, 본 실시의 형태에서는, 하강 소거 램프 전압 L5를 모두 같은 기울기로 발생시키는 구성을 설명했지만, 예컨대, 하강 소거 램프 전압 L5를 복수의 기간으로 나누어, 각 기간에 기울기를 바꾸어 하강 소거 램프 전압 L5를 발생시키는 구성으로 하더라도 좋다. 도 13은 본 발명의 한 실시의 형태에 있어서의 주사 전극(22)에 인가하는 하강 소거 램프 전압 L5의 파형 형상의 다른 예를 나타내는 파형도이다.

예컨대, 도 13에 나타내는 바와 같이, 소거 방전이 발생할 때까지는 램프 전압 L2보다 급한 기울기(예컨대, -8V/μsec)로 하강하고, 그 후, 일단 램프 전압 L2와 동등한 기울기(예컨대, -2.5V/μsec)로 하강하고, 최후로, 램프 전압 L2보다 완만한 기울기(예컨대, -1V/μsec)로 하강하여, 하강 소거 램프 전압을 발생시키는 구성으로 하더라도 좋다. 이러한 구성이더라도, 상술한 것과 같은 효과를 얻을 수 있는 것이 본원 발명자에 의해 확인되었다. 또한, 이 구성에서는, 하강 소거 램프 전압을 발생시키는 기간을 단축할 수 있다고 하는 효과도 얻을 수 있다.

또, 유지 펄스의 발생수가 소정의 임계치 이하가 되는 서브필드의 직후의 서브필드에 있어서, 상승 소거 램프 전압 L3의 시간폭 T의 길이를 길게 할 때의 그 연장 시간은, 안정한 기입 방전을 발생시키기 위해 필요한 기입 펄스의 진폭이, 다른 서브필드와 동등하거나 그 이하가 되도록 설정하는 것이 바람직하다.

또, 본 실시의 형태에 나타낸 각 제어 신호의 극성은, 조금도 상술한 극성으로 한정되는 것은 아니다. 본 실시의 형태에 나타낸 동작과 같은 동작을 하는 구성이면, 상술한 극성과는 반대의 극성이더라도 상관없다.

또, 본 발명에 있어서의 실시의 형태에 나타낸 각 회로 블록은, 실시의 형태에 나타낸 각 동작을 행하는 전기 회로로서 구성되더라도 좋고, 혹은, 같은 동작을 하도록 프로그래밍된 마이크로 컴퓨터 등을 이용하여 구성되더라도 좋다.

또, 본 실시의 형태에서는, 1 화소를 R, G, B의 3색의 방전셀로 구성하는 예를 설명했지만, 1 화소를 4색 혹은 그 이상의 색의 방전셀로 구성하는 패널에 있어서도, 본 실시의 형태에 나타낸 구성을 적용하는 것은 가능하고, 같은 효과를 얻을 수 있다.

또, 상술한 구동 회로는 일례를 나타낸 것이며, 구동 회로의 구성은 상술한 구성으로 한정되는 것은 아니다.

또, 본 발명의 실시의 형태에 있어서 나타낸 구체적인 수치는, 화면 사이즈가 50인치, 표시 전극쌍(24)의 수가 768인 패널(10)의 특성에 근거하여 설정한 것이며, 단지 실시의 형태에 있어서의 일례를 나타낸 것에 지나지 않는다. 본 발명은 이들 수치에 조금도 한정되는 것이 아니고, 각 수치는 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞추어 최적으로 설정하는 것이 바람직하다. 또한, 이들 각 수치는, 상술한 효과를 얻을 수 있는 범위에서의 격차를 허용하는 것으로 한다. 또한, 서브필드수나 각 서브필드의 휘도 가중치 등도 본 발명에 있어서의 실시의 형태에 나타낸 값으로 한정되는 것이 아니고, 또한, 화상 신호 등에 근거하여 서브필드 구성을 전환하는 구성이더라도 좋다.

(산업상이용가능성)

본 발명은, 고해상도화된 대화면의 패널이더라도, 소비 전력의 증대를 억제하여 안정한 기입 방전을 발생시키는 것이 가능하므로, 패널의 구동 방법 및 플라즈마 디스플레이 장치로서 유용하다.

10 : 패널 21 : 전면 기판
22 : 주사 전극 23 : 유지 전극
24 : 표시 전극쌍 25, 33 : 유전체층
26 : 보호층 30 : 플라즈마 디스플레이 장치
31 : 배면 기판 32 : 데이터 전극
34 : 격벽 35 : 형광체층
36 : 화상 신호 처리 회로 42 : 데이터 전극 구동 회로
43 : 주사 전극 구동 회로 44 : 유지 전극 구동 회로
45 : 제어 신호 발생 회로 50 : 유지 펄스 발생 회로
51 : 초기화 파형 발생 회로 52 : 주사 펄스 발생 회로
53, 54, 55 : 밀러 적분 회로 61 : 정전류 발생 회로
Q1, Q2, Q3, Q4, Q5, Q6, Q21, QH1~QHn, QL1~QLn : 스위칭 소자
C1, C2, C3, C31 : 콘덴서 Di31 : 다이오드
Di9, Di10 : 제너 다이오드 R1, R2, R3, R9, R12, R13 : 저항
Q9 : 트랜지스터 L1 : 램프 전압
L2, L4 : 램프 전압 L3 : 상승 소거 램프 전압
L5 : 하강 소거 램프 전압

Claims (4)

1. 주사 전극 및 유지 전극으로 이루어지는 표시 전극쌍과 데이터 전극을 갖는 방전셀을 복수 구비한 플라즈마 디스플레이 패널을, 기입 기간과, 휘도 가중치에 따른 수의 유지 펄스를 상기 표시 전극쌍에 인가하는 유지 기간을 갖는 복수의 서브필드로 1 필드를 구성하여 구동하는 플라즈마 디스플레이 패널의 구동 방법으로서,
   상기 유지 기간의 최후에 있어서, 베이스 전위로부터 소정 전압을 향해 상승하고, 상기 소정 전압에 도달한 후는 상기 소정 전압을 소정 시간동안 유지하고, 그 후 베이스 전위를 향해 강하하는 상승 경사 파형 전압을 상기 주사 전극에 인가함과 아울러,
   상기 유지 펄스의 발생수가 소정의 임계치 이하가 되는 서브필드의 직후의 서브필드에 있어서의 상기 소정 시간을, 다른 서브필드에 있어서의 상기 소정 시간보다 길게 하는
   것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
   
2. 제 1 항에 있어서,
   상기 유지 기간에 있어서 상기 유지 펄스의 발생을 마친 후에, 방전 개시 전압을 넘는 부의 전압을 향해 하강하는 하강 경사 파형 전압을 상기 주사 전극에 인가하고, 그 후, 상기 상승 경사 파형 전압을 상기 주사 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
   
3. 주사 전극 및 유지 전극으로 이루어지는 표시 전극쌍과 데이터 전극을 갖는 방전셀을 복수 구비한 플라즈마 디스플레이 패널과,
   기입 기간과, 휘도 가중치에 따른 수의 유지 펄스를 상기 표시 전극쌍에 인가하는 유지 기간을 갖는 복수의 서브필드로 1 필드를 구성하여 상기 플라즈마 디스플레이 패널을 구동하는 구동 회로
   를 구비한 플라즈마 디스플레이 장치로서,
   상기 구동 회로는, 상기 유지 기간의 최후에 있어서, 베이스 전위로부터 소정 전압을 향해 상승하고, 상기 소정 전압에 도달한 후는 상기 소정 전압을 소정 시간동안 유지하고, 그 후 베이스 전위를 향해 강하하는 상승 경사 파형 전압을 상기 주사 전극에 인가함과 아울러,
   상기 유지 펄스의 발생수가 소정의 임계치 이하가 되는 서브필드의 직후의 서브필드에 있어서의 상기 소정 시간을, 다른 서브필드에 있어서의 상기 소정 시간보다 길게 하는
   것을 특징으로 하는 플라즈마 디스플레이 장치.
   
   
4. 제 3 항에 있어서,
   상기 구동 회로는, 상기 유지 기간에 있어서 상기 유지 펄스의 발생을 마친 후에, 방전 개시 전압을 넘는 부의 전압을 향해 하강하는 하강 경사 파형 전압을 상기 주사 전극에 인가하고, 그 후, 상기 상승 경사 파형 전압을 상기 주사 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.

Images