KR20110032838A - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR20110032838A
KR20110032838A KR1020090090549A KR20090090549A KR20110032838A KR 20110032838 A KR20110032838 A KR 20110032838A KR 1020090090549 A KR1020090090549 A KR 1020090090549A KR 20090090549 A KR20090090549 A KR 20090090549A KR 20110032838 A KR20110032838 A KR 20110032838A
Authority
KR
South Korea
Prior art keywords
voltage source
node
turned
discharge
voltage
Prior art date
Application number
KR1020090090549A
Other languages
English (en)
Other versions
KR101630324B1 (ko
Inventor
원대현
권재창
김동억
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090090549A priority Critical patent/KR101630324B1/ko
Publication of KR20110032838A publication Critical patent/KR20110032838A/ko
Application granted granted Critical
Publication of KR101630324B1 publication Critical patent/KR101630324B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 쉬프트 레지스터의 각 스테이지에 구비된 적어도 하나의 리세트 노드 및 풀-다운 스위칭 소자를 안정화시킴으로써 영상의 품질 저하를 방지하고 그 신뢰도를 향상시킬 수 있도록 한 쉬프트 레지스터에 관한 것으로, 종속적으로 연결된 복수의 스테이지가 구비된 쉬프트 레지스터에 있어서, 상기 복수의 스테이지 각각은 전단 스테이지로부터의 출력펄스 또는 외부로부터의 스타트 신호와 후단 스테이지로부터의 출력펄스 및 복수의 충/방전용 전압원들에 따라 세트 노드와 제 1 및 제 2 리세트 노드의 전압상태를 제어하는 제 1 내지 제 3 노드 제어부; 및 상기 세트 노드와 제 1 및 제 2 리세트 노드의 전압 상태에 따라 제어되어 출력펄스를 출력하는 출력펄스 출력부를 구비하며, 상기 제 1 및 제 2 리세트 노드의 전압 상태를 제어하는 제 2 및 제 3 노드 제어부 각각은 상기 복수의 충/방전용 전압원들 중 제 1 방전용 전압원의 전압 레벨보다 더 낮은 전압레벨의 제 2 방전용 전압원을 이용하여 서로 교번적으로 상기 제 1 및 제 2 리세트 노드를 방전시키는 것을 특징으로 한다.
쉬프트 레지스터, 스테이지, 세트 노드, 제 1 및 제 2 리세트 노드,

Description

쉬프트 레지스터{SHIFT REGISTER}
본 발명은 영상 표시장치의 쉬프트 레지스터에 관한 것으로, 특히 쉬프트 레지스터의 각 스테이지에 구비된 적어도 하나의 리세트 노드 및 풀-다운 스위칭 소자를 안정화시킴으로써 영상의 품질 저하를 방지하고, 그 신뢰도를 향상시킬 수 있도록 한 쉬프트 레지스터에 관한 것이다.
영상 표시장치의 게이트 라인들을 순차적으로 구동하기 위해서는 이들 게이트 라인에 차례로 스캔펄스를 공급하는 쉬프트 레지스터가 필요하다.
이 쉬프트 레지스터는 스캔펄스를 출력하는 다수의 스테이지들로 구성되어 있으며, 각 스테이지의 출력단자는 해당 게이트 라인에 일대일로 접속된다. 여기서, 게이트 라인들은 표시장치의 각 화소들에 접속되어 있다.
도 1을 참조하여 같은 종래의 스테이지 구성을 좀 더 구체적으로 살펴보면, 종래의 각 스테이지는 인에이블용 세트 노드(Q) 및 디세이블용 리세트 노드(QB)의 충전 및 방전 상태를 제어하기 위한 노드 제어부(10), 세트 노드(Q)의 신호상태에 따라 출력펄스(Vout)를 출력하는 풀-업 스위칭소자(Tru) 및 리세트 노드(QB)의 신호상태에 따라 방전용 전압원(VSS)을 출력하는 풀-다운 스위칭소자(Trd)를 구비한 다.
이와 같이 구성된 각 스테이지의 세트 노드(Q)와 리세트 노드(QB)는 서로 교번적으로 충전 및 방전되는데, 세트 노드(Q)가 충전된 상태일 때에는 리세트 노드(QB)가 방전 상태를 유지하며, 리세트 노드(QB)가 충전된 상태일 때에는 세트 노드(Q)가 방전 상태를 유지하게 된다. 여기서, 세트 노드(Q)가 충전 상태일 때는 풀-업 스위칭소자(Tru)로부터의 출력펄스(Vout)가 해당 게이트 라인으로 출력되고, 리세트 노드(QB)가 충전 상태일 때는 풀-다운 스위칭소자(Trd)로부터의 방전용 전압원이 해당 게이트 라인으로 출력된다.
이때, 각 스테이지에 구비된 풀-업 스위칭소자(Tru)들은 한 프레임에 한번씩 적어도 한 수평기간 동안의 기간에만 턴-온되어 출력펄스(Vout)를 출력하게 되지만, 풀-다운 스위칭소자(Trd)의 경우에는 출력펄스(Vout)가 출력되는 소정의 수평기간을 제외한 나머지 기간 동안 계속 턴-온되어 방전용 전압원을 해당 게이트 라인으로 공급해야 한다. 즉, 리세트 노드(QB)의 경우 출력펄스(Vout)가 출력되는 짧은 기간을 제외한 나머지 기간 동안 계속 충전된 상태로 유지되어 풀-다운 스위칭소자(Trd)를 턴-온 시키기 때문에 풀-다운 스위칭소자(Trd)가 고온으로 열화 되고, 그 문턱 전압이 상승하는 등의 문제가 발생하게 되었다. 이에 따라, 종래에는 풀-다운 스위칭소자(Trd)의 열화 및 문턱 전압 상승 등의 문제로 인해 턴-온 타이밍이 불규칙해지고 영상의 품질과 함께 그 신뢰도가 떨어지게 되었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 쉬프트 레지스터의 각 스테이지에 구비된 적어도 하나의 리세트 노드 및 풀-다운 스위칭 소자를 안정화시킴으로써 영상의 품질 저하를 방지하고, 그 신뢰도를 향상시킬 수 있도록 한 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 쉬프트 레지스터는 종속적으로 연결된 복수의 스테이지가 구비된 쉬프트 레지스터에 있어서, 상기 복수의 스테이지 각각은 전단 스테이지로부터의 출력펄스 또는 외부로부터의 스타트 신호와 후단 스테이지로부터의 출력펄스 및 복수의 충/방전용 전압원들에 따라 세트 노드와 제 1 및 제 2 리세트 노드의 전압상태를 제어하는 제 1 내지 제 3 노드 제어부; 및 상기 세트 노드와 제 1 및 제 2 리세트 노드의 전압 상태에 따라 제어되어 출력펄스를 출력하는 출력펄스 출력부를 구비하며, 상기 제 1 및 제 2 리세트 노드의 전압 상태를 제어하는 제 2 및 제 3 노드 제어부 각각은 상기 복수의 충방전용 전압원들 중 제 1 방전용 전압원의 전압 레벨보다 더 낮은 전압레벨의 제 2 방전용 전압원을 이용하여 서로 교번적으로 상기 제 1 및 제 2 리세트 노드를 방전시키는 것을 특징으로 한다.
상기 복수의 스테이지 각각은 적어도 한 프레임 단위로 각각 설정된 제 1 및 제 2 기간 동안 서로 동일하거나 다른 레벨로 변환되어 입력되는 상기 복수의 충전 용 전압원, 상기 제 1 및 제 2 기간 동안 상기 제 1 방전용 전압원의 전압 레벨보다 더 낮은 전압레벨로 유지 공급되는 제 2 방전용 전압원, 서로 순차적인 위상차를 갖고 순환하는 복수의 클럭펄스 중 적어도 하나의 클럭펄스를 인가받아 상기 적어도 한 프레임 단위로 상기의 출력펄스를 출력하는 것을 특징으로 한다.
상기 복수의 스테이지 각각은 상기 제 1 기간에 게이트 하이 전압레벨을 유지하도록 공급되는 제 1 및 제 2 충전용 전압원, 게이트 로우 전압레벨로 유지되도록 공급되는 제 3 충전용 전압원, 상기 게이트 로우 전압레벨을 유지하도록 공급되는 제 1 방전용 전압원 및 상기 게이트 로우 전압레벨보다 더 낮은 전압 레벨을 유지하도록 공급되는 제 2 방전용 전압원을 공급받고, 상기 제 2 기간에는 상기 게이트 하이 전압레벨을 유지하도록 공급되는 제 1 및 제 3 충전용 전압원, 상기의 게이트 로우 전압레벨로 유지되도록 공급되는 제 2 충전용 전압원, 상기 게이트 로우 전압레벨을 유지하도록 공급되는 제 1 방전용 전압원 및 상기 게이트 로우 전압레벨보다 더 낮은 전압 레벨을 유지하도록 공급되는 제 2 방전용 전압원을 공급받는 것을 특징으로 한다.
상기 제 1 노드 제어부는 상기 전단 스테이지로부터의 출력펄스 또는 상기 스타트 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 충전용 전압원의 공급라인과 상기 세트 노드 간을 접속시키는 제 1 스위칭 소자, 상기 후단 스테이지로부터의 출력펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 방전용 전압원의 공급라인과 상기 세트 노드 간을 접속시키는 제 2 스위칭 소자, 상기 제 1 리세트 노드의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노 드와 상기 제 1 방전용 전압원의 공급 라인간을 접속시키는 제 3 스위칭 소자 및 상기 제 2 리세트 노드의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 상기 제 1 방전용 전압원의 공급 라인간을 접속시키는 제 4 스위칭 소자를 구비한 것을 특징으로 한다.
상기 제 2 노드 제어부는 상기 전단 스테이지로부터의 출력펄스와 상기 제 2 및 제 3 충전용 전압원에 따라 상기 제 1 리세트 노드의 전압 상태를 상기의 제 2 충전용 전압원과 상기 제 1 방전용 전압원 또는 상기 제 2 방전용 전압원으로 제어하는 것을 특징으로 한다.
상기 제 2 노드 제어부는 상기 제 2 충전용 전압원이 공급되는 라인으로부터의 전압 레벨에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 충전용 전압원의 공급 라인과 상기 제 1 리세트 노드간을 접속시키는 제 5 스위칭 소자, 상기 세트노드의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 방전용 전압원의 공급 라인과 상기 제 1 리세트 노드간을 접속시키는 제 6 스위칭 소자, 상기 전단 스테이지로부터의 출력펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 방전용 전압원의 공급 라인과 상기 제 1 리세트 노드간을 접속시키는 제 7 스위칭 소자 및 상기 제 3 충전용 전압원의 전압 레벨에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 충전용 전압원 공급라인과 상기 제 1 리세트 노드간을 접속시키는 제 8 스위칭 소자를 구비한 것을 특징으로 한다.
상기 제 3 노드 제어부는 상기 전단 스테이지로부터의 출력펄스와 상기 제 2 충전용 전압원 및 상기 제 3 충전용 전압원에 따라 상기 제 2 리세트 노드의 전압 상태를 상기의 제 3 충전용 전압원과 상기 제 1 방전용 전압원 또는 상기의 제 2 방전용 전압원으로 제어하는 것을 특징으로 한다.
상기 제 3 노드 제어부는 상기 제 3 충전용 전압원의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 충전용 전압원 공급 라인과 상기 제 2 리세트 노드간을 접속시키는 제 9 스위칭 소자, 상기 세트 노드의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 상기 제 1 방전용 전압원 공급라인 간을 접속시키는 제 10 스위칭 소자, 상기 전단 스테이지로부터의 출력펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 상기 제 1 방전용 전압원의 공급 라인간을 접속시키는 제 11 스위칭 소자 및 상기 제 2 충전용 전압원의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 상기 제 2 방전용 전압원의 공급 라인간을 접속시키는 제 12 스위칭 소자를 구비한 것을 특징으로 한다.
상기 출력펄스 출력부는 상기 세트 노드의 전압 상태에 따라 제어되어 출력펄스를 출력하는 풀-업 스위칭 소자, 상기 제 1 리세트 노드의 전압 상태에 따라 제어되어 상기 제 1 방전용 전압원에 따른 게이트 로우 전압을 출력하는 제 1 풀-다운 스위칭소자 및 상기 제 2 리세트 노드의 전압 상태에 따라 제어되어 상기 제 1 방전용 전압원에 따른 게이트 로우전압을 출력하는 제 2 풀-다운 스위칭 소자를 구비한 것을 특징으로 한다.
상기와 같은 특징을 갖는 본 발명의 쉬프트 레지스터는 적어도 한 프레임 기 간 단위로 서로 교번적으로 구동되는 각각의 리세트 노드 및 풀-다운 스위칭 소자에 적어도 한 프레임 기간 단위로 제 1 방전용 전압보다 더 낮은 전압레벨의 제 2 방전용 전압을 공급한다. 이에 따라, 본 발명은 각각의 리세트 노드들과 풀-다운 스위칭 소자들의 열화를 방지하고 문턱 전압을 더욱 안정화시킴으로써 영상의 표시 불량을 방지하고 그 신뢰성을 향상시킬 수 있다.
이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 쉬프트 레지스터를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 쉬프트 레지스터를 나타낸 구성도이다.
도 2에 도시된 쉬프트 레지스터는 서로 종속적으로 연결된 n개의 스테이지들(ST1 내지 STn) 및 하나의 더미 스테이지(STn+1)로 구성된다. 여기서, 각 스테이지들(ST1 내지 STn)은 한 프레임 기간 동안 한 번의 출력펄스(Vout1 내지 Voutn+1)를 출력하며, 이때 제 1 스테이지(ST1)부터 더미 스테이지(STn+1)까지 순차적으로 출력펄스(Vout1 내지 Voutn)를 출력한다.
더미 스테이지(STn+1)를 제외한 상기의 스테이지들(ST1 내지 STn)로부터 출력된 출력펄스들(Vout1 내지 Voutn)은 영상을 표시하는 표시패널(미도시)의 게이트 라인들에 순차적으로 공급되어, 표시패널의 각 게이트 라인들을 순차적으로 스캐닝하게 된다. 구체적으로, 제 1 스테이지(ST1)가 제 1 출력펄스(Vout1)를 출력하면, 이어서 제 2 스테이지(ST2)가 제 2 출력펄스(Vout2)를 출력하고, 다음으로 제 3 스테이지(ST3)가 제 3 출력펄스(Vout3)를 출력하고, ...., 마지막으로 제 n 스테이 지(STn)가 제 n 출력펄스(Voutn)를 출력한다. 한편, 제 n 스테이지(STn)가 제 n 출력펄스(Voutn)를 출력한 후, 더미 스테이지(STn+1)가 제 n+1 출력펄스(Voutn+1)를 출력하는데, 이때 더미 스테이지(STn+1)로부터 출력된 제 n+1 출력펄스(Voutn+1)는 게이트 라인에는 공급되지 않고, 제 n 스테이지(STn)에만 공급된다.
상술한 바와 같이, 각 스테이지(ST1 내지 STn+1)는 출력펄스(Vout1 내지 Voutn+1)를 이용하여 자신에게 접속된 게이트 라인을 구동시키고, 그 출력펄스(Vout1 내지 Voutn+1)를 이용하여 자신으로부터 후단에 위치한 스테이지 및 자신으로부터 전단에 위치한 스테이지의 동작을 제어한다. 구체적으로, 제 k 스테이지(STk, 여기서 k는 어느 한 자연수)로부터의 제 k 출력펄스(Voutk)는 제 k 게이트 라인에 공급되며, 제 k 스테이지(STk)로부터의 제 k 출력펄스(Voutk)는 제 k-1 스테이지(STk-1) 및 제 k+1 스테이지(STk+1)에 공급된다. 제 k+1 스테이지(STk+1)는 제 k 출력펄스(Voutk)에 의해 세트되며, 제 k-1 스테이지(STk-1)는 제 k 출력펄스(Voutk)에 의해 리세트된다. 한편, 제 k 스테이지(STk)로부터의 제 k 출력펄스(Voutk)는 제 k 게이트 라인에 공급됨과 아울러, 제 k-2 스테이지(STk-2) 및 제 k+2 스테이지(STk+2)에 공급될 수도 있다. 이 경우, 제 k+2 스테이지(STk+2)는 제 k 출력펄스(Voutk)에 의해 세트되며, 제 k-2 스테이지(STk-2)는 제 k 출력펄스(Voutk)에 의해 리세트된다. 이러한 본 발명의 쉬프트 레지스터는 상기 표시패널의 비표시 영역에 내장될 수 있다.
도 3은 도 2의 쉬프트 레지스터에 공급되는 복수의 구동신호들을 나타낸 파형도이다.
도 3을 참조하면, 쉬프트 레지스터의 각 스테이지(ST1 내지 STn+1)들은 적어도 한 프레임 단위로 미리 설정된 기간 예를 들어, 제 1 기간 및 제 2 기간 동안 각각 서로 동일하거나 다른 레벨로 변환되어 입력되는 복수의 충전용 전압원(VDD1,VDD2,VDD3)과, 상기 제 1 기간 및 제 2 기간에 단위로 서로 동일하거나 다른 레벨로 변환되어 입력되는 복수의 방전용 전압원(VSS1,VSS2), 및 서로 순차적인 위상차를 갖고 순환하는 복수의 클럭펄스(CLK1 내지 CLK4) 중 적어도 하나의 클럭펄스를 인가받는다. 여기서, 각각의 스테이지(ST1 내지 STn+1)에 공급되는 복수의 클럭펄스(CLK1 내지 CLK4) 수는 각 스테이지(ST1 내지 STn+1)의 회로 구성에 따라 가변될 수 있다.
상기 각 스테이지들(ST1 내지 STn+1) 중 가장 상측에 위치한 제 1 스테이지(ST1)는 서로 동일하거나 다른 레벨로 변환되어 입력되는 복수의 충전용 전압원(VDD1,VDD2,VDD3), 서로 동일하거나 다른 레벨로 변환되어 입력되는 복수의 방전용 전압원(VSS1,VSS2) 및 상기 복수의 클럭펄스(CLK1 내지 CLK4)들 중 적어도 하나의 클럭펄스와 함께 스타트 펄스(Vst)를 더 공급받는다. 그리고, 제 1 스테이지(ST1)를 제외한 나머지 스테이지(ST2 내지 STn+1)는 스타트 펄스(Vst)를 제외한 나머진 신호들 즉, 복수의 충전용 전압원(VDD1,VDD2,VDD3), 복수의 방전용 전압원(VSS1,VSS2), 상기 복수의 클럭펄스(CLK1 내지 CLK4)들 중 적어도 하나의 클럭펄스를 공급받는다. 여기서, 제 1 스테이지(ST1)를 제외한 나머지 스테이지(ST2 내지 STn+1)는 필요에 따라 예를 들어, 상기 스타트 펄스(Vst)를 이용하여 각 스테이지(ST2 내지 STn+1)를 모두 리셋시키는 경우에 스타트 펄스(Vst)를 더 공급받기도 한다.
상기 복수의 충전용 전압원(VDD1,VDD2,VDD3)은 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2) 및 제 3 충전용 전압원(VDD3)으로 각각 구분되어 공급되며, 상기 제 1 내지 제 3 충전용 전압원(VDD1,VDD2,VDD3) 각각은 상기의 제 1 기간 및 제 2 기간 단위로 게이트 하이전압 레벨과 게이트 로우전압 레벨 중 어느 하나의 전압레벨로 변환 유지되도록 공급된다. 여기서, 게이트 하이전압 레벨은 상기 각 스테이지(ST1 내지 STn+1)에 구비된 적어도 하나의 세트 및 리세트 노드를 충전시킬 수 있는 레벨 즉, 각 스테이지(ST1 내지 STn+1)의 세트 및 리세트 노드에 접속된 스위칭 소자들을 턴-온시킬 수 있는 레벨로 설정된다.
상기 복수의 방전용 전압원(VSS1,VSS2)은 제 1 방전용 전압원(VSS1)과 제 2 방전용 전압원(VSS2)으로 각각 구분되어 공급되는데, 제 1 및 제 2 방전용 전압원(VSS1,VSS2) 각각은 서로 다른 크기의 전압레벨로 미리 설정되어 공급된다. 구체적으로, 제 1 방전용 전압원(VSS1)은 게이트 로우 전압 레벨로 유지 공급될 수 있으며, 제 2 방전용 전압원(VSS2)의 경우는 제 1 방전용 전압원(VSS1)보다 더 낮은 전압레벨로 유지 공급된다. 여기서, 제 1 방전용 전압원(VSS1)은 게이트 로우 전압레벨 즉, 각 스테이지(ST1 내지 STn+1)에 구비된 적어도 하나의 세트 및 리세트 노드를 방전시켜 세트 및 리세트 노드에 접속된 스위칭 소자들을 턴-오프시킬 수 있도록 설정된다. 그리고, 제 2 방전용 전압원(VSS2)의 경우는 상기의 게이트 로우전압 레벨 즉, 제 1 방전용 전압원(VSS1)보다 더 낮은 전압레벨로 설정된다. 좀 더 구체적으로 예를 들면, 제 1 방전용 전압원(VSS1)의 전압 레벨은 그라운드 전압레벨(예를 들어, 0V의 접지전압)이나 그라운드 전압레벨보다 더 낮은 부극성의 전압레벨(예를 들어, -5V)로 설정될 수 있는데, 이 경우 제 2 방전용 전압원(VSS2)의 전압 레벨은 게이트 로우전압 레벨보다 더 낮은 부극성의 전압 레벨(예를 들어, -5V 내지 -8V)로 설정될 수 있다.
한편, 상기 복수의 클럭펄스(CLK1 내지 CLK4) 예를 들어, 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 게이트 로우 전압레벨과 게이트 하이 전압레벨의 진폭을 갖도록 주기적으로 발생될 수 있다. 이러한 각 클럭펄스(CLK1 내지 CLK4)들은 서로 동일한 펄스 폭 및 듀티율을 갖는다. 한편, 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 서로 인접하게 발생되는 클럭펄스간에 소정 기간 동안 동시에 액티브 상태(하이 기간)을 유지하도록 발생되어 서로 순환되도록 쉬프트 레지스터에 공급될 수도 있다.
복수의 클럭펄스(CLK1 내지 CLK4)는 서로 위상차를 갖고 순차적으로 출력된다. 제 2 클럭펄스(CLK2)는 제 1 클럭펄스(CLK1)보다 한 펄스 폭 만큼 위상 지연되어 출력되며, 제 3 클럭펄스(CLK3)는 제 2 클럭펄스(CLK2)보다 한 펄스 폭 만큼 위상 지연되어 출력되고, 제 4 클럭펄스(CLK4)는 상기 제 3 클럭펄스(CLK3)보다 한 펄스 폭 만큼 위상 지연되어 출력되며, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)보다 한 펄스 폭 만큼 위상 지연되어 출력된다. 여기서, 제 4 클럭펄스(CLK4)와 스타트 펄스(Vst)를 서로 동기시켜 출력할 수도 있다. 이와 같이, 제 4 클럭펄스(CLK4)와 스타트 펄스(Vst)가 서로 동기될 때 제 1 내지 제 4 클럭펄스(CLK4)들 중 제 4 클럭펄스(CLK4)가 가장 먼저 출력된다.
각각의 클럭펄스들(CLK1 내지 CLK4)은 각 스테이지의 출력펄스를 생성하는데 사용되는 신호들로서, 각 스테이지들(ST0 내지 STn+1)은 이들 클럭펄스들(CLK1 내지 CLK4) 중 어느 하나를 이용하여 출력펄스(Vout1 내지 Voutn)를 생성한다. 예를 들어, n개의 스테이지들 중 4k+1번째 스테이지는 제 1 클럭펄스(CLK1)를 사용하여 4k+1번째의 출력펄스들을 출력하고, 4k+2번째 스테이지는 제 2 클럭펄스(CLK2)를 사용하여 4k+2번째의 출력펄스들을 출력하며, 4k+3번째 스테이지는 제 3 클럭펄스(CLK3)를 사용하여 4k+3번째의 출력펄스를 출력하고, 4k+4번째 스테이지는 제 4 클럭펄스(CLK4)를 사용하여 4k+4번째의 출력펄스들을 출력한다. 도 3의 경우는 서로 다른 위상차를 갖는 4종의 클럭펄스를 사용하는 예를 나타내었지만, 클럭펄스들의 종류는 서로 다른 위상차를 갖는 2개의 클럭펄스 이상이면 몇 개라도 사용할 수 있다.
도 3에 도시된 입력 파형도를 참조하여 적어도 한 프레임(Frame) 단위로 설정된 제 1 및 제 2 기간별 입력 신호들의 전압 레벨 변화를 살펴보면 다음과 같다.
적어도 한 프레임 단위로 설정된 제 1 및 제 2 기간 각각은 영상이 표시되는 기간동안 교번적으로 적용되므로 먼저, 제 1 기간의 입력 신호들의 전압레벨 변화를 살펴보면, 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 게이트 로우 전압레벨과 게이트 하이 전압레벨의 진폭을 갖도록 주기적으로 공급되며, 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)은 게이트 하이 전압레벨을 유지하도록 공급된다. 그리고, 제 3 충전용 전압원(VDD3)은 제 1 기간에서 상기 제 2 충전용 전압원(VDD2)과는 반대되는 극성의 전압레벨 즉, 게이트 로우 전압레벨로 유지되도록 공급된다. 이때, 제 1 방전용 전압원(VSS1)은 게이트 로우 전압레벨을 유지하도록 공급되며, 제 2 방전용 전압원(VSS2)은 상기 제 1 방전용 전압원(VSS1)의 게이트 로우 전압레벨보다 더 낮은 전압 레벨을 유지하도록 공급된다.
반면, 제 2 기간에서의 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 제 1 기간과 동일하게 게이트 로우 전압레벨과 게이트 하이 전압레벨의 진폭을 갖도록 주기적으로 공급되며, 제 1 충전용 전압원(VDD1)과 제 3 충전용 전압원(VDD3)이 게이트 하이 전압레벨을 유지하도록 공급된다. 반면, 제 2 충전용 전압원(VDD2)은 제 2 기간에서 상기 제 3 충전용 전압원(VDD3)과는 반대되는 극성의 전압레벨 즉, 게이트 로우 전압레벨로 유지되도록 공급된다. 그리고, 제 1 방전용 전압원(VSS1)은 게이트 로우 전압레벨을 유지하도록 공급되며, 제 2 방전용 전압원(VSS2)은 상기 제 1 방전용 전압원(VSS1)의 게이트 로우 전압레벨보다 더 낮은 전압 레벨을 유지하도록 공급된다.
다음으로, 상술한 바와 같은 신호들을 공급받는 본 발명의 쉬프트 레지스터에 구비된 각 스테이지(ST1 내지 STn+1)의 구성을 설명하면 다음과 같다.
도 4는 도 2에 도시된 제 2 스테이지의 회로 구성을 나타낸 도면이다.
도 4에 도시된 제 2 스테이지(ST2)는 전단의 스테이지인 제 1 스테이지로부터의 출력펄스(Vout1) 또는 외부로부터의 스타트 신호(Vst), 후단의 스테이지인 제 3 스테이지로부터의 출력펄스(Vout3) 및 외부로부터 공급되는 복수의 충방전용 전압원들(VDD1 내지 VDD3, VSS1, VSS2)에 따라 세트 노드(Q)와 제 1 및 제 2 리세트 노드(QB1,QB2)의 전압 상태를 제어하는 제 1 내지 제 3 노드 제어부; 및 상기의 세 트 노드와 제 1 및 제 2 리세트 노드의 전압 상태에 따라 제어되어 출력펄스를 출력하는 출력펄스 출력부를 구비한다.
여기서, 제 1 및 제 2 리세트 노드(QB1,QB2)의 전압 상태를 제어하는 제 2 및 제 3 노드 제어부 각각은 제 1 방전용 전압원(VSS1)의 전압 레벨보다 더 낮은 전압레벨의 제 2 방전용 전압원(VSS2)을 이용하여 서로 교번적으로 상기 제 1 및 제 2 리세트 노드를 방전시키게 된다.
제 1 노드 제어부는 전단 스테이지로부터의 출력펄스 즉, 제 1 스테이지(ST1)로부터의 출력펄스(Vout1) 또는 스타트 신호(Vst), 후단 스테이지로부터의 출력펄스 즉, 제 3 스테이지(ST3)로부터의 출력펄스(Vout3), 상기 제 1 충전용 전압원(VDD1) 및 제 1 방전용 전압원(VSS1)에 따라 상기 세트 노드(Q)의 전압 상태를 상기 제 1 충전용 또는 제 1 방전용 전압원(VDD1,VSS1)의 전압 레벨로 제어한다. 이를 위해, 제 1 노드 제어부는 제 1 내지 제 4 스위칭소자(Tr1 내지 Tr4)를 포함한다.
제 1 노드 제어부의 제 1 스위칭소자(Tr1)는 전단인 제 1 스테이지(ST1)로부터의 출력펄스(Vout1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 충전용 전압원(VDD1)의 공급라인과 상기 세트 노드(Q)간을 접속시킨다. 여기서, 제 1 스위칭소자(Tr1)의 드레인단자(또는 소스단자)에는 제 1 충전용 전압원(VDD) 대신에 전단 스테이지로부터의 출력펄스(Vout1)나 외부로부터 공급되는 스타트 신호(Vst)가 공급될 수도 있다.
제 2 스위칭소자(Tr2)는 후단인 3 스테이지(ST3)로부터의 출력펄스(Vout3)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 방전용 전압원(VSS1)의 공급라인과 세트 노드(Q)간을 접속시킨다.
제 3 스위칭소자(Tr3)는 제 1 리세트 노드(QB1)의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용 전압원(VSS1)의 공급 라인간을 접속시킨다.
제 4 스위칭소자(Tr4)는 제 2 리세트 노드(QB2)의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 제 1 방전용 전압원(VSS1)의 공급 라인간을 접속시킨다.
제 2 노드 제어부는 전단 스테이지로부터의 출력펄스 즉, 제 1 스테이지(ST1)로부터의 출력펄스(Vout1)와 제 2 충전용 전압원(VDD2) 및 제 3 충전용 전압원(VDD3)에 따라 상기 제 1 리세트 노드(QB1)의 전압 상태를 상기의 제 2 충전용 전압원(VDD2)과 제 1 방전용 전압원(VSS1) 또는 상기의 제 2 방전용 전압원(VSS2)으로 제어한다. 이를 위해, 제 2 노드 제어부는 제 5 내지 제 8 스위칭소자(Tr5 내지 Tr8)를 포함한다.
제 2 노드 제어부의 제 5 스위칭소자(Tr5)는 제 2 충전용 전압원(VDD2)이 공급되는 라인으로부터의 전압 레벨에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 충전용 전압원(VDD2)의 공급 라인과 제 1 리세트 노드(QB1)간을 접속시킨다.
제 6 스위칭소자(Tr6)는 세트노드(Q)의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 방전용 전압원(VSS1)의 공급 라인과 제 1 리세트 노드(QB1)간을 접속시킨다.
제 7 스위칭소자(Tr7)는 전단 스테이지(ST1)로부터의 출력펄스(Vout1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 방전용 전압원(VSS1)의 공급 라인과 제 1 리세트 노드(QB1)간을 접속시킨다.
제 8 스위칭소자(Tr8)는 제 3 충전용 전압원(VDD3) 공급라인으로부터의 제 3 충전용 전압원(VDD3)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 방전용 전압원(VSS2) 공급라인과 제 1 리세트 노드(QB1)간을 접속시킨다.
제 3 노드 제어부는 전단 스테이지로부터의 출력펄스 즉, 제 1 스테이지(ST1)로부터의 출력펄스(Vout1)와 제 2 충전용 전압원(VDD2) 및 제 3 충전용 전압원(VDD3)에 따라 상기 제 2 리세트 노드(QB2)의 전압 상태를 상기의 제 3 충전용 전압원(VDD3)과 제 1 방전용 전압원(VSS1) 또는 상기의 제 2 방전용 전압원(VSS2)으로 제어한다. 이를 위해, 제 3 노드 제어부는 제 9 내지 제 12 스위칭소자(Tr9 내지 Tr12)를 포함한다.
제 3 노드 제어부의 제 9 스위칭소자(Tr9)는 제 3 충전용 전압원(VDD3)의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 충전용 전압원(VDD3) 공급 라인과 제 2 리세트 노드(QB2)간을 접속시킨다.
제 10 스위칭소자(Tr10)는 세트 노드(Q)의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(QB2)와 제 1 방전용 전압원(VSS1) 공급라인간을 접속시킨다.
제 11 스위칭소자(Tr11)는 전단 스테이지(ST2)로부터의 출력펄스(Vout2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(QB2)와 제 1 방전용 전원 원(VSS1) 공급 라인간을 접속시킨다.
제 12 스위칭소자(Tr12)는 제 2 충전용 전압원(VDD2)의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 리세트 노드(QB2)와 제 2 방전용 전원원(VSS2) 공급 라인간을 접속시킨다.
출력펄스 출력부는 세트 노드(Q)의 전압 상태에 따라 제어되어 제 2 출력펄스(Vout2)를 출력하는 풀-업 스위칭소자(Tru), 제 1 리세트 노드(QB1)의 전압 상태에 따라 제어되어 제 1 방전용 전압원(VSS1)에 따른 게이트 로우 전압을 출력하는 제 1 풀-다운 스위칭소자(Trd1), 제 2 리세트 노드(QB2)의 전압 상태에 따라 제어되어 제 1 방전용 전압원(VSS1)에 따른 게이트 로우 전압을 출력하는 제 2 풀-다운 스위칭소자(Trd2)를 구비한다.
풀-업 스위칭소자(Tru)는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭 전송라인들 중 어느 하나와 출력펄스 출력단자를 접속시켜 클럭전송라인으로 공급되는 예를 들어, 제 2 클럭펄스(CLK2)를 제 2 출력펄스(Vout2)로 출력한다.
제 1 풀-다운 스위칭소자(Trd1)는 제 1 리세트 노드(QB1)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 출력펄스의 출력단자를 제 1 방전용 전압원(VSS1)과 전기적으로 연결시킨다.
제 2 풀-다운 스위칭소자(Trd2)는 제 2 리세트 노드(QB2)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 출력펄스의 출력단자를 제 1 방전용 전압원(VSS1)과 전기적으로 연결시킨다.
이상 상술한 바와 같이 구성 및 동작되는 각각의 스테이지(ST1 내지 STn+1)에 영상의 표시기간 중 제 1 기간에는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)와 함께 게이트 하이 전압레벨을 유지하도록 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)을 공급하고, 제 3 충전용 전압원(VDD3)은 제 2 충전용 전압원(VDD2)과는 반대되는 극성의 전압레벨을 유지하도록 게이트 로우 전압레벨로 공급한다. 이때, 제 1 방전용 전압원(VSS1)과 제 1 방전용 전압원(VSS1)의 전압 레벨보다 더 낮은 전압 레벨의 제 2 방전용 전압원(VSS2)을 제 2 및 제 3 노드 제어부에 각각 공급한다. 이에 따라, 제 1 기간에는 제 2 노드 제어부가 제 1 및 제 2 충전용 전압원(VDD1,VDD2)과 제 1 방전용 전압원(VSS1)에 의해 제어됨으로써, 출력펄스가 출력되기 않는 기간에 제 1 방전용 전압원(VSS1)에 따른 게이트 로우 전압이 해당 게이트 라인으로 공급되도록 한다. 이와 같이 동작되는 제 1 기간의 제 3 노드 제어부는 제 1 방전용 전압원(VSS1)의 전압 레벨보다 더 낮은 전압 레벨의 제 2 방전용 전압원(VSS2)에 의해 방전되기 때문에 제 3 노드 제어부의 제 2 풀-다운 스위칭소자(Trd2)는 제 2 방전용 전압원(VSS2)에 의해 그 문턱 전압이 다운된다.
이 후, 영상의 표시기간 중 제 2 기간에는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)와 함께 게이트 하이 전압레벨을 유지하도록 제 1 충전용 전압원(VDD1)과 제 3 충전용 전압원(VDD3)을 공급하고, 제 2 충전용 전압원(VDD2)은 제 3 충전용 전압원(VDD3)과는 반대되는 극성의 전압레벨을 유지하도록 게이트 로우 전압레벨로 공급한다. 이때도 제 1 기간과 마찬가지로 제 1 방전용 전압원(VSS1)과 제 1 방전용 전압원(VSS1)의 전압 레벨보다 더 낮은 전압 레벨의 제 2 방전용 전압원(VSS2) 을 제 2 및 제 3 노드 제어부에 공급한다. 이에 따라, 제 2 기간에는 제 3 노드 제어부가 제 1 및 제 3 충전용 전압원(VDD1,VDD3)과 제 1 방전용 전압원(VSS1)에 의해 제어됨으로써, 출력펄스가 출력되기 않는 기간에 제 1 방전용 전압원(VSS1)에 따른 게이트 로우 전압이 해당 게이트 라인으로 공급되도록 한다. 이와 같이 동작되는 제 2 기간의 제 2 노드 제어부는 제 1 방전용 전압원(VSS1)의 전압 레벨보다 더 낮은 전압 레벨의 제 2 방전용 전압원(VSS2)에 의해 방전되기 때문에 제 2 노드 제어부의 제 1 풀-다운 스위칭소자(Trd1)는 제 2 방전용 전압원(VSS2)에 의해 그 문턱 전압이 다운된다.
따라서, 본 발명의 실시 예에 따른 쉬프트 레지스터는 제 1 및 제 2 기간 단위로 서로 교번적으로 구동되는 제 1 및 제 2 리세트 노드(QB1,QB2)와 제 1 및 제 2 풀-다운 스위칭 소자(Trd1,Trd2) 각각에 상기의 제 1 및 제 2 기간 단위로 제 1 방전용 전압(VSS1)보다 더 낮은 전압레벨의 제 2 방전용 전압(VSS2)을 공급한다. 이에 따라, 본 발명은 각각의 리세트 노드들(QB1,QB2)과 풀-다운 스위칭 소자들(Trd1,Trd2)의 열화를 방지하고 문턱 전압을 더욱 안정화시킴으로써 영상의 표시 불량을 방지하고 그 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래 기술에 따른 쉬프트 레지스터의 스테이지를 나타낸 구성도.
도 2는 본 발명의 실시 예에 따른 쉬프트 레지스터를 나타낸 구성도.
도 3은 도 2의 쉬프트 레지스터에 공급되는 복수의 구동신호들을 나타낸 파형도.
도 4는 도 2에 도시된 제 2 스테이지의 회로 구성을 나타낸 도면.
＊도면의 주요 부분에 대한 부호의 간단한 설명＊
Tr : 스위칭 소자 ST2 : 제 2 스테이지
Vout2 : 제 2 출력펄스 VDD1 : 제 1 충전용 전압원
VSS1 : 제 1 방전용 전압원 Q : 인에이블용 세트 노드
Tru : 풀-업 스위칭소자 Trd1 : 제 1 풀-다운 스위칭소자
Vout1 : 제 1 출력펄스 CLK : 클럭펄스

Claims (9)

  1. 종속적으로 연결된 복수의 스테이지가 구비된 쉬프트 레지스터에 있어서,
    상기 복수의 스테이지 각각은
    전단 스테이지로부터의 출력펄스 또는 외부로부터의 스타트 신호와 후단 스테이지로부터의 출력펄스 및 복수의 충방전용 전압원들에 따라 세트 노드와 제 1 및 제 2 리세트 노드의 전압상태를 제어하는 제 1 내지 제 3 노드 제어부; 및
    상기 세트 노드와 제 1 및 제 2 리세트 노드의 전압 상태에 따라 제어되어 출력펄스를 출력하는 출력펄스 출력부를 구비하며,
    상기 제 1 및 제 2 리세트 노드의 전압 상태를 제어하는 제 2 및 제 3 노드 제어부 각각은 상기 복수의 충방전용 전압원들 중 제 1 방전용 전압원의 전압 레벨보다 더 낮은 전압레벨의 제 2 방전용 전압원을 이용하여 서로 교번적으로 상기 제 1 및 제 2 리세트 노드를 방전시키는 것을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 복수의 스테이지 각각은
    적어도 한 프레임 단위로 각각 설정된 제 1 및 제 2 기간 동안 서로 동일하거나 다른 레벨로 변환되어 입력되는 상기 복수의 충전용 전압원,
    상기 제 1 및 제 2 기간동안 상기 제 1 방전용 전압원의 전압 레벨보다 더 낮은 전압레벨로 유지 공급되는 제 2 방전용 전압원,
    서로 순차적인 위상차를 갖고 순환하는 복수의 클럭펄스 중 적어도 하나의 클럭펄스를 인가받아 상기 적어도 한 프레임 단위로 상기의 출력펄스를 출력하는 것을 특징으로 하는 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    상기 복수의 스테이지 각각은 상기 제 1 기간에
    게이트 하이 전압레벨을 유지하도록 공급되는 제 1 및 제 2 충전용 전압원,
    게이트 로우 전압레벨로 유지되도록 공급되는 제 3 충전용 전압원,
    상기 게이트 로우 전압레벨을 유지하도록 공급되는 제 1 방전용 전압원, 및
    상기 게이트 로우 전압레벨보다 더 낮은 전압 레벨을 유지하도록 공급되는 제 2 방전용 전압원을 공급받고,
    상기 제 2 기간에는
    상기 게이트 하이 전압레벨을 유지하도록 공급되는 제 1 및 제 3 충전용 전압원,
    상기의 게이트 로우 전압레벨로 유지되도록 공급되는 제 2 충전용 전압원,
    상기 게이트 로우 전압레벨을 유지하도록 공급되는 제 1 방전용 전압원, 및
    상기 게이트 로우 전압레벨보다 더 낮은 전압 레벨을 유지하도록 공급되는 제 2 방전용 전압원을 공급받는 것을 특징으로 하는 쉬프트 레지스터.
  4. 제 3 항에 있어서,
    상기 제 1 노드 제어부는
    상기 전단 스테이지로부터의 출력펄스 또는 상기 스타트 신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 충전용 전압원의 공급라인과 상기 세트 노드간을 접속시키는 제 1 스위칭 소자,
    상기 후단 스테이지로부터의 출력펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 방전용 전압원의 공급라인과 상기 세트 노드간을 접속시키는 제 2 스위칭 소자,
    상기 제 1 리세트 노드의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 상기 제 1 방전용 전압원의 공급 라인간을 접속시키는 제 3 스위칭 소자, 및
    상기 제 2 리세트 노드의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 상기 제 1 방전용 전압원의 공급 라인간을 접속시키는 제 4 스위칭 소자를 구비한 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 4 항에 있어서,
    상기 제 2 노드 제어부는
    상기 전단 스테이지로부터의 출력펄스와 상기 제 2 및 제 3 충전용 전압원에 따라 상기 제 1 리세트 노드의 전압 상태를 상기의 제 2 충전용 전압원과 상기 제 1 방전용 전압원 또는 상기 제 2 방전용 전압원으로 제어하는 것을 특징으로 하는 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    상기 제 2 노드 제어부는
    상기 제 2 충전용 전압원이 공급되는 라인으로부터의 전압 레벨에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 충전용 전압원의 공급 라인과 상기 제 1 리세트 노드간을 접속시키는 제 5 스위칭 소자,
    상기 세트노드의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 방전용 전압원의 공급 라인과 상기 제 1 리세트 노드간을 접속시키는 제 6 스위칭 소자,
    상기 전단 스테이지로부터의 출력펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 방전용 전압원의 공급 라인과 상기 제 1 리세트 노드간을 접속시키는 제 7 스위칭 소자, 및
    상기 제 3 충전용 전압원의 전압 레벨에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 충전용 전압원 공급라인과 상기 제 1 리세트 노드간을 접속시키는 제 8 스위칭 소자를 구비한 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 6 항에 있어서,
    상기 제 3 노드 제어부는
    상기 전단 스테이지로부터의 출력펄스와 상기 제 2 충전용 전압원 및 상기 제 3 충전용 전압원에 따라 상기 제 2 리세트 노드의 전압 상태를 상기의 제 3 충 전용 전압원과 상기 제 1 방전용 전압원 또는 상기의 제 2 방전용 전압원으로 제어하는 것을 특징으로 하는 쉬프트 레지스터.
  8. 제 7 항에 있어서,
    상기 제 3 노드 제어부는
    상기 제 3 충전용 전압원의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 충전용 전압원 공급 라인과 상기 제 2 리세트 노드간을 접속시키는 제 9 스위칭 소자,
    상기 세트 노드의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 상기 제 1 방전용 전압원 공급라인간을 접속시키는 제 10 스위칭 소자,
    상기 전단 스테이지로부터의 출력펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 상기 제 1 방전용 전압원의 공급 라인간을 접속시키는 제 11 스위칭 소자,
    상기 제 2 충전용 전압원의 전압 상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 상기 제 2 방전용 전압원의 공급 라인간을 접속시키는 제 12 스위칭 소자를 구비한 것을 특징으로 하는 쉬프트 레지스터.
  9. 제 8 항에 있어서,
    상기 출력펄스 출력부는
    상기 세트 노드의 전압 상태에 따라 제어되어 출력펄스를 출력하는 풀-업 스위칭 소자,
    상기 제 1 리세트 노드의 전압 상태에 따라 제어되어 상기 제 1 방전용 전압원에 따른 게이트 로우 전압을 출력하는 제 1 풀-다운 스위칭소자, 및
    상기 제 2 리세트 노드의 전압 상태에 따라 제어되어 상기 제 1 방전용 전압원에 따른 게이트 로우전압을 출력하는 제 2 풀-다운 스위칭 소자를 구비한 것을 특징으로 하는 쉬프트 레지스터.
KR1020090090549A 2009-09-24 2009-09-24 쉬프트 레지스터 KR101630324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090090549A KR101630324B1 (ko) 2009-09-24 2009-09-24 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090549A KR101630324B1 (ko) 2009-09-24 2009-09-24 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20110032838A true KR20110032838A (ko) 2011-03-30
KR101630324B1 KR101630324B1 (ko) 2016-06-15

Family

ID=43937526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090549A KR101630324B1 (ko) 2009-09-24 2009-09-24 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101630324B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400558A (zh) * 2013-07-31 2013-11-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102473955B1 (ko) 2020-11-25 2022-12-05 경희대학교 산학협력단 스캔 드라이버 회로 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134530A (ko) * 2005-06-23 2006-12-28 엘지.필립스 엘시디 주식회사 게이트 드라이버
KR20080048237A (ko) * 2006-11-28 2008-06-02 엘지디스플레이 주식회사 쉬프트 레지스터
KR20090050358A (ko) * 2007-11-15 2009-05-20 엘지디스플레이 주식회사 쉬프트 레지스터
KR20090073966A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 쉬프트 레지스터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134530A (ko) * 2005-06-23 2006-12-28 엘지.필립스 엘시디 주식회사 게이트 드라이버
KR20080048237A (ko) * 2006-11-28 2008-06-02 엘지디스플레이 주식회사 쉬프트 레지스터
KR20090050358A (ko) * 2007-11-15 2009-05-20 엘지디스플레이 주식회사 쉬프트 레지스터
KR20090073966A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 쉬프트 레지스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400558A (zh) * 2013-07-31 2013-11-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103400558B (zh) * 2013-07-31 2015-09-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
KR101630324B1 (ko) 2016-06-15

Similar Documents

Publication Publication Date Title
KR101756667B1 (ko) 쉬프트 레지스터 및 이를 포함하는 표시장치
KR101296645B1 (ko) 쉬프트 레지스터
US10762865B2 (en) Scanning-line drive circuit
KR101385478B1 (ko) 게이트 드라이버
KR100847091B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
KR101768485B1 (ko) 쉬프트 레지스터
JP4843267B2 (ja) シフトレジスタ
KR101341909B1 (ko) 쉬프트 레지스터
KR101920752B1 (ko) 게이트 구동회로
KR20230106558A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR101568258B1 (ko) 쉬프트 레지스터
KR101641446B1 (ko) 표시 장치
KR20140098880A (ko) 쉬프트 레지스터
KR101859471B1 (ko) 쉬프트 레지스터
US11263988B2 (en) Gate driving circuit and display device using the same
KR20110110502A (ko) 쉬프트 레지스터
KR101908508B1 (ko) 쉬프트 레지스터
KR101658150B1 (ko) 쉬프트 레지스터
KR20090057798A (ko) 쉬프트 레지스터
KR20080048237A (ko) 쉬프트 레지스터
KR20070003564A (ko) 쉬프트 레지스터
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR20070002713A (ko) 쉬프트 레지스터
KR101481661B1 (ko) 쉬프트 레지스터
KR101630324B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4