KR20100102193A - 프린트 배선판 및 그 제조 방법 - Google Patents

프린트 배선판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100102193A
KR20100102193A KR1020107017159A KR20107017159A KR20100102193A KR 20100102193 A KR20100102193 A KR 20100102193A KR 1020107017159 A KR1020107017159 A KR 1020107017159A KR 20107017159 A KR20107017159 A KR 20107017159A KR 20100102193 A KR20100102193 A KR 20100102193A
Authority
KR
South Korea
Prior art keywords
substrate
board
printed wiring
conductor
wiring board
Prior art date
Application number
KR1020107017159A
Other languages
English (en)
Other versions
KR101198061B1 (ko
Inventor
미치마사 다카하시
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20100102193A publication Critical patent/KR20100102193A/ko
Application granted granted Critical
Publication of KR101198061B1 publication Critical patent/KR101198061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10484—Obliquely mounted
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

프린트 배선판으로서, 복수의 배선층을 갖는 제 1 기판 (10) 과, 배선층을 갖고, 제 1 기판 (10) 보다 도체의 존재 밀도가 높은 제 2 기판 (20) 을 구비한다. 그리고, 제 1 기판 (10) 과 제 2 기판 (20) 이 각 배선층에 의해 전기적으로 접속되고, 제 2 기판 (20) 이 수용부 (100a) 에 매설되어 있다.

Description

프린트 배선판 및 그 제조 방법{PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 프린트 배선판 및 그 제조 방법에 관한 것이다.
프린트 배선판 및 그 제조 방법이, 예를 들어 특허문헌 1 에 기재되어 있다. 이 프린트 배선판은, 1 장의 기판 중에 도체 범프를 고밀도로 형성한 고밀도 영역과 도체 범프를 저밀도로 형성한 저밀도 영역을 병존시켜, 이들 고밀도 영역과 저밀도 영역의 배치를 적절히 조합한 구성을 갖는다.
일본 특허 공보 제 3795270호
특허문헌 1 에 기재되는 장치에서는, 1 개의 기판 중에 고밀도 도체 영역과 저밀도 도체 영역이 형성되고, 고밀도 도체 영역에만 결함이 있는 경우라도, 정상인 저밀도 도체 영역을 포함한 기판 전체가 불량품이 되고, 반대로 저밀도 도체 영역에만 결함이 있는 경우라도, 정상인 고밀도 도체 영역을 포함한 기판 전체가 불량품이 된다. 이 때문에, 재료의 로스 (손실) 가 크다.
본 발명은, 이러한 실정을 감안하여 이루어진 것으로서, 프린트 배선판의 제조시의 재료의 손실을 저감할 수 있는 프린트 배선판 및 그 제조 방법을 제공하는 것을 목적으로 한다. 또, 본 발명은, 양호한 전기 특성을 갖는 프린트 배선판 및 그 제조 방법을 제공하는 것을 다른 목적으로 한다.
이러한 목적을 달성하기 위해, 본 발명의 제 1 관점에 관련된 프린트 배선판에서는, 도체를 갖는 제 1 기판과, 도체를 갖고, 상기 제 1 기판보다 도체의 존재 밀도가 높은 하나 내지 복수의 제 2 기판을 구비하는 프린트 배선판으로서, 상기 제 1 기판의 도체와 상기 제 2 기판의 도체가 전기적으로 접속되고, 상기 프린트 배선판에, 상기 제 1 기판 또는 상기 제 2 기판의 적어도 일방이 매설되어 있는 것을 특징으로 한다.
상기 제 2 기판의 도체에 의해 형성되는 배선층수는, 상기 제 1 기판의, 상기 제 2 기판과 동일한 두께 영역에 있어서의 배선층수보다 많게 형성되어 있는 구조로 해도 된다.
상기 제 1 기판 및 상기 제 2 기판은, 각각 절연층을 갖고, 상기 제 2 기판에 있어서의 절연층 상의 도체의 존재 밀도는, 상기 제 1 기판에 있어서의 절연층 상의 도체의 존재 밀도보다 높게 형성되어 있는 구조로 해도 된다.
상기 제 1 기판 및 상기 제 2 기판은, 층간 절연층 중의 비아를 통하여 전기적으로 접속되는 하층 배선층 및 상층 배선층을 갖고, 상기 제 2 기판에 있어서의 단위 층간 절연층당 비아수가, 상기 제 1 기판에 있어서의 단위 층간 절연층당 비아수보다 큰 구조로 해도 된다.
상기 제 1 기판 및 상기 제 2 기판이 이간되어 배치되어 있고, 상기 제 1 기판과 상기 제 2 기판 사이의 간극에는, 적어도 일부에 수지가 존재하는 구조로 해도 된다.
상기 수지의 표리의 적어도 일방에, 절연재가 형성되어 있고, 그 절연재를 구성하는 수지와, 상기 제 1 기판과 상기 제 2 기판 사이의 간극의 수지가 동일한 재료로 이루어지는 구조로 해도 된다.
상기 제 1 기판 또는 상기 제 2 기판의 적어도 일방은, 무기 재료를 포함하는 절연층을 갖는 구조로 해도 된다.
상기 제 1 기판의 절연층 또는 상기 제 2 기판의 절연층의 적어도 일방은, 상기 무기 재료에 의해, 적어도 1 개의 크로스층을 갖고 있는 구조로 해도 된다.
상기 제 1 기판의 무기 재료를 포함하는 절연층의 층수는, 상기 제 2 기판의 무기 재료를 포함하는 절연층의 층수보다 많은 구조로 해도 된다.
상기 제 2 기판의 적어도 일부의 도체의 두께는, 상기 제 1 기판의 도체의 두께 이하인 구조로 해도 된다.
상기 제 1 기판 또는 상기 제 2 기판의 적어도 일방에, 적어도 1 개의 전자 부품이 전기적으로 접속되어 있는 구조로 해도 된다.
상기 제 2 기판에, 적어도 1 개의 전자 부품이 전기적으로 접속되어 있는 구조로 해도 된다.
본 발명의 제 2 관점에 관련된 프린트 배선판의 제조 방법에서는, 도체를 갖는 제 1 기판을 제작하는 제 1 공정과, 단일의 기판에, 도체를 갖는 상당수의 제 2 기판을 제작하는 제 2 공정과, 상기 제 1 공정에 의해 제작된 제 1 기판에, 상기 제 2 기판을 수용하기 위한 공간인 수용부를 형성하는 제 3 공정과, 상기 제 3 공정에 의해 형성된 수용부에, 상기 제 2 기판 중 하나 또는 2 이상을 수용하는 제 4 공정과, 상기 제 1 기판의 도체와 상기 제 2 기판의 도체를 전기적으로 접속하는 제 5 공정과, 상기 제 4 공정에 의해 수용된 제 2 기판 및 그 제 2 기판을 수용하는 제 1 기판에 소정의 재료를 적층하여, 상기 제 2 기판을 매설하는 제 6 공정을 구비하도록 해도 된다.
상기 제 4 공정에 앞서, 상기 제 1 공정에 의해 제작된 제 1 기판과 상기 제 2 공정에 의해 제작된 제 2 기판에 대해, 각각 양부 (良否) 를 검사하는 기판 검사 공정을 구비하고, 상기 제 4 공정에서는, 상기 기판 검사 공정에 의해 정상이라고 판단된 제 1 기판의 상기 수용부에, 상기 기판 검사 공정에 의해 정상이라고 판단된 제 2 기판 중 하나 또는 2 이상을 수용하도록 해도 된다.
상기 제 3 공정에서는, 상기 제 2 기판을 수용했을 경우에 위치 결정가능한 정도의 간극을 갖는 수용부를 형성하도록 해도 된다.
본 발명에 의하면, 프린트 배선판의 제조시의 재료의 손실을 저감할 수 있는 프린트 배선판 및 그 제조 방법을 제공할 수 있다. 또, 본 발명에 의하면, 양호한 전기 특성을 갖는 프린트 배선판 및 그 제조 방법을 제공할 수 있다.
도 1 은 본 발명에 관련된 프린트 배선판 및 그 제조 방법의 일 실시형태에 대해, 동(同) 실시형태에 관련된 프린트 배선판의 개략 구조를 나타내는 단면도.
도 2(a), 도 2(b) 는, 동 프린트 배선판의 개략 구조를 나타내는 사진.
도 3 은 동 실시형태의 제조 방법에 있어서의 제 1 기판의 제작 공정을 나타내는 사시도.
도 4 는 동 실시형태의 제조 방법에 있어서의 제 2 기판의 제작 공정을 나타내는 사시도.
도 5(a) ∼ 도 5(d) 는 동 실시형태의 제조 방법에 있어서의 제 1 기판의 제작 공정을 나타내는 단면도.
도 6(a) ∼ 도 6(d) 는 동 실시형태의 제조 방법에 있어서의 제 2 기판의 제 1 배선층의 형성 공정을 나타내는 단면도.
도 7(a) ∼ 도 7(e) 는 동 실시형태의 제조 방법에 있어서의 제 2 기판의 제 2 배선층의 형성 공정을 나타내는 단면도.
도 8(a) ∼ 도 8(e) 는 동 실시형태의 제조 방법에 있어서의 제 2 기판의 제 3 배선층의 형성 공정을 나타내는 단면도.
도 9 는 제 1 기판에 수용부를 형성하는 공정을 나타내는 단면도.
도 10 은 제 1 기판의 수용부에 제 2 기판을 수용하는 공정을 나타내는 사시도.
도 11 은 수용부에 제 2 기판을 수용한 모습을 나타내는 평면도.
도 12 는 수용부에 제 2 기판을 수용한 모습을 나타내는 단면도.
도 13(a) ∼ 도 13(d) 는 수용부에 제 2 기판을 수용한 후의 프린트 배선판의 제조 공정을 나타내는 단면도.
도 14 는 본 발명의 일 실시형태의 프린트 배선판이 복수 형성된 기판을 나타내는 사시도.
도 15 는 프린트 배선판의 변형예를 나타내는 단면도.
도 16 은 제 1 기판의 변형예를 나타내는 단면도.
도 17 은 제 1 기판 및 제 2 기판의 변형예를 나타내는 평면도.
도 18 은 제 1 기판 및 제 2 기판의 변형예를 나타내는 단면도.
도 19 는 프린트 배선판의 변형예를 나타내는 단면도.
도 20 은 프린트 배선판의 다른 변형예를 나타내는 단면도.
도 21 은 프린트 배선판의 다른 변형예를 나타내는 단면도.
도 22 는 프린트 배선판의 다른 변형예를 나타내는 단면도.
도 23 은 프린트 배선판의 다른 변형예를 나타내는 단면도.
도 24(a) ∼ 도 24(c) 는 프린트 배선판의 제조 방법의 변형예를 나타내는 단면도.
부호의 설명
10 제 1 기판
10a 비가요성 기재
10b, 20b 관통 접속
10c, 20c 크로스층
11, 12, 21 ∼ 26, 41, 42 배선층
20 제 2 기판
20a 비가요성 기재
21a, 21b, 22a, 23a, 23b, 24a, 24b, 25b, 26a 층간 접속부
30 수지
31 ∼ 36 절연재
100, 200 기판
100a, 301a, 312a 수용부 (오목부)
101, 201, 202 기판
300 프린트 배선판
310 기판
311 희생재
312 다층막
401, 402, 403 전자 부품
501a, 501b, 601a, 601b, 701a, 701b 구리박
502 관통 구멍
503a, 503b 도체막
602 관통 구멍
603a, 603b, 604a, 604b, 606a, 606b, 607a, 607b, 609a, 609b, 703a, 703b 도체막
605, 608, 702 비아
발명을 실시하기 위한 최선의 형태
이하, 본 발명에 관련된 프린트 배선판 및 그 제조 방법을 구체화한 일 실시형태에 대해 설명한다.
본 발명의 일 실시형태에 관련된 프린트 배선판 (300) 은, 예를 들어 도 1 에 그 단면 (斷面) 구조를 도시하는 바와 같이, 또 도 2(a), 도 2(b) 에 그 단면의 사진을 나타내는 바와 같이, 크게는, 제 1 기판 (10) 과, 프린트 배선판 (300) 에 매설된 제 2 기판 (20) 과, 이들 제 1 기판 (10) 및 제 2 기판 (20) 의 표리에 형성된 절연재 (35, 36) 및 배선층 (41, 42) 을 구비한다. 또한, 이 프린트 배선판 (300) 은, 이른바 리지드 (rigid) 다층판이다. 또, 이 프린트 배선판 (300) 을 구성하는 제 1 기판 (10) 및 제 2 기판 (20) 도 각각 다층 프린트 배선판이다.
제 1 기판 (10) 은, 예를 들어 무기 재료 (예를 들어, 유리 크로스, 실리카 필러, 유리 필러) 를 포함하는 비가요성 기재 (10a) (프린트 배선판 (300) 의 코어 기판에 상당) 를 구비한다. 이 비가요성 기재 (10a) 는, 도 1 중에 파선으로 나타내는 바와 같이, 무기 재료로 구성된 크로스층 (10c) 을 갖고 있다. 또, 제 1 기판 (10) 의 표리에는, 각각 도체 (예를 들어 구리) 로 이루어지는 배선층 (11, 12) 이 패터닝되어 있다. 또한, 예를 들어 구리 등이 스루홀 도금됨으로써, 기판 표리의 도체 패턴을 접속하는 관통 접속 (10b) 이 형성되어 있다.
제 2 기판 (20) 은, 예를 들어 무기 재료 (예를 들어, 유리 크로스, 실리카 필러, 유리 필러) 를 포함하는 비가요성 기재 (20a) 를 구비한다. 이 비가요성 기재 (20a) 는, 제 2 기판 (20) 의 코어 기판에 상당하고, 그 두께는 제 1 기판 (10) 의 두께보다 작게 (얇게) 되어 있고, 도 1 중에 파선으로 나타내는 바와 같이, 무기 재료에 의해 크로스층 (20c) 을 갖고 있다. 또한, 비가요성 기재 (20a) 의 표리에는 절연재 (31 ∼ 34), 도체 패턴 (예를 들어 구리 패턴) 으로 이루어지는 배선층 (21 ∼ 26), 및 각 배선층간을 전기적으로 접속하는 층간 접속부 (21a, 21b, 22a, 23a, 23b, 24a, 24b) 가 형성되어 있다. 상세하게는, 기재 (20a) 의 표리에, 배선층 (21, 22) 이 형성되고, 이들 배선층 (21, 22) 이, 각각 그 상층과의 층간을 절연하는 절연재 (31, 32) 중의, 예를 들어 구리로 이루어지는 층간 접속부 (21a, 21b, 22a) 를 통하여 상층의 배선층 (23, 24) 에 전기적으로 접속되어 있다. 또한, 배선층 (23, 24) 은, 그 상층과의 층간을 절연하는 절연재 (33, 34) 중의, 예를 들어 구리로 이루어지는 층간 접속부 (23a, 23b, 24a, 24b) 를 통하여 상층의 배선층 (25, 26) 에 전기적으로 접속되어 있다. 이렇게 하여, 각 배선층이 각각 서로 전기적으로 접속되어 있다. 또, 기재 (20a) 에는, 그 표리의 도체 패턴을 접속하는 관통 접속 (20b) 이, 예를 들어 구리 등이 스루홀 도금됨으로써 형성되어 있다.
제 1 기판 (10) 과 제 2 기판 (20) 사이에는, 수지 (30) 가 충전되어 있다. 즉, 제 1 기판 (10) 과 제 2 기판 (20) 은, 서로 수지 (30) 을 개재하여 물리적으로 접속하고, 접착 (전기적으로는 절연) 되어 있다. 이 수지 (30) 는, 상층의 절연재 (35, 36) 를 구성하고 있는 수지와 동일한 재료로 이루어져 있어도 된다.
이와 같이, 제 1 기판 (10) 과 제 2 기판 (20) 이 수지 (30) 을 개재하여 접속됨으로써, 제 1 기판 (10) 과 제 2 기판 (20) 의 밀착력이 향상된다. 또, 충전된 수지 (30) 가 완충재가 되어, 외부로부터 충격이 가해진 경우에도, 제 2 기판 (20) 에 충격이 직접 전달되지 않기 때문에, 제 1 기판 (10) 보다 배선 밀도가 높은 제 2 기판 (20) 의 배선의 접속 신뢰성을 향상시킬 수 있다. 또, 별도 제작한 제 2 기판 (20) 을 매설함으로써, 빌드업에 수반하는 복잡한 공정을 간소화할 수 있다. 또한, 제 2 기판 (20) 의 절연층보다 제 1 기판 (10) 의 절연층이 강성이 높기 때문에, 제 2 기판 (20) 에 가해지는 응력을 완화시킬 수 있다.
제 1 기판 (10) 및 제 2 기판 (20) 은, 서로 동일한 두께로 되어 있고, 최상층인 배선층 (11, 12) 과 배선층 (25, 26) 이 동일층으로 되어 있다. 즉, 제 2 기판 (20) 에 있어서의 단위 두께당 배선층수 (배선층 (21 ∼ 26) 의 6 층) 는, 제 1 기판 (10) 에 있어서의 단위 두께당 배선층수 (배선층 (11, 12) 의 2 층) 보다 많게 되어 있고, 양자의 동일 두께 영역에 있어서의 배선층수를 비교하면, 제 2 기판 (20) 은, 제 1 기판 (10) (나아가서는 양 기판을 포함하는 프린트 배선판 (300)) 보다 도체의 존재 밀도가 높게 되어 있다. 이와 같이, 당해 프린트 배선판에서는 제 2 기판 (20) 의 도체에 의해 형성되는 배선층수가, 제 1 기판 (10) 의, 제 2 기판 (20) 과 동일한 두께 영역에 있어서의 배선층수보다 많게 형성되어 있다. 이러한 구조이면, 용이하게 고밀도 도체 영역을 형성할 수 있고, 나아가서는 당해 프린트 배선판을 부분적으로 파인 피치화하는 것도 용이하다.
또, 제 2 기판 (20) 의 적어도 일부의 배선층 (도체 회로) 의 두께는, 제 1 기판 (10) 의 도체 회로의 두께와 동일하다. 단, 제 2 기판 (20) 의 적어도 일부의 도체 회로의 두께는 제 1 기판 (10) 의 도체 회로의 두께보다 얇아도 된다.
절연재 (35, 36) 는, 예를 들어 RCF (Resin Coated Cupper Foil) (또는 프리프레그 등으로도 가능) 로 이루어지는 것으로서, 각 표면에는 각각 층간 접속부 (25b, 26a) 를 통하여 하층의 배선층 (11, 12, 25, 26) 과 전기적으로 접속되는 배선층 (41, 42) 이 형성되어 있다. 이들 배선층 (41, 42) 에 의해 제 1 기판 (10) 과 제 2 기판 (20) 이 전기적으로 접속되어 있다.
이러한 프린트 배선판을 제조할 때에는, 예를 들어 도 3 및 도 4 에 나타내는 바와 같이, 단일의 기판 (100) 에 상당수 (예를 들어 「32 개」정도) 의 제 1 기판 (10) 을, 또 단일의 기판 (200) 에 상당수 (예를 들어 「96 개」정도) 의 제 2 기판 (20) 을, 서로 상이한 일련의 반도체 프로세스에 의해 각각 제작한다.
구체적으로는, 제 1 기판 (10) 의 제작시에는 예를 들어 도 5(a) 에 나타내는 바와 같이, 표리에 각각 구리박 (501a, 501b) 을 갖는 비가요성 기재 (10a) 를 준비하고, 예를 들어 도 5(b) 에 나타내는 바와 같이 천공 가공에 의해, 관통 구멍 (502) 을 형성한다. 그 후, 연마하여 예를 들어 도 5(c) 에 나타내는 바와 같이, PN 도금 (예를 들어 화학 구리 도금 및 전기 구리 도금) 을 함으로써, 기판 표리의 도체 패턴을 접속하는 관통 접속 (10b) 을 형성함과 함께, 비가요성 기재 (10a) 의 표리에 각각 예를 들어 구리로 이루어지는 도체막 (503a, 503b) 을 막 형성한다. 그리고, 그것들 도체막 (503a, 503b) 을, 각각 예를 들어 소정의 포토 에칭 공정 (예를 들어 산세정, 레지스트의 라미네이트, 직묘 (直描) (노광), 현상, 에칭, 박막 등) 에 의해 패터닝하여, 예를 들어 도 5(d) 에 나타내는 바와 같이, 배선층 (11, 12) 을 형성한다. 이렇게 하여, 배선층 (11, 12) 을 갖는 제 1 기판 (10) 이 제작된다.
또, 제 2 기판 (20) 의 제작시에는, 예를 들어 도 6(a) 에 나타내는 바와 같이, 표리에 구리박 (601a, 601b) 을 갖는 비가요성 기재 (20a) 를 준비하고, 예를 들어 도 6(b) 에 나타내는 바와 같이, 천공 가공에 의해 관통 구멍 (602) 을 형성한다. 그 후, 연마하여 예를 들어 도 6(c) 에 나타내는 바와 같이, PN 도금 (예를 들어 화학 구리 도금 및 전기 구리 도금) 을 함으로써, 기판 표리의 도체 패턴을 접속하는 관통 접속 (20b) 을 형성함과 함께, 비가요성 기재 (20a) 의 표리에 각각 예를 들어 구리로 이루어지는 도체막 (603a, 603b) 을 막 형성한다. 그리고, 그것들 도체막 (603a, 603b) 을 각각 예를 들어 소정의 포토 에칭 공정 (예를 들어 산세정, 레지스트의 라미네이트, 직묘 (노광), 현상, 에칭, 박막 등) 에 의해 패터닝하고, 예를 들어 도 6(d) 에 나타내는 바와 같이, 배선층 (21, 22) 을 형성한다. 이렇게 하여, 제 2 기판 (20) 의 제 1 배선층이 형성된다. 그 후, 화상 첵커 등에 의한 검사, 나아가서는 흑화 처리를 하여 상층의 제 2 배선층의 형성을 시작한다.
제 2 배선층의 형성시에는, 예를 들어 도 7(a) 에 나타내는 바와 같이, 상기 제 1 배선층을 형성한 구조체의 표리에, 각각 예를 들어 프리프레그로 이루어지는 절연재 (31, 32), 및, 예를 들어 구리박으로 이루어지는 도체막 (604a, 604b) 을 배치한다. 그리고, 예를 들어 하이드로 프레스 장치에 의해, 최외층의 도체막 (604a, 604b) 에 압력을 가하여, 예를 들어 도 7(b) 에 나타내는 바와 같이, 그 구조체 전체를 가압 프레스한다.
다음으로, 트리밍 (단면 (端面) 컷 및 각인), 얼라이먼트용 천공, 소프트 에칭, 그리고 레이저 전(前)처리를 하여, 예를 들어 도 7(c) 에 나타내는 바와 같이 레이저에 의해 비아 (605) 를 형성한다. 또한, 디스미어 (스미어 제거), 소프트 에칭을 한 후, 예를 들어 도 7(d) 에 나타내는 바와 같이, PN 도금 (예를 들어 화학 구리 도금 및 전기 구리 도금) 을 함으로써, 구조체의 표리에 각각 도체막 (606a, 606b) 을 형성한다. 그리고, 이 도체막 (606a, 606b) 의 형성 후, 공정 검사로서 함몰 검사를 한다.
계속하여, 도체막 (606a, 606b) 을 각각 예를 들어 소정의 포토 에칭 공정 (예를 들어 산세정, 레지스트의 라미네이트, 직묘 (노광), 현상, 에칭, 박막 등) 에 의해 패터닝하여, 예를 들어 도 7(e) 에 나타내는 바와 같이, 배선층 (23, 24) 을 형성한다. 이렇게 하여, 제 2 기판 (20) 의 제 2 배선층도 형성된다. 그 후, 화상 첵커 등에 의한 검사, 나아가서는 흑화 처리를 하여, 또한 상층인 제 3 배선층의 형성을 시작한다.
제 3 배선층의 형성시에는, 예를 들어 도 8(a) 에 나타내는 바와 같이, 상기 제 1 배선층 및 제 2 배선층을 형성한 구조체의 표리에, 각각 예를 들어 프리프레그로 이루어지는 절연재 (33, 34), 및, 예를 들어 구리박으로 이루어지는 도체막 (607a, 607b) 을 배치한다. 그리고, 예를 들어 하이드로 프레스 장치에 의해 최외층의 도체막 (607a, 607b) 에 압력을 가하여, 예를 들어 도 8(b) 에 나타내는 바와 같이 그 구조체 전체를 가압 프레스한다.
다음으로, 트리밍 (단면 컷 및 각인), 얼라이먼트용 천공, 소프트 에칭, 그리고 레이저 전처리를 하여, 예를 들어 도 8(c) 에 나타내는 바와 같이, 레이저에 의해 비아 (608) 를 형성한다. 또한, 디스미어 (스미어 제거), 소프트 에칭을 한 후, 예를 들어 도 8(d) 에 나타내는 바와 같이, PN 도금 (예를 들어 화학 구리 도금 및 전기 구리 도금) 을 함으로써, 구조체의 표리에 각각 도체 (609a, 609b) 를 형성한다. 그리고, 이 도체 (609a, 609b) 의 형성 후, 공정 검사로서 함몰 검사를 한다.
계속하여, 도체막 (609a, 609b) 을, 각각 예를 들어 소정의 포토 에칭 공정 (예를 들어 산세정, 레지스트의 라미네이트, 직묘 (노광), 현상, 에칭, 박막 등) 에 의해 패터닝하여, 예를 들어 도 8(e) 에 나타내는 바와 같이, 배선층 (25, 26) 을 형성한다. 이렇게 하여, 제 2 기판 (20) 의 제 3 배선층도 형성되어, 제 2 기판 (20) 이 완성된다.
상기와 같이 제 1 기판 (10) 및 제 2 기판 (20) 을 제작한 후, 기판 (100) 및 기판 (200) 에 형성된 그 기판들 (10, 20) 의 모두에 대해 양부를 검사하고, 그 중에서 어느 기판이 정상이고, 어느 기판이 이상 (불량) 인지를 판별한다. 여기서 불량이라고 판단된 기판 (10, 20) 은 필요에 따라 폐기한다. 또한, 기판 (10, 20) 의 검사로는 예를 들어 화상 첵커 등에 의한 검사 등을 한다. 또한 그 후, 기판 (10, 20) 을 각각 흑화 처리한다.
다음으로, 도 9 에 나타내는 바와 같이, 기판 (100) 상의 제 1 기판 (10) 을, 예를 들어 레이저에 의해 절단 (레이저 컷) 하여 소정 수 (여기서는 「1 개」) 의 제 2 기판 (20) 을 수용하기 위한 공간인 수용부 (100a) 를 형성한다. 이 수용부 (100a) 는, 제 2 기판 (20) 을 수용한 경우에 위치 결정할 수 있을 정도의 간극을 갖는 형상 (예를 들어 직육면체 상태의 중공 공간) 및 크기로 한다.
계속하여, 단일의 기판 (200) 으로부터, 상기 검사에 의해 정상이라고 판단된 제 2 기판 (20) 을, 도 10 에 나타내는 바와 같이, 예를 들어 레이저에 의해 소정 사이즈의 칩으로 하여 잘라내고, 예를 들어 도 11 및 도 12 에 각각 평면도 및 단면도로서 나타내는 바와 같이, 그 제 2 기판 (20) 의 칩을 수용부 (100a) 에 수용한다. 그리고, 시트형 용착기에 의해, 예를 들어 핫멜트 접착제를 용해시켜 양 기판을 임시 용착 (예를 들어 4 점) 한다. 이 때, 수용부 (100a) 가 제 2 기판 (20) 의 외형에 대응한 중공 형상, 즉 제 2 기판 (20) 보다 소정의 간극 (D1, D2) (각각 제 2 기판 (20) 을 위치 결정할 수 있을 정도로 작은 간극) 만큼 큰 중공 형상을 가짐으로써, 제 2 기판 (20) 을 소정의 위치 (수용부 (100a) 의 위치) 에 위치 결정할 수 있다.
또한, 간극 (D1, D2) 으로의 수지 (30) 의 충전은, 예를 들어 디스펜서를 사용하여 접착제를 주입해도 된다. 혹은, 수용부 (100a) 에 미리 접착제를 도포해 두고, 제 2 기판 (20) 의 칩을 수용부 (100a) 에 수납하도록 해도 된다.
다음으로, 그 구조체의 표리에 예를 들어 도 13(a) 에 나타내는 바와 같이, 예를 들어 표면에 구리박 (701a) 을 갖는 RCF 로 이루어지는 절연재 (35) 와, 예를 들어 표면에 구리박 (701b) 을 갖는 RCF 로 이루어지는 절연재 (36) 를 각각 배치하고, 예를 들어 하이드로 프레스 장치에 의해, 최외층의 구리박 (701a, 701b) 에 압력을 가하여, 예를 들어 도 13(b) 에 나타내는 바와 같이, 그 구조체 전체를 가압 프레스한다. 이 프레스에 의해, 절연재 (35, 36) 로부터 수지가 압출되어, 제 2 기판 (20) 과 수용부 (100a) 의 간극 (D1, D2) (도 11) 에 수지 (30) 가 충전된다. 상기 서술한 바와 같이, 절연재 (35, 36) 가 수지 (30) 의 표리에 형성되고, 이들 절연재 (35, 36) 를 구성하는 수지와 수지 (30) 가 동일한 재료로 이루어짐으로써, 절연재 (35, 36) 를 이용하여 용이하게 간극 (D1, D2) 에 수지 (30) 을 형성 (충전) 할 수 있다.
다음으로, 트리밍 (단면 컷 및 각인), 얼라이먼트용 천공, 소프트 에칭, 그리고 레이저 전처리를 하여, 예를 들어 도 13(c) 에 나타내는 바와 같이, 예를 들어 레이저에 의해 비아 (702) 를 형성한다. 또한, 디스미어 (스미어 제거), 소프트 에칭을 한 후, 예를 들어 도 13(d) 에 나타내는 바와 같이, PN 도금 (예를 들어 화학 구리 도금 및 전기 구리 도금) 을 함으로써, 구조체의 표리에 각각 도체막 (703a, 703b) 을 형성한다. 그리고, 이들 도체막 (703a, 703b) 을 각각 예를 들어 소정의 포토 에칭 공정 (예를 들어 산세정, 레지스트의 라미네이트, 직묘 (노광), 현상, 에칭, 박막 등) 에 의해 패터닝하고, 앞의 도 1 에 나타내는 바와 같은 배선층 (41, 42) 을 형성한다. 이렇게 하여, 프린트 배선판 (300) 이 완성된다.
도 14 에 나타내는 바와 같이, 프린트 배선판 (300) 도, 제 1 기판 (10) 및 제 2 기판 (20) 의 수에 대응하여 단일의 기판에 복수 형성된다. 즉, 이들 프린트 배선판을 각각 칩으로 하여 잘라냄으로써, 각 칩이 각각 제품이 된다. 이와 같은 구조로 함으로써, 프린트 배선판 (300) 의 배선층이 줄어들고, 그 결과, 불필요한 도체 접속 부분이 줄어들기 때문에, 내낙하 충격성이 향상된다.
또한, 상기 일 실시형태는 이하와 같이 변경하여 실시해도 된다.
제 1 기판 (10) 또는 제 2 기판 (20) 의 적어도 일방에 적어도 1 개의 전자 부품을 전기적으로 접속하도록 해도 된다. 예를 들어 도 15 에 나타내는 바와 같이, 와이어 본딩이나 플립칩 실장 등에 의해, 프린트 배선판 (300) 의 표면에, 예를 들어 LPSR 나 금선 등을 통하여 제 1 기판 (10) 및 제 2 기판 (20) 에 각각 전자 부품 (401, 402) 을 전기적으로 접속하거나, 도면 중의 전자 부품 (403) 과 같이, 매설 위치에서 제 2 기판 (20) 에 직접, 전자 부품을 접속하거나 할 수 있다. 제 2 기판 (20) 을 적층하지 않고 별도 제작하여 프린트 배선판 (300) 에 매설함으로써, 이러한 복잡한 구조의 기판도, 용이하게 제조할 수 있다. 또한, 전자 부품의 수는 임의이다.
제 1 기판보다 도체의 존재 밀도가 높은 제 2 기판은, 단위 두께당 배선층수가 제 1 기판보다 많은 것에 한정되지 않는다. 예를 들어 도 16 에 나타내는 바와 같이, 양 기판에서, 단위 두께당 배선층수가 동일해도 단위 층간 절연층당 비아수가 제 1 기판 (10) 보다 제 2 기판 (20) 이 많은 구조로 해도 된다. 또한, 비아는, 층간 절연층 중에 형성되어 하층 배선층 및 상층 배선층을 전기적으로 접속하기 위한 구멍 (층간 접속용 구멍) 이고, IVH 외에, 예를 들어 도금 스루홀, 도금 마이크로 비아, 도전성 페이스트 접속 구멍 등을 채용할 수 있다. 또한, 상기 배선층수 및 비아수가 모두 동일한 경우라도, 예를 들어 도 17 에 나타내는 바와 같이, 제 2 기판 (20) 에 있어서의 절연층 상의 도체의 존재 밀도를, 제 1 기판 (10) 에 있어서의 절연층 상의 도체의 존재 밀도보다 크게 할 수 있다. 또한, 제 2 기판 (20) 의 코어 기판의 두께는, 제 1 기판 (10) 의 두께와 동등하게 설정해도 된다 (예를 들어 도 16 참조). 또, 도 18 에 나타내는 바와 같이, 제 1 기판 (10) 및 제 2 기판 (20) 은, 코어 표리면의 일방에만 도체 (배선층) 를 갖는 것이어도 된다.
상기 일 실시형태에서는, 제 1 기판 (10) 과 제 2 기판 (20) 을 상층 배선에 의해 전기적으로 접속하도록 했는데, 이것에 한정되지 않고, 양 기판의 접속 방법은 임의이다. 예를 들어 도 19 에 나타내는 바와 같이, 제 1 기판 (저도체 밀도의 기판 (101)) 에, 제 2 기판 (고도체 밀도의 기판 (201)) 을 플립칩식으로 전기적으로 접속하도록 해도 된다.
1 개의 제 1 기판에, 복수의 제 2 기판을 매설하도록 해도 된다. 예를 들어 도 20 에 나타내는 바와 같이, 1 개의 제 1 기판 (저도체 밀도의 기판 (101)) 을 구비하는 프린트 배선판에, 2 개의 제 2 기판 (고도체 밀도의 기판 (201, 202)) 을 매설하도록 해도 된다. 혹은 도 21 에 나타내는 바와 같이, 1 개의 수용부 (301a) 에 복수의 제 2 기판 (이 예에서는 기판 (201, 202) 의 2 개) 을 수용하도록 해도 된다.
또한, 도 22 에 나타내는 바와 같이, 매설까지는 하지 않고, 당해 프린트 배선판의 표면에 형성한 오목부 (수용부) (301a) 내에, 고도체 밀도의 기판 (201) 을 배치하고, 이 기판 (201) 과, 당해 프린트 배선판에 매설한 기판 (202) (제 2 기판) 과 조합하여, 1 개의 프린트 배선판을 형성하도록 해도 된다. 이러한 구조이면, 기판 표면에도, 기판 내부에도, 용이하게 고밀도 도체 영역을 형성할 수 있다.
제 1 기판 (10) 및 제 2 기판 (20) 의 재료는 임의이다. 이들 기판 (10, 20) 은, 서로 동일한 재료로 이루어지는 것이어도 되고, 상이한 재료로 이루어지는 것이어도 된다.
제 2 기판의 형상, 위치, 및 그 위치에서의 자세 등도 임의이다. 예를 들어 도 23 에 나타내는 바와 같이, 제 1 기판 (저도체 밀도의 기판 (101)) 을 구비하는 프린트 배선판에, 제 2 기판 (고도체 밀도의 기판 (201)) 을 경사지도록 해도 된다. 또, 제 2 기판에 요철을 형성하거나, 제 2 기판 자체를 V 자로 형성해도 된다.
상기 일 실시형태에서는, 제 1 기판 (10) 및 제 2 기판 (20) 의 검사 후에 수용부 (100a) 를 형성하도록 했지만, 수용부 (100a) 를 형성하고 나서, 각 기판을 검사하도록 해도 된다.
수용부 (100a) 의 형상 및 크기는, 임의이다. 단, 제 2 기판 (20) 의 위치 결정을 하는 데에 있어서는, 제 2 기판 (20) 에 대응한 형상 및 크기가 바람직하다.
수용부의 형성은, 레이저 등에 의해 그 공간에 대응한 부분을 깎는 방법에 한정되지 않고, 예를 들어 도 24(a) 에 나타내는 바와 같이, 기판 (310) 상에 미리 희생재 (311) 을 형성한 상태에서, 도 24(b) 에 나타내는 바와 같이, 다층막 (312) (이 예에서는 다층이지만 1 층이어도 가능) 을 막 형성하고, 도 24(c) 에 나타내는 바와 같이, 그 막 형성 후에 희생재 (311) 를 선택 에칭 등에 의해 제거함으로써, 수용부 (312a) 를 형성하도록 해도 된다.
이상, 본 발명의 실시형태에 대해 설명했는데, 설계상의 문제나 그 밖의 요인에 의해 필요한 여러가지 수정이나 조합은, 「청구항」에 기재되어 있는 발명이나 「발명의 실시형태」에 기재되어 있는 구체예에 대응하는 발명의 범위에 포함되는 것으로 이해되어야 한다.
본 출원은, 2008년 5월 19일에 출원된 미국 특허 가출원 제61/071790호에 기초한다. 본 명세서 중에, 미국 특허 가출원 제61/071790호의 명세서, 특허 청구의 범위, 도면 전체를 참조로서 도입한다.
산업상 이용가능성
본 발명은 전자 디바이스 등의 프린트 배선판에 적용할 수 있다.

Claims (15)

  1. 도체를 갖는 제 1 기판과,
    도체를 갖고, 상기 제 1 기판보다 도체의 존재 밀도가 높은 하나 내지 복수의 제 2 기판을 구비하는 프린트 배선판으로서,
    상기 제 1 기판의 도체와 상기 제 2 기판의 도체가 전기적으로 접속되고,
    상기 프린트 배선판에, 상기 제 1 기판 또는 상기 제 2 기판의 적어도 일방이 매설되어 있는 것을 특징으로 하는 프린트 배선판.
  2. 제 1 항에 있어서,
    상기 제 2 기판의 도체에 의해 형성되는 배선층수는, 상기 제 1 기판의, 상기 제 2 기판과 동일한 두께 영역에 있어서의 배선층수보다 많게 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  3. 제 1 항에 있어서,
    상기 제 1 기판 및 상기 제 2 기판은, 각각 절연층을 갖고,
    상기 제 2 기판에 있어서의 절연층 상의 도체의 존재 밀도는, 상기 제 1 기판에 있어서의 절연층 상의 도체의 존재 밀도보다 높게 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  4. 제 1 항에 있어서,
    상기 제 1 기판 및 상기 제 2 기판은, 층간 절연층 중의 비아를 통하여 전기적으로 접속되는 하층 배선층 및 상층 배선층을 갖고,
    상기 제 2 기판에 있어서의 단위 층간 절연층당 비아수가, 상기 제 1 기판에 있어서의 단위 층간 절연층당 비아수보다 큰 것을 특징으로 하는 프린트 배선판.
  5. 제 1 항에 있어서,
    상기 1 기판 및 상기 제 2 기판이 이간되어 배치되어 있고,
    상기 제 1 기판과 상기 제 2 기판 사이의 간극에는, 적어도 일부에 수지가 존재하는 것을 특징으로 하는 프린트 배선판.
  6. 제 5 항에 있어서,
    상기 수지의 표리의 적어도 일방에, 절연재가 형성되어 있고,
    그 절연재를 구성하는 수지와, 상기 제 1 기판과 상기 제 2 기판 사이의 간극의 수지가 동일한 재료로 이루어지는 것을 특징으로 하는 프린트 배선판.
  7. 제 1 항에 있어서,
    상기 제 1 기판 또는 상기 제 2 기판의 적어도 일방은, 무기 재료를 포함하는 절연층을 갖는 것을 특징으로 하는 프린트 배선판.
  8. 제 7 항에 있어서,
    상기 제 1 기판의 절연층 또는 상기 제 2 기판의 절연층의 적어도 일방은, 상기 무기 재료에 의해, 적어도 1 개의 크로스층을 갖고 있는 것을 특징으로 하는 프린트 배선판.
  9. 제 7 항에 있어서,
    상기 제 1 기판의 무기 재료를 포함하는 절연층의 층수는, 상기 제 2 기판의 무기 재료를 포함하는 절연층의 층수보다 많은 것을 특징으로 하는 프린트 배선판.
  10. 제 1 항에 있어서,
    상기 제 2 기판의 적어도 일부의 도체의 두께는, 상기 제 1 기판의 도체의 두께 이하인 것을 특징으로 하는 프린트 배선판.
  11. 제 1 항에 있어서,
    상기 제 1 기판 또는 상기 제 2 기판의 적어도 일방에, 적어도 1 개의 전자 부품이 전기적으로 접속되어 있는 것을 특징으로 하는 프린트 배선판.
  12. 제 1 항에 있어서,
    상기 제 2 기판에 적어도 1 개의 전자 부품이 전기적으로 접속되어 있는 것을 특징으로 하는 프린트 배선판.
  13. 도체를 갖는 제 1 기판을 제작하는 제 1 공정과,
    단일의 기판에, 도체를 갖는 상당수의 제 2 기판을 제작하는 제 2 공정과,
    상기 제 1 공정에 의해 제작된 제 1 기판에, 상기 제 2 기판을 수용하기 위한 공간인 수용부를 형성하는 제 3 공정과,
    상기 제 3 공정에 의해 형성된 수용부에, 상기 제 2 기판 중 하나 또는 2 이상을 수용하는 제 4 공정과,
    상기 제 1 기판의 도체와 상기 제 2 기판의 도체를 전기적으로 접속하는 제 5 공정과,
    상기 제 4 공정에 의해 수용된 제 2 기판 및 그 제 2 기판을 수용하는 제 1 기판에 소정의 재료를 적층하여, 상기 제 2 기판을 매설하는 제 6 공정을 구비하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제 4 공정에 앞서, 상기 제 1 공정에 의해 제작된 제 1 기판과 상기 제 2 공정에 의해 제작된 제 2 기판에 대해, 각각 양부 (良否) 를 검사하는 기판 검사 공정을 구비하고,
    상기 제 4 공정에서는, 상기 기판 검사 공정에 의해 정상이라고 판단된 제 1 기판의 상기 수용부에, 상기 기판 검사 공정에 의해 정상이라고 판단된 제 2 기판 중 하나 또는 2 이상을 수용하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  15. 제 13 항에 있어서,
    상기 제 3 공정에서는, 상기 제 2 기판을 수용했을 경우에 위치 결정할 수 있을 정도의 간극을 갖는 수용부를 형성하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
KR1020107017159A 2008-05-19 2008-12-22 프린트 배선판 및 그 제조 방법 KR101198061B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7179008P 2008-05-19 2008-05-19
US61/071,790 2008-05-19
PCT/JP2008/073344 WO2009141928A1 (ja) 2008-05-19 2008-12-22 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100102193A true KR20100102193A (ko) 2010-09-20
KR101198061B1 KR101198061B1 (ko) 2012-11-07

Family

ID=41315060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107017159A KR101198061B1 (ko) 2008-05-19 2008-12-22 프린트 배선판 및 그 제조 방법

Country Status (8)

Country Link
US (2) US8431829B2 (ko)
EP (1) EP2280594A4 (ko)
JP (1) JPWO2009141928A1 (ko)
KR (1) KR101198061B1 (ko)
CN (1) CN102037796A (ko)
BR (1) BRPI0822705A2 (ko)
TW (1) TW201004499A (ko)
WO (1) WO2009141928A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
US8400782B2 (en) 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
WO2012089275A1 (en) 2010-12-30 2012-07-05 Option Wireless Limited Multi board module with implant
KR101789237B1 (ko) * 2011-01-19 2017-10-24 삼성디스플레이 주식회사 액정 표시 장치
DE102011051411A1 (de) * 2011-06-28 2013-01-03 Schweizer Electronic Ag Prepreg, Verfahren zum Herstellen eines Prepregs, Verfahren zum Herstellen eines Leiterplattenelements sowie Leiterplattenelement
US20130025914A1 (en) * 2011-07-25 2013-01-31 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
FR2985367A1 (fr) * 2011-12-29 2013-07-05 3D Plus Procede de fabrication collective de modules electroniques 3d ne comportant que des pcbs valides
JP5406322B2 (ja) * 2012-03-01 2014-02-05 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
JP5261756B1 (ja) * 2012-03-30 2013-08-14 株式会社フジクラ 多層配線基板
TWI465163B (zh) * 2012-04-20 2014-12-11 Bridge Semiconductor Corp 具有內建加強層之凹穴基板及其製造方法
WO2013168539A1 (ja) * 2012-05-09 2013-11-14 株式会社村田製作所 樹脂多層基板およびその製造方法
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
JP6082233B2 (ja) * 2012-10-31 2017-02-15 イビデン株式会社 配線板及びその製造方法
FR3001602B1 (fr) * 2013-01-25 2021-05-14 Thales Sa Procede de fabrication d'un circuit imprime
JP6160308B2 (ja) * 2013-07-02 2017-07-12 富士通株式会社 積層基板
WO2015033705A1 (ja) * 2013-09-06 2015-03-12 株式会社村田製作所 多層基板および多層基板の製造方法
US9433077B2 (en) * 2014-02-14 2016-08-30 International Business Machines Corporation Substrate device and electric circuit arrangement having first substrate section perpendicular to second substrate section
US9351410B2 (en) 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
US9699921B2 (en) 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
CN105657971B (zh) * 2014-11-14 2018-11-20 欣兴电子股份有限公司 内埋式元件封装结构及其制作方法
KR102163039B1 (ko) * 2015-04-07 2020-10-08 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US10098241B2 (en) 2015-10-23 2018-10-09 International Business Machines Corporation Printed circuit board with edge soldering for high-density packages and assemblies
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP7096992B2 (ja) * 2017-10-31 2022-07-07 大日本印刷株式会社 貫通電極基板及び実装基板
CN110278657B (zh) * 2018-03-16 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制造方法
US11178772B2 (en) 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US6281446B1 (en) 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2000165007A (ja) 1998-11-27 2000-06-16 Nec Corp プリント配線板、電子部品及び電子部品の実装方法
JP3795270B2 (ja) 1999-09-10 2006-07-12 大日本印刷株式会社 多層プリント配線基板製造方法及び多層プリント配線基板
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP4166532B2 (ja) * 2002-08-27 2008-10-15 大日本印刷株式会社 プリント配線板の製造方法
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
JP2006024744A (ja) * 2004-07-08 2006-01-26 Renesas Technology Corp 半導体装置および半導体装置の製造方法
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
JP4880277B2 (ja) * 2005-10-06 2012-02-22 日本特殊陶業株式会社 配線基板の製造方法
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
KR100939426B1 (ko) 2006-10-24 2010-01-28 이비덴 가부시키가이샤 플렉스 리지드 배선판
TWI339880B (en) 2007-05-31 2011-04-01 Unimicron Technology Corp Structure of pachaging substrate and package structure thereof having chip embedded therein
JP5010737B2 (ja) 2008-05-23 2012-08-29 イビデン株式会社 プリント配線板

Also Published As

Publication number Publication date
US20130213694A1 (en) 2013-08-22
WO2009141928A1 (ja) 2009-11-26
CN102037796A (zh) 2011-04-27
US8431829B2 (en) 2013-04-30
JPWO2009141928A1 (ja) 2011-09-29
EP2280594A1 (en) 2011-02-02
US9029713B2 (en) 2015-05-12
EP2280594A4 (en) 2012-06-27
US20090283312A1 (en) 2009-11-19
BRPI0822705A2 (pt) 2015-07-07
KR101198061B1 (ko) 2012-11-07
TW201004499A (en) 2010-01-16

Similar Documents

Publication Publication Date Title
KR101198061B1 (ko) 프린트 배선판 및 그 제조 방법
JP5010737B2 (ja) プリント配線板
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
US7870663B2 (en) Method for manufacturing multilayer wiring board
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
TWI507096B (zh) 多層電路板及其製作方法
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2001332866A (ja) 回路基板及びその製造方法
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
EP1890524A1 (en) Multilayer printed wiring board and method for manufacturing same
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
US7810232B2 (en) Method of manufacturing a circuit board
US6981320B2 (en) Circuit board and fabricating process thereof
KR20090121676A (ko) 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판
JP2004327516A (ja) 多層光電気混載基板およびその製造方法
JP2001111195A (ja) 回路基板の製造方法
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
JP2001068855A (ja) 多層プリント配線板及びその製造方法
JP2006019640A (ja) 配線基板の製造方法
JP2009188311A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7