KR20100069667A - 열계면재료, 열계면재료를 포함하는 전자장치, 그리고 이들의 제조방법 및 용도 - Google Patents

열계면재료, 열계면재료를 포함하는 전자장치, 그리고 이들의 제조방법 및 용도 Download PDF

Info

Publication number
KR20100069667A
KR20100069667A KR1020107007429A KR20107007429A KR20100069667A KR 20100069667 A KR20100069667 A KR 20100069667A KR 1020107007429 A KR1020107007429 A KR 1020107007429A KR 20107007429 A KR20107007429 A KR 20107007429A KR 20100069667 A KR20100069667 A KR 20100069667A
Authority
KR
South Korea
Prior art keywords
thermally conductive
conductive metal
thermal interface
interface material
composite
Prior art date
Application number
KR1020107007429A
Other languages
English (en)
Inventor
도랍 에둘 바그와가
도날드 릴리즈
닉 에반 세퍼드
솅칭 수
쭈첸 린
쥐.엠. 페이즐리 엘라히
Original Assignee
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 코닝 코포레이션 filed Critical 다우 코닝 코포레이션
Publication of KR20100069667A publication Critical patent/KR20100069667A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556—Organic component
    • Y10T428/12569—Synthetic resin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/254—Polymeric or resinous material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

열계면재료는 열전도성 금속 기질 및 해당 기질 내에 분산된 조질의 중합체 입자를 포함한다. 이러한 열계면재료는 전자 장치에서의 TIM1 응용 및 TIM2 응용의 양쪽 모두에 대해서 이용될 수 있다.

Description

열계면재료, 열계면재료를 포함하는 전자장치, 그리고 이들의 제조방법 및 용도{THERMAL INTERFACE MATERIAL, ELECTRONIC DEVICE CONTAINING THE THERMAL INTERFACE MATERIAL, AND METHODS FOR THEIR PREPARATION AND USE}
관련 출원에 대한 교차 참조
본 출원은 미국 가특허출원 제60/971,299호(출원일: 2007년 9월 11일)의 이득을 주장한다. 이 미국 가특허출원 제60/971,299호는 참조로 본원에 원용된다.
연방 지원 연구에 대한 진술
없음
기술분야
본 발명은 열계면재료(TIM: thermal interface material), 해당 열계면재료를 포함하는 전자장치(electronic device), 그리고 이들의 제조방법 및 용도에 관한 것이다.
반도체, 트랜지스터, 집적 회로(IC: integrated circuit), 개별 소자(discrete device), 발광 다이오드(LED: light emitting diode) 등의 발열 전자부품, 및 당업자에게 공지된 기타의 것들은 정상의 작동온도에서 혹은 정상의 작동온도 범위(정상의 작동온도) 내에서 작동하도록 설계되어 있다. 그러나, 작동 중에 충분히 열이 제거되지 않으면, 전자 부품은 그의 정상의 작동온도보다 충분히 높은 온도에서 작동할 것이다. 과도한 온도는 전자 부품의 성능 및 그와 연관된 전자장치의 작동에 악영향을 미칠 수 있고, 또한 고장들 간의 평균 시간에 부정적으로 영향을 줄 수 있다.
이들 문제를 회피하기 위하여, 열은 전자 부품으로부터 히트 싱크(heat sink)로 열전도에 의해 제거될 수 있다. 히트 싱크는 이어서 대류 혹은 복사 기술 등의 임의의 편리한 수법에 의해 냉각될 수 있다. 열 전도 동안, 열은 전자 부품과 히트 싱크 간의 면접촉에 의해 혹은 전자 부품 및 히트 싱크의 열계면재료(TIM)과의 접촉에 의해 전자 부품으로부터 히트 싱크로 전달될 수 있다. 해당 매질의 열 임피던스가 낮을수록, 전자 부품으로부터 히트 싱크로의 열의 흐름이 커진다.
전자 부품의 표면과 히트 싱크의 표면은 전형적으로 완전히 평활하지 않으므로, 이들 표면 사이에 완전한 접촉을 달성하기 어렵다. 이들 표면 사이에 불량한 열 전도체인 공기 간극이 생겨 임피던스가 증가한다. 이들 간극은 상기 표면 사이에 TIM을 삽입함으로써 채워질 수 있다.
몇몇 상업적으로 입수가능한(즉, 시판 중인) TIM은 중합체(폴리머) 혹은 탄성중합체의 기질과, 해당 중합체 내에 분산된 열전도성 필러(thermally conductive filler)를 지닌다. 그러나, 탄성중합체 기질은 미경화 상태에서 적용하기 어려울 수 있다고 하는 결점이 있고, 이들은 적용 전에 경화되면 표면과 완전히 부착되거나 꼭 맞게 될 수 없다. 중합체 기질은 적용 후에 공간들로부터 흘러나갈 수 있다고 하는 결점을 지닌다. 이들 TIM은, 또한 전자 부품이 보다 작은 면적에서 더 많은 열을 발생하기 때문에 전자장치가 보다 소형으로 됨에 따라 혹은 탄화규소(SiC) 전자 부품이 전술한 전자부품보다 높은 정상의 작동온도를 지니기 때문에 SiC계 전자장치가 개발됨에 따라 충분한 열전도도가 부족하다고 하는 결점도 지닐 수 있다.
땜납 재료는 또한 TIM으로서도 제안되어 있다. 그러나, 정상의 작동온도보다 낮은 융점을 지닌 땜납은 적용 후 해당 땜납이 스페이서로부터 흘러나오는 것을 방지하기 위하여 탄성중합체 혹은 장벽으로 둘러쌀 필요가 있다고 하는 결점이 있을 수 있다. 정상의 작동온도보다 높은 융점을 지니는 땜납 재료는 일반적으로 종래의 TIM보다 충분히 높은 두께로 적용(즉, 도포)(applying)된다. 이것은 땜납 재료가 보다 두꺼운 접합선(bondline)을 형성하는데 이용되기 때문에 비용 증가라고 하는 결점을 초래한다. 알루미나, 산화아연 및 흑연 등의 낮은 열팽창계수(CTE: coefficient of thermal expansion) 재료를 함유하는 땜납 재료는, 몇몇 TIM 응용(application)에 대해서, 충분한 연성(ductility) 혹은 열전도도, 또는 이들 양쪽 모두가 부족할 수도 있다. 이들 TIM은 또한 원료 비용으로 인해 상당히 고가로 될 수도 있다.
본 발명은, 전술한 종래의 문제를 감안해서 이루어진 것으로, 특정 구성의 열계면 재료, 이러한 열계면재료를 포함하는 전자장치 및 이들의 제조방법을 제공하는 것을 목적으로 한다.
복합재(composite)는 열전도성 금속 및 중합체 입자(polymeric particles)(혹은 고분자 입자)를 포함한다. 상기 복합재는 TIM 응용에 이용될 수 있다.
도 1은 열계면재료의 단면도;
도 2는 전자장치의 단면도;
도 3은 대안적인 열계면재료의 단면도;
도 4는 입자 크기의 함수로서의 열저항의 그래프.
TIM은 열전도성 금속 및 해당 열전도성 금속 내의 조질의 중합체 입자(coarse polymeric particles)(입자들)를 포함한다. TIM은 TIM1 응용 및 TIM2 응용의 양쪽 모두에 유용하다. 대안적으로, TIM은 적층체 구조(laminate structure)를 지닐 수 있다. 예를 들어, 이 TIM은 I) 복합재; 및 II) 상기 복합재의 표면 상에 있는 열전도성 재료를 포함할 수 있고, 상기 복합재는 a) 열전도성 금속; 및 b) 해당 열전도성 금속 내에 있는 입자들을 포함한다.
상기 열전도성 재료 II)는 상기 열전도성 금속 a)의 융점보다 낮은 융점을 지닐 수 있는 제2열전도성 금속일 수 있다. 대안적으로, 상기 열전도성 재료 II)는 다우코닝(등록상표) SC 102 등의 열전도성 그리스, 혹은 기타 열전도성 화합물일 수 있다.
대안적으로, 복합재 I)는 제1 및 제2대향면을 지니는 필름으로 성형될 수 있다. 이 필름은 II) 제1대향면 상에 열전도성 재료를 지닐 수 있다. 상기 필름은 임의선택적으로 III) 제2대향면 상에 제2열전도성 재료를 추가로 포함할 수 있다. 이들 열전도성 재료 II) 및 III)는 동일하거나 상이할 수 있다. 상기 열전도성 재료 II) 및 III)는, 예를 들어, 열전도성 금속, 혹은 열전도성 그리스 등의 열전도성 화합물일 수 있다. 상기 열전도성 금속 II) 및 III)은 동일하거나 상이할 수 있다.
복합재의 표면 상에 다른 열전도성 재료의 층을 지니는 일없이 해당 복합재를 포함하는 TIM은, 상업적인 TIM 응용에 유용하다. 대안적으로, 한쪽면 상에 열전도성 금속의 층(그리고 임의선택적으로 다른 쪽 면 상에 제2열전도성 금속)을 지니는 복합재는 각종 전자장치에 있어서의 상업적인 TIM 응용에 유용하다. 대안적으로, 복합재가 해당 복합재의 표면 상에 열전도성 재료로서 열전도성 화합물을 지닐 경우, 이것은 집적 회로 칩을 테스트하기 위한 테스트 비히클(test vehicle) 응용에서 유용할 수 있다. 적절한 열전도성 화합물은, 예를 들어, 다우코닝(Dow Corning)(등록상표) SC102, 다우코닝(등록상표) 열전도성 화합물, 예컨대, CN-8878, TC-5020, TC-5021, TC-5022, TC-5025, TC-5026, TC-5121, TC-5600 및 TC-5688 등과 같은 미국 미시건주의 미들랜드시에 소재한 다우코닝사로부터 상업적으로 입수할 수 있다. 열전도성 화합물은 비경화성 폴리다이오가노실록세인 및 열전도성 필러를 포함하는 열전도성 그리스(grease)일 수 있다.
기질
열전도성 금속은 당업계에 공지되어 있고 또한 상업적으로 입수가능하다. 열전도성 금속은 예컨대, 은(Ag), 비스무트(Bi), 갈륨(Ga), 인듐(In), 주석(Sn), 납(Pb), 또는 이들의 합금 등의 금속일 수 있고; 대안적으로, 열전도성 금속은 In, Sn, Bi, Ag, 또는 이들의 합금을 포함할 수 있다. Ag, Bi, Ga, In 또는 Sn의 합금은 알루미늄(Al), 금(Au), 카드뮴(Cd), 구리(Cu), 니켈(Ni), 안티몬(Sb), 아연(Zn), 또는 이들의 조합물을 추가로 포함할 수 있다. 적절한 합금의 예로는 Sn-Ag 합금, In-Ag 합금, In-Bi 합금, Sn-Pb 합금, Bi-Sn 합금, Ga-In-Sn 합금, In-Bi-Sn 합금, Sn-In-Zn 합금, Sn-In-Ag 합금, Sn-Ag-Bi 합금, Sn-Bi-Cu-Ag 합금, Sn-Ag-Cu-Sb 합금, Sn-Ag-Cu 합금, Sn-Ag 합금, Sn-Ag-Cu-Zn 합금, 및 이들의 조합물을 들 수 있다. 적절한 합금의 예로는 Bi95Sn5, Ga95In5, In97Ag3, In53Sn47, In52Sn48(미국 로드아일렌드주의 크랜스턴시에 소재한 AIM사로부터 In 52로서 상업적으로 입수가능함), Bi58Sn42(AIM사로부터 Bi 58로서 상업적으로 입수가능함), In66.3Bi33.7, In95Bi5, In60Sn40(AIM사로부터 상업적으로 입수가능함), Sn85Pb15, Sn42Bi58, Bi14Pb43Sn43(AIM사로부터 Bi14로서 상업적으로 입수가능함), Bi52Pb30Sn18, In51Bi32.5Sn16.5, Sn42Bi57Ag1, SnAg2 .5Cu.8Sb.5(AIM사로부터 CASTIN(등록상표)으로서 상업적으로 입수가능함), SnAg3 .0Cu0 .5(AIM사로부터 SAC305로서 상업적으로 입수가능함), Sn42Bi58(AIM사로부터 상업적으로 입수가능함), In80Pb15Ag4(AIM사로부터 In 80으로서 상업적으로 입수가능함), SnAg3 .8Cu0 .5(AIM사로부터 SAC387로서 상업적으로 입수가능함), SnAg4 .0Cu0 .5(AIM사로부터 SAC405로서 상업적으로 입수가능함), Sn95Ag5, SN100(AIM사로부터 상업적으로 입수가능함), Sn99 .3Cu0 .7, Sn97Sb3, Sn36Bi52Zn12, Sn17Bi57Zn26, Bi50Pb27Sn10Cd13 및 Bi49Zn21Pb18Sn12를 들 수 있다. 대안적으로, 상기 합금은 무연화(Lead-free)되어 있는 전술한 합금 중 어느 하나일 수 있다. 무연화란 합금이 Pb를 0.01중량% 미만으로 함유하는 것을 의미한다. 대안적으로, 합금은 인듐을 포함하는 전술한 합금 중 어느 하나일 수 있다. 대안적으로, 합금은 무인듐화(Indium-free)되어 있는 전술한 합금 중 어느 하나일 수 있다. 무인듐화란 합금이 In을 0.01중량% 미만으로 함유하는 것을 의미한다. 대안적으로, 합금은 보다 넓은 융점 범위를 지니는 비공융 합금(non-eutectic alloy)일 수 있다.
열전도성 금속의 정확한 융점은 TIM이 이용될 전자장치의 유형을 비롯한 각종 인자에 따라 당업자에 의해 선택될 수 있다. 열전도성 금속은 전자장치의 정상의 작동온도보다 높은 융점을 지닐 수 있다. 또, TIM은 전자장치의 제작온도보다 낮은 융점을 지닐 수 있다. 예를 들어, TIM은 전자장치의 정상의 작동온도보다 적어도 5℃ 높은 융점을 지닐 수 있다. 예를 들어, 전자장치가 반도체, 트랜지스터, IC 혹은 개별 소자 등의 종래의 발열 전자부품을 포함할 경우, 열전도성 금속은 50℃ 내지 300℃, 대안적으로 60℃ 내지 250℃ 또는 대안적으로 150℃ 내지 300℃ 범위의 융점을 지닐 수 있다. 대안적으로, TIM이 LED와 함께 이용될 경우, 열전도성 금속은 80℃ 내지 300℃ 혹은 대안적으로 100℃ 내지 300℃ 범위의 융점을 지닐 수 있다. 대안적으로, TIM이 열을 발생하는 SiC 전자 부품과 함께 이용될 경우, 전자장치의 정상의 작동온도는 종래의 발열 전자부품이 이용될 경우보다 높을 수 있다. 이 TIM 응용에 있어서, 열전도성 금속은 150℃ 내지 300℃ 또는 대안적으로 200℃ 내지 300℃ 범위의 융점을 지닐 수 있다.
TIM이 I) 복합재; 및 II) 상기 복합재의 표면 상에 있는 제2열전도성 금속을 포함하는 적층체 구조를 지니되, 상기 복합재는 a) 제1열전도성 금속 및 b) 해당 열전도성 금속 내에 있는 입자들을 포함할 경우; 단 제2열전도성 금속 II)가 제1열전도성 금속 a)의 융점보다 적어도 5℃, 대안적으로 적어도 30℃ 이하의 융점을 지니는 조건 하에, 상기 제1 및 제2열전도성 금속은 모두 상기 열거된 예로부터 선택될 수 있다. 대안적으로, 제2열전도성 금속 II)의 융점은 제1열전도성 금속 a)의 융점보다 5℃ 내지 50℃ 낮을 수 있다. 상기 적층체 구조에 있어서, 제2열전도성 금속 II)의 융점은 전자장치의 정상의 작동온도보다 적어도 5℃ 높지만 해당 전자장치의 제작온도보다 낮을 수 있으며, 제1열전도성 금속 a)의 융점은 전자장치의 제작온도보다 (대안적으로 적어도 5℃ 이상) 높거나 혹은 낮을 수 있다.
TIM 내의 열전도성 금속의 양은 선택된 금속 혹은 선택된 합금 및 선택된 입자의 유형을 비롯한 각종 인자에 의존하지만, 그 양은 열전도성 금속이 TIM 내에 연속상을 형성하기에 충분하면 된다. 대안적으로, 열전도성 금속의 양은 TIM의 50체적% 내지 99체적%, 대안적으로 60체적% 내지 90체적%, 또는 대안적으로 55체적% 내지 60체적%의 범위일 수 있다.
입자
조질의 중합체 입자는 기계적 응력을 완화시킬 수 있다. 해당 입자는 탄성 변형 혹은 소성 변형될 수 있다. 상기 입자는 열전도성 금속의 탄성 계수(elastic modulus)보다 낮은 탄성 계수를 지닌다. 상기 입자는 유기 고분자, 실리콘 고분자, 실리콘-유기 공중합체, 또는 이들의 조합물일 수 있는 고분자(혹은 중합체)일 수 있다. 여기서 이용하기에 적합한 유기 입자는 당업계에 공지되어 있고, 상업적으로 입수가능하다. 예시적인 유기 입자로는 폴리카보네이트, 폴리에스터, 폴리에터설폰, 폴리에터 에터 케톤, 폴리아이소뷰틸렌, 폴리올레핀, 폴리페닐설파이드, 폴리스타이렌, 폴리우레탄, 및 이들의 할로겐화 유도체를 들 수 있다. 유기 입자는 임의선택적으로 할로겐화되어 있을 수 있다. 예시적인 불소화 유기 입자는 미국 델라웨어주의 윌밍턴시에 소재한 듀폰 퍼포먼스 엘라스토머즈 엘엘씨(DuPont Performance Elastomers L.L.C.)로부터 VITON(등록상표)으로서 상업적으로 입수할 수 있다. 금속 피복된 조질의 중합체 입자는 독일의 마이크로파티클즈 게엠베하(microParticles GmbH)로부터 입수할 수 있다.
상기 입자들은 TIM의 1체적% 내지 50체적%, 대안적으로 10체적% 내지 40체적%, 대안적으로 40체적% 내지 45체적%, 또는 대안적으로 10체적% 내지 30체적%의 범위의 양으로 존재할 수 있다. 이들 입자의 형상은 임계적인 것은 아니다. 해당 입자들은, 예를 들어, 구형(spherical), 섬유질, 다공성(예를 들어, 스폰지 유사 구조를 지님), 중공, 혹은 이들의 조합일 수 있다. 대안적으로, 입자들은 구형 혹은 불규칙적일 수 있다. 대안적으로, 입자들은 해당 입자들의 응집된 덩어리(응집체)를 포함할 수 있다. 입자들의 형상은 그들의 제조방법에 좌우될 수 있다. 입자들은 경화 혹은 미경화된, 예를 들어, 고분자량 중합체일 수 있다. 입자들은 탄성중합체 혹은 수지, 또는 이들의 조합물일 수 있다. 입자들은 TIM 내에서 분리되어 있을 수 있고, 또한 입자들은 불연속 상을 형성할 수도 있다. 입자들은 가교되어 있을 수 있다.
입자들은 적어도 15㎛, 또는 대안적으로 적어도 50㎛의 평균 입자 크기를 지닐 수 있다. 대안적으로, 입자들은 15㎛ 내지 150㎛, 대안적으로 50㎛ 내지 100㎛, 대안적으로 15㎛ 내지 70㎛ 또는 대안적으로 50㎛ 내지 70㎛의 범위의 평균 입자 크기를 지닐 수 있다. 이론에 얽매이길 원치 않지만, 예를 들어 5㎛ 이하의 평균 입자 크기를 지니는 미립자는 이 TIM에서 이용하는데 적합하지 않은 것으로 여겨진다. 미립자는 TIM 응용에서의 스페이서로서 작용하는데 불충분한 입자 크기를 지닐 수 있다. 미립자는, 본 명세서에 기재된 조질의 중합체 입자에서처럼, 높은 열전전도 혹은 높은 순응성(compliancy)으로서 제공될 수는 없다. 이론에 얽매이길 원치 않지만, 본 명세서에 기재된 조질의 중합체 입자는 동일한 체적 하중에서 미립자보다 더욱 양호한 크리프 완화(creep relaxation)를 제공할 것으로 여겨진다.
또한, 미립자들은, 해당 미립자들이 항상 본 명세서에 기재된 조질의 중합체 입자와 동일한 높은 체적으로 편입될 수 있는 것은 아니기 때문에 해당 조질의 중합체 입자보다 금속 기질에 편입되기 더욱 곤란할 수 있다. 이러한 미립자는, 그들의 탄성 성질 및 작은 입자 크기로 인해 미립자들이 응집되기 때문에 항상 여과에 의해 용이하게 회수될 수 없다고 하는 공법에 의해 빈번하게 제조되고 있었다. 이들 미립자의 제조에서의 회수 단계는, 예를 들어, 표면 상에 완전히 제거될 수 없는 바람직하지 않은 계면활성제를 남기는 동결 건조 혹은 분무 건조에 의해 수행된다. 미립자는 또한 TIM 응용에서 스페이서로서 역할하는데 불충분한 입자 크기를 지닐 수도 있다.
이에 대해서, 본 명세서에서 유용한 조질의 실리콘 입자(silicone particles)는 위상 반전 공법에 의해 제조될 수 있고, 이들 조질의 실리콘 입자는 여과에 의해 회수될 수 있다. 계면활성제는 완전히 제거될 수 있고, 임의선택적으로, 상이한 피복 및/또는 표면처리제가 실리콘 입자에 도포되어 있을 수 있다. 예를 들어, 본 명세서에서 유용한 조질의 실리콘 입자는 수성 유화 중합을 포함하는 위상 반전 공법에 의해 제조될 수 있다. 이 공법에 있어서, 실리콘 연속상(오일상)이 제공되고, 이 실리콘 연속상 속으로 계면활성제와 물의 혼합물이 첨가된다. 부가적인 물이 임의선택적으로 첨가될 수도 있다. 이론에 얽매이길 원치 않지만, 물에 대한 계면활성제의 비는 입자 크기를 제어하도록 조정될 수 있는 것으로 여겨진다. 실리콘 연속상은 백금족 금속 촉매의 존재 하에 폴리오가노하이드로겐실록세인을 지닌 알케닐-작용성 폴리오가노실록세인을 포함할 수 있다. 중합 후, 얻어진 실리콘 탄성중합체 입자는 세척, 여과되어 계면활성제를 제거할 수 있다. 대안적으로, 열안정제가 이 과정에 첨가되어 향상된 열안정성을 지닌 실리콘 탄성중합체 입자를 제공할 수도 있다. 적절한 열안정제의 예로는 산화제2철(ferric oxide), 페로페릭 산화물(ferroferric oxide), 수산화제2철(ferric hydroxide), 산화세륨, 수산화세륨, 산화란탄, 발연 이산화티탄 혹은 이들의 조합물을 들 수 있다. 이것은 복합재가 SiC 전자 부품용의 TIM으로서 이용될 경우 특히 유리할 수 있다. 상기 안정제는, 첨가되는 경우, TIM의 0.5중량% 내지 5중량%의 범위의 양으로 제공될 수 있다.
대안적으로, SiH 작용성의 조질의 실리콘 입자가 기질에 이용될 수 있다. 이론에 얽매이길 원치 않지만, SiH 작용기는 인듐을 포함하는 기질 내에 조질의 실리콘 입자의 분산을 향상시킬 수 있는 것으로 여겨진다. 적절한 SiH 작용성의 조질의 실리콘 입자는 이하의 식별번호 <0034> 내지 <0040>에 기술되어 있다.
입자의 제조방법
이들 조질의 실리콘 입자의 예시적인 제조방법은, 예를 들어, 미국 특허 제4,742,142호; 제4,743,670호; 및 제5,387,624호 공보에 기재된 방법을 변형시켜서 수행될 수 있다. 계면활성제와 물의 비는, 원하는 크기의 실리콘 입자를 제조하기 위하여 당업자에 의해 미국 특허 제4,742,142호; 제4,743,670호; 및 제5,387,624호 공보에 개시된 것으로부터 변경될 수 있다. 이 방법에 있어서, 입자들은 반응성 실리콘 조성물을, 해당 반응성 실리콘 조성물의 0.1중량% 내지 10중량% 범위로 1종 이상의 계면활성제와 함께 물 속에 유화시킴으로써 제조될 수 있다. 이용된 물의 양은 반응성 실리콘 조성물의 중량에 의거하여 5중량% 내지 95중량%, 대안적으로는 50중량%의 범위일 수 있다. 물은 1단계로 혹은 다수의 첨가단계로 첨가될 수 있다.
전술한 조질의 중합체 입자는 임의선택적으로 그들의 표면 상에 금속 혹은 금속 산화물을 지닐 수 있다. 금속은 전술한 열전도성 금속과 동일 혹은 상이할 수 있다. 금속은 Ag, Al, Au, Bi, 코발트(Co), Cu, In, 철(Fe), Ni, 팔라듐(Pd), 백금(Pt), Sb, Sn, Zn 또는 이들의 합금을 포함할 수 있다. 대안적으로, 상기 입자 상의 금속은 Ag일 수 있다. 금속 산화물은 전술한 금속 중 어느 하나의 산화물일 수 있다. 금속 혹은 금속 산화물은 각종 수법에 의해 입자의 표면 상에 제공될 수 있다. 예를 들어, 입자들은 습식 금속화(wet metallization)에 의해 피복될 수 있다. 대안적으로, 제조된 입자들은 예를 들어 여과에 의해 회수되고 나서, 해당 입자들은 물리적 기상 증착(PVD: physical vapor deposition), 화학적 기상 증착(CVD: chemical vapor deposition), 무전해 증착(electroless deposition), 침지 혹은 분무법 등에 의해 피복될 수 있다. 이론에 얽매이길 원치 않지만, 금속 혹은 금속 산화물은 전술한 열전도성 금속에 대해서 친화도를 지닐 수 있고, 또한 열전도성 금속에 의해 입자들의 개선된 젖음성(wetting)을 제공할 수 있는 것으로 여겨진다. TIM에 있어서, 입자들의 표면 상의 금속 혹은 금속 산화물은 증가된 열전도도, 향상된 안정성, 향상된 기계적 특성, 향상된 CTE 혹은 이들의 조합의 이득을 제공할 수 있는 것으로 여겨진다.
대안적으로, 조질의 실리콘 탄성중합체 입자들은, 예를 들어, 수지(분지쇄)의 혹은 직쇄의 중합체 구조를 지니는 실리콘 수소화물(SiH) 작용성 콜로이드를 제조하고 그들의 제조 동안 혹은 제조 후 해당 입자들을 금속화함으로써, 제조 및 임의선택적으로 금속에 의한 피복이 행해질 수 있다. 이들 콜로이드의 제조방법은, 도데실벤젠설폰산(DBSA) 등의 음이온성 계면활성제/산 촉매의 존재 하에, R(SiOMe)3, R2Si(OMe)2[식 중, 각각의 R은 Me, Et, Pr, Ph, F3(CH2)2­또는 C4F9(CH2)2(여기서, Me는 메틸기를 나타내고, Et는 에틸기를 나타내며, Pr은 프로필기를 나타내고, Ph는 페닐기를 나타냄) 등의 1가의 탄화수소기 혹은 불소화된 1가의 탄화수소기임] 등과 같은 실레인(silane)을 이용해서 유화 중합을 수행하는 단계를 포함한다. 예시적인 SiH 무함유 실레인은 MeSi(OMe)3이며, 이것은 콜로이드성 T 수지(colloidal T resin)로 된다. MQ형 수지는 또한 Si(OEt)4(TEOS)와 헥사메틸다이실록세인 혹은 Me3SiOMe를 유화 중합함으로써 제조될 수 있다. 콜로이드성 MQ 수지의 예시적인 출발물질은 TEOS와 헥사메틸다이실록세인이다. 유화 중합은 조성물의 pH를 4 이상으로 올림으로써 중지될 수 있다. 당업자라면, M, D, T 및 Q는 이하의 식의 실록세인(siloxane) 단위를 나타내는 것임을 인식할 수 있을 것이다:
Figure pct00001
식 중, R은 위에 기재된 것과 마찬가지이다.
SiH 작용기는 SiH 작용성 실레인 혹은 저분자량 SiH 작용성 실록세인을 전술한 실레인과 공중합함으로써 도입될 수 있다. 예시적인 SiH 작용성 실레인은 (MeO)2SiMeH이다. 예시적인 SiH 작용성 실록세인은 (Me3SiO)2SiMeH 및 (HMe2Si)2O이다. SiH 작용성 실레인 혹은 SiH 작용성 실록세인의 이용량은 0.001% 내지 100%에서 변화될 수 있다.
또한, 구조화된(structured) 콜로이드성 입자를 제조하기 위하여 SiH 화합물의 첨가를 단계적으로 행하는 것도 가능하다. 예를 들어, SiH 화합물은, 상기 입자들이 입자 내부보다 입자 외부 근방에 보다 높은 SiH 함유량을 지니도록 중합의 후기 부분 동안 첨가될 수 있다. 당업자라면, SiH 화합물의 수준과 첨가 시간을 모두 변화시킴으로써, SiH 작용기를 담지하는 각종 콜로이드성 조성물을 제조하는 것이 가능하다.
본 명세서에 기재된 SiH 작용성 콜로이드는 반응성 분산제 혹은 유화액을 구성할 수 있다. SiH 성분은 반응될 수 있는 한편, 콜로이드는 그의 분산된 상태로 있거나, 또는 물의 제거 후 그의 응집된 상태에서 반응될 수 있다.
금속 피복된 조질의 실리콘 입자를 제조하는 방법은 SiH 함유 중합체 유화액 혹은 콜로이드를 금속성 염의 용액으로 처리하는 단계를 포함한다. SiH 성분은 소정의 금속 이온을 그들의 원소 형태로 환원시키는 환원제로서 작용한다. 반응은 실온에서 일어나, 수 시간 후에 완료될 수 있다. 콜로이드 및 탄성중합체 유화액은, 예를 들어, Ag, Au, Cu 및 Pt의 염으로 처리될 수 있다.
대안적으로, 조질의 중합체 입자는 저온 분쇄 공법(cryogenic crushing process)을 이용해서 제조될 수 있다. 이러한 공법은 당업계에 공지되어 있고, 또한, 예를 들어, 미국 특허 제3,232,543호; 제4,383,650호; 및 제5,588,600호 공보에 기재되어 있다.
조질의 중합체 입자는, 해당 입자가 그들의 표면 상에 금속 및/또는 금속 산화물을 지니는지의 여부의 관계없이, 표면처리되어 있을 수 있다. 예를 들어, 표면 처리는 표면처리제에 의한 처리, 물리적 처리(예컨대, 플라즈마) 또는 표면 화학 반응(인시투 중합(in situ polymerization))일 수 있다. 표면처리제는 당업계에 공지되어 있고, 또한 상업적으로 입수가능하다. 적절한 표면처리제로는, 헥실트라이메톡시실레인, 옥틸트라이에톡시실레인, 데실트라이메톡시실레인, 도데실트라이메틸옥시실레인, 테트라데실트라이메톡시실레인, 페닐트라이메톡시실레인, 페닐에틸트라이메톡시실레인, 옥타데실트라이메톡시실레인, 옥타데실트라이에톡시실레인, 비닐트라이메톡시실레인, 메틸트라이메톡시실레인, 3-메타크릴옥시프로필트라이메톡시실레인, 3-글라이시독시프로필트라이메톡시실레인, 3-아미노프로필트라이메톡시실레인, 및 이들의 조합물 등의 알콕시실레인류; 알콕시-작용성 올리고실록세인류; 옥타데실 머캅탄 등의 머캅탄류 및 알킬싸이올류; 설피도-실레인 등의 폴리설파이드류; 올레산, 스테아르산 등의 지방산; 미리스틸 알코올, 세틸 알코올, 스테아릴 알코올, 또는 이들의 조합물 등의 알코올류; 작용성 알킬 폴리실록세인류(이때 작용기는 알콕시실릴, 실라제인(silazane), 에폭시, 아실옥시, 옥시모, 또는 이들의 조합물일 수 있음)를 들 수 있지만, 이들로 제한되는 것은 아니다. 예를 들어, 표면처리제는 (에폭시프로폭시프로필)메틸실록세인/다이메틸실록세인 공중합체, 또는 일단부에 식 Si(OR')3를 지니는 기와 타단부에 식 SiR"3를 지니는 기를 지닌 다이메틸실록세인 중합체(여기서, 각각의 R'는 독립적으로 1가의 탄화수소기, 예컨대, 알킬기 등을 나타내고, 각각의 R"는 독립적으로 1가의 탄화수소기, 예컨대, 알킬기 혹은 알케닐기 등을 나타냄)일 수 있다. 대안적으로, 표면처리제는 아미노-작용성 폴리다이메틸실록세인 중합체 혹은 단당류-실록세인 중합체일 수 있다.
표면처리제의 양은 조질의 중합체 입자의 종류와 양을 비롯한 각종 인자에 좌우되지만, 그 양은 조질의 중합체 입자의 중량에 의거해서 0.1% 내지 5%의 범위일 수 있다. TIM은 임의선택적으로 1종 이상의 기타 첨가제를 추가로 포함할 수 있다. 예를 들어, 왁스류 등의 기타 첨가제는 가공성을 향상시키기 위하여 첨가될 수 있다.
TIM의 열전도성 금속은 전자장치의 정상의 작동온도보다 높은 융점을 지닐 수 있다. TIM은 예를 들어 소정의 두께를 지니는 패드로서 제작될 수 있고, 조질의 중합체 입자는 TIM의 두께의 10% 내지 100%의 범위의 평균 입자 크기를 지닐 수 있다. 예를 들어, 평균 입자 크기가 상기 두께의 100%인 경우, 해당 입자들은 TIM에서 스페이서로서 이용될 수 있다. 상기 입자들의 평균 입자 크기는 TIM의 접합선 두께, TIM이 그의 제작 동안 혹은 제작 후 압착(compressing)되는지의 여부 등을 비롯한 각종 인자에 좌우되지만, 입자들은 적어도 15㎛의 평균 입자 크기를 지닐 수 있다. 대안적으로, 입자들은 15㎛ 내지 150㎛, 대안적으로 50㎛ 내지 100㎛, 대안적으로 15㎛ 내지 70㎛ 또는 대안적으로 50㎛ 내지 70㎛ 범위의 평균 입자 크기를 지닐 수 있다. 당업자라면, 조질의 중합체 입자가 구형인 경우, 본 명세서에 기재된 평균 입자 크기는 조질의 중합체 입자의 평균 입자 직경을 나타내는 것임을 인식할 수 있을 것이다.
TIM 의 제조방법
TIM은 1) 열전도성 금속을 그의 융점 이상에서 가열하는 단계 및 2) 상기 입자들을 용융된 열전도성 금속과 혼합하는 단계를 포함하는 방법 등과 같은 통상의 임의의 수법에 의해 제조될 수 있다. 대안적으로, TIM은 1) 열전도성 금속 입자를 조질의 중합체 입자와 혼합하는 단계 및 그 후 2) 상기 단계 1)의 생성물을 가열해서 열전도성 금속을 리플로(reflow)시키는 단계를 포함하는 방법에 의해 제조될 수 있다. 대안적으로, 상기 방법은 1) 상기 실리콘 입자를 상기 열전도성 금속의 시트 혹은 호일로 둘러싸는 단계; 및 그 후, 2) 상기 열전도성 금속을 리플로시키는 단계를 포함할 수 있다. 이들 방법은 임의선택적으로 3) 상기 단계 2)의 생성물을, 예를 들어, 임의선택적으로 가열과 함께, 압착시킴으로써 소정의 두께로 제작하는 단계를 추가로 포함할 수 있다. 대안적으로, 압출 프레스 가공(extrusion pressing) 또는 롤 밀링(roll milling)을 이용해서 TIM을 소정의 두께로 제작하는 것도 가능하다. 이들 방법은 임의선택적으로 상기 단계 2) 또는 단계 3)의 생성물을 소정의 형상으로 절삭하는 단계를 추가로 포함할 수 있다. 대안적으로, 상기 소정의 형상은 TIM을 성형함으로써 형성될 수 있다. 대안적으로, 상기 방법은 1) 상기 입자들과 열전도성 금속 입자들을 기판에 도포하는 단계; 및 그 후, 2) 상기 열전도성 금속을 융제(fluxing agent)에 의해 혹은 융제 없이 리플로시키는 단계를 포함할 수 있다. 당업자라면, TIM이 그의 제작 동안 혹은 제작 후 압착될 경우, 입자 크기는 변화될 수 있다는 것을 인식할 수 있을 것이다. 예를 들어, 구형 탄성중합체 입자(elastomeric particle)가 사용될 경우, 압착 후, 그 입자 형상은 원반 형상으로 변화될 것이고, 그 입자 크기 역시 변화될 것이다. 대안적으로, 조질의 수지 입자가 이용될 경우, 해당 조질의 수지 입자는 TIM에서 스페이서로서 역할할 수 있다. 제작 동안 이용되는 정확한 압력과 온도는 선택된 열전도성 금속의 융점 및 얻어지는 복합재의 소망의 두께를 비롯한 각종 인자에 좌우되지만, 온도는 주위 온도에서 열전도성 금속의 융점 바로 아래까지, 대안적으로는 60℃ 내지 120℃의 범위일 수 있다.
도 1은 전술한 TIM의 단면도를 도시하고 있다. 도 1에서, TIM(100)은 기판(101), 및 해당 기판(101)의 대향하는 면 상에 형성된 전술한 복합재(102)의 층을 포함한다. 해당 복합재(102)의 노출된 면 위에는 이형 라이너(release liner)(103)가 도포되어 있다.
TIM이 적층체 구조를 지닐 경우, 상기 방법은 복합재의 표면 상에 다른 열전도성 금속의 층을 프레스 가공(pressing)하는 단계를 추가로 포함할 수 있다. 이 방법은 프레스 가공 동안 가열하는 단계를 추가로 포함할 수 있다. 예를 들어, 제조 동안 정확한 압력과 온도는 선택된 열전도성 금속(들)의 융점(들) 및 얻어지는 복합재의 소망의 두께를 비롯한 각종 인자에 좌우되지만, 압력은 30 내지 45 psi의 범위일 수 있고, 온도는 40℃ 내지 130℃의 범위일 수 있다. 대안적으로, 복합재가 적층체 구조를 지닐 경우, 상기 방법은 복합재의 표면 상에 예컨대 그리스 등과 같은 열전도성 화합물을 전개시키는(spread) 단계를 추가로 포함할 수 있다. 이때의 전개시키는 단계는 브러시 코팅 혹은 로봇에 의한 분배 등의 통상의 임의의 수법에 의해 수행될 수 있다.
도 3은 전술한 바와 같이 제작된 대안적인 TIM의 단면도를 도시하고 있다. 도 3에서, TIM(300)은 복합재의 대향하는 면 상에 열전도성 금속(301)의 제1층 및 제2층을 지닌 복합재(302)를 포함하는 라미네이트 필름(laminate film)이다. 열전도성 금속(301)은 복합재(302)의 열전도성 금속의 융점보다 낮은 융점을 지닌다. 열전도성 금속(301)은 입자들이 없을 수도 있다. 여기서 "입자들이 없다"(free of particles)란 표현은, 열전도성 금속(301)이 그 안에 분산된 입자를 지니지 않거나 혹은 복합재(302)의 열전도성 금속보다 더 적은 입자가 그 안에 분산되어 있는 것을 의미한다. TIM(300)은, 예를 들어, 복합재(302)의 대향하는 면 상에 열전도성 금속(301)을 프레스 가공하는 등의 임의의 편리한 수법에 의해 제조될 수 있다. 열전도성 금속(301)은 전자장치의 정상의 작동온도보다 높지만 해당 전자장치의 제작온도보다는 낮은 융점을 지닐 수 있다.
전자장치
전자장치는 전술한 TIM을 포함할 수 있다. 전자장치는
i) 제1전자 부품;
ii) 제2전자 부품; 및
iii) 전술한 TIM
을 포함하되, 상기 TIM은 상기 제1전자 부품과 상기 제2전자 부품 사이에 개재되어 있다. 상기 제1전자 부품은 반도체칩일 수 있고, 상기 제2전자 부품 히트 싱크일 수 있다. 대안적으로, 상기 제1전자 부품은 반도체칩일 수 있고, 상기 제2전자 부품은 방열기(heat spreader)(TIM1 응용)일 수 있다. 대안적으로, 상기 제1전자 부품은 방열기일 수 있고, 상기 제2전자 부품은 히트 싱크(TIM2 응용)일 수 있다. 전자장치에 있어서, TIM1과 TIM2은 동일 혹은 상이한 열계면재료일 수 있다.
상기 전자장치는 전술한 TIM을 제1전자 부품의 제1면과 접촉시키는 단계; 및 상기 TIM을 상기 열전도성 금속의 융점보다 높은 온도까지 가열하는 단계를 포함하는 방법에 의해 제작될 수 있다. 상기 방법은 임의선택적으로 가열 전에 TIM을 제2전자 부품의 제2면과 접촉시키는 단계를 추가로 포함할 수 있다. 열전도성 금속 a)은 전자장치의 정상의 작동온도보다 높지만 해당 전자장치의 제작온도보다는 낮은 융점을 지니도록 선택될 수 있어, 전자장치가 작동할 때 TIM을 고체로서 제공할 수 있다. 이론에 얽매이길 원치 않지만, 상기 제조방법은 정상의 작동 동안 TIM이 계면으로부터 유출되는 일없이 TIM과 전자 부품 사이에 접합을 형성하는 이득을 제공하는 것으로 여겨진다. 이 접합 형성을 용이하게 하기 위하여, 전자 부품의 표면들을 접촉시켜 가열할 때 융제가 임의선택적으로 이용될 수 있다. 임의선택적으로, 전자 부품의 표면들은 금속화, 예를 들어, Au로 피복되어 접착성을 더욱 향상시킬 수도 있다. 장치가 작동할 때, 열은 제1전자 부품으로부터 제2전자 부품으로 방열된다.
대안적으로, 전술한 전자장치 내의 TIM은 적층체 구조를 지닐 수 있다. 이 TIM은 제1융점을 지니는 제1열전도성 금속 및 상기 제1열전도성 금속 내에 있는 입자들을 포함하는 복합재를 포함할 수 있고; 또한, 상기 복합재의 표면 상에 제2융점을 지니는 제2열전도성 금속의 층을 추가로 포함하되; 상기 제1융점은 상기 제2융점보다 높다. 대안적으로, TIM은 제1 및 제2대향면을 지니는 필름으로 제작된 전술한 바와 같은 복합재를 포함할 수 있고, 이때 제1대향면은 그 위에 제2융점을 지니는 제2열전도성 금속의 층을 지니며, 제2대향면은 그 위에 제3융점을 지니는 제3열전도성 금속의 층을 지닌다.
도 2는 예시적인 전자장치(200)의 단면도를 도시하고 있다. 해당 전자장치(200)는 스페이서(204)들을 포함하는 다이 부착 접착제(203)를 통해 기판(202)에 장착된 전자 부품(IC 칩으로서 표시됨)(201)을 포함한다. 기판(202)은 패드(206)를 통해서 여기에 부착된 땜납 볼(205)들을 지닌다. 제1열계면재료(TIM1)(207)는 IC 칩(201)과 메탈 커버(metal cover)(208) 사이에 개재되어 있다. 상기 메탈 커버(208)는 방열기로서 작용한다. 제2열계면재료(TIM2)(210)는 메탈 커버(208)와 히트 싱크(209) 사이에 개재되어 있다. 장치가 작동될 경우, 열은 화살표(211)로 표시된 열 경로(thermal path)를 따라 이동한다.
실시예
이들 실시예는 당업자에게 본 발명을 설명하기 위하여 의도된 것으로, 특허청구범위에 기재된 본 발명의 범위를 제한하는 것으로서 해석해서는 안된다. 당업자는, 본 명세서의 개시 내용에 비추어, 개시되어 있는 특정 실시형태에 있어서 많은 변경이 수행될 수 있고 또한 특허청구범위에 기재된 본 발명의 정신과 범위로부터 벗어나는 일없이 마찬가지 혹은 유사한 결과를 얻을 수 있는 것을 알 수 있을 것이다.
참고예 1 - 실리콘 입자의 제조
실시예 12에서 이용된 실리콘 입자는 다음과 같이 해서 제조되었다. 즉, 동점도(kinematic viscosity)가 107 센티스토크(centistoke)이고, 대략의 중합도가 100이며, 수소 함량이 0.083%인 메틸하이드로겐/다이메틸 폴리실록세인 유체 50g을 100g 맥스 컵(max cup) 속에 칭량하였다. 그 후, 헥사다이엔 1.87g과, 비닐 작용성 실록세인 중의 Pt 다이비닐테트라메틸다이실록세인 착체로 이루어진 가용성 Pt 촉매(Pt 원소를 0.5% 함유하는 촉매 조성물) 대략 0.2g에 상당하는 2 점적(drop)을 상기 컵 속에 칭량하고, 얻어진 혼합물을 SpeedMixer(등록상표) DAC-150에서 10초간 회전시켰다. 수중 라우릴 알코올(20) 에톡실레이트 72%(Brij(등록상표) 35L) 1.3g을 첨가하고 나서 DI수(개시수(initial water)) 8.0g을 첨가하였다. 상기 컵을 DAC-150 SpeedMixer(등록상표)에서 최대 속도로 20초간 회전시켰다. 컵의 내용물을 검사하여, 해당 혼합물이 o/w(oil/water) 유화액으로 전화된 것을 확인하였다.
상기 컵을 최대 속도에서 추가로 20초간 회전시킨 후, 희석수 10g을 가하였다. 상기 컵을 최대 속도의 대략 ½의 속도에서 15초간 회전시켰다. 이 후에, 희석수 15g을 추가로 가하고, 최대 속도의 ½의 속도에서 15초간 회전시켰다. 물의 최종 첨가는, 첨가된 희석수의 총량이 35g이 되도록 하였다. 상기 컵을 50℃의 오븐 속에 2시간 동안 두었다. 해당 컵을 냉각시키고, 얻어진 실리콘 고무 분산액 중의 입자 크기를 Malvern Mastersizer(등록상표) S를 이용해서 구하였다. 이들 입자는 표준 실험실 여과지가 장착된 브흐너 깔때기를 이용한 여과에 의해 수확하였다. 실리콘 고무 입자로 이루어진 얻어진 필터 케이크는, 여과 동안 추가의 DI수 100㎖로 세척하였다. 해당 필터 케이크를 브흐너 깔때기로부터 제거하고, 유리 소성 접시에 놓고 주변 실험실 조건에서 하룻밤(약 20시간) 공기 건조시키고 나서, 50℃ 오븐 속에 추가로 2시간 방치하였다. 종이 조각을 이용해서, 건조된 입자들을 보존용의 유리병(glass jar)으로 옮겼다. 광산란기구로부터의 입자 크기 결과는 다음과 같았다: 즉, Dv50 = 15㎛; Dv90 = 25㎛.
참고예 2 - 실리콘 고무 입자의 제조
실시예 11에서 이용된 입자는 다음과 같은 방법에 의해 제조되었다. 구형의 실리콘 고무 입자의 분산액은 참고예 1의 방법에 따라 준비하였다. 여과하는 대신에, 상기 분산액을 유리 소성 접시에 붓고, 주위 실험실 조건에서 하룻밤(22시간) 증발시켰다. 얻어진 물질을 주걱을 이용해서 파쇄하고, 역전된 작은 폭의 입구를 지닌 유리병에는 나사 캡을 장착하였다. 실리콘 입자를 50℃ 오븐에서 2시간 동안 더욱 건조시켰다. 이 실리콘 입자를 보존용의 유리병으로 옮겼다. 이들 입자는 계면활성제를 함유하는 실리콘 고무 입자(Brij(등록상표) 35L)로 구성되어 있었다.
참고예 3 - Ag 처리된 입자의 제조
실시예 2에서 이용된 실리콘 입자는 다음과 같은 방법에 의해 제조되었다. 즉, 동점도가 135 센티스토크이고, 대략의 중합도가 120이며, 수소 함량이 0.114%인 메틸하이드로겐/다이메틸 폴리실록세인 유체 50g을 100g 맥스 컵 속에 칭량하였다. 그 후, 헥사다이엔 1.87g과, 비닐 실록세인 중의 Pt 다이비닐테트라메틸다이실록세인 착체로 주로 이루어진 가용성 Pt 촉매(촉매 조성물 중 Pt 원소 0.5%) 대략 0.2g에 상당하는 2 점적을 상기 컵 속에 칭량하였다. 이들 혼합물을 SpeedMixer(등록상표) DAC-150에서 10초간 회전시켰다. 수중 2차 알킬 설포네이트 계면활성제 60%(Hostapur(등록상표) SAS 60) 0.82 g을 첨가하고 나서 DI수(개시수) 6.0g을 첨가하였다. 상기 컵을 DAC-150 SpeedMixer(등록상표)에서 최대 속도로 20초간 회전시켰다. 컵의 내용물을 검사하여, 해당 혼합물이 o/w 유화액으로 전화된 것을 확인하였다.
상기 컵을 최대 속도에서 추가로 20초간 회전시킨 후, 희석수 10g을 가하였다. 상기 컵을 최대 속도의 대략 ½의 속도에서 15초간 회전시켰다. 이 후에, 희석수 15g을 추가로 가하고, 최대 속도의 ½의 속도에서 15초간 회전시켰다. 물의 최종 첨가는, 첨가된 희석수의 총량이 35g이 되도록 하였다. 상기 컵의 내용물을 250㎖ 용기에 옮기고, 뚜껑을 덮은 해당 용기를 50℃의 오븐 속에 2시간 넣어두었다. 해당 용기를 실온까지 냉각시키고, 얻어진 실리콘 고무 분산액 중의 입자 크기를 Malvern Mastersizer(등록상표) S를 이용해서 구하였다. 상기 용기에 수용된 유화액에 AgNO3의 3중량% 수용액 10g을 첨가하고, 이것을 수분간 손으로 진탕시켰다. 상기 용기를 주변 실험실 온도에서 대략 24시간 평온하게 유지시켰다.
상기 유화액의 색은 유백색에서 매우 어두운 흑갈색으로 변화되었다. 처리된 실리콘 탄성중합체 입자는 진공 필터 플라스크 및 통상의 실험실 여과지가 장착된 브흐너 깔때기를 이용한 여과에 의해 수확하였다. 얻어진 필터 케이크를 DI수로 세척하고 나서 주변 온도에서 48시간 동안 건조시켰다. 역전된 2온스 폭의 입구를 지닌 용기에서 얻어진 덩어리를 가볍게 분쇄함으로써 건조된 생성물을 파쇄시켰다. 입자의 색은 연한 갈색이었다. Ag의 존재는 X-선 형광에 의해 확인되었고, 0.1중량%인 것으로 판명되었다. 건조 전의 수성 유화액의 광 산란에 의해 구한 평균 입자 크기는 30㎛였다.
실시예 1 - 실리콘 고무 입자
실리콘 입자는 촉매로서 백금의 존재 하에 폴리(비닐실록세인)과 폴리(하이드로실록세인)으로부터 수성 유화 중합에 의해 제조되었다. 평균 입자 직경은 50㎛였다(D90 직경은 85㎛였다). 26.5체적%의 양의 이들 실리콘 입자는 In51Bi32.5Sn16.5(융점 60℃)와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 5분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 얇은 필름(박막)으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하고, 이것을 열전도성 절연 재료의 열전달 특성을 위한 ASTM D5470 표준 시험 방법에 따라 보호된 열판법(guarded hot plate method)에 의해 수행하였다. 0.185㎜의 두께를 지닌 필름은 66.2psi의 하중 압력 하에 7.373 W/mK의 겉보기 열전도도와 0.252℃·㎠/W의 열저항을 지녔다. 겉보기 열전도도는 단위의 차이를 보정하기 위하여 두께를 열저항으로 나눈 것을 의미한다.
실시예 2 - 은 피복된 실리콘 고무 입자
실리콘 입자는 촉매로서의 백금의 존재 하에 폴리(비닐실록세인) 및 폴리(하이드로실록세인)으로부터의 수성 유화 중합에 의해 제조하고, 이어서 인 시투 습식 금속화(in situ wet metallization)에 의해 은을 피복하였다. 그의 평균 입자 직경은 25㎛(D90 직경이 45㎛)였고, 은은 입자의 중량에 의거해서 0.18%의 양으로 존재하였다. 표면처리제로서의 7.4체적%의 (에폭시프로폭시프로필)메틸실록세인/다이메틸실록세인 공중합체(이것은 미국 펜실베니아주의 모리스타운시에 소재한 젤레스트사(Gelest, Inc.)로부터 입수가능한 EMS-622로서 시판됨)와 함께 20.6체적%의 양의 이들 실리콘 입자를 In51Bi32 .5Sn16 .5와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 2분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.087㎜의 두께를 지닌 하나의 필름은 36.2psi의 하중 압력 하에 4.413 W/mK의 겉보기 열전도도와 0.188 ℃·㎠/W의 열저항을 지녔다.
비교예 3 - 입자 무첨가
In51Bi32 .5Sn16 .5를 60℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 상기 필름의 열저항은, 36.2psi의 하중 압력 하에 0.185㎜의 필름 두께에 대해서는 1.932 ℃·㎠/W, 0.087㎜의 필름 두께에 대해서는 0.499 ℃·㎠/W였다. 0.185㎜의 두께를 지닌 필름의 겉보기 열전도도는 0.958 W/mK였고, 0.087㎜의 두께를 지닌 필름은 1.743 W/mK의 열전도도를 지녔다.
실시예 4 - 알루미나 입자
체적 분율이 22.8%인 알루미나 분말을 In51Bi32 .5Sn16 .5와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 2분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.182㎜의 두께를 지닌 필름은 36.2psi의 하중 압력 하에 1.892 W/mK의 겉보기 열전도도와 0.951 ℃·㎠/W의 열저항을 지녔다. 본 발명자들은, 놀랍게도, 실시예 1에서의 미피복된 실리콘 고무 입자를 이용해서, 알루미나 입자를 함유하는 이 TIM보다 낮은 열저항과 높은 열전도도를 지닌 TIM이 생산된 것을 확인하였다.
실시예 5 - 평균 직경 5㎛인 미세 실리콘 고무 입자
평균 입자 직경이 5.15㎛이고 다분산지수(PDI: polydisperse index)가 1.40인 27.7체적%의 양의 실리콘 고무 입자인 다우코닝(등록상표) 9506을 In51Bi32.5Sn16.5와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 2분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.185㎜의 두께를 지닌 하나의 필름은 36.2psi의 하중 압력 하에 4.065 W/mK의 겉보기 열전도도와 0.454 ℃·㎠/W의 열저항을 지녔다.
실시예 6 - 평균 직경이 2㎛인 미세 실리콘 고무 입자
평균 입자 직경이 1.39㎛이고 다분산지수(PDI)가 1.14인 23.4체적% 양의 실리콘 고무 입자인 다우코닝(등록상표) EP-2100을 In51Bi32 .5Sn16 .5와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 2분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.184㎜의 두께를 지닌 하나의 필름은 36.2psi의 하중 압력 하에 1.677 W/mK의 겉보기 열전도도와 1.095 ℃·㎠/W의 열저항을 지녔다.
실시예 7 - 평균 직경이 16㎛인 실리콘 고무 입자
실리콘 입자는 촉매로서의 백금 및 계면활성제의 존재 하에 폴리(비닐실록세인) 및 폴리(하이드로실록세인)으로부터의 수성 유화 중합에 의해 제조하였다. 그의 평균 입자 직경은 16.7㎛였고, PDI는 1.28이었다. 28.7체적%의 양의 이들 실리콘 입자를 In51Bi32 .5Sn16 .5(융점 60℃)와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 5분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 필름으로 압착시켰다. 0.145㎜의 두께를 지닌 필름은 36.2psi의 하중 압력 하에 3.081 W/mK의 겉보기 열전도도와 0.471 ℃·㎠/W의 열저항을 지녔다.
실시예 8 - 평균 직경이 15㎛인, 계면활성제가 없는 실리콘 고무 입자
실리콘 입자는 촉매로서의 백금의 존재 하에 폴리(비닐실록세인) 및 폴리(하이드로실록세인)으로부터의 수성 유화 중합에 의해 제조하였다. 그의 평균 입자 직경은 15㎛였다. 28.7체적%의 양의 이들 실리콘 입자를 In51Bi32.5Sn16.5(융점 60℃)와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 5분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 필름으로 압착시켰다. 0.143㎜의 두께를 지닌 필름은 36.2psi의 하중 압력 하에 2.556 W/mK의 겉보기 열전도도와 0.559 ℃·㎠/W의 열저항을 지녔다.
실시예 9 - 저융점을 지닌 합금의 복합재의 열전도도에 대한 실리콘 고무 입자 체적의 영향
평균 입자 직경이 0.77㎛이고 다분산지수(PDI)가 1.26인 실리콘 고무 입자로서의 다우코닝(등록상표) Trefill E-601의 각종 양을 In51Bi32 .5Sn16 .5와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 2분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 36.2 psi의 하중 압력 하에, 복합재 필름(composite film)에 대한 겉보기 열전도도는, 24.2체적%의 이들 실리콘 입자를 지닌 샘플에 대해서 3.307 W/mK였고, 32.3체적%의 이들 실리콘 입자를 지닌 샘플에 대해서는 1.865 W/mK였다.
실시예 10 - 저융점을 지닌 연질( soft ) 금속 중에 계면활성제를 지닌 실리콘 고무 입자
실리콘 입자는 촉매로서의 백금의 존재 하에 폴리(비닐실록세인) 및 폴리(하이드로실록세인)으로부터의 수성 유화 중합에 의해 제조하였다. 그의 평균 입자 직경은 상기 참고예 1에 표시된 바와 같이 25㎛였다. 28.1체적%의 양의 이들 실리콘 입자를 연질 인듐(융점 156.6℃)과 혼합하였다. 이 혼합물을 160℃까지 가열하고, 인듐과 5분간 초음파 혼합하였다. 실온까지 냉각 후, 얻어진 혼합물을 120℃에서 필름으로 압착시켰다. 0.225㎜의 두께를 지닌 필름은 40psi의 하중 압력 하에 7.282 W/mK의 겉보기 열전도도와 0.309 ℃·㎠/W의 열저항을 지녔다.
실시예 11 - 저융점을 지닌 금속의 복합재의 열전도도에 대한 실리콘 고무 입자 크기의 영향
각종 평균 입자 직경을 지니는 실리콘 고무 입자는, 상기 참고예 1에 기재된 바와 같이, 촉매로서의 백금의 존재 하에 폴리(비닐실록세인) 및 폴리(하이드로실록세인)으로부터의 수성 유화 중합에 의해 제조하였다. 28.8체적%의 실리콘 고무 입자를 함유하는 혼합물을 160℃까지 가열하고 인듐과 함께 5분 동안 초음파 혼합하였다. 실온까지 냉각 후, 얻어진 혼합물을 120℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.397 내지 0.425㎜의 두께를 지닌 복합재 필름에 대해서 40 psi의 하중 압력 하의 열저항은 도 4에 도시되어 있다.
실시예 12 - 열전도성 실리콘 그리스로 피복된 인듐 필름 내의 실리콘 고무 입자
0.190㎜의 두께를 지니는 인듐 필름 중 28.8체적% 함량을 지닌 실리콘 고무 입자를 상기 실시예 10에 나타낸 방법에 따라 제조하였고, 해당 인듐 복합재 필름의 상부면과 하부면의 양쪽 모두에 미국 미시건주의 미들랜드시에 소재한 다우코닝사로부터 상업적으로 입수가능한 열전도성 그리스인 다우코닝(등록상표) SC 102를 피복하였다. 해당 필름은 40psi의 하중 압력 하에 10.755 W/mK의 겉보기 열전도도와 0.181 ℃·㎠/W의 열저항을 지녔다. 이 필름은 테스트 비히클에 이용할 수 있다.
실시예 13 - 저융점을 지니는 금속 합금으로 적층된 인듐 필름 내의 실리콘 고무 입자
0.263㎜의 두께를 지닌 인듐 복합재 필름을 상기 실시예 10에 나타낸 것과 동일한 방법에 의해 제조하였다. 해당 인듐 복합재 필름의 양면에 100℃에서 프레스 가공함으로써 제조된 Sn42Bi58 금속 합금(융점: 138.5℃)의 두 필름을 적층하고, 50℃에서 프레스 가공하여 라미네이트 필름으로 성형하였다. 0.313㎜의 총 두께를 지닌 라미네이트 필름은 40psi의 하중 압력 하에 0.880 W/mK의 겉보기 열전도도와 3.558 ℃·㎠/W의 열저항을 지녔다. 이론에 얽매이길 원치 않지만, Sn42Bi58의 강성(rigidity)은 이 시험 방법에서 전도도 및 저항에 유해하게 영향을 미치는 것으로 여겨진다.
비교예 14 - 입자 무첨가
금속 합금인 Sn42Bi58을 132℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 상기 필름은 40psi의 하중 압력 하에 0.310㎜의 두께에 대해서는 4.671 ℃·㎠/W의 열저항을 지녔고, 상기 금속 필름의 겉보기 열전도도는 0.664 W/mK였다. 이 비교예와 실시예 13 및 실시예 10에 의하면, 겉보기 열전도도 및 열저항의 양쪽 모두는 입자가 없이 더욱 강성의 합금이 사용된 경우 유해하게 영향을 미치는 것을 알 수 있다.
실시예 15 - 저융점을 지니는 금속 합금으로 적층된 인듐 필름 내의 실리콘 고무 입자-2
두께 0.263㎜의 인듐 복합재 필름을 상기 실시예 10에 기재된 바와 동일한 방법에 의해 제조하였다. 해당 인듐 복합재 필름의 양면에 50℃에서 프레스 가공함으로써 제조된 Bi50Pb27Sn10Cd13 금속 합금(융점: 70℃)의 두 필름을 적층하고, 50℃에서 프레스 가공하여 라미네이트 필름으로 성형하였다. 0.378㎜의 총 두께를 지닌 라미네이트 필름은 40psi의 하중 압력 하에 5.454 W/mK의 겉보기 열전도도와 0.694 ℃·㎠/W의 열저항을 지녔다.
실시예 16 - 저융점을 지닌 금속으로 적층된 인듐 필름 내의 실리콘 고무 입자
두께 0.185㎜의 인듐 복합재 필름을 상기 실시예 10에 기재된 바와 동일한 방법에 의해 제조하였다. 해당 인듐 복합재 필름의 양면에 100℃에서 프레스 가공함으로써 제조된 두 인듐 필름을 적층하고, 50℃에서 프레스 가공하여 라미네이트 필름으로 성형하였다. 0.235㎜의 총 두께를 지닌 라미네이트 필름은 40psi의 하중 압력 하에 7.271 W/mK의 겉보기 열전도도와 0.322 ℃·㎠/W의 열저항을 지녔다.
실시예 17 - 인듐 복합재 필름 내의 흑연 입자
19.3%의 체적 분율에서 흑연 3626(펜실베니아주에 소재한 Anthracite Industries 제품) 입자로부터의 팽창 흑연(expanded graphite)을 인듐과 혼합하였다. 얻어진 혼합물을 170℃까지 가열하고, 3분 동안 인듐과 초음파 혼합하였다. 실온까지 냉각 후, 얻어진 혼합물을 100℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.330㎜의 두께를 지닌 필름은 40psi의 하중 압력 하에 2.335 W/mK의 겉보기 열전도도와 1.405 ℃·㎠/W의 열저항을 지녔다. 실시예 10에서의 실리콘 고무 입자는, 흑연 입자를 함유하는 이 TIM보다 낮은 열저항과 높은 열전도도를 지니는 TIM을 제조하는데 이용되었다. 놀랍게도 전도성(예를 들어, 흑연) 입자를 함유하는 복합재는 실시예 10에서의 실리콘 입자를 함유하는 복합재보다 높은 열저항과 낮은 열전도도를 지닌 것으로 판명되었다.
실시예 18 - 인듐 필름 내의 산화알루미늄으로 변성된 실리콘 고무 입자
실시예 1에 나타낸 것과 동일한 방법에 의해 제조된 실리콘 고무 입자를, 반응 전구체로서 알루미늄 아이소프로폭사이드를 이용해서 졸-겔 화학에 의해 제조된 0.8중량% 산화알루미늄으로 변성시켰다. 상기 변성된 실리콘 입자와 인듐의 혼합물을 170℃까지 가열하고, 3분 동안 초음파 혼합하였다. 실온까지 냉각 후, 얻어진 혼합물을 100℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.130㎜의 두께를 지닌 필름은 40psi의 하중 압력 하에 3.248 W/mK의 겉보기 열전도도와 0.410 ℃·㎠/W의 열저항을 지녔다.
실시예 19 - 인듐 필름 내의 중합체에 의해 변성된 실리콘 고무 입자
실시예 1에 표시된 바와 동일한 방법에 의해 제조된 실리콘 고무 입자를, 16.2중량%의 폴리(다이메틸실록세인)에터이미드를 이용해서 용액 블렌딩(solution blending)에 의해 변성시켰다. 상기 변성된 실리콘 입자와 인듐의 혼합물을 170℃까지 가열하고, 3분 동안 초음파 혼합하였다. 실온까지 냉각 후, 얻어진 혼합물을 100℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.440㎜의 두께를 지닌 필름은 40psi의 하중 압력 하에 4.300 W/mK의 겉보기 열전도도와 1.023 ℃·㎠/W의 열저항을 지녔다.
실시예 20 - 인듐 필름 내의 중합체에 의해 변성된 실리콘 고무 입자-2
실시예 1에 표시된 바와 동일한 방법에 의해 제조된 실리콘 고무 입자를, 9.3중량%의 폴리(비스페놀 A 카보네이트)를 이용해서 용액 블렌딩에 의해 변성시켰다. 상기 변성된 실리콘 입자와 인듐의 혼합물을 170℃까지 가열하고, 3분 동안 초음파 혼합하였다. 실온까지 냉각 후, 얻어진 혼합물을 100℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.420㎜의 두께를 지닌 필름은 40psi의 하중 압력 하에 7.296 W/mK의 겉보기 열전도도와 0.576 ℃·㎠/W의 열저항을 지녔다.
실시예 21 - 인듐 필름 내의 중합체에 의해 변성된 실리콘 고무 입자-3
실시예 1에 표시된 바와 동일한 방법에 의해 제조된 실리콘 고무 입자를, 9.2중량%의 열가소성 폴리우레탄(Estane 58238, 폴리에스터 폴리우레탄-75A, 미국 오하이오주에 소재한 네블론사(Neveon Inc.) 제품)을 이용해서 용액 블렌딩에 의해 변성시켰다. 상기 변성된 실리콘 입자와 인듐의 혼합물을 170℃까지 가열하고, 3분 동안 초음파 혼합하였다. 실온까지 냉각 후, 얻어진 혼합물을 100℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.323㎜의 두께를 지닌 필름은 40psi의 하중 압력 하에 5.224 W/mK의 겉보기 열전도도와 0.622 ℃·㎠/W의 열저항을 지녔다.
실시예 22 - 인듐 필름 내의 중합체에 의해 변성된 실리콘 고무 입자-4
실시예 1에 표시된 바와 동일한 방법에 의해 제조된 실리콘 고무 입자를, 9.4중량%의 폴리[다이(에틸렌 글라이콜)/사이클로헥세인다이메탄올-알트-아이소프탈루산, 설포네이티드](Tg 52℃)(458716, 알드리치사 제품)를 이용해서 용액 블렌딩에 의해 변성시켰다. 상기 변성된 실리콘 입자와 인듐의 혼합물을 170℃까지 가열하고, 3분 동안 초음파 혼합하였다. 실온까지 냉각 후, 얻어진 혼합물을 100℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.443㎜의 두께를 지닌 필름은 40psi의 하중 압력 하에 6.181 W/mK의 겉보기 열전도도와 0.717 ℃·㎠/W의 열저항을 지녔다.
비교예 23 - 인듐 복합재 필름 내의 실리카겔 입자
19.3%의 체적 분율로 머크 등급(Merck Grade) 9385로부터 40-63㎛의 입자 직경으로 230-400 메시를 지닌 실리카겔 입자를 인듐과 혼합하였다. 이 혼합물을 170℃까지 가열하고 3분 동안 초음파 혼합하였다. 실온까지 냉각 후, 얻어진 혼합물을 100℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 0.553㎜의 두께를 지닌 필름은 40psi의 하중 압력 하에 3.136 W/mK의 겉보기 열전도도와 1.763 ℃·㎠/W의 열저항을 지녔다. 실시예 10에서의 실리콘 고무 입자를 이용함으로써, 실리카겔 입자를 함유하는 이 TIM보다도 낮은 열저항과 높은 열전도도를 지닌 TIM을 제조하였다.
실시예 24 - 저융점을 지닌 합금의 복합재 내에서 플라즈마에 의해 변성된 실리콘 고무 입자
6.23㎛의 입자 직경 D(v, 0.5)을 지닌 실리콘 고무 입자인 다우코닝(등록상표) DY33-719를, 그 표면에 대해서 CO2 플라즈마로 변성시키고, In51Bi32 .5Sn16 .5와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 2분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 필름으로 압착하였다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 복합재 필름에 대한 36.2 psi의 하중 압력 하에 겉보기 열전도도의 데이터는 이들 실리콘 입자의 29.7체적% 및 0.200㎜의 두께를 지닌 샘플에 대해서 2.173 W/mK이다. 어떠한 표면 변성도 실시되지 않은 실리콘 입자를 지닌 복합재 필름은, 29.7체적%의 이들 실리콘 입자를 지닌 두께 0.172㎜인 샘플에 대해서 1.158 W/mK의 겉보기 열전도도를 지녔다.
실시예 25 - 저융점을 지닌 합금의 복합재 내에서 플라즈마에 의해 변성된 실리콘 고무 입자
6.23㎛의 입자 직경 D(v, 0.5)을 지닌 실리콘 고무 입자인 다우코닝(등록상표) DY33-719를, 그 표면에 대해서 TEOS(테트라에틸 오쏘실리케이트) 플라즈마로 변성시키고, In51Bi32 .5Sn16 .5와 혼합하였다. 얻어진 혼합물을 70℃까지 가열하고, 2분간 격렬하게 교반하였다. 실온까지 냉각 후, 얻어진 혼합물을 60℃에서 필름으로 압착시켰다. 이 필름을 열전도도 측정을 위해 작은 크기의 조각으로 절삭하였다. 복합재 필름에 대한 36.2 psi의 하중 압력 하에서의 겉보기 열전도도의 데이터는, 이들 실리콘 입자를 28.7체적% 지니고 두께가 0.168㎜인 샘플에 대해서 1.724 W/mK였다.
본 명세서에 기재된 TIM은 TIM1 응용 및 TIM2 응용의 양쪽 모두에 있어서 유용하다. 본 명세서에 기재된 TIM은 종래의 TIM에 비해서 저감된 비용의 이득을 제공할 수 있다. TIM에서의 열전도성 금속으로서 유용한 합금, 특히 인듐을 함유하는 것은 고가일 수 있다. 이론에 얽매이길 원치 않지만, 조질의 중합체 입자도, 알루미나 입자 등과 같은 순응성이 적은 재료의 입자를 함유하는 것 혹은 조질의 중합체 입자를 함유하지 않는 열전도성 금속에 비해서 순응성과 연성을 향상시킬 수 있는 것으로 여겨진다. 순응성과 연성의 향상은 TIM에서의 열전도성 금속 중의 인듐에 대한 필요성을 저감 혹은 제거할 수 있고, 접합선 두께의 저감을 가능하게 할 수 있다. 또한, 증가된 순응성 및 연성은 플럭스(flux) 혹은 땜납 리플로, 또는 양쪽 모두에 대한 필요성을 저감시킬 수 있다. 따라서, 몇몇 방식으로, 예컨대, 우선 접합선 두께를 저감시키고 합금의 일부를 입자로 대체하여 합금의 필요량을 저감시킴으로써, 합금의 조성을 덜 값비싼 원소를 포함하도록 변경시킴으로써, 또한, 가공 동안 플럭스 및/또는 땜납 리플로 단계의 필요성을 저감시킴으로써, 비용 저감을 달성할 수 있다. 또한, 증가된 순응성 및 연성도 TIM의 열전도도를 향상시킬 수 있다.
이론에 얽매이길 원치 않지만, 또한 본 발명의 TIM은 향상된 기계적 내구성을 지닐 수 있는 것으로 여겨진다. 이론에 얽매이길 원치 않지만, 겉보기 열전도도의 증가는 TIM의 순응성도 증가하는 것을 의미하는 것으로 여겨진다. 이론에 얽매이길 원치 않지만, 조질의 입자는 TIM의 순응성을 향상시킬 수 있고, 이에 따라, 미립자를 함유하는 TIM에 비해서 계면 접촉을 향상시킬 수 있다.
이론에 얽매이길 원치 않지만, 도 3에 도시된 TIM은, 보다 고융점의 열전도성 금속을 기판과 접촉시킨 TIM에 비해서, TIM이 접촉하는 기판 상에 개선된 간극 충전의 부가된 이득을 제공할 수 있는 것으로 여겨진다.
100: TIM 101: 기판
102: 복합재 103: 이형 라이너
200: 전자장치 201: IC 칩
202: 기판 203: 다이 부착 접착제
204: 스페이서 205: 땜납 볼
206: 패드 207: TIM1
208: 메탈 커버 209: 히트 싱크
210: TIM2 211: 열 경로
300: TIM 301: 열전도성 금속
302: 복합재

Claims (77)

  1. a) 열전도성 금속; 및
    b) 상기 열전도성 금속 내에 있는 조질의 중합체 입자(coarse polymeric particles)를 포함하되,
    상기 열전도성 금속은 전자장치(electronic device)의 정상의 작동온도보다 높지만 해당 전자장치의 제작온도보다는 낮은 융점을 지니는 것인 열계면재료(thermal interface material).
  2. 제1항에 있어서, 상기 열전도성 금속은 무인듐화(indium-free)되어 있는 것인 열계면재료.
  3. 제1항에 있어서, 상기 열전도성 금속은 은, 비스무트, 갈륨, 인듐, 주석, 납 및 이들의 합금으로 이루어진 군으로부터 선택된 것인 열계면재료.
  4. 제1항에 있어서, 상기 입자는 1 내지 50체적% 범위의 양으로 존재하는 것인 열계면재료.
  5. 제1항에 있어서, 상기 입자는 적어도 15㎛의 평균 직경을 지니는 것인 열계면재료.
  6. 제1항에 있어서, 상기 입자는 상기 열계면재료의 두께의 10% 내지 100%의 범위의 평균 직경을 지니는 것인 열계면재료.
  7. 제1항에 있어서, 상기 입자는 해당 입자의 표면 상에 제공된 금속 혹은 금속 산화물을 지니는 것인 열계면재료.
  8. 제1항에 있어서, 상기 입자는 SiH 작용기(functionality)를 지니는 것인 열계면재료.
  9. 제1항에 있어서, 상기 입자는 폴리카보네이트, 폴리에스터, 폴리에터설폰, 폴리에터 에터 케톤, 폴리아이소뷰틸렌, 폴리올레핀, 폴리페닐설파이드, 폴리스타이렌, 폴리우레탄, 이들의 할로겐화 유도체 및 이들의 조합물로 이루어진 군으로부터 선택된 유기 고분자를 포함하는 것인 열계면재료.
  10. 제1항에 있어서, 상기 입자는 상기 열전도성 금속의 탄성 계수(elastic modulus)보다 낮은 탄성 계수를 지니는 것인 열계면재료.
  11. 제1항에 있어서, 상기 입자는 표면 처리되어 있는 것인 열계면재료.
  12. i) 제1전자 부품;
    ii) 제2전자 부품; 및
    iii) 상기 제1전자 부품과 상기 제2전자 부품 사이에 개재되어 있는 열계면재료를 포함하되,
    상기 열계면재료는
    a) 열전도성 금속; 및
    b) 상기 열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 것인 전자장치.
  13. 제12항에 있어서, 상기 제1전자 부품은 반도체칩이고, 상기 제2전자 부품은 히트 싱크인 것인 전자장치.
  14. 제12항에 있어서, 상기 제1전자 부품은 반도체칩이고, 상기 제2전자 부품은 방열기(heat spreader)인 것인 전자장치.
  15. 제12항에 있어서, 상기 제1전자 부품은 방열기이고, 상기 제2전자 부품은 히트 싱크인 것인 전자장치.
  16. i) a) 열전도성 금속; 및
    b) 상기 열전도성 금속 내에 있는 조질의 중합체 입자
    를 포함하는 열계면재료를, 제1전자 부품의 제1면과 접촉시키는 단계; 및
    ii) 상기 열계면재료를 상기 열전도성 금속의 융점보다 높은 온도까지 가열하는 단계를 포함하는, 전자장치의 제조방법.
  17. 제16항에 있어서, 상기 열계면재료와, 상기 제1 및 제2전자 부품 사이에 융제(fluxing agent)의 층이 사용되는 것인 전자장치의 제조방법.
  18. 제16항에 있어서, 상기 단계 ii) 전에 상기 열계면재료를 제2전자 부품의 제2면과 접촉시키는 단계를 추가로 포함하는 것인 전자장치의 제조방법.
  19. i) 제1전자 부품과 제2전자 부품을 포함하는 전자장치 내의 열 경로(thermal path)를 따라 열계면재료를 개재시키는 단계; 및
    ii) 상기 전자장치를 작동시켜, 상기 제1전자 부품으로부터 상기 제2전자 부품으로 방열시키는 단계를 포함하되,
    상기 열계면재료는
    a) 열전도성 금속; 및
    b) 상기 열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 것인 방법.
  20. 1) 열전도성 금속을 조질의 중합체 입자와 배합시켜, 상기 열전도성 금속 내에 상기 조질의 중합체 입자를 포함하는 복합재(composite)를 형성하는 단계; 및
    임의선택적으로 2) 상기 복합재를 소정의 두께로 제작하는 단계, 및
    임의선택적으로 3) 상기 복합재를 소정의 형상으로 형성하는 단계를 포함하는, 전자장치의 제조방법.
  21. 제20항에 있어서, 상기 단계 1)은,
    i) 열전도성 금속 입자를 상기 조질의 중합체 입자와 혼합하는 단계; 및
    그 후, ii) 상기 열전도성 금속 입자를 해당 열전도성 금속 입자의 융점 이상에서 가열하는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  22. 제20항에 있어서, 상기 단계 1)은
    i) 상기 열전도성 금속을 해당 열전도성 금속의 융점 이상에서 가열하는 단계; 및
    ii) 상기 조질의 중합체 입자를 상기 단계 i)의 생성물과 혼합하는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  23. 제20항에 있어서, 상기 단계 1)은
    i) 상기 조질의 중합체 입자를 상기 열전도성 금속의 시트 혹은 호일로 둘러싸는 단계; 및
    그 후, ii) 상기 열전도성 금속을 리플로(reflow)시키는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  24. 제20항에 있어서, 상기 단계 1)은
    i) 상기 조질의 중합체 입자와 열전도성 금속 입자를 기판에 도포하는 단계; 및
    그 후, ii) 상기 열전도성 금속을 리플로시키는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  25. 제20항에 있어서, 상기 단계 2)가 존재하고, 해당 단계 2)는
    a) 임의선택적으로 가열과 함께, 압착(compressing)시키는 단계;
    b) 압출 프레스 가공(extrusion pressing)하는 단계; 또는
    c) 롤 밀링(roll milling)하는 단계
    로부터 선택된 공정에 의해 수행되는 것인 방법.
  26. 제20항에 있어서, 상기 단계 3)이 존재하고, 해당 단계 3)은
    a) 상기 단계 1) 또는 단계 2)의 생성물을 소정의 형상으로 절삭하는 단계; 및
    b) 상기 단계 1)의 생성물을 소정의 형상으로 성형하는 단계
    로부터 선택된 공정에 의해 수행되는 것인 방법.
  27. I) 하나의 표면을 지니는 복합재로서,
    a) 제1융점을 지니는 제1열전도성 금속 및
    b) 상기 제1열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 복합재; 및
    II) 상기 표면 상에 제2융점을 지니는 제2열전도성 금속을 포함하되,
    상기 제1융점은 상기 제2융점보다 높은 것인 열계면재료.
  28. 제27항에 있어서, 상기 제1열전도성 금속은 무인듐화되어 있는 것인 열계면재료.
  29. 제27항에 있어서, 상기 제1열전도성 금속은 은, 비스무트, 갈륨, 인듐, 주석, 납 및 이들의 합금으로 이루어진 군으로부터 선택된 것인 열계면재료.
  30. 제27항에 있어서, 상기 조질의 중합체 입자는 상기 복합재의 1체적% 내지 50체적% 범위의 양으로 존재하는 것인 열계면재료.
  31. 제27항에 있어서, 상기 조질의 중합체 입자는 적어도 15㎛의 평균 직경을 지니는 것인 열계면재료.
  32. 제27항에 있어서, 상기 조질의 중합체 입자는 해당 조질의 중합체 입자의 표면 상에 제공된 금속 혹은 금속 산화물을 지니는 것인 열계면재료.
  33. 제27항에 있어서, 상기 조질의 중합체 입자는 표면 처리되어 있는 것인 열계면재료.
  34. 제27항에 있어서, 상기 제2열전도성 금속은, 상기 제2융점이 상기 제1융점보다 적어도 5℃ 낮도록 선택된 것인 열계면재료.
  35. 제27항에 있어서, 상기 복합재는 두께를 지니며, 상기 조질의 중합체 입자는 상기 복합재의 두께의 10% 내지 100%의 범위의 평균 직경을 지니는 것인 열계면재료.
  36. i) 제1전자 부품;
    ii) 제2전자 부품; 및
    iii) 상기 제1전자 부품과 상기 제2전자 부품 사이에 개재되어 있는 열계면재료를 포함하되,
    상기 열계면재료는
    I) 하나의 표면을 지니는 복합재로서,
    a) 제1융점을 지니는 제1열전도성 금속 및
    b) 상기 제1열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 복합재; 및
    II) 상기 복합재의 상기 표면 상에 있고, 제2융점을 지니는 제2열전도성 금속을 포함하며,
    상기 제1융점은 제2융점보다 높은 것인 전자장치.
  37. 제36항에 있어서, 상기 제1전자 부품은 반도체칩이고, 상기 제2전자 부품은 히트 싱크인 것인 전자장치.
  38. 제36항에 있어서, 상기 제1전자 부품은 반도체칩이고, 상기 제2전자 부품은 방열기인 것인 전자장치.
  39. 제36항에 있어서, 상기 제1전자 부품은 방열기이고, 상기 제2전자 부품은 히트 싱크인 것인 전자장치.
  40. i) 열계면재료를 제1전자 부품의 제1면과 접촉시키는 단계로서, 상기 열계면재료가,
    I) 하나의 표면을 지니는 복합재로서,
    a) 제1융점을 지니는 제1열전도성 금속 및
    b) 상기 제1열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 복합재; 및
    II) 상기 복합재의 상기 표면 상에 있고, 제2융점을 지니는 제2열전도성 금속을 포함하며,
    상기 제1융점은 제2융점보다 높은 것인 접촉 단계; 및
    ii) 상기 열계면재료를 상기 제2융점보다 높은 온도까지 가열시키는 단계를 포함하는, 전자장치의 제조방법.
  41. 제40항에 있어서, 상기 열계면재료와, 상기 제1 및 제2전자 부품 사이에 융제의 층이 사용되는 것인 전자장치의 제조방법.
  42. 제40항에 있어서, 상기 단계 ii) 전에 상기 열계면재료를 제2전자 부품의 제2면과 접촉시키는 단계를 추가로 포함하는, 전자장치의 제조방법.
  43. 제40항에 있어서, 상기 단계 ii)에서의 온도는 상기 제1융점보다 낮은 것인 전자장치의 제조방법.
  44. i) 제1전자 부품과 제2전자 부품을 포함하는 전자장치 내의 열 경로를 따라 열계면재료를 개재시키는 단계; 및
    ii) 상기 전자장치를 작동시켜, 상기 제1전자 부품으로부터 상기 제2전자 부품으로 방열시키는 단계를 포함하되,
    상기 열계면재료는
    I) 하나의 표면을 지니는 복합재; 및
    II) 상기 복합재의 표면 상에 위치하고, 제2융점을 지니는 제2열전도성 금속을 포함하며,
    상기 복합재는
    a) 제1융점을 지니는 제1열전도성 금속; 및
    b) 상기 제1열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 것인 방법.
  45. 1) 제1열전도성 금속을 조질의 중합체 입자와 배합시켜, 상기 제1열전도성 금속 내에 상기 조질의 중합체 입자를 포함하는 복합재를 형성하는 단계;
    임의선택적으로 2) 상기 복합재를 소정의 두께로 제작하는 단계, 및
    임의선택적으로 3) 상기 복합재를 소정의 형상으로 형성하는 단계; 및
    4) 상기 복합재의 표면 상에 제2열전도성 금속을 도포하는 단계를 포함하는 방법.
  46. 제45항에 있어서, 상기 단계 1)은
    i) 열전도성 금속 입자를 상기 조질의 중합체 입자와 혼합하는 단계; 및
    그 후, ii) 상기 열전도성 금속 입자를 해당 열전도성 금속 입자의 융점 이상에서 가열하는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  47. 제45항에 있어서, 상기 단계 1)은
    i) 상기 열전도성 금속을 해당 열전도성 금속의 융점 이상에서 가열하는 단계; 및
    ii) 상기 조질의 중합체 입자를 상기 단계 i)의 생성물과 혼합하는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  48. 제45항에 있어서, 상기 단계 1)은
    i) 상기 조질의 중합체 입자를 상기 열전도성 금속의 시트 혹은 호일로 둘러싸는 단계; 및
    그 후, ii) 상기 열전도성 금속을 리플로시키는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  49. 제45항에 있어서, 상기 단계 1)은
    i) 상기 조질의 중합체 입자와 열전도성 금속 입자를 기판에 도포하는 단계; 및
    그 후, ii) 상기 열전도성 금속을 리플로시키는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  50. 제45항에 있어서, 상기 단계 2)가 존재하고, 해당 단계 2)는
    a) 임의선택적으로 가열과 함께, 압착시키는 단계;
    b) 압출 프레스 가공하는 단계; 또는
    c) 롤 밀링하는 단계
    로부터 선택된 공정에 의해 수행되는 것인 방법.
  51. 제45항에 있어서, 상기 단계 3)이 존재하고, 해당 단계 3)은
    a) 상기 단계 1) 또는 단계 2)의 생성물을 소정의 형상으로 절삭하는 단계; 및
    b) 상기 단계 1)의 생성물을 소정의 형상으로 성형하는 단계
    로부터 선택된 공정에 의해 수행되는 것인 방법.
  52. 제45항에 있어서, 상기 단계 4)는
    i) 상기 복합재의 표면 상에 제2열전도성 금속을 프레스 가공하는 단계; 및
    임의선택적으로 ii) 가열하는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  53. 제45항에 있어서, 5) 상기 복합재의 제2면 상에 제3열전도성 금속을 도포하는 단계를 추가로 포함하는 방법.
  54. I) 하나의 표면을 지니는 복합재; 및
    II) 상기 복합재의 상기 표면 상에 있는 열전도성 재료를 포함하되,
    상기 복합재는
    a) 열전도성 금속 및
    b) 상기 열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 것인 열계면재료.
  55. 제54항에 있어서, 상기 열전도성 금속은 무인듐화되어 있는 것인 열계면재료.
  56. 제54항에 있어서, 상기 열전도성 금속은 은, 비스무트, 갈륨, 인듐, 주석, 납 및 이들의 합금으로 이루어진 군으로부터 선택된 것인 열계면재료.
  57. 제54항에 있어서, 상기 조질의 중합체 입자는 상기 복합재의 1체적% 내지 50체적% 범위의 양으로 존재하는 것인 열계면재료.
  58. 제54항에 있어서, 상기 조질의 중합체 입자는 적어도 15㎛의 평균 직경을 지니는 것인 열계면재료.
  59. 제54항에 있어서, 상기 조질의 중합체 입자는 해당 조질의 중합체 입자의 표면 상에 제공된 금속 혹은 금속 산화물을 지니는 것인 열계면재료.
  60. 제54항에 있어서, 상기 조질의 중합체 입자는 표면 처리되어 있는 것인 열계면재료.
  61. 제54항에 있어서, 상기 열전도성 재료는 열전도성 화합물인 것인 열계면재료.
  62. 제54항에 있어서, 상기 복합재는 두께를 지니며, 상기 조질의 중합체 입자는 해당 복합재의 두께의 10% 내지 100% 범위의 평균 직경을 지니는 것인 열계면재료.
  63. i) 제1전자 부품;
    ii) 제2전자 부품; 및
    iii) 상기 제1전자 부품과 상기 제2전자 부품 사이에 개재된 열계면재료를 포함하되,
    상기 열계면재료는
    I) 하나의 표면을 지니는 복합재; 및
    II) 상기 복합재의 표면 상에 있는 열전도성 재료를 포함하며,
    상기 복합재는
    a) 열전도성 금속; 및
    b) 상기 열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 것인 전자장치.
  64. 제63항에 있어서, 상기 제1전자 부품은 반도체칩이고, 상기 제2전자 부품은 히트 싱크인 것인 전자장치.
  65. 제63항에 있어서, 상기 제1전자 부품은 반도체칩이고, 상기 제2전자 부품은 방열기인 것인 전자장치.
  66. 제63항에 있어서, 상기 제1전자 부품은 방열기이고, 상기 제2전자 부품은 히트 싱크인 것인 전자장치.
  67. i) 열계면재료를 제1전자 부품의 제1면과 접촉시키는 단계; 및
    ii) 상기 열계면재료를 가열시키는 단계를 포함하되,
    상기 열계면재료는
    I) 하나의 표면을 지니는 복합재; 및
    II) 상기 복합재의 상기 표면 상에 있는 열전도성 재료를 포함하며,
    상기 복합재는
    a) 열전도성 금속 및
    b) 상기 열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 것인, 전자장치의 제조방법.
  68. 제67항에 있어서, 상기 단계 ii) 전에 상기 열계면재료를 제2전자 부품의 제2면과 접촉시키는 단계를 추가로 포함하는, 전자장치의 제조방법.
  69. i) 제1전자 부품과 제2전자 부품을 포함하는 전자장치 내의 열 경로를 따라 열계면재료를 개재시키는 단계; 및
    ii) 상기 전자장치를 작동시켜, 상기 제1전자 부품으로부터 상기 제2전자 부품으로 열을 방열시키는 단계를 포함하되,
    상기 열계면재료는
    I) 하나의 표면을 지니는 복합재; 및
    II) 상기 복합재의 표면 상에 있는 열전도성 재료를 포함하며,
    상기 복합재는
    a) 열전도성 금속; 및
    b) 상기 열전도성 금속 내에 있는 조질의 중합체 입자를 포함하는 것인 방법.
  70. 1) 열전도성 금속을 조질의 중합체 입자와 배합시켜, 상기 열전도성 금속 내에 상기 조질의 중합체 입자를 포함하는 복합재를 형성하는 단계;
    임의선택적으로 2) 상기 복합재를 소정의 두께로 제작하는 단계, 및
    임의선택적으로 3) 상기 복합재를 소정의 형상으로 형성하는 단계; 및
    4) 상기 복합재의 표면 상에 열전도성 재료를 도포하는 단계를 포함하는 방법.
  71. 제70항에 있어서, 상기 단계 1)은
    i) 열전도성 금속 입자를 상기 조질의 중합체 입자와 혼합하는 단계; 및
    그 후, ii) 상기 열전도성 금속 입자를 해당 열전도성 금속 입자의 융점 이상에서 가열하는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  72. 제70항에 있어서, 상기 단계 1)은
    i) 상기 열전도성 금속 입자를 해당 열전도성 금속 입자의 융점 이상에서 가열하는 단계; 및
    ii) 상기 조질의 중합체 입자를 상기 단계 i)의 생성물과 혼합하는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  73. 제70항에 있어서, 상기 단계 1)은
    i) 상기 조질의 중합체 입자를 상기 열전도성 금속의 시트 혹은 호일로 둘러싸는 단계; 및
    그 후, ii) 상기 열전도성 금속을 리플로시키는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  74. 제70항에 있어서, 상기 단계 1)은
    i) 상기 조질의 중합체 입자와 열전도성 금속 입자를 기판에 도포하는 단계; 및
    그 후, ii) 상기 열전도성 금속을 리플로시키는 단계
    를 포함하는 공정에 의해 수행되는 것인 방법.
  75. 제70항에 있어서, 상기 단계 2)가 존재하고, 해당 단계 2)는
    a) 임의선택적으로 가열과 함께, 압착시키는 단계;
    b) 압출 프레스 가공하는 단계; 또는
    c) 롤 밀링하는 단계
    로부터 선택된 공정에 의해 수행되는 것인 방법.
  76. 제70항에 있어서, 상기 단계 3)이 존재하고, 해당 단계 3)은
    a) 상기 단계 1) 또는 단계 2)의 생성물을 소정의 형상으로 절삭하는 단계; 및
    b) 상기 단계 1)의 생성물을 소정의 형상으로 성형하는 단계
    로부터 선택된 공정에 의해 수행되는 것인 방법.
  77. 제70항에 있어서, 5) 상기 복합재의 다른 쪽 면에 제2열전도성 재료를 도포하는 단계를 추가로 포함하는 방법.
KR1020107007429A 2007-09-11 2008-09-05 열계면재료, 열계면재료를 포함하는 전자장치, 그리고 이들의 제조방법 및 용도 KR20100069667A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US97129907P 2007-09-11 2007-09-11
US60/971,299 2007-09-11

Publications (1)

Publication Number Publication Date
KR20100069667A true KR20100069667A (ko) 2010-06-24

Family

ID=40057595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007429A KR20100069667A (ko) 2007-09-11 2008-09-05 열계면재료, 열계면재료를 포함하는 전자장치, 그리고 이들의 제조방법 및 용도

Country Status (7)

Country Link
US (1) US8334592B2 (ko)
EP (1) EP2188836A2 (ko)
JP (1) JP2010539706A (ko)
KR (1) KR20100069667A (ko)
CN (1) CN101803010B (ko)
TW (1) TW200923059A (ko)
WO (1) WO2009035907A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200087262A (ko) * 2017-12-06 2020-07-20 인듐 코포레이션 반도체 다이와 수동 열 교환기 사이에 열 계면 결합을 생성하기 위한 장치 및 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4868547B2 (ja) * 2006-06-08 2012-02-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 熱伝導モジュールとその製造方法、並びに、高熱伝導で柔軟なシートの製造方法
JP2010539683A (ja) * 2007-09-11 2010-12-16 ダウ コーニング コーポレーション 複合材料、該複合材料を含む放熱材料、ならびにそれらの調製方法および使用
TWI389272B (zh) * 2009-04-22 2013-03-11 Delta Electronics Inc 電子元件之散熱模組及其組裝方法
JP5619380B2 (ja) * 2009-06-24 2014-11-05 株式会社東芝 超音波プローブ
EP2290680A1 (en) * 2009-08-27 2011-03-02 ABB Research Ltd. Power semiconductor module
WO2011126475A1 (en) * 2010-04-05 2011-10-13 Cooper Technologies Company Lighting assemblies having controlled directional heat transfer
WO2011144249A1 (en) * 2010-05-21 2011-11-24 Nokia Siemens Networks Oy Method and device for thermally coupling a heat sink to a component
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
EP2699631A4 (en) 2011-04-14 2015-01-21 Ada Technologies Inc THERMAL INTERFACE MATERIALS AND SYSTEMS AND DEVICES CONTAINING SAME
US8617927B1 (en) * 2011-11-29 2013-12-31 Hrl Laboratories, Llc Method of mounting electronic chips
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10079160B1 (en) 2013-06-21 2018-09-18 Hrl Laboratories, Llc Surface mount package for semiconductor devices with embedded heat spreaders
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9385083B1 (en) 2015-05-22 2016-07-05 Hrl Laboratories, Llc Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
US10272658B2 (en) * 2015-07-08 2019-04-30 The Boeing Company System and method for forming a composite part
US10026672B1 (en) 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
US9508652B1 (en) 2015-11-24 2016-11-29 Hrl Laboratories, Llc Direct IC-to-package wafer level packaging with integrated thermal heat spreaders
JP2017147163A (ja) * 2016-02-19 2017-08-24 三菱マテリアル株式会社 導電性ペースト及びこれを用いて形成された導電性膜
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US20180305563A1 (en) * 2017-04-19 2018-10-25 Electronics And Telecommunications Research Institute Liquid metal mixture and method of forming a conductive pattern using the same
WO2019148267A1 (en) * 2018-01-30 2019-08-08 Celestica International Lp Flexible bobbin for electrical components
CN108912683B (zh) * 2018-06-13 2021-02-26 中国科学院金属研究所 基于低熔点金属\导热粒子复合导热网络的热界面材料及其制备方法
US10950562B1 (en) 2018-11-30 2021-03-16 Hrl Laboratories, Llc Impedance-matched through-wafer transition using integrated heat-spreader technology
US11282763B2 (en) * 2019-06-24 2022-03-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid with through-holes
US11373929B1 (en) * 2020-02-03 2022-06-28 Xilinx, Inc. Thermal heat spreader plate for electronic device

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1454769A1 (de) 1960-07-21 1969-04-30 Condux Werk Verfahren zur sehr feinen Verteilung von Polymerisaten,insbesondere thermoplastische Kunststoffe,und Vorrichtung zu seiner Durchfuehrung
FR2463642A1 (fr) 1979-08-21 1981-02-27 Air Liquide Dispositif de broyage de caoutchouc
JPS5968333A (ja) 1982-10-12 1984-04-18 Toray Silicone Co Ltd 線状オルガノポリシロキサンブロツクを含有するポリマもしくはポリマ組成物の球状硬化物およびその製造方法
US4557857A (en) 1984-05-30 1985-12-10 Allied Corporation High conducting polymer-metal alloy blends
JPS62243621A (ja) 1986-04-17 1987-10-24 Toray Silicone Co Ltd シリコ−ンゴム粒状物の製造方法
JPS62257939A (ja) 1986-05-02 1987-11-10 Shin Etsu Chem Co Ltd シリコ−ンエラストマ−球状微粉末の製造方法
US4743670A (en) 1986-09-22 1988-05-10 Toray Silicone Co., Ltd. Method for producing silicone rubber powder
US5198189A (en) 1989-08-03 1993-03-30 International Business Machines Corporation Liquid metal matrix thermal paste
US5173256A (en) 1989-08-03 1992-12-22 International Business Machines Corporation Liquid metal matrix thermal paste
US5062896A (en) 1990-03-30 1991-11-05 International Business Machines Corporation Solder/polymer composite paste and method
US5045972A (en) 1990-08-27 1991-09-03 The Standard Oil Company High thermal conductivity metal matrix composite
US5286417A (en) 1991-12-06 1994-02-15 International Business Machines Corporation Method and composition for making mechanical and electrical contact
JP3337232B2 (ja) 1991-12-26 2002-10-21 東レ・ダウコーニング・シリコーン株式会社 シリコーン硬化物微粒子と無機質微粒子からなる粉体混合物の製造方法
US5445308A (en) 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5328087A (en) 1993-03-29 1994-07-12 Microelectronics And Computer Technology Corporation Thermally and electrically conductive adhesive material and method of bonding with same
US5455738A (en) 1993-07-28 1995-10-03 E-Systems, Inc. High thermal conductivity, matched CTE. low density mounting plate for a semiconductor circuit
US5445738A (en) * 1993-08-19 1995-08-29 Fry; Darrel D. Vibrating filter
US5588600A (en) 1995-06-07 1996-12-31 Perfido; Kenneth F. Process and apparatus for making crumb rubber from vehicle tires
US5738936A (en) 1996-06-27 1998-04-14 W. L. Gore & Associates, Inc. Thermally conductive polytetrafluoroethylene article
EP0856376B1 (en) 1996-12-03 2000-02-09 Lucent Technologies Inc. Article comprising fine-grained solder compositions with dispersoid particles
JP3810505B2 (ja) 1997-02-28 2006-08-16 独立行政法人科学技術振興機構 導電性プラスチック、それによる導電回路及びその導電回路の形成方法
KR100589449B1 (ko) 1997-04-17 2006-06-14 세키스이가가쿠 고교가부시키가이샤 전자회로부품
US6114413A (en) 1997-07-10 2000-09-05 International Business Machines Corporation Thermally conducting materials and applications for microelectronic packaging
US6110761A (en) 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
EP0915122B1 (en) 1997-10-09 2002-11-13 Dow Corning Corporation Prosess for preparing silicone latexes
US6027575A (en) 1997-10-27 2000-02-22 Ford Motor Company Metallic adhesive for forming electronic interconnects at low temperatures
US6281573B1 (en) 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
JP2000150742A (ja) * 1998-11-18 2000-05-30 Shibafu Engineering Kk 伝熱シート、半導体装置及び伝熱シートの製造方法
JP3204451B2 (ja) 1999-01-26 2001-09-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 接合材料及びバンプ
JP2001148451A (ja) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
US6706219B2 (en) 1999-09-17 2004-03-16 Honeywell International Inc. Interface materials and methods of production and use thereof
US6673434B2 (en) 1999-12-01 2004-01-06 Honeywell International, Inc. Thermal interface materials
US6365973B1 (en) 1999-12-07 2002-04-02 Intel Corporation Filled solder
US6940721B2 (en) 2000-02-25 2005-09-06 Richard F. Hill Thermal interface structure for placement between a microelectronic component package and heat sink
US6339120B1 (en) 2000-04-05 2002-01-15 The Bergquist Company Method of preparing thermally conductive compounds by liquid metal bridged particle clusters
US6797758B2 (en) 2000-04-05 2004-09-28 The Bergquist Company Morphing fillers and thermal interface materials
US6984685B2 (en) * 2000-04-05 2006-01-10 The Bergquist Company Thermal interface pad utilizing low melting metal with retention matrix
US20020070445A1 (en) 2000-06-29 2002-06-13 Advanced Micro Devices, Inc. Enveloped thermal interface with metal matrix components
US6448329B1 (en) 2001-02-28 2002-09-10 Dow Corning Corporation Silicone composition and thermally conductive cured silicone product
CN1894791B (zh) 2001-05-24 2011-01-26 弗莱氏金属公司 传热界面材料以及焊料预制品
JP2002368168A (ja) 2001-06-13 2002-12-20 Hitachi Ltd 半導体装置用複合部材、それを用いた絶縁型半導体装置、又は非絶縁型半導体装置
JP3926794B2 (ja) 2001-09-27 2007-06-06 日本科学冶金株式会社 高熱伝導性樹脂組成物及びその製造方法
US7311967B2 (en) 2001-10-18 2007-12-25 Intel Corporation Thermal interface material and electronic assembly having such a thermal interface material
US6504242B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
US6620515B2 (en) 2001-12-14 2003-09-16 Dow Corning Corporation Thermally conductive phase change materials
US6597575B1 (en) * 2002-01-04 2003-07-22 Intel Corporation Electronic packages having good reliability comprising low modulus thermal interface materials
US6946190B2 (en) 2002-02-06 2005-09-20 Parker-Hannifin Corporation Thermal management materials
US6926955B2 (en) 2002-02-08 2005-08-09 Intel Corporation Phase change material containing fusible particles as thermally conductive filler
US7036573B2 (en) 2002-02-08 2006-05-02 Intel Corporation Polymer with solder pre-coated fillers for thermal interface materials
US6815486B2 (en) 2002-04-12 2004-11-09 Dow Corning Corporation Thermally conductive phase change materials and methods for their preparation and use
US7436058B2 (en) 2002-05-09 2008-10-14 Intel Corporation Reactive solder material
US7147367B2 (en) 2002-06-11 2006-12-12 Saint-Gobain Performance Plastics Corporation Thermal interface material with low melting alloy
US6791839B2 (en) 2002-06-25 2004-09-14 Dow Corning Corporation Thermal interface materials and methods for their preparation and use
US20060040112A1 (en) 2002-07-15 2006-02-23 Nancy Dean Thermal interconnect and interface systems, methods of production and uses thereof
US6838022B2 (en) 2002-07-25 2005-01-04 Nexaura Systems, Llc Anisotropic conductive compound
US6783692B2 (en) 2002-10-17 2004-08-31 Dow Corning Corporation Heat softening thermally conductive compositions and methods for their preparation
US6665186B1 (en) 2002-10-24 2003-12-16 International Business Machines Corporation Liquid metal thermal interface for an electronic module
AT412265B (de) 2002-11-12 2004-12-27 Electrovac Bauteil zur wärmeableitung
JP3812902B2 (ja) * 2003-02-07 2006-08-23 北川工業株式会社 低融点金属シート及びその製造方法
JP2006518553A (ja) * 2003-02-19 2006-08-10 ハネウエル・インターナシヨナル・インコーポレーテツド 熱相互接続システムの生成方法およびその使用法
US20060194920A1 (en) 2003-04-01 2006-08-31 Capote Miguel A Thermally conductive adhesive composition and process for device attachment
US7014093B2 (en) 2003-06-26 2006-03-21 Intel Corporation Multi-layer polymer-solder hybrid thermal interface material for integrated heat spreader and method of making same
US7550097B2 (en) 2003-09-03 2009-06-23 Momentive Performance Materials, Inc. Thermal conductive material utilizing electrically conductive nanoparticles
US20050056365A1 (en) 2003-09-15 2005-03-17 Albert Chan Thermal interface adhesive
US20050061496A1 (en) * 2003-09-24 2005-03-24 Matabayas James Christopher Thermal interface material with aligned carbon nanotubes
KR101155940B1 (ko) 2003-11-05 2012-07-05 다우 코닝 코포레이션 열 전도성 그리스, 당해 그리스가 사용되는 방법 및디바이스
US20050155752A1 (en) 2003-11-19 2005-07-21 Larson Ralph I. Thermal interface and method of making the same
US7180174B2 (en) 2003-12-30 2007-02-20 Intel Corporation Nanotube modified solder thermal intermediate structure, systems, and methods
US7504453B2 (en) 2004-02-02 2009-03-17 The Board Of Trustees Of The Leland Stanford Junior University Composite thermal interface material including particles and nanofibers
US7622529B2 (en) 2004-03-17 2009-11-24 Dow Global Technologies Inc. Polymer blends from interpolymers of ethylene/alpha-olefin with improved compatibility
TWI385246B (zh) 2004-05-21 2013-02-11 Shinetsu Chemical Co 聚矽氧烷潤滑油組成物
JP5015436B2 (ja) 2004-08-30 2012-08-29 東レ・ダウコーニング株式会社 熱伝導性シリコーンエラストマー、熱伝導媒体および熱伝導性シリコーンエラストマー組成物
US7316789B2 (en) * 2004-11-02 2008-01-08 International Business Machines Corporation Conducting liquid crystal polymer nature comprising carbon nanotubes, use thereof and method of fabrication
US7351360B2 (en) 2004-11-12 2008-04-01 International Business Machines Corporation Self orienting micro plates of thermally conducting material as component in thermal paste or adhesive
WO2006065282A1 (en) 2004-12-16 2006-06-22 Dow Corning Corporation Amide-substituted silicones and methods for their preparation and use
US7219713B2 (en) 2005-01-18 2007-05-22 International Business Machines Corporation Heterogeneous thermal interface for cooling
JP4875312B2 (ja) 2005-03-15 2012-02-15 東レ・ダウコーニング株式会社 オルガノトリシロキサン、その製造方法、それを含む硬化性樹脂組成物、およびその硬化物
JP5166677B2 (ja) 2005-03-15 2013-03-21 東レ・ダウコーニング株式会社 硬化性シリコーン組成物および電子部品
JP4828145B2 (ja) 2005-03-30 2011-11-30 東レ・ダウコーニング株式会社 熱伝導性シリコーンゴム組成物
JP4828146B2 (ja) 2005-03-30 2011-11-30 東レ・ダウコーニング株式会社 熱伝導性シリコーンゴム組成物
JP4634891B2 (ja) 2005-08-18 2011-02-16 信越化学工業株式会社 熱伝導性シリコーングリース組成物およびその硬化物
EP1920600A4 (en) 2005-08-29 2010-01-13 Tae-Sun Song OPTICAL SCANNING DEVICE AND IMAGE DISPLAY DEVICE USING THE SAME
US20070051773A1 (en) * 2005-09-02 2007-03-08 Ruchert Brian D Thermal interface materials, methods of preparation thereof and their applications
WO2007037019A1 (en) 2005-09-29 2007-04-05 Dow Corning Toray Co., Ltd. Thermoconductive silicone elastomer, thermoconductive silicone elastomer composition and thermoconductive medium
US7332807B2 (en) 2005-12-30 2008-02-19 Intel Corporation Chip package thermal interface materials with dielectric obstructions for body-biasing, methods of using same, and systems containing same
US20070166554A1 (en) 2006-01-18 2007-07-19 Ruchert Brian D Thermal interconnect and interface systems, methods of production and uses thereof
WO2007106209A2 (en) 2006-02-23 2007-09-20 Dow Corning Corporation Thermally conductive grease and methods and devices in which said grease is used

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200087262A (ko) * 2017-12-06 2020-07-20 인듐 코포레이션 반도체 다이와 수동 열 교환기 사이에 열 계면 결합을 생성하기 위한 장치 및 방법

Also Published As

Publication number Publication date
CN101803010A (zh) 2010-08-11
TW200923059A (en) 2009-06-01
WO2009035907A4 (en) 2009-06-18
EP2188836A2 (en) 2010-05-26
WO2009035907A2 (en) 2009-03-19
US20100208432A1 (en) 2010-08-19
WO2009035907A3 (en) 2009-04-23
US8334592B2 (en) 2012-12-18
JP2010539706A (ja) 2010-12-16
CN101803010B (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
US8334592B2 (en) Thermal interface material, electronic device containing the thermal interface material, and methods for their preparation and use
KR20100075894A (ko) 복합재, 복합재를 포함하는 열계면재료, 그리고 이들의 제조방법 및 용도
US10501671B2 (en) Gel-type thermal interface material
EP2408860B1 (en) Thermally conductive grease and methods and devices in which said grease is used
TWI731123B (zh) 凝膠型熱介面材料
KR101696485B1 (ko) 열 계면 물질
JP4954475B2 (ja) 熱軟化熱伝導性組成物およびその調製方法
US20050049350A1 (en) Thin bond-line silicone adhesive composition and method for preparing the same
KR101280277B1 (ko) 절연성 액상 다이 결합제 및 반도체 디바이스
EP1797155A2 (en) Thermally conductive composition and method for preparing the same
JP6436035B2 (ja) 熱軟化性熱伝導性シリコーングリース組成物、熱伝導性被膜の形成方法、放熱構造及びパワーモジュール装置
WO2011162312A1 (en) Thermally conductive silicone grease composition
WO2013191116A1 (en) Method of forming thermal interface material and heat dissipation structure
US20220185992A1 (en) Multi-component type thermally conductive silicone-gel composition, thermally conductive material and heat-emission structure
WO2022230600A1 (ja) 硬化性オルガノポリシロキサン組成物及び半導体装置
EP4082970A1 (en) Thermally conductive silicone resin composition
WO2016051889A1 (ja) 熱伝導性シート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal