KR20100061363A - 광전기 혼재 기판과 이의 제조 방법 - Google Patents

광전기 혼재 기판과 이의 제조 방법 Download PDF

Info

Publication number
KR20100061363A
KR20100061363A KR1020090114481A KR20090114481A KR20100061363A KR 20100061363 A KR20100061363 A KR 20100061363A KR 1020090114481 A KR1020090114481 A KR 1020090114481A KR 20090114481 A KR20090114481 A KR 20090114481A KR 20100061363 A KR20100061363 A KR 20100061363A
Authority
KR
South Korea
Prior art keywords
alignment mark
core
cladding layer
optical waveguide
electric circuit
Prior art date
Application number
KR1020090114481A
Other languages
English (en)
Inventor
마사유키 호도노
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20100061363A publication Critical patent/KR20100061363A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4221—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
    • G02B6/4224—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera using visual alignment markings, e.g. index methods
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 종래의 얼라인먼트 마크에 추가하여 인식하기 쉬운 식별용 마크를 갖는 얼라인먼트 마크를, 새롭게 형성한 광전기 혼재(混載) 기판 및 그 제조 방법을 제공하는 것으로,
광도파로 부분(2), 전기 회로 기판(1) 및 상기 전기 회로 기판(1)에 실장된 광학 소자를 구비하고, 상기 광도파로 부분(2)이 투광성을 갖는 언더클래드층(21), 광로용 선형상의 코어(22), 상기 코어(22)의 단부에 대해서 위치 결정된 제 1 얼라인먼트 마크(24), 및 상기 코어(22)와 제 1 얼라인먼트 마크(24)를 피복하는 오버클래드층(23)을 구비한 광전기 혼재 기판으로서, 상기 전기 회로 부분(1)에는 광학 소자 실장면에 광학 소자 위치 결정용 제 2 얼라인먼트 마크(15)가 형성되고, 상기 제 2 얼라인먼트 마크(15)의 표면이 상기 제 1 얼라인먼트 마크(24)를 기준으로 한 식별용 노정(露呈) 부분(15a)을 남기고 수지층(16)으로 피복되어 있는 것을 특징으로 한다.

Description

광전기 혼재 기판과 이의 제조 방법{PHOTOELECTRICITY COMBINATION SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 광도파로 부분, 전기 회로 부분, 및 상기 전기 회로 부분에 실장된 광학 소자를 구비한 광전기 혼재 기판과 이의 제조 방법에 관한 것이다.
광 전기 혼재 기판은 예를 들어 도 7에 도시한 바와 같이, 전기 회로 부분(6)과 광도파로 부분(7)을 접착제(5)에 의해 접합하고, 상기 전기 회로 부분(6)에 발광 소자(3) 및 수광 소자(4)를 실장하여 구성되어 있다. 상기 광도파로 부분(7)은 상기 전기 회로 부분(6)측으로부터 차례로 언더클래드층(71), 코어(72), 오버 클래드층(73)이 형성되어 이루어진 광도파로(70)로 구성되어 있다. 상기 광도파로(70)의 양단부는 광축에 대하여 45° 기울어진 경사면으로 형성되고, 그 경사면의 코어(72) 부분이 광반사면(72a)으로 형성되어 있다. 상기 전기 회로 부분(6)은 기판(60)의 한쪽면에 전기 회로(61)를 형성하여 구성되고, 상기 전기 회로(61)의 일부는 상기 발광 소자(3), 수광 소자(4)를 실장하기 위한 실장용 패드(61a)로 이루어져 있다. 상기 기판(60)에는 코어(72)의 단부와 발광 소자(3), 수광 소자(4) 사이에서 광(L)을 전파하기 위한 광 통과용 관통 구멍(62, 63)이 형 성되어 있다. 또한, 도 7에서 부호 "3a"는 상기 발광 소자(3)의 범프(전극)이고, 부호 "4a"는 상기 수광 소자(4)의 범프이다.
상기 광전기 혼재 기판에서의 광(L)의 전파는 우선, 발광 소자(3)로부터 광(L)이 하방으로 출사된다. 상기 광(L)은 광도파로(70)의 일단부(도 7에서는 좌단부)의 언더클래드층(71)을 빠져나가 코어(72)의 일단부에 입사한다. 계속해서, 상기 광(L)은 코어(72)의 일단부의 광반사면(72a)에서 반사되어 코어(72) 내를 축방향으로 나아간다. 그리고, 그 광(L)은 코어(72) 내를 나아가 코어(72)의 타단부(도 7에서는 우단부)까지 전파된다. 계속해서 그 광(L)은 상기 타단부의 광반사면(72a)에서 상방으로 반사되고, 언더클래드층(71)을 빠져나가 출사되어 수광 소자(4)에서 수광된다. 이 때문에, 광도파로(70)의 코어(72)의 양단부에 대한 발광 소자(3) 및 수광 소자(4)의 정확한 위치 결정이 높은 광전파 효율을 얻는 측면에서 중요하다.
그래서, 도 8의 (a)에 도시한 바와 같이 광도파로(20)의 코어(22)의 양단부에 대하여 상기 발광 소자(3) 및 수광 소자(4)가 위치 결정되도록, 그 위치 결정 기준이 되는 얼라인먼트 마크(24)를 광도파로 부분(2)에 형성한 광전기 혼재 기판의 제조 방법이 제안되어 있다(예를 들어, 일본 공개특허공보 제2004-302345호 참조). 상기 제조 방법은 도 8의 (a)에서 우선 광도파로 부분(2)으로서 언더클래드층(21)을 형성한 후, 그 표면(도면에서는 하면)에 코어(22) 형성 영역과 얼라인먼트 마크(24) 형성 영역을 갖는 감광성 수지층을 형성하고, 포토리소그래피법에 의해 그 감광성 수지층으로부터 코어(22)와 얼라인먼트 마크(24)를 형성한다. 그 얼 라인먼트 마크(24)는 예를 들어 도 8의 (b)에 도시한 바와 같이 중앙부에 평면에서 보아 십자 형상의 관통 구멍(24a)을 갖는 원판 형상으로 형성되고, 그 십자 형상 부분이 식별용 마크가 된다. 이어서, 노정(露呈)되어 있는 상기 언더클래드층(21), 코어(22) 및 얼라인먼트 마크(24)의 표면에, 오버클래드층(23) 형성용 액상 재료를 도포하고 그것을 노광 등에 의해 경화시켜 오버클래드층(23)을 형성한다. 이 때, 상기 십자 형상의 관통 구멍(24a) 안에도 상기 오버클래드층(23) 형성용 액상 재료로 채워지고, 그 관통 구멍(24a) 안이 오버클래드층(23)의 일부가 된다. 이와 같이 하여 광도파로(20)와 함께, 코어(22)의 양단부에 대한 소정의 위치에 얼라인먼트 마크(24)를 형성한다. 한편, 광 통과용 관통 구멍(82, 83) 및 상기 얼라인먼트 마크(24) 인식용 관통 구멍(84)이 형성된 기판(80)을 준비한다. 그리고, 상기 광도파로 부분(2)의 언더클래드층(21)의 상면에 접착제(5)로 상기 기판(80)을 접착하고, 그 기판(80)의 상면에 상기 얼라인먼트 마크(24)를 기준으로 한 포토리소그래피법에 의해 전기 회로(81)[실장용 패드(81a)를 포함]를 형성한다. 이에 의해, 상기 광도파로 부분(2)상에 접착제(5)를 통하여 전기 회로 부분(8)을 제작한다. 그 후, 그 실장용 패드(81a)에 발광 소자(3) 및 수광 소자(4)를 실장한다. 이 방법으로는 상기 실장용 패드(81a)가 상기 코어(22)의 양단부에 대해서 소정의 위치에 형성된 얼라인먼트 마크(24)를 기준으로 하여 형성되므로, 상기 실장용 패드(81a)는 코어(22)의 양단부에 대해서 위치 결정된다.
그러나, 발광 소자(3) 및 수광 소자(4)를 상기 실장용 패드(81a)에 실장할 때 그들 발광 소자(3) 및 수광 소자(4)가, 상기 실장용 패드(81a)로부터 어긋날 우 려가 있다. 그래서, 본 발명의 출원인은 도 9에 도시한 바와 같이 발광 소자(3) 및 수광 소자(4)를 실장할 때 상기 광도파로 부분(2)과 전기 회로 부분(8)의 접착체를 실장기의 스테이지(S) 상에 설치하고, 실장기에 구비되어 있는 얼라인먼트 인식 장치(C)에 의해 상기 얼라인먼트 마크(24)를 인식하고, 그 얼라인먼트 마크(24)를 기준으로 하여 실장하는 광전기 혼재 기판의 제조 방법을 제안하여 이미 출원했다(일본 특허출원 제2008-114329호). 이에 의해, 상기 발광 소자(3) 및 수광 소자(4)를 보다 적정하게 위치 결정하고 있다.
이와 같이, 상기 얼라인먼트 마크(24)는 코어(22)의 단부에 대한 위치 결정의 관점에서, 통상 포토리소그래피법에 의해 광도파로(20)의 코어(22) 형성과 동시에, 코어(22)의 형성 재료로 형성된다. 그리고, 코어(22)의 형성 재료로 형성된 얼라인먼트 마크(24)는 언더클래드층(21)의 표면에서 오버클래드층(23)에 매설되어 있고, 상기 얼라인먼트 마크(24)의 중앙부의 십자 형상 부분은 오버클래드층(23)의 일부가 되어 있다. 또한, 광도파로(20)의 성질상, 코어(22)의 형성 재료로 형성된 얼라인먼트 마크(24)는 투광성을 갖고 또한 언더클래드층(21) 및 오버클래드층(십자 형상 부분을 포함)(23)도 통상 투광성을 갖고 있다. 또한, 얼라인먼트 마크(24)[코어(22)의 굴절율로서 1.588 정도)와 언더클래드층(21) 및 오버클래드층(23)(굴절율 1.502~1.542 정도)과는 굴절율차가 있기는 하지만 그 굴절율차는 작다(0.05~0.09 정도).
이 때문에, 상기 얼라인먼트 마크(24)의 십자 형상 부분 및 그 주변부는 양자 모두 밝게 인식되고 양자 간의 명암의 차가 작다. 실제로, 도 9에 도시한 바와 같이 실장기의 얼라인먼트 인식 장치(C)에 채용되어 있는 패턴 매칭식(흑백의 콘트라스트를 수치화함으로써, 화상을 좌표와 숫자로 변환하는 방식: 다치화 인식식)에 의해 상기 얼라인먼트 마크(24)의 십자형상 부분을, 언더클래드층(21)을 투과하여 인식하면, 인식하기 어려워져 있다. 또한, 언더클래드층(21)의 표면[얼라인먼트 마크(24) 인식용 관통 구멍(84)에 노정되는 면: 도면에서는 상부면]에는 요철이 있고, 상기 요철이 원인으로 조명 등의 광이 난반사하여 일정한 콘트라스트의 화상을 얻기 어려운 경향이 있다. 이 때문에, 그 인식에 시간을 요하고, 실장 공정의 시간이 길어진다. 또한, 오인식이 발생할 우려도 있다. 이점에서 개량의 여지가 있다.
본 발명은 이와 같은 사정을 감안하여 이루어진 것으로 종래의 얼라인먼트 마크에 추가하여 인식하기 쉬운 식별용 마크를 갖는 얼라인먼트 마크를 새롭게 형성한 광전기 혼재 기판과 이의 제조 방법의 제공을 그 목적으로 한다.
상기의 목적을 달성하기 위해 본 발명은 광도파로 부분, 전기 회로 부분, 및 상기 전기 회로 부분에 실장된 광학 소자를 구비하고, 상기 광도파로 부분이 투광성을 갖는 언더클래드층, 상기 언더클래드층 표면에 광로용 선 형상의 코어, 상기 코어의 단부에 대해서 위치 결정된 제 1 얼라인먼트 마크, 및 상기 코어와 제 1 얼라인먼트 마크를 피복하는 오버클래드층을 구비한 광전기 혼재 기판에 있어서, 상 기 전기 회로 부분의 광학 소자 실장면에 광학 소자 위치 결정용 제 2 얼라인먼트 마크가 형성되고, 상기 제 2 얼라인먼트 마크의 표면이 식별용 노정 부분을 남기고 수지층으로 피복되어 있고, 그 식별용 노정 부분은 상기 제 1 얼라인먼트 마크를 기준으로 한 부분인 광전기 혼재 기판을 제 1 요지로 한다.
또한, 본 발명은 광도파로 부분, 전기 회로 부분, 및 상기 전기 회로 부분에 실장된 발광 소자를 구비하고, 상기 광도파로 부분이 투광성을 갖는 언더클래드층, 상기 언더클래드층의 표면에 광로용 선 형상의 코어, 상기 코어의 단부에 대해서 위치 결정된 제 1 얼라인먼트 마크, 및 상기 코어와 제 1 얼라인먼트 마크를 피복하는 오버클래드층을 구비한 광전기 혼재 기판을 제조하는 방법으로서, 상기 전기 회로 부분의 제작이 기판상에 전기 회로와, 광학 소자 위치 결정용 제 2 얼라인먼트 마크를 형성하는 공정과, 그 제 2 얼라인먼트 마크의 표면을 상기 제 1 얼라인먼트 마크를 기준으로 한 식별용 노정 부분을 남기고 수지층으로 피복하는 공정을 구비하고, 상기 광학 소자의 실장이 상기 제 2 얼라인먼트 마크의 식별용 노정 부분을 기준으로 하여 실시되는 광전기 혼재 기판의 제조 방법을 제 2 요지로 한다.
본 발명의 광전기 혼재 기판은 광학 소자 위치 결정용 얼라인먼트 마크로서 제 2 얼라인먼트 마크가 전기 회로 부분의 광학 소자 실장면에 새롭게 형성되어 있다. 상기 제 2 얼라인먼트 마크의 표면에는 코어의 단부에 대해서 위치 결정된, 광도파로 부분에서의 제 1 얼라인먼트 마크를 기준으로 하여 식별용 마크가 되는 노정 부분을 남기고 수지층이 피복되어 있다. 이 때문에, 상기 제 2 얼라인먼트 마크의 노정 부분(식별용 마크)도 코어의 단부에 대해서 위치 결정되어 있고, 광학 소자의 실장 위치의 기준으로 할 수 있다. 또한, 상기 제 2 얼라인먼트 마크의 표면을, 노정 부분을 남기고 수지층으로 피복하면, 그 피복된 부분에서는 수지층에 의해 상기 제 2 얼라인먼트 마크의 표면의 광택 등을 조정할 수 있다. 이 때문에, 상기 노정 부분은 수지층으로 피복된 부분에 대해서 명확한 콘트라스트를 나타내고 그 노정 부분의 인식이 용이해진다. 그 결과, 본 발명의 광전기 혼재 기판은 광학 소자가 고정밀하게 실장된 것이 되고, 광전파 효율이 향상된 것으로 되어 있다.
특히, 상기 제 2 얼라인먼트 마크가 전기 회로용 금속으로 이루어진 경우에는 상기 제 2 얼라인먼트 마크의 표면의 광택이 증가하고, 상기 노정 부분과 수지층으로 피복된 부분의 콘트라스트가 보다 명확해진다. 이 때문에, 상기 노정 부분의 인식이 보다 용이해지고, 광학 소자가 보다 고정밀하게 실장된 것이 된다.
또한, 본 발명의 광전기 혼재 기판의 제조 방법은 광학 소자 위치 결정용 얼라인먼트 마크로서, 제 2 얼라인먼트 마크를 전기 회로 부분의 광학 소자 실장면에 새롭게 형성하고 상기 제 2 얼라인먼트 마크의 표면을, 코어의 단부에 대해서 위치 결정된, 광도파로 부분에서의 제 1 얼라인먼트 마크를 기준으로 하여 식별용 마크가 되는 노정 부분을 남기고 수지층으로 피복하고 있다. 이 때문에, 상기 제 2 얼라인먼트 마크의 노정 부분(식별용 마크)도 코어의 단부에 대해서 위치 결정되고, 광학 소자의 실장 위치의 기준으로 할 수 있다. 또한, 상기 제 2 얼라인먼트 마크의 노정 부분은 상기와 같이 수지층으로 피복된 부분에 대해서 명확한 콘트라스트를 나타내고, 그 노정 부분의 인식이 용이해진다. 그 결과, 오인식이 방지되고 또 한 단시간에 인식할 수 있게 되어 생산성이 향상된다.
특히, 상기 제 2 얼라인먼트 마크가 전기 회로용 금속을 사용하여 형성되는 경우에는 전기 회로 형성시에, 제 2 얼라인먼트 마크를 동시에 형성할 수 있으므로 생산성이 향상된다. 또한, 상기 제 2 얼라인먼트 마크의 표면의 광택이 증가하고, 상기 노정 부분과 수지층으로 피복된 부분의 콘트라스트를 보다 명확하게 할 수 있다. 이 때문에, 상기 노정 부분의 인식이 보다 용이해지고 오인식이 보다 방지되며, 또한 보다 단시간에 인식할 수 있게 된다.
(발명을 실시하기 위한 가장 좋은 형태)
다음에, 본 발명의 실시 형태를 도면에 기초하여 상세하게 설명한다.
도 1의 (a)는 본 발명의 광전기 혼재 기판의 한 실시 형태를 도시하고 있다.상기 광전기 혼재 기판은 한쪽면에 전기 회로(11)가 형성된 전기 회로 기판(전기 회로 부분)(1)과, 상기 전기 회로 기판(1)의 다른 한쪽면에 접착제(5)에 의해 접착된, 광도파로(20) 및 제 2 얼라인먼트 마크(24)를 갖는 광도파로 부분(2)을 구비하고 있다. 그리고, 상기 전기 회로 기판(1)에는 광학 소자 위치 결정용 제 2 얼라인먼트 마크(15)가 형성되어 있다. 또한, 상기 광도파로(20)의 코어(22)의 단부에 대응하는 상기 전기 회로(11)의 부분[실장용 패드(11a)]에, 상기 제 2 얼라인먼트 마크(15)를 기준으로 하여 실장된 광학 소자[발광 소자(3) 및 수광 소자(4)]를 구비하고 있다. 이와 같은 광전기 혼재 기판에서 광도파로 부분(2)에서의 제 1 얼라인먼트 마크(24)는 코어(22)의 단부에 대해서 위치 결정 형성되고, 종래 광학 소자 의 실장 위치의 기준으로서 사용되고 있던 마크이다. 그리고, 상기 실시 형태에서는 그 제 1 얼라인먼트 마크(24)를 기준으로 하여 전기 회로 기판(1)에서의 제 2 얼라인먼트 마크(15) 표면에, 식별용 마크가 되는 십자형상의 노정 부분(식별용 마크)(15a)를 남기고 수지층(16)이 피복되어 있다. 이 때문에, 상기 제 2 얼라인먼트 마크(15)의 십자 형상의 노정 부분(15a)도 코어(22)의 단부에 대해서 위치 결정되어 있고, 광학 소자의 실장 위치의 기준으로서 사용된다. 또한, 상기 제 2 얼라인먼트 마크(15)의 표면에서 수지층(16)으로 피복된 부분에서는 그 수지층(16)에 의해 상기 제 2 얼라인먼트 마크(15)의 표면의 광택 등을 조정할 수 있다. 이 때문에, 십자 형상의 노정 부분(15a)은 수지층(16)으로 피복된 부분에 대해서 명확한 콘트라스트를 나타내고, 광학 소자를 실장할 때 그 십자 형상의 노정 부분(15a)의 인식이 용이해진다. 이에 의해, 광학 소자의 실장 정밀도를 향상시키고 있다. 이것이 본 발명의 특징 중 하나이다.
보다 상세하게 설명하면, 상기 광도파로 부분(2)은 상기 전기 회로 기판(1)측에 투광성을 갖는 언더클래드층(21)을 구비하고, 그 언더클래드층(21)의 표면(도면에서는 하면)에 광로용 선 형상의 코어(22)와, 그 코어(22)의 형성 재료로 이루어진 제 1 얼라인먼트 마크(24)가 형성되어 있다. 상기 코어(22)의 좌우 양단면은 도시한 바와 같이 상기 전기 회로 기판(1)에 대해서 45°기울어진 광반사면(22a)에 형성되어 있다. 또한, 상기 제 1 얼라인먼트 마크(24)는 중앙부에 평면에서 보아 십자 형상의 관통 구멍(24a)을 갖는 원판 형상(볼록 형상)으로 형성되고, 그 십자 형상 부분이 식별용 마크가 되어 있다[도 8의 (b) 참조]. 그리고, 노정되어 있는 상기 언더클래드층(21), 코어(22) 및 제 1 얼라인먼트 마크(24)는 오버클래드층(23)으로 피복되어 있다. 이 상태에서는 상기 십자 형상의 관통 구멍(24a) 안도 상기 오버클래드층(23)의 형성 재료로 채워지고, 그 관통 구멍(24a) 안이 오버클래드층(23)의 일부가 되어 있다. 이와 같이 상기 언더클래드층(21), 코어(22), 오버클래드층(23)에 의해 광도파로(20)가 구성되어 있고, 또한 상기 제 1 얼라인먼트 마크(24)는 언더클래드층(21)의 표면에서 오버클래드층(23)에 매설되어 있다.
한편, 상기 전기 회로 기판(1)은 도 1의 (a)에 도시한 바와 같이 스텐레스제 기판(10)의 표면에 절연층(도시하지 않음)을 통하여 전기 회로(11)와, 상기 전기 회로(11)의 형성 재료(금속)로 이루어진 제 2 얼라인먼트 마크(15)가 형성되어 있다. 상기 제 2 얼라인먼트 마크(15)는 도 1의 (b)에 도시한 바와 같이 사각판 형상으로 형성되어 있고, 그 표면에는 식별용 마크가 되는 십자 형상의 노정 부분(15a)을 남기고 수지층(16)이 피복되어 있다. 상기 수지층(16)은 상기 제 2 얼라인먼트 마크(15)의 주변부의 절연층 부분도 피복되어 있다. 또한, 상기 전기 회로(11)의 일부는 상기 발광 소자(3), 수광 소자(4)를 실장하기 위한 실장용 패드(11a)로 이루어져 있다. 그리고, 상기 스텐레스제 기판(10)에는 상기 코어(22)의 양단부의 광반사면(22a)의 상방에 대응하는 부분에, 코어(22)의 단부와 발광 소자(3), 수광 소자(4) 사이에서 광을 전파하기 위한 광통과용 관통 구멍(12, 13)이 형성되어 있고, 또한 상기 제 1 얼라인먼트 마크(24)의 상방에 대응하는 부분에, 제 1 얼라인먼트 마크(24)를 전기 회로(11) 형성면측으로부터 인식하기 위한 관통 구멍(14)이 형성되어 있다. 또한, 도 1의 (a)에서 부호 "3a"는 상기 발광 소자(3) 의 범프(전극)이고, 부호 "4a"는 상기 수광 소자(4)의 범프이다.
그리고, 상기 광전기 혼재 기판에서의 광전파는 다음과 같이 하여 실시된다. 즉, 도 1의 (a)에 도시한 바와 같이 상기 발광 소자(3)로부터 발광된 광(L)은 상기 전기 회로 기판(1)에 형성된 광전파용 관통 구멍(12)을 통과시킨 후, 언더클래드층(21)을 빠져나와 코어(22)의 일단부에 입사된다. 계속해서, 그 광(L)은 상기 코어(22)의 일단부의 광반사면(22a)에서 반사되어, 코어(22) 내를 축방향으로 나아간다. 그리고, 그 광(L)은 코어(22)의 타단부의 광반사면(22a)까지 전파된다. 계속해서, 그 광(L)은 상기 타단부의 광반사면(22a)에서 상방으로 반사되고, 언더클래드층(21)을 빠져나와 출사된다. 그리고, 그 광(L)은 상기 스텐레스제 기판(10)의 광통과용 관통 구멍(13)을 통과한 후 수광 소자(4)에서 수광된다.
상기 실시 형태의 광전기 혼재 기판은 하기의 (1)~(5)의 공정을 거쳐 제조된다. (1) 스레인레스제 기판(10)의 표면에 전기 회로(11) 및 제 2 얼라인먼트 마크(15)를 형성하여 전기 회로 기판 부재(1a)를 제작하는 공정[도 2의 (a)~(b) 참조].
(2) 별도로, 상기 광도파로(20) 및 제 1 얼라인먼트 마크(24)를 형성하여 광도파로 부분(2)을 제작하는 공정[도 3의 (a)~(c) 참조].
(3) 상기 전기 회로 기판 부재(1a)와 광도파로 부분(2)을 접착제(5)에 의해 접착하는 공정[도 4의 (a)~(c) 참조].
(4) 상기 제 2 얼라인먼트 마크(15)의 표면에 십자 형상의 노정 부분(식별용 마크)(15a)를 형성하고 상기 전기 회로 기판 부재(1a)를 전기 회로 기판(1)으로 하 는 공정[도 5의 (a)~(c) 참조].
(5) 상기 전기 회로(11)에 발광 소자(3) 및 수광 소자(4)를 실장하는 공정(도 6 참조).
상기 (1)의 전기 회로 기판 부재(1a)의 제작 공정에 대해서 설명한다. 상기 실시 형태에서는 우선 상기 스텐레스제 기판(10)[도 2의 (a) 참조]을 준비한다. 상기 스텐레스제 기판(10)으로서는 통상, 두께가 20~200㎛의 범위 내의 것이 사용된다.
계속해서, 도 2의 (a)에 도시한 바와 같이 상기 스텐레스제 기판(10)의 표면의 소정 위치에, 포토리소그래피법에 의해 소정 패턴의 절연층(도시하지 않음)을 형성한다. 상기 절연층은 후의 공정[도 2의 (b) 참조]에서 스텐레스제 기판(10)에 형성되는 광통과용 관통 구멍(12, 13) 및 제 2 얼라인먼트 마크(24) 인식용 관통 구멍(14)의 부분을 제외하고 형성된다. 즉, 상기 절연층의 형성은 우선 상기 스텐레스제 기판(10)의 한쪽 면(도면에서는 상면)의 소정 위치에, 감광성 에폭시 수지 등의 감광성 수지를 도포하고, 감광성 수지층을 형성한다. 계속해서, 절연층의 패턴에 대응하는 개구 패턴이 형성되어 있는 포토마스크를 통하여 상기 감광성 수지층을 조사선에 의해 노광한다. 다음에, 현상액을 사용하여 현상을 실시함으로써 미노광 부분을 용해시켜 제거하고, 잔존한 감광성 수지층을 절연층의 패턴으로 형성한다. 그 후, 그 잔존 감광성 수지층의 표면 등에 잔존하는 현상액을 가열 처리에 의해 제거한다. 이에 의해, 상기 잔존 감광성 수지층을 절연층으로 형성한다. 절연층의 두께는 통상 5~15㎛의 범위 내로 설정된다.
다음에 도 2의 (a)에 도시한 바와 같이 상기 절연층의 표면에 실장용 패드(11a)를 포함하는 전기 회로(11)를 소정 패턴으로 형성하고 또한 제 2 얼라인먼트 마크(15)를 사각판 형상으로 형성한다. 즉, 상기 전기 회로(11) 및 제 2 얼라인먼트 마크(15)의 형성은 우선 상기 절연층의 표면에 스퍼터링 또는 무전해 도금 등에 의해 금속층(두께 600~2600Å 정도)을 형성한다. 상기 금속층은 후의 전해 도금을 실시할 때의 시드층[전해 도금층 형성의 소지(素地)가 되는 층]이 된다. 계속해서, 상기 스텐레스제 기판(10), 절연층 및 금속층(시드층)으로 이루어진 적층체의 양면에 드라이 필름 레지스트를 접착한 후, 상기 금속층이 형성되어 있는 측의 드라이 필름 레지스트에 포토리소그래피법에 의해 전기 회로(11)의 패턴 및 제 2 얼라인먼트 마크(15)의 사각형상이 오목부로서 나타나는 패턴을 형성하고, 그 오목부의 바닥에 상기 금속층의 표면 부분을 노정시킨다. 다음에, 전해 도금에 의해 상기 오목부의 바닥에 노정된 상기 금속층의 표면 부분에, 구리 등으로 이루어진 전해 도금층(두께 5~20㎛ 정도)을 적층 형성한다. 그리고, 상기 전해 도금층이 형성되어 있지 않은 금속층 부분을 소프트 에칭에 의해 제거하고, 잔존한 전해 도금층과 그 아래의 금속층으로 이루어진 적층 부분에 의해, 전기 회로(11) 및 제 2 얼라인먼트 마크(15)를 형성한다.
계속해서, 도 2의 (b)에 도시한 바와 같이 스텐레스제 기판(10)의 소정 위치에, 에칭 등에 의해 광 통과용 관통 구멍(12, 13) 및 제 1 얼라인먼트 마크(24)[도 1의 (a) 참조] 인식용 관통 구멍(14)을 형성한다. 상기 광 통과용 관통 구멍(12, 13)은 후의 광도파로 부분(2)의 제작 공정에서 형성되는 코어(22)[도 1의 (a) 참 조]의 양단부의 광반사면(22a)에 대응하는 위치에 형성되고, 상기 제 1 얼라인먼트 마크(24) 인식용 관통 구멍(14)은 제 1 얼라인먼트 마크(24)에 대응하는 위치에 형성된다. 즉, 이들 관통 구멍(12, 13, 14)의 형성은 우선 상기 스텐레스제 기판(10), 절연층 및 전기 회로(11)로 이루어진 적층체의 양면에 드라이 필름 레지스트를 접착한 후, 상기 절연층이 형성되어 있지 않은 측의 드라이 필름 레지스트에 포토리소그래피법에 의해 상기 관통 구멍(12, 13, 14)의 패턴의 구멍부를 형성하고, 그 구멍부의 바닥에 상기 스텐레스제 기판(10)의 표면(도면에서는 하면) 부분을 노정시킨다. 다음에, 염화 제 2 철 수용액을 사용한 에칭 등에 의해, 상기 구멍부의 바닥에 노정된 상기 스텐레스제 기판(10) 부분을 펀칭하고, 상기 광 통과용 관통 구멍(12, 13) 및 제 1 얼라인먼트 마크(24) 인식용 관통 구멍(14)을 형성한다. 상기 광 통과용 관통 구멍(12, 13)의 직경은 광학 소자 등의 디자인에 의해 적절하게 설정되지만 통상 0.05~0.2㎜의 범위 내로 설정된다. 상기 제 1 얼라인먼트 마크(24) 인식용 관통 구멍(14)의 직경은 제 1 얼라인먼트 마크(24)의 크기에 따라 적절하게 설정되지만, 통상 0.1~3.0㎜의 범위내로 설정된다. 이와 같이 하여 상기 (1)의 전기 회로 기판 부재(1a)의 제작 공정이 완료된다.
다음에, 상기 (2)의 광도파로 부분(2)의 제작 공정에 대해서 설명한다. 우선, 그 광도파로 부분(2)을 제작할 때 사용하는 평판 형상의 기대(基臺)(26)[도 3의 (a) 참조]를 준비한다. 상기 기대(26)의 형성 재료로서는 예를 들어 유리, 석영, 실리콘, 수지, 금속 등을 들 수 있다. 또한, 기대(26)의 두께는 예를 들어 20㎛~5㎜의 범위내로 설정된다.
다음에 도 3의 (a)에 도시한 바와 같이 상기 기대(26)의 표면의 소정 영역에 언더클래드층(21)을 형성한다. 상기 언더클래드층(21)의 형성은 예를 들어 다음과 같이 하여 실시된다. 즉, 우선 상기 기대(26)의 표면의 소정 영역에 감광성 에폭시 수지 등의 언더클래드층(21) 형성용 감광성 수지가 용매에 용해되어 있는 바니시를 도포한 후에 필요에 따라서 이를 가열 처리(50~120℃×10~30분간 정도)하여 건조시키고, 언더클래드층(21) 형성용 감광성 수지층을 형성한다. 다음에, 그 감광성 수지층을 자외선 등의 조사선에 의해 노광함으로써 언더클래드층(21)에 형성한다. 언더클래드층(21)의 두께는 통상 1~50㎛의 범위 내로 설정된다.
다음에 도 3의 (b)에 도시한 바와 같이 상기 언더클래드층(21)의 표면의 소정 위치에 소정 패턴의 코어(22)와, 중앙부에 평면에서 보아 십자 형상의 관통 구멍(24a)을 갖는 원판 형상의 제 1 얼라이먼트 마크(24)를 동시에 형성한다. 상기 코어(22) 및 제 1 얼라인먼트 마크(24)의 형성은 예를 들어 포토리소그래피법에 의해 실시된다. 즉, 우선 상기 언더클래드층(21)의 표면의 소정 위치에 상기 언더클래드층(21)의 형성용 감광성 수지층의 형성 방법과 동일하게 하여 코어(22) 형성 영역과 제 1 얼라인먼트 마크(24) 형성 영역을 갖는 감광성 수지층을 형성한다. 계속해서, 코어(22) 및 제 1 얼라인먼트 마크(24)의 패턴[십자 형상의 관통 구멍(24a)의 형상 패턴을 포함]에 대응하는 개구 패턴이 형성되어 있는 포토마스크를 통하여 상기 감광성 수지층을 조사선에 의해 노광한다. 다음에, 가열 처리를 실시한 후 현상액을 사용하여 현상을 실시함으로써, 상기 감광성 수지층에서의 미노광 부분을 용해시켜 제거하고, 잔존한 감광성 수지층을 코어(22) 및 제 1 얼라인먼트 마크(24)의 패턴으로 형성한다. 이에 의해, 제 1 얼라인먼트 마크(24)의 상기 십자 형상의 관통 구멍(24a)의 바닥에 상기 언더클래드층(21)의 표면 부분이 노정된다. 또한, 코어(22)는 상기 노광에 의해 선 형상으로 형성되고, 그 양단면이 45° 기울어진 경사면으로 형성된다. 그 후, 그 잔존 감광성 수지층의 표면 등에 잔존하는 현상액을 가열 처리에 의해 제거하고, 그 감광성 수지층을 소정 패턴의 코어(22) 및 제 1 얼라인먼트 마크(24)를 형성한다. 이와 같이 하여 1회의 포토리소그래피법에 의해 소정 패턴의 코어(22)와 제 1 얼라인먼트 마크(24)를 동시에 형성함으로써 코어(22)의 단부에 대해서 소정의 위치에 제 1 얼라인먼트 마크(24)가 형성된다.
또한, 상기 코어(22)의 양단부는 상기 전기 회로 기판 부재(1a)의 광 통과용 관통 구멍(12, 13)의 하방에 위치 결정되도록 형성되고, 제 1 얼라인먼트 마크(24)는 상기 제 1 얼라인먼트 마크(24) 인식용 관통 구멍(14)의 하방에 위치 결정되도록 형성된다. 코어(22)의 두께는 통상 5~60㎛의 범위 내로 설정되고, 그 폭은 통상 5~60㎛의 범위 내로 설정된다. 또한, 상기 원판 형상의 제 1 얼라인먼트 마크(24)의 직경은 통상, 100~1000㎛의 범위 내로 설정되고, 그 두께는 통상 5~60㎛의 범위 내로 설정된다. 또한, 제 1 얼라인먼트 마크(24)에 형성되는 관통 구멍(24a)의 십자 형상의 홈폭은 통상 5~100㎛의 범위내로 설정되고, 십자 형상의 가로 세로의 길이는 통상 5~900㎛의 범위 내로 설정된다.
상기 코어(22) 및 제 1 얼라인먼트 마크(24)의 형성 재료로서는 예를 들어 상기 언더클래드층(21)과 동일한 감광성 수지를 들 수 있고, 상기 언더클래드 층(21) 및 하기 오버클래드층(23)의 형성 재료보다도 굴절율이 큰 재료가 사용된다. 상기 굴절율의 조정은 예를 들어 상기 언더클래드층(21), 코어(22)[제 1 얼라인먼트 마크(24)를 포함], 오버클래드층(23)의 각 형성 재료의 종류의 선택이나 조성 비율을 조정하여 실시할 수 있다.
다음에, 도 3의 (c)에 도시한 바와 같이 상기 코어(22) 및 제 1 얼라인먼트 마크(24)를 피복하도록, 상기 언더클래드층(21)의 표면에 소정 패턴의 오버클래드층(23)을 형성한다. 상기 오버클래드층(23)의 형성은 예를 들어 포토리소그래피법에 의해 실시된다. 즉, 우선 상기 코어(22) 및 제 1 얼라인먼트 마크(24)를 피복하도록, 상기 언더클래드층(21)의 표면에 상기 언더클래드층(21) 형성용 감광성 수지층의 형성 방법과 동일하게 하여, 오버클래드층(23) 형성용 감광성 수지층을 형성한다. 이어서, 오버클래드층(23)의 패턴에 대응하는 개구 패턴이 형성되어 있는 포토마스크를 사용한 포토리소그래피법에 의해, 소정 패턴의 오버클래드층(23) 형성용 재료로 채워지고, 그 관통 구멍(24a) 안이 오버클래드층(23)의 일부가 된다. 상기 오버클래드층(23)의 두께는 통상 10~2000㎛의 범위 내로 설정된다. 또한, 상기 오버클래드층(23)의 형성 재료로서는 예를 들어 상기 언더클래드층(21)과 동일한 감광성 수지를 들 수 있다. 이와 같이 하여 상기 기대(26) 표면에 광도파로(20) 및 제 1 얼라인먼트 마크(24)가 형성된 광도파로 부분(2)의 제작 공정이 완료된다.
다음에, 상기 (3)의 상기 전기 회로 기판 부재(1a)와 광도파로 부분(2)의 접착 공정에 대해서 설명한다. 즉, 우선 도 4의 (a)에 도시한 바와 같이, 상기 전기 회로 기판 부재(1a)의 전기 회로(11) 형성면과 반대측의 면에 접착제(5)를 도포한다. 이어서, 도 4의 (b)에 도시한 바와 같이 상기 광 도파로 부분(2)에 접착되어 있는 기대(26)를 언더클래드층(21)으로부터 박리한다. 그리고, 도 4의 (c)에 도시한 바와 같이 상기 광도파로 부분(2)의 언더클래드층(21)의 표면[기대(26)를 박리한 흔적이 있는 면]을 상기 접착제(5)에 의해 상기 전기 회로 기판 부재(1a)에 접착한다. 이 때, 전기 회로 기판 부재(1a)에 형성된 광 통과용 관통 구멍(12, 13)의 하방에 코어(22)의 단부를 위치 결정하고, 전기 회로 기판 부재(1a)에 형성된, 제 1 얼라인먼트 마크(24) 인식용 관통 구멍(14)의 하방에, 제 1 얼라인먼트 마크(24)를 위치 결정한다. 이와 같이 하여 상기 (3)의 상기 전기 회로 기판 부재(1a)와 광도파로 부분(2)의 접착 공정이 완료된다.
다음에, 상기 (4)의 제 2 얼라인먼트 마크(15)의 표면에 십자 형상의 노정 부분(식별용 마크)(15a)을 형성하고 상기 전기 회로 기판 부재(1a)를 전기 회로 기판(1)으로 하는 공정에 대해서 설명한다. 상기 십자 형상의 노정 부분(15a)의 형성은 그 십자 형상의 노정 부분(15a)을 남기고, 제 2 얼라인먼트 마크(15)의 표면 부분 및 그 주변부의 절연층 부분에 수지층(16)을 피복 형성함으로써 실시된다. 그 수지층(16)의 피복 형성은 예를 들어 포토리소그래피법에 의해 실시된다. 즉, 우선 도 5의 (a)에 도시한 바와 같이 상기 전기 회로 기판 부재(1a)와 광도파로 부분(2)의 접착체에서 전기 회로 기판 부재(1a)의 전기 회로(11) 형성면에 전기 회로(11) 및 제 2 얼라인먼트 마크(15)를 피복하도록, 커버 레지스트 잉크, 솔더 레지스트 잉크 등의 감광성 수지를 도포하고 그 도포층(16a)을 형성한다.
상기 감광성 수지[도포층(16a)]로서는 제 2 얼라인먼트 마크(15)의 표면의 광택 등을 감소 내지 없애는 관점에서, 반투명 내지 불투명한 것이 바람직하고 보다 바람직하게는 불투명이다. 또한, 상기 감광성 수지의 도포층(16a)의 두께[제 2 얼라인먼트 마크(15)의 표면으로부터의 두께]는 통상 5~15㎛의 범위내로 설정된다.
이어서, 도 5의 (b)에 도시한 바와 같이 위치 맞춤용 마크(개구부)(A) 및 상기 수지층(16)의 패턴에 대응하는 개구 패턴(B)이 형성되어 있는 포토마스크(M)를 준비한다. 다음에, 그 포토마스크(M)의 위치 맞춤용 마크(A)를 광도파로 부분(2)에서의 제 1 얼라인먼트 마크(24)에 위치 맞춤하고, 그 상태에서 상기 포토마스크(M)를 배치한다. 그리고, 그 포토마스크(M)의 개구 패턴(B)을 통하여 상기 감광성 수지의 도포층(16a)을 조사선에 의해 노광한다. 다음에, 현상액을 사용하여 현상을 실시함으로써 미노광 부분을 용해시켜 제거하고, 도 5의 (c)에 도시한 바와 같이 잔존한 도포층(16a)을 목적의 수지층(16)의 패턴으로 형성한다. 그 후, 그 잔존 도포층(16a)의 표면 등에 잔존하는 현상액을 가열 처리에 의해 제거한다. 이에 의해, 상기 잔존 도포층(16a)을 수지층(16)에 형성한다. 이 실시 형태에서는 상기 노광시에는 상기 십자 형상의 노정 부분(15a)으로 형성되는 부분은 노광되지 않고, 상기 현상시에 그 십자 형상의 미노광 부분은 용해되어 제거되고, 그 십자 형상의 바닥에 상기 제 2 얼라인먼트 마크(15)의 표면 부분을 노정시킨다. 이와 같이 하여 상기 (4)의 전기 회로 기판(1)의 제작 공정이 완료된다.
다음에, 상기 (5)의 발광 소자(3) 및 수광 소자(4)의 실장 공정에 대해서 설명한다. 즉, 우선 상기 전기 회로 기판(1)과 광도파로 부분(2)의 접착체를, 도 6 에 도시한 바와 같이 전기 회로(11) 형성면을 위로 향하게 하여 실장기의 스테이지(S) 상에 설치한다. 그리고, 상기 실장기에 구비되어 있는 얼라인먼트 인식 장치(C)에 의해 일방[예를 들어 도 1의 (a)의 좌측]의 제 2 얼라인먼트 마크(15)의 십자 형상의 노정 부분(15a)를 상방으로부터 직접 인식한다. 이 때, 십자 형상의 노정 부분(15a)은 구리 등의 금속 표면이므로 광택이 있고, 그 둘레의 수지층(16)은 상기 노정 부분(15a)의 광택을 억제하고 있다. 이 때문에, 십자 형상의 노정 부분(15a)은 수지층(16)으로 피복된 부분에 대해서 명확한 콘트라스트를 나타낸다. 이에 의해 상기 얼라인먼트 인식 장치(C)에 의한 상기 십자 형상의 노정 부분(15a)의 인식이 용이해지고 단시간에 인식할 수 있게 된다. 그리고, 상기 실장기는 상기 제 2 얼라인먼트 마크(15)의 십자 형상의 노정 부분(15a)을 기준으로 하는 설정 위치[광 반사면(22a)의 상방]에, 일방의 광학 소자[예를 들어 발광 소자(3)]를 위치 결정하고, 그 광학 소자를 실장용 패드(11A)에 실장한다. 타방[예를 들어 도 1의 (a)의 우측]의 제 2 얼라인먼트 마크(15)의 십자 형상의 노정 부분(15a)에 대해서도 동일하게 인식되어, 타방의 광학 소자[예를 들어 수광 소자(4)]를 실장할 때의 위치 결정 기준으로서 이용된다. 또한, 상기 발광 소자(3)로서는 VCSEL(Vertical Cavity Surface Emitting Laser) 등을 들 수 있고 수광 소자(4)로서는 PD(Photo Diode) 등을 들 수 있다.
상기 발광 소자(3) 및 수광 소자(3)의 실장 방법으로서는 플립칩, 납땜 리플로우, 납땜 범프와 납땜 페이스트의 스크린 인쇄에 의한 C4 접합 등을 들 수 있다. 그 중에서도 실장시의 위치 오차를 작게 할 수 있다는 관점에서, 초음파나 가열에 의한 플립칩이 바람직하고, 보다 바람직하게는 상기 스텐레스제 기판(10)에 열에 의한 손상을 주지 않도록 하는 관점에서 초음파에 의한 플립칩이 좋다. 이와 같이 하여 상기 (5)의 발광 소자(3) 및 수광 소자(4)의 실장 공정이 완료되어 목적으로 하는 광전기 혼재 기판[도 1의 (a) 참조]이 얻어진다.
또한, 상기 실장 형태에서는 제 2 얼라인먼트 마크(15)의 십자 형상의 노정 부분(15a)은 구리 등의 금속 표면이지만, 더욱 명확한 콘트라스트를 나타내기 위해 그 금속 표면위에 겹쳐 다른 금속층을 도금에 의해 형성해도 좋다. 또한, 상기 실시 형태에서는 제 1 얼라인먼트 마크(24)의 관통 구멍(24a) 및 제 2 얼라인먼트 마크(15)의 노정 부분(15a)을 평면에서 보아 십자 형상으로 했지만, 다른 형상이어도 좋다.
또한, 상기 실시 형태에서는 제 2 얼라인먼트 마크(15)의 표면 부분에 수지층(16)을 피복 형성할 때, 커버 레지스트 잉크 등의 감광성 수지를 도포하여 도포층(16a)을 형성했지만, 그 도포층(16a)의 형성을 대신하여 커버 레지스트 필름재 등의 감광성 수지 필름재를 접착해도 좋다.
또한, 상기 실시 형태에서는 전기 회로 기판(1)과 광도파로 부분(2)을 개별적으로 제작하고, 양자를 접착제(5)에 의해 접착했지만, 전기 회로 기판(1)에 직접 광도파로 부분(2)을 형성해도 좋다.
그리고, 상기 실시 형태에서는 코어(22) 및 제 1 얼라인먼트 마크(24)의 형성을 포토리소그래피법에 의해 실시했지만, 성형틀을 사용한 프레스 성형에 의해 실시해도 좋다. 이 경우, 성형틀로서 자외선 등의 조사선을 투과시키는 재료(예를 들어 석영)으로 이루어진 것으로, 상기 코어(22) 및 제 1 얼라인먼트 마크(24)의 패턴과 동일한 형상의 틀면(오목부)이 형성된 것을 사용한다. 그리고, 코어(22)의 형성 영역과 제 1 얼라인먼트 마크(24) 형성 영역을 갖는 감광성 수지층에 대해서 성형틀을 프레스하고, 그 상태에서 상기 성형틀을 통하여 자외선 등의 조사선을 노광한다. 계속해서, 가열 처리하고 그 후 틀 분리한다. 이와 같이 하여 프레스 성형해도 좋다.
또한, 상기 실시 형태에서는 전기 회로 기판(1)의 제작에 스텐레스제 기판(10)을 사용했지만, 다른 금속 재료 또는 수지 재료 등으로 이루어진 판재를 사용해도 좋다. 그 판재가 절연성을 갖는 것인 경우에는 절연층을 형성하지 않고 상기 기판에 직접 전기 회로(11)를 형성해도 좋다. 상기 절연층은 상기 금속제 판재와 같은 통전성을 갖는 판재와 전기 회로(11)의 단락을 방지하기 위한 것이다.
또한, 상기 실시 형태에서는 발광 소자(3) 및 수광 소자(4)와 광도파로(20)가 전기 회로 기판(1)에 대해서 반대면에 배치되어 있지만, 동일한 면에 배치되어도 좋다. 이 경우, 코어(22)의 타단부에 있는 단면은 광반사면(22a)(경사면)이 아니라 광입출사 단면[전기 회로 기판(1)에 대하여 직각인 면]으로 형성된다.
또한, 상기 실시 형태에서는 기대(26)의 표면에 광도파로(20) 및 제 1 얼라인먼트 마크(24)를 형성한 후 상기 기대(26)를 박리했지만, 상기 기대(26)가 투광성을 갖는 것이면 박리하지 않고 그 기대(26)를 전기 회로 기판(1)에 접착해도 좋다.
다음에, 실시예에 대해서 설명한다. 단, 본 발명은 실시예에 한정되는 것은 아니다.
(실시예)
〔전기 회로 기판〕
스텐레스제 판재(두께 25㎛의 SUS304박)의 한쪽면에 감광성 폴리이미드 수지로 이루어진 절연층(두께 10㎛)이 형성되고 그 절연층의 표면에 구리와 니켈과 크롬으로 이루어진 합금의 시드층과 전해 구리 도금층이 적층되어 이루어진, 실장용 패드를 포함하는 전기 회로 및 제 2 얼라인먼트 마크가 형성된 전기 회로 기판을 제작했다. 또한, 상기 전기 회로 기판에는 광전파용 관통 구멍 및 제 1 얼라인먼트 마크 인식용 관통 구멍을 형성했다.
〔언드클래드층 및 오버클래드층의 형성 재료〕
비스페녹시에탄올플루오렌글리시딜에테르(성분 A) 35중량부, 지환식 에폭시 수지인 3’,4’-에폭시시클로헥실메틸-3,4-에폭시시클로헥산카르복실레이트(다이세르 가가쿠고교샤 제조, 세록사이드 2021P)(성분 B) 40중량부, (3’,4’-에폭시시클로헥산)메틸-3’,4’-에폭시시클로헥실-카르복실레이트(다이세르가가쿠고교샤 제조, 세록사이드 2081)(성분 C) 25중량부, 4,4’-비스〔디(β-히드록시에톡시)페닐설피니오〕페닐설피드-비스-헥사플루오로안티모네이트의 50% 프로피온카보네이트 용액(성분 D) 2중량부를 혼합함으로써, 언더클래드층 및 오버클래드층의 형성 재료를 조제했다.
〔코어 및 제 1 얼라인먼트 마크의 형성 재료〕
상기 성분 A:70중량부, 1,3,3-트리스{4-〔2-(3-옥세타닐)〕부톡시페닐}부 탄:30중량부, 상기 성분 D:1중량부를 락트산 에틸에 용해함으로써 코어 및 제 1 얼라인먼트 마크의 형성 재료를 제조했다.
〔광도파로 부분의 제작〕
폴리에틸렌테레프탈레이트(PET) 필름〔160㎜×160㎜×188㎛(두께)〕의 표면에 상기 언더클래드층의 형성 재료를 어플리케이터에 의해 도포한 후, 2000mJ/㎠의 자외선 조사에 의한 노광을 실시했다. 다음에, 100℃×15분간의 가열 처리를 실시함으로써, 언더클래드층〔두께 20㎛〕을 형성했다.
다음에, 상기 언더클래드층의 표면에 상기 코어 및 제 1 얼라인먼트 마크의 형성 재료를 어플리케이터에 의해 도포한 후, 100℃×15분간의 건조 처리를 실시하고, 코어 형성 영역과 제 1 얼라인먼트 마크 형성 영역을 갖는 감광성 수지층을 형성했다. 다음에, 그 상방에 코어 및 제 1 얼라인먼트 마크의 패턴과 동일한 형상의 개구 패턴이 형성된 합성 석영계의 크롬 마스크(포토 마스크)를 배치했다. 그리고, 그 상방으로부터 프록시미티 노광법으로 4000mJ/㎠의 자외선 조사에 의한 노광을 실시한 후 80℃×15분간의 가열 처리를 실시했다. 다음에, γ-부티로락톤 수용액을 사용하여 현상함으로써 미노광 부분을 용해 제거한 후, 120℃×30분간의 가열 처리를 실시함으로써, 코어(두께 50㎛, 폭 50㎛) 및 제 1 얼라인먼트 마크(두께 50㎛)를 형성했다. 코어는 선 형상으로 형성하고 양단면을 45° 기울어진 경사면으로 형성했다. 제 1 얼라인먼트 마크는 직경 1000㎛의 원판 형상으로 형성하고, 그 중앙부에 평면에서 보아 십자 형상의 관통 구멍을 형성했다. 상기 십자 형상의 홈 폭은 50㎛, 가로세로의 홈의 길이는 700㎛로 했다.
다음에, 코어 및 제 1 얼라인먼트 마크를 피복하도록, 상기 언더클래드층의 표면에 오버클래드층의 형성 재료를 어플리케이터에 의해 도포했다. 그리고, 그 전체에 대해서 2000mJ/㎠의 자외선 조사에 의한 노광을 실시한 후, 120℃×15분간의 가열 처리를 실시했다. 이에 의해, 제 1 얼라인먼트 마크가 오버클래드층(코어의 표면으로부터의 두께 20㎛)에 매설되고, 십자 형상의 관통 구멍 안도 그 오버클래드층의 형성 재료로 충전되었다. 이와 같이 하여 상기 PET 필름의 표면에 광도파로 및 제 1 얼라인먼트 마크가 형성된 광도파로 부분을 제작했다.
〔전기 회로 기판과 광도파로 부분의 접착〕
상기 전기 회로 기판의 전기 회로 형성면과 반대측면에, 에폭시 수지계 접착 필름(닛토덴코샤 제조, NA590)을 접착했다. 이어서, 상기 광도파로 부분에 접착되어 있는 PET 필름을 언더클래드층으로부터 박리하고, 그 언더클래드층의 표면(박리 흔적이 있는 면)을 상기 에폭시 수지계 접착 필름에 의해, 상기 전기 회로 기판에 접착했다. 이 때, 전기 회로 기판에 형성된 광 통과용 관통 구멍으로부터 그 하방의 코어의 단부가 보이도록 했다. 또한, 전기 회로 기판에 형성된, 제 1 얼라인먼트 마크 인식용 관통 구멍으로부터 그 하방의 제 1 얼라인먼트 마크가 보이도록 했다.
〔제 2 얼라인먼트 마크의 표면에 십자 형상의 노정 부분(식별용 마크)을 형성〕
상기 전기 회로 기판과 광도파로 부분의 접착체에서 전기 회로 기판의 전기 회로 형성면에, 전기 회로 및 제 2 얼라인먼트 마크를 피복하도록, 감광성 수지(닛 폰 폴리텍크샤 제조, NPR-8V)를 도포했다. 그리고, 수지층의 패턴과 동일한 형상의 개구 패턴이 형성된 합성 석영계의 크롬 마스크(포토마스크)를, 상기 제 1 얼라인먼트 마크에 대해서 위치 결정하여 배치했다. 그리고, 그 상방으로부터 프록시미티 노광법으로 600mJ/㎠의 자외선 조사에 의한 노광을 실시했다. 다음에, 1% Na2CO3 수용액을 사용하여 현상함으로써, 미노광 부분을 용해 제거한 후 150℃×60분간의 가열 처리를 실시함으로써, 사각 형상의 수지층(1000㎛×1000㎛, 두께 10㎛)을 형성하고, 그 중앙부에 평면에서 보아 십자 형상의 노정 부분을 형성했다. 그 십자 형상의 홈폭은 50㎛, 가로 세로 홈의 길이는 700㎛로 했다.
〔얼라인먼트 마크의 인식도 테스트〕
상기 실시예의 전기 회로 기판과 광도파로 부분의 접착체를 전기 회로 형성면을 위로 향하게 하고 플립칩 실장기의 스테이지상에 설치했다. 그리고, 그 실장기에 구비되어 있는 얼라인먼트 인식 장치(패턴 매칭식)에 의해 실시예의 전기 회로 기판에서의 제 2 얼라인먼트 마크와 광도파로 부분에서의 제 1 얼라인먼트 마크를 인식했다. 그 결과, 제 2 얼라인먼트 마크의 인식도(패턴 매칭 스코어)는 85%였다. 이에 대해, 제 1 얼라인먼트 마크의 인식도는 70%였다.
이 결과로부터 전기 회로 기판에서의 제 2 얼라인먼트 마크는 광도파로 부분에서의 제 1 얼라인먼트 마크와 비교하여 인식하기 쉬운 것을 알 수 있다.
도 1의 (a)는 본 발명의 광전기 혼재 기판의 일 실시 형태를 모식적으로 도시하는 종단면도이고, (b)는 제 2 얼라인먼트 마크를 확대하여 도시하는 사시도,
도 2의 (a)~(b)는 상기 광전기 혼재 기판의 제조 방법에서의 전기 회로 기판의 제작 방법을 모식적으로 도시하는 설명도,
도 3의 (a)~(c)는 상기 광전기 혼재 기판의 제조 방법에서의 광도파로 부분의 제작 방법을 모식적으로 도시하는 설명도,
도 4의 (a)~(c)는 상기 광전기 혼재 기판의 제조 방법에서의 전기 회로 기판과 광도파로 부분의 접착 공정을 모식적으로 도시하는 설명도,
도 5의 (a)~(c)는 상기 광전기 혼재 기판의 제조 방법에서의 제 2 얼라인먼트 마크 표면으로의 십자 형상 노정 공정 부분의 형성 공정을 모식적으로 도시하는 설명도,
도 6은 상기 광전기 혼재 기판의 제조 방법에서의 광학 소자의 실장 공정을 모식적으로 도시하는 설명도,
도 7은 종래의 광전기 혼재 기판을 모식적으로 도시하는 종단면도,
도 8의 (a)는 종래의 다른 광전기 혼재 기판을 모식적으로 도시하는 종단면도이고, (b)는 얼라인먼트 마크를 확대하여 도시하는 사시도, 및
도 9는 도 8의 (a)의 상기 광 전기 혼재 기판의 제조 방법에서의 광학 소자의 실장 공정을 모식적으로 도시하는 설명도이다.
*도면의 주요 부분에 대한 부호의 설명
1: 전기 회로 기판 2: 광도파로 부분
15: 제 2 얼라인먼트 마크 15a: 노정 부분
16: 수지층 21: 언더클래드층
22: 코어 23: 오버클래드층
24: 제 1 얼라인먼트 마크

Claims (4)

  1. 광도파로 부분, 전기 회로 부분 및 상기 전기 회로 부분에 실장된 광학 소자를 구비하고,
    상기 광도파로 부분이 투광성을 갖는 언더클래드층, 상기 언더클래드층의 표면에 광로용 선 형상의 코어, 상기 코어의 단부에 대해서 위치 결정된 제 1 얼라인먼트 마크, 및 상기 코어와 제 1 얼라인먼트 마크를 피복하는 오버클래드층을 구비한 광전기 혼재 기판에 있어서,
    상기 전기 회로 부분의 광학 소자 실장면에 광학 소자 위치 결정용 제 2 얼라인먼트 마크가 형성되고, 상기 제 2 얼라인먼트 마크의 표면이 식별용 노정 부분을 남기고 수지층으로 피복되어 있으며, 상기 식별용 노정 부분은 상기 제 1 얼라인먼트 마크를 기준으로 한 부분인 것을 특징으로 하는 광전기 혼재 기판.
  2. 제 1 항에 있어서,
    상기 제 2 얼라인먼트 마크는 전기 회로용 금속을 포함하는 것을 특징으로 하는 광전기 혼재 기판.
  3. 광도파로 부분, 전기 회로 부분 및 상기 전기 회로 부분에 실장된 광학 소자를 구비하고,
    상기 광도파로 부분이 투광성을 갖는 언더클래드층, 상기 언더클래드층의 표 면에 광로용 선 형상의 코어, 상기 코어의 단부에 대해서 위치 결정된 제 1 얼라인먼트 마크, 및 상기 코어와 제 1 얼라인먼트 마크를 피복하는 오버클래드층을 구비한 광전기 혼재 기판을 제조하는 방법에 있어서,
    상기 전기 회로 부분의 제작이 기판상에 전기 회로, 광학 소자 위치 결정용 제 2 얼라인먼트 마크를 형성하는 공정과, 상기 제 2 얼라인먼트 마크의 표면을 상기 제 1 얼라인먼트 마크를 기준으로 한 식별용 노정 부분을 남기고 수지층으로 피복하는 공정을 구비하고, 상기 광학소자의 실장이 상기 제 2 얼라인먼트 마크의 식별용 노정 부분을 기준으로 하여 실시되는 것을 특징으로 하는 광전기 혼재 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 2 얼라인먼트 마크가 전기 회로용 금속을 사용하여 형성되는 것을 특징으로 하는 광전기 혼재 기판의 제조 방법.
KR1020090114481A 2008-11-27 2009-11-25 광전기 혼재 기판과 이의 제조 방법 KR20100061363A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008302868A JP4754613B2 (ja) 2008-11-27 2008-11-27 光電気混載基板およびその製造方法
JPJP-P-2008-302868 2008-11-27

Publications (1)

Publication Number Publication Date
KR20100061363A true KR20100061363A (ko) 2010-06-07

Family

ID=41785847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114481A KR20100061363A (ko) 2008-11-27 2009-11-25 광전기 혼재 기판과 이의 제조 방법

Country Status (5)

Country Link
US (1) US8135251B2 (ko)
EP (1) EP2192431A3 (ko)
JP (1) JP4754613B2 (ko)
KR (1) KR20100061363A (ko)
CN (1) CN101750673B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078341A (ko) * 2013-10-29 2016-07-04 닛토덴코 가부시키가이샤 광 전기 혼재 기판 및 그 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4754613B2 (ja) * 2008-11-27 2011-08-24 日東電工株式会社 光電気混載基板およびその製造方法
JP5633275B2 (ja) * 2010-09-27 2014-12-03 日立化成株式会社 光配線プリント基板の製造方法
US20130209028A1 (en) * 2010-10-08 2013-08-15 Sumitomo Bakelite Co., Ltd. Electrical optical circuit-board, circuit-board apparatus, and photoelectric composite device
JP5653745B2 (ja) 2010-12-22 2015-01-14 日東電工株式会社 光導波路の製法
JP2012155215A (ja) * 2011-01-27 2012-08-16 Nitto Denko Corp 光導波路の製法およびそれに用いられる光導波路体
JP2014010473A (ja) * 2012-06-27 2014-01-20 Lintec Corp アンテナ回路部材、ｉｃインレット、ｉｃチップの保護方法、およびアンテナ回路部材の製造方法
JP5673719B2 (ja) * 2013-03-27 2015-02-18 Tdk株式会社 電子部品の製造装置およびその製造方法
CN105474760B (zh) * 2013-08-28 2019-03-08 3M创新有限公司 具有用于精确配准的基准标记的电子组件
EP2887388A1 (en) * 2013-12-03 2015-06-24 Forelux Inc. Integrated optoelectronic module
US9766732B2 (en) * 2014-06-20 2017-09-19 3M Innovative Properties Company Printing of multiple inks to achieve precision registration during subsequent processing
JP6525240B2 (ja) * 2014-10-24 2019-06-05 日東電工株式会社 光電気混載基板およびその製法
MX2017011550A (es) * 2015-03-10 2018-04-30 Transitions Optical Ltd Elemento optico que tiene un revestimiento para visibilidad mejorada de una marca, y metodo para hacer el elemento optico.
JP6649076B2 (ja) * 2015-10-26 2020-02-19 京セラ株式会社 光回路基板の製造方法
JP6623344B2 (ja) * 2016-03-22 2019-12-25 日東電工株式会社 光導波路積層体およびその製法
JP6959731B2 (ja) * 2016-11-30 2021-11-05 日東電工株式会社 光電気混載基板
JP7271081B2 (ja) * 2017-10-18 2023-05-11 日東電工株式会社 配線回路基板
JP7489756B2 (ja) * 2018-07-25 2024-05-24 日東電工株式会社 光学素子装置およびその製造方法
CN111385960B (zh) * 2018-12-27 2022-10-11 中兴通讯股份有限公司 一种电路板、制备方法及电子装置
DE102019211002B4 (de) * 2019-07-19 2024-01-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Optisches system und verfahren zum herstellen eines optischen systems
KR20220099562A (ko) 2019-12-20 2022-07-13 교세라 가부시키가이샤 광회로 기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2798583B2 (ja) * 1993-06-08 1998-09-17 日本電気株式会社 光デバイスの製造方法
EP1122567A1 (en) * 2000-02-02 2001-08-08 Corning Incorporated Passive alignement using slanted wall pedestal
SE519713C2 (sv) * 2000-05-23 2003-04-01 Ericsson Telefon Ab L M Förfarande och anordning för passiv upplinjering
US6533391B1 (en) * 2000-10-24 2003-03-18 Hewlett-Packard Development Company, Llp Self-aligned modules for a page wide printhead
JP2004302345A (ja) * 2003-04-01 2004-10-28 Aica Kogyo Co Ltd 光電気プリント配線板とその製造方法
JP2006065163A (ja) * 2004-08-30 2006-03-09 Omron Corp 光導波路装置
JP4771924B2 (ja) * 2005-12-02 2011-09-14 京セラ株式会社 光配線基板および光配線モジュールの製造方法
US8045829B2 (en) 2005-12-02 2011-10-25 Kyocera Corporation Optical waveguide member, optical wiring board, optical wiring module and method for manufacturing optical waveguide member and optical wiring board
JP2007173375A (ja) * 2005-12-20 2007-07-05 Nec Corp 複合実装デバイス及びその製造方法
JP4812481B2 (ja) * 2006-03-22 2011-11-09 日東電工株式会社 配線回路基板
JP2008114329A (ja) 2006-11-02 2008-05-22 Denso Corp 研磨加工装置及び研磨加工方法
JP5186785B2 (ja) * 2007-03-23 2013-04-24 日本電気株式会社 光導波路デバイス、光導波路デバイス用光素子実装システム、光素子実装方法、及びそのプログラム
CN101226261A (zh) * 2008-02-18 2008-07-23 武汉电信器件有限公司 光纤与面型光电芯片的耦合方法及其结构
JP4754613B2 (ja) * 2008-11-27 2011-08-24 日東電工株式会社 光電気混載基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078341A (ko) * 2013-10-29 2016-07-04 닛토덴코 가부시키가이샤 광 전기 혼재 기판 및 그 제조 방법

Also Published As

Publication number Publication date
CN101750673A (zh) 2010-06-23
JP2010128200A (ja) 2010-06-10
JP4754613B2 (ja) 2011-08-24
US20100129026A1 (en) 2010-05-27
CN101750673B (zh) 2013-03-27
EP2192431A2 (en) 2010-06-02
US8135251B2 (en) 2012-03-13
EP2192431A3 (en) 2011-07-27

Similar Documents

Publication Publication Date Title
KR20100061363A (ko) 광전기 혼재 기판과 이의 제조 방법
JP4796615B2 (ja) 光電気混載基板およびその製造方法
JP5271141B2 (ja) 光電気混載モジュールの製造方法およびそれによって得られた光電気混載モジュール
JP4971248B2 (ja) 光電気混載モジュールの製造方法
KR101560404B1 (ko) 광전기 혼재 기판의 제조 방법
JP5877749B2 (ja) 光電気混載基板の製法
JP5106348B2 (ja) 光電気混載モジュールの製造方法およびそれによって得られた光電気混載モジュール
KR20110014091A (ko) 광센서 모듈의 제조 방법 및 그것에 의해서 얻어진 광센서 모듈
US8229256B2 (en) Opto-electric hybrid module and method of manufacturing the same
JP5608125B2 (ja) 光電気混載基板およびその製法
KR20110101059A (ko) 광 센서 모듈의 제조 방법 및 이에 의해서 획득된 광 센서 모듈
KR20090110225A (ko) 광도파로 모듈의 제조 방법
CN106796325B (zh) 光电混载基板及其制造方法
KR20110040689A (ko) 광 센서 모듈의 제조 방법 및 그것에 의해서 얻어진 광 센서 모듈
KR20120021230A (ko) 광 센서 모듈
KR20120010976A (ko) 광 센서 모듈
US8644660B2 (en) Opto-electric hybrid board and manufacturing method therefor
JP2010085476A (ja) 光路変換体とそれを具備する光伝送基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right