KR20100036186A - 반도체 디바이스, 그 제조 장치 및 제조 방법 - Google Patents

반도체 디바이스, 그 제조 장치 및 제조 방법 Download PDF

Info

Publication number
KR20100036186A
KR20100036186A KR1020090090552A KR20090090552A KR20100036186A KR 20100036186 A KR20100036186 A KR 20100036186A KR 1020090090552 A KR1020090090552 A KR 1020090090552A KR 20090090552 A KR20090090552 A KR 20090090552A KR 20100036186 A KR20100036186 A KR 20100036186A
Authority
KR
South Korea
Prior art keywords
gas
chamber
wafer
oxide film
silane
Prior art date
Application number
KR1020090090552A
Other languages
English (en)
Inventor
카즈히사 오노자와
키미 시오타니
Original Assignee
가부시키가이샤 아데카
나노마테리얼 레버러토리 코., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아데카, 나노마테리얼 레버러토리 코., 엘티디. filed Critical 가부시키가이샤 아데카
Publication of KR20100036186A publication Critical patent/KR20100036186A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

산화 막의 형성에 자유도를 가지게 한다. 저온으로 질소성분을 저감 또는 포함하지 않는 산화 막을 형성한다. 배치 방식의 성장 장치에서 저온으로 두꺼운 산화 막막을 형성한다.
알킬(alkyl)기 또는 알콕시(alkoxy)기를 포함하는 실리콘계 가스 또는 실록산(siloxane)계 가스 또는 실라잔계 가스와 상기 가스를 산화시키는 산화제를 감압상태로 500℃이하의 온도하에서 반응하게 한다. 상기 가스에 대해서 실란 가스, 디실란가스 인계 가스, 또는, 붕소계 가스를 첨가제로서 반응하게 한다.
실라잔, 알킬, 산화제, 첨가제, 실리콘계

Description

반도체 디바이스, 그 제조 장치 및 제조 방법{A semiconductor, an apparatus and a method for producing it}
본 발명은, 반도체 디바이스, 그 제조 장치 및 제조 방법에 관한 것이고, 특히, 저온에서 규소산화막(이하, 산화막으로 표기함)을 형성하는 반도체 디바이스, 그 제조 장치 및 제조 방법에 관한 것이다.
종래, 오존가스와 헥사메틸디실라잔 가스를 200℃ 정도의 저온하에서 반응시켜서, 유리 기판상에 산화막인 SiN막을 형성하는 기술이 있다.
그러나, 오존가스와 헥사메틸디실라잔 가스의 반응을 시키는 경우에는, 상기와 같이, 유리 기판상에 형성될 수 있는 산화막은 SiN막으로 되지 않는다. 즉, 종래의 방법에서는 산화막의 형성에 자유도가 없었다. 또, 저온에서 규소성분을 저감 또는 포함하지 않는 산화 막의 형성이 행해지지 않고 있었다. 더욱 배치 방식의 성장 장치로는 저온으로 두터운 산화막을 형성하는 방법이 없었다.
여기서, 본 발명은 산화막의 형성에 자유도를 가지게 하는 것, 저온에서 질소성분을 저감 또는 포함하지 않는 산화 막을 형성하는 것과 두터운 산화 막을 형성하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명의 반도체 디바이스의 제조 장치는, 알킬(alkyl)기, 알콕시(alkoxy)기 및 아미노기로부터 선택되는 적어도 1종을 포함하는 실란계 가스 또는 실록산(siloxane)계 가스 또는 실라잔계 가스를 공급하는 수단과, 산화제를 공급하는 수단과, 상기 가스와 산화제를 감압상태로로 500℃이하의 온도하에서 반응하게 하는 수단을 갖춘다.
더욱이, 플라즈마 상태에서 400℃ 이하의 온도하에서 반응시키는 수단을 구비하는 것도 가능하다. 또, 두터운 산화막 또는 보다 저온으로 산화막을 형성한 경우에는, 상기 가스에 대해서, 실란가스, 디실란가스, 인(P)계 가스 또는 붕소계 가스를 첨가제로 해서 반응시켜도 좋다. 더욱이, 치밀한 산화막을 형성하는 경우에는 상기 반응후에, 오존 가스 또는 자외선 조사를 사용해서 어닐링 처리를 행하는 수단을 포함하는 것이 유효하다. 또한, 산화반응을 콘트롤하기 위해 산화제를 불활성 가스로 희석하는 수단을 포함해도 좋다.
또, 본 발명의 반도체 디바이스의 제조 방법은, 알킬기 또는 알콕기를 포함하는 실리콘계의 가스 또는 실록산 가스 또는 실라잔 가스를 이들의 가스의 비점 이하로 가열된 기판상에 도입하는 단계(A)와,
산화제를 도입하고, 감압상태로 500℃ 이하의 온도로 상기 가스와 반응시키는 단계(B)를 포함한다.
더욱이, 발명의 반도체 디바이스는, 디자인 룰이 32nm 이하의 디바이스이고, 소스 영역과 드레인 영역이 물리적으로 접촉하지 않고 있다.
또, 본 발명에 관한 알킬(alkyl)기, 알콕시(alkoxy)기 및 아미노기로부터 선택되는 적어도 1종을 포함하는 실란계 가스 또는 실록산(siloxane)계 가스 또는 실라잔계 가스(이하, 「실리콘계 가스」라고 한다)로는, 형성되는 산화막에 규소원자를 공급하여 형성되는 산화 막에 규소원자를 공급하는 선구체((precursor)인 그 분자구조중에, 알킬기 또는 알콕시기를 가지는 것이며, 알킬기 또는 알콕시기는 규소원자에 직접 결합하고 있는 것이 바람직하다. 또, 적어도 하나의 H기를 가진 화합물로 되는 것이 단차 피복성에 뛰어나므로 바람직하게 이용할 수 있다.
알킬(alkyl)기, 알콕시(alkoxy)기 및 아미노기로부터 선택되는 적어도 1종을 포함하는 실란계 가스로서는 트리메톡시실란(HSi(OCH3)3) 가스, 트리에톡시실란(HSi(OC2H5)3) 가스, 메틸디메톡시실란(HSi(CH3)(OCH3)2) 가스, 디메틸메톡시실란(HSi(CH3)2(OCH3)가스, 디메틸에톡시실란(HSi(CH3)2(OC2H5)) 가스, 디메틸메톡시실란(HSi(CH3)2(OC2H5)) 가스, 테트라메톡시실란(Si(OCH3)4) 가스, 테트라에톡시실란(Si(OC2H5)4) 가스, 아미노실란, 디아미노실란(H2Si(NH2)2) 가스, 트리아미노실란(HSi(NH2)3) 가스, 테트라아미노실란(Si(NH2)4) 가스, 디메틸아미노실란(H3SiN(CH3)2) 가스, 비스(디메틸아미노)실란(H2Si(N(CH3)2)2) 가스, 트리스(디메틸아미노)실란(HSi(N(CH3)2)3) 가스, 테트라키스(디메틸아미노)실란(Si(N(CH3)2)4) 가스를 들 수 있다.
실록산계 가스로서는, 디실록산((H3Si)2O) 가스, 디메틸실록산([H2(CH3)Si]2O) 가스, 테트라메틸디실록산([H(CH3)2Si]2O)가스, 디메틸디메톡시디실록산([H(CH3)(CH3O)Si]2O) 가스, 테트라메톡시디실록산([H(CH3O)2Si]2O) 가스, 테트라메틸디메톡시디실록산([(CH3)2(CH3O)Si]2O) 가스, 디메틸디에톡시디실록산([H(CH3)(C2H5O)Si]2O) 가스, 테트라에톡시디실록산([H(C2H5O)2Si]2O) 가스를 들 수 있다.
실라잔계 가스로서는, 디실라잔((H3Si)2NH) 가스, 디메틸디실라잔([H2(CH3)Si]2NH) 가스, 테트라메틸디실라잔([H(CH3)2Si]2NH) 가스, 디메틸메톡시디실라잔([H(CH3)(CH3O)Si]2NH) 가스, 디메틸디에톡시디실라잔([H(CH3)(C2H5O)Si]2NH) 가스, 테트라에톡시디실라잔([H (C2H5O)2Si]2NH) 가스, 디메톡시테트라메틸디실라잔([(OCH3)(CH3)2Si]2NH)가스를 들 수 있다.
또, 본 발명에 관련한 산화제로는, 상기의 실리콘계 가스와 반응해서, 산화막을 형성시키는 것이다. 산화제로는, 산소(02), 물(H2O), 오존(03), 과산화수소(H2O2) 등을 들 수 있고, 이들은 한 종류 또는 2 종류 이상 혼합해서 사용할 수 있다. 또, 산화제를 질소 가스, 헬륨 가스, 네온 가스, 아르콘 가스 등의 반응 불활성 가스로 희석해서 사용해도 좋다. 산화제로는 얻어지는 산화막의 막 품질이 좋고, 취급이 용이한 것으로, 산소(02), 물(H2O), 오존(03)이 양호하다.
또, 본 발명에 관련한 첨가제는 형성되는 산화막의 막 품질의 제어 또는 산화막 형성 반응의 촉진 또는 제어를 위해 사용되는 것이고, 상기 첨가제는 실란 가스, 디실란 가스, 인계 가스 또는 붕소계 가스를 들 수 있다. 인계 가스로는 포스핀 가스, 트리메틸포스파이트 가스, 트리메틸포스페이트 가스, 트리에틸포스파이트 가스, 트리에틸포스페이트 가스 등을 있으며, 붕소계 가스로는 보란 가스, 디보란 가스, 트리메틸보레이트 가스, 트리에틸보레이트 가스등을 들 수 있다.
본 발명은 산화막의 형성에 자유도를 가지고, 저온에서 질소성분을 저감 또는 포함하지 않는 산화 막을 형성하고, 두터운 산화 막을 형성할 수 있다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조해 설명한다.
(실시 형태 1)
도 1은 본 발명의 실시 형태 1의 반도체 디바이스의 제조 장치의 모식적인 구성도이다. 도 1에는, 웨이퍼가 수용되는 카셋트(1)와 카셋트(1)로부터 꺼내진 웨이퍼의 위치결정을 실시하는 웨이퍼 얼라이먼트(2)와, 로드 락 기구를 가지는 로드 락 챔버(3)와, 웨이퍼에 절연물을 형성하기 위한 제1 챔버(5)와, 제1 챔버(5)에 대해 절연물이 형성된 웨이퍼에 대해서 자외광 어닐링 처리를 가하는 제2 챔버(6)와, 로드 락 챔버(3), 제1 챔버(5), 제2 챔버(6) 상호간에 웨이퍼를 반송하는 로봇 암을 가지는 트랜스퍼 챔버(4)를 도시하고 있다.
도 2는 도 1의 제1 챔버(5)의 모식적인 구성도이다. 도 2에는, 실리콘계 가스인 트리메틸실란(HSi(CH3)3 ) 가스의 공급관 (71)과, 산화제인 수증기, 산소(O2) 가스, 오존(O3) 가스의 공급관(72)과, 불활성 가스인 헬륨(H2)가스등의 공급관(73)과, 질소(N2) 가스의 가스 공급관(74)를 도시하고 있다.
각 공급관(71)등은 각각, 밸브(16) 및 매스 플로우 콘트롤러(15)를 통해서, 집합 배관(13)에 접속되어 있다. 집합 배관(13)에는, 집합 배관(13)을 통과하는 여러 가지의 가스의 제 1챔버(5)로의 도입 경로를 변경하기 위한 밸브(14)가 장착되어 있다. 밸브(14)의 하류에는, 집합 배관(13)을 통과하는 가스를 웨이퍼(유리 기판)(41)에 대해서 분무하는 가스 샤워가 설치되어 있다. 가스 샤워는, 상기 가스를 제1 챔버(5)에 균일농도로 공급하기 위한 가스 분산판(31)과 가스 분산판(31)의 하류에 설치되어 있어 복수의 개구부(33)가 형성된 샤워판(32)이 설치되어 있다.
또, 도 2에는, 삼불화 질소(NF3) 가스의 공급관(81), 산소(O2) 가스의 공급관(82), 및 아르곤(Ar) 가스의 공급관(83)을 도시하고 있다.
각 공급관(81)등도, 각각, 밸브(16) 및 매스 플로우 콘트롤러(15)를 통해서집합 배관(12)에 접속되어 있다. 집합 배관(12)에는, 각 가스 공급관(81)등을 통과하는 여러 가지의 가스를, 제1 챔버(5)에 도입하기에 앞서 플라즈마화하는 리모트 플라즈마 장치(21)가 부착되어 있다. 리모트 플라즈마 장치 (21)의 근방에는, 플라즈마 발생용의 RF발진기(11)가 장착되어 있다.
또, 제1 챔버(5)에는, 웨이퍼(41)를 가열하는 절연물(AlN 또는 Al)로 이루어진 히터(51)와, 트랜스퍼 챔버(4)에 의해서 반송되어 온 웨이퍼(41)를 받아들이는 리프트 핀(52)과, 리프트 핀(52)을 승강시키기 위한 구동 기구(53)와, 제1 챔버(5)내의 가스를 배기하는 배기 밸브(62)와, 배기 밸브(62)에 접속되어 있는 배기펌프 (61)가 접속되어 있다.
도 3은, 도 1의 제2 챔버(6)의 모식적인 구성도이다. 도 3에는, 자외광을 조사하는 저압 수은 램프. Xe엑시머 램프 및 메탈하라이드램프등의 복수(예를 들면 4
개)의 램프(101)와, 감압 때에 걸리는 응력으로부터 각 램프(101)를 보호함과 동시에 각 램프(101)로의, 산소, 실리콘계 가스, 질소계 가스의 접촉을 방지하는 석영 파이프(102)와, 석영 파이프(102) 내에 공급되는 질소(N2) 가스 또는 불활성 가스(103)와 연속적, 정기적, 간헐적으로 램프(101)로부터의 조사광의 조도를 측정하는 석영파이프(102) 내부 혹은 외부 또는 제2 챔버(6)에 장착되어 있는 수광 센서(104)와, 제2 챔버(6)내에 질소(N2) 가스를 공급하기 위한 가스 배관(75)과, 웨이퍼(41)를 처리한 후에 제2 챔버(6)내를 클리닝하기 위한 산소(O2) 가스를 공급하기 위한 공급관(77)과, 가스 공급관(77)에 관련한 산소(O2) 가스의 대체가스인 오존(O3) 가스를 공급하기 위한 공급관(78)을 도시하고 있다. 또, 필요에 따라서, 질소(N2) 가스에 대신하는 불활성 가스를 제2 챔버(6)내에 공급할 수 있도록 해도 괜찮다. 또, 제1 챔버(5)로 제2 챔버(6)을 겸용한, 하나의 챔버를 준비해도 괜찮다. 구체적으로는, 제1 챔버(5)내에, 램프(101)등을 마련하는 것으로 실현될 수 있다.
다음에, 도 1에 나타내는 반도체 디바이스의 제조 장치에 의한 웨이퍼(41)의 처리 순서에 대해 설명한다. 우선, 도시하지 않는 클린 룸내의 세정 장치로부터 후프(1)에 수용된 상태까지, 예들 들어 유리 기판인 웨이퍼(41)가 반송되어 온다. 그 후, 웨이퍼(41)는, 후프(1)로부터 꺼내져 웨이퍼 얼라이먼트(2)측에 반송된다.
웨이퍼 얼라이먼트(2)에서는, 웨이퍼(41)의 위치 결정을 한다. 그 후, 웨이퍼(41)는 제1 챔버(5)에 반송되는데 앞서, 로드 락 챔버(3)에 반송된다.
다음에, 로드 락 챔버(3)내가 감압된다. 그리고, 로드 락 챔버(3)내가 소망한 압력이 되면, 로드 락 챔버(3)와 트랜스퍼 챔버(4)의 사이를 구분하는 게이트 밸브가 열린다.
그 후, 웨이퍼(41)는 트랜스퍼 챔버(4)내에 반송된다. 계속해서, 트랜스퍼 챔버(4)내의 로봇 암에 의해서, 로드 락 챔버(3)내로부터 제1 챔버(5)내에, 웨이퍼(41)가 반송되어 간다.
제1 챔버(5)에서는, 웨이퍼(41)의 표면 온도가 50℃~300℃의 범위(예를 들면, 200℃)로 되도록 히터(51)가 설정된다. 다음에, 고정식의 히터(51)에
대해서, 미리 윗쪽에 위치하는 리프트 핀(52) 위에 웨이퍼(유리 기판)(41)를 배치시키고 나서, 구동기구(53)에 의해서 리프트 핀(52)을 하강시키고, 웨이퍼(41)를 히터(51) 상에 배치시킨다.
혹은, 가동식의 히터(51)를 미리 하강하게 해, 리프트 핀(52) 위에 웨이퍼(41)를 배치시키고 나서, 히터(51)를 상승시키고, 웨이퍼(41)를 히터(51)상에 배치해도 좋다. 제1 챔버는, 벌써 배기 펌프(61)가 온되며, 한편, 배기 밸브(62)를 열어, 제1 챔버(5)내를 배기한다. 이 때에, 제 1챔버(5)내의 압력은 67~201 Pa(예를 들면 133 Pa)이면 좋다.
계속해서, 가스 공급관(71, 72)과 관련되는 매스 플로우 콘트롤러(15)의 제 어에 의해서 밸브(16)를 열어, 제1 챔버(5)를 향해서 트리아미노실란가스등을 50 cc/min~100 cc/min(예를 들면 75 cc/min), 수증기를 200 cc/min~1000 cc/min(예를 들면 600 cc/min), He 가스를 50 cc/min~150 cc/min(예를 들면 100 cc/min)의 유량으로 공급한다. 이 상태에서, 챔버내를 67Pa ~399 Pa( 133Pa)로 하고, RF 발진기(11)에서 13.56 MHz의 고주파를 발생시켜서, 수 10초에서 수분(예를 들어 1분) 동안 온해서, 500W ~650W (예를 들면 630W )의 출력으로 상기 각 가스의 플라즈마화를 행한다.
그 결과, 웨이퍼(41)상에 두께가 100nm 정도의 산화막이 형성된다. 그 후, 각 밸브(16)을 닫아서, 제1 챔버(5)에 대해서 트리아미노실란가스 등의 도입을 중지한다. 다시 말하면, 트리아미노실란가스 등의 도입시간은 예를 들어 1분 동안이다.
이로부터, 웨이퍼(41)를 트랜스버챔버(4)내의 로봇 암에 의해서, 제1 챔버(5)에서 제2 챔버(6)로 반송시킨다.
제2 챔버(6)에서는, 웨이퍼(41)의 표면 온도가 200~400℃의 범위(예를 들면, 300℃)되도록 히터(51)가 설정된다. 다음에, 히터(51) 위에, 웨이퍼(41)가 배치된다. 제2 챔버(6)는, 벌써 배기 펌프(61)가 온 되고 한편, N2가스를 100 cc/min~300 cc/min(예를 들면, 200 cc/min) 유량으로 흘려보내고,배기 밸브(62)를 열어, 제2 챔버(6)내의 압력이 67 Pa~399 Pa(예를 들면, 133 Pa)되는 조건으로 배기한다.
그리고, 저압 수은램프(101)으로부터, 파워 10 mW/cm2의 저압 수은 광을, 생 산량이 저하하지 않은 범위로 수십초에서 수분정도(예를 들면 1분) 조사함으로써, 웨이퍼(41)의 자외선 어닐링 처리를 실시한다.
유리 기판 웨이퍼(41)상에 N형의 아모퍼스실리콘을 약 1000 nm의 두께로 형성해, 그 위에 SiO2막을 약 100 nm 두께로 형성했다. 이 SiO2막의 자외선 어닐링 처리를 실시했다. 그리고 한층 더 그 위에 N형의 아모퍼스실리콘을 100 nm형성해, 패터닝해, 상하의 아모퍼스실리콘에 전압 200V와 온도 300℃을 걸친 후, C－V측정에 의해 VFB 시프트를 조사했는데, 유리기판의 웨이퍼(41)로부터 나트륨등이 확산하고 있는 사실은 인정받지 못했다.
또, 웨이퍼(41)에 형성된 산화막의 두께는 자외선 어닐링 처리에 의해서, 약 5% 정도 감소했다. 또, 이의 산화막의 굴절율은 평균으로 약 1.55이다.
한편, 제1 챔버(5)는, 10매 정도의 웨이퍼(41)에 대한 처리 마다 클리닝한다. 구체적으로는, 매스 플로우 콘트롤러(15)의 제어에 의해서 밸브(16)를 열어, 가스 공급관(81~83)을 통해서, 제1 챔버(5)내에, 약 400 cc/min의 유량의 NF3 가스와 약 200 cc/min의 유량의 O2가스와 약 100 cc/min의 유량의 Ar 가스의 혼합 가스를, 리모트 플라즈마 장치(21)를 향해서 출력한다.
그리고, 리모트 플라즈마 장치(21)를 온 하고, 각 가스를 플라즈마화 시키고, 리모트 플라즈마 장치(21)에 도입한다. 이때, 배기 펌프(61)를 온 하고, 한편, 배기 밸브(62)를 열어서, 제1 챔버(5)내를 배기한다. 배기시의 제1 챔버(5)내의 압력은, 67~133 Pa정도로 하면 좋다.
또, 본 실시 형태에서는, 트리메틸실란가스를 사용해서 산화막을 형성하는 예를 설명하였지만, 이것에 대신해서, 트리메톡시실란(HSi(OCH3)3) 가스, 트리에톡시실란(HSi(OC2H5)3) 가스, 메틸디메톡시실란(HSi(CH3)(OCH3)2) 가스, 메틸디에톡시실란(HSi(CH3)(OC2H5)2) 가스, 디메틸메톡시실란(HSi(CH3)2(OCH3)디메틸에톡시실란(HSi(CH3)2(OC2H5)) 가스, 테트라메톡시실란(Si(OCH3)4) 가스, 테트라에톡시실란(Si(OC2H5)4) 가스, 아미노실란 가스, 디아미노실란(H2Si(NH2)2) 가스, 트리아미노실란(HSi(NH2)3) 가스, 테트라아미노실란(Si(NH2)4) 가스, 디메틸아미노실란(H3SiN(CH3)2) 가스, 비스(디메틸아미노)실란(H2Si(N(CH3)2)2) 가스, 트리스(디메틸아미노)실란(HSi(N(CH3)2)3) 가스, 테트라키스(디메틸아미노)실란(Si(N(CH3)2)4) 가스, 디실록산((H3Si)2O) 가스, 디메틸실록산([H2(CH3)Si]2O) 가스, 테트라메틸디실록산([H(CH3)2Si]2O)가스, 디메틸디메톡시디실록산([H(CH3)2(CH3O)Si]2O) 가스, 테트라메틸디메톡시디실록산([(CH3)2(CH3O)Si]2O) 가스, 디메틸디에톡시디실록산([H(CH3)(C2H5O)Si]2O) 가스, 테트라에톡시디실록산([H(C2H5O)2Si]2O) 가스, 디실라잔((H3Si)2NH) 가스, 디메틸디실라잔([H2(CH3)Si]2NH) 가스, 테트라메틸디실라잔([H(CH3)2Si]2NH) 가스, 디메틸메톡시디실라잔([H(CH3)(CH3O)Si]2NH) 가스, 디메틸디에톡시디실라잔([H(CH3)(C2H5O)Si]2NH) 가스, 테트라에톡시디실라잔([H(C2H5O)2Si]2NH) 가스, 디메톡시테트라메틸디실라잔([(OCH3)(CH3)2Si]2NH)가스 등의 알킬기 또는 알콕시기를 가지는 반응 가스를 사용해도 좋다. 또 수증기 대신에 02 가스를 사용해도 좋다. 물(H2O), 오존(03), 과산화수소(H2O2) 등을 들 수 있고, 이들은 한 종류 또는 2 종류 이상 혼합해서 사용할 수 있다.
(실시예 1-1)
실시 형태 1에 있어서의 산화막의 제조 공정을 아래와 같이 변경하는 것도 가능하다. 여기에서는, 웨이퍼(41)에 섀로우 트렌치 아이솔레이션(shallow trench isolation:STI)이 형성되는 경우의 산화막을 형성하는 방법에 대해서 설명한다.
도 4은, 깊이가 600nm∼800nm (예를 들면 700nm), 폭이 50nm∼150nm (예를 들면 100nm)의 섀로우 트렌치(301)가 형성된 웨이퍼(41)에 산화막(304)을 메워넣고 (도 4 (a)), 동시에, 산화막(304)의 섬모양(洲)(303)를 제거시킨(도 4 (b))모양을 도시하고 있다.
실시 형태 1의 산화막(304)의 제조 공정과의 차이점은 아래와 같다.
1. 제1 챔버(5)의 히터(51)의 온도를 웨이퍼(41)의 표면 온도가 100℃∼350℃(예를 들면 300℃)로 되도록 설정한다.
2. 웨이퍼(41)로서 실리콘 기판을 사용하고, 웨이퍼(41)를 제1 챔버(5)로 반송하기 전에, 도시하지 않은 챔버에 있어서, STI에 의해 얇고 좁은 섀로우 트렌치(301)를 형성해 둔다.
3. 우선, 제1 챔버(5)내의 압력을 133 Pa~532 Pa(예를 들면, 267 Pa)으로 한 상태에서 디메톡시테트라메틸디실록산 가스만을 제1 챔버(5)에 약 75 cc/min 유량으로 약 2분간 공급하고, 그 후 가스 변경을 위한 N2가스, 불활성 가스 또는 수증기 가스를 도입하고, 압력을 13.3 Pa~133 Pa(예를 들면, 67 Pa) 정도로 일단 변경하고 나서, 133 Pa~532 Pa(예를 들면, 267 Pa)로 회복해서 고농도(예를 들면 100% 또는 수증기를 혼합한 것)의 O3 가스를 약 200cc/min 유량으로 약 2분간 공급한다. RF 플라즈마 장치(11)를 사용은 불필요하다.
4. 디메톡시테트라메틸디실록산 가스와 O3 가스의 교대의 공급을 10회 내지 30회(예를 들면 20회) 반복한다.
그 결과, 실시 형태 1과 동일하게, 100nm정도의 두께의 산화막(304)이 웨이퍼(41)에 형성된다. 산화막(304)은 섀로우 트렌치(301)내에 매립된다. 단, 산화막(304)에는 희석된 불산(Diluted Hydrofluoric Acid)으로 에칭하면 섬모양(洲)가 발생하는 것을 확인할 수 있다. 섬모양(303)이 존재하면, 소자 분리의 신뢰성이 저하하기 때문에, 이의 제거 대책이 반드시 필요하게 된다.
그래서, 웨이퍼(41)에 자외선을 조사함으로써, 산화막(304)내에 포함되어 있는 탄소(C) 및 수소(H)가 이탈됨으로, 섬모양(303)를 소실시키고, 섀로우 트렌치(301)내의 산화막(304)의 상태를 개선한다. 자외선 조사 처리 조건은 실시 형태 1과 동일하면 좋다. 이 경우, 산화막(304)의 두께는 평균으로 약 4% 감소했다. 실제로 희석 불산 처리를 행하는 것만으로, 섀로우 트렌치(301)내의 산화막(304)에서 섬모양(303)이 소실되는 것을 확인할 수 있다.
또, 디메톡시테트라메틸디실록산 가스에 대신해서, 트리메톡디실란 가스등을 사용해도 좋고, 클리닝 조건도 실시 형태 1과 동일해도 좋다.
(실시예 1-2)
실시예 1-1에 있어서의 산화막의 제조 공정을 더욱이 아래와 같이 변경하는 것도 가능하다.
1. 제1 챔버(5)의 히터(51)의 온도를 웨이퍼(41)의 표면 온도가 120℃∼138℃(예를 들면 130℃)로 되도록 설정한다. 이 온도는 디메톡시테트라메틸디실록산 가스의 비점인 139℃ 부근, 단, 비점 미만이라는 온도이다. 이와 같은 온도 설정을 하면, 웨이퍼(41)에 대한 디메톡시테트라메틸디실록산 가스의 흡착량을 증가시켜서, 그 결과 산화막의 두께를 증가시킬 수 있다.
2. 깊이가 600nm∼800nm (예를 들면 700nm), 폭이 50nm∼150nm (예를 들면 100nm)의 섀로우 트렌치(301)를 형성해 둔다.
3. 우선, 제1 챔버(5)내의 압력을 133 Pa~532 Pa(예를 들면, 267 Pa)으로 한 상태에서 디메톡시테트라메틸디실록산 가스만을 제1 챔버(5)에 약 75 cc/min 유량으로 약 2분간 공급하고, 그 후 실시예 1-1과 동일한 조건으로 O3 가스를 공급한다. RF 플라즈마 장치(11)를 사용은 불필요하다.
4. 디메톡시테트라메틸디실록산 가스와 O3 가스의 교대의 공급을 5회 내지 15회(예를 들면 10회) 반복한다.
그 후, 실시 형태 1과 동일한 조건으로, 제2 챔버(6)에 있어서 자외선 조사 처리를 행한 바, 산화막(304)의 두께는 평균 6% 감소했다.
또, 변형예 1-1과 동일하게, 디메톡시테트라메틸디실록산 가스 대신에, 트리메톡시실란 가스 등을 사용해도 좋지만, 대체 가스의 비점에 따라서, 제1 챔버(5)의 히터(51)의 온도를 설정하는 점에 유의한다.
(실시예 1-3)
실시 형태 1-1에 있어서의 산화막의 제조 공정을 아래와 같이 변경하는 것도 가능하다. 여기에서는, 웨이퍼(41)에 섀로우 트렌치가 형성되는 경우의 산화막을 형성하는 방법에 대해서 설명한다.
도 4은, 깊이가 600nm∼800nm (예를 들면 700nm), 폭이 50nm∼150nm (예를 들면 100nm)의 섀로우 트렌치(301)가 형성된 웨이퍼(41)에 산화막(304)을 메워넣고 (도 4 (a)), 동시에, 산화막(304)의 섬모양(洲)(303)를 제거시킨(도 4 (b))모양을 도시하고 있다.
실시 형태 1의 산화막(304)의 제조 공정과의 차이점은 아래와 같다.
1. 제1 챔버(5)의 히터(51)의 온도를 웨이퍼(41)의 표면 온도가 200℃∼500℃(예를 들면 300℃)로 되도록 설정한다.
2. 웨이퍼(41)로서 실리콘 기판을 사용하고, 웨이퍼(41)를 제1 챔버(5)로 반송하기 전에, 도시하지 않은 챔버에 있어서, STI에 의해 얇고 좁은 섀로우 트렌치(301)를 형성해 둔다.
3. 우선, 제1 챔버(5)내의 샤워를 개선한다. 구체적으로는, 디메톡시테트라메틸디실록산 가스와 고농도 O3 가스는 배관내 및 샤워내에서 혼합하지 않도록 한다. 디메톡시테트라메틸디실록산 가스와 고농도 O3 가스는 챔버내에서 초기에 혼합되도록 한다. 수증기는 디메톡시테트라메틸디실록산 가스와 샤워내에서 혼합시켜도 좋고, 또는 O3 가스와 샤워내에서 혼합시켜도 좋다. 압력을 39.3 Pa~532 Pa(예를 들면, 133 Pa)으로 한 상태에서 디메톡시테트라메틸디실록산 가스와 고농도(예를 들어, 100%) O3 가스 및 수증기 가스를 제1 챔버(5)에 약 75 cc/min, 200 cc/min 및 400 cc/min 유량으로 약 7분간 공급한다. 또 수증기 가스 대신에 O2 가스를 혼합시켜도 좋다. RF 플라즈마 장치(11)의 사용은 불필요하다.
그 결과, 실시 형태 1과 동일하게, 700nm정도의 두께의 산화막(304)이 웨이퍼(41)에 형성된다. 산화막(304)은 섀로우 트렌치(301)내에 매립된다. 단, 산화막(304)에는 희석된 불산(Diluted Hydrofluoric Acid)으로 에칭하면 섬모양(洲)이 발생하는 것을 확인할 수 있다. 섬모양(303)이 존재하면, 소자 분리의 신뢰성이 저하하기 때문에, 이의 제거 대책이 반드시 필요하게 된다.
그래서, 웨이퍼(41)에 자외선을 조사함으로써, 산화막(304)내에 포함되어 있는 탄소(C) 및 수소(H)가 이탈됨으로, 섬모양(303)을 소실시키고, 섀로우 트렌치(301)내의 산화막(304)의 상태를 개선한다. 자외선 조사 처리 조건은 실시 형태 1과 동일하면 좋다. 이 경우, 산화막(304)의 두께는 평균으로 약 4% 감소했다. 실제로 희석 불산 처리를 행하는 것만으로, 섀로우 트렌치(301)내의 산화막(304)에서 섬모양(303)이 소실되는 것을 확인할 수 있다.
또, 디메톡시테트라메틸디실록산 가스에 대신해서, 트리메톡디실란 가스등을 사용해도 좋고, 클리닝 조건도 실시 형태 1과 동일해도 좋다.
(실시 형태 2)
도 5은, 본 발명의 실시 형태 2과 관련되는 배치식 감압 CVD 장치의 모식적인 구성도이다. 본 실시 형태에는 실시 형태 1에서 사용한 소위 클러스터 타입의 챔버에 대신해서, 배치 타입의 챔버를 사용해서 한 번의 처리로 복수의 웨이퍼(41)를 처리하는 방법을 설명한다.
도 5에는 복수의 웨이퍼(41)를 파지하는 웨이퍼 홀더(214)와 웨이퍼 홀더(214)의 설치대(216), 웨이퍼 홀더(214)를 덮고 있는 내부 석영관(213), 내부 석영관(213)을 덮고 있는 외부 석영관(212), 각 석영관(212, 213)을 가열하는 노(211), 가스 노즐(317) 등에 O3가스, 트리메틸실란가스 등을 도입하기 위한 배관(201-207), 배관(201) 등을 정리하는 매니폴드(321), 매니폴드(321)의 하방에 위치되어서 설치대(216)를 승강시키는 승강수단(322)와 웨이퍼(41)의 산화방지용의 N2 가스를 충만한 쉴드 박스(242)를 도시하고 있다.
게다가 도 5에는, 내부 석영관(213)과 외부 석영관(212) 사이에 가스 노즐 (317)을 부착하고, 노즐구멍(318)에서 가스를 내부 석영관(213)에 공급가능한 상태 를 도시하지만, 가스 노즐(317)을 부착하지 않고, 내부 석영관(213)에 가스를 직접 공급해도 좋다. 또, 노즐구멍(318)을 복수 설치하고 있기 때문에, 웨이퍼(41)에 대해서 각종 가스를 균일 농도로 공급하는 것이 가능하게 된다.
또, 도 5에는 배관(201) 등에 설치된 밸브(208) 및 매스 플로우(mass flow)(209), 웨이퍼 홀더(214)에 웨이퍼(41)를 반송하는 로봇 암(241), 내부 석영관(213) 등의 내부를 배기하는 펌프(234), 배기 펌프(234)와 처리실을 연결하는 배기관(231), 배기관(231)에 접속되는 압력계(232)와 배기관(231)에 설치되어 있는 밸브(233)를 도시한다.
여기서, 내부 석영관(213) 상부에는 개구부가 형성되어 있으므로, 내부 석영관(213)내에 도입된 여러 가지 가스는 내부 석영관(213)에서 그의 개구부를 통해서, 외부 석영관(212)으로 향한다. 그래서, 내부 석영관(213)과 외부 석영관(212) 사이를 통해서, 배기 펌프(234)에 의해서 배기된다.
배관(201-207)에는 각각 O2 가스, O3 가스, 트리메틸실란가스, 아미노실란(H3SiNH2) 가스, 수증기, He 가스, N2 가스가 통한다. 배관(201, 202)은 노즐(317)에 직접연결되어 있다. 그래서 O2 가스, O3 가스는 노즐(317)의 노즐구멍(318)을 통해서 내부 석영관(213)내에 도입된다.
한편, 배관(203-207)은 매니폴드(321)에 직접연결되어 있다. 그래서, 트리메틸실란 가스등은 매니폴드(321)를 통해서 내부 석영관(213)내에 도입된다.
다음에, 도 5에 도시한 배치 감암 CVD 장치를 사용해서, 깊이가 600nm~800nm(예를 들어 700nm) 폭이 50nm~150nm(예를 들어 100nm)의 섀로우 트렌치(301)이 형성된 웨이퍼(41)의 처리 순서에 대해서 설명한다.
먼저, 노(221)의 설정온도를 웨이퍼(41)의 표면온도가 400℃~500℃(예를 들면 450℃)로 되도록, 내부 석영관(213)내를 가열해 둔다. 이 상태에서, 로봇 암(241)을 이용해서 트렌치가 형성되어 있는 웨이퍼(41)를 처리실내의 웨이퍼홀더(401)에 배치한다.
여기서, 예를 들면, 디자인 룰이 32nm 디바이스 이하의 디바이스에는 소스 영역과 드레인 영역의 거리가 매우 좁기 때문에, 500℃를 초과하는 처리를 행한 경우에, 소스 영역과 드레인 영역이 물리적으로 접촉하고, 디바이스가 동작하지 않는다고 하는 사태가 생기기 때문에, 노(221)의 설정 온도는 500℃ 이하로 낮추는 것이 현명하다.
다음에, 매스 플로우(209)의 제어에 의해서, 배관(201, 204, 205)에 설치되어 있는 밸브(208)를 각각 개방한다. 그리고, 노즐(317)을 통해서 웨이퍼(41)에 O2 가스가 400 cc/min~1000 cc/min(예를 들면 800 cc/min), 수증기가 300 cc/min~500 cc/min(예를 들면 400 cc/min)의 유량으로 공급되고, 또 매니폴드(321)를 통해서 웨이퍼(41)에 아미노실란 가스가 100 cc/min~300 cc/min(예를 들면 200 cc/min)의 유량으로 공급되도록 조정한다.
이 때, 밸브(233)를 열어서, 배기펌프(234)에 의해 압력계(232)가 67 Pa~267 Pa(예, 133 Pa)로 되는 조건으로 처리실내를 배기한다.
각 가스의 공급시간은 1시간 내지 1시간 반(예를 들어 70분) 정도로 한다. 이상의 방법에 의하면, 아미노실란 가스와 수증기, 더욱이 O2 가스를 완만하게 반응시키는 것이 가능하기 때문에, 상대적으로 저온에서 두꺼운 산화막을 형성할 수 있다. 결과적으로 각 웨이퍼(41)에는 두께가 700nm의 산화막이 형성된다.
그런 후, 제1 챔버(5)내에서 또는 제2 챔버(6)를 사용해서 산화막을 O3 가스 분위기 하에서 약 30분간, 400℃~500℃(예를 들어 450℃)로 어닐링 처리를 행한 바, 트렌치내의 산화막에 존재한 섬모양이 소멸된다.
또, 아미노실란 가스 대신에, 디아미노실란(H2Si(NH2)2) 가스, 트리아미노실란(HSi(NH2)3) 가스, 테트라아미노실란(Si(NH2)4) 가스, 또는 디메틸아미노실란(H3SiN(CH3)2) 가스, 비스(디메틸아미노)실란(H2Si(N(CH3)2)2) 가스, 트리스(디메틸아미노)실란(HSi(N(CH3)2)3) 가스, 테트라키스(디메틸아미노)실란(Si(N(CH3)2)4) 가스, 디실록산((H3Si)2O) 가스, 디메틸디실라잔([H2(CH3)Si]2NH) 가스 등의 다른 실리콘계 가스를 사용해도 좋다.
더욱이, O2가스를 400 cc/min~1000 cc/min(예를 들면 800 cc/min)로 하고, 또 첨가제인 디보란(B2H6 ) 가스 또는 10% 농도의 포스핀(PH3) 가스를 50 cc/min~200 cc/min(예를 들면 100 cc/min)와 다른 가스 조건을 변경시키고, 압력을 133Pa 정도로 하고, 1시간 정도, 산화막의 퇴적 처리를 해도 좋다. 또 처리실내의 클리닝 조건은 실시 형태 1과 동일하게 하고, 도시하지 않은 클리닝용 가스의 배관을 통해서 여기된 NF3 가스와 Ar 가스 등을 사용해서 클리닝하면 좋다.
(실시예 2-1)
실시 형태 2에 있는 산화막의 제조공정을 이하와 같이 변경하는 것이 가능하다.
1. 깊이가 600nm∼800nm (예를 들면 700nm), 폭이 50nm∼150nm (예를 들면 100nm)의 섀로우 트렌치를 형성해 둔다.
2. 배관(204)에 아미노실란 가스 대신에 테트라메톡시실록산(H(OCH3)2 Si-O-SiH(OCH3)2) 가스를 흘려보낸다.
3. 노즐(317)을 통해서 웨이퍼(41)에 O2 가스가 400 cc/min~1000 cc/min(예를 들면 800 cc/min)의 유량으로 공급되고, 또 매니폴드(321)를 통해서 웨이퍼(41)에 테트라메톡시실록산이 100 cc/min~300 cc/min(예를 들면 200 cc/min)의 유량으로 공급되도록 조정한다. 또한, 아울러, 수증기를 100 cc/min~200 cc/min(예를 들면 100 cc/min)의 유량으로 공급해도 좋다.
이렇게 하면, SiH4 가스와 O2가스가 반응함으로 테트라메톡시실록산 가스가 O2가스와 반응하고(테트라메톡시실록산 가스 중 H와 O2가 반응하고), 50℃ 이하의 저온 퇴적화가 가능하게 된다.
이 결과, 웨이퍼(41)에는 두께가 700nm의 산화막이 형성된다. 그 후, 웨이퍼 홀더(214)에서 빠져나온 웨이퍼(41)에 대해서, 실시 형태2와 동일한 조건으로, 자외선 조사처리를 행한 바, 산화막의 섬모양이 소실되었다. 또, 산화막의 두께는 평균적으로 약 4% 감소했다. 또 테트라메톡시실록산 가스 대신에 디메톡시실록산 가스 등을 사용해도 좋다. 또, 클리닝 조건은 실시 형태2와 동일하게 해도 좋다.
(실시예 2-2)
실시 형태 2에 있는 산화막의 제조공정을 이하와 같이 변경하는 것이 가능하다. 여기서 사용 가스는 변경예 1-1과 동일하다. 실시 형태2의 산화막의 제조공정과 차이점은 이하와 같다.
1. 도 5의 배치식 감압 CVD 장치의 히터(211)의 온도를 웨이퍼(41)의 표면 온도가 120℃~138℃(예를 들면 130℃)로 되도록 설정한다. 이 온도는 디메톡시테트라메틸디실록산 가스의 비점인 139℃ 부근, 단 비점미만이라는 온도이다. 이와 같은 온도 설정을 하면, 웨이퍼(41)에 대해서 디메톡시테트라메틸디실록산 가스의 흡착량을 증가시키게 된다.
2. 깊이가 600nm∼800nm (예를 들면 700nm), 폭이 50nm∼150nm (예를 들면 100nm)의 섀로우 트렌치(301)를 형성해 둔다.
3. 우선, 제1 챔버(5)내의 압력을 133 Pa~532 Pa(예를 들면, 399 Pa)으로 한 상태에서 디메톡시테트라메틸디실록산 가스만을 제1 챔버(5)에 약 20 cc/min 유량으로 약 2분간 공급하고, 그 후 가스 변경을 위한 N2가스, 불활성 가스 또는 수증기 가스를 도입하고, 압력을 13.3 Pa~133 Pa(예를 들면, 67 Pa) 정도로 일단 변경하고 나서, 133 Pa~532 Pa(예를 들면, 399 Pa)로 회복해서 고농도(예를 들면 100% 또는 수증기를 혼합한 것)의 O3 가스를 약 400cc/min 유량으로 약 2분간 공급한다.
4. 디메톡시테트라메틸디실록산 가스와 O3 가스의 교대의 공급을 50 내지 100회(예를 들면 70회) 반복한다.
이 결과, 웨이퍼(41)에는 두께가 700nm의 산화막이 형성된다. 그 후, 웨이퍼홀더(214)에서 빠져나온 웨이퍼(41)에 대해서, 실시 형태2와 동일한 조건으로, 자외선 조사처리를 행한 바, 산화막의 섬모양이 소실되었다. 또, 산화막의 두께는 평균적으로 약 7% 감소했다.
또, 어닐릴 처리를 제2 챔버(6)에서 하는 경우에는, 예를 들어 400℃에서 저압 수은램프(101)를 사용하고 O2 분위기에서 웨이퍼(41)에 대해서, 파워 10 mW/cm2의 저압 수은 광을, 조사하면 좋다.
또, 변경예 1-1과 동일하게, 디메톡시테트라메틸디실록산 가스 대신에 트리메톡시실란 가스 등을 사용해도 좋지만, 대체 가스의 비점에 따라서, 제1 챔버(5)의 히터(51)의 온도를 설정하는 점에 유의한다. 클리닝 조건은 실시 형태2와 동일하게 해도 좋다.
(실시예 2-3)
실시 형태 2에 있는 산화막의 제조공정을 이하와 같이 변경하는 것이 가능하다.
1. 깊이가 600nm∼800nm (예를 들면 700nm), 폭이 50nm∼150nm (예를 들면 100nm)의 섀로우 트렌치를 형성해 둔다.
2. 배관(204)에 흐르는 첨가제 실란(SiH4) 가스 또는 디실란(Si2H6) 가스로 변경한다. 또 배관(204)에 아미노실란 가스 대신에 트리메톡시실란(HSi(OCH3)3) 가스를 흘려보낸다.
3. 노즐(317)을 통해서 웨이퍼(41)에 O2 가스가 400 cc/min~1000 cc/min(예를 들면 800 cc/min), SiH4 가스 등이 50 cc/min~150 cc/min(예를 들면 100 cc/min)의 유량으로 공급되고, 또 매니폴드(321)를 통해서 웨이퍼(41)에 트리메톡시실란이 100 cc/min~300 cc/min(예를 들면 200 cc/min)의 유량으로 공급되도록 조정한다. 또한, 아울러, 수증기를 100 cc/min~200 cc/min(예를 들면 100 cc/min)의 유량으로 공급해도 좋다.
이렇게 하면, SiH4 가스와 O2가스가 반응함으로 트리메톡시실란 가스가 O2가스와 반응하기 쉬워지고, SiH4 가스 등이 저온 분해에 의해서 450℃ 이하의 저온 퇴적화가 가능하게 된다.
이 결과, 웨이퍼(41)에는 두께가 700nm의 산화막이 형성된다. 그 후, 웨이퍼홀더(214)에서 빠져나온 웨이퍼(41)에 대해서, 실시 형태2와 동일한 조건으로, 자외선 조사처리를 행한 바, 산화막의 섬모양이 소실되었다. 또, 산화막의 두께는 평균적으로 약 4% 감소했다. 또 트리메톡시실란 가스 대신에 트리에톡시실란 가스 등을 사용해도 좋다.
또, SiH4 가스 대신에 Si2H6 가스를 사용해도 좋다. 또 클리닝 조건은 실시 형태2와 동일하게 해도 좋다.
실시 형태 1등으로 설명한 반도체 제조 장치를 이용해 제조한 반도체 디바이스는, 액정 플라즈마·EL(electroluminescence)등의 표시장치에 매우 적합하게 이용할 수 있다. 그 밖에도, 디지탈 카메라. 디지탈스틸카메라등의 촬상 장치, 팩시밀리, 프린트, 스캐너등의 화상 형성 장치, CLC 소자, 발광형 레이저 장치등의 광학 장치, 휴대전화기등의 통신 장치, 퍼스널 컴퓨터등의 정보처리 장치에 내장되어 있거나, 또는 착탈 가능한 메모리와 같이, 전자 부품의 소자등을 형성하기 위한 유리 기판이 이용되어 지는 것이면, 매우 적합하게 이용할 수 있다.
실시형태등 장치종류 특징 내용
실시형태1 클러스터 ①플라즈마 ②O2,H2O ③UV처리 1. 실란계 (1)트리메틸실란(HSi(CH3)3) (2)트리메톡시실란(HSi(OCH3)3) (3)트리에톡시실란(HSi(OC2H5)3) (4)메틸디메톡시실란(HSi(CH3)(OCH3)2) (5)디메틸메톡시실란(HSi(CH3)2(OCH3)가스 (6)디메틸에톡시실란(HSi(CH3)2(OC2H5)) (7)디메틸메톡시실란(HSi(CH3)2(OC2H5)) (8)테트라메톡시실란(Si(OCH3)4) (9)테트라에톡시실란(Si(OC2H5)4) (10)아미노실란(H3SiN(CH3)2) (11)디아미노실란(H2Si(NH2)2) (12)트리아미노실란(HSi(NH2)3) (13)테트라아미노실란(Si(NH2)4) (14)디메틸아미노실란(H3SiN(CH3)2) (15)비스(디메틸아미노)실란(H2Si(N(CH3)2)2) (16)트리스(디메틸아미노)실란(HSi(N(CH3)2)3) (17)테트라키스(디메틸아미노)실란(Si(N(CH3)2)4) 2. 실록산계 (1)디실록산((H3Si)2O) (2)디메틸실록산([H2(CH3)Si]2O) (3)테트라메틸디실록산([H(CH3)2Si]2O)가스 (4)디메틸디메톡시디실록산([H(CH3)(CH3O)Si]2O) (5)테트라메톡시디실록산([H(CH3O)2Si]2O) (6)테트라메틸디메톡시디실록산([(CH3)2(CH3O)Si]2O) (7)디메틸디에톡시디실록산([H(CH3)(C2H5O)Si]2O) (8)테트라에톡시디실록산([H(C2H5O)2Si]2O) 3. 실라잔계 (1)디실라잔((H3Si)2NH) (2)디메틸디실라잔([H2(CH3)Si]2NH) (3)테트라메틸디실라잔([H(CH3)2Si]2NH) (4)디메틸메톡시디실라잔([H(CH3)(CH3O)Si]2NH) (5)디메틸디에톡시디실라잔([H(CH3)(C2H5O)Si]2NH) (6)테트라에톡시디실라잔([H (C2H5O)2Si]2NH) (7)디메톡시테트라메틸디실라잔([(OCH3)(CH3)2Si]2NH)가스
실시형태등 장치종류 특징 내용
실시형태1-1 클러스터 ①감압 ②O3,H2O ③저온 ④UV처리 1. 실란계 (1) (2)트리메톡시실란(HSi(OCH3)3) (3)트리에톡시실란(HSi(OC2H5)3) (4)메틸디메톡시실란(HSi(CH3)(OCH3)2) (5)디메틸메톡시실란(HSi(CH3)2(OCH3)가스 (6)디메틸에톡시실란(HSi(CH3)2(OC2H5)) (7)디메틸메톡시실란(HSi(CH3)2(OC2H5)) (8)테트라메톡시실란(Si(OCH3)4) (9)테트라에톡시실란(Si(OC2H5)4) (10)아미노실란(H3SiN(CH3)2) (11)디아미노실란(H2Si(NH2)2) (12)트리아미노실란(HSi(NH2)3) (13)테트라아미노실란(Si(NH2)4) (14)디메틸아미노실란(H3SiN(CH3)2) (15)비스(디메틸아미노)실란(H2Si(N(CH3)2)2) (16)트리스(디메틸아미노)실란(HSi(N(CH3)2)3) (17)테트라키스(디메틸아미노)실란(Si(N(CH3)2)4) 2. 실록산계 (1)디실록산((H3Si)2O) (2)디메틸실록산([H2(CH3)Si]2O) (3)테트라메틸디실록산([H(CH3)2Si]2O)가스 (4)디메틸디메톡시디실록산([H(CH3)(CH3O)Si]2O) (5)테트라메톡시디실록산([H(CH3O)2Si]2O) (6)테트라메틸디메톡시디실록산([(CH3)2(CH3O)Si]2O) (7)디메틸디에톡시디실록산([H(CH3)(C2H5O)Si]2O) (8)테트라에톡시디실록산([H(C2H5O)2Si]2O) 3. 실라잔계 (1)디실라잔((H3Si)2NH) (2)디메틸디실라잔([H2(CH3)Si]2NH) (3)테트라메틸디실라잔([H(CH3)2Si]2NH) (4)디메틸메톡시디실라잔([H(CH3)(CH3O)Si]2NH) (5)디메틸디에톡시디실라잔([H(CH3)(C2H5O)Si]2NH) (6)테트라에톡시디실라잔([H (C2H5O)2Si]2NH) (7)디메톡시테트라메틸디실라잔([(OCH3)(CH3)2Si]2NH)가스
실시형태등 장치종류 특징 내용
실시형태1-2 클러스터 ①감압 ②O3,H2O ③저온 ④UV처리 1. 실란계 (1)트리메틸실란(HSi(CH3)3) (2)트리메톡시실란(HSi(OCH3)3) (3)트리에톡시실란(HSi(OC2H5)3) (4)메틸디메톡시실란(HSi(CH3)(OCH3)2) (5)디메틸메톡시실란(HSi(CH3)2(OCH3)가스 (6)디메틸에톡시실란(HSi(CH3)2(OC2H5)) (7)디메틸메톡시실란(HSi(CH3)2(OC2H5)) (8)테트라메톡시실란(Si(OCH3)4) (9)테트라에톡시실란(Si(OC2H5)4) (10)아미노실란(H3SiN(CH3)2) (11)디아미노실란(H2Si(NH2)2) (12)트리아미노실란(HSi(NH2)3) (13)테트라아미노실란(Si(NH2)4) (14)디메틸아미노실란(H3SiN(CH3)2) (15)비스(디메틸아미노)실란(H2Si(N(CH3)2)2) (16)트리스(디메틸아미노)실란(HSi(N(CH3)2)3) (17)테트라키스(디메틸아미노)실란(Si(N(CH3)2)4) 2. 실록산계 (1)디실록산((H3Si)2O) (2)디메틸실록산([H2(CH3)Si]2O) (3)테트라메틸디실록산([H(CH3)2Si]2O)가스 (4)디메틸디메톡시디실록산([H(CH3)(CH3O)Si]2O) (5)테트라메톡시디실록산([H(CH3O)2Si]2O) (6)테트라메틸디메톡시디실록산([(CH3)2(CH3O)Si]2O) (7)디메틸디에톡시디실록산([H(CH3)(C2H5O)Si]2O) (8)테트라에톡시디실록산([H(C2H5O)2Si]2O) 3. 실라잔계 (1)디실라잔((H3Si)2NH) (2)디메틸디실라잔([H2(CH3)Si]2NH) (3)테트라메틸디실라잔([H(CH3)2Si]2NH) (4)디메틸메톡시디실라잔([H(CH3)(CH3O)Si]2NH) (5)디메틸디에톡시디실라잔([H(CH3)(C2H5O)Si]2NH) (6)테트라에톡시디실라잔([H (C2H5O)2Si]2NH) (7)디메톡시테트라메틸디실라잔([(OCH3)(CH3)2Si]2NH)가스
실시형태등 장치종류 특징 내용
실시형태1-3 클러스터 ①감압 ②O3,H2O ③저온 ④UV처리 1. 실란계 (1)트리메틸실란(HSi(CH3)3) (2)트리메톡시실란(HSi(OCH3)3) (3)트리에톡시실란(HSi(OC2H5)3) (4)메틸디메톡시실란(HSi(CH3)(OCH3)2) (5)디메틸메톡시실란(HSi(CH3)2(OCH3)가스 (6)디메틸에톡시실란(HSi(CH3)2(OC2H5)) (7)디메틸메톡시실란(HSi(CH3)2(OC2H5)) (8)테트라메톡시실란(Si(OCH3)4) (9)테트라에톡시실란(Si(OC2H5)4) (10)아미노실란(H3SiN(CH3)2) (11)디아미노실란(H2Si(NH2)2) (12)트리아미노실란(HSi(NH2)3) (13)테트라아미노실란(Si(NH2)4) (14)디메틸아미노실란(H3SiN(CH3)2) (15)비스(디메틸아미노)실란(H2Si(N(CH3)2)2) (16)트리스(디메틸아미노)실란(HSi(N(CH3)2)3) (17)테트라키스(디메틸아미노)실란(Si(N(CH3)2)4) 2. 실록산계 (1)디실록산((H3Si)2O) (2)디메틸실록산([H2(CH3)Si]2O) (3)테트라메틸디실록산([H(CH3)2Si]2O)가스 (4)디메틸디메톡시디실록산([H(CH3)(CH3O)Si]2O) (5)테트라메톡시디실록산([H(CH3O)2Si]2O) (6)테트라메틸디메톡시디실록산([(CH3)2(CH3O)Si]2O) (7)디메틸디에톡시디실록산([H(CH3)(C2H5O)Si]2O) (8)테트라에톡시디실록산([H(C2H5O)2Si]2O) 3. 실라잔계 (1)디실라잔((H3Si)2NH) (2)디메틸디실라잔([H2(CH3)Si]2NH) (3)테트라메틸디실라잔([H(CH3)2Si]2NH) (4)디메틸메톡시디실라잔([H(CH3)(CH3O)Si]2NH) (5)디메틸디에톡시디실라잔([H(CH3)(C2H5O)Si]2NH) (6)테트라에톡시디실라잔([H (C2H5O)2Si]2NH) (7)디메톡시테트라메틸디실라잔([(OCH3)(CH3)2Si]2NH)가스
실시형태등 장치종류 특징 내용
실시형태2 배치 ①감압 ②O3,H2O ③저온, 중온 1. 실란계 (1)아미노실란가스(H3SiNH2) (2)디아미노실란가스(H2Si(NH2)2) (3)트리아미노실란가스(HSi(NH2)3) (4)테트라아미노실란가스(Si(NH2)4) (5)디메틸아미노실란가스(H3SiN(CH3)2) (6)비스(디메틸아미노)실란가스(H2Si(N(CH3)2)2) (7)트리스(디메틸아미노)실란가스(HSi(N(CH3)2)3) 2. 실록산계 (1)디실록산가스((H3Si)2O) (2)디메톡시테트라메틸디실록산((CH3)2(OCH3)Si)2O) 3. 기타의 가스 (1)포스핀(PH3) (2)디보란(B2H6)
실시형태2-1 배치 ①감압 ②O3,H2O ③저온, 중온 1. 실록산계 (1)디실록산가스((H3Si)2O) (2)디메틸디실록산(H3(CH3)Si)2O) (3)테트라메틸디실록산(H(CH3)2Si)2O) (4)디메틸디메톡시디실록산((H(CH3)(CH3O)2Si)2O) (5)테트라메톡시디실록산((H(CH3O)2Si)2O) (6)디메틸디에톡시디실록산((H(CH3)(C2H5O)2Si)2O) (7)테트라에톡시디실록산(((H(C2H5O)2Si)2O)
실시형태2-2 배치 ①감압 ②O3,H2O ③ ④저온 1. 실란계 (1)트리메톡시실란(HSi(OCH3)3) (2)테트라메톡시실란(Si(OCH3)4) (3)테트라에톡시실란(Si(OC2H5)4) (4)트리에톡시실란(HSi(C2H5O)3) 2. 실록산계 (1)디실리잔((H3Si)2O) (2)디메톡시테트라메틸디실록산((CH3)2(CH3O)Si)2O) 3. 실라잔계 (1)디메톡시테트라메틸디실라잔((CH3)2(OCH3)2Si)2NH)
실시형태등 장치종류 특징 내용
실시형태2-3 배치 ①감압 ②O3,H2O ③SiH4 , Si2H6과 혼합 ④저온, 중온 1. 실란계 (1)트리메톡시실란(HSi(OCH3)3) (2)트리에톡시실란(HSi(C2H5O)3) (3)테트라메톡시실란(Si(OCH3)4) (4)테트라에톡시실란(Si(OC2H5)4) 2. 실록산계 (1)디실리잔((H3Si)2O) (2)디메톡시테트라메틸디실록산((CH3)2(CH3O)Si)2O) 3. 실라잔계 (1)디메톡시테트라메틸디실라잔((CH3)2(CH3)2Si)2NH) 4. 혼합실란계 (1)실란가스(SiH4) (2)디실란가스(Si2H6)
도 1은 본 발명의 실시 형태 1의 반도체 디바이스의 제조 장치의 모식적인 구성도이다.
도 2는 도 1의 제1 챔버(1)의 모식적인 구성도이다.
도 3은 도 1의 제2 챔버(2)의 모식적인 구성도이다.
도 4는 도 2에 도시한 웨이퍼(41)의 모식적 단면도이다.
도 5는 본 발명의 실시 형태 2에 관한 제1 챔버(5)의 모식적인 구성도이다.

Claims (10)

  1. 알킬(alkyl)기, 알콕시(alkoxy)기 및 아미노기로부터 선택되는 적어도 1종을 포함하는 실란계 가스 또는 실록산(siloxane)계 가스 또는 실라잔계 가스를 공급하는 수단과,
    산화제를 공급하는 수단과,
    상기 가스와 산화제를 감압상태로 500℃이하의 온도하에서 반응하게 하는 수단을 구비한 반도체 디바이스의 제조장치.
  2. 제 1항에 있어서, 플라즈마 상태에서 400℃ 이하의 온도하에서 반응시키는 수단을 더 구비한 반도체 디바이스의 제조장치.
  3. 제 1항 또는 제 2항에 있어서, 실란가스, 디실란가스, 인(P)계 가스 또는 붕소계 가스에서 선택되는 첨가제를 공급하는 수단을 더 구비한 반도체 디바이스의 제조장치.
  4. 제 1항 내지 제 3항중 어느 한 항에 있어서, 상기 반응후에, 오존 가스 또는 자외선 조사를 사용해서 어닐링 처리를 행하는 수단을 더 구비한 반도체 디바이스의 제조장치.
  5. 제 1항 내지 제 4항중 어느 한 항에 있어서, 산화제를 불활성 가스로 희석하는 수단을 더 구비한 반도체 디바이스의 제조장치.
  6. 알킬기, 알콕기 및 아미노기에서 선택되는 적어도 1종을 포함하는 실란계 가스 또는 실록산 가스 또는 실라잔 가스를 이들의 가스의 비점 이하로 가열된 기판상에 도입하는 단계(A)와,
    산화제를 도입하고, 감압상태로 500℃ 이하의 온도로 상기 가스와 반응시키는 단계(B)를 포함하는 반도체 디바이스의 제조방법.
  7. 제 6항에 있어서, 상기 단계(B)의 온도가 알킬기, 알콕시기 및 아미노기로부터 선택되는 적어도 1종을 포함하는 실란계 가스 또는 실록산(siloxane)계 가스 또는 실라잔계 가스의 비점이하의 온도인 반도체 디바이스의 제조방법.
  8. 제 6항에 있어서, 알킬기, 알콕시기 및 아미노기로부터 선택되는 적어도 1종을 포함하는 실란계 가스 또는 실록산(siloxane)계 가스 또는 실라잔계 가스가 적어도 하나의 H기를 가진 화합물로 되는 반도체 디바이스의 제조방법.
  9. 제 6항 또는 제 7항에 있어서, 상기 산화제가 산소(02), 물(H2O)과 오존(03)에서 선택되는 적어도 1종인 반도체 디바이스의 제조방법.
  10. 디자인 룰이 32 nm이하의 디바이스이며, 소스 영역과 드레인 영역이 물리적으로 접촉하고 있지 않는 반도체 디바이스.
KR1020090090552A 2008-09-29 2009-09-24 반도체 디바이스, 그 제조 장치 및 제조 방법 KR20100036186A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008250537 2008-09-29
JPJP-P-2008-250537 2008-09-29

Publications (1)

Publication Number Publication Date
KR20100036186A true KR20100036186A (ko) 2010-04-07

Family

ID=42213868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090552A KR20100036186A (ko) 2008-09-29 2009-09-24 반도체 디바이스, 그 제조 장치 및 제조 방법

Country Status (2)

Country Link
JP (1) JP2010103495A (ko)
KR (1) KR20100036186A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017009A (ko) * 2012-12-11 2016-02-15 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 알콕시실릴아민 화합물 및 이의 사용
KR20180097142A (ko) * 2017-02-22 2018-08-30 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011151889A1 (ja) * 2010-06-01 2011-12-08 東芝三菱電機産業システム株式会社 金属酸化膜の成膜装置、金属酸化膜の製造方法および金属酸化膜
CN103499072B (zh) * 2013-09-13 2015-09-30 熊猫电子集团有限公司 直下式led液晶电视背光模组灯条布局的方法
CN108140555B (zh) * 2015-10-22 2024-03-15 应用材料公司 沉积包含SiO及SiN的可流动薄膜的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2763100B2 (ja) * 1988-02-03 1998-06-11 株式会社東芝 薄膜形成方法
US5314724A (en) * 1991-01-08 1994-05-24 Fujitsu Limited Process for forming silicon oxide film
JPH05259156A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd 半導体装置の製造方法
JPH10242143A (ja) * 1997-02-27 1998-09-11 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の絶縁膜形成方法
JP4613587B2 (ja) * 2004-08-11 2011-01-19 株式会社明電舎 酸化膜形成方法とその装置
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP4696964B2 (ja) * 2005-07-15 2011-06-08 ソニー株式会社 メモリ用の半導体装置
EP2024532A4 (en) * 2006-05-30 2014-08-06 Applied Materials Inc HIGH QUALITY SILICON DIOXIDE VAPOR PHASE CHEMICAL DEPOSITION FROM A PRECURSOR CONTAINING SILICON AND ATOMIC OXYGEN
WO2008120335A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Limited 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017009A (ko) * 2012-12-11 2016-02-15 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 알콕시실릴아민 화합물 및 이의 사용
US10279959B2 (en) 2012-12-11 2019-05-07 Versum Materials Us, Llc Alkoxysilylamine compounds and applications thereof
KR20180097142A (ko) * 2017-02-22 2018-08-30 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11735412B2 (en) 2017-02-22 2023-08-22 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
JP2010103495A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
KR20100036180A (ko) 반도체 디바이스, 그 제조 장치 및 제조 방법
US11837466B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
KR100720778B1 (ko) 실리콘질화막을 형성하는 방법 및 장치
KR100961805B1 (ko) 산화규소 함유 필름의 형성 방법
US7651953B2 (en) Method to form ultra high quality silicon-containing compound layers
US7498270B2 (en) Method of forming a silicon oxynitride film with tensile stress
US20090305517A1 (en) Method of Manufacturing Semiconductor Device and Substrate Processing Apparatus
KR20070040846A (ko) 반도체 장치의 제조방법 및 기판처리장치
KR20100036186A (ko) 반도체 디바이스, 그 제조 장치 및 제조 방법
US20100330773A1 (en) Substrate processing method and substrate processing apparatus
WO2018088003A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US5626924A (en) Method of forming oxide film
JPH05326413A (ja) 気相成長膜の形成方法、半導体製造装置、および半 導体装置
JPWO2009054232A1 (ja) 半導体製造装置、半導体製造方法及び電子機器
JPH08203893A (ja) 半導体装置の製造方法
JPH05335607A (ja) 半導体装置
KR20100014140A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
TWI831204B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
CN100555582C (zh) 用于形成氧化物膜的方法和设备
US20190088465A1 (en) Method for producing silicon nitride film and silicon nitride film
KR102041521B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP5175414B2 (ja) 膜形成方法及び装置
WO2023102376A1 (en) Deposition of high compressive stress thermally stable nitride film
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN113113284A (zh) 半导体器件的制造方法、衬底处理装置及记录介质

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination