KR20100028655A - 신호 처리 장치 - Google Patents

Abstract

DVD-RAM 포맷과 같이, 디스크로부터 판독한 신호에 급격한 DC 레벨차가 있는 경우에도, 저비용을 도모하고 또한, DC 레벨을 차단하여, 적정한 A/D 입력 레벨로 인입하는 것이 가능한 신호 처리 장치를 얻는 것을 목적으로 하고 있다. 제 1 오프셋부(1)에서 데이터부와 CAPA부의 급격한 DC 레벨차를 흡수하고, 제 2 오프셋부(2)에서 디스크 제조 단계의 격차 등에 의해 발생하는 비대칭을 보정한다. 또한, 제어부(7)에 있어서, 상기 2개의 오프셋부를 배타적으로 동작시키는 제어 신호를 생성하여, 쌍방의 오프셋부를 제어한다.

Description

신호 처리 장치{SIGNAL PROCESSING DEVICE}

본 발명은, 정보 기록 매체상의 기록 정보를 아날로그-디지털 변환하여 데이터를 재생하는 신호 처리 장치에 관한 것으로, 특히, A/D 컨버터의 입력 다이내믹 레인지를 효율적으로 사용하기 위해 아날로그 신호의 DC 전압을 조정하는 기술의 개량에 관한 것이다.

종래에는, 아날로그 신호 처리 IC와 디지털 신호 처리 LSI가 별도의 칩으로 구성되어 있었지만, 이들을 1칩화 함으로써, 회로 규모, 실장 면적 및 외부 부착 부품을 삭감하는 등의 대처가 이루어지고 있다. 또한, 아날로그 신호 처리 회로의 디지털 신호 처리 회로화를 진행시킴으로써, 반도체 프로세스 감축에 의한 비용 감소 효과를 용이하게 향수할 수 있다.

이들 처리에 따라, 종래의 신호 처리 회로에서는, 아날로그 신호로부터 디지털 신호로 변환하는(이하, A/D 변환이라고 부름) 부분에 있어서 효율적으로 A/D 변환을 행하는 것, 즉, A/D 변환기의 입력 다이내믹 레인지 범위 내에서 최대 진폭으로 아날로그 신호를 디지털로 변환하는 것이 요구된다.

이러한 종래의 기술로서는, 예컨대, 특허 문헌 1에 기재된 것이 알려져 있다.

도 2는 특허 문헌 1에 나타낸 종래의 신호 처리 장치를, 설명이 용이해지도록, 적절히 고쳐 쓴 것이다.

이 종래의 신호 처리 장치는, 예컨대, 정보 기록 매체로부터 재생된 재생 신호 입력에 포함되는 저역 성분을 차단함으로써, 재생 신호 입력으로부터 DC 오프셋을 제거하는 하이 패스 필터(8)와, 이 하이 패스 필터(8)에 의해 DC 오프셋이 제거된 재생 신호 입력에 대하여, 이득 제어 신호 입력에 따른 이득을 제공하는 가변 이득 앰프부(9)와, 이 가변 이득 앰프부(9)의 출력을 입력으로 하여 파형 등화 처리를 행하는 등화기부(10)와, 이 등화기부(10)의 출력을 입력으로 하여 오프셋 제어 입력에 따른 DC 오프셋을 제공하는 오프셋부(11)와, 이 오프셋부(11)의 출력을 입력으로 하여 아날로그-디지털 변환을 행하는 A/D 변환부(3)와, 이 A/D 변환부(3)에서 얻어진 샘플링 데이터로부터 피크 검출 동작을 행하는 피크 검출부(4)와, 상기 A/D 변환부(3)에서 얻어진 샘플링 데이터로부터 그 바텀(bottom) 검출 동작을 행하는 바텀 검출부(5)와, 이들 피크 검출값 및 바텀 검출값으로부터 A/D 변환부(3) 입력에서의 진폭 정보를 연산하는 진폭 검출부(12)와, 이들 피크 검출값 및 바텀 검출값으로부터 A/D 변환부(3) 입력에서의 오프셋 정보를 연산하는 오프셋 검출부(6)와, 이 진폭 검출부(12)에서 얻어진 진폭 정보에 근거하여 A/D 변환부(3)의 입력 진폭이 일정해지도록 가변 이득 앰프부(9)를 제어하는 이득 제어부(14)와, 이 오프셋 검출부(6)로부터 얻어진 오프셋 정보에 근거하여 A/D 변환부(3)의 입력 오프셋이 일정해지도록 오프셋부(11)를 제어하는 오프셋 제어부(13)로 구성된다.

다음으로, 동작에 대하여 설명한다. 예컨대, 광디스크 등의 정보 기록 매체에 기록된 기록 신호가, 광 픽업 등의 재생 수단에 의해 재생된다. 이 재생 신호 입력은, 하이 패스 필터(8)에 의해, 그 저역 성분이 제거되어, 가변 이득 앰프부(9)에 출력된다.

가변 이득 앰프부(9)는, A/D 변환부(3)의 입력 진폭이 일정해지도록 제어되고, 하이 패스 필터(8)로부터의 입력 신호에 이 제어된 이득을 제공한다. 등화기부(10)는, 이 가변 이득 앰프부(9)의 출력 신호에 대하여 등화 처리를 행한다.

오프셋부(11)는, A/D 변환부(3)의 입력 오프셋이 일정해지도록 제어되고, 등화기부(10)로부터의 입력 신호에 이 제어된 오프셋을 제공한다.

A/D 변환부(3)는, 오프셋부(11)의 출력 신호를 아날로그 신호로부터 디지털 신호로 변환한다. 피크 검출부(4)는, 이 A/D 변환부(3)의 출력 신호의 피크를 검출하고, 바텀 검출부(5)는, 이 A/D 변환부(3)의 출력 신호의 바텀을 검출한다.

진폭 검출부(12)는, 피크 검출부(4) 및 바텀 검출부(5)의 검출 신호로부터 A/D 변환부(3)의 입력의 진폭 정보를 연산함으로써, 그 진폭 정보를 검출한다. 이득 제어부(14)는, 진폭 검출부(12)가 검출한 진폭 정보에 근거하여, A/D 변환부(3)의 입력 진폭이 일정해지도록, 가변 이득 앰프부(9)가 제공하는 이득을 제어한다.

오프셋 검출부(6)는, 피크 검출부(4) 및 바텀 검출부(5)의 검출 신호로부터 A/D 변환부(3) 입력의 오프셋 정보를 연산함으로써, 그 오프셋 정보를 검출한다. 오프셋 제어부(13)는, 오프셋 검출부(6)가 검출한 오프셋 정보에 근거하여, A/D 변환부(3)의 입력 오프셋이 일정해지도록, 오프셋 제어부(13)가 제공하는 오프셋을 제어한다.

여기서, 상기 등화기부(10)의 기능에 대하여 더 설명한다. 고밀도로 기록된 광 기록 매체 등을 재생하는 경우, 광학적인 주파수 특성에 의해 짧은 기록 마크의 신호 진폭이 저하하여 버린다. 이 때문에, 등화기부(10)는 이 주파수 대역을 부스트업(boost up)함으로써, 신호의 SNR(Signal to Noise Ratio)을 개선한다.

다음으로 상기 오프셋부(11)의 기능에 대하여 보다 상세히 설명한다. 상기 하이 패스 필터(8)의 입력 신호는, 그 하이 패스 필터(8)를 통과함으로써 DC 프리가 되지만, 정보 기록 매체의 제조 단계에서의 격차에 따라 기록 마크가 원래의 길이보다 크게 형성되거나, 작게 형성되거나 하는 경우 등에는, 신호의 “H” 구간과 “L” 구간의 비율이 50:50으로부터 벗어나므로, 재생 신호의 평균 DC 레벨이 재생 신호의 상하 피크의 센터 위치로부터 벗어나는 현상이 발생한다. 본 현상은, 기록 조건이 최적이 아닌 경우에 많이 발생하고, 일반적으로 비대칭(asymmetry)이라고 불린다.

비대칭을 갖는 재생 신호가 하이 패스 필터(8)를 통과하면, 그 DC 성분이 컷되고, 도 3에 나타내는 바와 같이, A/D 변환부(3)의 입력 신호에 DC 오프셋이 발생한다. DC 오프셋이 커지면 재생 신호 파형이 A/D 변환부(3)의 입력 다이내믹 레인지를 넘어 버리므로, 파형의 일부가 결핍하여 정확한 A/D 변환을 행할 수 없게 되어 버린다고 하는 문제가 발생하지만, 도 2에 나타내는 종래 예의 구성에서는, 하이 패스 필터(8)의 후방에 오프셋부(11)를 구비하고, 오프셋 제어부(13)에 의해 오프셋부(11)를 제어하는 제어 루프를 가짐으로써, 비대칭을 갖는 재생 신호가 입력된 경우에도, 이 재생 신호가 A/D 변환부(3)의 입력 다이내믹 레인지에 효율적으로 들어가도록 할 수 있다.

다음으로 광디스크의 한 종류인, DVD-RAM의 포맷에 대하여 설명한다.

DVD-RAM의 물리 포맷에는, 워블 랜드 그루브(Wobble Land Groove) 방식이 채용되고 있다. 워블 랜드 그루브 방식이란, 도 4에 나타내는 바와 같이, 레이저 광이 조사되는 쪽으로부터 보아, 광디스크면에 기록된 볼록형 그루브 트랙(15)과 오목형 랜드 트랙(16)에, 각각 마크를 기록하는 방식이다.

그루브 트랙(15) 및 랜드 트랙(16)은, 각각 섹터라 불리는 단위로 구분되어 있고, 각 섹터의 선두에 헤더 영역(17)이 마련되어 있다. 이 헤더 영역(17)에는, 섹터 어드레스 정보가 피트열의 형태로 제조시에 기록되어 있다. 이 때문에, 워블 랜드 그루브 방식에서는, 헤더 영역(17)의 피트열을 판독함으로써, 섹터 어드레스의 검출이 가능하게 되어 있다.

또, 이 헤더 영역(17)에서는, 피트열이 트랙 방향으로 2분할되어 있고, 각각의 피트열이 CAPA(Complementary Allocated Pit Address)라 불리는 형태, 다시 말해, 각 트랙에 대하여, 각각, 광디스크의 방사상(radial) 방향으로 교대로 트랙폭(피치)의 반의 간격으로 오프셋하도록 배치되어 있다.

그런데, 이 DVD-RAM 포맷과 같은 포맷을 갖는 정보 기록 매체를 재생하는 종래의 기술로서, 예컨대, 특허 문헌 2에 기재된 것이 알려져 있다.

도 5는 특허 문헌 2에 나타낸 종래의 광디스크 재생 장치의 전단(front end) 부분을 나타내고 있다. 즉, 광디스크(18)는, 스핀들 모터(19)에 의해서 회전 구동된 상태로, 광헤드(20)에 의해 그 기록 데이터의 판독이 행해진다. 우선, 광헤드(20)에서는, 레이저 다이오드(20a)로부터 발생된 레이저 광이, 빔 스플리터(20b)를 직진하여 대물 렌즈(20c)를 통하여 광디스크(18)의 기록면상에 조사된다. 그리고, 광디스크(18)로부터 반사된 레이저 광이 역행하여, 대물 렌즈(20c)를 통하여, 빔 스플리터(20b)에 도래하면, 빔 스플리터(20b)에서 진행 방향에 대하여 대략 직각으로 반사되어 광 디텍터(20d)에 의해 수광된다.

이 광 디텍터(20d)는, 그 수광 영역이, 광디스크(18)상의 트랙열에 대하여, 방사상 방향과 탄젠셜(tangential) 방향으로 각각 2분할되어, 합계 4개의 수광 영역으로 분할되어 있다. 이 광 디텍터(20d)의 4개의 수광 영역으로부터 얻어지는 각 전기적 신호는, 각각 I/V 변환 증폭기(21a, 21b, 21c 및 21d)에 의해 전류 신호로부터 전압 신호로 변환된 후, 가산기(22)에서 레벨 가산됨으로써, 합신호가 생성된다.

이 합신호는, 도 6(a)에 나타내는 바와 같이, 헤더 영역(17)에서 얻어지는 DC 레벨 쪽이, 데이터 영역에서 얻어지는 DC 레벨에 비하여 높아져 있다.

이와 같이, 데이터 영역에서의 합신호의 DC 레벨이 낮아지는 것은, 그루브 트랙(15)과 랜드 트랙(16)에 그 높이의 차가 있기 때문이고, 이들 양 트랙의 반사광이 혼합되면, 파장에 대한 위상이 다른 광끼리 간섭을 일으켜 서로 약하게 하기 때문이다.

이 때문에, 광디스크 장치에서는, 가산기(22)로부터 출력된 합신호를, 하이 패스 필터(8)에 통하게 하여 합신호 중의 직류 성분을 차단함으로써, 헤더 영역(17)과 데이터 영역(23)의 DC 레벨의 차를 흡수하도록 하고 있다. 이 하이 패스 필터(8)에 의해 DC 레벨의 차가 없어진 합신호가, 도 2에 나타내는 가변 이득 앰프부(9)에 입력된다.

그런데, 상기 하이 패스 필터(8)는, 합신호의 DC 레벨이 변한 시점, 다시 말해, 데이터 영역의 합신호로부터 헤더 영역의 합신호로 변한 시점, 또는, 헤더 영역의 합신호로부터 데이터 영역의 합신호로 변한 시점에, 변화 후의 합신호의 직류 레벨을 신속히 흡수하기 위해, 그 동작의 시정수를 짧게 설정할 필요가 있다.

한편, 하이 패스 필터(8)는, 그 동작의 시정수를 짧게 설정하면, 입력되는 데이터의 저역 성분에 왜곡을 생기게 한다고 하는 문제가 생긴다.

이 때문에 광디스크 장치에서는, 합신호를 도 5의 인입 펄스 생성 회로(24)에 공급하고, 도 6(b)에 나타내는 바와 같이, 합신호의 직류 레벨이 변한 시점에 일정 기간 H 레벨이 되는 인입 펄스를 발생시켜 하이 패스 필터(8)에 공급하고 있다. 이 하이 패스 필터(8)는, 인입 펄스의 H 레벨 구간과 L 레벨 구간에서, 그 동작의 시정수가 짧은 상태와 긴 상태로 전환된다.

이에 따라, 하이 패스 필터(8)는, 도 6(c)에 나타내는 바와 같이, 직류 레벨이 변화한 후의 합신호를, 직류 레벨이 차단된 상태로 신속히 인입할 수 있고 또한, 인입 후의 합신호에 왜곡이 생기게 하지 않도록 할 수 있다.

하이 패스 필터(8)의 구성예를 도 7에 나타낸다.

하이 패스 필터(8)는, LSI의 단자(25, 26 및 27)의 사이에 용량(28과 29)을 구비하고, 용량(28) 또는 용량(29)과 LSI 내부의 저항(30)으로 하이 패스 필터(8)를 구성한다. 용량(28과 29)의 접속 선택은, LSI 내부에 아날로그 스위치(31, 32)를 마련하고, 인입 펄스 제어부(24)로부터의 제어 신호에 따라, 어느 한쪽이 온(on), 다른 쪽이 오프(off)가 되도록 그 전환을 행하고 있다.

요구되는 하이 패스 필터(8)의 컷 오프 주파수는, 데이터 영역에서는 수 십 ㎐이며, 헤더 영역의 DC차를 흡수할 때에는, 수 백 ㎑로 설정하는 것이 필요하게 되므로, 약 1만배의 오더로 컷 오프 주파수를 전환할 필요가 있다.

컷 오프 주파수의 전환 수단의 다른 방법으로서, 저항값을 전환한다고 하는 방법도 있지만, LSI 내부의 저항을 이용하는 경우, 약 1만배의 저항값을 갖는 저항쌍을 정밀하게 만드는 것은 곤란하다. 또한, 마찬가지로 약 1만배의 용량값을 갖는 용량쌍을 만드는 것도 곤란하므로, 도 7에 나타내는 바와 같이 LSI에 외부 부착되는 용량을 이용하여 용량값의 전환을 할 수 있는 구성, 또는 용량값이 아닌, 외부의 저항을 이용하여 저항값의 전환을 할 수 있는 구성으로 하는 것이 필요하다.

(특허 문헌 1) 국제 공개 제 03/077248 호 팜플렛

(특허 문헌 2) 일본 특허 공개 제 2000-182239 호 공보

도 8은 반도체의 프로세스 룰과, 칩 면적에 있어서의 패드 면적의 비율의 관계를 나타낸 그래프이다. 패드란 LSI의 단자를 와이어로 이을 때에, 와이어(33)를 배치하는 부분의 전극이다. 도 9에 나타내는 바와 같이, 리드 프레임(34)의 앞은 LSI의 단자가 되는 부분이며, 반도체 칩(35)상의 주연부(周緣部)에 존재하는 전극이 패드(36)이다. LSI는 도 9의 외면을 수지로 밀봉하고, 그 후, 단자 부분을 절단하는 것에 의해 완성된다.

도 8이 나타내는 바와 같이, 같은 회로 규모의 반도체 칩을 상정한 경우, 패드의 면적은, 프로세스 룰에 관계없이, 동등한 면적이 필요하다. 따라서, 같은 기능의 회로를 탑재하고 있는 경우, 프로세스 룰이 작아지면 패드 부분의 면적비가 커지므로, 비용적으로 불리하게 된다.

도 10은 칩 도면의 대략적인 모식도이다. 도 10에 있어서, 37은 실제의 회로 부분이며, 36은 패드이다.

도 10에서는, 패드 수로 반도체 칩 사이즈가 결정되어, 프로세스 감축의 효과가 발휘되지 않는다. 다시 말해, 금후 더욱 반도체 프로세스 룰의 감축이 진행되면, 단자 수의 삭감이 중요한 과제가 될 것이 예상된다.

그런데, 도 7에 나타내는 바와 같이, 입력 신호의 DC 전압차를 흡수하기 위한, 종래의 하이 패스 필터(8)의 구성에서는, 단자가 3개 필요하다.

또한 S/N 특성을 개선할 목적으로, 재생 신호를 차동 전송 방식에 의해 전송하도록 한 경우에는, 종래 기술에서는 단자가 6개 필요하게 되어, 더욱 단자 수가 증가한다고 하는 문제가 있다.

본 발명은, 상기 종래의 문제점을 해결하기 위해 이루어진 것으로, 급격한 DC차를 흡수하기 위해 하이 패스 필터의 시정수를 전환하는 방법이 아닌, 오프셋 제어를 효과적으로 행함으로써, 서로 다른 재생 구간에서의 재생 신호의 DC 성분의 차를 흡수하는 것이 가능한 신호 처리 장치를 얻는 것을 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명은, 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부와, 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부와, 상기 제 1 및 제 2 오프셋부 중 한쪽의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부와, 그 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부와, 상기 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부와, 상기 피크 검출부의 출력 및 상기 바텀 검출부의 출력을 입력으로 하여, 상기 A/D 변환부로의 입력에 있어서의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부와, 상기 오프셋 검출부로부터 출력된 오프셋 정보 신호에 의해 상기 제 1 및 제 2 오프셋부에 의한 오프셋 제어를, 배타적으로 제어하는 제어부를 구비하고, 재생 신호의 국소 변동에 상관없이 상기 A/D 변환부로의 입력에 있어서의 오프셋을 대략 일정하게 유지하는 것을 특징으로 하는 것이다.

상기 구성에 의해, 급격한 DC 전압차가 존재하는 재생 신호가 입력되는 경우에, 단자를 증가시키지 않고서 DC차를 흡수하여, A/D 변환부 입력에 있어서의 오프셋을 대략 일정하게 유지할 수 있다.

또한, 본 발명은, 게이트 신호를 생성하는 게이트 생성부를 더욱 구비하고, 상기 제어부는, 상기 오프셋 정보 신호 및 상기 게이트 신호에 의해, 상기 제 1 및 제 2 오프셋부에 의한 오프셋 제어를, 배타적으로 제어하는 것이며, 재생 신호의 국소 변동에 상관없이 상기 A/D 변환부로의 입력에 있어서의 오프셋을 대략 일정하게 유지하는 것을 특징으로 하는 것이다.

상기 구성에 의해, 급격한 DC차가 존재하는 재생 신호가 입력되는 경우에, 단자를 증가시키지 않고서 DC차를 흡수하고, 또한, 정보 기록 매체의 포맷에 맞는 효율이 좋은 제어를 행함으로써, A/D 변환부 입력에 있어서의 오프셋을 대략 일정하게 유지할 수 있다.

또한, 본 발명에 의하면, 상기 제어부로부터 출력되는 제어 신호의 정보를 유지하는 기억부를 더 구비하고, 상기 게이트 생성부로부터 출력되는 게이트 신호에 의해 상기 제어부에 입력하는 유지 정보를 제어하는 것을 특징으로 하는 것이다.

상기 구성에 의해, 급격한 DC차가 존재하는 재생 신호가 입력되는 경우에, 단자를 증가시키지 않고서 DC차를 흡수하고, 또한, 기억부를 마련하여 오프셋부의 제어량을 유지함으로써, DC차를 인입하기까지의 시간을 짧게 할 수 있다.

또한, 본 발명에 의하면, 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부와, 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부와, 상기 제 1 및 제 2 오프셋부 중 한쪽의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부와, 그 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부와, 상기 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부와, 상기 피크 검출부의 출력 및 상기 바텀 검출부 출력을 입력으로 하여, 상기 A/D 변환부로의 입력에 있어서의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부와, 상기 오프셋 검출부로부터 출력된 오프셋 정보 신호에 의해 상기 제 1 오프셋부 및 상기 제 2 오프셋부의 오프셋 제어를, 배타적으로 제어함과 아울러, 홀드 신호의 입력에 의해 제어 동작의 홀드 혹은 제어 속도의 전환이 가능한 제어부를 구비하고, 재생 신호의 국소 변동에 상관없이 A/D 변환부로의 입력에 있어서의 신호 오프셋을 대략 일정하게 유지하는 것을 특징으로 하는 것이다.

상기 구성에 의해, 재생 신호의 국소 변동에 상관없이 A/D 변환부 입력에 있어서의 신호 오프셋을 대략 일정하게 유지할 수 있다.

또한, 본 발명에 의하면, 재생 신호 입력에 대하여 설정한 값에 따른 이득을 제공하는 가변 이득 앰프와, 그 가변 이득 앰프의 출력을 입력으로 하여, 그 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부와, 그 제 1 오프셋부의 출력을 입력으로 하여, 그 입력에 대하여 이득 제어 신호 입력에 따른 이득을 제공하는 가변 이득 앰프부와, 그 가변 이득 앰프부의 출력을 입력으로 하여, 그 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부와, 그 제 2 오프셋부 출력을 입력으로 하여, 고주파 대역을 강조하는 등화기부와, 그 등화기부의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부와, 그 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부와, 상기 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부와, 상기 피크 검출부의 출력 및 상기 바텀 검출부의 출력을 입력으로 하여, 상기 A/D 변환부로의 입력에 있어서의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부와, 상기 피크 검출부의 출력 및 상기 바텀 검출부의 출력을 입력으로 하여 상기 A/D 변환부로의 입력에 있어서의 신호 진폭을 연산하여 진폭 정보 신호를 출력하는 진폭 검출부와, 상기 진폭 정보 신호와 진폭 목표값의 대소 관계에 따라 상기 가변 이득 앰프부의 제어를 행하는 이득 제어부와, 상기 오프셋 검출부로부터 출력된 오프셋 정보 신호와 오프셋 목표값의 대소 관계에 따라 상기 제 1 및 제 2 오프셋부의 제어를 행하는 오프셋 제어부를 구비하고, 재생 신호의 국소 변동에 상관없이 상기 A/D 변환부로의 입력에 있어서의 신호 진폭 및 오프셋을 대략 일정하게 유지하는 것을 특징으로 하는 것이다.

상기 구성에 의해, 상기 A/D 변환부 입력에 있어서의 신호 진폭 및 오프셋을 대략 일정하게 유지할 수 있다.

또한, 본 발명에 의하면, 상기 등화기부와 상기 A/D 변환부의 사이에, 그 등화기 출력을 입력으로 하여, 그 입력에 대하여, 설정한 값에 따른 DC 오프셋을 제공하는 제 3 오프셋부와, 그 제 3 오프셋부의 출력을 입력으로 하여, 고정 이득을 제공하여 상기 A/D 변환부에 출력하는 고정 이득 앰프부를 구비한 것을 특징으로 하는 것이다.

상기 구성에 의해, S/N 특성이나 왜곡 특성을 향상시키는 것이 가능하고, 상기 A/D 변환부 입력에 있어서의 신호 진폭 및 오프셋을 대략 일정하게 유지할 수 있다.

본 발명에 의하면, 오프셋 제어를 효율적으로 행함으로써, 단자 수를 증가시키지 않고, 입력 재생 신호에 포함되는 급격한 직류 성분의 차를 흡수할 수 있는 신호 처리 장치를 제공할 수 있다.

도 1은 본 발명의 실시의 형태 1에 의한 신호 처리 장치의 블록도,
도 2는 특허 문헌 1에 나타낸 종래 기술로서의 신호 처리 장치의 블록도,
도 3은 재생 신호에 DC 오프셋을 갖는 경우의 재생 파형을 나타내는 도면,
도 4는 DVD-RAM 포맷에서의 기록 구조를 나타내는 도면,
도 5는 종래의 광디스크 장치를 나타내는 도면,
도 6은 DVD-RAM의 재생 신호를 나타내는 도면,
도 7은 하이 패스 필터의 구성예를 나타내는 도면,
도 8은 프로세스 룰과 칩 면적의 비율의 관계의 그래프를 나타내는 도면,
도 9는 리드 프레임과 반도체 칩을 나타내는 도면,
도 10은 반도체 칩 도면을 나타내는 도면,
도 11은 피크 검출부의 구체예를 나타내는 블록도,
도 12는 피크 검출부의 동작을 나타내는 블록도,
도 13은 오프셋 제어를 행하고 있지 않은 경우의 오프셋 검출값을 나타내는 도면,
도 14는 오프셋 제어를 행하고 있는 경우의 오프셋 검출값을 나타내는 도면,
도 15는 DA 컨버터의 글리치(glitch)를 나타내는 도면,
도 16은 글리치 발생에 의한 에러 발생을 나타내는 도면,
도 17은 DA 컨버터 출력에 로우 패스 필터가 있는 경우와 없는 경우의 신호 변화를 나타내는 도면,
도 18은 오프셋 제어의 리스크 관리 기능을 나타내는 도면,
도 19는 본 발명의 실시의 형태 2에 의한 신호 처리의 블록도,
도 20은 게이트 생성부의 구체예를 나타내는 도면,
도 21은 DVD-RAM 포맷의 데이터 구조 및 제어에 사용하는 게이트 신호를 나타낸 도면,
도 22는 게이트 생성부에 포함되는 일부를 나타낸 블록도,
도 23은 본 발명의 실시의 형태 3에 의한 신호 처리 장치의 블록도,
도 24는 기억부의 구체예를 나타내는 도면,
도 25는 본 발명의 실시의 형태 3에 의한 신호 처리 장치의 동작의 타임 차트를 나타낸 도면,
도 26은 본 발명의 실시의 형태 4에 의한 신호 처리 장치의 블록도,
도 27은 본 발명의 실시의 형태 5에 의한 신호 처리 장치의 블록도,
도 28은 본 발명의 실시의 형태 6에 의한 신호 처리 장치의 블록도이다.

(실시의 형태 1)

이 실시의 형태 1은, 청구항 1 및 2에 기재된 발명에 대응하는 것으로, A/D 변환부(3)로부터 출력된 샘플링 데이터로부터 검출한 오프셋 정보를 바탕으로, 제 1 및 제 2 오프셋부를 배타적으로 제어함으로써, 단자 수를 증가시키지 않고, DC 오프셋 성분을 흡수하여, A/D 변환부의 입력 다이내믹 레인지에 들어가도록 신호를 입력하는 것을 가능하게 한 것이다.

이하, 본 발명의 실시의 형태 1에 대하여 도면을 참조하면서 상세히 설명한다.

이 실시의 형태 1에 의한 신호 처리 장치의 블록도를 도 1에 나타낸다.

이 신호 처리 장치는, 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부(1)와, 제 1 오프셋부(1)의 출력을 입력으로 하여, 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부(2)와, 그 제 2 오프셋부(2)의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부(3)와, 그 A/D 변환부(3)의 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부(4)와, 상기 A/D 변환부(3)의 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부(5)와, 상기 피크 검출부(4) 출력 및 상기 바텀 검출부(5) 출력을 입력으로 하여 상기 A/D 변환부(3) 입력의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부(6)와, 상기 오프셋 검출부(6)로부터 출력된 오프셋 정보 신호에 의해 상기 제 1 오프셋부(1)와 상기 제 2 오프셋부(2)의 오프셋 제어를 배타적으로 제어하는 제어부(7)로 구성되는 것이다.

다음으로, 이 실시의 형태 1의 동작에 대하여 설명한다. 정보 기록 매체로부터의 재생 신호는 제 1 오프셋부(1)와 제 2 오프셋부(2)에서 각각의 제어 입력에 따른 오프셋이 제공된 후, A/D 변환부(3)에 의해 소정 클록 주기 T의 클록의 타이밍에 샘플링되어 양자화 디지털 신호로 변환된다. 설명을 용이하게 하기 위해, 우선, 제 1 오프셋부(1)와 제 2 오프셋부(2)에서 오프셋을 제공하지 않는 것으로 하여 A/D 변환부(3)에 재생 신호가 입력된 상태의 동작으로부터 설명을 행한다.

신호 처리 장치에 입력되는 신호는, 광디스크의 일종인, DVD-RAM 포맷의 재생 신호로 한다. DVD-RAM 포맷의 광디스크를 재생하는 경우는, 도 6(a)에 나타내는 신호가 A/D 변환부(3)에 입력된다.

도 6(a)의 신호가 A/D 변환부(3)에 의해 소정 클록 주기 T의 클록으로 샘플링되어 양자화 디지털 신호로 변환된다. 입력 신호는 오프셋부에서 오프셋이 제공되지 않으므로, 입력 신호는 A/D 변환부(3)의 입력 다이내믹 레인지 내에 들어가지 않아, 밝은 쪽의 신호가 포화 상태가 되어 버린다.

다음으로, 상기 양자화 디지털 신호로부터, 피크 검출부(4) 및 바텀 검출부(5)에서 피크 검출 및 바텀 검출을 행한다. 여기서, 피크 검출부(4)는, 예컨대, 도 11에 나타내는 바와 같이, A/D 변환부(3)의 출력과 피크 검출부(4)의 출력을 입력으로 하는 선택기(38)와, 선택기(38)에 의해 선택된 값을 일시적으로 유지하는 레지스터(39)와, 레지스터(39)의 출력으로부터 소정값을 감산하는 감산기(40)와, A/D 변환부(3)의 출력과 피크 검출부(4)의 출력을 비교하는 비교기(41)로 구성되고, 비교기(41)에서 레지스터(39)에 유지된 현재보다 1샘플 전의 샘플링 값과, 현재의 샘플링 값을 비교하여, 현재의 샘플링 값 쪽이 크면 레지스터(39)에 현재의 샘플링 값을 저장하고, 그 이외일 때에는 레지스터(39)의 고쳐 쓰기는 행하지 않는다.

이 동작을 연속적으로 행함으로써 디지털 신호의 피크가 검출된다. 단 이대로는 최대값을 검출할 뿐이고, 진폭이 저하되는 방향의 재생 신호 진폭 변동에 추종할 수 없으므로, 감산기(40)에서 레지스터(39) 유지 값으로부터 감산기(40)에 설정되어 있는 소정값을 소정 클록 간격마다 감산하고, 현재의 샘플링 값 쪽이 감산기(40) 출력보다 작으면 감산기(40) 출력으로 레지스터(39)의 값을 고쳐 쓴다.

이 동작을 구체적으로 도시하면, 도 12와 같이 된다. 도 12에 있어서의 "○"는, A/D 변환부(3)의 샘플링 값을 나타낸다. "▲"는 피크 검출 후 1클록마다 소정값을 감산하여 가는 모습을 나타내고 있다. 이 감산량은 결함 통과시의 신호 저하 속도에 대하여 추종할 수 있을 정도로 설정하는 것이 바람직하다. 또한, 여기서는 피크 검출 및 바텀 검출을 A/D 변환부(3)와 같은 주기 T의 클록으로 동작하는 것으로 하여 설명했지만, CD(Compact Disc)에서는 EFM, DVD(Digital Versatile Disc)에서는 8-16 변조라고 하는 변조 방식이 취해지고 있고, 마크 길이는 3T로부터 11T 혹은 14T(T는 클록의 1주기)로 분포하고, 5T 이상의 긴 마크에서는 재생 신호 진폭이 거의 포화 상태에 달하므로, 도 12에 나타내는 바와 같이, 피크 검출부(4) 및 바텀 검출부(5)를 각각 mT 주기 혹은 nT 주기(m, n은 서로 독립한 양의 정수, 즉, n은 m과는 다른 양의 정수)로 동작시키더라도, 혹은 모두 nT(=mT) 주기(즉, m, n은 2 이상의 같은 값의 양의 정수)로 동작시키더라도, 피크 검출 및 바텀 검출이 가능하여, 실용상 문제는 없다. 이와 같이, 피크 검출 및 바텀 검출을 분주 클록으로 동작시킴으로써, 소비 전력의 삭감을 도모하는 것이 가능하다.

또한, 바텀 검출부(5)의 동작은, 피크 검출부(4)의 동작의 극성을 반전함으로써 실현할 수 있다. 이 경우, 도 12에 있어서의 "△"는 바텀 검출 후 1클록마다 소정값을 증가시켜 가는 모습을 나타내고 있다.

다음으로, 피크 검출값 및 바텀 검출값으로부터 오프셋 검출부(6)에서 오프셋 검출을 행한다. 오프셋 검출은, 피크값과 바텀값의 합, 혹은 A/D 변환부(3)의 A/D 변환의 센터 레벨로부터의 거리의 차, 혹은 피크값 및 바텀값이 각각 소정의 윈도우 범위에 들어가 있는지 여부를 검출하는 것 등에 의해 얻을 수 있다. 검출한 오프셋을 도 13에 나타낸다.

센터 레벨을 목표값으로 하면, 오프셋 검출값과 센터 레벨의 차가 범위 A보다 큰 경우에, 또한, 도 13에 나타내는 바와 같이 밝은 쪽에 오프셋이 붙어 있는 경우에는, 제 1 오프셋부(1)의 출력 신호 오프셋을 내리도록 제어 신호를 보내고, 역으로 어두운 쪽에 오프셋이 붙어 있는 경우에는, 제 1 오프셋부(1)의 출력 신호 오프셋을 올리도록 제어 신호를 보낸다. 이 사이, 제 2 오프셋부(2)는 동작시키지 않는다.

또한, 오프셋 검출값과 센터 레벨의 차가 범위 A보다 작은 경우는, 상술한 제 1 오프셋부(1)의 동작과 같은 동작을 제 2 오프셋부(2)가 행한다. 이 사이, 제 1 오프셋부는 동작시키지 않는다.

상술한 오프셋부의 동작을 행하면, 오프셋부를 제어하지 않는 상태에서의 오프셋(도 13 참조)은, 도 14와 같이 된다.

본 실시의 형태 1에서는, DVD-RAM 포맷과 같은 정보 기록 매체로부터 출력되는 신호에 큰 직류 오프셋 성분이 포함되는 경우, 센터로부터 크게 차이나고 있는 헤더부를 센터 레벨에 인입하기 위한, 과격한 오프셋 조정을 행하는 오프셋부를 제 1 오프셋부, 인입한 후의, 비교적 미소한 오프셋 조정을 행하는 오프셋부를 제 2 오프셋부로 한다.

이들 제 1 오프셋부와 제 2 오프셋부의 2종류의 오프셋부를 배타적으로 제어하는 이유로서, 글리치(glitch)와 응답 속도의 문제가 있다. 또, 배타적인 제어란, 2종류의 오프셋부 중 한쪽만이 그 입력 신호에 오프셋을 제공하고, 다른 쪽은 입력 신호를 스루(through)로 출력하도록, 이들 2종류의 오프셋부를 제어하는 것이다.

본 실시의 형태 1에서는, 제 1 오프셋부를 고속으로 동작하는 오프셋부, 제 2 오프셋부를 저속으로 동작하는 오프셋부로 한 경우에, 최선의 효과를 얻을 수 있다.

우선, 동작 속도와 글리치의 관계에 대하여 설명한다.

이들 오프셋부는, 예컨대, DA 컨버터(이하, DAC라 칭함)로 구성된다. DAC의 출력에는, 코드의 천이에 따라 스파이크 형상의 잡음인 글리치가 생긴다. 8비트의 DAC의 경우는, 예컨대, 80h(h는 16진수를 나타냄)로부터 81h로 천이할 때에는 DAC의 내부에서 전환되는 스위치의 수가 적으므로, 글리치는 미소한 레벨이 된다. 한편, 같은 DAC라도, 코드가 80h로부터 7Fh로 변화할 때에는 글리치는 매우 커진다. 이러한 DAC 출력의 글리치를 도 15에 나타낸다.

도 15(a)는 글리치가 발생하지 않고 있는 상태에서의 DAC 출력, 도 15(b)는 글리치가 발생하고 있는 상태에서의 DAC 출력을 나타낸 도면이다.

80h로부터 7Fh로의 천이, 다시 말해, 풀 스케일의 1/2의 포인트에서 발생하는 글리치는, 전체 비트 반전이 생기므로, 글리치량이 최대가 된다. 풀 스케일의 1/4, 3/4의 전압에서는, 이보다 작은 중간적인 글리치가 생긴다. DAC 출력의 글리치는, DAC 내부의 게이트의 스위칭에 따른 충방전이나, 8비트의 DAC이면, 8개의 제어 신호의 데이터 스큐가 갖추어져 있지 않은 것이 원인으로 발생한다.

DAC 출력에 글리치가 발생하면, 일시적이라 해도 이상한 신호가 출력되므로, A/D 변환부(3)에서 변환한 양자화 신호를 0/1의 디지털 신호로 변환하여, 3T로부터 14T의 신호로서 복호할 때에, 판독 에러가 발생할 가능성이 있다.

그 일례를 도 16을 이용하여 설명한다. 도 16(a)와 같이 글리치가 발생하지 않고 있는 상태에서는, "11110000"으로 변환할 수 있지만, 도 16(b)와 같이 글리치가 발생한 경우는, "11111000"이 되어, 원래 "0"으로 읽어야 할 곳을 "1"로 잘못 읽어 버린다.

이러한 글리치를 경감하는 방법으로서, DAC 출력에 로우 패스 필터를 통과시켜 사용하는 방법이 있다. 그러나, 로우 패스 필터를 통과시키면 DAC 출력이 변화하는 속도가 늦어진다.

DVD-RAM 포맷 재생시에 로우 패스 필터를 통과시킨 DAC 출력을 도 17(a)에, 통과시키지 않는 DAC 출력을 도 17(b)에 나타낸다. DAC의 제어 신호는 양쪽 모두 같은 도 17(c)이지만, DAC 출력은 로우 패스 필터를 통과시킨 경우에는, 센터 레벨에 도달하기까지의 시간이 길게 걸려 버린다.

CAPA부의 선두로부터 3분의 1 정도의 장소에 위치하는 어드레스 신호를 읽을 필요가 있지만, 로우 패스 필터를 통과시킨 경우는, 그 어드레스 부분이 통과할 때까지, DC 레벨이 센터 레벨에 도달하지 않으므로, 어드레스 신호를 읽을 수 없다.

또한, DATA를 읽어야 할 부분의 DC 오프셋 성분차가 적은 부분에서는, 로우 패스 필터를 탑재한 것에 의한 응답 스피드의 지연분은, 문제가 되지 않는다.

다시 말해, DVD-RAM 포맷을 재생하는 경우는, CAPA부를 센터 레벨까지 인입하는 경우는, 고속 동작의 DAC를 사용할 필요가 있다. 고속 동작의 DAC는 글리치 대책을 시행하고 있지 않으므로, DAC 출력에 글리치가 발생하지만, 데이터를 읽지 않는 영역에서 글리치가 발생하더라도, 영향은 없다.

따라서, 데이터를 읽을 필요가 없는 CAPA부의 선두 부분(42)이나 CAPA부 통과 후의 DATA부의 선두 부분(43)에서는, 출력에 로우 패스 필터를 탑재하지 않는 DAC를 구비한 제 1 오프셋부를 동작시키고, DATA를 읽을 필요가 있는 영역(44)에서는, 출력에 로우 패스 필터를 탑재한 DAC를 구비한 제 2 오프셋부를 동작시킴으로써, DC 오프셋 성분을 급준하게 인입하고, 또한 데이터를 읽는 부분의 면밀한 오프셋 제어에는 글리치의 영향이 없는 DAC를 사용함으로써, 효율적으로 A/D 변환부(3)의 입력 다이내믹 레인지에 적절한 오프셋 제어를 행할 수 있다.

또한, 직류 오프셋 성분이 큰 상태에서, 제 1 오프셋부와 제 2 오프셋부의 양쪽을 동작시키면, 피드백 루프 제어가 발산하여 버릴 가능성이 크다.

또, 어느 하나의 DAC의 제어가 최대값 또는 최소값으로 포화되어 버린(붙어 버린) 경우의 리스크 관리 기능으로서, 양쪽의 DAC를 동작시키는 기능을 갖게 하는 것은 유용하다.

상기 리스크 관리 기능의 동작을 도 18에 나타낸다. 통상의 사용 방법이라면, 제 2 오프셋부를 동작시키고, 제 1 오프셋부는 동작시키지 않는다. 상정 범위에서의 사용이라면, 상기 제어가 항상 성립하지만, 상정 범위 밖의 파형이 들어 온 경우, 도 18에 나타내는 바와 같이, 제 2 오프셋부의 제어 신호가, 최대값 또는 최소값에서 포화한다(이하, "붙는다"고 칭함). 이하의 설명에서는 최대값에 붙은 상태를 상정하고 있다. 제 2 오프셋부의 제어 신호가 최대값에 붙은 것을 검지하여, 제 1 오프셋부를 동작시키는 제어 신호를 출력시킨다. 제 1 오프셋부로의 제어 신호는, A/D 변환부(3)의 입력 신호의 오프셋이 오르도록 제어된다. 제 1 오프셋부가 동작함으로써, A/D 변환부(3)의 입력 신호의 오프셋이 센터 레벨 부근이 된다. 센터 부근이 되면, 오프셋 검출 신호와 센터 레벨이 같은 정도가 되므로, DAC의 제어 신호는 상향이 되거나 하향이 되거나 한다. 원래 동작해야 할 제 2 오프셋부가 최대값에 붙은 상태로부터 복귀한 것을 검지하여, 제 1 오프셋부의 동작을 멈춘다.

데이터를 읽어야 할 부분에서 제 1 오프셋부를 동작시키므로, DAC 출력에 글리치가 중첩하는 것은 부정할 수 없지만, 가령 상정 범위 밖의 신호가 도래한 경우에도, 통상 사용하지 않는 제 1 오프셋부를 동작시킴으로써, 오프셋이 센터 레벨이 되도록 제어할 수 있어, 광디스크 재생 장치의 동작 환경의 온도나 조악한 디스크를 재생하는 경우 등으로의 재생 마진을 확대할 수 있다.

이와 같이, 본 실시의 형태 1에 의하면, 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부(1)와, 이 제 1 오프셋부(1)의 출력을 입력으로 하여, 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부(2)를 A/D 변환부(3)의 전단에 마련하고, A/D 변환부(3)의 출력의 피크 검출 결과 및 바텀 검출 결과에 근거하여 A/D 변환부(3)의 입력에 있어서의 오프셋의 검출을 행하여, 제어부(7)가 그 검출 결과인 오프셋 정보 신호에 따라 제 1 오프셋부(1) 및 제 2 오프셋부(2)를 배타적으로 제어하도록 구성했으므로, 이 신호 처리 장치 전체를 LSI상에 형성할 수 있어, 외부 부착 부품을 필요로 하지 않고, 단자 수를 증가시키지 않고, DC 성분차를 흡수하는 것이 가능해진다.

(실시의 형태 2)

이 실시의 형태 2는, 청구항 3, 4, 5 및 청구항 6의 기재의 발명에 대응하는 것으로, A/D 변환부(3)로부터 출력된 샘플링 데이터로부터 검출한 오프셋 정보를 바탕으로, 제 1 및 제 2 오프셋부를 배타적으로 제어함으로써, 단자 수를 증가시키지 않고, DC 오프셋 성분을 흡수하여, A/D 변환부의 입력 다이내믹 레인지 내에 신호를 입력하는 것을 가능하게 한 것이다.

이하, 본 발명의 실시의 형태 2에 대하여 도면을 참조하면서 상세히 설명한다. 이 실시의 형태 2에 의한 신호 처리 장치의 블록도를 도 19에 나타낸다.

이 신호 처리 장치는, 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부(1)와, 제 1 오프셋부(1)의 출력을 입력으로 하여, 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부(2)와, 그 제 2 오프셋부 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부(3)와, 그 A/D 변환부(3)의 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부(4)와, 상기 A/D 변환부 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부(5)와, 상기 피크 검출부 출력 및 상기 바텀 검출부 출력을 입력으로 하여 상기 A/D 변환부(3) 입력의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부(6)와, 게이트 신호를 생성하는 게이트 생성부(45)와, 상기 오프셋 정보 신호 및 상기 게이트 신호에 의해, 상기 제 1 오프셋부와 상기 제 2 오프셋부의 오프셋 제어를 배타적으로 제어하는 제어부(7)로 구성되는 것이다.

다음으로, 이 실시의 형태 2의 동작에 대하여 설명한다.

정보 기록 매체로부터의 재생 신호는 제 1 오프셋부(1)와 제 2 오프셋부(2)에서 제어 입력에 따른 오프셋이 제공된 후, A/D 변환부(3)에 의해 소정 클록 주기 T의 클록으로 샘플링시켜 양자화 디지털 신호로 변환된다. 설명을 용이하게 하기 위해, 제 1 오프셋부(1)와 제 2 오프셋부(2)에서 오프셋을 제공하지 않고서 A/D 변환부(3)에 입력한 상태의 동작으로부터 설명을 행한다.

입력되는 신호는, 광디스크의 일종인, DVD-RAM 포맷의 재생 신호로 한다. DVD-RAM 포맷의 광디스크를 재생하는 경우는, 도 6(a)에 나타내는 신호가 A/D 변환부(3)에 입력된다.

도 6(a)의 신호가 A/D 변환부(3)에 의해 주기 T의 클록으로 샘플링되어 양자화 디지털 신호로 변환된다. 입력 신호는 오프셋부에서 오프셋이 제공되지 않으므로, 입력 신호는 A/D 변환부(3)의 입력 다이내믹 레인지 내에 들어가지 않아, 밝은 쪽의 신호가 포화 상태로 되어 있다.

다음으로, 상기 양자화 디지털 신호로 변환된 신호로부터, 피크 검출부(4) 및 바텀 검출부(5)에서 피크 검출 및 바텀 검출을 행한다. 피크 검출 및 바텀 검출 동작에 대해서는 실시의 형태 1과 마찬가지이며, 모두 소정 클록 주기 T의 클록과 같은 주기의 클록으로 이것을 행하더라도 좋지만, 피크 검출부(4) 및 바텀 검출부(5)를 각각 mT 주기 혹은 nT 주기(m, n은 서로 독립된 양의 정수, 즉, n은 m과는 다른 양의 정수)로 동작시키더라도, 혹은 모두 nT 주기(즉, m과 n은 2 이상의 같은 값의 양의 정수)로 동작시키더라도, 피크 검출 및 바텀 검출이 가능하며, 이에 따라 소비 전력을 삭감하는 것이 가능하다.

다음으로, 피크 검출값 및 바텀 검출값으로부터 오프셋 검출부(6)에서 오프셋 검출을 행한다. 오프셋 검출은, 피크값과 바텀값의 합, 혹은 A/D 센터 레벨로부터의 거리의 차, 혹은 피크값 및 바텀값이 각각 소정의 윈도우 범위에 들어가 있는지 여부를 검출하는 등에 의해 얻을 수 있다.

이렇게 하여 검출한 오프셋을 도 13에 나타낸다.

다음으로, 게이트 생성부(45)에서 생성한 게이트 신호를 제어부(7)에 입력하여, 제 1 오프셋부와 제 2 오프셋부가 배타적으로 동작을 행하도록 제어를 행하는 제어 신호를 제어부(7)로부터 출력한다.

게이트 생성부(45) 및 게이트 생성부(45)로부터 출력되는 게이트 신호에 대하여 설명한다.

게이트 생성부(45)는, 예컨대, 도 20에 나타내는 바와 같이, 재생 신호를 디지털 신호로 변환한 후, 0/1로 복호한 2치화 신호를 기초로, 어드레스 위치를 검출하는 어드레스 위치 검출부(46)와, 검출된 어드레스 위치를 기준으로, 재생 신호가 갖는 클록 성분의 위상과 동기한 재생 클록을 이용하여, 1섹터에 상당하는 구간을 카운트하는 섹터 카운터(47)와, 섹터 카운터(47)에 의해 예측되는 다음번 어드레스 정보의 위치에서 게이트를 발생시키는 예측 게이트 생성부(48)로 구성된다.

이러한 게이트 생성부를 이용하여 제 1 오프셋부와 제 2 오프셋부를 효율적으로 제어함으로써, 디펙트나 트래킹 서보의 혼란에 영향 받지 않고 오프셋 조정을 행할 수 있다.

다음으로 구체적인 게이트 신호의 생성예 및 사용 방법에 대하여 설명한다.

도 21(a)에 나타낸 것은, DVD-RAM의 기록 포맷이다. 도 21(a)에 나타내는 바와 같이, 미리 엠보스 영역으로서 1섹터마다 섹터의 어드레스 정보가 기록되어 있는 어드레스 블록과, 랜덤 데이터를 고쳐 쓰는 것이 가능한 데이터 블록으로 나누어져 있다.

도 21(a)에 있어서의 VFO(Variable Frequency Oscillator)는, 4T 패턴(T는 최소 기록 단위 시간)이 연속하여 기록되어 있는 영역이며, 위상 동기 인입 등에 이용되는 것이다. AM은, 어드레스 마크이며, DVD에는 14T+4T로 표시되는 동기 패턴이 포함되어 있다. ID는, 그 섹터의 어드레스 정보가 기록되어 있는 영역이며, 어드레스 블록에는 4부분, 데이터 블록에는 1부분 존재한다. 데이터 블록에 있어서의 PS는, 프리싱크(presync)라고 불리는 것으로, 동기 패턴이 포함되어 있다.

본 실시의 형태에 있어서의 게이트 신호는, H에 제 1 오프셋부를 구동하고, L에 제 2 오프셋부를 구동하는 것으로 하여 설명을 진행시킨다.

도 21(c)에 나타내는 게이트 신호는, 어드레스 블록은 H, 데이터 블록은 L이 되는 게이트 신호이다. H 구간, 다시 말해, 어드레스 블록에서는, 고속 동작을 특징으로 한 제 1 오프셋부를 동작시킴으로써, CAPA부 돌입시의 DC 오프셋을 급준하게 인입할 수 있다.

L 구간에서는, 저속 동작이지만 글리치를 발생시키지 않는 제 2 오프셋부 동작을 동작시켜, 오프셋 조정을 행한다. 거의 센터에 인입된 신호의 오프셋 조정이 목적이므로, 저속 동작이라도 문제없다.

또한, 도 21(b)는, 재생 신호 중에서, 읽지 않으면 안 되는 영역을 L 구간, 읽지 않더라도 문제가 없는 영역을 H 구간으로 하여 출력한 게이트 신호이다.

도 21(b)에 기재된 게이트 신호를 이용하여, H 구간은, 고속 동작이 가능한 제 1 오프셋부를 동작시켜, CAPA부 돌입시의 DC 오프셋을 급준하게 인입할 수 있다. 가령 상술한 글리치가 발생했다고 해도, 읽지 않는 영역이므로 영향은 없다.

L 구간에서는, 저속 동작이지만 글리치를 발생시키지 않는 제 2 오프셋부를 동작시킬 수 있다. 거의 센터에 인입된 신호의 오프셋 조정이 목적이므로, 오프셋부가 저속 동작이라도 문제없다.

또한, 어드레스 위치가 안정하게 취득되어 있는 상태와 취득하기 전의 불안정한 상태에서, 제어 방법을 바꾸는 것은 유용하다.

도 22에 나타내는 바와 같이, 선택기(49)를 제어부(7)내에 마련하고, 예컨대, 어드레스 취득이 성공하면 H, 2회 계속하여 실패하면 L이라고 하는, 어드레스 취득에 대한 지표가 되는 신호(어드레스 취득 신호)를 선택기(49)에 입력하여, L이면 게이트 생성부(45)에서 생성하는 게이트 신호 A를, H이면, 마찬가지로 게이트 생성부(45)에서 생성하는 게이트 신호 B를, 각각 선택하는 구성으로 하여 놓는다.

구체예로서, 선택기(49)에 입력되는 게이트 신호 A는 도 21(c)에 기재된 게이트 신호, 게이트 신호 B는 도 21(b)에 기재된 게이트 신호로 한 경우의 동작을 설명한다.

데이터를 읽는 것은 어드레스가 취득되어 있는 상태이므로, 어드레스가 취득되어 있지 않은 상태에서는 신호를 읽을 필요가 없다. 따라서 글리치가 출력에 중첩되지만 고속 동작을 하는 제 1 오프셋부를 보다 긴 구간에서 동작시키는 도 21(c)에 기재된 게이트 신호를 이용함으로써, DC 오프셋을 더 인입할 수 있다. 글리치가 중첩한 신호도, 데이터를 읽지 않으므로, 특별히 영향은 없다. 또한, 어드레스 취득 후는 도 21(b)에 기재된 게이트 신호를 이용함으로써, 어드레스 블록의 어드레스 정보를 읽을 때에, 제 2 오프셋부를 동작시킴으로써, 글리치의 중첩을 방지할 수 있다.

이와 같이, 본 실시의 형태 2에 의하면, 실시의 형태 1의 구성에 대하여, 게이트 신호를 생성하는 게이트 생성부(45)를 더 구비하고, 제어부(7)가, 상기 오프셋 정보 신호와 함께 상기 게이트 신호에도 근거하여, 상기 제 1 및 제 2 오프셋부의 오프셋 제어를, 배타적으로 제어하도록 구성했으므로, 단자 수를 증가시키지 않고, DC 성분차를 흡수하는 것이 가능해지고 또한, 게이트 생성부에 의해, 재생 신호 중의 어드레스 블록에서는 고속 동작이 가능한 제 1 오프셋부를 동작시키고, 데이터 블록에서는 저속 동작이지만 글리치를 발생시키지 않는 제 2 오프셋부를 동작시키도록 게이트 신호를 발생시킴으로써, CAPA부 돌입시의 DC 오프셋을 급준하게 인입하는 것이 가능해진다.

(실시의 형태 3)

이 실시의 형태 3은, 청구항 7 및 청구항 8에 기재된 발명에 대응하는 것으로, A/D 변환부(3)로부터 출력된 샘플링 데이터로부터 검출한 오프셋 정보에 근거하여, 제 1 및 제 2 오프셋부를 배타적으로 제어함으로써, 단자 수를 증가시키지 않고, 직류 오프셋 성분을 흡수하여, A/D 변환부의 입력 다이내믹 레인지 내에 신호를 입력하는 것을 가능하게 한 것이다. 또한 기억부를 마련함으로써, 오프셋부로의 제어값을 기억하여, 효율이 좋은 동작을 가능하게 한 것이다.

이하, 본 발명의 실시의 형태 3에 대하여 도면을 참조하면서 상세히 설명한다. 이 실시의 형태 3에 의한 신호 처리 장치의 블록도를 도 23에 나타낸다.

이 신호 처리 장치는, 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부(1)와, 제 1 오프셋부(1)의 출력을 입력으로 하여, 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부(2)와, 그 제 2 오프셋부(2)의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부(3)와, 그 A/D 변환부(3) 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부(4)와, 상기 A/D 변환부(3)의 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부(5)와, 상기 피크 검출부(4) 출력 및 상기 바텀 검출부(5) 출력을 입력으로 하여 상기 A/D 변환부 입력의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부(6)와, 게이트 신호를 생성하는 게이트 생성부(45)와, 상기 오프셋 정보 신호 및 상기 게이트 신호에 의해, 상기 제 1 오프셋부(1)와 상기 제 2 오프셋부(2)의 오프셋 제어를 배타적으로 제어하는 제어부(7)와, 상기 제어부로부터 출력되는 제어 신호의 정보를 유지하고, 상기 게이트 생성부(45)로부터 출력되는 게이트 신호에 의해서 제어부에 입력하는 유지 정보를 제어하는 기억부(50)로 구성되는 것이다.

상기 구성에 의해, 급격한 DC 성분의 차가 존재하는 재생 신호가 입력되는 경우에, LSI의 단자를 증가시키지 않고 DC 성분의 차를 흡수하고, 또한, 기억부(50)를 마련하여 오프셋부의 제어량을 유지함으로써, DC 성분의 차를 인입하기까지의 시간을 짧게 할 수 있다.

도 24(a)는 입력되는 게이트 신호가 "0"인 경우는, 선택기(51)가 제어부(7)로부터 입력되는 제어 신호를 선택하여 레지스터(52)에 기입하고, 레지스터(52)는 그 기입된 제어 신호를 제어 신호 a로서 출력한다. 게이트 신호가 "1"인 경우는, 게이트 신호가 "0"인 상태에서 기입되고 있는 레지스터(52)의 제어 신호를 유지한다.

반대로, 도 24(b)는, 입력되는 게이트 신호가 "1"인 경우는, 선택기(53)가 제어부(7)로부터 입력되는 제어 신호를 선택하고, 레지스터(54)에 기입하고, 레지스터(54)는 그 기입된 제어 신호를 제어 신호 b로서 출력한다. 게이트 신호가 "0"인 경우는, 게이트 신호가 "1"인 상태에서 기입되고 있는 레지스터(54)의 제어 신호를 유지한다. 또, 기억부로부터 제어부로의 제어 신호의 전달은, 게이트 신호의 상승이나 하강밖에 행해지지 않는다. 동작으로서는, 예컨대, 게이트 신호가 L인 상태에서의 제어 신호는, 그 가장 뒤의 제어 신호의 정보가 다음 L의 상태의 가장 선두에 계승된다.

게이트 신호가 H인 상태도 마찬가지이다.

다음으로, 이 실시의 형태 3의 동작에 대하여 설명한다.

정보 기록 매체로부터의 재생 신호는 제 1 오프셋부(1)와 제 2 오프셋부(2)에 있어서 제어 입력에 따른 오프셋이 제공된 후, A/D 변환부(3)에 의해 소정 클록 주기 T의 클록으로 샘플링시켜 양자화 디지털 신호로 변환된다.

다음으로 상기 양자화 디지털 신호로 변환된 신호로부터, 피크 검출부(4) 및 바텀 검출부(5)에서 피크 검출 및 바텀 검출을 행한다. 여기서, 피크 검출 및 바텀 검출 동작에 대해서는 실시의 형태 1과 마찬가지이며, 모두 소정 클록 주기 T의 클록과 같은 주기의 클록으로 이것을 행하더라도 좋지만, 피크 검출부(4) 및 바텀 검출부(5)를 각각 mT 주기 혹은 nT 주기(m, n은 서로 독립된 양의 정수, 즉, n은 m과는 다른 양의 정수)로 동작시키더라도, 혹은 모두 nT 주기(즉, m과 n은 2 이상의 같은 값의 양의 정수)로 동작시키더라도, 피크 검출 및 바텀 검출이 가능하며, 이에 따라 소비 전력을 삭감하는 것이 가능하다.

다음으로, 피크 검출값 및 바텀 검출값으로부터 오프셋 검출부(6)에서 오프셋 검출을 행한다. 오프셋 검출은, 피크값과 바텀값의 합, 혹은 A/D 센터 레벨로부터의 거리의 차, 혹은 피크값 및 바텀값이 각각 소정의 윈도우 범위에 들어가 있는지 여부를 검출하는 것 등에 의해 얻을 수 있다.

검출한 오프셋을 도 13에 나타낸다.

다음으로, 게이트 생성부(45)에서 생성한 게이트 신호를 제어부(7)에 입력하고, 제 1 오프셋부와 제 2 오프셋부의 배타적 동작의 제어를 행하는 제어 신호를 제어부(7)로부터 출력한다.

게이트 생성부(45)로부터 출력되는 게이트 신호는, 실시의 형태 2의 설명 부분에서 말한 종류가 생각되지만, 여기서는, DVD-RAM 포맷을 재생하는 경우를 상정하여, 도 21(c)에 나타내는 DATA부와 CAPA부를 나타내는 게이트를 이용하여 설명한다. 상기 게이트 신호가 H일 때에는, 제 1 오프셋부를 동작시키고, 게이트 신호가 L일 때에는, 제 2 오프셋을 동작시킨다.

기억부를 이용한 제어를 행했을 때와 행하지 않을 때의 동작을 도 25에 나타낸다. 여기서는, 제 1 오프셋 제어의 동작에 초점을 맞추어 설명한다.

우선 도 25(a)의 (1)은, 제 1 오프셋부 제어를 홀드한 상태에서의, 오프셋 검출값이다. 도 25(a)의 (2)는 그 때의 제 1 오프셋부로의 제어값이다. 항상 홀드 상태이므로, 제어값도 일정하다.

다음으로 도 25(b)의 (1)은, 오프셋 제어는 동작시키지만, 기억부(50)를 사용하지 않는 상태에서의 오프셋 검출값이다. 제어를 개시시키면, 도 25(d)에 나타내는 게이트 신호가 L인 구간에서는 제 2 오프셋부를 제어하므로, 제어함으로써, 오프셋 검출값도 센터에 가까워진다. 다음으로, 게이트 신호가 H인 구간에서는, 제 1 오프셋부를 제어하므로, 오프셋 검출값도 센터에 가까워진다. 도 25(b)의 (2)에 나타내는 오프셋 제어값도 아래쪽으로 변동한다. 다음 게이트 신호가 L인 구간에서는, 제 2 오프셋부가 동작하므로, 제 1 오프셋 제어값은 움직이지 않는다.

여기서 제 1 오프셋 제어는, 제 2 오프셋 제어가 동작하기 시작하는 것과 동시에, 다시 말해, 게이트 신호의 하강시에, 제 2 오프셋 제어와의 관계를 같게 해 두지 않으면, 출력에서의 오프셋에 전회의 L 구간과는 다른 불필요한 변동이 발생하므로, 초기값으로 리셋한다. 게이트 신호가 L인 구간은, 그대로의 값을 유지하므로, 제어를 개시하고 나서 2회째의 게이트 신호가 H의 구간에 돌입하면, 제어는 또한, 초기값으로부터 개시한다.

다음으로, 기억부(50)를 사용하는 본 실시의 형태에서의 동작을 설명한다. 도 25(c)의 (1)은, 기억부(50)를 사용한 경우의 오프셋 검출값이다. 제어를 개시시키면, 도 25(d)에 나타내는 게이트 신호가 L인 구간에서는 제 2 오프셋부를 제어하므로, 제어함으로써, 오프셋 검출값도 센터에 가까워진다. 다음으로, 게이트 신호가 H인 구간에서는, 제 1 오프셋부를 제어하므로, 오프셋 검출값도 센터에 가까워진다. 도 25(c)의 (2)에 나타내는 오프셋 제어값도 아래쪽으로 변동한다. 다음 게이트 신호가 L인 구간에서는, 제 2 오프셋부가 동작하므로, 제 1 오프셋 제어값은 움직이지 않는다.

여기서 제 1 오프셋 제어는, 제 2 오프셋 제어가 동작하기 시작하는 것과 동시에, 다시 말해, 게이트 신호의 하강시에, 제 2 오프셋 제어와의 관계를 같게 해 두지 않으면, 출력에서의 오프셋에 전회의 L 구간과는 다른 불필요한 변동이 발생하므로, 초기값으로 리셋한다. 게이트 신호가 L인 구간은, 그대로의 값을 유지한다. 다음으로 제어를 개시하고 나서 2회째의 게이트 신호가 H의 구간에 돌입하면, 전회의 H 구간의 가장 뒤의 제어 신호가 출력되므로, 도 25(b)의 (1)에서는, 오프셋 검출값이 센터 부근에 도달하지 않았지만, 도 25(c)의 (1)에 나타내는 바와 같이, 곧 센터 부근에 도달한다.

본 실시의 형태 3은 또한, 종래 기술에서는, 센터 레벨까지 오프셋을 인입하는데, 아날로그 회로에서 결정되는 시정수분은 매회 항상 시간이 걸리고 있었던 것이, 오프셋 제어값을 학습한 이후는, 인입하기까지의 시간이 걸리지 않게 된다고 하는 이점이 있다.

이와 같이, 본 실시의 형태 3에 의하면, 실시의 형태 2의 구성에 대하여, 게이트 생성부(45)로부터 출력되는 게이트 신호에 의해 제어부에 입력하는 유지 정보를 제어하는 기억부(50)를 더 구비하도록 했으므로, 단자 수를 증가시키지 않고, DC 성분차를 흡수하는 것이 가능해지고 또한, 제어부가 생성한 제어 신호를 기억부가 기억하고 있으므로, DC 오프셋을 인입하기까지의 시간을 단축할 수 있다.

(실시의 형태 4)

이 실시의 형태 4는, 청구항 9 및 청구항 10에 기재된 발명에 대응하는 것으로, 실시의 형태 1의 제어부에 홀드 신호를 입력하여, 제어 동작의 홀드 혹은 제어 속도의 전환을 행하는 것을 가능하게 한 것이다.

이하, 본 발명의 실시의 형태 4에 대하여, 도면을 참조하면서 상세히 설명한다. 이 실시의 형태 4에 의한 신호 처리 장치의 블록도를 도 26에 나타낸다.

이 신호 처리 장치는, 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부(1)와, 제 1 오프셋부(1)의 출력을 입력으로 하여, 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부(2)와, 그 제 2 오프셋부(2)의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부(3)와, 그 A/D 변환부(3)의 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부(4)와, 상기 A/D 변환부(3) 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부(5)와, 상기 피크 검출부(4) 출력 및 상기 바텀 검출부(5) 출력을 입력으로 하여 상기 A/D 변환부(3) 입력의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부(6)와, 상기 A/D 변환부(3)의 출력 신호를 홀드하는 홀드 신호 생성부(55)를 구비하고, 상기 오프셋 검출부(6)로부터 출력된 오프셋 정보 신호에 의해 상기 제 1 오프셋부(1)와 상기 제 2 오프셋부(2)의 오프셋 제어를 배타적으로 제어함과 아울러, 홀드 신호 입력에 의해 제어 동작의 홀드 혹은 제어 속도의 전환이 가능한 제어부(7)를 구비하고 있다.

다음으로, 이 실시의 형태 4의 동작에 대하여 설명한다.

정보 기록 매체로부터의 재생 신호는 제 1 오프셋부(1)와 제 2 오프셋부(2)에서 제어 입력에 따른 오프셋이 제공된 후, A/D 변환부(3)에 의해 소정 클록 주기 T의 클록으로 샘플링시켜 양자화 디지털 신호로 변환된다.

다음으로 상기 양자화 디지털 신호로 변환된 신호로부터, 피크 검출부(4) 및 바텀 검출부(5)에서 피크 검출 및 바텀 검출을 행한다. 피크 검출 및 바텀 검출 동작에 대해서는 실시의 형태 1과 마찬가지이며, 모두 소정 클록 주기 T의 클록과 같은 주기의 클록으로 이것을 행하더라도 좋지만, 피크 검출부(4) 및 바텀 검출부(5)를 각각 mT 주기 혹은 nT 주기(m, n은 서로 독립된 양의 정수, 즉, n은 m과는 다른 양의 정수)로 동작시키더라도, 혹은 모두 nT 주기(즉, m과 n은 2 이상의 같은 값의 양의 정수)로 동작시키더라도, 피크 검출 및 바텀 검출이 가능하며, 이에 따라 소비 전력을 삭감하는 것이 가능하다.

다음으로, 피크 검출값 및 바텀 검출값으로부터 오프셋 검출부(6)에서 오프셋 검출을 행한다. 오프셋 검출은, 피크값과 바텀값의 합, 혹은 A/D 센터 레벨로부터의 거리의 차, 혹은 피크값 및 바텀값이 각각 소정의 윈도우 범위에 들어가 있는지 여부를 검출하는 것 등에 의해 얻을 수 있다.

검출한 오프셋을 도 13에 나타낸다.

다음으로, 홀드 신호 생성부(55)에서 생성한 게이트 신호를 제어부(7)에 입력한다. 여기서는, A/D 변환부(3)의 출력 신호를 홀드 신호 생성부(55)에 입력하고 있지만, 상기 바텀 검출부(5) 출력, 상기 피크 검출부(4) 출력 혹은 바텀 검출부(5) 출력과 피크 검출부(4) 출력의 연산 등으로 표시되는 상기 진폭 정보 신호의 적어도 하나를 입력으로 하고, 입력 신호의 결핍을 검출한 홀드 신호를 입력으로 하더라도 상관없다. 또한, 외부에서 디펙트를 검출하여, 생성한 신호라도 상관없다. 디펙트 등을 검출했을 때가 아닌, 동작의 홀드를 희망할 때에 외부로부터 입력되는 신호라도 상관없다.

이와 같이, 본 실시의 형태 4에 의하면, 실시의 형태 3의 구성에 더하여, A/D 변환부(3)의 출력 신호를 홀드하는 홀드 신호 생성부(55)를 더 구비하고, 제어부(7)가 홀드 신호 입력에 의해 제어 동작의 홀드 혹은 제어 속도의 전환이 가능하도록 구성했으므로, 단자 수를 증가시키지 않고, DC 성분차를 흡수하는 것이 가능해지고 또한, 홀드 신호 생성부에 의해 재생 신호의 국소 변동을 검출하여, 오프셋 제어를 홀드하거나, 혹은 제어 응답 속도를 바꿈으로써, 제어 신호가 결함 통과 후에 A/D 변환부(3)의 입력 다이내믹 레인지를 오버하는 현상을 억제하는 것이 가능하며, 항상 A/D 변환부(3) 입력에 있어서의 신호 진폭 및 오프셋을 거의 일정하게 유지할 수 있으므로, 신호 결함부를 통과한 후, 재생 신호가 A/D 변환부(3)의 입력 다이내믹 레인지에 들어가 정상 상태로 인입하기까지 쓸데없는 시간이 걸려 정확하게 데이터 재생을 할수 없다고 하는 문제가 없어져, 결함 경과 후의 데이터 에러를 최소한으로 억제할 수 있는 유효한 효과가 있다.

(실시의 형태 5)

이 실시의 형태 5는, 청구항 11에 기재된 발명에 대응하는 것으로, 실시의 형태 1의 보다 구체적인 구성예를 나타내는 것이다. 이하, 본 발명의 실시의 형태 5에 대하여 도면을 참조하면서 상세히 설명한다. 이 실시의 형태 5에 의한 신호 처리 장치의 블록도를 도 27에 나타낸다.

이 신호 처리 장치는, 재생 신호 입력에 대하여 설정한 값에 따른 이득을 제공하는 가변 이득 앰프부(56)와, 그 가변 이득 앰프(56) 출력을 입력으로 하여, 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부(1)와, 그 제 1 오프셋부(1) 출력을 입력으로 하여, 이득 제어 신호 입력에 따른 이득을 제공하는 가변 이득 앰프부(9)와, 그 가변 이득 앰프부(9)의 출력을 입력으로 하여, 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부(2)와, 그 제 2 오프셋부(2)의 출력을 입력으로 하여, 고주파 대역을 강조하는 등화기부(10)와, 그 등화기부(10)의 출력을 입력으로 하여 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부(3)와, 그 A/D 변환부 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부(4)와, 상기 A/D 변환부(3) 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부(5)와, 상기 피크 검출부(4) 출력 및 상기 바텀 검출부(5) 출력을 입력으로 하여 상기 A/D 변환부(3) 입력의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부(6)와, 상기 피크 검출부(4) 출력 및 상기 바텀 검출부(5) 출력을 입력으로 하여 상기 A/D 변환부(3) 입력의 신호 진폭을 연산하여 진폭 정보 신호를 출력하는 진폭 검출부(12)와, 상기 진폭 정보 신호와 진폭 목표값의 대소 관계에 따라 상기 가변 이득 앰프부(9)의 제어를 행하는 이득 제어부(14)와, 상기 오프셋 검출부로부터 출력된 오프셋 정보 신호와 오프셋 목표값의 대소 관계에 따라 상기 제 1 및 제 2 오프셋부의 제어를 행하는 오프셋 제어부(13)를 구비하고 있다.

다음으로, 이 실시의 형태 5의 동작에 대하여 설명한다.

정보 기록 매체로부터의 재생 신호는, 가변 이득 앰프부(56)를 통하여, 가변 이득 앰프부(56)에 설정된 이득의 배수만큼 증폭되어 출력된다. 가변 이득 앰프부(56)는, 광 픽업의 격차나 정보 기록 매체 사이의 차의 격차를 흡수하기 위해 사용하는 것을 상정하고 있다. 기록 정보 재생 장치의 초기의 학습한 값이나, 재생 장치의 개발시에 평가한 값으로부터, 가변 이득 앰프부(56)의 설정 이득을 정한다.

그리고, 픽업이나 정보 기록 매체의 격차를 어느 정도 흡수하고, 기준의 진폭 범위 내인 가변 이득 앰프부(56) 출력을 입력으로 하여, 제 1 오프셋부(1)에서 제어 입력에 따른 오프셋이 제공되고, 가변 이득 앰프부(9)에서 이득 제어 입력에 따른 이득이 제공되고, 제 2 오프셋부(2)에서 오프셋 제어 입력에 따른 오프셋이 제공된 후, 등화기부(10)에서 파형 등화 처리가 행해진다.

고밀도 기록된 광 기록 매체 등을 재생하는 경우, 광학적인 주파수 특성에 의해 짧은 기록 마크의 신호 진폭이 저하하여 버리므로, 등화기부(10)에서 이 주파수 대역을 부스트업함으로써, 신호의 SNR(Signal to Noise Ratio)을 개선할 필요가 있다. 또한, 등화기부(10) 출력은, A/D 변환부(3)에 의해 소정 클록 주기 T의 클록으로 샘플링시켜 양자화 디지털 신호로 변환된다.

다음으로 상기 양자화 디지털 신호로 변환된 신호로부터, 피크 검출부(4) 및 바텀 검출부(5)에서 피크 검출 및 바텀 검출을 행한다.

여기서, 피크 검출 및 바텀 검출 동작에 대해서는 실시의 형태 1과 마찬가지이며, 모두 소정 클록 주기 T의 클록과 같은 주기의 클록으로 이것을 행하더라도 좋지만, 피크 검출부(4) 및 바텀 검출부(5)를 각각 mT 주기 혹은 nT 주기(m, n은 서로 독립된 양의 정수, 즉, n은 m과는 다른 양의 정수)로 동작시키더라도, 혹은 모두 nT 주기(즉, m과 n은 2 이상의 같은 값의 양의 정수)로 동작시키더라도, 피크 검출 및 바텀 검출이 가능하며, 이에 따라 소비 전력을 삭감하는 것이 가능하다.

또한, 진폭 검출부(12)에서 진폭 검출을 행한다. 진폭 검출은, 예컨대, 피크값과 바텀값의 차를 연산함으로써 얻어진다.

오프셋 제어부(13)의 동작에 대해서는 실시의 형태 1과 마찬가지이다.

이득 제어부(14)는 진폭 검출값과 소정 진폭 목표값을 비교하여, 진폭 검출값이 목표값보다 작을 때는 가변 이득 앰프부(9)의 이득을 올리도록 제어 출력하고, 반대로 진폭 검출값이 목표값보다 클 때는 가변 이득 앰프부(9)의 이득을 내리도록 제어 출력한다.

등화기부(10) 내의 신호 진폭은, SNR(Signal to Noise Ratio)의 관점에서 등화기부(10)의 다이내믹 레인지 범위 내에서, 최대 진폭으로 신호를 통과시키는 것이 바람직하지만, 본 실시의 형태 5와 같이, A/D 변환부(3)의 전단에 등화기부(10)를 배치함으로써, 등화기부(10)의 입력 신호 진폭 및 입력 신호 오프셋을 일정해지도록 제어할 수 있다. 또한, 이에 따라, SNR을 최대한으로 확보하는 것이 가능하며, 등화기부(10) 전단에서 발생하는 회로 오프셋 등의 격차 마진을 고려할 필요가 없어지므로, 등화기의 다이내믹 레인지 내에서 최대 진폭의 신호를 입력할 수 있다.

이와 같이, 본 실시의 형태 5에 의하면, 재생 신호 입력에 대하여 설정한 값에 따른 이득을 제공하는 가변 이득 앰프부(56)와, 그 가변 이득 앰프(56) 출력을 입력으로 하여, 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부(1)와, 그 제 1 오프셋부(1) 출력을 입력으로 하여, 이득 제어 신호 입력에 따른 이득을 제공하는 가변 이득 앰프부(9)와, 그 가변 이득 앰프부(9)의 출력을 입력으로 하여, 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부(2)와, 그 제 2 오프셋부(2)의 출력을 입력으로 하여, 고주파 대역을 강조하는 등화기부(10)를, A/D 변환부(3)의 전단에 마련하여, A/D 변환부(3)의 출력의 피크 검출 결과 및 바텀 검출 결과에 근거하여 A/D 변환부(3)의 입력에 있어서의 오프셋 및 진폭의 검출을 행하고, 오프셋 제어부(13)가 그 검출 결과인 오프셋 정보 신호에 따라 제 1 오프셋부(1) 및 제 2 오프셋부(2)를 배타적으로 제어하여, 이득 제어부(14)가 그 검출 결과인 진폭 정보 신호와 진폭 목표값의 대소 관계에 따라 가변 이득 앰프부(9)의 이득을 제어하도록 구성했으므로, 단자 수를 증가시키지 않고, DC 성분차를 흡수하는 것이 가능해지고 또한, 가변 이득 앰프부(9)에 의해 광 픽업이나 정보 기록 매체의 개체차를 흡수할 수 있고, 등화기부(10)를 A/D 변환부(3)의 전단에 배치함으로써, 등화기부(10)의 입력 신호 진폭 및 입력 신호 오프셋을 일정해지도록 제어할 수 있어, 등화기부(10)의 다이내믹 레인지 내에서 최대 진폭의 신호를 입력하는 것이 가능해진다.

(실시의 형태 6)

이 실시의 형태 6은, 청구항 12에 기재된 발명에 대응하는 것으로, 실시의 형태 5의 등화기부(10)의 고대역 용이화 설계에 중점을 둔 구성예를 나타내는 것이다.

이하, 본 발명의 실시의 형태 6에 대하여 도면을 참조하면서 상세히 설명한다. 이 실시의 형태 6에 의한 신호 처리 장치의 블록도를 도 28에 나타낸다.

이 신호 처리 장치는, 재생 신호 입력에 대하여 설정한 값에 따른 이득을 제공하는 가변 이득 앰프부(56)와, 그 가변 이득 앰프(56) 출력을 입력으로 하여, 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부(1)와, 그 제 1 오프셋부(1) 출력을 입력으로 하여, 이득 제어 신호 입력에 따른 이득을 제공하는 가변 이득 앰프부(9)와, 그 가변 이득 앰프부(9)의 출력을 입력으로 하여, 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부(2)와, 그 제 2 오프셋부(2) 출력을 입력으로 하여, 고주파 대역을 강조하는 등화기부(10)와, 그 등화기부(10) 출력을 입력으로 하여, 설정한 값에 따른 오프셋을 제공하는 제 3 오프셋부(57)와, 그 오프셋부(57)의 출력을 입력으로 하여, 고정 이득을 제공하는 고정 이득 앰프부(58)와, 고정 이득 앰프(58)의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부(3)와, 그 A/D 변환부(3) 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부(4)와, 상기 A/D 변환부(3) 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부(5)와, 상기 피크 검출부(4) 출력 및 상기 바텀 검출부(5) 출력을 입력으로 하여 상기 A/D 변환부(3) 입력의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부(6)와, 상기 피크 검출부(4) 출력 및 상기 바텀 검출부(5) 출력을 입력으로 하여 상기 A/D 변환부(3) 입력의 신호 진폭을 연산하여 진폭 정보 신호를 출력하는 진폭 검출부(12)와, 상기 진폭 정보 신호와 진폭 목표값의 대소 관계에 따라 상기 가변 이득 앰프부(9)의 제어를 행하는 이득 제어부(14)와, 상기 오프셋 검출부로부터 출력된 오프셋 정보 신호와 오프셋 목표값의 대소 관계에 따라 상기 제 1 및 제 2 오프셋부의 제어를 행하는 오프셋 제어부(12)를 구비하고 있다.

다음으로, 이 실시의 형태 6의 동작에 대하여 설명한다.

정보 기록 매체로부터의 재생 신호는 가변 이득 앰프부(56)를 통하여, 가변 이득 앰프부(56)에 설정된 이득의 배수만큼 증폭되어 출력된다. 가변 이득 앰프부(56)는, 픽업의 격차나 정보 기록 매체의 개체 사이의 차의 격차를 흡수하기 위해 사용하는 것을 상정하고 있다. 기록 정보 재생 장치의 초기의 학습한 값이나, 재생 장치의 개발시에 평가한 값으로부터, 가변 이득 앰프부(56)의 설정 이득을 정한다.

그리고, 픽업이나 정보 기록 매체의 격차를 어느 정도 흡수하고, 기준의 진폭 범위 내인 가변 이득 앰프부(56) 출력을 입력으로 하여, 제 1 오프셋부(1)에서 제어 입력에 따른 오프셋이 제공되고, 가변 이득 앰프부(9)에서 이득 제어 입력에 따른 이득이 제공되고, 제 2 오프셋부(2)에서 오프셋 제어 입력에 따른 오프셋이 제공된 후, 등화기부(10)에서 파형 등화 처리가 행해진다. 고밀도 기록된 광 기록 매체 등을 재생하는 경우, 광학적인 주파수 특성에 의해 짧은 기록 마크의 신호 진폭이 저하하여 버리므로, 등화기부(10)에서 이 주파수 대역을 부스트업함으로써, 신호의 SNR을 개선할 필요가 있다. 또한, 이 실시의 형태에서는, A/D 변환부의 앞에 고정 이득 앰프부를 삽입함으로써, 등화기부(10)를 통과하는 신호 진폭을 작게 하는 것이 가능해진다.

또한, 고정 이득 앰프부(58)의 회로 오프셋의 격차가 큰 경우에는, 제 3 오프셋부(57)에서 흡수하는 것이 가능하다. 등화기부(10) 출력을 입력하는 오프셋부(57)는, 고정 이득 앰프부(58)의 오프셋의 격차의 영향을 흡수하기 위해, 재생 장치의 초기 학습이나 LSI의 출하 검사시 등에 A/D 변환부(3)의 센터 레벨에 오는 값으로 설정하여 두는 것이 바람직하지만, 고정 이득 앰프부의 오프셋 격차가 특성에 영향을 주지 않는 정도이면, 특별히 오프셋부(57)를 탑재할 필요는 없다.

고정 이득 앰프부(58) 출력은, A/D 변환부(3)에 의해 소정 클록 주기 T의 클록으로 샘플링시켜 양자화 디지털 신호로 변환된다.

다음으로 상기 양자화 디지털 신호로 변환된 신호로부터, 피크 검출부(4) 및 바텀 검출부(5)에서 피크 검출 및 바텀 검출을 행한다. 여기서, 피크 검출 및 바텀 검출 동작에 대해서는 실시의 형태 1과 마찬가지이며, 모두 소정 클록 주기 T의 클록과 같은 주기의 클록으로 이것을 행하더라도 좋지만, 피크 검출부(4) 및 바텀 검출부(5)를 각각 mT 주기 혹은 nT 주기(m, n은 서로 독립된 양의 정수, 즉, n은 m과는 다른 양의 정수)로 동작시키더라도, 또는 모두 nT 주기(즉, m과 n은 2 이상의 같은 값의 양의 정수)로 동작시키더라도, 피크 검출 및 바텀 검출이 가능하며, 이에 따라 소비 전력을 삭감하는 것이 가능하다.

피크 검출값 및 바텀 검출값으로부터 오프셋 검출부(6)에서 오프셋 검출을 행한다. 오프셋 검출은, 피크값과 바텀값의 합, 혹은 A/D 센터 레벨로부터의 거리의 차, 혹은 피크값 및 바텀값이 각각 소정의 윈도우 범위에 들어가 있는지 여부를 검출하는 것 등에 의해 얻을 수 있다. 검출한 오프셋을 도 13에 나타낸다.

또한, 진폭 검출부(12)에서 진폭 검출을 행한다. 진폭 검출은, 예컨대, 피크값과 바텀값의 차를 연산함으로써 얻어진다.

오프셋 제어부(13)의 동작에 대해서는 실시의 형태 1과 마찬가지이다.

이득 제어부(14)는 진폭 검출값과 소정 진폭 목표값을 비교하여, 진폭 검출값이 목표값보다 작을 때는 가변 이득 앰프부(9)의 이득을 올리도록 제어 출력하고, 반대로 진폭 검출값이 목표값보다 클 때는 가변 이득 앰프부(9)의 이득을 내리도록 제어 출력한다.

실시의 형태 5에서는, SNR의 관점에서 다이내믹 레인지 내의 최대 진폭으로 신호를 통과시키는 것이 바람직하다고 설명했지만, 아날로그 회로 설계의 관점에서, 고대역 설계를 용이화하기 위해서는, 통과 신호 진폭을 작게 하는 것이 효과적이다. 진폭이 작으면, 왜곡 특성을 확보하기 쉬우므로, 고대역 설계에 적합하다.

이와 같이, 본 실시의 형태 6에 의하면, 실시의 형태 5의 구성에 더하여, 등화기부(10)와 A/D 변환부(3)의 사이에, 등화기부(10)의 출력에 대하여, 설정한 값에 따른 DC 오프셋을 제공하는 제 3 오프셋부(57)와, 제 3 오프셋부(57)의 출력에 고정 이득을 제공하여 상기 A/D 변환부에 출력하는 고정 이득 앰프부(58)를, 더 구비하도록 했으므로, 단자 수를 증가시키지 않고, DC 성분차를 흡수하는 것이 가능해지고 또한, 고정 이득 앰프부(58)에 의해, 등화기부(10)를 통과하는 신호 진폭을 작게 할 수 있다, 고대역 설계가 용이해지고 또한, 고정 이득 앰프부(58)의 회로 오프셋의 격차를, 제 3 오프셋부(57)에 의해 흡수하는 것이 가능해진다.

또, 상기 실시의 형태 1 내지 6에서는, 제 1 오프셋부와 제 2 오프셋부를 서로 직렬로 접속하도록 했지만, 이들 제 1 및 제 2 오프셋부는 배타적으로 제어되므로, 이들을 서로 병렬로 접속하도록 하더라도 좋다.

단, 이 경우, 제 1 및 제 2 오프셋부는, 액티브가 되는 것이 입력 신호에 오프셋을 제공하여 출력하고, 액티브가 되지 않는 것은 신호를 출력하지 않는 것으로 한다.

(산업상이용가능성)

이와 같이, 본 발명의 신호 처리 장치는, 광디스크 등의 정보 기록 매체로부터 판독한 아날로그 재생 신호에 급격한 DC 전압차가 존재하는 경우에 대해서도, 단자수를 증가시키지 않고, 항상 A/D 변환부의 다이내믹 레인지 내에 재생 신호를 입력하는 조정을 행함으로써, 안정한 A/D 변환을 실현할 수 있으므로 유용하다.

1 : 제 1 오프셋부 2 : 제 2 오프셋부
3 : A/D 변환부 4 : 피크 검출부
5 : 바텀 검출부 6 : 오프셋 검출부
7 : 제어부 8 : 하이 패스 필터
9 : 가변 이득 앰프부 10 : 등화기부
11 : 오프셋부 12 : 진폭 검출부
13 : 오프셋 제어부 14 : 이득 제어부
15 : 크루브 트랙 16 : 랜드 트랙
17 : 헤더부 18 : 광디스크
19 : 스핀들 모터 20 : 광헤드
21a~21d : I/V 변환 증폭기 22 : 가산기
23 : 데이터부 24 : 인입 펄스 생성부
25 : LSI 단자 26 : LSI 단자
27 : LSI 단자 28 : 외부 부착 용량
29 : 외부 부착 용량 30 : LSI 내부 저항
31 : 아날로그 스위치 32 : 아날로그 스위치
33 : 와이어 34 : 리드 프레임
35 : 반도체 칩 36 : 패드
37 : 반도체 칩 내에서의 회로 부분 38 : 선택기
39 : 레지스터 40 : 감산기
41 : 비교기
42 : 데이터부로부터 CAPA부에 돌입할 때의 인입 특성
43 : CAPA부로부터 데이터부에 돌입할 때의 인입 특성
44 : 데이터부 45 : 게이트 생성부
46 : 어드레스 위치 검출부 47 : 섹터 카운터
48 : 예측 게이트 생성부 49 : 선택기
50 : 기억부 51 : 선택기
52 : 레지스터 53 : 선택기
54 : 레지스터 55 : 홀드 신호 생성부
56 : 가변 이득 앰프부 57 : 제 3 오프셋부
58 : 고정 이득 앰프부

Claims (12)

1. 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부와,
   재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부와,
   상기 제 1 및 제 2 오프셋부 중 한쪽의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부와,
   상기 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크(peak) 검출 동작을 행하는 피크 검출부와,
   상기 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀(bottom) 검출 동작을 행하는 바텀 검출부와,
   상기 피크 검출부의 출력 및 상기 바텀 검출부의 출력을 입력으로 하여, 상기 A/D 변환부로의 입력에 있어서의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부와,
   상기 오프셋 검출부로부터 출력된 오프셋 정보 신호에 의해 상기 제 1 및 제 2 오프셋부에 의한 오프셋 제어를, 배타적으로 제어하는 제어부
   를 구비하고,
   재생 신호의 국소 변동에 상관없이 상기 A/D 변환부로의 입력에 있어서의 오프셋을 대략 일정하게 유지하는 것
   을 특징으로 하는 신호 처리 장치.
   
2. 재 1 항에 있어서,
   상기 제 1 및 제 2 오프셋부의 한쪽은 고속 동작을 하고, 다른 쪽은 저속 동작하는 것을 특징으로 하는 신호 처리 장치.
   
3. 제 1 항에 있어서,
   게이트 신호를 생성하는 게이트 생성부를 더 구비하고,
   상기 제어부는, 상기 오프셋 정보 신호 및 상기 게이트 신호에 의해, 상기 제 1 및 제 2 오프셋부에 의한 오프셋 제어를 배타적으로 제어하는 것이며,
   재생 신호의 국소 변동에 상관없이 상기 A/D 변환부로의 입력에 있어서의 오프셋을 대략 일정하게 유지하는 것
   을 특징으로 하는 신호 처리 장치.
   
4. 제 3 항에 있어서,
   상기 게이트 생성부로부터 출력되는 게이트 신호는, 기록 매체상의 데이터가 기입된 영역과, 기입되어 있지 않은 영역을 구별하는 신호인 것을 특징으로 하는 신호 처리 장치.
   
5. 제 3 항에 있어서,
   상기 게이트 생성부로부터 출력되는 게이트 신호는, 기록 매체상의 어드레스 데이터가 기록되는 헤더 영역과, 유저 데이터가 기록되는 데이터 영역을 구별하는 신호인 것을 특징으로 하는 신호 처리 장치.
   
6. 제 3 항에 있어서,
   상기 게이트 생성부는, 상기 게이트 생성부로부터 출력되는 게이트 신호를, 기록 매체의 어드레스 정보를 취득하기 전과 어드레스 정보를 취득한 후에 있어서 서로 다른 종류의 게이트 신호로 설정하는 것을 특징으로 하는 신호 처리 장치.
   
7. 제 3 항에 있어서,
   상기 제어부로부터 출력되는 제어 신호의 정보를 유지하는 기억부를 더 구비하고,
   상기 게이트 생성부로부터 출력되는 게이트 신호에 의해 상기 제어부에 입력하는 유지 정보를 제어하는 것
   을 특징으로 하는 신호 처리 장치.
   
8. 제 7 항에 있어서,
   상기 게이트 생성부로부터 출력되는 게이트 신호는, 기록 매체상의 어드레스 데이터가 기록되는 헤더 영역과, 유저 데이터가 기록되는 데이터 영역을 구별하는 신호인 것을 특징으로 하는 신호 처리 장치.
   
9. 재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부와,
   재생 신호 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부와,
   상기 제 1 및 제 2 오프셋부 중 한쪽의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부와,
   상기 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부와,
   상기 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부와,
   상기 피크 검출부의 출력 및 상기 바텀 검출부의 출력을 입력으로 하여, 상기 A/D 변환부로의 입력에 있어서의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부와,
   상기 오프셋 검출부로부터 출력된 오프셋 정보 신호에 의해 상기 제 1 오프셋부 및 상기 제 2 오프셋부의 오프셋 제어를, 배타적으로 제어함과 아울러, 홀드 신호의 입력에 의해 제어 동작의 홀드 혹은 제어 속도의 전환이 가능한 제어부
   를 구비하고,
   재생 신호의 국소 변동에 상관없이 A/D 변환부로의 입력에 있어서의 신호 오프셋을 대략 일정하게 유지하는 것
   을 특징으로 하는 신호 처리 장치.
   
10. 제 9 항에 있어서,
    상기 피크 검출부 및 상기 바텀 검출부의 출력을 입력으로 하여 상기 A/D 변환부로의 입력에 있어서의 신호 진폭을 연산하여 진폭 정보를 출력하는 신호 검출부와,
    상기 A/D 변환부의 출력, 상기 바텀 검출부의 출력, 상기 오프셋 검출부의 출력 혹은 상기 진폭 정보 신호 중 적어도 하나를 입력으로 하여, 외부 입력 신호의 결핍을 검출하여 홀드 신호를 출력하는 홀드 신호 생성부
    를 더 구비하고,
    상기 홀드 신호에 의해 상기 제어부의 제어 동작의 홀드 혹은 제어 속도의 전환이 가능한 것
    을 특징으로 하는 신호 처리 장치.
    
11. 재생 신호 입력에 대하여 설정한 값에 따른 이득을 제공하는 가변 이득 앰프와,
    상기 가변 이득 앰프의 출력을 입력으로 하여, 그 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 1 오프셋부와,
    상기 제 1 오프셋부의 출력을 입력으로 하여, 그 입력에 대하여 이득 제어 신호 입력에 따른 이득을 제공하는 가변 이득 앰프부와,
    상기 가변 이득 앰프부의 출력을 입력으로 하여, 그 입력에 대하여 오프셋 제어 신호에 따른 DC 오프셋을 제공하는 제 2 오프셋부와,
    상기 제 2 오프셋부의 출력을 입력으로 하여, 고주파 대역을 강조하는 등화기부와,
    상기 등화기부의 출력을 입력으로 하여, 소정 클록 주기 T의 클록으로 샘플링을 행하여 아날로그-디지털 변환하여 샘플링 데이터를 출력하는 A/D 변환부와,
    상기 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 m배(m은 양의 정수)의 주기의 클록으로 피크 검출 동작을 행하는 피크 검출부와,
    상기 A/D 변환부의 출력을 입력으로 하여 상기 클록 주기의 n배(n은 양의 정수)의 주기의 클록으로 바텀 검출 동작을 행하는 바텀 검출부와,
    상기 피크 검출부의 출력 및 상기 바텀 검출부의 출력을 입력으로 하여, 상기 A/D 변환부로의 입력에 있어서의 신호 오프셋을 연산하여 오프셋 정보 신호를 출력하는 오프셋 검출부와,
    상기 피크 검출부의 출력 및 상기 바텀 검출부의 출력을 입력으로 하여 상기 A/D 변환부로의 입력에 있어서의 신호 진폭을 연산하여 진폭 정보 신호를 출력하는 진폭 검출부와,
    상기 진폭 정보 신호와 진폭 목표값의 대소 관계에 따라 상기 가변 이득 앰프부의 제어를 행하는 이득 제어부와,
    상기 오프셋 검출부로부터 출력된 오프셋 정보 신호와 오프셋 목표값의 대소 관계에 따라 상기 제 1 및 제 2 오프셋부의 제어를 행하는 오프셋 제어부
    를 구비하고,
    재생 신호의 국소 변동에 상관없이 상기 A/D 변환부로의 입력에 있어서의 신호 진폭 및 오프셋을 대략 일정하게 유지하는 것
    을 특징으로 하는 신호 처리 장치.
    
12. 제 11 항에 있어서,
    상기 등화기부와 상기 A/D 변환부의 사이에,
    상기 등화기부의 출력을 입력으로 하여, 그 입력에 대하여, 설정한 값에 따른 DC 오프셋을 제공하는 제 3 오프셋부와,
    상기 제 3 오프셋부의 출력을 입력으로 하여, 그 입력에 고정 이득을 제공하여 상기 A/D 변환부에 출력하는 고정 이득 앰프부
    를 더 구비한 것을 특징으로 하는 신호 처리 장치.

Images