KR20100018943A - 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법 - Google Patents

반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법 Download PDF

Info

Publication number
KR20100018943A
KR20100018943A KR1020080077710A KR20080077710A KR20100018943A KR 20100018943 A KR20100018943 A KR 20100018943A KR 1020080077710 A KR1020080077710 A KR 1020080077710A KR 20080077710 A KR20080077710 A KR 20080077710A KR 20100018943 A KR20100018943 A KR 20100018943A
Authority
KR
South Korea
Prior art keywords
code
adjustment
clock
command
time control
Prior art date
Application number
KR1020080077710A
Other languages
English (en)
Other versions
KR100945813B1 (ko
Inventor
변상진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080077710A priority Critical patent/KR100945813B1/ko
Priority to US12/478,201 priority patent/US8169232B2/en
Publication of KR20100018943A publication Critical patent/KR20100018943A/ko
Application granted granted Critical
Publication of KR100945813B1 publication Critical patent/KR100945813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 코드 조정시간 제어 명령에 따라 정해진 조정 클럭 사이클에 해당하는 시간 동안 저항값 조정 코드의 코드값을 조정하여 출력하도록 구성된 코드 조정부; 및 코드 조정 명령을 이용하여 상기 조정 클럭을 생성하도록 구성된 조정 클럭 생성부를 구비한다.
반도체 집적회로, 코드, 클럭 신호

Description

반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법{APPARATUS AND METHOD FOR GENERATING RESISTANCE VALUE CALIBRATION CODE OF SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법에 관한 것이다.
저항값 조정 코드는 PVT(Process/Voltage/Temperature) 변동에 대응하여 반도체 집적회로의 온 다이 터미네이션(ODT: On Die Termination) 또는 온 저항(Ron) 값을 조정하기 위해 사용되며, 저항값 조정 코드 생성 장치를 통해 조정된다.
도 1은 종래의 기술에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치의 블록도이다.
종래의 기술에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치는 도 1에 도시된 바와 같이, 코드 조정부(10) 및 스테이트 머신(State Machine)(20)을 구비한다.
상기 코드 조정부(10)는 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS), 지연된 클럭 신호(CLKD) 및 기준 전압(VREF)을 이용하여 상기 저항값 조정 코 드(PCODE<0:N>, NCODE<0:N>)의 코드 값을 조정하여 출력하도록 구성된다. 상기 코드 조정부(10)는 ZQ 핀을 통해 외부 저항(RZQ)과 연결된다.
상기 스테이트 머신(20)은 코드 조정명령(ZQC) 및 어드레스 신호(A10)의 논리 레벨에 따라 외부 클럭(CLK)을 이용하여 상기 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS)을 선택적으로 활성화시키도록 구성된다. 리셋 신호(RST)는 상기 스테이트 머신(20)을 초기화시키기 위한 신호이다.
코드 조정 동작은 반도체 집적회로의 아이들(IDLE) 상태에서 이루어진다.
상기 스테이트 머신(20)은 상기 코드 조정명령(ZQC)이 활성화된 이후 외부 클럭(CLK)을 기준으로 상기 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS)을 발생시킨다. 즉, 상기 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS)을 외부 클럭(CLK)과 동기시켜 발생시킨다.
상기 코드 조정시간 제어 명령(ZQINIT)은 코드 조정명령(ZQC) 및 어드레스 신호(A10)가 모두 하이 레벨인 경우 활성화되며, 파워 업(power up) 이후 첫 번째로 수행되는 코드 조정을 정의하며, 상기 코드 조정을 상기 외부 클럭(CLK)을 기준으로 512 사이클(Cycle) 동안 수행하라고 명령할 수 있다.
상기 코드 조정시간 제어 명령(ZQOPER)은 코드 조정명령(ZQC) 및 어드레스 신호(A10)가 모두 하이 레벨인 경우 활성화되지만 첫 번째 코드 조정이 이루어진 이후의 코드 조정을 정의하며, 코드 조정을 상기 외부 클럭(CLK)을 기준으로 256 사이클 동안 수행하라고 명령할 수 있다.
상기 코드 조정시간 제어 명령(ZQCS)은 코드 조정명령(ZQC)만 하이 레벨인 경우 활성화되며, 코드 조정을 상기 외부 클럭(CLK)을 기준으로 64 사이클 동안 수행하라고 명령할 수 있다.
상기 외부 클럭(CLK)의 한 주기 시간(tCK)은 상기 외부 클럭(CLK)을 제공하는 시스템 예를 들어, 모바일 기기의 프로세서의 동작 특성에 맞도록 기설정된 범위내에서 다르게 정해질 수 있다.
상술한 바와 같이, 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS)은 정해진 외부 클럭(CLK) 사이클 동안 이루어진다.
따라서 외부 클럭(CLK)의 한 주기 시간(tCK)이 길수록 코드 조정 동작에 소요되는 시간이 길어지고 전력 소모도 증가하게 된다.
상술한 바와 같이, 종래의 기술에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치는 외부 클럭(CLK)을 기준으로 코드 조정 동작을 수행하므로 다음과 같은 문제가 있다.
첫째, 외부 클럭(CLK)의 한 주기 시간(tCK)이 길수록 코드 조정 동작에 소요되는 시간이 길어지므로 동작 속도 측면의 저해요소로 작용할 수 있다.
둘째, 외부 클럭(CLK)의 한 주기 시간(tCK)이 길수록 전력 소모가 증가하므로 반도체 집적회로가 적용되어 배터리(battery)를 전원으로 사용하는 휴대 기기의 사용시간을 감소시킬 수 있다.
본 발명은 코드 조정 시간을 최소화함과 동시에 전력 소모를 감소시킬 수 있도록 한 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법을 제공함에 그 목적이 있다.
본 발명에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치는 코드 조정시간 제어 명령에 따라 정해진 조정 클럭 사이클에 해당하는 시간 동안 저항값 조정 코드의 코드값을 조정하여 출력하도록 구성된 코드 조정부; 및 코드 조정 명령을 이용하여 상기 조정 클럭을 생성하도록 구성된 조정 클럭 생성부를 구비함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 저항값 조정 코드 생성 방법은 코드 조정 명령에 따라 조정 클럭 및 코드 조정시간 제어 명령을 생성하는 단계; 및 상기 코드 조정시간 제어 명령에 따라 정해진 사이클 만큼의 조정 클럭에 해당하는 시간 동안 저항값 조정 코드의 코드값을 조정하여 출력하는 단계를 구비함을 다른 특징으로 한다.
본 발명에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법은 코드 조정에 소요되는 시간을 최소화할 수 있으므로 본 발명의 장치가 적용된 기기의 동작 속도 및 사용 시간을 증가시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법의 바람직한 실시예를 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치의 블록도이다.
본 발명에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치는 도 2에 도시된 바와 같이, 코드 조정부(100), 스테이트 머신(200) 및 내부 클럭 생성부(300)를 구비한다.
상기 코드 조정부(100)는 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS)에 따라 정해진 조정 클럭 사이클에 해당하는 시간 동안 제 1 및 제 2 저항값 조정 코드(PCODE<0:N>, NCODE<0:N>)의 코드값을 조정하여 출력하도록 구성된다.
상기 스테이트 머신(200)은 상기 코드 조정명령(ZQC)과 어드레스 신호(A10)를 조합하여 상기 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS) 중에서 어느 하나를 활성화시켜 출력하고, 조정 클럭(ICLK)을 상기 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS)의 활성화 타이밍에 맞도록 지연시켜 생성한 지연 조정 클럭(ICLKD) 상기 코드 조정부(100)로 출력하도록 구성된다.
상기 코드 조정시간 제어 명령(ZQINIT)은 코드 조정명령(ZQC) 및 어드레스 신호(A10)가 모두 하이 레벨인 경우 활성화되며, 반도체 집적회로의 파워 업(power up) 이후 첫 번째로 수행되는 코드 조정을 정의하며, 상기 코드 조정을 상기 외부 클럭(CLK)을 기준으로 512 사이클 동안 수행하라고 명령할 수 있다.
상기 코드 조정시간 제어 명령(ZQOPER)은 코드 조정명령(ZQC) 및 어드레스 신호(A10)가 모두 하이 레벨인 경우 활성화되지만 첫 번째 코드 조정이 이루어진 이후의 코드 조정을 정의하며, 코드 조정을 상기 외부 클럭(CLK)을 기준으로 256 사이클 동안 수행하라고 명령할 수 있다.
상기 코드 조정시간 제어 명령(ZQCS)은 코드 조정명령(ZQC)만 하이 레벨인 경우 활성화되며, 코드 조정을 상기 외부 클럭(CLK)을 기준으로 64 사이클 동안 수행하라고 명령할 수 있다.
상기 조정 클럭 생성부(300)는 코드 조정명령(ZQC)을 이용하여 상기 조정 클럭(ICLK)을 생성하도록 구성된다.
도 3은 도 2의 코드 조정부의 블록도이다.
상기 코드 조정부(100)는 도 3에 도시된 바와 같이, 제 1 비교기(110), 제 1 카운터(120), 제 1 디지털/아날로그 변환기(130), 제 2 비교기(140), 제 2 카운터(150), 제 2 디지털/아날로그 변환기(160) 및 타이머 카운터(170)를 구비한다.
상기 제 1 비교기(110)는 업데이트 클럭(UPD_CLK)에 따라 기준 전압(VREF)과 제 1 코드 전압(VPCODE)를 비교하여 비교결과 신호를 출력하도록 구성된다.
상기 제 1 카운터(120)는 상기 제 1 비교기(110)에서 출력된 비교결과 신호에 따라 제 1 저항값 조정 코드(PCODE<0:N>)를 증가 또는 감소시키도록 구성된다.
상기 제 1 디지털/아날로그 변환기(130)는 상기 제 1 저항값 조정 코드(PCODE<0:N>)를 상기 제 1 코드 전압(VPCODE)으로 변환하도록 구성된다.
상기 제 2 비교기(140)는 상기 업데이트 클럭(UPD_CLK)에 따라 기준 전 압(VREF)과 제 2 코드 전압(VNCODE)를 비교하여 비교결과 신호를 출력하도록 구성된다.
상기 제 2 카운터(150)는 상기 제 2 비교기(140)에서 출력된 비교결과 신호에 따라 제 2 저항값 조정 코드(NCODE<0:N>)를 증가 또는 감소시키도록 구성된다.
상기 제 2 디지털/아날로그 변환기(160)는 상기 제 2 저항값 조정 코드(NCODE<0:N>)를 상기 제 2 코드 전압(VNCODE)으로 변환하도록 구성된다.
상기 타이머 카운터(170)는 상기 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS) 중에서 활성화된 명령에 따라 정해진 사이클에 해당하는 상기 지연 조정 클럭(ICLKD)을 이용하여 상기 업데이트 클럭(UPD_CLK)을 생성하고, 상기 업데이트 클럭(UPD_CLK)을 이용하여 상기 제 1 비교기(110) 및 제 2 비교기(140)의 동작을 제어하도록 구성된다.
도 4A 및 도 4B는 도 2의 조정 클럭 생성부의 회로도이다.
상기 조정 클럭 생성부(300)는 코드 조정명령(ZQC)의 활성화에 응답하여 상기 조정 클럭(ICLK)을 생성하고, 상기 코드 조정명령(ZQC)이 비활성화되면 상기 조정 클럭(ICLK)의 생성을 중지하도록 구성되며, 링 오실레이터로 구현할 수 있다. 상기 조정 클럭 생성부(300)는 다양한 형태로 구현할 수 있으며, 그 중에서 두 가지 실시예가 도 4A와 도 4B에 도시되어 있다.
상기 도 4A 및 도 4B에 도시된 조정 클럭 생성부(300)는 조정 클럭(ICLK)의 한 주기 시간(tCK)이 반도체 집적회로 외부에서 제공되는 클럭 즉, 외부 클럭(CLK)의 한 주기 시간(tCK)의 최소값과 동일하거나, 코드 조정부(100)의 동작 가능 주파 수를 고려한 범위에서 그 이하가 되도록 설계된다. 따라서 외부 클럭(CLK)의 한 주기 시간(tCK)이 최소값에서 최대값까지의 범위내에서 변하더라도 본 발명의 조정 클럭(ICLK)의 한 주기 시간(tCK)은 외부 클럭(CLK)의 한 주기 시간(tCK)의 최소값 이하로 항상 동일하게 유지된다.
상기 조정 클럭 생성부(300)의 한 실시예에 따른 링 오실레이터는 도 4A에 도시된 바와 같이, 낸드 게이트(ND1) 및 복수개의 인버터(IV1 ~ IV6)를 구비한다. 상기 낸드 게이트(ND1)의 제 1 입력단에 상기 코드 조정명령(ZQC)가 입력된다. 상기 낸드 게이트(ND1)의 출력이 상기 복수개의 인버터(IV1 ~ IV6)를 통해 순차적으로 반전되며, 상기 인버터(IV6)의 출력이 상기 낸드 게이트(ND1)의 제 2 입력단에 입력된다. 상기 인버터(IV3)의 출력단에서 상기 조정 클럭(ICLK)이 출력된다.
상기 조정 클럭 생성부(300)의 다른 실시예에 따른 링 오실레이터는 도 4B에 도시된 바와 같이, 노아 게이트(NR11) 및 복수개의 인버터(IV11 ~ IV17)를 구비한다. 상기 인버터(IV11)가 상기 코드 조정명령(ZQC)을 반전시켜 상기 노아 게이트(NR11)의 제 1 입력단에 입력시킨다. 상기 노아 게이트(NR11)의 출력이 상기 복수개의 인버터(IV12 ~ IV17)를 통해 순차적으로 반전되며, 상기 인버터(IV17)의 출력이 상기 노아 게이트(NR11)의 제 2 입력단에 입력된다. 상기 인버터(IV14)의 출력단에서 상기 조정 클럭(ICLK)이 출력된다.
이와 같이 구성된 본 발명에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치의 동작을 설명하면 다음과 같다.
조정 클럭 생성부(300)는 코드 조정명령(ZQC)이 활성화되면 조정 클럭(ICLK) 을 생성하여 스테이트 머신(200)으로 출력한다.
스테이트 머신(200)은 상기 코드 조정명령(ZQC)과 어드레스 신호(A10)의 조합에 따라 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS) 중에서 어느 하나를 활성화시키고, 상기 코드 조정명령(ZQC)과 어드레스 신호(A10)의 조합에 따라 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS) 중에서 어느 하나를 활성화시키는데 소요되는 시간만큼 상기 조정 클럭(ICLK)을 지연시켜 지연 조정 클럭(ICLKD)을 출력한다.
상기 코드 조정명령(ZQC)과 어드레스 신호(A10)의 조합에 따라 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS) 중에서 어느 하나를 활성화시키는데 소요되는 시간(코드 조정시간 제어 명령 생성시간)은 거의 일정하다. 따라서 상기 코드 조정시간 제어 명령 생성시간 만큼의 지연시간을 갖는 지연소자를 별도로 구성하여, 상기 조정 클럭 생성부(300)에서 조정 클럭(ICLK)을 상기 지연소자를 통해 코드 조정부(100)에 직접 출력할 수도 있다.
코드 조정부(100)는 상기 코드 조정시간 제어 명령(ZQINIT, ZQOPER, ZQCS) 중에서 활성화된 명령에 해당하는 조정 클럭(ICLK) 사이클에 해당하는 시간 동안 제 1 저항값 조정 코드(PCODE<0:N>) 및 제 2 저항값 조정 코드(NCODE<0:N>) 조정 작업을 수행한다.
상기 코드 조정시간 제어 명령(ZQINIT)이 활성화된 경우, 코드 조정부(100)는 조정 클럭(ICLK)의 512 사이클에 해당하는 시간 동안 코드 조정 작업을 수행한다.
상기 코드 조정시간 제어 명령(ZQOPER)이 활성화된 경우, 코드 조정부(100)는 조정 클럭(ICLK)의 256 사이클에 해당하는 시간 동안 코드 조정 작업을 수행한다.
상기 코드 조정시간 제어 명령(ZQCS)이 활성화된 경우, 코드 조정부(100)는 조정 클럭(ICLK)의 64 사이클에 해당하는 시간 동안 코드 조정 작업을 수행한다.
예를 들어, 외부 클럭(CLK)의 한 주기 시간(tCK)의 최대값으로 정해지며, 상기 외부 클럭(CLK)의 한 주기 시간(tCK)의 최대값이 상기 외부 클럭(CLK)의 한 주기 시간(tCK)의 최소값의 두 배에 해당하는 시간이라 가정하면, 조정 클럭(ICLK)의 한 주기 시간(tCK)이 상기 외부 클럭(CLK)의 절반 이하가 된다. 따라서 본 발명은 코드 조정 작업에 소요되는 시간을 종래기술에 비해 절반 이하로 줄일 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 기술에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치의 블록도,
도 2는 본 발명에 따른 반도체 집적회로의 저항값 조정 코드 생성 장치의 블록도,
도 3은 도 2의 코드 조정부의 블록도,
도 4A 및 도 4B는 도 2의 조정 클럭 생성부의 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 코드 조정부 110: 제 1 비교기
120: 제 1 카운터 130: 제 1 D/A 변환기
140: 제 2 비교기 150: 제 2 카운터
160: 제 2 D/A 변환기 170: 타이머 카운터
200: 스테이트 머신 300: 조정 클럭 생성부

Claims (13)

  1. 코드 조정시간 제어 명령에 따라 정해진 조정 클럭 사이클에 해당하는 시간 동안 저항값 조정 코드의 코드값을 조정하여 출력하도록 구성된 코드 조정부; 및
    코드 조정 명령을 이용하여 상기 조정 클럭을 생성하도록 구성된 조정 클럭 생성부를 구비한 반도체 집적회로의 저항값 조정 코드 생성 장치.
  2. 제 1 항에 있어서,
    상기 코드 조정 명령과 어드레스 신호를 조합하여 상기 코드 조정시간 제어 명령을 생성하고, 상기 조정 클럭 생성부에서 출력된 조정 클럭을 상기 코드 조정시간 제어 명령의 출력 타이밍에 맞도록 지연시켜 상기 코드 조정부로 출력하도록 구성된 스테이트 머신을 더 구비하는 것을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 장치.
  3. 제 2 항에 있어서,
    상기 코드 조정시간 제어 명령은 조정 클럭 사이클이 서로 다르게 정해진 복수개의 명령을 포함하는 것을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 장치.
  4. 제 1 항에 있어서,
    상기 조정 클럭의 한 주기 시간은 외부 클럭의 한 주기 시간의 최소값 이하인 것을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 장치.
  5. 제 1 항에 있어서,
    상기 코드 조정부는
    기준 전압과 코드 전압을 비교한 결과에 따른 비교 신호를 출력하도록 구성된 비교기,
    상기 비교신호에 따라 저항값 조정 코드의 코드값을 증가 또는 감소시켜 출력하도록 구성된 카운터,
    상기 저항값 조정 코드를 상기 코드 전압으로 변환하도록 구성된 디지털/아날로그 변환기, 및
    상기 코드 조정시간 제어 명령에 따라 정해진 사이클에 해당하는 상기 조정 클럭을 이용하여 상기 비교기의 동작을 제어하도록 구성된 타이머 카운터를 구비하는 반도체 집적회로의 저항값 조정 코드 생성 장치.
  6. 제 1 항에 있어서,
    상기 조정 클럭 생성부는
    상기 코드 조정 명령의 활성화에 응답하여 상기 조정 클럭을 생성하는 링 오실레이터를 구비하는 것을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 장치.
  7. 제 6 항에 있어서,
    상기 조정 클럭 생성부는
    상기 코드 조정 명령이 비활성화되면 상기 조정 클럭의 생성을 중지하도록 구성됨을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 장치.
  8. 제 6 항에 있어서,
    상기 링 오실레이터는
    제 1 입력단 및 제 2 입력단을 구비하고, 상기 제 1 입력단에 상기 코드 조정 명령을 입력받는 낸드 게이트, 및
    상기 낸드 게이트의 출력을 순차적으로 반전시켜 상기 제 2 입력단에 입력시키도록 구성된 복수개의 인버터를 구비하는 것을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 장치.
  9. 제 6 항에 있어서,
    상기 링 오실레이터는
    제 1 입력단 및 제 2 입력단을 구비하고, 상기 제 1 입력단에 반전된 상기 코드 조정 명령을 입력받는 노아 게이트, 및
    상기 노아 게이트의 출력을 순차적으로 반전시켜 상기 제 2 입력단에 입력시키도록 구성된 복수개의 인버터를 구비하는 것을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 장치.
  10. 코드 조정 명령에 따라 조정 클럭 및 코드 조정시간 제어 명령을 생성하는 단계; 및
    상기 코드 조정시간 제어 명령에 따라 정해진 사이클 만큼의 조정 클럭에 해당하는 시간 동안 저항값 조정 코드의 코드값을 조정하여 출력하는 단계를 구비하는 반도체 집적회로의 저항값 조정 코드 생성 방법.
  11. 제 10 항에 있어서,
    상기 코드 조정시간 제어 명령을 생성하는 단계는
    상기 코드 조정 명령과 어드레스 신호의 조합에 따라 조정 클럭 사이클이 서로 다르게 정해진 복수개의 코드 조정시간 제어 명령을 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 방법.
  12. 제 10 항에 있어서,
    상기 조정 클럭의 한 주기 시간은 외부 클럭의 한 주기 시간의 최소값 이하인 것을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 방법.
  13. 제 10 항에 있어서,
    상기 코드 조정 명령이 비활성화되면 상기 조정 클럭의 생성이 중지되는 것 을 특징으로 하는 반도체 집적회로의 저항값 조정 코드 생성 방법.
KR1020080077710A 2008-08-08 2008-08-08 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법 KR100945813B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080077710A KR100945813B1 (ko) 2008-08-08 2008-08-08 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법
US12/478,201 US8169232B2 (en) 2008-08-08 2009-06-04 Apparatus and method for generating resistance calibration code in semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080077710A KR100945813B1 (ko) 2008-08-08 2008-08-08 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100018943A true KR20100018943A (ko) 2010-02-18
KR100945813B1 KR100945813B1 (ko) 2010-03-08

Family

ID=41653725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080077710A KR100945813B1 (ko) 2008-08-08 2008-08-08 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법

Country Status (2)

Country Link
US (1) US8169232B2 (ko)
KR (1) KR100945813B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981541B (zh) * 2012-11-06 2015-01-14 四川和芯微电子股份有限公司 电阻校准电路
CN111863065B (zh) * 2020-08-04 2023-01-17 西安紫光国芯半导体有限公司 一种zq校准器、方法及存储器
KR20220049395A (ko) 2020-10-14 2022-04-21 삼성전자주식회사 히든 최하위 비트(hlsb)를 이용하는 고 레졸루션 zq 캘리브레이션 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308791B1 (ko) * 1999-09-07 2001-11-05 윤종용 반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법
KR100487526B1 (ko) * 2002-05-22 2005-05-03 삼성전자주식회사 반도체 장치
KR100465759B1 (ko) * 2002-06-14 2005-01-13 삼성전자주식회사 반도체 장치
JP3592316B2 (ja) * 2002-06-21 2004-11-24 株式会社半導体理工学研究センター 半導体特性評価装置
US6965839B2 (en) * 2003-04-28 2005-11-15 International Business Machines Corporation Proactive automated calibration of integrated circuit interface
JP4086757B2 (ja) * 2003-10-23 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力インターフェース回路
KR100515068B1 (ko) * 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100605590B1 (ko) * 2004-05-10 2006-07-31 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
KR100558559B1 (ko) * 2004-07-07 2006-03-10 삼성전자주식회사 프로그래머블 임피던스 컨트롤 장치 및 그의 동작 방법
US8390456B2 (en) * 2008-12-03 2013-03-05 Tego Inc. RFID tag facility with access to external devices
JP4832128B2 (ja) * 2006-03-20 2011-12-07 富士通セミコンダクター株式会社 終端抵抗調整方法、半導体集積回路及び半導体装置
US7528626B2 (en) * 2006-06-30 2009-05-05 Hynix Semiconductor Inc. Semiconductor memory device with ZQ calibration circuit
KR100853468B1 (ko) * 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100929846B1 (ko) * 2007-10-23 2009-12-04 주식회사 하이닉스반도체 온 다이 터미네이션 제어 회로
KR20090121470A (ko) * 2008-05-22 2009-11-26 주식회사 하이닉스반도체 임피던스 교정 회로를 포함하는 반도체 메모리 장치
JP2010087275A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 半導体集積回路および電子機器
JP2011182378A (ja) * 2010-02-05 2011-09-15 Elpida Memory Inc 半導体装置及びこれを搭載する回路基板

Also Published As

Publication number Publication date
US20100036634A1 (en) 2010-02-11
KR100945813B1 (ko) 2010-03-08
US8169232B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
KR100656470B1 (ko) 반도체 메모리의 드라이버 제어장치 및 방법
KR101069733B1 (ko) 임피던스 조정 회로
US8643358B2 (en) Oscillator
KR20190107340A (ko) 듀티 싸이클 보정 회로
EP3504796A1 (en) Apparatus and method for instant-on quadra-phase signal generator
KR100857450B1 (ko) 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
TW200525888A (en) Apparatus and method for duty cycle correction
US20020050847A1 (en) Semiconductor device with dummy interface circuit
US7663397B2 (en) Semiconductor device including on-die termination control circuit having pipe line varying with frequency range
US8334706B2 (en) Impedance calibration mode control circuit
KR100945813B1 (ko) 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법
KR100408419B1 (ko) 반도체 메모리 장치의 동작 타이밍 제어회로 및 동작타이밍 제어 방법
KR100892678B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR100845804B1 (ko) 반도체 메모리 장치의 클럭 제어 회로 및 방법
KR100829453B1 (ko) Ｄｌｌ 회로의 기준 클럭 생성 장치 및 방법
US9331676B2 (en) Pulse signal generation circuit and operating method thereof
KR100776740B1 (ko) 반도체 메모리의 데이터 출력장치 및 방법
KR20150078015A (ko) 반도체 장치
KR20190036258A (ko) 신호의 에지를 검출할 수 있는 반도체 장치
KR100656455B1 (ko) 반도체 메모리의 액티브 싸이클 제어장치 및 방법
KR101632711B1 (ko) 반도체 메모리 장치
US8248129B2 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same
US7573312B2 (en) Apparatus and method of controlling operation frequency in DLL circuit
KR100522428B1 (ko) Ｄｌｌ 제어 장치
KR102047793B1 (ko) 지연고정루프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee