CN111863065B - 一种zq校准器、方法及存储器 - Google Patents

一种zq校准器、方法及存储器 Download PDF

Info

Publication number
CN111863065B
CN111863065B CN202010772813.8A CN202010772813A CN111863065B CN 111863065 B CN111863065 B CN 111863065B CN 202010772813 A CN202010772813 A CN 202010772813A CN 111863065 B CN111863065 B CN 111863065B
Authority
CN
China
Prior art keywords
information
clock
instruction information
calibration
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010772813.8A
Other languages
English (en)
Other versions
CN111863065A (zh
Inventor
谈杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN202010772813.8A priority Critical patent/CN111863065B/zh
Publication of CN111863065A publication Critical patent/CN111863065A/zh
Application granted granted Critical
Publication of CN111863065B publication Critical patent/CN111863065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种ZQ校准器、方法及存储器。该ZQ校准器，包括的系统命令选择模块、时钟选择模块以及ZQ校准处理模块，通过时钟选择模块根据所述第一标识信息和所述第一时钟信息，确定分配给每个颗粒进行ZQ操作的时钟信息，以及系统命令选择模块根据所述第二标识信息和所述系统ZQ指令信息确定输出的ZQ操作指令信息，接着，ZQ校准处理模块根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作，实现每个颗粒在JEDEC提供的ZQ校准周期内依次进行ZQ操作，从而可以实现通过一个端口ZQ实现对多颗颗粒的内部电阻值进行校准。

Description

一种ZQ校准器、方法及存储器
技术领域
本发明涉及DRAM存储器校准，具体为一种ZQ校准器、方法及存储器。
背景技术
为了满足人们对动态随机存取存储器(Dynamic Random Access Memory，DRAM)处理速度越来越快的要求，人们在DRAM存储器的存储芯片内设置片内终结(On-DieTermination，简称为ODT)电阻，以减少信号在终端的反射，从而实现较高的内存时钟频率速度。然而，人们发现ODT电阻的电阻值随着温度产生变化，因此，采用ZQ校准可以对ODT电阻进行校准，具体的，如图1所示，在DRAM存储器上设置一个新的端口，即端口ZQ，端口ZQ的一端连接存储芯片，并在该端口ZQ另一端上连接一外部电阻，例如，一个240欧姆的低公差参考电阻，同时通过片上校准引擎来校验ODT电阻，也就是说，当系统发出这一指令之后，按照固态技术协会JEDEC指定的ZQ校准周期对ODT电阻进行校准。
为了提高生产存储芯片的良率以及成本，人们通常一次性流片生产多个存储芯片，同时为了实现大容量DRAM存储器，可以将两颗存储芯片封装在一起，比如设计一个1G的存储芯片，然后将两个1G存储芯片封装在一起产生一个2G的DRAM存储器。
然而，按照固态技术协会JEDEC对DRAM存储器提供的ZQ校准要求，发明人发现现有技术无法通过一个端口ZQ实现对两颗存储芯片的ODT电阻进行校准。
发明内容
针对现有技术中存在的问题，本发明提供一种ZQ校准器、方法及存储器。
本发明是通过以下技术方案来实现：
本发明提供一种ZQ校准器，包括：系统命令选择模块、时钟选择模块以及ZQ校准处理模块，所述系统命令选择模块的输出端与所述ZQ校准处理模块的第一输入端连接，所述时钟选择模块的输出端与所述ZQ校准处理模块的第二输入端连接；
所述时钟选择模块，用于获取第一标识信息和第一时钟信息，并根据所述第一标识信息和所述第一时钟信息，确定分配给颗粒进行ZQ操作的时钟信息，所述第一标识信息携带用于ZQ操作的颗粒数的信息；
所述系统命令选择模块，用于获取系统ZQ指令信息和第二标识信息，根据所述系统ZQ指令信息，获取延迟ZQ指令信息，并根据第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出的ZQ操作指令信息，所述ZQ操作指令信息包括所述系统ZQ指令信息或所述延迟ZQ指令信息，所述第二标识信息包括所述第一标识信息以及颗粒标识的信息；
所述ZQ校准处理模块，用于根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作。
进一步的，所述时钟选择模块包括：时钟选择单元以及时钟转换单元，其中，所述时钟转换单元的输出端与所述时钟选择单元的第一输入端连接，所述时钟选择单元的输出端与所述ZQ校准处理模块的第二输入端连接；
所述时钟转换单元，用于获取所述第一时钟信息，并对所述第一时钟信息进行转换，以获得第二时钟信息；
所述时钟选择单元，用于获取所述第一标识信息、所述第一时钟信息和所述第二时钟信息，并根据所述第一标识信息，确定输出所述第一时钟信息或所述第二时钟信息。
进一步的，所述系统命令选择模块包括：命令选择单元和命令延迟单元，所述命令延迟单元的输出端与所述命令选择单元的第一输入端连接，所述命令选择单元的输出端与所述ZQ校准处理模块的第一输入端连接；
所述命令延迟单元，用于将所述系统ZQ指令信息进行延迟处理，获得所述延迟ZQ指令信息；
所述命令选择单元，用于获取所述系统ZQ指令信息、所述延迟ZQ指令信息和所述第二标识信息，根据所述第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出所述系统ZQ指令信息或所述延迟ZQ指令信息。
进一步的，所述时钟转换单元，具体用于对第一时钟信号的频率进行倍频处理，所述第一时钟信号用于承载所述第一时钟信息。
进一步的，所述命令延迟单元，具体用于将所述系统ZQ指令信息延迟N/M个标准校准周期，获得延迟ZQ指令信息，N和M均为大于0的整数，M为所述颗粒数，所述颗粒标识还用于标示所述颗粒标识指示的颗粒为ZQ校准中第N+1个进行ZQ校准。
本发明还提供一种ZQ校准方法，包括：
根据第一标识信息和第一时钟信息，确定分配给颗粒进行ZQ操作的时钟信息，所述第一标识信息携带用于ZQ操作的颗粒数的信息；
根据系统ZQ指令信息，获取延迟ZQ指令信息，并根据第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出的ZQ操作指令信息，所述ZQ操作指令信息包括所述系统ZQ指令信息或所述延迟ZQ指令信息，所述第二标识信息包括所述第一标识信息以及颗粒标识的信息；
根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作。
进一步的，所述根据所述第一标识信息和所述第一时钟信息，确定分配给每个颗粒进行ZQ操作的时钟信息，包括：
对所述第一时钟信息进行转换，以获得第二时钟信息；
根据所述第一标识信息，确定输出所述第一时钟信息或所述第二时钟信息。
进一步的，所述根据系统ZQ指令信息，获取延迟ZQ指令信息，并根据第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出的ZQ操作指令信息，包括：
将所述系统ZQ指令信息进行延迟处理，获得所述延迟ZQ指令信息；
根据所述第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出所述系统ZQ指令信息或所述延迟ZQ指令信息。
进一步的，所述对所述第一时钟信息进行转换，以获得第二时钟信息，包括：
对第一时钟信号的频率进行倍频处理，所述第一时钟信号用于承载所述第一时钟信息。
进一步的，所述颗粒标识还用于标示所述颗粒标识指示的颗粒为ZQ校准中第N+1个进行ZQ校准；
所述将所述系统ZQ指令信息进行延迟处理，获得所述延迟ZQ指令信息，包括：
将所述系统ZQ指令信息延迟N/M个标准校准周期，获得延迟ZQ指令信息，N和M均为大于0的整数，M为所述颗粒数。
本发明还提供一种存储器，包括：至少两个存储芯片，每个所述存储芯片中设置有如上述任一项所述的ZQ校准器。
与现有技术相比，本发明具有以下有益的技术效果：
本发明还提供的ZQ校准器，包括的系统命令选择模块、时钟选择模块以及ZQ校准处理模块，通过时钟选择模块根据所述第一标识信息和所述第一时钟信息，确定分配给每个颗粒进行ZQ操作的时钟信息，以及系统命令选择模块根据所述第二标识信息和所述系统ZQ指令信息确定输出的ZQ操作指令信息，接着，ZQ校准处理模块根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作，实现每个颗粒在JEDEC提供的ZQ校准周期内依次进行ZQ操作，从而可以实现通过一个端口ZQ实现对多颗颗粒的内部电阻值进行校准。
附图说明
图1是JEDEC标准DRAM端口ZQ连接的结构示意图；
图2是本发明一实施例ZQ校准器的结构示意图；
图3是本发明一实施例ZQ校准器适用的存储器的结构示意图；
图4是本发明另一实施例ZQ校准器的结构示意图；
图5是本发明再一实施例ZQ校准器的结构示意图；
图6是本发明一实施例ZQ校准方法的流程示意图；
图7是本发明一实施例ZQ校准方法的时序图；
图8是本发明另一实施例ZQ校准方法的时序图；。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明实施例提供的一种ZQ校准器，适用于对存储芯片的内部电阻进行ZQ校准时，该电阻可以是ODT电阻，也可以是存储芯片内的可以与ZQ校准器导通的其他电阻，在此不做限制。进一步的，本发明实施例提供的ZQ校准器可以设置在存储芯片的内部或者存储芯片的外部，同时，设置在存储芯片的外部时可以是独立设置的装置，也可以是与存储芯片设置在一起的装置，在此不做限制。优选的是设置在存储芯片的内部。
图2是本发明一实施例ZQ校准器的结构示意图；图3是本发明一实施例ZQ校准器适用的存储器的结构示意图；如图3所示，该存储器包括两个颗粒，即颗粒1和颗粒2，该两个颗粒可以分别是第一存储芯片D1和第二存储芯片D2，该两个颗粒封装组成一个存储器，同时该存储器上设置一用于ZQ校准的端口ZQ，该端口ZQ的一端与两个颗粒分别连接，该端口ZQ的另一端与外部电阻连接。
如图2所示，本发明实施例提供一种ZQ校准器，包括：系统命令选择模块21、时钟选择模块22以及ZQ校准处理模块23，所述系统命令选择模块21的输出端与所述ZQ校准处理模块23的第一输入端连接，所述时钟选择模块22的输出端与所述ZQ校准处理模块23的第二输入端连接；
所述时钟选择模块22，用于获取第一标识信息和第一时钟信息，并根据所述第一标识信息和所述第一时钟信息，确定分配给颗粒进行ZQ操作的时钟信息，所述第一标识信息携带用于ZQ操作的颗粒数的信息；
所述系统命令选择模块21，用于获取系统ZQ指令信息和第二标识信息，根据所述系统ZQ指令信息，获取延迟ZQ指令信息，并根据所述第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出的ZQ操作指令信息，所述ZQ操作指令信息包括所述系统ZQ指令信息或所述延迟ZQ指令信息，所述第二标识信息包括所述第一标识信息以及颗粒标识的信息，所述系统ZQ指令信息携带用于指示对所述颗粒标识的颗粒进行ZQ操作的指令；
所述ZQ校准处理模块23，用于根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作，该颗粒是第二标识信息中颗粒标识所标示的颗粒。
本实施例中的颗粒可以是存储芯片，也就是说，颗粒数是指需要进行ZQ操作的存储芯片的数量，以存储器为例，该颗粒数可以是存储器中的存储芯片的数量。需要说明，本实施例中颗粒可以是任何芯片，不以此为限，仅为举例，
本实施例中的所述颗粒标识包括用于标示颗粒唯一身份的标识。
举例来讲，本实施例中的ZQ校准器的一端与待校准电阻连接，ZQ校准器的另一端通过端口ZQ与外部电阻连接，其中，该外部电阻可以是设置在存储器外部用于进行ZQ校准的外部电阻，即240欧姆的低公差参考电阻。
具体的，对于系统命令选择模块21用于获取系统ZQ指令信息和第二标识信息，根据所述系统ZQ指令信息，获取延迟ZQ指令信息，并根据所述第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息确定输出的ZQ操作指令信息，至少包括以下三种实现方式：
第一种实现方式、对于待测产品进行ZQ校准，其中，该待测产品包括一个颗粒的场景下，系统命令选择模块21可以获取系统ZQ指令信息和第二标识信息，接着，根据第二标识信息中的第一标识信息确定需要对几个存储芯片进行ZQ校准，如果第一标识信息携带的用于ZQ校准的颗粒数为1，则系统命令选择模块21确定无需时间延时的对颗粒标识所标示的颗粒进行ZQ校准，从而将获得的系统ZQ指令信息直接发送给ZQ校准处理模块23；
第二种实现方式、对于待测产品进行ZQ校准，其中，该待测产品包括多个颗粒，并且，与ZQ校准器连接的颗粒是第一个校准的颗粒的场景下，系统命令选择模块21可以获取系统ZQ指令信息和第二标识信息，接着，根据第二标识信息中的第一标识信息确定需要对几个存储芯片进行ZQ校准，如果第一标识信息携带的用于ZQ校准的颗粒数为多个，例如是2个，也就是说，有2个颗粒需要进行ZQ校准，系统命令选择模块21根据第二标识信息中颗粒标识，确定对哪个颗粒进行ZQ校准，若该颗粒是第一个进行ZQ操作，也就是，该颗粒是在校准周期的前半个周期进行ZQ校准的存储芯片A，则系统命令选择模块21确定发送所述系统ZQ指令信息的时间为校准周期的前半个周期，即在获得系统ZQ指令信息同时，无需时间延时的将获得的系统ZQ指令信息发送给ZQ校准处理模块23。
第三种实现方式、对于待测产品进行ZQ校准，其中，该待测产品包括多个颗粒，并且，与ZQ校准器连接的颗粒是第二个校准的颗粒的场景下，系统命令选择模块21可以获取系统ZQ指令信息和第二标识信息，接着，根据第二标识信息中的第一标识信息确定需要对几个存储芯片进行ZQ校准，如果第一标识信息携带的用于ZQ校准的颗粒数为多个，如果第一标识信息携带的用于ZQ操作的颗粒数为2，也就是说，有2个存储芯片需要进行ZQ校准，系统命令选择模块21根据第二标识信息中颗粒标识，确定对哪个存储芯片进行ZQ校准，若该颗粒是第二个进行ZQ操作，也就是说，该存储芯片是在校准周期的后半个周期进行ZQ校准的存储芯片B，则系统命令选择模块21确定发送所述系统ZQ指令信息的时间为校准周期的后半个周期，即对获得系统ZQ指令信息进行时间延时，延长校准周期的半个周期后，将获得的系统ZQ指令信息发送给ZQ校准处理模块23。
需要说明，系统命令选择模块21可以根据预设规则，确定输出系统ZQ指令信息或所述延迟ZQ指令信息，该预设规则包括在颗粒数为1时无需时间延时将系统ZQ指令信息发送给ZQ校准处理模块23，在颗粒数为2时，根据颗粒标识确定在延长校准周期的前半个周期还是在后半个周期发送系统ZQ指令信息。
具体的，对于时钟选择模块22用于获取第一标识信息和第一时钟信息，并根据所述第一标识信息和所述第一时钟信息，确定分配给颗粒进行ZQ操作的时钟信息，至少包括以下两种实现方式：
第一种实现方式、时钟选择模块22首先可以获取第一标识信息和第一时钟信息，接着，时钟选择模块22根据第一标识信息，确定需要进行ZQ校准的存储器芯片是1个还是多个，如果需要进行ZQ校准的存储器芯片是1个，确定分配给该存储器芯片进行ZQ操作的时钟信息为第一时钟信息，该第一时钟信息可以携带周期信息以及第一时钟信号的频率，该周期信息包括对存储器进行ZQ校准的时长为第一时长的信息，所述第一时钟信号用于承载所述第一时钟信息。
第二种实现方式、在确定需要进行ZQ校准的颗粒数是多个，例如是2个存储芯片，确定每个存储芯片进行ZQ操作的时钟信息为第一时钟信号的频率的2倍，每个存储芯片进行ZQ校准的时长为第一时长的一半；再例如，存储芯片是4个，确定每个存储芯片进行ZQ操作的时钟信息为第一时钟信号的频率的4倍，每个存储芯片进行ZQ校准的时长为第一时长的1/4；其中，所述第一时钟信号用于承载所述第一时钟信息。也就是说，存储芯片是M个，即ZQ操作的颗粒数为M，因此每个存储芯片进行ZQ校准的时长为第一时长的1/M。
进一步的，对于ZQ校准处理模块23根据所述时钟信息以及所述ZQ操作指令，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作至少包括以下三种实现方式：
第一种实现方式、在确定对1个存储芯片进行ZQ操作的场景下，ZQ校准处理模块23按照时钟信息对该存储芯片进行ZQ操作，该时钟信息为第一时钟信息；
第二种实现方式、在确定对2个存储芯片中的存储芯片A进行ZQ操作的场景下，ZQ校准处理模块23按时钟信息，在准校准周期的前半个周期对该存储芯片A进行ZQ操作；
第三种实现方式、在确定对2个存储芯片中的存储芯片B进行ZQ操作的场景下，ZQ校准处理模块23按照时钟信息，在标准校准周期的后半个周期对该存储芯片B进行ZQ操作；
在本实施例中，可以实现不同颗粒在标准校准周期内依次进行ZQ操作，由于每个颗粒进行ZQ操作占用第一时钟信息中不同的时间段，因此可以通过一个端口ZQ实现对多颗颗粒的内部电阻值进行校准。
在本实施例中，该ZQ校准器，包括的系统命令选择模块、时钟选择模块以及ZQ校准处理模块，通过时钟选择模块根据所述第一标识信息和所述第一时钟信息，确定分配给每个颗粒进行ZQ操作的时钟信息，以及系统命令选择模块根据所述第二标识信息和所述系统ZQ指令信息确定输出的ZQ操作指令信息，接着，ZQ校准处理模块根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作，实现每个颗粒在JEDEC提供的ZQ校准周期内依次进行ZQ操作，从而可以实现通过一个端口ZQ实现对多颗颗粒的内部电阻值进行校准。
图4是本发明另一实施例ZQ校准器的结构示意图；如图4所示，在上述图2所示实施例的基础上，本发明实施例ZQ校准器中的时钟选择模块22包括：时钟选择单元221以及时钟转换单元222，其中，所述时钟转换单元222的输出端与所述时钟选择单元221的第一输入端连接，所述时钟选择单元221的输出端与ZQ校准处理模块23的所述第二输入端连接；
所述时钟转换单元222，用于获取所述第一时钟信息，并对所述第一时钟信息的时钟频率进行转换，以获得第二时钟信息；
所述时钟选择单元221，用于获取所述第一标识信息、所述第一时钟信息以及所述第二时钟信息，并根据所述第一标识信息确定输出所述第一时钟信息或所述第二时钟信息。
举例来讲，时钟转换单元222可以对第一时钟信号进行倍频处理，进而获得的第二时钟信息，其中，第二时钟信号的频率是第一时钟信号的频率的整数倍，第一时钟信号用于承载所述第一时钟信息，第二时钟信号用于承载所述第二时钟信息，举例来讲，在确定第一标识信息，即ZQ操作的颗粒数为2时，第二时钟信号的频率是第一时钟信号的频率的2倍，或者，ZQ操作的颗粒数为4时，第二时钟信号的频率是第一时钟信号的频率的4倍。
进一步的，在上述实施例的基础上，本发明实施例ZQ校准器中的系统命令选择模块21可以包括：命令选择单元212和命令延迟单元211，所述命令延迟单元211的输出端与所述命令选择单元的第一输入端连接；其中，
所述命令延迟单元211，用于将所述系统ZQ指令信息进行延迟处理，获得延迟ZQ指令信息；
所述命令选择单元212，用于获取所述系统ZQ指令信息、所述延迟ZQ指令信息和所述第二标识信息，根据所述第二标识信息，确定输出所述系统ZQ指令信息或所述延迟ZQ指令信息。
举例来讲，命令延迟单元211可以将所述系统ZQ指令信息进行延迟处理，例如延迟校准周期的半个周期后获得延迟ZQ指令信息，进一步的，命令选择单元根据第二标识信息，确定存储芯片是1个还是多个，如果是一个，则系统命令选择模块确定对颗粒标识所标示的存储芯片进行ZQ校准，并无需时间延时的将获得的系统ZQ指令信息发送给ZQ校准处理模块；如果是2个，进一步根据颗粒标识确定是存储芯片A还是存储芯片B，若是存储芯片A，则系统命令选择模块确定发送所述系统ZQ指令信息的时间为校准周期的前半个周期，即在获得系统ZQ指令信息同时，无需时间延时的将获得的系统ZQ指令信息发送给ZQ校准处理模块，若是存储芯片B，则系统命令选择模块确定发送所述系统ZQ指令信息的时间为校准周期的后半个周期，即获得系统ZQ指令信息后，并延时半个标准校准周期将获得的系统ZQ指令信息发送给ZQ校准处理模块。
需要说明的是，所述命令延迟单元，具体用于将所述系统ZQ指令信息延迟N/M个标准校准周期，获得延迟ZQ指令信息，N和M均为大于0的整数，其中，M可以是ZQ操作的颗粒数，N可以是该ZQ校准中第N+1个进行ZQ校准，所述颗粒标识还用于标示所述颗粒标识指示的颗粒为ZQ校准中第N+1个进行ZQ校准，例如，ZQ操作的颗粒数为2，颗粒2是第2个进行ZQ校准，则，对该颗粒进行ZQ校准的系统ZQ指令信息延迟1/2个标准校准周期。
需要说明的是，在本实施例中可以是通过熔丝(fuse)或者邦垫(bong pad)向ZQ校准器提供第一标识信息或第二标识信息，例如，时钟选择模块通过第一邦垫与存储芯片的外部设备(北桥)连接，以获得该外部设备发送的第一标识信息，或者，时钟选择模块通过第一熔丝与存储芯片内部的器件连接，以获得该器件发送的第一标识信息，类似的，系统命令选择模块通过第二邦垫与存储芯片的外部设备连接，以获得该外部设备发送的第二标识信息，或者，时钟选择模块通过第二丝与存储芯片内部的器件连接，以获得该器件发送的第二标识信息。
具体的，该第一标识信息或第二标识信息可以用1、0标识，也可以是一条命令，在此不做限制。
举例来讲，使用一个Fuse(或者bonding Pad)_A来区分是单颗粒产品还是双颗粒产品，该产品可以是存储器，颗粒可以是存储芯片；
使用另一个Fuse(或者bonding Pad)_B来对多颗粒封装里的每颗芯片(DRAM0/DRAM1)进行标识；
Fuse(或者bonding Pad)_A设置成逻辑“0”，表示单颗粒产品；
Fuse(或者bonding Pad)_A设置成逻辑“1”，表示双颗粒产品；
Fuse(或者bonding Pad)_B设置成“0”，表示第一存储芯片D1，即在标准校准周期的前半个周期进行ZQ校准的颗粒；
的Fuse(或者bonding Pad)_B设置成“1”，表示第二存储芯片D 2，即在标准校准周期的后半个周期进行ZQ校准的颗粒；
图5是本发明再一实施例ZQ校准器的结构示意图；如图5所示，在上述图4所示实施例的基础上，
可选的，本实施例提供的ZQ校准器，还包括：时钟发生模块24，该时钟发生模块24的输出端分别与所述时钟选择单元221的第一输入端和所述时钟转换单元222的输入端连接，用于向时钟选择单元221和时钟转换单元222输出第一时钟信息，例如，向时钟选择单元221和时钟转换单元222输出默认时钟信号。
进一步的，在上述实施例的基础上，该ZQ校准器，还可以包括：系统命令发生模块25；
所述系统命令发生模块25的输出端分别与所述命令选择单元212的第二输入端和所述所述命令延迟单元211的输入端连接，用于向所述命令选择单元212和所述命令延迟单元211发送所述系统ZQ指令信息。
图6是本发明一实施例ZQ校准方法的流程示意图；如图6所示，本实施例提供的ZQ校准方法，包括：
步骤601、根据所述第一标识信息和所述第一时钟信息，确定分配给每个颗粒进行ZQ操作的时钟信息。
本实施例中的所述第一标识信息携带用于ZQ操作的颗粒数的信息。
步骤602、根据系统ZQ指令信息，获取延迟ZQ指令信息，并根据第二标识信息、系统ZQ指令信息和延迟ZQ指令信息，确定输出的ZQ操作指令信息。
在本实施例中，所述ZQ操作指令信息包括所述系统ZQ指令信息或所述延迟ZQ指令信息，所述第二标识信息包括所述第一标识信息以及颗粒标识的信息；
步骤603、根据时钟信息以及ZQ操作指令信息，按照时钟信息对ZQ操作指令信息指示的颗粒进行ZQ校准操作。
本实施例与图2所示实施例的实现方式与技术效果类似，在此不再赘述。
进一步的，在上述实施例的基础上，所述根据所述第一标识信息和所述第一时钟信息，确定分配给每个颗粒进行ZQ操作的时钟信息，包括：
对所述第一时钟信息进行转换，以获得第二时钟信息；
根据所述第一标识信息，确定输出所述第一时钟信息或所述第二时钟信息。
优选的，所述根据所述系统ZQ指令信息，获取延迟ZQ指令信息，并根据所述第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出的ZQ操作指令信息，包括：
将所述系统ZQ指令信息进行延迟处理，获得所述延迟ZQ指令信息；
根据所述第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出所述系统ZQ指令信息或所述延迟ZQ指令信息。
进一步的，在上述实施例的基础上，所述对所述第一时钟信息进行转换，以获得第二时钟信息，包括：
对第一时钟信号的频率进行倍频处理，所述第一时钟信号用于承载所述第一时钟信息。
可选的，所述将所述系统ZQ指令信息进行延迟处理，获得所述延迟ZQ指令信息，包括：
将所述系统ZQ指令信息延迟半个标准校准周期，获得延迟ZQ指令信息。
优选的，所述标准校准周期小于或等于固态技术协会JEDEC提供的ZQ校准周期。
本实施例与图4所示实施例的实现方式与技术效果类似，在此不再赘述。
图7是本发明一实施例ZQ校准方法的时序图；如图7所示，在本实施例提供的ZQ校准方法中，第二标识信息的格式可以是：Fuse(或者bonding Pad)_A_B，第一标识信息的格式可以是：Fuse(或者bonding Pad)_A，本实施例通过熔丝获取第一标识信息，即第一标识信息的格式为：Fuse_A，通过熔丝获取第二标识信息，即第二标识信息的格式为：Fuse_A_B。
具体包括：ZQ校准器获得的第二标识信息Fuse_A_B为0X，也就是说，本次ZQ校准的颗粒个数是1个，时钟选择单元根据第一标识信息Fuse_A为0，确定本次ZQ校准的颗粒个数是1个，进而时钟选择单元确定对该颗粒的ZQ校准的时钟信息为所述第一时钟信息，同时，命令选择单元根据第二标识信息，确定本次ZQ校准的颗粒个数是1个，在根据Fuse_B为X，确定是对哪个颗粒进行ZQ校准，进而确定在标准校准周期的初始时刻发送对该颗粒进行校准的系统ZQ指令信息，进一步的，ZQ校准处理模块在标准校准周期的整个周期内对该颗粒进行ZQ校准，其中，X可以为1。
需要说明，图7可以是对存储器中一个存储芯片进行ZQ校准，其中，图7实施例中的颗粒是存储芯片。
图8是本发明另一实施例ZQ校准方法的时序图；如图8所示，在本实施例提供的ZQ校准方法中，第二标识信息的格式可以是：Fuse(或者bonding Pad)_A_B，第一标识信息的格式可以是：Fuse(或者bonding Pad)_A，本实施例通过熔丝获取第一标识信息，通过熔丝获取第二标识信息。其中，Fuse_A设置成逻辑“0”，表示单颗粒产品，Fuse_A设置成逻辑“1”，表示双颗粒产品；颗粒1的Fuse_B设置成“0”，表示颗粒1进行ZQ校准，颗粒1是在标准校准周期的前半个周期进行ZQ校准；颗粒2的Fuse_B设置成“1”，表示颗粒2进行ZQ校准，颗粒2是在标准校准周期的后半个周期进行ZQ校准；
具体包括：设置在颗粒1中的ZQ校准器获得的第二标识信息Fuse_A_B为10，其中，第一个数字1表示本次ZQ校准的颗粒个数是2个，第二个数字0表示本次ZQ校准的颗粒为颗粒1，时钟选择单元根据第一标识信息Fuse_A为1，确定本次ZQ校准的颗粒个数是2个，进而选择时钟转换单元222输出的第二时钟信息，即将第一时钟信号的频率转化为2倍后输出，同时，命令选择单元根据第二标识信息，确定本次ZQ校准的颗粒个数是2个，并根据Fuse_B为0，确定颗粒1在标准校准周期的前半个周期进行ZQ校准，进而命令选择单元确定输出系统ZQ指令信息，即在标准校准周期的初始时刻发送系统ZQ指令信息，进一步的，ZQ校准处理模块在标准校准周期的前半个周期内对该颗粒进行ZQ校准。
设置在颗粒2中的ZQ校准器获得的第二标识信息Fuse_A_B为11，其中，第一个数字1表示本次ZQ校准的颗粒个数是2个，第二个数字1表示本次ZQ校准的颗粒为颗粒2，时钟选择单元根据第一标识信息Fuse_A为1，确定本次ZQ校准的颗粒个数是2个，进而选择时钟转换单元输出的第二时钟信息，即将第一时钟信号的频率转化为2倍后输出，同时，命令选择单元根据第二标识信息，确定本次ZQ校准的颗粒个数是2个，并根据Fuse_B为1，确定颗粒2在标准校准周期的后半个周期进行ZQ校准，进而命令选择单元确定输出延迟ZQ指令信息，即在标准校准周期的中间时刻发送系统ZQ指令信息，进一步的，ZQ校准处理模块在标准校准周期的后半个周期内对该颗粒进行ZQ校准。需要说明的是，在JEDEC规定的校准时间的一半后，颗粒1内部校准已经完成释放片外外部电阻，颗粒2开始进行ZQ校准；
需要说明，图8可以是对存储器中两个存储芯片进行ZQ校准，其中，图8实施例中的颗粒是存储芯片。
本实施例还提供一种存储器，包括：至少两个存储芯片，每个所述存储芯片中设置有如图2或图3所述的ZQ校准器。其中，每个存储芯片中设置的ZQ校准器的工作原理与技术效果与图2或图3所述的ZQ校准器类似，在此不再赘述。
本发明所述的校准电路包括系统命令选择单元和时钟选择单元以及ZQ校准电路；ZQ校准电路的输入端连接系统命令选择单元输出的内部命令，时钟端连接时钟选择单元输出的校准时钟。

Claims (11)

1.一种ZQ校准器，其特征在于，包括：系统命令选择模块、时钟选择模块以及ZQ校准处理模块，所述系统命令选择模块的输出端与所述ZQ校准处理模块的第一输入端连接，所述时钟选择模块的输出端与所述ZQ校准处理模块的第二输入端连接；
所述时钟选择模块，用于获取第一标识信息和第一时钟信息，并根据所述第一标识信息和所述第一时钟信息，确定分配给颗粒进行ZQ操作的时钟信息，所述第一标识信息携带用于ZQ操作的颗粒数的信息；
所述系统命令选择模块，用于获取系统ZQ指令信息和第二标识信息，根据所述系统ZQ指令信息，获取延迟ZQ指令信息，并根据第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出的ZQ操作指令信息，所述ZQ操作指令信息包括所述系统ZQ指令信息或所述延迟ZQ指令信息，所述第二标识信息包括所述第一标识信息以及颗粒标识的信息；
所述ZQ校准处理模块，用于根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作。
2.根据权利要求1所述的ZQ校准器，其特征在于，所述时钟选择模块包括：时钟选择单元以及时钟转换单元，其中，所述时钟转换单元的输出端与所述时钟选择单元的第一输入端连接，所述时钟选择单元的输出端与所述ZQ校准处理模块的第二输入端连接；
所述时钟转换单元，用于获取所述第一时钟信息，并对所述第一时钟信息进行转换，以获得第二时钟信息；
所述时钟选择单元，用于获取所述第一标识信息、所述第一时钟信息和所述第二时钟信息，并根据所述第一标识信息，确定输出所述第一时钟信息或所述第二时钟信息。
3.根据权利要求1所述的ZQ校准器，其特征在于，所述系统命令选择模块包括：命令选择单元和命令延迟单元，所述命令延迟单元的输出端与所述命令选择单元的第一输入端连接，所述命令选择单元的输出端与所述ZQ校准处理模块的第一输入端连接；
所述命令延迟单元，用于将所述系统ZQ指令信息进行延迟处理，获得所述延迟ZQ指令信息；
所述命令选择单元，用于获取所述系统ZQ指令信息、所述延迟ZQ指令信息和所述第二标识信息，根据所述第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出所述系统ZQ指令信息或所述延迟ZQ指令信息。
4.根据权利要求2所述的ZQ校准器，其特征在于，所述时钟转换单元，具体用于对第一时钟信号的频率进行倍频处理，所述第一时钟信号用于承载所述第一时钟信息。
5.根据权利要求3所述的ZQ校准器，其特征在于，所述命令延迟单元，具体用于将所述系统ZQ指令信息延迟N/M个标准校准周期，获得延迟ZQ指令信息，N和M均为大于0的整数，M为所述颗粒数，所述颗粒标识还用于标示所述颗粒标识指示的颗粒为ZQ校准中第N+1个进行的ZQ校准。
6.一种ZQ校准方法，其特征在于，包括：
根据第一标识信息和第一时钟信息，确定分配给颗粒进行ZQ操作的时钟信息，所述第一标识信息携带用于ZQ操作的颗粒数的信息；
根据系统ZQ指令信息，获取延迟ZQ指令信息，并根据第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出的ZQ操作指令信息，所述ZQ操作指令信息包括所述系统ZQ指令信息或所述延迟ZQ指令信息，所述第二标识信息包括所述第一标识信息以及颗粒标识的信息；
根据所述时钟信息以及所述ZQ操作指令信息，按照所述时钟信息对所述颗粒标识标示的颗粒进行ZQ校准操作。
7.根据权利要求6所述的ZQ校准方法，其特征在于，所述根据所述第一标识信息和所述第一时钟信息，确定分配给每个颗粒进行ZQ操作的时钟信息，包括：
对所述第一时钟信息进行转换，以获得第二时钟信息；
根据所述第一标识信息，确定输出所述第一时钟信息或所述第二时钟信息。
8.根据权利要求6所述的ZQ校准方法，其特征在于，所述根据系统ZQ指令信息，获取延迟ZQ指令信息，并根据第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出的ZQ操作指令信息，包括：
将所述系统ZQ指令信息进行延迟处理，获得所述延迟ZQ指令信息；
根据所述第二标识信息、所述系统ZQ指令信息和所述延迟ZQ指令信息，确定输出所述系统ZQ指令信息或所述延迟ZQ指令信息。
9.根据权利要求7所述的ZQ校准方法，其特征在于，所述对所述第一时钟信息进行转换，以获得第二时钟信息，包括：
对第一时钟信号的频率进行倍频处理，所述第一时钟信号用于承载所述第一时钟信息。
10.根据权利要求8所述的ZQ校准方法，其特征在于，
所述将所述系统ZQ指令信息进行延迟处理，获得所述延迟ZQ指令信息，包括：
将所述系统ZQ指令信息延迟N/M个标准校准周期，获得延迟ZQ指令信息，N和M均为大于0的整数，M为所述颗粒数，所述颗粒标识还用于标示所述颗粒标识指示的颗粒为ZQ校准中第N+1个进行的ZQ校准。
11.一种存储器，其特征在于，包括：至少两个存储芯片，每个所述存储芯片中设置有如上述权利要求1-5任一项所述的ZQ校准器。
CN202010772813.8A 2020-08-04 2020-08-04 一种zq校准器、方法及存储器 Active CN111863065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010772813.8A CN111863065B (zh) 2020-08-04 2020-08-04 一种zq校准器、方法及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010772813.8A CN111863065B (zh) 2020-08-04 2020-08-04 一种zq校准器、方法及存储器

Publications (2)

Publication Number Publication Date
CN111863065A CN111863065A (zh) 2020-10-30
CN111863065B true CN111863065B (zh) 2023-01-17

Family

ID=72953325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010772813.8A Active CN111863065B (zh) 2020-08-04 2020-08-04 一种zq校准器、方法及存储器

Country Status (1)

Country Link
CN (1) CN111863065B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117316255A (zh) * 2022-06-22 2023-12-29 长鑫存储技术有限公司 存储器器件和zq校准方法
CN117316254A (zh) * 2022-06-22 2023-12-29 长鑫存储技术有限公司 存储器器件及zq校准方法
CN116825170B (zh) * 2023-08-31 2023-11-07 芯砺智能科技(上海)有限公司 晶粒到晶粒互连的自动校准架构和芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131867A (zh) * 2006-08-21 2008-02-27 尔必达存储器股份有限公司 校准电路
CN102750988A (zh) * 2011-03-28 2012-10-24 三星电子株式会社 使用命令/地址校准的存储器装置、系统和方法
CN104183262A (zh) * 2013-05-20 2014-12-03 爱思开海力士有限公司 半导体装置和存储系统
CN110289031A (zh) * 2018-03-19 2019-09-27 长鑫存储技术有限公司 存储器驱动电路及其阻抗匹配方法、半导体存储器
CN110770831A (zh) * 2017-06-22 2020-02-07 美光科技公司 用于校准半导体装置的阻抗的基于定时的仲裁方法和设备
CN111009279A (zh) * 2018-10-04 2020-04-14 美光科技公司 具有校准机制的设备
US10630294B1 (en) * 2019-03-04 2020-04-21 Micron Technology, Inc. Apparatuses and methods for transmitting an operation mode with a clock

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2232493B1 (en) * 2007-12-21 2018-05-09 Rambus Inc. Method and apparatus for calibrating write timing in a memory system
KR100945813B1 (ko) * 2008-08-08 2010-03-08 주식회사 하이닉스반도체 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131867A (zh) * 2006-08-21 2008-02-27 尔必达存储器股份有限公司 校准电路
CN102750988A (zh) * 2011-03-28 2012-10-24 三星电子株式会社 使用命令/地址校准的存储器装置、系统和方法
CN104183262A (zh) * 2013-05-20 2014-12-03 爱思开海力士有限公司 半导体装置和存储系统
CN110770831A (zh) * 2017-06-22 2020-02-07 美光科技公司 用于校准半导体装置的阻抗的基于定时的仲裁方法和设备
CN110289031A (zh) * 2018-03-19 2019-09-27 长鑫存储技术有限公司 存储器驱动电路及其阻抗匹配方法、半导体存储器
CN111009279A (zh) * 2018-10-04 2020-04-14 美光科技公司 具有校准机制的设备
US10630294B1 (en) * 2019-03-04 2020-04-21 Micron Technology, Inc. Apparatuses and methods for transmitting an operation mode with a clock

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 3.2 Gbps/pin 8 Gbit 1.0 V LPDDR4 SDRAM With Integrated ECC Engine for Sub-1 V DRAM Core Operation;Tae-Young Oh;《 IEEE Journal of Solid-State Circuits》;20140917;全文 *
一种应用于DDR3 DRAM的ZQ校准方法;王小光等;《中国集成电路》;20180705;全文 *

Also Published As

Publication number Publication date
CN111863065A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN111863065B (zh) 一种zq校准器、方法及存储器
CN111933205B (zh) Zq校准器、zq校准方法以及多通道存储器
US20230073567A1 (en) Data Transmission Using Delayed Timing Signals
US9684622B2 (en) Method and apparatus for controlling access to a common bus by multiple components
US9373381B2 (en) System including memories sharing calibration reference resistor and calibration method thereof
CN107103927B (zh) 存储系统、存储器模块及其控制方法
KR102645688B1 (ko) 온 다이 터미네이션 기능을 갖는 반도체 장치
CN111009272B (zh) 输入输出逻辑电路、物理层接口模块及fpga芯片、存储系统
CN108255231B (zh) 一种数据采样方法和芯片
CN113515482A (zh) 数据传输系统、方法、计算机设备和存储介质
KR20160105093A (ko) 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템
Saha et al. Design and implementation of a BIST embedded high speed RS-422 utilized UART over FPGA
CN111418019A (zh) 用于改进存储器装置中的输入信号质量的系统和方法
KR101919145B1 (ko) 반도체모듈
US9443570B1 (en) Memory apparatus with training function and memory system using the same
CN111406285B (zh) 用于在存储器件中产生交错延迟的系统和方法
US9454162B2 (en) Calibration circuit and semiconductor device including the same
KR102471529B1 (ko) 반도체 장치
CN111010181B (zh) 一种ddr信号时序校准方法和装置
CN105373500B (zh) 半导体器件和包括半导体器件的半导体系统
KR101429257B1 (ko) 메모리 테스터에서 레이트 및 타이밍 발생장치
CN115412818A (zh) Mems麦克风系统、mems麦克风测试修调电路和方法
US10884961B2 (en) Dynamic termination circuit, semiconductor apparatus and system including the same
US9773568B2 (en) Semiconductor devices and semiconductor systems including the same
US11302386B2 (en) Distributed bias generation for an input buffer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant