KR102471529B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR102471529B1 KR102471529B1 KR1020160097211A KR20160097211A KR102471529B1 KR 102471529 B1 KR102471529 B1 KR 102471529B1 KR 1020160097211 A KR1020160097211 A KR 1020160097211A KR 20160097211 A KR20160097211 A KR 20160097211A KR 102471529 B1 KR102471529 B1 KR 102471529B1
- Authority
- KR
- South Korea
- Prior art keywords
- command
- decoding
- address
- internal
- latch
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Dram (AREA)
Abstract
외부 클럭, 외부 커맨드 및 외부 어드레스를 버퍼링하여 내부 클럭, 내부 커맨드 및 내부 어드레스로서 출력하는 버퍼 그룹; 상기 내부 커맨드를 디코딩하여 제 1 디코딩 커맨드 및 제 2 디코딩 커맨드를 생성하는 디코더; 제어 신호에 응답하여 상기 내부 클럭의 설정된 주기만큼 상기 제 2 디코딩 커맨드를 지연시켜 지연 디코딩 커맨드로서 출력하는 출력 타이밍 제어 회로; 상기 제 2 디코딩 커맨드 및 상기 지연 디코딩 커맨드에 응답하여 상기 내부 어드레스를 제 1 래치 어드레스로서 출력하는 입출력 제어 래치 회로; 및 상기 제 1 디코딩 커맨드에 응답하여 상기 내부 어드레스를 제 2 래치 어드레스로서 출력하는 입력 제어 래치 회로를 포함한다.
Description
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 장치에 관한 것이다.
반도체 장치는 클럭에 동기되어 동작하도록 구성된다. 예를 들어, 반도체 장치는 반도체 장치를 제어하기 위한 제어 신호들을 클럭에 동기시켜 입력 받고, 클럭에 동기된 제어 신호들에 의해 동작하며, 클럭에 동기된 신호를 출력하도록 구성된다.
반도체 장치를 제어하기 위한 신호들로는 커맨드 및 어드레스등의 제어 신호들이 있고, 이러한 커맨드 및 어드레스들이 클럭에 동기되어 동작하도록 반도체 장치는 구성된다.
본 발명은 전류 소모가 적은 반도체 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 장치는 외부 클럭, 외부 커맨드 및 외부 어드레스를 버퍼링하여 내부 클럭, 내부 커맨드 및 내부 어드레스로서 출력하는 버퍼 그룹; 상기 내부 커맨드를 디코딩하여 제 1 디코딩 커맨드 및 제 2 디코딩 커맨드를 생성하는 디코더; 제어 신호에 응답하여 상기 내부 클럭의 설정된 주기만큼 상기 제 2 디코딩 커맨드를 지연시켜 지연 디코딩 커맨드로서 출력하는 출력 타이밍 제어 회로; 상기 제 2 디코딩 커맨드 및 상기 지연 디코딩 커맨드에 응답하여 상기 내부 어드레스를 제 1 래치 어드레스로서 출력하는 입출력 제어 래치 회로; 및 상기 제 1 디코딩 커맨드에 응답하여 상기 내부 어드레스를 제 2 래치 어드레스로서 출력하는 입력 제어 래치 회로를 포함한다.
본 발명의 실시예에 따른 반도체 장치는 버퍼 그룹, 디코더, 출력 타이밍 제어 회로, 및 제 1 래치 그룹을 포함하는 제 1 반도체 칩; 및 상기 제 1 반도체 칩으로부터 입력되는 신호에 응답하여 동작하는 제 2 래치 그룹을 포함하는 제 2 반도체 칩을 포함한다.
본 발명의 실시예에 따른 반도체 장치는 제 1 반도체 칩과 제 2 반도체 칩은 복수개의 관통 전극을 통해 전기적으로 연결되며, 내부 커맨드를 디코딩하여 제 1 디코딩 커맨드 및 제 2 디코딩 커맨드를 생성하는 디코더, 상기 제 2 디코딩 커맨드를 내부 클럭의 설정된 주기만큼 지연시켜 지연 디코딩 커맨드로서 출력하는 출력 타이밍 제어 회로, 상기 제 2 디코딩 커맨드 및 상기 지연 디코딩 커맨드에 응답하여 내부 어드레스를 제 1 래치 어드레스로서 출력하는 제 1 입출력 제어 래치 회로, 및 상기 제 1 디코딩 커맨드에 응답하여 상기 내부 어드레스를 제 2 래치 어드레스로서 출력하는 제 1 입력 제어 래치 회로를 포함하는 상기 제 1 반도체 칩, 및 상기 복수개의 관통 전극을 통해 상기 제 1 디코딩 커맨드, 상기 제 2 디코딩 커맨드, 상기 지연 디코딩 커맨드 및 상기 내부 어드레스를 제 1 디코딩 전달 커맨드, 제 2 디코딩 전달 커맨드, 지연 디코딩 전달 커맨드, 및 내부 전달 어드레스로서 입력 받고, 상기 제 2 디코딩 전달 커맨드 및 상기 지연 디코딩 전달 커맨드에 응답하여 상기 내부 전달 어드레스를 제 3 래치 어드레스로서 출력하는 제 2 입출력 제어 래치 회로, 및 상기 제 1 디코딩 전달 커맨드에 응답하여 상기 내부 전달 어드레스를 제 4 래치 어드레스로서 출력하는 제 2 입력 제어 래치 회로를 포함하는 상기 제 2 반도체 칩을 포함한다.
본 발명에 따른 반도체 장치는 전류 소모가 적은 장점이 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도,
도 2는 도 1의 출력 타이밍 제어 회로의 구성도,
도 3은 도 1의 제 1 입출력 제어 래치 회로의 구성도,
도 4는 도 1의 제 1 입력 제어 래치 회로의 구성도이다.
도 2는 도 1의 출력 타이밍 제어 회로의 구성도,
도 3은 도 1의 제 1 입출력 제어 래치 회로의 구성도,
도 4는 도 1의 제 1 입력 제어 래치 회로의 구성도이다.
본 발명의 실시예에 따른 반도체 장치는 도 1에 도시된 바와 같이, 제 1 반도체 칩(100) 및 제 2 반도체 칩(200)을 포함할 수 있다.
상기 제 1 반도체 칩(100)은 버퍼 그룹(110), 디코더(120), 출력 타이밍 제어 회로(130), 및 제 1 래치 그룹(140)을 포함할 수 있다.
상기 버퍼 그룹(110)은 외부에서 입력되는 외부 클럭(CLK_ext), 외부 커맨드(CMD_ext) 및 외부 어드레스(ADD_ext)를 각각 버퍼링하여 내부 클럭(CLK_int), 내부 커맨드(CMD_ext) 및 내부 어드레스(ADD_int)를 생성하는 복수개의 버퍼를 포함할 수 있다.
상기 버퍼 그룹(110)은 제 1 내지 제 3 버퍼(111, 112, 113)를 포함할 수 있다.
상기 제 1 버퍼(111)는 상기 외부 클럭(CLK_ext)을 버퍼링하여 상기 내부 클럭(CLK_int)을 생성할 수 있다.
상기 제 2 버퍼(112)는 상기 외부 커맨드(CMD_ext)를 버퍼링하여 상기 내부 커맨드(CMD_int)를 생성할 수 있다. 상기 외부 커맨드(CMD_ext) 및 상기 내부 커맨드(CMD_int) 각각은 칩 선택 신호, 로우 어드레스 스트로브 신호, 컬럼 어드레스 스트로브 신호, 라이트 인에이블 신호 및 클럭 인에이블 신호를 포함할 수 있다.
상기 제 3 버퍼(113)는 상기 외부 어드레스(ADD_ext)를 버퍼링하여 상기 내부 어드레스(ADD_int)를 생성할 수 있다. 상기 외부 어드레스(ADD_ext) 및 상기 내부 어드레스(ADD_int)는 적어도 하나 이상의 어드레스를 포함할 수 있다.
상기 제 1 내지 제 3 버퍼(111, 112, 113)는 반도체 장치 외부에서 사용되는 전압 레벨에 따른 신호들을 반도체 장치 내부에서 사용되는 전압 레벨에 따른 신호들로 가변시킬 수 있다.
상기 디코더(120)는 상기 내부 커맨드(CMD_int) 및 상기 내부 클럭(CLK_int)에 응답하여 제 1 디코딩 커맨드(CMD_decA) 및 제 2 디코딩 커맨드(CMD_decB)를 생성할 수 있다. 예를 들어, 상기 디코더(120)는 상기 내부 클럭(CLK_int)에 동기되어 상기 내부 커맨드(CMD_int)를 디코딩하고, 디코딩 결과로 상기 제 1 및 제 2 디코딩 커맨드(CMD_decA, CMD_decB)를 생성할 수 있다. 이때, 상기 제 1 디코딩 커맨드(CMD_decA, CMD_decB)는 출력 타이밍의 제어가 필요 없는 커맨드를 대표하는 것이고, 상기 제 2 디코딩 커맨드(CMD_decB)는 출력 타이밍의 제어가 필요한 커맨드를 대표하는 것일 수 있다. 이때, 상기 출력 타이밍의 제어는 리드 또는 라이트 동작에서 필요로 하는 레이턴시 제어일 수 있다.
상기 출력 타이밍 제어 회로(130)는 상기 제 2 디코딩 커맨드(CMD_decB), 내부 클럭(CLK_int) 및 제어 신호(CTRL_s)에 응답하여 지연 디코딩 커맨드(CMD_decBd)를 생성할 수 있다. 예를 들어, 상기 출력 타이밍 제어 회로(130)는 상기 제어 신호(CTRL_s)에 응답하여 상기 내부 클럭(CLK_int)의 설정된 주기를 결정하고, 결정된 상기 내부 클럭(CLK_int)의 설정된 주기동안 상기 제 2 디코딩 커맨드(CMD_decB)를 지연시켜 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력할 수 있다. 이때, 상기 제어 신호(CTRL_s)는 모드 레지스터 셋(mode register set) 및 퓨즈 회로(fuse circuit)등의 반도체 장치의 동작 설정 회로의 출력 신호일 수 있다.
상기 제 1 래치 그룹(140)은 제 1 입출력 제어 래치 회로(141) 및 제 1 입력 제어 래치 회로(142)를 포함할 수 있다.
상기 제 1 입출력 제어 래치 회로(141)는 상기 제 2 디코딩 커맨드(CMD_decB), 및 상기 지연 디코딩 커맨드(CMD_decBd)에 응답하여 상기 내부 어드레스(ADD_int)를 입력 받아 래치하고, 래치된 상기 내부 어드레스(ADD_int)를 제 1 래치 어드레스(ADD_LA)로서 출력할 수 있다. 예를 들어, 상기 제 1 입출력 제어 래치 회로(141)는 상기 제 2 디코딩 커맨드(CMD_decB)가 입력되면 상기 내부 어드레스(ADD_int)를 입력 받아 래치하고, 상기 지연 디코딩 커맨드(CMD_decBd)가 입력되면 래치된 상기 내부 어드레스(ADD_int)를 상기 제 1 래치 어드레스(ADD_LA)로서 출력할 수 있다.
상기 제 1 입력 제어 래치 회로(142)는 상기 제 1 디코딩 커맨드(CMD_decA)에 응답하여 상기 내부 어드레스(ADD_int)를 입력 받아 래치하여 제 2 래치 어드레스(ADD_LB)로서 출력할 수 있다. 예를 들어, 상기 제 1 입력 제어 래치 회로(142)는 상기 제 1 디코딩 커맨드(CMD_decA)가 입력되면 상기 내부 어드레스(ADD_int)를 입력 받아 래치하여 상기 제 2 래치 어드레스(ADD_LB)로서 출력할 수 있다.
상기 제 2 반도체 칩(200)은 상기 제 1 반도체 칩(100)에 적층될 수 있고, 상기 제 1 및 제 2 반도체 칩(100, 200)은 복수개의 관통 전극(TSV1, TSV2, TSV3, TSV4)을 통해 전기적으로 연결될 수 있다. 이때, 복수개의 관통 전극은 제 1 내지 제 4 관통 전극(TSV1, TSV2, TSV3, TSV4)을 포함할 수 있다.
상기 제 1 관통 전극(TSV1)은 상기 제 1 반도체 칩(100)의 제 3 버퍼(113)의 출력 신호 즉, 상기 내부 어드레스(ADD_int)를 내부 전달 어드레스(ADD_intT)로서 상기 제 2 반도체 칩(200)에 전달할 수 있다.
상기 제 2 관통 전극(TSV2)은 상기 제 1 반도체 칩(100)의 디코더(120)의 출력 신호 즉, 상기 제 1 디코딩 커맨드(CMD_decA)를 제 1 디코딩 전달 커맨드(CMD_decAT)로서 상기 제 2 반도체 칩(200)에 전달할 수 있다.
상기 제 3 관통 전극(TSV3)은 상기 제 1 반도체 칩(100)의 디코더(120)의 출력 신호 즉, 상기 제 2 디코딩 커맨드(CMD_decB)를 제 2 디코딩 전달 커맨드(CMD_decBT)로서 상기 제 2 반도체 칩(200)에 전달할 수 있다.
상기 제 4 관통 전극(TSV4)는 상기 제 1 반도체 칩(100)의 출력 타이밍 제어 회로(130)의 출력 신호 즉, 상기 지연 디코딩 커맨드(CMD_decBd)를 지연 디코딩 전달 커맨드(CMD_decBdT)로서 상기 제 2 반도체 칩(200)에 전달할 수 있다.
상기 제 2 반도체 칩(200)은 상기 제 1 내지 제 4 관통 전극(TSV1, TSV2, TSV3, TSV4)을 통해 상기 제 1 반도체 칩(100)으로부터 전달되는 상기 내부 어드레스(ADD_int), 상기 제 1 및 제 2 디코딩 커맨드(CMD_decA, CMD_decB) 및 상기 지연 디코딩 커맨드(CMD_decBd)를 상기 내부 전달 어드레스(ADD_intT), 상기 제 1 및 제 2 디코딩 전달 커맨드(CMD_decAT, CMD_decBT), 및 상기 지연 디코딩 전달 커맨드(CMD_decBdT)로서 입력 받아 동작할 수 있다.
상기 제 2 반도체 칩(200)은 제 2 래치 그룹(210)을 포함할 수 있다.
상기 제 2 래치 그룹(210)은 제 2 입출력 제어 래치 회로(211), 및 제 2 입력 제어 래치 회로(212)를 포함할 수 있다.
상기 제 2 입출력 제어 래치 회로(211)는 상기 제 1 관통 전극(TSV1) 및 제 3 및 제 4 관통 전극(TSV3, TSV4)을 통해 입력되는 상기 내부 전달 어드레스(ADD_intT), 상기 제 2 디코딩 전달 커맨드(CMD_decBT) 및 상기 지연 디코딩 전달 커맨드(CMD_decBdT)에 응답하여 동작할 수 있다. 예를 들어, 상기 제 2 입출력 제어 래치 회로(211)는 상기 제 2 디코딩 전달 커맨드(CMD_decBT)가 입력되면 상기 내부 전달 어드레스(ADD_intT)를 입력 받아 래치하고, 상기 지연 디코딩 전달 커맨드(CMD_decBdT)가 입력되면 래치된 상기 내부 전달 어드레스(ADD_intT)를 제 3 래치 어드레스(ADD_LAA)로서 출력할 수 있다.
상기 제 2 입력 제어 래치 회로(212)는 상기 제 1 및 제 2 관통 전극(TSV1, TSV2)을 통해 입력되는 상기 내부 전달 어드레스(ADD_intT) 및 상기 제 1 디코딩 전달 커맨드(CMD_decAT)에 응답하여 동작할 수 있다. 예를 들어, 상기 제 2 입력 제어 래치 회로(212)는 상기 제 1 디코딩 전달 커맨드(CMD_decAT)가 입력되면 상기 내부 전달 어드레스(ADD_intT)를 입력 받아 래치하고 제 4 래치 어드레스(ADD_LBB)로서 출력할 수 있다.
상기 출력 타이밍 제어 회로(130)는 상기 제어 신호(CTRL_s)에 응답하여 상기 내부 클럭(CLK_int)의 설정된 주기를 결정하고, 결정된 상기 내부 클럭(CLK_int)의 설정 주기동안 상기 제 2 디코딩 커맨드(CMD_decB)를 지연시켜 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력할 수 있다.
상기 출력 타이밍 제어 회로(130)는 도 2에 도시된 바와 같이, 제 1 내지 제 4 래치(131, 132, 133, 134) 및 출력 선택 회로(135)를 포함할 수 있다. 상기 제 1 래치(131)는 상기 제 2 디코딩 커맨드(CMD_decB) 및 상기 내부 클럭(CLK_int)을 입력 받는다. 상기 제 2 래치(132)는 상기 제 1 래치(131)의 출력 신호 및 상기 내부 클럭(CLK_int)을 입력 받는다. 상기 제 3 래치(133)는 상기 제 2 래치(132)의 출력 신호 및 상기 내부 클럭(CLK_int)을 입력 받는다. 상기 제 4 래치(134)는 상기 제 3 래치(133)의 출력 신호 및 상기 내부 클럭(CLK_int)을 입력 받는다. 상기 제 1 내지 제 4 래치(131, 132, 133, 134) 각각은 상기 내부 클럭(CLK_int)이 설정된 레벨로 천이할 때마다 입력 신호를 입력 받아 래치하고, 래치된 신호를 출력 신호로서 출력할 수 있다. 상기 제 1 내지 제 4 래치(131, 132, 133, 134) 각각은 플립플롭으로 구성될 수 있다.
상기 출력 선택 회로(135)는 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 내지 제 4 래치(131, 132, 133, 134)의 출력 신호 중 하나를 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력할 수 있다. 상기 제어 신호(CTRL_s)는 적어도 하나이상의 제어 신호를 포함할 수 있다.
이와 같이 구성된 출력 타이밍 제어 회로(130)는 다음과 같이 동작할 수 있다.
상기 출력 선택 회로(135)가 상기 제어 신호(CTRL_s)에 응답하여 상기 제 1 래치(131)의 출력 신호를 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력할 경우, 상기 제 2 디코딩 커맨드(CMD_decB)는 상기 내부 클럭(CLK_int)의 1주기 동안 지연되고 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력될 수 있다.
상기 출력 선택 회로(135)가 상기 제어 신호(CTRL_s)에 응답하여 상기 제 2 래치(132)의 출력 신호를 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력할 경우, 상기 제 2 디코딩 커맨드(CMD_decB)는 상기 내부 클럭(CLK_int)의 2주기 동안 지연되고 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력될 수 있다.
상기 출력 선택 회로(135)가 상기 제어 신호(CTRL_s)에 응답하여 상기 제 3래치(133)의 출력 신호를 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력할 경우, 상기 제 2 디코딩 커맨드(CMD_decB)는 상기 내부 클럭(CLK_int)의 3주기 동안 지연되고 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력될 수 있다.
상기 출력 선택 회로(135)가 상기 제어 신호(CTRL_s)에 응답하여 상기 제 4 래치(134)의 출력 신호를 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력할 경우, 상기 제 2 디코딩 커맨드(CMD_decB)는 상기 내부 클럭(CLK_int)의 4주기 동안 지연되고 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력될 수 있다.
상기 제 1 입출력 제어 래치 회로(141)는 도 3에 도시된 바와 같이, 제 5 및 제 6 래치(141-1. 141-2)를 포함할 수 있다.
상기 제 5 래치(141-1)는 상기 내부 어드레스(ADD_int) 및 상기 제 2 디코딩 커맨드(CMD_decB)를 입력 받는다. 상기 제 6 래치(141-2)는 상기 제 5 래치(141-1)의 출력 신호 및 상기 지연 디코딩 커맨드(CMD_decBd)를 입력 받아 상기 제 1 래치 어드레스(ADD_LA)를 출력한다.
이와 같이 구성된 상기 제 5 래치(141-1)는 상기 제 2 디코딩 커맨드(CMD_decB)가 입력되면 상기 내부 어드레스(ADD_int)를 입력 받아 래치하고 출력한다. 상기 제 6 래치(141-2)는 상기 지연 디코딩 커맨드(CMD_decBd)가 입력되면 래치된 상기 제 5 래치(141-1)의 출력 신호를 상기 제 1 래치 어드레스(ADD_LA)로서 출력할 수 있다.
그러므로, 상기 제 1 입출력 제어 래치 회로(141)는 상기 제 2 디코딩 커맨드(CMD_decB)가 입력되면 상기 내부 어드레스(ADD_int)를 입력 받아 래치하고, 상기 지연 디코딩 커맨드(CMD_decBd)가 입력되면 래치된 신호를 상기 제 1 래치 어드레스(ADD_LA)로서 출력할 수 있다.
상기 제 2 입출력 제어 래치 회로(211)는 입출력 신호의 이름만 다를 뿐 상기 제 1 입출력 제어 래치 회로(141)와 동일하게 구성될 수 있다.
따라서, 상기 제 2 입출력 제어 래치 회로(211)는 상기 제 2 디코딩 전달 커맨드(CMD_decBT)가 입력되면 상기 내부 전달 어드레스(ADD_intT)를 입력 받아 래치하고, 상기 지연 디코딩 전달 커맨드(CMD_decBdT)가 입력되면 래치된 상기 내부 전달 어드레스(ADD_intT)를 상기 제 3 래치 어드레스(ADD_LAA)로서 출력할 수 있다.
상기 제1 입력 제어 래치 회로(142)는 도 4에 도시된 바와 같이, 제 7 래치(142-1)를 포함할 수 있다.
상기 제 7 래치(142-1)는 상기 내부 어드레스(ADD_int) 및 상기 제 1 디코딩 커맨드(CMD_decA)를 입력 받아 래치하고, 래치된 신호를 상기 제 2 래치 어드레스(ADD_LB)로서 출력한다. 더욱 상세히 설명하면, 상기 제 7 래치(142-1)는 상기 제 1 디코딩 커맨드(CMD_decA)가 입력되면 상기 내부 어드레스(ADD_int)를 입력 받아 래치하고 래치된 신호를 상기 제 2 래치 어드레스(ADD_LB)로서 출력한다.
그러므로, 상기 제 1 입력 제어 래치 회로(142)는 상기 제 1 디코딩 커맨드(CMD_decA)가 입력되면 상기 내부 어드레스(ADD_int)를 입력 받아 래치하여 상기 제 2 래치 어드레스(ADD_LB)로서 출력할 수 있다.
상기 제 2 입력 제어 래치 회로(212)는 입출력 신호만 다를 뿐 상기 제 1 입력 제어 래치 회로(142)와 동일하게 구성될 수 있다.
따라서 상기 제 2 입력 제어 래치 회로(212)는 상기 제 1 디코딩 전달 커맨드(CMD_decAT)가 입력되면 상기 내부 전달 어드레스(ADD_intT)를 입력 받아 래치하고 상기 제 4 래치 어드레스(ADD_LBB)로서 출력할 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하면 다음과 같다.
외부 클럭(CLK_ext), 외부 커맨드(CMD_ext) 및 외부 어드레스(ADD_ext)가 외부로부터 제 1 반도체 칩(100)에 입력된다.
상기 제 1 반도체 칩(100)의 제 1 내지 제 3 버퍼(110)는 상기 외부 클럭(CLK_ext), 상기 외부 커맨드(CMD_ext) 및 상기 외부 어드레스(ADD_ext)를 버퍼링하여 내부 클럭(CLK_int), 내부 커맨드(CMD_int), 및 내부 어드레스(ADD_int)로서 출력한다.
디코더(120)는 상기 상기 내부 클럭(CLK_int)에 동기되어 상기 내부 커맨드(CMD_int)을 디코딩하고, 디코딩 결과를 제 1 디코딩 커맨드(CMD_decA) 및 제 2 디코딩 커맨드(CMD_decB)로서 출력할 수 있다. 상기 디코더(120)는 상기 내부 커맨드(CMD_int)를 디코딩한 결과에 의해 상기 제 1 디코딩 커맨드(CMD_decA)를 출력하거나 상기 제 2 디코딩 커맨드(CMD_decB)를 출력할 수 있다.
출력 타이밍 제어 회로(130)는 제어 신호(CTRL_s)에 의해 결정된 상기 내부 클럭(CLK_int)의 설정된 주기만큼 상기 제 2 디코딩 커맨드(CMD_decB)를 지연시켜 지연 디코딩 커맨드(CMD_decBd)로서 출력한다.
제 1 입출력 제어 래치 회로(141)는 상기 제 2 디코딩 커맨드(CMD_decB)가 입력되면 상기 내부 어드레스(ADD_int)를 입력 받아 래치하고 있다가, 상기 지연 디코딩 커맨드(CMD_decBd)가 입력되면 래치된 신호를 제 1 래치 어드레스(ADD_LA)로서 출력한다.
제 1 입력 제어 래치 회로(142)는 상기 제 1 디코딩 커맨드(CMD_decA)가 입력되면 상기 내부 어드레스(ADD_int)를 입력 받아 래치하고, 래치된 신호를 제 2 래치 어드레스(ADD_LB)로서 출력한다.
상기 제 1 반도체 칩(100)은 상기 외부 커맨드(CMD_ext)가 출력 타이밍 제어가 필요 없는 커맨드일 경우 즉, 상기 내부 커맨드(CMD_int)를 디코딩한 결과가 상기 제 1 디코딩 커맨드(CMD_decA)로 출력될 경우 상기 내부 어드레스(ADD_int)를 상기 제 1 디코딩 커맨드(CMD_decA)에 응답하여 래치하고 상기 제 2 래치 어드레스(ADD_LB)로서 출력한다.
한편, 상기 제 1 반도체 칩(100)은 상기 외부 커맨드(CMD_ext)가 출력 타이밍 제어가 필요한 커맨드일 경우 즉, 상기 내부 커맨드(CMD_int)를 디코딩한 결과가 상기 제 2 디코딩 커맨드(CMD_decB)로 출력될 경우 상기 제 2 디코딩 커맨드(CMD_decB)를 상기 내부 클럭(CLK_int)의 설정된 주기만큼 지연시켜 상기 지연 디코딩 커맨드(CMD_decBd)로서 출력한다. 또한 상기 제 1 반도체 칩(100)은 상기 제 2 디코딩 커맨드(CMD_decB)가 출력되면 상기 내부 어드레스(ADD_int)를 래치하고, 상기 지연 디코딩 커맨드(CMD_decBd)가 출력되면 래치된 신호를 상기 제 1 래치 어드레스(ADD_LA)로서 출력한다.
결국, 상기 제 1 반도체 칩(100)은 외부에서 입력되는 커맨드에 따라 커맨드를 설정된 시간만큼 지연시켜 출력하거나 지연시키지 않고 출력할 수 있으며, 커맨드와 같이 입력되는 어드레스 또한 커맨드와 동일한 지연을 통해 출력하거나 지연시키지 않고 출력할 수 있다.
제 2 반도체 칩(200)은 복수개의 관통 전극 즉, 제 1 내지 제 4 관통 전극(TSV1, TSV2, TSV3, TSV4)을 통해 상기 제 1 반도체 칩(100)으로부터 상기 내부 어드레스(ADD_int), 상기 제 1 및 제 2 디코딩 커맨드(CMD_decA, CMD_decB) 및 지연 디코딩 커맨드(CMD_decBd)를 내부 전달 어드레스(ADD_intT), 제 1 및 제 2 디코딩 전달 커맨드(CMD_decAT, CMD_decBT), 및 지연 디코딩 전달 커맨드(CMD_decBdT)로서 입력 받는다.
제 2 입출력 제어 래치 회로(211)는 상기 제 2 디코딩 전달 커맨드(CMD_decBT)가 입력되면 상기 내부 전달 어드레스(ADD_intT)를 입력 받아 래치하고 있다가, 상기 지연 디코딩 전달 커맨드(CMD_decBdT)가 입력되면 래치된 신호를 제 3 래치 어드레스(ADD_LAA)로서 출력한다.
제 2 입력 제어 래치 회로(212)는 상기 제 1 디코딩 전달 커맨드(CMD_decAT)가 입력되면 상기 내부 전달 어드레스(ADD_intT)를 입력 받아 래치하고, 래치된 신호를 제 4 래치 어드레스(ADD_LBB)로서 출력한다.
상기 제 2 반도체 칩(200)은 상기 외부 커맨드(CMD_ext)가 출력 타이밍 제어가 필요 없는 커맨드일 경우 즉, 상기 내부 커맨드(CMD_int)를 디코딩한 결과가 상기 제 1 디코딩 커맨드(CMD_decA)로 출력되어 상기 제 1 반도체 칩(100)으로부터 입력될 경우 경우 상기 내부 전달 어드레스(ADD_intT)를 상기 제 1 디코딩 전달 커맨드(CMD_decAT)에 응답하여 래치하고 상기 제 4 래치 어드레스(ADD_LBB)로서 출력한다.
한편, 상기 제 2 반도체 칩(200)은 상기 외부 커맨드(CMD_ext)가 출력 타이밍 제어가 필요한 커맨드일 경우 즉, 상기 내부 커맨드(CMD_int)를 디코딩한 결과가 상기 제 2 디코딩 커맨드(CMD_decB)로 출력되어 상기 제 1 반도체 칩(100)으로부터 상기 제 2 디코딩 전달 커맨드(CMD_decBT)로서 입력될 경우 상기 제 2 디코딩 커맨드(CMD_decB)를 상기 내부 클럭(CLK_int)의 설정된 주기만큼 지연시켜 생성된 상기 지연 디코딩 커맨드(CMD_decBd)를 상기 지연 디코딩 전달 커맨드(CMD_decBdT)로서 입력 받는다. 또한 상기 제 2 반도체 칩(200)은 상기 제 2 디코딩 전달 커맨드(CMD_decBT)가 입력되면 상기 내부 전달 어드레스(ADD_intT)를 래치하고, 상기 지연 디코딩 전달 커맨드(CMD_decBdT)가 입력되면 래치된 신호를 상기 제 3 래치 어드레스(ADD_LAA)로서 출력한다.
결국, 상기 제 2 반도체 칩(200)은 또한 상기 제 1 반도체 칩(100)과 동일하게 외부에서 입력되는 커맨드에 따라 커맨드를 설정된 시간만큼 지연시켜 출력하거나 지연시키지 않고 출력할 수 있으며, 커맨드와 같이 입력되는 어드레스 또한 커맨드와 동일한 지연을 통해 출력하거나 지연시키지 않고 출력할 수 있다. 이때, 상기 제 2 반도체 칩(200)은 상기 제 1 반도체 칩(100)이 포함하는 버퍼들(111, 112, 113), 디코더(120) 및 출력 타이밍 제어 회로(130)를 구비하지 않을 수 있어 면적 효율을 높일 수 있으며, 상기 제 1 반도체 칩(100)에서 상기 제 2 반도체 칩(200)으로 내부 클럭(CLK_int)을 전달하는 관통 전극을 형성할 필요가 없고, 주기적으로 천이하는 내부 클럭을 상기 제 1 반도체 칩(100)에서 상기 제 2 반도체 칩(200)으로 전달하는 데 소모되는 전류를 제거할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 제 1 반도체 칩 200: 제 2 반도체 칩
110: 버퍼 그룹 120: 디코더 130: 출력 타이밍 제어 회로
140: 제 1 래치 그룹 210: 제 2 래치 그룹
110: 버퍼 그룹 120: 디코더 130: 출력 타이밍 제어 회로
140: 제 1 래치 그룹 210: 제 2 래치 그룹
Claims (17)
- 내부 커맨드를 디코딩하여 동작 타이밍의 제어가 필요하지 않은 제 1 디코딩 커맨드 또는 상기 동작 타이밍의 제어가 필요한 제 2 디코딩 커맨드를 생성하는 디코더; 및
상기 제 1 디코딩 커맨드 또는 상기 제2 디코딩 커맨드에 기초하여 내부 어드레스를 제 1 래치 어드레스 또는 제 2 래치 어드레스로 출력하는 래치 그룹을 포함하되,
상기 제 2 디코딩 커맨드가 생성되면 상기 내부 어드레스는 설정된 시간만큼 지연되어 상기 제 1 래치 어드레스로 출력되고, 상기 제 1 디코딩 커맨드가 생성되면 상기 내부 어드레스는 상기 설정된 시간만큼 지연되지 않고 상기 제 2 래치 어드레스로 출력되는 것을 특징으로 하는 반도체 장치. - ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 제 2 디코딩 커맨드를 상기 설정된 시간만큼 지연시켜 지연 디코딩 커맨드를 생성하는 출력 타이밍 제어 회로를 더 포함하는 반도체 장치. - 삭제
- ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
외부 커맨드 및 외부 어드레스를 버퍼링하여 상기 내부 커맨드 및 상기 내부 어드레스로서 출력하는 버퍼 그룹을 더 포함하는 반도체 장치. - ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 2 항에 있어서,
상기 출력 타이밍 제어 회로는 제어 신호에 응답하여 상기 설정된 시간만큼 상기 제 2 디코딩 커맨드를 지연시키는 것을 특징으로 하는 반도체 장치. - ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈제 1 항에 있어서,
상기 내부 커맨드는 칩 선택 신호, 로우 어드레스 스트로브 신호, 컬럼 어드레스 스트로브 신호, 라이트 인에이블 신호 및 클럭 인에이블 신호 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 장치. - 외부 커맨드로부터 생성된 내부 커맨드를 디코딩하여 제 1 디코딩 커맨드 및 제 2 디코딩 커맨드를 생성하고, 상기 제 2 디코딩 커맨드를 설정된 시간만큼 지연시켜 지연 디코딩 커맨드를 생성하며, 외부 어드레스를 버퍼링하여 내부 어드레스를 출력하는 제 1 반도체 칩; 및
상기 제 1 반도체 칩으로부터 생성된 상기 제 1 디코딩 커맨드, 상기 제 2 디코딩 커맨드, 상기 지연 디코딩 커맨드에 기초하여 상기 내부 어드레스를 래치 및 출력하는 제 2 반도체 칩을 포함하는 것을 특징으로 하는 반도체 장치. - ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제 7 항에 있어서,
상기 제 1 반도체 칩과 상기 제 2 반도체 칩을 전기적으로 연결하고, 상기 제 1 디코딩 커맨드, 상기 제 2 디코딩 커맨드, 상기 지연 디코딩 커맨드 및 상기 내부 어드레스를 상기 제 1 반도체 칩으로부터 상기 제 2 반도체 칩으로 각각 전달하는 복수의 관통 전극을 더 포함하는 반도체 장치. - ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제 7 항에 있어서,
상기 제 1 반도체 칩은,
외부 클럭을 버퍼링하여 내부 클럭으로서 출력하는 제 1 버퍼;
상기 외부 커맨드를 버퍼링하여 상기 내부 커맨드로서 출력하는 제 2 버퍼; 및
상기 외부 어드레스를 버퍼링하여 상기 내부 어드레스로서 출력하는 제 3 버퍼를 포함하는 것을 특징으로 하는 반도체 장치. - ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 9 항에 있어서,
상기 제 1 반도체 칩은 상기 내부 클럭에 동기되어 상기 내부 커맨드를 디코딩하여 상기 제 1 디코딩 커맨드 또는 상기 제 2 디코딩 커맨드를 생성하는 디코더를 더 포함하는 반도체 장치. - ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제 10 항에 있어서,
상기 제 1 반도체 칩은 상기 제 2 디코딩 커맨드를 상기 내부 클럭의 설정된 주기만큼 지연시켜 상기 지연 디코딩 커맨드로서 출력하는 출력 타이밍 제어 회로를 더 포함하는 반도체 장치. - ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 11 항에 있어서,
상기 제 1 반도체 칩은,
상기 제 2 디코딩 커맨드에 응답하여 상기 내부 어드레스를 래치하고, 상기 지연 디코딩 커맨드에 응답하여 래치된 상기 내부 어드레스를 제 1 래치 어드레스로서 출력하는 제 1 입출력 제어 래치 회로; 및
상기 제 1 디코딩 커맨드에 응답하여 상기 내부 어드레스를 래치하고, 래치된 상기 내부 어드레스를 제 2 래치 어드레스로서 출력하는 제 1 입력 제어 래치 회로를 더 포함하는 것을 특징으로 하는 반도체 장치. - ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈제 12 항에 있어서,
상기 제 2 반도체 칩은,
상기 제 1 반도체 칩으로부터 입력되는 상기 내부 어드레스, 상기 제 1 디코딩 커맨드, 상기 제 2 디코딩 커맨드, 및 상기 지연 디코딩 커맨드 각각을 내부 전달 어드레스, 제 1 디코딩 전달 커맨드, 제 2 디코딩 전달 커맨드, 및 지연 디코딩 전달 커맨드로서 입력 받고,
상기 제 2 디코딩 전달 커맨드에 응답하여 상기 내부 전달 어드레스를 래치하고, 상기 지연 디코딩 전달 커맨드에 응답하여 래치된 상기 내부 전달 어드레스를 제 3 래치 어드레스로서 출력하는 제 2 입출력 제어 래치 회로; 및
상기 제 1 디코딩 전달 커맨드에 응답하여 상기 내부 전달 어드레스를 래치하고, 래치된 상기 내부 전달 어드레스를 제 4 래치 어드레스로서 출력하는 제 2 입력 제어 래치 회로를 포함하는 것을 특징으로 하는 반도체 장치. - 외부 커맨드를 입력 받는 단계;
상기 외부 커맨드를 디코딩하는 단계;
상기 디코딩하는 단계에서 출력되는 디코딩된 외부 커맨드를 설정된 시간만큼 지연시켜 출력하거나 상기 설정된 시간만큼 지연시키지 않고 출력하는 단계;
외부 어드레스를 입력 받는 단계; 및
상기 디코딩된 외부 커맨드가 상기 설정된 시간만큼 지연되면 상기 외부 어드레스를 상기 설정된 시간만큼 지연시켜 출력하고, 상기 디코딩된 외부 커맨드가 상기 설정된 시간만큼 지연되지 않으면 상기 외부 어드레스를 상기 설정된 시간만큼 지연시키지 않고 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작 방법. - 삭제
- 삭제
- ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈제 14 항에 있어서,
상기 디코딩된 외부 커맨드를 설정된 시간만큼 지연시켜 출력하거나 상기 설정된 시간만큼 지연시키지 않고 출력하는 단계는
출력 타이밍의 제어에 대한 필요 여부에 따라 상기 디코딩된 외부 커맨드에 대한 지연 여부가 결정되는 것을 특징으로 하는 반도체 장치의 동작 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160097211A KR102471529B1 (ko) | 2016-07-29 | 2016-07-29 | 반도체 장치 |
| US15/458,527 US10297293B2 (en) | 2016-07-29 | 2017-03-14 | Semiconductor apparatus and method of operating the same |
| US16/376,135 US10388336B1 (en) | 2016-07-29 | 2019-04-05 | Semiconductor apparatus and method of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160097211A KR102471529B1 (ko) | 2016-07-29 | 2016-07-29 | 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180013451A KR20180013451A (ko) | 2018-02-07 |
| KR102471529B1 true KR102471529B1 (ko) | 2022-11-28 |
Family
ID=61011703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160097211A KR102471529B1 (ko) | 2016-07-29 | 2016-07-29 | 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10297293B2 (ko) |
| KR (1) | KR102471529B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102512754B1 (ko) * | 2018-03-30 | 2023-03-23 | 삼성전자주식회사 | 관통 전극을 통해 전송되는 제어 신호를 이용하여 데이터를 샘플링하는 메모리 장치 |
| US11599299B2 (en) * | 2019-11-19 | 2023-03-07 | Invensas Llc | 3D memory circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861309B1 (ko) * | 2007-06-29 | 2008-10-01 | 주식회사 하이닉스반도체 | 애디티브 레이턴시를 갖는 반도체 메모리 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6124091A (ja) * | 1984-07-12 | 1986-02-01 | Nec Corp | メモリ回路 |
| TW522399B (en) * | 1999-12-08 | 2003-03-01 | Hitachi Ltd | Semiconductor device |
| TWI410970B (zh) * | 2005-07-29 | 2013-10-01 | Ibm | 控制記憶體的方法及記憶體系統 |
| KR101448150B1 (ko) | 2007-10-04 | 2014-10-08 | 삼성전자주식회사 | 메모리 칩이 적층된 멀티 칩 패키지 메모리, 메모리 칩의적층 방법 및 멀티 칩 패키지 메모리의 동작 제어 방법 |
| KR101131554B1 (ko) * | 2010-03-31 | 2012-04-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 컬럼 커맨드 버퍼 및 이를 포함하는 레이턴시 회로 |
| KR102031201B1 (ko) * | 2012-12-20 | 2019-10-11 | 에스케이하이닉스 주식회사 | 레이턴시 제어회로 및 이를 포함하는 반도체 메모리 장치 |
| KR102161083B1 (ko) * | 2013-12-04 | 2020-10-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
-
2016
- 2016-07-29 KR KR1020160097211A patent/KR102471529B1/ko active IP Right Grant
-
2017
- 2017-03-14 US US15/458,527 patent/US10297293B2/en active Active
-
2019
- 2019-04-05 US US16/376,135 patent/US10388336B1/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861309B1 (ko) * | 2007-06-29 | 2008-10-01 | 주식회사 하이닉스반도체 | 애디티브 레이턴시를 갖는 반도체 메모리 장치 |
Non-Patent Citations (1)
| Title |
|---|
| J. C. Lee 외, "A 1.2V 64Gb 8-Channel 256GB/s HBM DRAM with Peripheral-Base-Die Architecture and Small-Swing Technique on Heavy ...," 2016 IEEE International Solid-State Circuits Conference, 2016. 02.* |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190237115A1 (en) | 2019-08-01 |
| US20180033466A1 (en) | 2018-02-01 |
| US10297293B2 (en) | 2019-05-21 |
| US10388336B1 (en) | 2019-08-20 |
| KR20180013451A (ko) | 2018-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101317506B1 (ko) | 단일 종단 신호 및 차동 신호에 대한 지연을 매칭시키는 수신기 회로, 집적 회로, 시스템 및 방법 | |
| US9460764B2 (en) | Buffer control circuit of semiconductor memory apparatus | |
| US20160314823A1 (en) | Methods and apparatuses for command shifter reduction | |
| US20200119727A1 (en) | Integrated circuit comprising circuitry to change a clock signal frequency while a data signal is valid | |
| KR102471529B1 (ko) | 반도체 장치 | |
| US10014042B2 (en) | Semiconductor device | |
| US10985742B2 (en) | Operation method of signal receiver, pulse width controller, and electronic device including the same | |
| US7286000B1 (en) | Semiconductor device | |
| CN110782929A (zh) | 每个通路的占空比校正 | |
| KR20120119348A (ko) | 지연회로 및 메모리의 레이턴시 제어회로 및 신호 지연 방법 | |
| WO2019045792A1 (en) | COMMAND ADDRESS INPUT BUFFER POLARIZATION CURRENT REDUCTION | |
| KR101096267B1 (ko) | 출력인에이블신호 생성회로를 포함하는 멀티칩 패키지 및 멀티칩 패키지의 데이터출력 제어방법 | |
| US9377957B2 (en) | Method and apparatus for latency reduction | |
| JP2009124532A (ja) | 半導体集積回路 | |
| US20030063489A1 (en) | Semiconductor device with high speed latch operation | |
| KR20130046105A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
| KR101027686B1 (ko) | 반도체 메모리 장치 | |
| US20150100814A1 (en) | Semiconductor device and semiconductor systems including the same | |
| KR102449034B1 (ko) | 반도체 장치 | |
| TWI259466B (en) | Circuitry and method for adjusting signal length | |
| KR100851990B1 (ko) | 반도체 메모리 장치의 커맨드 버퍼 | |
| JPH1188142A (ja) | 半導体装置およびそれを搭載した回路モジュール | |
| JP2009016017A (ja) | 半導体集積回路 | |
| JP2010244375A (ja) | インターフェース回路 | |
| JP2009129197A (ja) | 制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |