KR20100017314A - 비평판형 피가공재의 선택적인 표면 처리 방법 - Google Patents

비평판형 피가공재의 선택적인 표면 처리 방법 Download PDF

Info

Publication number
KR20100017314A
KR20100017314A KR1020097024459A KR20097024459A KR20100017314A KR 20100017314 A KR20100017314 A KR 20100017314A KR 1020097024459 A KR1020097024459 A KR 1020097024459A KR 20097024459 A KR20097024459 A KR 20097024459A KR 20100017314 A KR20100017314 A KR 20100017314A
Authority
KR
South Korea
Prior art keywords
workpiece
surface treatment
selective surface
selective
treatment
Prior art date
Application number
KR1020097024459A
Other languages
English (en)
Inventor
클라우스 페터 클루게
Original Assignee
세람텍 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세람텍 아게 filed Critical 세람텍 아게
Publication of KR20100017314A publication Critical patent/KR20100017314A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Ceramic Products (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

본 발명은 상부 측면(4) 및/또는 하부 측면(5)의 금속화 영역(3) 중 하나 이상에 대한 제 1 피가공재(1)의 선택적인 표면 처리 방법으로서, 제 1 피가공재(1)가 측면(4,5) 중 하나에서 적어도 하나의 추가의 피가공재(2)와 해체가능하게 연결되어 외부로부터 하나 이상의 부분 영역을 밀봉하도록 하고 연결 섹션에 의해 덮이지 않는 영역의 선택적인 표면 처리가 처리 단계에서 수행된다. 금속화 영역의 냉각 및 분포가 더 용이하게 되도록, 적어도 제 1 피가공재(1)가 비평판형으로 형성되며 상기 표면의 전체 또는 일부분 위에 있는 적어도 하나의 측면에는 동일 또는 상이하게 금속화되거나 비 금속화된 영역(3) 또는 공동 또는 이들의 조합이 제공되며, 적어도 하나의 추가의 금속 보호 층 또는 추가의 금속 코팅이 상기 선택적인 표면 처리 중에 도포된다.

Description

비평판형 피가공재의 선택적인 표면 처리 방법 {METHOD FOR THE SELECTIVE SURFACE TREATMENT OF NON-FLAT WORKPIECES}
본 발명은 청구의 범위 제 1항의 전제부에 따른 피가공재의 선택적인 표면 처리 방법에 관한 것이다.
피가공재의 선택적인 표면 처리를 위한 일반적인 형태의 방법이 DE 101 54 316 A1호에 공지되어 있다.
두 개의 금속 표면 측 중 적어도 한쪽에 있는 평판형 피가공재의 선택적인 표면 처리를 위한 이러한 방법은 동일한 종류의 적어도 두 개의 피가공재가 외측으로의 밀봉 방식으로 적어도 부분적인 영역 내에 있는 제 1 표면 측 중 하나에 해체가능한 방식으로 함께 연결되며, 그러한 연결에 의해 덮이지 않는 금속 표면 측의 영역들에 대한 선택적인 표면 처리가 처리 단계에서 수행되지 않는다는 것을 특징으로 한다.
한 방법의 단계에 있어서 구리 포일의 구조화 후에, 단지 어떤 금속화 코팅에 대한 선택적인 표면 처리는 실행되나, 표면 처리를 원하지 않는 금속화 코팅에 대해서는 실행되지 않는다. 이를 위해, 두 개의 다중 기판들이 함께 연결되며, 각각의 경우에 표면 처리를 원하지 않는 금속화 코팅을 갖는 측면들은 밀착 방식이지 만 재해체가능한 방식으로 연결 소자에 의해 연결된다. 즉, 표면 처리를 원하지 않는 금속화 코팅이 연결 소자에 의해 외측에서 완전히 덮이게 된다.
표면 처리를 원하지 않는 금속화 코팅은 연결 소자와 두 개의 다층 기판의 세라믹 층에 의해 단단히 밀폐되는 공간 내에 위치되어서, 표면 처리가 수행되어야 할 노출된 금속 코팅에서만 후속 표면 처리가 실행된다.
DE 101 54 316 A1에는 두 개의 동일한 평판형 피가공재 상에 피복되는 금속화 코팅을 한 면 또는 두 면에 갖는 평판형 피가공재만이 설명되어 있다.
본 발명의 기본 목적은 청구항 1의 전제부에 따른 방법을 더욱 발전시켜서 금속화 영역의 보다 용이한 분포와 보다 양호한 냉각이 가능해지게 하는 것이다.
본 발명에 따라 이러한 목적은 적어도 제 1 피가공재를 비평판형으로 형성하며 상기 표면의 전체 또는 일부분에 걸쳐 적어도 한 쪽에 동일하거나 상이한 금속화 또는 비금속화 영역 또는 공동 또는 이들의 조합을 제공하며, 적어도 하나의 추가의 금속 커버 또는 추가의 금속 코팅이 선택적인 표면-처리 중에 도포됨으로써 달성된다. 제 1 피가공재를 비평판형으로 형성한 결과로써, 금속화 영역의 보다 양호한 분포뿐만 아니라 보다 양호한 냉각을 달성할 수 있게 한다. 개선된 냉각은 표면의 어떤 구성에 의해 달성될 수 있다. 피가공재의 평판형 구성으로부터 확대된 표면을 초래함으로써 냉각을 개선하고 보다 유용한 영역을 제공할 수 있게 한다.
본 발명에 의한 개선으로, 피가공재의 상부 측과 하부 측에는 각각 상이한 크기의 표면을 갖도록 형성된다.
본 발명의 특별한 구성으로, 제 1 피가공재의 측면들 중 하나 및/또는 다른 피가공재의 측면들 중 하나에는 평탄한 표면이 형성된다.
제 1 피가공재에 연결되는 다른 피가공재의 적어도 하나에는 평판형 방식으로 형성될 수도 있다.
양호한 실시예에서, 선택적인 표면 처리는 적어도 하나의 금속 코팅에 대해 화학적 및/또는 전해(electrolytic) 증착에 의해 수행된다.
본 발명의 구성에서, 제 1 피가공재와 적어도 하나의 다른 피가공재의 밀봉 및 재해체가능한 연결이 수행되는 결과로써, 제 1 피가공재의 적어도 하나의 표면이 표면의 전체 또는 일부분 위에서의 연결에 의해 덮이게 된다.
유리하게, 적어도 몇몇 피가공재는 금속, 세라믹 재료, 폴리머 또는 이들의 조합으로부터 제조된다. 세라믹 재료는 특히 유리한 것으로 증명되었다.
적어도 제 1 피가공재는 바람직하게, 비 전기 전도체 또는 거의 비 전기 전도체 서킷 캐리어(circuit-carrier)를 갖추거나 갖추지 않을 수 있으며 적어도 하나의 표면의 전체 또는 일부분 위에 적어도 하나의 금속화를 형성한다.
본 발명의 구성에서, 적어도 제 1 피가공재, 그러나 바람직하게 또한 다른 피가공재는 금속/세라믹 재료 기판이다. 금속/세라믹 재료 기판은 예를 들어, DE 10 2004 033227 A1호로부터 공지되어 있다.
적어도 제 1 피가공재는 바람직하게, DCB(직접 구리 접합) 방법 또는 AMB(활성 금속 납땜) 방법에 의해 피가공재에 연결되는 금속화가 한 지점에 제공된다.
유리하게, 제 1 피가공재와 적어도 하나의 다른 피가공재의 재해체가능한 연결을 위해 덮이게 될 제 1 피가공재의 표면의 네가티브 형상에 대응하는 프레임 또는 평판형 연결 소자가 사용되며 다른 피가공재는 접착제 및/또는 아교 및/또는 밀봉 매체의 사용 및/또는 낮은 압력의 사용으로 유지된다.
본 발명의 구성에서, 동일 또는 상이한 선택적인 표면 처리를 위한 복수의 일시적인 연속 처리 단계들이 수행되며, 선택적인 표면 처리를 위한 각각의 처리 단계 이전에 피가공재는 처리되지 않은 표면 측에서 함께 단단히 연결된다.
본 발명의 구성은 동일 또한 상이한 선택적인 처리를 위한 복수의 일시적인 연속 처리 단계, 또한 에칭 공정과 같은 제거 공정이 덮이지 않는 영역에 수행된다.
바람직하게, 피가공재의 대응하는 형상의 배열로써 동시에 또는 교대로 적어도 두 개의 상이한 선택적인 표면 처리가 수행된다.
유리하게, 적어도 하나의 피가공재는 세라믹 히트 싱크(heat sink)이다.
히트 싱크에 의해 이해되는 것은 전기 또는 전자 구조재(structural elements)또는 회로 장치를 위한 캐리어 보디(carrier body)이며, 캐리어 보디는 전기 전도체가 아니거나 거의 전기 전도체가 아니며 캐리어 보디에는 열 분산 또는 열 공급 냉각 요소가 일체로 제공된다. 캐리어 보디는 바람직하게, 인쇄 회로 기판이며 냉각 요소는 보어, 채널, 리브(rib) 및/또는 가열 또는 냉각 매체가 작동할 수 있는 틈새이다. 캐리어 보디 및/또는 냉각 요소는 예를 들어, 적어도 하나의 세라믹 구성 성분 또는 상이한 세라믹 재료의 복합물로 구성된다. 히트 싱크는 예를 들어, DE 10 2007 014433 A1 또는 DE 37 09 200 A1호에 설명되어 있다.
본 발명은 두 도면을 참조하여 이후에 더 상세히 설명된다.
도 1은 다수의 금속화 영역 또는 금속화 코팅(3)을 갖는 제 1 피가공재(1)를 도시하는 도면이며,
도 2는 평탄한 상부 측(4)을 가지는 세라믹 재료로 구성되는 제 1 피가공재(1)를 도시하는 도면이다.
도 1은 다수의 금속화 영역 또는 금속화 코팅(3)을 갖는 제 1 피가공재(1)를 도시한다. 상부 측(4) 및/또는 하부 측(5)의 금속화 영역(3) 중 적어도 하나에 대한 제 1 피가공재(1)의 선택적인 표면 처리를 위해, 처리되지 않는 영역(6)은 덮여진다. 이러한 목적을 위해, 본 발명에 도시된 실시예에서 측면에 유사한 금속화 코팅(3)을 가지는 하나의 다른 피가공재(2)가 사용된다. 이러한 다른 피가공재(2)가 처리되지 않는 영역(3)에, 이들 영역(3)을 덮는 방식으로 밀봉 요소(7)에 의해 세팅된다. 상기 연결은 제 1 피가공재(1)로부터 다시 제거될 수 있다.
처리되지 않는 영역(6)의 연결 또는 덮음 이후에, 연결에 의해 덮이지 않는 영역의 선택적인 표면 처리가 처리 단계에서 실시된다. 선택적인 표면 처리는 바람직하게, 적어도 하나의 금속 코팅에 대해 화학적 및/또는 전해 증착, 또는 이들의 조합 방식에 의해 수행된다.
본 발명에 따라, 제 1 피가공재(1)는 비평판형으로 형성된다. 본 발명에 도 시된 실시예에서, 다른 피가공재(2)도 비평판형으로 형성된다. 비평탄형으로의 형성은 피가공재(1,2)의 상부 측(4)과 하부 측(5)이 상이한 크기의 표면을 각각 갖도록 형성된다. 이 경우에 제 1 피가공재(1)와 다른 피가공재(2)의 상부 측(4)은 평탄한 표면을 가진다. 제 1 피가공재(1)와 다른 피가공재(2) 사이에 위치되고 밀봉 요소(7)에 의해 밀봉되는 공간(8)에도 유지 연결을 개선하기 위해 낮은 압력이 제공될 수 있다.
본 발명에 도시된 피가공재는 세라믹 재료로 제조되는 세라믹-재료/금속 기판 또는 히트 싱크이다.
도 2는 평탄한 상부 측(4)을 가지는 세라믹 재료로 구성되는 제 1 피가공재(1)를 도시한다. 이러한 상부 측(4)에 부착된 것은 다양한 금속화 영역(3)이며, 상부 측(4)은 서킷 캐리어이다. 제 1 피가공재(1)의 하부 측(5)은 냉각 리브(9)를 가지며 히트 싱크이다. 히트 싱크는 예를 들어, DE 10 2007 014433 A1호에 설명되어 있다.
선택적인 표면 처리의 목적을 위해서, 처리되지 않는 금속화 코팅(6)은 다른 피가공재(2a, 2b, 2c)에 의해 덮인다. 이들 다른 피가공재(2a, 2b, 2c)는 제 1 피가공재(1)에 연결되고 다른 하나는 밀봉 요소(7)에 의해 다른 것에 연결된다. 제 1 피가공재(1)는 비평판형으로 형성되며, 상부 측(4)은 하부 측(5)과 상이한 영역 크기를 가진다.
다른 피가공재(2a)는 평판형으로 형성된다. 다른 피가공재(2b,2c)는 비평판형으로 형성된다. 제 1 피가공재(1)와 다른 피가공재(2)는 이들의 모든 측면에 금 속화 코팅(3)을 가진다. 일부, 이들 금속화 코팅(3)에는 또한 추가의 금속화 코팅 또는 구조재가 제공된다.
다른 피가공재(2b)도 세라믹 재료로 제조되며 각각의 경우에 측면에 틈새(10,11)를 가진다. 틈새(10)는 원추형으로 형성되며 틈새(11)는 구형으로 형성된다. 다른 피가공재(2c)는 U형상으로 형성된다. 또한, 밀봉 공간은 도면 참조 부호 8로 표시되어 있다.

Claims (15)

  1. 상부 측면(4) 및/또는 하부 측면(5)의 금속화 영역(3) 중 하나 이상에 대한 제 1 피가공재(1)의 선택적인 표면 처리 방법으로서,
    상기 제 1 피가공재(1)가 측면(4,5) 중 하나의 적어도 일부 영역에서 적어도 하나의 다른 피가공재(2)와 함께 해체가능한 방법으로 외측으로의 밀봉 방식으로 연결되며, 상기 연결에 의해 덮이지 않는 영역에 대한 선택적인 표면 처리가 처리 단계에서 실시되는, 피가공재의 선택적인 표면 처리 방법에 있어서,
    적어도 상기 제 1 피가공재(1)가 비평판형으로 형성되며 상기 표면의 전체 또는 일부분 위에 있는 적어도 하나의 측면에는 동일 또는 상이하게 금속화되거나 비 금속화된 영역(3) 또는 공동 또는 이들의 조합이 제공되며, 적어도 하나의 추가의 금속 커버 또는 추가의 금속 코팅이 상기 선택적인 표면 처리 중에 도포되는,
    피가공재의 선택적인 표면 처리 방법.
  2. 제 1 항에 있어서,
    상기 피가공재(1,2)의 상부 측면(4)과 하부 측면(5)은 각각 상이한 크기의 표면을 갖도록 형성되는,
    피가공재의 선택적인 표면 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 피가공재(1)의 측부들 중 하나 및/또는 상기 다른 피가공재(2)의 측부들 중 하나가 평탄한 표면으로 형성되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 피가공재(1)에 연결되는 상기 적어도 하나의 다른 피가공재(2)가 평판형 방식으로 형성되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  5. 제 4 항에 있어서,
    상기 선택적인 표면 처리는 적어도 하나의 금속 코팅의 화학적 및/또는 전해(electrolytic) 증착 또는 이의 조합에 의해 수행되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 피가공재(1)와 상기 적어도 하나의 다른 피가공재(2)의 밀봉 및 재해체가능한 연결은 상기 제 1 피가공재(1)의 적어도 하나의 표면이 표면의 전체 또는 일부분 위에서의 연결에 의해 덮이게 되는 방식으로 수행되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    적어도 몇몇 피가공재(1, 2)는 금속, 세라믹 재료, 폴리머 또는 이들의 조합으로부터 제조되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    적어도 상기 제 1 피가공재(1)는 비 전기 전도체 또는 거의 비 전기 전도체 서킷 캐리어(circuit-carrier)를 갖추거나 갖추지 않을 수 있으며 적어도 하나의 표면의 전체 또는 일부분 위에 적어도 하나의 금속화된 영역(3)을 형성하는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    적어도 상기 피가공재(1), 그러나 바람직하게는, 또한 상기 다른 피가공재(2)가 세라믹-재료/금속 기판인 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    적어도 상기 제 1 피가공재(1)의 한 지점에는 DCB(직접 구리 접합) 방법 또는 AMB(활성 금속 납땜) 방법에 의해 상기 피가공재(1, 2)에 연결되는 금속화된 영역(3)이 제공되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 피가공재(1)와 적어도 하나의 상기 다른 피가공재(2)의 재해체가능한 연결을 위해 덮이게 될 상기 제 1 피가공재(1)의 표면의 네가티브 형상에 대응하는 프레임 또는 평판형 연결 소자가 사용되며 상기 다른 피가공재(2)는 접착제 및/또는 아교 및/또는 밀봉 매체의 사용 및/또는 낮은 압력의 사용으로 유지되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    동일 또는 상이한 선택적인 표면 처리를 위한 복수의 일시적인 연속 처리 단계가 수행되며, 선택적인 표면 처리를 위한 각각의 처리 단계 이전에 상기 피가공재(1, 2)는 처리되지 않은 표면 측에서 함께 단단히 연결되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    동일 또한 상이한 선택적인 처리를 위한 복수의 일시적인 연속 처리 단계, 또한 에칭 공정과 같은 제거 공정이 덮이지 않는 영역에서 수행되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 피가공재(1, 2)의 대응하는 형상의 배열로써 동시에 또는 교대로 적어도 두 개의 상이한 선택적인 표면 처리들이 수행되는 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 피가공재(1, 2)는 세라믹 히트 싱크(heat sink)인 것을 특징으로 하는,
    피가공재의 선택적인 표면 처리 방법.
KR1020097024459A 2007-04-24 2008-04-17 비평판형 피가공재의 선택적인 표면 처리 방법 KR20100017314A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007019634.4 2007-04-24
DE102007019634 2007-04-24

Publications (1)

Publication Number Publication Date
KR20100017314A true KR20100017314A (ko) 2010-02-16

Family

ID=39677408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024459A KR20100017314A (ko) 2007-04-24 2008-04-17 비평판형 피가공재의 선택적인 표면 처리 방법

Country Status (7)

Country Link
US (1) US20100147795A1 (ko)
EP (1) EP2143310A1 (ko)
JP (1) JP5737934B2 (ko)
KR (1) KR20100017314A (ko)
CN (1) CN101690427A (ko)
DE (1) DE102008001218A1 (ko)
WO (1) WO2008128943A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008128949A2 (de) * 2007-04-24 2008-10-30 Ceramtec Ag Verfahren zum herstellen eines verbundes mit zumindest einem nicht plattenförmigen bauteil
DE102009025033A1 (de) 2009-06-10 2010-12-16 Behr Gmbh & Co. Kg Thermoelektrische Vorrichtung und Verfahren zum Herstellen einer thermoelektrischen Vorrichtung
CN106423775B (zh) * 2016-08-31 2019-09-03 河南航天精工制造有限公司 空心工件外表面部分涂覆方法及工装

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930115A (en) * 1971-05-19 1975-12-30 Philips Corp Electric component assembly comprising insulating foil bearing conductor tracks
JPS5842167U (ja) * 1981-09-17 1983-03-19 スズキ株式会社 メツキ装置
DE3709200A1 (de) * 1987-03-20 1988-09-29 Heraeus Gmbh W C Elektronisches bauteil
JPH0554555U (ja) * 1991-12-26 1993-07-20 石川島播磨重工業株式会社 メッキ作業用治具
JPH08274225A (ja) * 1995-03-29 1996-10-18 Toshiba Corp 半導体部品
EP1063873A3 (de) * 1999-06-22 2003-04-23 Dr.-Ing. Jürgen Schulz-Harder Verfahren zum Herstellen von Substraten mit strukturierten Metallisierungen sowie Halte-und Fixierelement zur Verwendung bei dem Verfahren
TW507514B (en) * 2000-11-27 2002-10-21 Matsushita Electric Works Ltd Multilayer circuit board and method of manufacturing the same
US20020197492A1 (en) * 2001-06-25 2002-12-26 Ling Hao Selective plating on plastic components
DE10154316A1 (de) * 2001-11-07 2003-05-15 Juergen Schulz-Harder Verfahren zur selektiven Oberflächenbehandlung von plattenförmigen Werkstücken
DE102004033227A1 (de) 2004-07-08 2006-01-26 Curamik Electronics Gmbh Metall-Keramik-Substrat
JP2007088030A (ja) * 2005-09-20 2007-04-05 Fuji Electric Holdings Co Ltd 半導体装置
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體

Also Published As

Publication number Publication date
US20100147795A1 (en) 2010-06-17
JP2010530027A (ja) 2010-09-02
DE102008001218A1 (de) 2008-10-30
WO2008128943A1 (de) 2008-10-30
EP2143310A1 (de) 2010-01-13
CN101690427A (zh) 2010-03-31
JP5737934B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
US10821704B2 (en) Substrate for electrical circuits and method for producing a substrate of this type
US5800650A (en) Flexible multilayer printed circuit boards and methods of manufacture
KR100707155B1 (ko) 열 관리 장치 및 그 제조 방법
US10559535B2 (en) High-frequency module and manufacturing method therefor
KR20100068593A (ko) 세라믹 소재 기판에 동박을 적층시키는 방법
KR20100017259A (ko) 표면이 금속화된 세라믹 베이스를 구비하는 성분
WO2006058850A1 (de) Metallisierte folie zur flächigen kontaktierung
KR102496716B1 (ko) 세라믹 기판 제조 방법
KR20100017314A (ko) 비평판형 피가공재의 선택적인 표면 처리 방법
JP6407305B2 (ja) 転写基板を用いて乾燥金属焼結化合物を電子部品用キャリア上へ適用する方法および対応するキャリアおよび電子部品との焼結結合のためのその使用
US8677615B2 (en) Method for embedding electrical components
US9205639B2 (en) Method for producing perforated or partially perforated stencils with a relief
US20020092163A1 (en) Mounting a flexible printed circuit to a heat sink
US6316733B1 (en) Component for use in forming printed circuit boards
JP2020155639A (ja) モジュールおよびその製造方法
US20050095748A1 (en) Method for the selective surface treatment of planar workpieces
CN111919517A (zh) 陶瓷-金属接合体及其制造方法、多连片陶瓷-金属接合体及其制造方法
JP4477851B2 (ja) 湿式処理のマスク方法および湿式処理用のマスク装置
WO2020261707A1 (ja) セラミック基板の製造方法及びセラミック基板
JP2004327737A (ja) 複合基板及びその製造方法
KR102496717B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR20120062520A (ko) 기판과 금속박판이 접합된 복합접합체 및 그의 제조방법
RU2034368C1 (ru) Способ изготовления корпуса микросхемы
TW200829102A (en) Manufacturing method of aluminum alloy circuit plate
KR101113810B1 (ko) 메탈코어 회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application