KR20100012826A - 액티브 매트릭스 표시 장치 및 그 구동 방법과 전자 기기 - Google Patents

Abstract

본 발명의 액티브 매트릭스 표시 장치에서, 화소 회로중 어느 특정 하나에 속하는 N개의 서브 발광 소자중 어느 특정 하나가 결함이 있으면, 특정 서브 발광 소자는 화소 회로로부터 분리되고, 특정 화소 회로에 속하는 N-1개의 나머지 서브 발광 소자에 공급되는 구동 전류의 양이 조정되어, N-1개의 나머지 서브 발광 소자는 결함이 있는 서브 발광 소자를 포함하지 않는 정상 화소 회로에 공급되는 구동 전류의 (N-1)/N배로 억제된 양으로 소자 구동 트랜지스터로부터 구동 전류를 수신한다.

Description

액티브 매트릭스 표시 장치 및 그 구동 방법과 전자 기기{ACTIVE-MATRIX DISPLAY APPARATUS, DRIVING METHOD OF THE SAME AND ELECTRONIC INSTRUMENTS}

본 발명은 화소 회로에 각각 포함된 유기 EL 소자 등의 발광 소자를 채용한 액티브 매트릭스 표시 장치 및 그 구동 방법에 관한 것이다. 보다 상세하게는 액티브 매트릭스 표시 장치에 의해 표시된 화상의 결함을 수복(修復)하는 기술의 개량에 관한 것이다. 또한 본 발명은, 액티브 매트릭스 표시 장치를 조립한 전자 기기에 관한 것이다.

근래 평면형의 표시 장치로서, 유기 EL(Eletcro Luminescence) 표시 장치가 주목되고 있다. 이 유기 EL 표시 장치는, 자발광성 소자를 화소 회로로 하기 때문에 시야각이 넓고 백라이트를 필요로 하지 않아 박형화가 가능하고, 소비 전력이 억제되고, 또한 응답 속도가 높다는 특징을 갖고 있다.

이 유기 EL 표시 장치는, 기판상에 애노드 전극과 캐소드 전극과 양자 사이에 지지되어 발광 기능을 갖는 유기 발광층으로 이루어지는 유기 EL 소자를 2차원 행렬형상으로 배치함에 의해 구성된다.

이 유기 EL 소자를 형성할 때, 공중에 부유하는 미세한 이물 등이 애노드 전 극과 캐소드 전극 사이에 부착하면, 단락 결함이 생기고 유기 EL 소자가 발광하지 않아, 이른바 멸점 불량으로서 눈에 띄게 된다. 이 멸점 불량을 수복(修復)하는 기술이 종래로부터 개발되어 있고, 예를 들면 일본 특개2008-065200공보(이하, 특허 문헌 1)에 기재가 있다.

특허 문헌 1에 기재된 액티브 매트릭스 표시 장치는, 2차원 행렬형상으로 배치된 주사선, 신호선 및 화소 회로를 채용한다. 주사선은 화소 회로에 제어 신호를 공급하기 위해 사용되며 2차원 행렬의 행을 형성한다. 신호선은 화소 회로 신호에 영상 신호를 공급하기 위해 사용되며 2차원 행렬의 열을 형성한다. 각 화소 회로는 주사선 중 하나와 신호선중 하나의 교점에 위치한다. 주사선, 신호선 및 화소 회로는 기판 상에 형성된다. 모든 화소 회로는 제어 신호에 의해 결정된 타이밍으로 영상 신호를 샘플링하기 위한 신호 샘플링 트랜지스터를 갖는다. 또한, 모든 화소 회로는 신호 샘플링 트랜지스터에 의해 샘플링된 영상 신호에 따른 양으로 구동 전류를 생성하기 위한 소자 구동 트랜지스터를 갖는다. 또한, 모든 화소 회로는 소자 구동 트랜지스터로부터 구동 전류를 수신하고 구동 전류에 따른 휘도 레벨로 발광하기 위한 발광 소자를 포함한다. 즉, 발광 소자는 신호 샘플링 트랜지스터에 의해 심플링되는 영상 신호에 따른 휘도 레벨로 발광한다. 발광 소자는, 2 단자를 갖는 박막 소자이다. 즉, 발광 소자는 애노드 및 캐소드가 되는 한 쌍의 전극을 갖고, 또한 발광 소자는 애노드 및 캐소드에 의해 끼워진 발솽층을 포함한다.두개의 전극중 적어도 하나는 복수의 부분으로 나뉘어져서, 발광 소자 자체는 실제적으로 복수의 서브 발광 소자로 나뉘어진다. 서브 발광 소자는 소자 구동 트랜지스터로부터 구동 전류를 받고, 전체로서, 구동 전류에 따른 휘도 레벨로 발광한다. 서브 발광 소자중 하나에 결함이 있는 경우, 이것을 화소 회로로부터 분리하고, 구동 전류를 나머지 서브 발광 소자에 공급한다. 따라서 나머지 서브 발광 소자로 영상 신호에 따른 휘도의 발광을 유지 가능하게 하고 있다.

특허 문헌 1에 기재된 액티브 매트릭스 표시 장치에서는, 미리 하나의 화소 회로에 포함되는 하나의 발광 소자를 복수의 서브발광 소자, 예를 들면 한 쌍의 서브발광 소자로 분할하고 있다. 그리고, 한쪽의 서브발광 소자에 단락 결함이 생긴 경우, 이것을 화소 회로로부터 분리함으로써 용이하게 멸점 불량을 수복할 수 있다. 한 쌍의 서브발광 소자의 양쪽에 이물 등의 부착 등으로 동시에 단락 결함이 생기는 확률은 극히 낮다.

통상은, 한쪽의 서브발광 소자에만 단락 결함이 생긴다. 단지 이대로는 단락부에 전류가 집중하기 때문에, 양쪽의 서브발광 소자가 함께 발광하지 않고 화소 회로로서는 멸점 불량이 된다. 그래서 단락 결함이 생긴 서브발광 소자를 분리함으로써, 나머지 서브발광 소자에 구동 전류를 공급하고, 멸점 불량으로부터 구제할 수 있다.

단락 결함이 생긴 서브발광 소자를 분리하고 수복을 행한 화소 회로(이하 본 명세서에서는 수복화소 회로라고 부른다)라 하여도, 그 구동 전류는 원래 정상인 화소 회로(이하 본 명세서에서는 정상화소 회로라고 부른다)와 같은 양이 흐른다. 따라서, 발광 휘도는 수복화소 회로와 정상화소 회로에서 같은 레벨이 되고 외관적인 상위(相違)는 눈에 띄지 않는다.

그러나, 수복화소 회로는 정상화소 회로에 비하여 시간의 경과와 함께 휘도의 저하가 진행한다는 문제가 있다. 수복화소 회로는 정상화소 회로에 비하여 휘도열화가 빠르다. 일반적으로 발광 소자는 시간의 경과와 함께 휘도가 저하되는 경향(이하 본 명세서에서는 이것을 휘도열화라고 부른다)이 있다. 수복 화소 회로에 의해 발광된 광의 휘도의 열화는 이하에 기술하는 이유로 인해 정산 화로 회로에 의해 발광된 광의 휘도의 열화에 비해 높은 속도로 악화된다. 단락 결함이 생긴 서브 발광 소자가 서브 발광 소자에 채용된 수복 화소 회로로부터 전기적으로 분리되기 때문에, 수복 화소 회로에 채용된 나머지 서브 발광 소자를 통해 흐르는 구동 전류의 밀도가 정상 화소 회로에 채용된 서브 발광 소자 각각을 통해 흐르는 구동 전류의 밀도보다 높게된다. 구동 전류의 밀도가 높을수록, 휘도 열화의 진행 속도가 빨라진다. 그 결과, 수복 화소 회로에서 휘도 열화 경과는 정상 화소 회로에서 휘도 열화의 경과 속도보다 빠르다. 환언하면, 수복 화소 회로와 정상 화소 회로 사이의 휘도 차는 시간이 갈수록 증가한다. 결국, 어떤 시점에서, 수복 화소 회로에 채용된 서브 발광 소자에 인가된 전압이 서브 발광 소자의 임계 전압 이하로 낮 아지게 되어 발솽 소자에서 멸점 결함이 생성된다는 문제가 생긴다.

상술한 종래 기술의 과제를 감안하여, 본 발명은 수복화소 회로의 휘도열화의 진행을 억제 가능한 액티브 매트릭스 표시 장치를 제공하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해 이하의 수단을 강구하였다. 즉 본 발명에 관한 액티브 매트릭스 표시 장치는, 화소 행렬부의 2차원 행렬을 형성하도록 구성된 주사선, 신호선, 및 화소 회로를 구비한다. 주사선, 신호선 및 화소 회로는 아래와 같다.

주사선은 회소 회로에 제어 신호를 공급하기 위해 사용되고, 2차원 행렬의 행을 형성한다;

신호선은 화소 회로에 영상 신호를 공급하기 위해 사용되고, 2차원 행렬의 열을 형성한다;

화소 회로 각각은 주사선중 하나와 신호선중 하나의 교점에 위치한다;

주사선, 신호선 및 화소 회로는 기판 상에 형성된다;

각 화소 회로는 제어 신호에 의해 결정된 타이밍으로 영상 신호를 샘플링하기 위한 신호 샘플링 트랜지스터를 갖는다;

각 화소 회로는 신호 샘플링 트랜지스터에 의해 샘플링된 영상 신호에 따른 양으로 구동 전류를 생성하기 위한 소자 구동 트랜지스터를 갖는다;

각 화소 회로는 신호 샘플링 트랜지스터에 의해 샘플링된 영상 신호를 저장하기 위한 신호 보존 용량을 갖는다;

각 화소 회로는 소자 구동 트랜지스터로부터 구동 전류를 수신하고, 신호 샘 플링 트랜지스터에 의해 샘플링된 영상 신호에 의해 결정된 구동 전류에 따른 휘도 레벨로 발광하기 위한 발광 소자를 갖는다;

발광 소자는 애노드와 캐소드로 불리우는 한쌍의 전극으로 기능하는 두개의 단자를 갖는 박막 소자이다;

발광 소자는 애노드와 캐소드에 의해 끼워진 발광층을 또한 포함한다;

두개의 전극중 적어도 하나는 N개의 부분으로 분할되어, 발광 소자는 실제적으로 N개의 서브 발광 소자로 분할된다;

N개의 서브 발광 소자는 소자 구동 트랜지스터로부터 구동 전류를 수신하고, 전체로서, 신호 샘플링 트랜지스터에 의해 샘플링된 영상 신호에 의해 결정된 구동 전류에 따른 휘도 레벨로 발광한다;

화소 회로중 어떤 하나에 속하는 N개의 서브 발광 소자중 어떤 특정 하나가 결함이 있으면, 특정 서브 발광 소자는 화소 회로로부터 전기적으로 분리되고 화소 회로에 속하는 (N-1)의 나머지 서브 발광 소자에 공급된 구동 전류의 양이 조정되어 (N-1)의 나마지 서브 발광 소자는 소자 구동 트랜지스터로부터 결함이 있는 서브 발광 소자를 포함하지 않는 정상 화소 회로에 공급된 구동 전류의 (N-1)/N배 양과 동일한 값으로 억제된 구동 전류를 수신한다.

바람직하게는, 액티브 매트릭스 표시 장치는 신호선에 영상 신호를 공급하기 위한 신호 드라이버를 포함하고, 상기 신호 드라이버는, 특정 화소 회로로부터 이미 분리된 결함있는 서브 발광 소자를 포함하는 특정 화소 회로에 래치되어야 하고 신호선에 공급되어야 할 영상 신호의 레벨을 제어하여, 특정 화소 회로의 (N-1)의 나머지 서브 발광 소자가, 결함있는 서브 발광 소자를 포함하지 않는 정상 화소 회로에 공급되는 구동 전류의 (N-1)/N배의 양과 같은 값으로 억제된 양으로 소자 구동 트랜지스터로부터 구동 전류를 받아들인다.

이하하기 쉽게 설명하기 위해, 정상화소 회로에 흐르는 구동 전류를 1(=N/N)로 하면, 수복화소 회로에 흐르는 구동 전류는 출하 단계에서 (N-1)/N으로 억제하고 있다. 환언하면 수정 화소 회로에 흐르는 구동 전류는 정상화소 회로에 흐르는 구동 전류의 1/N만큼 적게 하고 있다. 여기서 N은 화소 회로 1개당에 포함되는 복수의 서브발광 소자의 개수이다. 수복화소 회로는 단락 결함이 생긴 서브발광 소자를 소자 구동 트랜지스터로부터 분리하고 있기 때문에, 발광에 기여하는 유효한 서브발광 소자의 개수는, 정상화소 회로에 비하여 하나 적다. 따라서, 서브발광 소자 1개당에 흐르는 구동 전류를 비교하면, 정상화소 회로와 수복화소 회로에서 동등하게 되어 있다. 이 결과, 수복화소 회로와 정상화소 회로에서 휘도열화의 진행 정도가 같게 되고, 시간이 경과하여도 정상화소 회로와 수복화소 회로에서 휘도차가 생기지 않는다. 출하 단계에서 수복화소 회로에 흐르는 전류를 1/N만큼 억제하면, 그 후 수복화소 회로의 휘도열화를 정상화소 회로와 같은 레벨로 억제할 수 있기 때문에, 수복화소 회로만이 장래 멸점화 할 우려는 없다. 한편 출하 단계에서 수복화소 회로는 정상화소 회로에 비하여 1/N만큼 구동 전류가 적기 때문에, 그만큼 휘도에 차가 생긴다. 그러나 이 휘도차가 허용 범위 내라면, 표시 장치의 패널로서는 양품이 되어 수율의 개선으로 이어진다. 출하 단계에서 양품이면, 그 후 휘도열화는 수복화소 회로와 정상화소 회로에서 상위가 없기 때문에, 특히 신뢰성상의 문제는 없 다.

이하 도면을 참조하여 본 발명의 실시의 형태를 상세히 설명한다. 도 1은 본 발명에 관한 액티브 매트릭스 표시 장치의 제 1 실시예를 도시하는 전체 구성 블록도이다. 도시하는 바와 같이, 본 표시 장치는, 화소 회로 어레이부(1)와 주변의 회로부로 구성되어 있다. 회로부는 수평 셀렉터(3)와 기록 스캐너(4)를 구비하고 있다. 화소 회로 어레이부(1)는 열형상의 신호선(SL)과 행형상의 주사선(WS)을 구비하고 있다. 각 신호선(SL)과 주사선(WS)이 교차하는 부분에 화소 회로(2)가 배치되어 있다.

기록 스캐너(4)는 시프트 레지스터를 구비하고 있고, 외부로부터 공급되는 클록쿠로푸 신호(ck)에 따라 동작하고 마찬가지로 외부로부터 공급되는 스타트 펄스(sp)를 순차적으로 전송함으로써, 주사선(WS)에 순차적으로 제어 신호를 출력한다. 수평 셀렉터(3)는, 기록 스캐너(4)측의 선순차 주사에 맞추어서 영상 신호를 신호선(SL)에 공급한다.

도 2는, 도 1에 도시한 표시 장치의 1화소 회로분의 구성예를 도시하는 회로도이다. 화소 회로(2)는, 샘플링 트랜지스터(T1)와 소자 구동 트랜지스터(T2)와, 신호 보존 용량(C1)과, 발광 소자(EL)를 포함한다. 샘플링 트랜지스터(T1)는, 그 소스가 신호선(SL)에 접속하고, 게이트가 주사선(WS)에 접속하고, 드레인이 소자 구동 트랜지스터(T2)의 게이트(G)에 접속하고 있다. 소자 구동 트랜지스터(T2)는, 그 드레인이 전원에 접속하고, 소스(S)가 발광 소자(EL)의 애노드에 접속하고 있 다. 발광 소자(EL)의 캐소드는 접지되어 있다. 신호 보존 용량(C1)은 소자 구동 트랜지스터(T2)의 게이트(G)와 소스(S) 사이에 접속되어 있다.

이러한 구성에 있어서, 샘플링 트랜지스터(T1)는 주사선(WS)으로부터 공급된 제어 신호에 따라 온 하고, 신호선(SL)으로부터 공급된 영상 신호를 받아들인다. 받아들여진 영상 신호는 신호 보존 용량(C1)에 보존된다. 소자 구동 트랜지스터(T2)는, 신호 보존 용량(C1)에 보존된 영상 신호에 따라 구동 전류를 생성한다. 본 예에서는, 소자 구동 트랜지스터(T2)는 포화 영역에서 동작하고, 게이트 전압(Vgs)에 따라 드레인 전류(Ids)를 출력하고 있다. 게이트 전압(Vgs)이 신호 보존 용량(C1)에 보존된 영상 신호에 상당하고, 드레인 전류(Ids)가 구동 전류로서 발광 소자(EL)에 공급된다. 발광 소자(EL)는, 구동 전류로서 드레인 전류(Ids)의 공급을 받아 신호 보존 용량(C1)에 저장된 영상 신호에 의해 결정된 영상 신호(Vgs)에 따른 휘도로 발광한다.

발광 소자(EL)는, 애노드 및 캐소드가 되는 한 쌍의 전극과, 그 사이에 지지된 발광층 등으로 이루어지는 2단자형의 박막 소자이다. 한 쌍의 전극중 적어도 한쪽을 복수개로 분할함으로써, 발광 소자(EL)가 복수의 서브발광 소자로 분할되어 있다. 본 예에서는 애노드측을 3분할함으로써, 발광 소자(EL)는 3개의 서브발광 소자(EL1, EL2, EL3)로 나뉘어져 있다. 단 본 발명은 이것으로 한정되는 것이 아니고, 발광 소자(EL)는 4분할 또는 5분할 이상으로 하여도 좋다.

복수의 서브발광 소자(EL1 내지 EL3)는, 한쪽의 소자 구동 트랜지스터(T2)로부터 구동 전류(Ids)의 공급을 받아, 전체로서 영상 신호(Vgs)에 따른 휘도로 발광 한다. 하나의 서브발광 소자(예를 들면 EL2)에 결함이 있는 경우, 이것을 화소 회로(2)로부터 분리하고, 구동 신호(Ids)를 나머지 서브발광 소자(EL1, EL3)에 공급하고, 따라서 나머지 서브발광 소자(EL1, EL3)에서 영상 신호(Ids)에 따른 휘도의 발광을 유지한다. 발광 소자(EL)는 분리된 서브발광 소자의 유무에 관계 없이, 구동 전류(Ids)에 따른 휘도로 발광한다. 따라서 결함이 있는 서브발광 소자를 분리하여 수복한 화소 회로(이하 수복화소 회로라고 부른다)는, 원래 정상인 화소 회로(이하 정상화소 회로라고 부르는 경우가 있다)와 같은 휘도로 발광할 수 있다.

도 3은, 도 2에 도시한 화소 회로의 동작 상태를 도시하는 모식적인 회로도이다. 도 3의 A는 정상화소 회로의 동작을 도시하고 있다. 도시하는 바와 같이, 소자 구동 트랜지스터(T2)는, 샘플링 트랜지스터(T1)를 통하여 신호 보존 용량(C1)에 기록된 영상 신호에 따라, 드레인 전류(Ids)를 발광 소자(EL)에 공급한다. 발광 소자(EL)는 3개의 서브발광 소자(EL1, EL2, EL3)로 분할되어 있다. 정상화소 회로인 경우, 드레인 전류(Ids)는 그 3분의1의 전류량이 각 서브발광 소자(EL1, EL2, EL3)에 흐른다. 전체로서 화소 회로(2)의 발광 소자(EL)에는 드레인 전류(Ids)가 흐르게 된다. 주지하는 바와 같이, 발광 소자(EL)는 구동 전류에 따른 휘도로 발광한다.

도 3의 B는 수복화소 회로의 동작을 도시하고 있다. 본 예에서는, 서브발광 소자(EL3)에 이물 부착 등으로 단락 결함이 생기고 있다. 서브발광 소자(EL3)의 단락 결함을 그대로 하여 두면, 소자 구동 트랜지스터(T2)로부터 공급된 드레인 전류(Ids)가 대부분 단락 결함의 서브발광 소자(EL3)를 통과하여 흘러 버리기 때문 에, 화소 회로(2)에 전체로서 본다면 멸점 결함이 되어 버린다. 그래서 단락 결함이 생긴 서브발광 소자(EL3)를 소자 구동 트랜지스터(T2)의 소스로부터 분리하고 있다. 이 상태를 도면에서는 모식적으로 서브발광 소자(EL3)에 ×표시를 붙여서 나타내고 있다. 이와 같이 하면, 소자 구동 트랜지스터(T2)로부터 공급된 드레인 전류(Ids)는 2개로 나뉘어져서, 2분의1의 전류량이 각 서브발광 소자(EL1, EL2)에 흐른다. 수복화소 회로라도 역시 토탈로 Ids가 발광 소자(EL)에 흐르기 때문에, 도 3의 A에 도시한 정상화소 회로와 같은 휘도로 발광한다. 따라서, 외관상으로는 도 3의 A의 정상화소 회로와 도 3의 B의 수복화소 회로에서 차이는 없다. 이상에 의해, 단락 결함이 생긴 화소 회로를 수복할 수 있다.

도 4는, 도 2 및 도 3에 도시한 화소 회로의 구체적인 층 구성을 도시하는 모식적인 단면도이고, 도시를 간략화하기 위해 2개의 화소 회로를 나타내고 있다. 도시하는 바와 같이 각 화소 회로는 유리 등의 기판(50)의 위에 형성되어 있다. 기판(50)의 이면은 금속 등의 차광층(51)으로 피복되어 있다. 각 화소 회로(2)는 기본적으로 발광 소자(EL)와 이것을 구동하기 위한 소자 구동 회로(2')로 구성되어 있다. 기판(50)의 위에는 박막 트랜지스터나 박막 용량 등의 박막 소자로 이루어지는 소자 구동 회로(2')가 형성되어 있다. 기판(50)의 위에는 동시에 전원 배선(52)도 형성되어 있다. 이들의 소자 구동 회로(2') 및 전원 배선(52) 등은 평탄화막(53)에 의해 피복되어 있다. 이 평탄화막(53)의 위에 발광 소자(EL)가 형성되어 있다. 발광 소자(EL)는 애노드(A)와 캐소드(K)와 양자의 사이에 지지된 유기 발광층(54)으로 구성되어 있다. 애노드(A)는 화소 회로(2) 단위로 구획되어 있고, 평탄 화막(53)에 형성된 콘택트 홀을 통하여 대응한 소자 구동 회로(2')에 접속하고 있다. 평탄화막(53)의 위에는 이 애노드(A)에 더하여, 보조 배선(55)도 형성되어 있다. 애노드(A) 및 보조 배선(55)은 유기 발광층(54)에 의해 피복되어 있다. 유기 발광층(54)의 위에 캐소드(K)가 형성되어 있다. 이 캐소드(K)는 각 화소 회로(2)에 대해 공통으로 형성되어 있고, 유기 발광층(54)중에 형성된 콘택트 홀을 통하여 보조 배선(55)에 접속하고 있다. 캐소드(K)는 ITO 등의 투명 전극 재료로 이루어진다.

본 발명의 특징 사항으로서, 한 쌍의 전극중 적어도 한쪽을 적어도 분할함으로써, 발광 소자(EL)가 예를 들면 3개의 서브발광 소자(EL1, EL2, EL3)로 분할되어 있다. 도시하는 예에서는, 애노드가 A1, A2, A3으로 3분할되어 있는 한편, 캐소드(K)는 각 화소 회로에서 공통으로 형성되어 있다. 또한 본 실시예에서는 발광 소자(EL)가 3개의 서브발광 소자(EL1, EL2, EL3)로 3분할되어 있지만, 이것으로 한정되는 것이 아니다. 발광 소자는 2분할 또는 4분할 또는 5분할 이상으로 할 수 있다. 우측의 화소 회로에서 예를 들면 서브발광 소자(EL1)에 이물(57)의 부착 등으로 단락 결함이 있는 경우, 서브 발광 소자(EL1)에서 단락 결함이 증가한다. 이 경우, 이것을 소자 구동 회로(2')로부터 분리하여 구동 전류(Ids)를 나머지 정상적인 서브발광 소자(EL2, EL3)의 애노드(A2, A3)에 공급하고, 따라서 영상 신호에 따른 휘도의 발광을 유지 가능하게 하고 있다.

가령 단락 결함이 생긴 서브발광 소자를 소자 구동 회로(2')에 전기적으로 접속하도록 방치하여 두면, 소자 구동 회로(2')로부터 애노드(A)에 공급된 구동 전 류(Ids)가 유기 발광층(54)을 통과하는 일 없이 도전성의 이물(57)에 집중하여 캐소드(K)측으로 흘러, 보조 배선(55)을 통하여 접지로 떨어진다. 구동 전류(Ids)는 발광 소자(EL)를 통해 흐르지만 유기 발광층(54)은 거의 발광하지 않고, 화소 회로(2) 전체가 멸점 불량이 된다. 그래서 본 발명에서는, 단락 결함이 생긴 서브발광 소자(EL1)를 소자 구동 회로(2')로부터 분리함으로써 화소 회로(2)의 멸점화를 막아, 패널의 제조 수율을 개선하고 있다.

도 5는, 화소 회로의 휘도열화의 진행 정도를 도시하는 그래프이다. 종축에 구동 전류(Ids)를 나타내고, 횡축에 경과 시간을 취하고 있다. 종축의 구동 전류는 초기치를 1로 하여 규격화하고 있다. 휘도는 구동 전류에 비례한다. 본 예는, 하나의 화소 회로(2)의 발광 소자를 5개의 서브발광 소자로 5분할한 경우이고, 수복화소 회로(2)와 정상화소 회로(2)의 각각에 관하여 휘도의 경시적인 변화를 나타내고 있다.

그래프로부터 분명한 바와 같이, 수복화소 회로(2) 및 정상화소 회로(2) 모두 시간의 경과에 따라 휘도가 저하되고 있다. 그러나, 수복화소 회로(2)와 정상화소 회로(2)에서 휘도열화의 진행 속도가 다르다. 수복화소 회로(2)는 서브발광 소자 1개당의 구동 전류가 높아지기 때문에, 그 만큼 휘도열화 속도가 빨라진다. 초기 단계에서는 수복화소 회로(2)와 정상화소 회로(2)에서 휘도는 같지만, 25,000시간을 경과하면, 양자의 사이에 대략 50%의 휘도차가 생긴다. 25,000시간을 초과한다면 수복화소 회로의 휘도는 정상화소 회로에 비하여 반분으로 되어 있고, 멸점 결함이 될 확률이 높아진다.

이와 같이 멸점 발생 초기 단계에서는 수복의 효과로 결함시 되지 않았던 화소 회로(2)가 시간의 경과와 함께 급속하게 휘도열화가 일어나, 후발(後發) 점 결함의 원인이 되어 버린다.

상술한 후발 점(点)결함에 대처하기 위해, 본 발명에서는 정상화소 회로에 비하여 수복화소 회로(2)로 흐르는 구동 전류(Ids)를 (N-1)/N으로 억제하고 있다. N은 발광 소자가 분할된 서브 발광 소자의 수를 나타내는 정수이다. 도 6의 A은 본 발명에 관한 액티브 매트릭스 표시 장치의 휘도 변화를 도시하는 그래프이다. 종축에 규격화한 구동 전류를 취하고, 횡축에 경과 시간을 취하고 있다. 구동 전류(Ids)는 최초에 발광 소자(EL)로 흐르는 구동 전류(Ids)의 양을 1로 하고 있다. 세가지 그래프는 본 발명에서 수복된 화소 회로(2)에서의 휘도 변화, 도 5에 도시된 수복 화소 회로(2)와 유사한 수복 화소 회로(2), 및 정상 화소 회로(2)를 각각 를 나타낸다. 세가지 그래프는 본 발명에 따른 수복된 화소 회로(2)의 휘도 열화, 도 5에 도시된 수복 화소 회로(2)와 유사한 수복 화소 회로(2) 및 정상 화소 회로(2)를 서로 비교하도록 한다. 다음 설명에서, 본 발명에 따라 수복된 화소 회로(2)는 제 1의 실시예에 따른 수복 화소 회로(2)로서 나타내고, 도 5에 도시된 수복 화소 회로(2)와 유사한 수복 화소 회로(2)는 통상의 수복 화소 회로(2)로서 나타낸다.

그래프로부터 분명한 바와 같이, 제 1의 실시예에 따른 수복화소 회로(2)는 정상 화소 회로(2)에 비하여, 휘도의 초기치가 20% 낮다. 이것은, 수복화소 회로(2)에 흐르는 구동 전류(Ids)의 양을 본 발명에 따라 통상의 수복 화소 회로(2) 에 흐르는 구동 전류(Ids)의 양보다 (N-1)/N=(5-1)/5=0.8로 내렸기 때문이다. 즉, 도 6의 A에 도시된 그래프에 나타난 수복 화소 회로(2)의 경우에, 발광 소자가 분할된 서브 발광 소자의 수를 나타내는 N은 5로 설정된다. 따라서, 초기에는, 제 1의 실시예에 따른 수복 화소 회로(2)에 의한 발광 휘도의 초기값은 정상 화소 회로(2)에 의해 발광된 광의 휘도의 초기값 또는 통상 수복 화소 회로(2)에 의해 발광된 광의 휘도에 비해 20% 이하이다. 그러나, 이러한 약 20%의 휘도차는 시각적으로는 거의 분간할 수가 없고, 멸점 결함으로는 되지 않는다.

이 후는 시간의 경과와 함께, 제 1의 실시예에 따른 수복 화소 회로(2), 통산 수복 화소 회로(2) 및 정상 화소 회로(2) 각각의 휘도열화가 진행하고, 각 화소 회로92)에 의해 발광된 광의 휘도가 저하되어 간다. 통상의 수복화소 회로는 정상의 수복 화소 회로(2)보다 서브발광 소자 1개당의 전류량이 커지기 때문에, 정상화소 회로에 비하여 휘도열화의 진행 속도가 크다. 25,000시간 경과 후에서는, 통상의 수복화소 회로의 휘도는 정상화소 회로에 비하여 절반정도 저하된다. 이 때문에 통상의 수복 화소 회로(2)는 멸점 결함에 빠질 가능성이 많다.

한편, 제 1의 실시예에 따른 수복 화소 회로(2)에서 서브 발광 소자마다 흐르는 구동 전류(Ids)의 양이 통상의 수복 화소 회로(2)에서 서브 발광 소자마다 흐르는 구동 전류의 양과 같기 때문에, 제 1의 실시예에 따른 수복 화소 회로(2)에서의 휘도 열화 진행 속도는 정상 화소 회로(2)에서의 휘도 열화 진행 속도와 같다. 따라서, 25,000 시간이 경과한 후에도, 제 1의 실시예에 따른 수복 화소 회로(2)에 의해 발광된 광의 휘도와 정상 화소 회로(2)에 의해 발광된 광의 휘도사이의 차가 20%로 그대로이며, 제 1의 실시예에 따른 수복 화소 회로(2)에서 멸점 결함이 발생하지 않는다.

상술한 바와 같이, 본 발명에서는, 수복화소 회로(2)의 구동 전류(Ids)를 정상화소 회로(2)에 비하여 (N-1)/N으로 제어하고 있다. 이 제어를 행하기 위해, 예를 들면 화소 어레이부(1)(또는 표시 패널)에 외부로부터 공급하는 영상 신호의 레벨을 조정하고 있다. 환언하면, 제 1의 실시예에 따른 수복화소 회로(2)에 기록하여야 할 영상 신호의 레벨을 제어하여, 꼭 수복화소 회로(2)에 흐르는 구동 전류(Ids)의 양이 정상 화소 회로(2)에 흐르는 구동 전류(Ids)의 양의 (N-1)/N이 되도록 조절한다. 도 6의 B는 이와 같은 제어 방식을 도시하는 모식적인 블록도이다. 도시하는 바와 같이, 외부로부터 공급된 영상 신호는 TG(Time Generator)부에 포함되는 레벨 시프터로 레벨 변환된 후, 액티브 매트릭스 표시 장치측의 수평 셀렉터(데이터 드라이버)(3)에 공급된다. 수평 셀렉터(3)에 공급된 조정완료의 영상 신호는 신호선을 통하여 표시 장치의 화소 회로 어레이부(또는 표시 패널)(1)에 공급된다.

출하 전(前) 검사에서 미리 멸점 검출을 행하고, 화소 회로의 수복을 실시한다. 화소 어레이부(1)상에 있어서의 개개의 수복화소 회로의 위치를 보정용 메모리에 기록한다. 또한 정상화소 회로의 휘도 데이터도 측정하고, 보정용 메모리에 기록하여 둔다.

TG부에 포함되는 레벨 시프터는, 꼭 수복화소 회로(2)에 기록하여야 할 영상 신호만을 레벨 시프트하여 수평 셀렉터(3)측에 공급한다. 그 때, 미리 측정한 정상 화소 회로의 휘도에 대해 수복화소 회로의 휘도가 (N-1)/N이 되도록 영상 신호의 레벨을 조절한다. 이 결과, 데이터 드라이버로 기능하는 수평 셀렉터(3)로부터 선순차(線順次) 주사에 따라 순서대로 신호선에 출력되는 영상 신호에 의해, 정상화소 회로(2)와 수복화소 회로(2)의 구동 전류(Ids) 차를 1/N으로 유지할 수 있고, 멸점 결함이 발생하는 일이 없다.

도 7은, 본 발명에 관한 액티브 매트릭스 표시 장치의 제 2 실시예를 도시하는 전체 블록도이다. 도시하는 바와 같이, 본 표시 장치는, 화소 회로 어레이부(1)와 이것을 구동하는 구동부로 이루어진다. 제 2의 실시예에서, 구동부는 수평 셀렉터(3), 기록 스캐너(4), 및 구동 스캐너(5)이다. 화소 회로 어레이부(1)는, 2차원 행렬 형태를 갖는 복수의 화소 회로(2)를 갖는다. 화소 어레이부(1)는 행형상의 주사선(WS)과, 열형상의 신호선(SL)을 가지며, 또한 화소 어레이부(1)는 2차원 행렬에서 행형상의 전원선(DS)을 갖는다. 사실, 주사선(WS)와 전원선(DS)를 포함하는 한쌍은 2차원 행렬의 행을 형성한다. 각 화소 회로(2)는 신호선(SL)중 하나, 주사선(WS)중 하나, 또는 전원선(DS)중 하나의 교점에 배치된다.

양자가 교차하는 부분에 배치된 행렬형상의 화소 회로(2)와, 각 화소 회로(2)의 각 행에 대응하여 배치된 전원선(DS)을 구비하고 있다. 구동부(3, 4, 5)는, 각 주사선(WS)에 순차적으로 제어 신호 펄스를 공급하여 화소 회로(2)를 행 단위로 선순차 주사하는 제어용 스캐너(기록 스캐너)(4)와, 이 선순차 주사에 맞추어서 각 전원선(DS)에 제 1 전위와 제 2 전위로 전환하는 전원 전압을 공급하는 전원 스캐너(구동 스캐너)(5)와, 이 선순차 주사에 맞추어서 열형상의 신호선(SL)에 영상 신호가 되는 신호 전위와 기준 전위를 공급하는 신호 셀렉터(수평 셀렉터)(3)를 구비하고 있다.

또한 기록 스캐너(4)는 행단위 또는 선단위로 화소 회로(2)를 순차 주사하기 위한 제어 스캐너이다. 구동 스캐너(5)는 기록 스캐너(4)에 의해 수행된 선순차 주사로 조정된 타이밍으로 전원선(DS)에서 제 1의 전위(Vcc)에서 전원 전압 및 제 2의 전위(Vss)에서 전원 전압을 가하기 위한 급전 스캐너이다. 수평 셀렉터(3)는

기록 스캐너(4)에 의해 수행된 선순차 주사 동작으로 조정된 타이밍으로 매트릭스의 열로서 연장된 신호선(SL) 상에 영상 신호로서 기능하는 영상 신호 전위(Vsig) 및 참조 전위(Vofs)를 가하는 신호 셀렉터이다.

기록 스캐너(4)는 외부로부터 공급되는 클록 신호(WSck)에 따라 동작하고 마찬가지로 외부로부터 공급되는 스타트 펄스(WSsp)를 순차적으로 전송함으로써, 각 주사선(WS)에 제어 신호 펄스를 출력하고 있다. 마찬가지로, 구동 스캐너(5)는 외부로부터 공급되는 클록 신호(DSck)에 따라 동작하고, 마찬가지로 외부로부터 공급된 스타트 펄스(DSsp)를 순차적으로 전송함으로써, 전원선(DS)의 전위를 선순차로 전환하고 있다.

도 8은, 도 7에 도시한 액티브 매트릭스 표시 장치에 포함되는 화소 회로(2)의 구체적인 구성을 도시하는 회로도이다. 도 8에 도시하는 바와 같이 신호 셀렉터로서 기능하는 수평 셀렉터(3)는, 기록 스캐너(4)에 의해 수행되는 선순차 주사에 맞추어서 열형상의 신호선(SL)에 영상 신호가 되는 신호 전위(Vsig)와 기준 전 위(Vofs)를 공급하고 있다. 이 선순차 주사는, 각 주사선(WS)에 수평 주기로 순차적으로 펄스모양의 제어 신호를 인가함에 의해 행하여진다. 이 선순차 주사와 맞추도록, 신호 셀렉터로서 기능하는 수평 셀렉터(3)는 1H의 1수평 기간에서 영상 신호 전위(Vsig)를 기준 전위(Vofs)로 변환하거나 또는 그 역변환을 수행함으로써 기록 스캐너(4)에 의해 수행되는 선순차 주사 동작에 맞추어서 열형상으로 연장된 신호선 상에 영상 신호인 영상 신호 전위(Vsig)와 기준 전위(Vfos)를 가하고 있다.

도 8에 도시된 화소 회로(2)의 구성에서, 신호 샘플링 트랜지스터(T1)는, 주사선(WS) 상에 제어 스캐너인 기록 스캐너(4)에 의해 가해진 제어 펄스의 상승 및 하강 에지사이의 기간에서 온상태이다. 수평 셀렉터(3)가 이미 온상태에 놓인 신호 샘플링 트랜지스터(T1)와 함께 신호선(SL)상에 영상 신호를 나타내는 영상 신호 전위(Vsig)를 가하면, 신호 샘플링 트랜지스터(T1)는 신호선(SL)으로부터 영상 신호 전위(Vsig)를 샘플링하고 샘플링된 영상 신호 전위(Vsig)를 신호 보존 용량(C1)에 저장한다. 동시에, 신호 보존 용량(C1)에 저장된 샘플링된 영상 신호 전위(Vsig)와 함께 소자 구동 트랜지스터(T2)를 통해 흐르는 구동 전류(Ids)를 부귀환 동작으로 신호 보존 용량(C1)으로 피드백한다.즉, 소자 구동 트랜지스터(T2)의 이동도(μ)에 대한 보정 전압을 신호 보존 용량(C1)에 기록된 신호 전위에서 뺀다.

도 8에 도시한 화소 회로(2)는, 상술한 이동도 보정 기능에 더하여 임계전압 보정 기능도 구비하고 있다. 임계 전압 보정 기능은 다음과 같다. 즉, 제 1 타이밍에서, 전원 스캐너로서 기능하는 구동 스캐너(5)는

신호선(SL)으로부터 영상 신호 전위(Vsig)를 샘플링하는 영상 신호 기록 프 로세스 전에, 제 1 전위(Vcc)로부터 제 2의 전위(Vss)로 전원선(DS)에 나타난 전원 전압을 전환한다. 계속해서, 제 2 타이밍에서, 제어용 스캐너로서 기능하는 기록 스캐너(4)는 마찬가지로 영상 신호 처리 프로세스 전에 신호선(SL)으로부터 기준 전위(Vofs)를 샘플링하고 소자 구동 트랜지스터(T2)의 게이트 전극(G)으로 샘플링된 기준 전위를 공급하기 위해 신호 샘플링 트랜지스터(T1)를 온상태로 한다. 화소 회로(2)가 발광 기간으로부터 비발광 기간으로 전이하도록 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs)도 제 2의 전위(Vss)로 낮아진다. 그리고, 제 3의 타이밍에서, 구동 스캐너(5)는 전원선(DS)에 나타난 전원 전압을 제 2의 전위(Vss)로부터 제 1의 전위(Vcc)로 전환한다. 소스 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 게이트 전위(Vg)와 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs) 사이의 차이를 나타내는 게이트-소스 전압(Vgs)을 신호 보존 용량(C1)에 보존하여 둔다. 이러한 임계전압 보정 기능에 의해, 본 액티브 매트릭스 표시 장치의 표시 화면에서 화소 회로로부터 화소 회로로 소자 구동 트랜지스터(T2)의 임계 전압(Vth)에 의해 나타난 변동의 영향을 피할 수 있다. 또한, 제 1 타이밍은 제 2 타이밍을 따를 수 있으며 그 역도 가능하다.

도 8에 도시한 화소 회로(2)는 또한 부트 스트랩 기능도 구비하고 있다. 부트 스트랩 기능은 이하에서 상세히 설명한다. 영상 신호 기록 처리 및 이동도 보정 처리의 끝에서, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 인가되고 신호 보존 용량(C1)에 저장된 영상 신호 전위(Vsig)를 사용하여, 기록 스캐너(4)는 신호선(SL)으로부터 소자 구동 트랜지스터(T2)의 게이트 전극(G)을 전기적으로 분리하 기 위해 신호 샘플링 트랜지스터(T1)을 오프 상태로 놓는다.

소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 게이트 전위(Vg)는 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타난 소스 전위(V2)의 상승 변동에 연동하여 증가한다. 그 결과, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에서 나타난 게이트 전위(Vg) 및 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타난 소스 전위(Vs) 사이의 차이를 나타내는 게이트-소스 전극(Vgs)이 일정값으로 유지된다. 따라서, 발광 소자(EL)의 전류-전압 특성이 경시변동하여도, 게이트 전압(Vgs)을 일정하게 유지할 수 있어서, 휘도의 변화가 생기지 않는다.

본 발명의 특징 사항으로서, 발광 소자(EL)는, 애노드 및 캐소드가 되는 한 쌍의 전극으로 기능하는 두개의 단자를 갖는 박막 소자이다. 두개의 전극 중 적어도 하나를 복수의 부분으로 분할하여 발광 소자가 동일한 복수의 서브 발광 소자로 분할된다. 제 1의 실시예의 경우에서, 애노드는 3부분으로 나뉘어 3개의 서브발광 소자(EL1, EL2, EL3)로 분할된다.

N개의 서브발광 소자는, 소자 구동 트랜지스터(T2)로부터 구동 전류의 공급을 받아, 전체로서, 신호 보존 용량(C1)에서 신호 샘플링 트랜지스터(T1)에 의해 래치된 영상 신호에 의해 결정된 구동 전류(Ids)에 따른 휘도 레벨로 발광한다. N개의 서브 발광 소자중 어느 하나가 결함이 있는 경우, 이것을 화소 회로(2)로부터 분리하고, 구동 전류를 나머지 (N-1)개의 서브발광 소자에 공급함과 함께, (N-1)개의 서브발광 소자는, 화소 회로가 정상인 경우에 비하여 (N-1)/N로 억제된 구동 전류(Ids)를 수신한다.

도 9는, 도 8에 도시한 화소 회로의 동작 설명에 제공하는 타이밍 차트이다. 이 타이밍 차트는 시간축을 공통으로 하여, 주사선(WS)의 전위 변화, 전원선(DS)의 전위 변화, 신호선(SL)의 전위 변화, 및 소자 구동 트랜지스터(T2)의 게이트 전극(G) 및 소자 구동 트랜지스터(T2)의 소스 전극(S)을 나타내고 있다. 주사선(WS) 상에 나타난 전위는 신호 샘플링 트랜지스터(T1)를 온상태 또는 오프상태로 놓기 위한 신호로서 신호 샘플링 트랜지스터(T1)의 게이트 전극에 인가된 제어 신호의 전위이다. 전원선(DS)상에 나타난 전위는 제 1의 전위(Vcc) 및 제 2의 전위(Vss)중 하나이다. 신호선(SL)상에 나타난 전위는 영상 신호 전위(Vsig) 또는 기준 전위(Vofs)로서 기능하기 위해 신호 샘플링 트랜지스터(T1)의 소스 전극에 공급된 입력신호의 전위이다. 소자 구동 트랜지스터(T2)의 게이트 전극(G) 및 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타난 전위 변화는 주사선(WS), 전원선(DS) 및 신호선(SL)상에 나타난 전위의 변화의 결과이다. 소자 구동 트랜지스터(T2)의 게이트 전극(G)과 소스 전극(S) 사이의 전위차는 상술한 게이트-소스 전압이다.

이 타이밍 차트는 화소 회로의 동작의 천이에 맞추어서 기간을 (1) 내지 (7)과 같이 편의적으로 구획하고 있다. 필드 시작 직전의 기간(1)에서는, 발광 소자(EL)가 발광 상태에 있다. 그 후 선순차 주사가 새로운 필드에서 시작한다. 즉, 우선, 전원선(DS)에 인가된 전원 신호가 제 1의 전위(Vcc)로부터 제 2의 전위(Vss)로 낮아질 때 기간(1)으로부터 기간(2)로의 천이가 이루어진다. 기간(1)으로부터 기간(2)로의 천이는 발광 상태로부터 비발광 상태로 발광 소자(EL)의 동작 상태를 변경하기 위해 발광 소자(EL)에 의해 이루어지는 천이이다.

그리고, 신호선(SL)상에 인가된 입력 신호가 영상 신호 전위(Vsig)로부터 기준 전위(Vofs)로 낮아질 때 기간(2)으로부터 기간(3)으로의 천이가 이루어진다. 그 후, 신호 샘플링 트랜지스터(T1)를 온상태로 하기 위해 주사선(WS) 상의 제어 신호가 L(Low)레벨로부터 H(High)레벨로 상승할 때 기간(3)으로부터 기간(4)으로의 천이가 이루어진다. 기간(2) 내지 (4) 동안, 구동 트랜지스터(T2)의 게이트 전압 및 발광 기간에서의 소스 전압이 초기화된다. 기간(2) 내지 (4)는 기간(5)에서 수행되어야 하는 임계전압 보정 처리에 대한 준비를 위해 임계 전압 보정 준비 처리가 수행되는 동안의 기간이다. 즉, 임계 전압 보정 준비 처리는 제 2의 전위(Vss)에서 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs)와 기준 전위(Vofs)에서 소자 구동 트랜지스터(T2)의 게이트 전극(G)에서 나타난 게이트 전위(Vg)를 초기화하기 위해 수행된다. 기간(5)에서, 실제 임계 전압 보정이 수행된다. 따라서 기간(5)이 임계 전압 보정 기간으로서 불리운다. 소자 구동 트랜지스터(T2)의 게이트 전극(G)에서 나타난 게이트 전위(Vg)와 소스 전극(S)에서 나타난 소스 전위(Vs) 사이의 차를 나타내는 게이트-소스 전압(Vgs)이 소자 구동 트랜지스터(T2)의 임계 전압(Vth)에 대응하는 전압과 동일하게 된 후에, 임계 전압 보정 기간의 끝에서 신호 샘플링 트랜지스터(T1)를 오프상태로 놓기 위해 주사선(WS) 상의 제어 신호가 H레벨로부터 L레벨로 다시 낮아진다. 즉, 주사선(WS)상의 제어신호는 기간(5)를 종료시키도록 신호 샘플링 트랜지스터(T1)를 오프 상태로 놓기 위해 H레벨로부터 L레벨로 낮아진다. 임계전압 보정 기간의 끝에서, 소자 구동 트랜지스터(T2)의 임계 전압(Vth)에 대응하는 전압이 실제로 소자 구동 트랜지스터(T2)의 게이트 전극(G) 및 소스 전극(S) 사이에 접속된 신호 보존 용량(C1)에 저장된다.

기간(6)에서, 영상 신호를 나타내기 위해 신호선(SL)에 나타난 영상 신호 전위(Vsig)는 소자 구동 트랜지스터(T2)의 임계 전압(Vth)에 대응하는 전압으로서 신호 보존 용량(C1)에 저장된 전압에 더해진다. 이동도 보정 전압(△V)은 소자 구동 트랜지스터(T2)의 임계 전압(Vth)에 대응하는 전압으로서 신호 보존 용량(C1)에 이미 저장된 전압으로부터 감산된다. 신호 기록 처리와 이동도 보정 처리의 공통 기간의 시작 이전에, 신호선(SL)상의 입력 신호는 기준 전위(Vofs)로부터 영상 신호의 영상 신호 전위(Vsig)로 다시 상승해야 하며, 그리고 신호 샘플링 트랜지스터(T1)를 온상태로 놓기 위해 주사선(WS)상의 제어 신호가 L레벨로부터 H레벨로 다시 상승할 때 공통 기간이 시작된다.

발광 기간에서, 발광 소자(EL)는 신호 보존 용량(C1)에 저장된 전압에 따른 휘도 레벨에서 발광한다. 상기에서 명확한 바와 같이, 신호 보존 용량(C1)에 저장된 전압은, 소자 구동 트랜지스터(T2)의 임계 전압(Vth)의 사용 및 소자 구동 트랜지스터(T2)의 이동도(μ)에 의한 이동도 보정 전압(△V)의 사용에 의한 영상 신호 전위(Vsig)를 조정하기 위한 처리의 결과로서 얻어진다. 즉, 발광 소자(EL)에 의해 발광된 광의 휘도는 소자 구동 트랜지스터(T2)의 임계 전압(Vth)의 변화 및 소자 구동 트랜지스터(T2)의 이동도(μ)의 변화에 의해 영향받지 않는다.

게이트 전극(G)이 플로팅 상태에 있도록 신호선(SL)으로부터 소자 구동 트랜지스터(T2)의 게이트 전극(G)을 전기적으로 분리하기 위해 신호 샘플링 트랜지스터(T1)가 오프 상태에 있을 때 발광 기간을 포함하는 기간(7)이 시작되고, 따라서 부트스트랩 동작이 미리 발생하게 된다. 발광 기간을 포함하는 기간(7)의 초기에, 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타나는 소스 전위(Vs)가 상승한다. 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타나는 소스 전위(Vs)가 상승하는 동안, 게이트 전위(Vg)도 부트스트랩 동작에서 소스 전위(Vs)의 상승 동작에 연동하여 상승한다. 부트스트랩 동작에서, 소스 구동 트랜지스터(T2)의 게이트 전극(G)에서 나타나는 게이트 전위(Vg)가 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타나는 소스 전위(Vs)의 상승 동작과 연동하여 증가하도록 함으로써, 소자 구동 트랜지스터(T2)의 게이트 전극(G)과 소스 전극(S) 사이의 전위차인 게이트-소스 전위(Vgs)가 일정값으로 유지된다.

계속해서 도 10 내지 도 17을 참조하여, 도 8에 도시한 화소 회로의 동작을 상세히 설명한다. 우선 도 10에 도시한 바와 같이 발광 기간인 기간(1)에서는, 전원선(DS) 상에 제 1의 전원 전위(Vcc)가 나타나고, 샘플링 트랜지스터(T1)가 오프 상태로 된다. 이 때 소자 구동 트랜지스터(T2)는 포화 영역에서 동작하도록 설정되어 있기 때문에, 발광 소자(EL)에 흐르는 구동 전류(Ids)는 미리 주어진 트랜지스터 특성식에 따라 소자 구동 트랜지스터(T2)의 게이트-소스 전압(Vgs)에 의해 결정되는 양을 갖는다.

도 11의 회로도에 도시된 바와 같이 전원선(DS) 상에 나타난 전원선이 제 1의 전위(Vcc)로부터 제 2의 전위(Vss)로 낮아질 때, 기간(1)으로부터 기간(3)의 전의 기간(2)로 전이가 이루어진다. 제 2의 전위(Vss)는 발광 소자(EL)의 임계 전압(Vthel) 및 발광 소자의 캐소드에서 나타난 캐소드 전위(Vcat)의 합보다 낮은 레 벨로 설정된다. 즉, 다음 관계가 만족된다. Vss<(Vthel+Vcat). 따라서, 발광 소자(EL)이 오프상태에 있다. 소자 구동 트랜지스터(T2)의 두개의 메인 전극중 특정 하나가 전원선(DS)에 접속된다. 이 상태에서, 소자 구동 트랜지스터(T2)의 특정 메인 전극은 소자 구동 트랜지스터(T2)의 소스 전극으로서 기능한다. 이 때, 발광 소자(EL)의 애노드는 Vss로 충전된다.

그리고, 도 12의 회로도에 도시된 바와 같이 신호 샘플링 트랜지스터(T1)가 온 상태가 되도록 하기 위해 주사선(WS) 상의 제어 신호가 L레벨로부터 H레벨로 상승할 때 기간(3)으로부터 기간(4)으로 천이가 이루어진다. 신호 샘플링 트랜지스터(T1)가 온 상태이면, 기간(2)으로부터 기간(3)으로의 천이에서 설정된 기준 전위(Vofs)가 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 인가된다. 이 비발광 기간에서, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에서 나타난 게이트 전위(Vg)는 기준 전위(Vofs)로 초기화되고, 소스 전극에서 나타난 소스 전위(Vs)가 제 2의 전위(Vss)로 초기화된다. 따라서, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 게이트 전위(Vg)와 소스 전극(S)에서 나타난 소스 전위(Vs) 사이의 차이를 나타내는 게이트-소스 전압(Vgs)이 (Vofs-Vss)로 초기화되고, 즉, 다음 식이 만족된다. Vgs=Vofs-Vss. 기준 전위(Vfos) 및 제 2의 전위(Vss)는 소자 구동 트랜지스터(T2)의 게이트-소스 전압(Vgs)이 소자 구동 트랜지스터(T2)의 임계전압(Vth)보다 큰 값으로 초기화되도록 설정된다. 즉, 다음 식이 만족된다. Vgs>Vth. 이 초기화 처리는 기간(4)의 끝에서 완료되는 임계-전압 보정 준비 처리라고도 일컫는다.

그리고, 기간(4)이 종료되고, 제 2의 전위(Vss)로부터 제 1의 전위(Vcc)로 전원선(DS) 상의 전원 신호가 다시 상승할 때 기간(4)으로부터 기간(5)으로 전이가 이루어진다. 기간(5)에서, 화소 회로(2)의 상태가 도 13의 회로도에 도시된다. 도면에 도시된 바와 같이, 제 2의 전위(Vss)로부터 제 1의 전위(Vcc)로 상승한 전원선(DS) 상의 전원 신호를 사용하면, 전류가 소자 구동 트랜지스터(T2)를 경유하여 전원선(DS)으로부터 신호 보존 용량(C1)으로 흐르고, 신호 보존 용량(C1)이 전기적으로 충전된다. 따라서, 발광 소자(EL)의 애노드와 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타난 전위(Vs)가 또한 (Vofs-Vth)와 같은 레벨로 상승하고, 기준 전위(Vofs)는 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 기준 전위(Vofs)를나타낸다. 도 13의 회로도에 도시된 바와 같이, 발광 소자(EL)의 등가 회로는 다이오드(Tel) 및 용량(Cel)을 포함하는 병렬 회로이다. 기준 전위(Vofs)는 (Vcat+Vthel)보다 작은 (Vofs-Vth)로 설정되고, 기준 기호(Vth)는 소자 구동 트랜지스터(T2)의 임계 전압을 나타내고, 기준 기호(Vcat)는 발광 소자(EL)의 캐소드에서 나타난 전위를 나타내고, 기준 기호(Vthel)는 발광 소자(EL)의 임계 전압을 나타낸다. 즉, 기간(5)에서, 소자 구동 트랜지스터(T2)의 소스 전극(S) 상에 나타난 전위와 발광 소자(EL)의 애노드는 (Vcat+Vthel)보다도 낮기 때문에, 다이오드(Tel)는 오프 상태에 있다. 따라서, 리크 전류가 발광 소자(EL)의 등가 회로의 다이오드(Tel)를 통해 흐른다. 리크 전류는 소자 구동 트랜지스터(T2)를 경유하여 전원선(DS)으로부터 신호 보존 용량(C1)으로 흐르는 전류보다도 매우 작다. 상술한 바와 같이, 소자 구동 트랜지스터(T2)를 경유하여 전원선(DS)으로부터 신호 보존 용량(C1)으로 흐르는 대부분의 전류는 발광 소자(EL)의 등가 회로의 용량(Cel) 및 신 호 보존 용량(C1)을 충전시킨다. 신호선(WS)상의 제어 신호는 임계 전압 보정 처리가 수행되는 기간(5)을 종료시키도록 신호 샘플링 트랜지스터(T1)를 오프 상태에 놓기 위해 H레벨로부터 다시 L레벨로 낮아진다.

도 14는 임계전압 보정 기간(5)에 있어서의 소자 구동 트랜지스터(T2)의 소스 전극(S)의 소스 전위(Vs)(또는 발광 소자(EL)의 애노드 전위)가 시간 변화에 따라 어떻게 변화하는지를 도시하고 있다. 도시하는 바와 같이, 소자 구동 트랜지스터(T2)의 소스 전극(S)에서의 소스 전위(Vs)는 시간의 경과에 따라 제 2의 전위(Vss)로부터 (Vofs-Vth)와 동일한 전위 레벨로 상승한다. 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs)가 (Vofs-Vth)와 동일한 전위 레벨에 도달하면, 즉, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 전위가 기준 전위(Vofs)로 고정되기 때문에 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 게이트 전위(Vg)와 소스 전극(S)에 나타난 소스 전위(Vs)가 소자 구동 트랜지스터(T2)의 임계 전압(Vth)에 대응하는 전압과 같게 되면, 소자 구동 트랜지스터(T2)는 소자 구동 트랜지스터(T2)를 통해 전원선(DS)으로부터 신호 보존 용량(C1)으로 흐르는 전류의 흐름을 중지시키는 컷오프 상태로 들어간다.

그리고, 임계 전압 보정 기간의 끝과 기간(6)의 시작 사이에서, 신호선(SL)상의 입력 신호가 기준 전위(Vofs)로부터 영상 신호의 영상 신호 전위(Vsig)로 다시 상승한다. 영상 신호 전위(Vsig)는 화소 회로(2)의 계조에 따른 전압이다. 계속해서, 신호선(WS) 상의 제어 신호가 도 15의 회로도에 도시된 바와 같이 신호 샘플링 트랜지스터(T1)를 온상태로 두기 위해 L레벨로부터 H레벨로 다시 상승할 때, 기 간(6)이 시작된다. 신호 샘플링 트랜지스터(T1)가 온 상태가 되면, 신호선(SL)상의 영상 신호 전위(Vsig)가 신호 샌플링 트랜지스터(T1)를 통해 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 공급되고, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 게이트 전위(Vg)와 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs) 사이의 차이를 나타내는 게이트-소스 전압(Vgs)이 소자 구동 트랜지스터(T2)의 임계 전압(Vth)에 대응하는 전압보다 큰 양으로 증가한다. 따라서, 전류가 제 1의 전위(Vcc)로 설정된 전원선(DS)으로부터 소자 구동 트랜지스터(T2)를 통해 신호 보존 용량(C1)으로 흐르고, 신호 보존 용량(C1) 및 용량(Cel)을 충전시키므로, 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs)가 기간(5)과 유사한 방식으로 상승된다. 이로 인해, 기간(6)에서, 소자 구동 트랜지스터(T2)의 소스 전극(S) 상에 나타난 전위 및 발광 소자(EL)의 애노드가 (Vcat+Vthel)보다 여전히 낮고, 기준 기호(Vcat)는 방광 소자(EL)의 캐소드에 나타난 전위를 나타내고, 기준 기호(Vthel)는 발광 소자(EL)의 임계 전압을 나타낸다.

기간(6)에서, 소자 구동 트랜지스터(T2)의 임계 전압 보정 처리가 기간(6) 이전의 기간(5)에서 이미 완료되었다. 따라서, 소자 구동 트랜지스터(T2)를 통해 흐르는 전류가 소자 구동 트랜지스터(T2)의 임계 전압(Vth)의 변동에 의해 영향을 받지 않는다. 즉, 소자 구동 트랜지스터(T2)를 통해 흐르는 전류는 소자 구동 트랜지스터(T2)의 이동도(μ)만을 반영한다. 보다 상세히 설명하면, 소자 구동 트랜지스터(T2)의 이동도(μ)가 커지면, 소자 구동 트랜지스터(T2)를 통해 흐르는 전류의 양이 커지고, 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타난 소스 전위(Vs) 가 기간(6) 동안 상승함에 의해 전위 상승분(△V)도 커진다. 역으로, 소자 구동 트랜지스터(T2)의 이동도(μ)가 작아지면, 소자 구동 트랜지스터(T2)를 통해 흐르는 전류의 양이 작아지고, 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타난 소스 전위(Vs)가 기간(6) 동안 상승함에 의해 전위 상승분(△V)이 작아진다. 소자 구동 트랜지스터(T2)의 이동도(μ)를 반영하는 전위 상승분(△V)에 의해 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타난 소스 전위(Vs) 및 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 게이트 전위(Vg) 사이의 차이를 나타내는 게이트-소스 전압(Vgs)을 감소시키기 위해 임계 전압 보정 처리가 기간(6)에서 수행된다. 그 결과, 기간(6)에서 수행된 임계 전압 보정 처리가 종료될 때 소자 구동 트랜지스터(T2)에 대해 얻어진 게이트-소스 전압(Vgs)이 소자 구동 트랜지스터(T2)의 이동도(μ)의 변동에 대해 보정된다.

도 16은 이동도 보정 처리의 기간(6) 동안 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs)(발광 소자(EL)의 애노드 전위)가 시간의 경과에 따라 어떻게 증가하는지를 나타내는 도면이다. 도면에 도시된 바와 같이, 소자 구동 트랜지스터(T2)의 이동도(μ)가 크면, 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs)는 시간의 경과에 따라 이동도(μ)가 작은 경우보다 빠르게 증가한다. 따라서, 소자 구동 트랜지스터(T2)의 이동도(μ)가 크면, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 게이트 전위(Vg)와 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(S) 사이의 차이를 나타내는 게이트 소스 전압(Vgs)은 작은 이동도(μ)일 때보다 크게 감소된 전압에 의해 저하된 다. 즉, 소자 구동 트랜지스터(T2)의 이동도(μ)가 커질수록, 소자 구동 트랜지스터(T2)의 게이트 소스 전압(Vgs)이 감소됨에 의한 전압 저하가 커지고, 따라서, 더 큰 전압 저하는 작은 전압 저하일 때보다 이동도(μ)의 영향을 더 크게 제거할 수 있다. 환언하면, 소자 구동 트랜지스터(T2)의 이동도(μ)가 커짐에 따라, 구동 전류(Ids)가 더욱 감소된다. 역으로, 소자 구동 트랜지스터(T2)의 작은 이동도(μ)에 대해서는, 소자 구동 트랜지스터(T2)의 소스 전극(S)에서 나타난 소스 전위(Vs)가 시간의 경과에 따라 큰 이동도(μ)일 때보다 낮은 속도로 증가한다. 따라서, 소자 구동 트랜지스터(T2)의 작은 이동도에 대해서는, 소자 구동 트랜지스터(T2)의 게이트 소스 전압(Vgs)는 큰 이동도(μ)일 때보다 작은 전압 감소에 의해 저하된다. 즉, 소자 구동 트랜지스터(T2)의 이동도(μ)가 작아질수록, 소자 구동 트랜지스터(T2)의 게이트 소스 전압(Vgs)이 저하됨에 의해 전압 감소가 작아지고, 따라서, 작은 전압 저하는 큰 전압 저하시보다 못하게 더 큰 이동도(μ)의 영향을 제거한다. 환언하면, 소자 구동 트랜지스터(T2)의 작은 이동도(μ)에 대해, 구동 전류(Ids)가 더 작게 감소된다. 따라서, 소자 구동 트랜지스터(T2)의 작은 이동도(μ)에 대해, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타나는 게이트 전위(Vg)와 소스 전극(S)에 나타나는 소스 전위(Vs) 사이의 차이를 나타내는 게이트-소스 전압(Vgs)은 작은 이동도(μ)의 작은 구동 능력을 보충하도록 큰 전압 감소에 의해 저하되지 않는다.

상기에서 명확한 바와 같이, 기간(6) 동안, 영상 신호 전위(Vsig)는 신호 기록 처리에서 신호 보존 용량(C1)에 저장되고, 동시에, 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs)는 이동도 보정 처리에서 전위 상승분(△V)에 의해 증가된다. 이러한 이유로 인해, 기간(6)은 신호 기록 처리 및 이동도 보정 처리의 공통 기간이라고 불리운다.

신호 샘플링 트랜지스터(T1)가 오프 상태에 놓일 때 발광 기간을 포함하는 기간(7)이 시작되어, 발광 소자(EL)가 광을 방사한다. 부트스트랩 동작의 효과에 의해, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에서 나타난 게이트 전위(Vg)와 소스 전극(S)에서 나타난 소스 전위(Vs) 사이의 차이를 나타내는 게이트-소스 전압(Vgs)이 일정값을 유지한다. 소자 구동 트랜지스터(T2)의 게이트-소스 전압(Vgs)이 일정값으로 유지되어 있고, 전술한 특성식에 따라 소자 구동 트랜지스터(T2)로부터 발광 소자(EL)로 일정한 양을 갖는 전류로서 구동 전류(Ids')가 흐른다.

기간(7)의 뒷부분에서의 발광 기간 동안, 발광 소자(EL)가 발광한다. 그러나, 발광 기간이 길어지게 되면, 발광 소자(EL)의 전류-전압특성이 어쩔수없이 변하게 된다. 따라서, 기간(7)동안, 소자 구동 트랜지스터(T2)의 소스 전극(S)에 나타난 소스 전위(Vs)가 변할 수 있다. 그러나 부트스트랩 동작의 효과에 의해, 소자 구동 트랜지스터(T2)의 게이트 전극(G)에 나타난 게이트 전위(Vg)와 소스 전극(S)의 소스 전위(Vs)가 일정값으로 유지된다. 따라서, 발광 소자(EL)에 흐르는 구동 전류(Ids')의 양은 변하지 않는다. 그 결과, 발광 소자(EL)의 전류-전압 특성이 변하더라도, 고정량으로 구동 전유(Ids')가 항상 발광 소자(EL)로 흐르므로, 발광 소자(EL)에 의해 발광된 광의 휘도도 변하지 않게 된다.

본 발명의 실시예에 따른 상술한 액티브 매트릭스 표시 장치는 화소 어레이 부(1)로서 기능하는 플랫 패널을 채용한다. 액티브 매트릭스 표시 장치는 기기에서 표시부로서 기능하는 모든 분야의 다양한 전자 기기에 적용될 수 있다. 전자 기기에 채용된 표시부는 본체부에서 생성된 또는 기기의 본체부에 입력된 정보를 표현하기 위해 화상 또는 영상을 표시하는데 사용된다. 전자 기기는 TV, 디지털 카메라, 노트북형 퍼스널 컴퓨터, 휴대 전화, 비디오 카메라 등이다. 본 발명의 실시예에 의해 마련된 액티브 매트릭스 표시 장치는 각 기기의 표시부에 적용하는 것이 가능하다.

도 18은 본 발명이 적용된 텔레비전이고, 도시된 바와 같이, 프런트 패널(12), 필터 유리(13) 등으로 구성되는 영상 표시 화면(11)을 포함하고, 본 발명의 표시 장치를 그 영상 표시 화면(11)에 이용함에 의해 제작된다.

도 19는 본 발명이 적용된 디지털 카메라의 외관도이고, 상세히 설명하면, 위가 정면도이고 아래가 배면도(또는 사진사측)이다.

이 디지털 카메라는, 촬상 렌즈, 플래시 발광부(15), 표시부(16), 컨트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 표시 장치를 그 표시부(16)에 이용함에 의해 제작된다.

또한 전자 기기는 노트형 퍼스널 컴퓨터일 수도 있다. 도 20은 본 발명이 적용된 노트형 퍼스널 컴퓨터의 외관도를 나타낸다.

도면에 도시된 바와 같이, 노트형 퍼스널 컴퓨터는 본체(20), 본체(20)에 문자 등을 입력할 때 조작되는 키보드(21), 본체(2) 커버에 마련된 화상을 표시하는 표시부(22)를 포함하고, 본 발명의 표시 장치를 그 표시부(22)에 이용함에 의해 제 작된다.

또한 전자 기기는 휴대 단말 장치일 수 있다. 도 21은 본 발명이 적용된 폴더형 휴대 단말 장치의 외관도이고, 왼쪽이 연 상태를 도시하고, 오른쪽이 닫은 상태를 도시하고 있다.

이 휴대 단말 장치는, 상측 몸체(23), 하측 몸체(24), 연결부(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(28) 카메라(29) 등을 포함하고, 본 발명의 표시 장치를 그 디스플레이(26)나 보조 디스플레이(27)에 이용함에 의해 제작된다.

또한 전자 기기는 비디오 카메라일 수 있다. 도 22는 본 발명이 적용된 비디오 카메라의 외관도이다.

비디오 카메라는 본체부(30), 전방을 향한 측면에 피사체 촬영용의 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함하고, 본 발명의 표시 장치를 그 모니터(36)에 이용함에 의해 제작된다.

본 발명은 일본 특허출원 JP2008-194343(2008.07.29)호의 우선권 주장 출원이다.

본 발명은 당업자에 의해 필요에 따라 다양하게 변경, 조합, 및 대체가 이루어질 수 있다.

도 1은 본 발명에 관한 액티브 매트릭스 표시 장치의 제 1 실시예의 전체 구성을 도시하는 블록도.

도 2는 도 1에 도시한 액티브 매트릭스 표시 장치에 포함되는 회로의 구체적인 구성을 도시하는 회로도.

도 3의 A 및 B는 도 2에 도시한 회로도에서 화소 회로의 동작 설명에 제공하는 복수의 회로 모식도.

도 4는 도 2 및 도 3에 도시한 회로도에서 화소 회로의 단면 구조를 모식적으로 도시한 단면도.

도 5는 화소 회로의 휘도열화 과정을 도시하는 그래프.

도 6의 A는 본 발명의 실시예에 의한 액티브 매트릭스 표시 장치에서 휘도열화를 도시하는 그래프.

도 6의 B는 화소 회로에 공급되는 영상 신호의 레벨을 조정하기 위한 제어 방법을 도시하는 블록도.

도 7은 본 발명의 액티브 매트릭스 표시 장치의 제 2 실시예를 도시하는 전체 블록도.

도 8은 도 7에 도시한 액티브 매트릭스 표시 장치의 구성을 도시하는 회로도.

도 9는 도 8에 도시한 화소 회로에 의해 수행되는 동작의 설명에 제공하는 타이밍 차트.

도 10은 도 9의 타이밍 차트에 도시된 기간(1)에서, 도 8에 도시한 화소 회로의 동작 설명에 제공하는 모식도.

도 11은 도 9의 타이밍 차트에 도시된 기간(2) 및 (3)에서, 도 8에 도시한 화소 회로의 동작 설명에 제공하는 모식도.

도 12는 도 9의 타이밍 차트에 도시된 기간(4)에서, 도 8에 도시한 화소 회로의 동작 설명에 제공하는 모식도.

도 13은 도 9의 타이밍 차트에 도시된 기간(5)에서, 도 8에 도시한 화소 회로의 동작 설명에 제공하는 모식도.

도 14는 도 9의 타이밍 차트에 도시된 기간(5)에서, 도 8의 회로도에 도시된 화소 회로에 채용된 소자 구동 트랜지스터의 소스 전극에서 발생하는 소스 전위가 시간의 경과에 따라 어떻게 경과하는지 설명하는 모식도.

도 15는 도 9의 타이밍 차트에 도시된 기간(6)에서, 도 8의 회로도에 도시된 화소 회로에 의해 수행된 동작의 설명에 제공된는 모식도.

도 16은 도 9의 타이밍 차트에 도시된 기간(6)에서, 도 8의 회로도에 도시된 화소 회로에 채용된 소자 구동 트랜지스터의 소스 전극(S)에서 발생하는 소스 전위가 시간의 경과에 따라 어떻게 증가하는지 설명하는 모식도.

도 17은 도 9의 타이밍 차트에 도시된 기간(7)에서, 도 8의 회로도에 도시된 화소 회로에 의해 수행된 동작을 설명하는 모식도.

도 18은 TV 수신기로서 기능하는 전자 기기의 외부 모식도를 도시하는 도면.

도 19는 디지털 스틸 카메라로서 기능하는 전자 기기의 외부 모식도를 도시 하는 도면.

도 20은 노트형 퍼스널 컴퓨터로서 기능하는 전자 기기의 외부 모식도를 도시하는 도면.

도 21은 폴더형 휴대 단말 장치로서 기능하는 전자 기기의 외부 모식도를 도시하는 도면.

도 22는 비디오 카메라로서 기능하는 전자 기기의 외부 모식도를 도시하는 도면.

Claims (5)

1. 주사선;

   신호선; 및

   화소 회로를 포함하며,

   상기 주사선, 상기 신호선, 및 상기 화소 회로는 화소 어레이부의 2차원 행렬 형상으로 배치되고,

   상기 2차원 행렬 형상의 행을 형성하는 상기 주사선은 상기 화소 회로에 제어 신호를 공급하기 위해 사용되고,

   상기 2차원 행렬 형상의 열을 형성하는 상기 신호선은 상기 화소 회로에 영상 신호를 공급하기 위해 사용되고,

   상기 각 화소 회로는 상기 주사선 중 하나와 상기 신호선 중 하나의 교점에 배치되고,

   상기 주사선, 상기 신호선 및 상기 화소 회로는 기판 상에 마련되며,

   상기 화소 회로 각각은,

   상기 제어 신호에 의해 결정된 타이밍으로 상기 영상 신호를 샘플링하기 위한 신호 샘플링 트랜지스터,

   상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 따른 양으로 구동 전류를 생성하기 위한 소자 구동 트랜지스터,

   상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호를 저장 하기 위한 신호 보존 용량, 및

   상기 소자 구동 트랜지스터로부터 상기 상기 구동 전류를 수신하고, 상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 의해 결정된 상기 구동 전류에 따른 휘도 레벨에서 광을 발광하는 발광 소자를 포함하며,

   상기 발광 소자는 애노드 및 캐소드로 불리는 한 쌍의 전극으로서 긴으하는 두개의 단자를 갖는 박막 소자이고,

   상기 발광 소자는 또한, 상기 애노드 및 상기 캐소드에 의해 끼워져있는 발광층을 포함하고,

   상기 두개의 전극 중 적어도 하나는 N개의 부분을 분할되어, 상기 발광 소자는 N개의 서브 발광 소자로 분할되고,

   상기 N개의 서브 발광 소자는 상기 소자 구동 트랜지스터로부터 상기 구동 전류를 수신하고, 전체로서, 상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 의해 결정된 상기 구동 전류에 따른 휘도 레벨로 광을 발광하고,

   상기 화소 회로중 어느 특정 하나에 속하는 상기 N개의 서브 발광 소자중 어느 특정 하나가 결함이 있으면, 상기 특정 서브 발광 소자는 상기 화소 회로로부터 분리되고, 상기 특정 화소 회로에 속하는 상기 N-1개의 나머지 서브 발광 소자에 공급되는 상기 구동 전류의 양이 조정되어, 상기 N-1개의 나머지 서브 발광 소자는 결함이 있는 서브 발광 소자를 포함하지 않는 정상 화소 회로에 공급되는 구동 전류의 (N-1)/N배로 억제된 양으로 상기 소자 구동 트랜지스터로부터 구동 전류를 수신하는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
2. 제 1항에 있어서,

   상기 액티브 매트릭스 표시 장치는 상기 각 신호선에 상기 영상 신호를 공급하기 위한 신호 드라이버를 포함하고,

   상기 신호 드라이버는,

   상기 특정 화소 회로로부터 이미 분리된 결함이 있는 서브 발광 소자를 포함하는 상기 특정 화소 회로에 래치되고 상기 신호선에 공급되어야 하는 상기 영상 신호의 레벨을 조정하여, 상기 특정 화소 회로의 N-1개의 나머지 서브 발광 소자가

   결함이 있는 서브 발광 소자를 포함하지 않는 정상 화소 회로에 공급되는 구동 전류의 (N-1)/N배의 값으로 억제된 양으로 상기 소자 구동 트랜지스터로부터 구동 전류를 수신하는 것을 특징으로 하는 액티브 매트릭스 표시 장치.
3. 주사선;

   신호선; 및

   화소 회로를 포함하는 액티브 매트릭스 표시 장치의 구동 방법에 있어서,

   상기 주사선, 상기 신호선, 및 상기 화소 회로는 화소 어레이부의 2차원 행렬 형상으로 배치되고,

   상기 2차원 행렬 형상의 행을 형성하는 상기 주사선은 상기 화소 회로에 제어 신호를 공급하기 위해 사용되고,

   상기 2차원 행렬 형상의 열을 형성하는 상기 신호선은 상기 화소 회로에 영 상 신호를 공급하기 위해 사용되고,

   상기 각 화소 회로는 상기 주사선 중 하나와 상기 신호선 중 하나의 교점에 배치되고,

   상기 주사선, 상기 신호선 및 상기 화소 회로는 기판 상에 마련되며,

   상기 화소 회로 각각은,

   상기 제어 신호에 의해 결정된 타이밍으로 상기 영상 신호를 샘플링하기 위한 신호 샘플링 트랜지스터,

   상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 따른 양으로 구동 전류를 생성하기 위한 소자 구동 트랜지스터,

   상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호를 저장하기 위한 신호 보존 용량, 및

   상기 소자 구동 트랜지스터로부터 상기 상기 구동 전류를 수신하고, 상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 의해 결정된 상기 구동 전류에 따른 휘도 레벨에서 광을 발광하는 발광 소자를 포함하며,

   상기 발광 소자는 애노드 및 캐소드로 불리는 한 쌍의 전극으로서 기능하는 두개의 단자를 갖는 박막 소자이고,

   상기 발광 소자는 또한, 상기 애노드 및 상기 캐소드에 의해 끼워져있는 발광층을 포함하고,

   상기 두개의 전극 중 적어도 하나는 N개의 부분을 분할되어, 상기 발광 소자는 N개의 서브 발광 소자로 분할되고,

   상기 N개의 서브 발광 소자는 상기 소자 구동 트랜지스터로부터 상기 구동 전류를 수신하고, 전체로서, 상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 의해 결정된 상기 구동 전류에 따른 휘도 레벨로 광을 발광하고,

   상기 구동 방법은, 상기 화소 회로중 어느 특정 하나에 속하는 상기 N개의 서브 발광 소자중 어느 특정 하나가 결함이 있으면, 상기 특정 서브 발광 소자는 상기 화소 회로로부터 분리되고, 상기 특정 화소 회로에 속하는 상기 N-1개의 나머지 서브 발광 소자에 공급되는 상기 구동 전류의 양이 조정되어, 상기 N-1개의 나머지 서브 발광 소자는 결함이 있는 서브 발광 소자를 포함하지 않는 정상 화소 회로에 공급되는 구동 전류의 (N-1)/N배로 억제된 양으로 상기 소자 구동 트랜지스터로부터 구동 전류를 수신하도록 하는 것을 특징으로 하는 액티브 매트릭스 표시 장치의 구동 방법.
4. 본체부;

   상기 본체부에 공급되는 정보 및 상기 본체부에 의해 출력된 정보를 표시하는 표시부를 포함하고,

   상기 표시부는 주사선, 신호선 및 화소 회로를 포함하며,

   상기 주사선, 상기 신호선, 및 상기 화소 회로는 화소 어레이부의 2차원 행렬 형상으로 배치되고,

   상기 2차원 행렬 형상의 행을 형성하는 상기 주사선은 상기 화소 회로에 제어 신호를 공급하기 위해 사용되고,

   상기 2차원 행렬 형상의 열을 형성하는 상기 신호선은 상기 화소 회로에 영상 신호를 공급하기 위해 사용되고,

   상기 각 화소 회로는 상기 주사선 중 하나와 상기 신호선 중 하나의 교점에 배치되고,

   상기 주사선, 상기 신호선 및 상기 화소 회로는 기판 상에 마련되며,

   상기 화소 회로 각각은,

   상기 제어 신호에 의해 결정된 타이밍으로 상기 영상 신호를 샘플링하기 위한 신호 샘플링 트랜지스터,

   상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 따른 양으로 구동 전류를 생성하기 위한 소자 구동 트랜지스터,

   상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호를 저장하기 위한 신호 보존 용량, 및

   상기 소자 구동 트랜지스터로부터 상기 상기 구동 전류를 수신하고, 상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 의해 결정된 상기 구동 전류에 따른 휘도 레벨에서 광을 발광하는 발광 소자를 포함하며,

   상기 발광 소자는 애노드 및 캐소드로 불리는 한 쌍의 전극으로서 긴으하는 두개의 단자를 갖는 박막 소자이고,

   상기 발광 소자는 또한, 상기 애노드 및 상기 캐소드에 의해 끼워져있는 발광층을 포함하고,

   상기 두개의 전극 중 적어도 하나는 N개의 부분을 분할되어, 상기 발광 소자 는 N개의 서브 발광 소자로 분할되고,

   상기 N개의 서브 발광 소자는 상기 소자 구동 트랜지스터로부터 상기 구동 전류를 수신하고, 전체로서, 상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 의해 결정된 상기 구동 전류에 따른 휘도 레벨로 광을 발광하고,

   상기 화소 회로중 어느 특정 하나에 속하는 상기 N개의 서브 발광 소자중 어느 특정 하나가 결함이 있으면, 상기 특정 서브 발광 소자는 상기 화소 회로로부터 분리되고, 상기 특정 화소 회로에 속하는 상기 N-1개의 나머지 서브 발광 소자에 공급되는 상기 구동 전류의 양이 조정되어, 상기 N-1개의 나머지 서브 발광 소자는 결함이 있는 서브 발광 소자를 포함하지 않는 정상 화소 회로에 공급되는 구동 전류의 (N-1)/N배로 억제된 양으로 상기 소자 구동 트랜지스터로부터 구동 전류를 수신하는 것을 특징으로 하는 전자 기기.
5. 본체 수단; 및

   상기 본체 수단에 공급되는 정보 및 상기 본체 수단에 의해 출력된 정보를 표시하는 표시 수단을 포함하고,

   상기 표시 수단은 주사선, 신호선 및 화소 회로를 포함하며,

   상기 주사선, 상기 신호선, 및 상기 화소 회로는 화소 어레이부의 2차원 행렬 형상으로 배치되고,

   상기 2차원 행렬 형상의 행을 형성하는 상기 주사선은 상기 화소 회로에 제어 신호를 공급하기 위해 사용되고,

   상기 2차원 행렬 형상의 열을 형성하는 상기 신호선은 상기 화소 회로에 영상 신호를 공급하기 위해 사용되고,

   상기 각 화소 회로는 상기 주사선 중 하나와 상기 신호선 중 하나의 교점에 배치되고,

   상기 주사선, 상기 신호선 및 상기 화소 회로는 기판 상에 마련되며,

   상기 화소 회로 각각은,

   상기 제어 신호에 의해 결정된 타이밍으로 상기 영상 신호를 샘플링하기 위한 신호 샘플링 트랜지스터,

   상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 따른 양으로 구동 전류를 생성하기 위한 소자 구동 트랜지스터,

   상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호를 저장하기 위한 신호 보존 용량, 및

   상기 소자 구동 트랜지스터로부터 상기 상기 구동 전류를 수신하고, 상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 의해 결정된 상기 구동 전류에 따른 휘도 레벨에서 광을 발광하는 발광 소자를 포함하며,

   상기 발광 소자는 애노드 및 캐소드로 불리는 한 쌍의 전극으로서 긴으하는 두개의 단자를 갖는 박막 소자이고,

   상기 발광 소자는 또한, 상기 애노드 및 상기 캐소드에 의해 끼워져있는 발광층을 포함하고,

   상기 두개의 전극 중 적어도 하나는 N개의 부분을 분할되어, 상기 발광 소자 는 N개의 서브 발광 소자로 분할되고,

   상기 N개의 서브 발광 소자는 상기 소자 구동 트랜지스터로부터 상기 구동 전류를 수신하고, 전체로서, 상기 신호 샘플링 트랜지스터에 의해 샘플링된 상기 영상 신호에 의해 결정된 상기 구동 전류에 따른 휘도 레벨로 광을 발광하고,

   상기 화소 회로중 어느 특정 하나에 속하는 상기 N개의 서브 발광 소자중 어느 특정 하나가 결함이 있으면, 상기 특정 서브 발광 소자는 상기 화소 회로로부터 분리되고, 상기 특정 화소 회로에 속하는 상기 N-1개의 나머지 서브 발광 소자에 공급되는 상기 구동 전류의 양이 조정되어, 상기 N-1개의 나머지 서브 발광 소자는 결함이 있는 서브 발광 소자를 포함하지 않는 정상 화소 회로에 공급되는 구동 전류의 (N-1)/N배로 억제된 양으로 상기 소자 구동 트랜지스터로부터 구동 전류를 수신하는 것을 특징으로 하는 전자 기기.

Images