KR20100005090A

KR20100005090A - 시험 장치

Info

Publication number: KR20100005090A
Application number: KR1020097021897A
Authority: KR
Inventors: 신이치 고바야시
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2007-03-27
Filing date: 2007-03-27
Publication date: 2010-01-13
Also published as: WO2008117468A1; JPWO2008117468A1; JP5025723B2; US7816935B2; US20090295418A1; DE112007003424T5; TWI377356B; TW200903005A

Abstract

피시험 디바이스를 시험하는 시험 장치에 있어서, 제1 시험 주기에 따라 제1 시험 패턴에 포함되는 각 패턴 데이터를 순차적으로 전파하여 피시험 디바이스에 공급하는 제1 파이프라인과, 제1 시험 주기와는 다른 제2 시험 주기에 따라 제2 시험 패턴에 포함되는 각 패턴 데이터를 순차적으로 전파하여 피시험 디바이스에 공급하는 제2 파이프라인과, 제1 파이프라인에서 미리 정해진 제1 패턴 데이터의 전파를 개시하는 타이밍과 제2 파이프라인에서 미리 정해진 제2 패턴 데이터의 전파를 개시하는 타이밍의 적어도 한쪽을 제1 시험 주기 및 제2 시험 주기에 기초하여 제어하는 타이밍 제어부와, 피시험 디바이스가 출력하는 신호에 기초하여 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.

시험 장치, 피시험 디바이스, 개별 제어부

Description

시험 장치{TESTER}

본 발명은 시험 장치에 관한 것이다. 특히 본 발명은, 다른 시험 주기로 반도체 회로 등의 피시험 디바이스를 시험하는 시험 장치에 관한 것이다.

반도체 회로 등의 피시험 디바이스의 시험에 있어서, 피시험 디바이스의 각 핀에 소정의 시험 패턴을 입력하여 피시험 디바이스가 정상적으로 동작하는지 여부를 판정하는 시험이 있다. 시험 패턴으로서는, 예를 들어, 소정의 데이터 패턴을 가지는 패턴 신호, 소정의 주기의 클록 신호 및 피시험 디바이스의 동작을 제어하는 제어 신호 등이 고려된다.

각각의 시험 패턴은 시험 장치의 각 시험 모듈로 생성된다. 예를 들어, 각 시험 모듈은 미리 주어지는 시험 시컨스를 생성해야 할 시험 패턴에 따른 시험 주기에 실행함으로써 소정의 패턴의 시험 패턴을 생성한다. 보다 구체적으로는, 시험 모듈은 주어지는 복수의 논리 패턴을 시험 시컨스에 의해 정해지는 순서로 출력함으로써 소정의 논리 패턴의 시험 패턴을 생성한다. 또한, 각 시험 패턴의 주기가 다른 경우 각 시험 모듈이 동작하는 시험 주기가 다른 경우가 있다(예를 들어, 특허 문헌 1 및 2 참조).

여기에서, 피시험 디바이스의 각 핀에는, 시험 패턴을 동기해 입력하는 것이 바람직하다. 이 때문에, 각 시험 모듈로부터 피시험 디바이스에 시험 패턴의 공급을 개시하는 타이밍을 동기시키는 것이 고려된다(예를 들어, 특허 문헌 1 참조).

일반적으로, 각 시험 모듈은 시험 시컨스에 따라 순차적으로 생성한 논리 패턴을 시험 주기에 따라 동작하는 파이프라인에 의해 순차적으로 송신하여 피시험 디바이스에 공급한다. 즉, 파이프라인의 최종단의 회로에서의 신호 출력의 개시 타이밍을 제어함으로써 각 시험 모듈로부터 피시험 디바이스에 시험 패턴의 공급을 개시하는 타이밍을 동기시킬 수 있다. 보다 구체적으로는, 각 파이프라인의 단수 분의 논리 패턴을 미리 생성해 격납해 두어, 각 파이프라인의 최종단의 회로에 실질적으로 동시에 시험 패턴의 출력을 개시시킨다. 이러한 동작에 의해, 시험 주기가 다른 복수의 시험 모듈에서의 각 시험 패턴의 공급 개시를 동기시킬 수 있다.

또한, 관련하는 선행기술 문헌으로서 이하의 특허 문헌이 있다.

[특허 문헌 1] 국제 공개 2003/062843호 팜플렛

[특허 문헌 2] 일본특허공개 평11-14714호 공보

그러나, 각 시험 모듈이 실행하는 시험 시컨스로서 시험 중에 소정의 조건을 만족할 때까지 루프를 도는 반복 명령을 포함한 시컨스가 고려된다. 예를 들어, 시험 중에 있어서 시험 장치 또는 피시험 디바이스 등이 소정의 조건을 만족할 때까지, 각 시험 모듈이 일정한 논리 패턴을 반복 생성하는 경우가 고려된다. 그리고, 소정의 조건을 만족하였을 경우에, 각 시험 모듈은 다음의 시험 시컨스에 따른 논리 패턴을 출력한다.

이 경우에 있어서도, 각 시험 모듈이 다음의 시험 시컨스에 따른 논리 패턴을 피시험 디바이스에 공급하는 타이밍을 동기시키는 것이 바람직하다. 그러나, 각 시험 모듈에 있어서, 다음의 시험 시컨스를 실행하는 타이밍을 동기시켰을 경우이어도, 각 시험 모듈의 시험 주기 및 파이프라인의 단수의 차이에 의해, 파이프라인의 최종단으로부터 다음의 논리 패턴이 출력되는 타이밍이 동기하지 않는 경우가 고려된다.

또한, 반복 명령을 실행하고 있는 동안은 루프용의 논리 패턴이 파이프라인에 격납된다. 이 때문에, 루프를 빠진 후의 다음의 시험 시컨스에 따른 논리 패턴을 미리 파이프라인에 격납하지 못하고, 상술한 시험 패턴의 공급 개시시와 같이 파이프라인의 최종단의 회로의 타이밍을 제어하여도 루프를 빠진 후의 논리 패턴을 동기해 출력할 수 없다.

여기에서, 본 발명의 일 측면에서는 상기의 과제를 해결할 수 있는 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에 있어서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.

[과제를 해결하기 위한 수단]

상기 과제를 해결하기 위해서, 본 발명의 제1 형태에 있어서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 제1 시험 주기에 따라 제1 시험 패턴에 포함되는 각 패턴 데이터를 순차적으로 전파하여 피시험 디바이스에 공급하는 제1 파이프라인과, 제1 시험 주기와는 다른 제2 시험 주기에 따라 제2 시험 패턴에 포함되는 각 패턴 데이터를 순차적으로 전파하여 피시험 디바이스에 공급하는 제2 파이프라인과, 제1 파이프라인에서 미리 정해진 제1 패턴 데이터의 전파를 개시하는 타이밍과 제2 파이프라인에서 미리 정해진 제2 패턴 데이터의 전파를 개시하는 타이밍의 적어도 한쪽을 제1 시험 주기 및 제2 시험 주기에 기초하여 제어하는 타이밍 제어부와, 피시험 디바이스가 출력하는 신호에 기초하여 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.

덧붙여, 상기의 발명의 개요는 본 발명에 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션 또한 발명이 될 수 있다.

도 1은 본 발명의 일 실시 형태에 관한 시험 장치(200)의 구성의 일례를 나타내는 도면이다.

도 2는 시험 모듈(100)의 구성의 일례를 나타내는 도면이다.

도 3은 각 시험 모듈(100)에서 실행하는 시험 시컨스의 일례를 나타내는 도면이다.

도 4는 타이밍 제어부(160)의 동작의 일례를 설명하는 타이밍 차트이다.

[부호의 설명]

100···시험 모듈 110···시스템 제어 장치

120···지연 제어부 130···사이트 제어 장치

132···회로 134, 136, 138···플립플롭

140···교환부 150···파이프라인

160···타이밍 제어부 170···개별 제어부

200···시험 장치 300···피시험 디바이스

[발명을 실시하기 위한 최선의 형태]

이하, 발명의 실시의 형태를 통해서 본 발명의 일 측면을 설명하지만, 이하의 실시 형태는 청구의 범위에 포함되는 발명을 한정하는 것이 아니고, 또한, 실시 형태 중에서 설명되는 특징의 조합 모두가 발명의 해결 수단에 필수이라고는 할 수 없다.

도 1은 본 발명의 일 실시 형태에 관한 시험 장치(200)의 구성의 일례를 나타내는 도면이다. 시험 장치(200)는 반도체 회로 등의 피시험 디바이스(300)를 시험하는 장치로서, 시스템 제어 장치(110), 복수의 사이트 제어 장치(130), 교환부(140), 및 복수의 시험 모듈(100)을 구비한다.

시스템 제어 장치(110)는 시험 장치(200)가 피시험 디바이스(300)의 시험에 이용하는 시험 제어 프로그램, 시험 프로그램 데이터, 및 시험 패턴 데이터 등을 외부의 추적 오류 메시지 등을 통해서 수신하여 격납한다. 복수의 사이트 제어 장치(130)는 통신 추적 오류 메시지를 통해서 시스템 제어 장치(110)로 접속된다.

사이트 제어 장치(130a ~ c)는 어느 하나의 피시험 디바이스(300)의 시험을 제어한다. 예를 들어, 복수의 사이트 제어 장치(130)는 복수의 피시험 디바이스(300)와 일대일로 대응해 설치되고, 각각의 사이트 제어 장치(130)는 대응하는 피시험 디바이스(300)에 접속되는 시험 모듈(100)을 시험을 제어한다. 시스템 제 어 장치(110) 또는 사이트 제어 장치(130)는 통합 제어부의 일례이다.

도 1에서는 사이트 제어 장치(130a)는 피시험 디바이스(300a)의 시험을 제어하고, 사이트 제어 장치(130b)는 피시험 디바이스(300b)의 시험을 제어한다. 이에 대신해, 복수의 사이트 제어 장치(130)는 각각 복수의 피시험 디바이스(300)의 시험을 제어해도 된다.

더욱 구체적으로는, 사이트 제어 장치(130)는 시스템 제어 장치(110)로부터 시험 제어 프로그램을 취득하여 실행한다. 다음으로, 사이트 제어 장치(130)는 시험 제어 프로그램에 기초하여 대응하는 피시험 디바이스(300)의 시험에 이용하는 시험 프로그램 데이터(예를 들어, 후술하는 시험 시컨스) 및 시험 패턴 데이터(예를 들어, 후술하는 패턴 데이터)를 시스템 제어 장치(110)로부터 취득한다.

또한, 사이트 제어 장치(130)는 교환부(140)를 통해서 해당 피시험 디바이스(300)의 시험에 이용하는 하나 또는 복수의 시험 모듈(100) 등의 모듈에 격납한다. 다음으로, 사이트 제어 장치(130)는 시험 프로그램 데이터 및 시험 패턴 데이터에 기초하는 시험의 개시를 교환부(140)를 통해서 시험 모듈(100)에 지시한다. 그리고, 사이트 제어 장치(130)는 시험이 종료된 것을 나타내는 인터럽트 등을, 예를 들어, 시험 모듈(100)로부터 수신하여 시험 결과에 기초하여 다음의 시험을 시험 모듈(100)에 수행하게 한다.

교환부(140)는 복수의 사이트 제어 장치(130)의 각각을 해당 사이트 제어 장치(130)가 제어하는 하나 또는 복수의 시험 모듈(100)에 접속하여 이러한 사이의 통신을 중계한다. 여기서, 미리 정해진 하나의 사이트 제어 장치(130)는 시험 장 치(200)의 사용자, 시험 제어 프로그램 등의 지시에 기초하여 복수의 사이트 제어 장치(130)의 각각을 해당 사이트 제어 장치(130)가 피시험 디바이스(300)의 시험에 이용하는 하나 이상의 시험 모듈(100)에 접속시킬 수 있도록 교환부(140)를 설정 하여도 된다.

예를 들어, 도 1에서는, 사이트 제어 장치(130a)는 복수의 시험 모듈(100a)에 접속하도록 설정되어 이들을 이용해 피시험 디바이스(300a)의 시험을 수행한다. 여기에서, 다른 사이트 제어 장치(130)가 시험 모듈(100)을 이용해 피시험 디바이스(300)를 시험하기 위한 구성 및 동작은 사이트 제어 장치(130a)가 피시험 디바이스(300a)를 시험하기 위한 구성 및 동작과 동일하여도 된다. 이하에서는, 사이트 제어 장치(130a)가 피시험 디바이스(300a)를 시험하기 위한 구성 및 동작을 중심으로 설명한다.

시험 모듈(100a)은 사이트 제어 장치(130a)의 지시에 기초하여 피시험 디바이스(300a)의 시험에 이용하는 시험 신호를 생성해야 할 타이밍 신호를 생성한다. 또한, 어느 하나의 시험 모듈(100a)은 다른 시험 모듈(100a)에서의 시험 결과를 수신하여, 시험 결과의 양부에 대응한 시컨스를 복수의 시험 모듈(100a)에 실행시켜도 좋다. 예를 들어, 어느 하나의 시험 모듈(100)에서의 측정 결과가 소정의 조건을 만족할 때까지, 다른 적어도 하나의 시험 모듈(100)에 소정의 동작을 반복 수행하게 하여 측정 결과가 소정의 조건을 만족하였을 경우에, 해당 시험 모듈(100)에 다음에 수행해야 하는 동작을 수행하게 해도 된다.

복수의 시험 모듈(100a)은 피시험 디바이스(300a)가 가지는 복수의 단자의 일부 마다에 각각 접속되어 사이트 제어 장치(130a)에 의해 격납된 시험 시컨스 및 패턴 데이터에 기초하여 피시험 디바이스(300a)의 시험을 수행한다. 피시험 디바이스(300a)의 시험에 있어서, 시험 모듈(100a)은 시험 시컨스 및 패턴 데이터로부터 시험 신호를 생성하고, 해당 시험 모듈(100a)에 접속된 피시험 디바이스(300a)의 단자에 공급한다.

또한, 시험 모듈(100a)은 피시험 디바이스(300a)가 시험 패턴에 기초하여 동작한 결과로 출력하는 출력 신호를 취득하고, 기대값과 비교하는 것으로, 피시험 디바이스(300)의 양부를 판정하는 판정부로서 기능해도 된다.

또한, 시험 모듈(100a)은 시험 프로그램 데이터의 처리가 완료했을 경우, 시험 프로그램 데이터의 실행 중에 이상이 생겼을 경우, 또는 후술하는 반복 명령을 검출했을 경우 등에 있이서, 사이트 제어 장치(130a)에 대해서 인터럽트를 발생한다. 이 인터럽트는 교환부(140)를 통해서 해당 시험 모듈(100a)에 대응하는 사이트 제어 장치(130a)에 통지되어 사이트 제어 장치(130a)가 가지는 프로세서에 의해 인터럽트 처리를 한다.

이상에 있어서, 시험 장치(200)는 오픈 아키텍쳐에 의해 실현되어 오픈 아키텍쳐 규격을 만족하는 각종의 모듈을 사용할 수 있다. 그리고, 시험 장치(200)는 시험 모듈(100) 등의 모듈을 교환부(140)가 가지는 임의의 접속 슬롯에 삽입해 사용할 수 있다.

이 때, 시험 장치(200)의 사용자 등은, 예를 들어, 사이트 제어 장치(130a)를 통해서 교환부(140)의 접속 형태를 변경하여, 피시험 디바이스(300)의 시험에 이용하는 복수의 모듈을 해당 피시험 디바이스(300)의 시험을 제어하는 사이트 제어 장치(130)에 접속시킬 수 있다. 이에 의해, 시험 장치(200)의 사용자는 복수의 피시험 디바이스(300)의 각각의 단자의 수, 단자의 배치, 단자의 종류, 또는 시험의 종류 등에 따라 적절한 모듈을 선택하여 시험 장치(200)에 실장할 수 있다.

또한, 시험 장치(200) 또는 시험 모듈(100)은 시험 대상이 되는 피시험 회로와 함께 동일한 전자 디바이스에 설치된 시험 회로이어도 된다. 해당 시험 회로는 전자 디바이스의 BIST 회로 등으로서 실현되어 피시험 회로를 시험함으로써 전자 디바이스의 진단 등을 실시한다. 이에 의해, 해당 시험 회로는 피시험 회로로 되는 회로가 전자 디바이스가 본래 목적으로 하는 통상 동작을 수행할 수 있는지 여부를 체크 할 수 있다.

또한, 시험 장치(200) 또는 시험 모듈(100)은 시험 대상이 되는 피시험 회로와 동일한 보드 또는 동일한 장치 내에 설치된 시험 회로이어도 된다. 이러한 시험 회로도 상술한 바와 같이 피시험 회로가 본래 목적으로 하는 통상 동작을 실시할 수 있는지 여부를 체크할 수 있다.

도 2는 시험 모듈(100)의 구성의 일례를 나타내는 도면이다. 본 예에서는, 제1 시험 모듈(100-1) 및 제2 시험 모듈(100-2)을 나타낸다. 또한, 도 2에서는 제1 시험 모듈(100-1)의 구성을 나타내지만, 제2 시험 모듈(100-2)은 제1 시험 모듈(100-1)과 동일한 구성을 가져도 된다.

제1 시험 모듈(100-1)은 제1 파이프라인(150), 제1 타이밍 제어부(160), 및 복수의 플립플롭(134, 136, 138)을 구비한다. 제2 시험 모듈(100-2)도 마찬가지로 제2 파이프라인(150), 제2 타이밍 제어부(160), 및 복수의 플립플롭(134, 136, 138)을 구비하여도 된다.

제1 파이프라인(150)은 제1 시험 주기에 따라 제1 시험 패턴에 포함되는 각 패턴 데이터를 순차적으로 전파하여 피시험 디바이스(300)에 공급한다. 제1 파이프라인(150)은 종속 접속되어 제1 시험 주기에 따라 동작하는 복수의 회로(132)를 가진다.

제1 파이프라인(150)은, 예를 들어, 플립플롭으로서 기능하는 회로(132)를 가져도 된다. 이 경우, 해당 회로(132)는 전단의 회로(132)가 출력하는 논리 패턴(패턴 데이터)을 제1 시험 주기에 따라 취입하여 출력한다.

또한, 제1 파이프라인(150)은 제1 패턴 발생부로서 기능하는 회로(132)를 가져도 된다. 제1 패턴 발생부는, 예를 들어, 사이트 제어 장치(130)로부터 미리 주어지는 시험 시컨스를 제1 시험 주기에 실행함으로써 시험 패턴의 각 주기의 논리 패턴을 순차적으로 생성하여 후단의 회로(132)에 출력한다. 예를 들어, 제1 파이프라인(150)의 처음 단의 회로(132)가 제1 패턴 발생부로서 기능해도 된다. 또한, 처음 단의 회로(132)를 포함한 복수의 회로(132)가 제1 패턴 발생부로서 기능해도 된다.

예를 들어, 초단의 회로(132)는 시험 시컨스를 순차적으로 실행하여 후단의 회로(132)의 어드레스나 제어 신호를 순차적으로 생성하는 시컨서이며, 해당 후단의 회로(132)는, 예를 들어, 각 어드레스에 논리 패턴을 격납하고 시컨서에 의해 지정되는 논리 패턴을 보다 후단의 회로(132)에 순차적으로 출력하는 패턴 메모리 이어도 된다. 시컨서는 카운터, 가산기, 데이터 실렉터, 시프트 레지스터, 승산기 등의 복잡한 시컨스 제어를 수행하는 구성에 대응해, 복수 단의 회로(132)를 사용하는 구성이어도 된다.

또한, 도 2에서는, 일렬로 종속 접속된 복수의 회로(132)를 나타냈지만, 다른 예에서는, 복수의 회로(132)가 분기하여 설치되어도 된다. 예를 들어, 도 2에 나타낸 복수의 회로(132) 중 소정의 회로(132)의 출력을 분기하여 수취하는 파이프라인을 더 가져도 된다. 분기점보다 후단의 파이프라인은 각각 동일한 제1 시험 주기를 가지는 시험 패턴을 생성해도 된다. 예를 들어, 분기점보다 후단의 파이프라인은 각각 패턴 메모리를 가지고 있어 처음 단의 회로(132)가 순차적으로 생성하는 어드레스에 따른 시험 패턴을 생성해도 된다. 이 경우, 분기점보다 후단의 각 파이프라인의 단수는 동일한 것이 바람직하다. 이에 의해, 제1 시험 모듈(100-1)은 복수의 시험 패턴을 동기하여 출력할 수 있다.

또한, 제2 시험 모듈(100-2)에서의 제2 파이프라인(150)은 제1 시험 주기와는 다른 제2 시험 주기에 따라 제2 시험 패턴에 포함되는 각 패턴 데이터를 순차적으로 전파하여 피시험 디바이스(300)에 공급한다. 제2 파이프라인(150)은 상술한 제1 파이프라인(150)와 같은 구성을 가져도 된다. 단, 예를 들어, 플립플롭으로서 기능하는 회로(132)의 단수는 제1 파이프라인(150) 및 제2 파이프라인(150)과 달라도 된다.

피시험 디바이스(300)의 시험을 개시하는 경우, 제1 패턴 발생부 및 제2 패턴 발생부는 후단의 회로(132)의 단수에 따른 사이클 수의 사이에 미리 동작하여 논리 패턴을 순차적으로 생성하고, 후단의 회로(132)에 순차적으로 격납한다. 제1 패턴 발생부 및 제2 패턴 발생부에는 사이트 제어 장치(130)로부터 시험을 개시하는 취지의 신호가 주어져도 좋다.

그리고, 각 시험 모듈(100)에 있어서, 파이프라인(150)의 단수 분의 논리 패턴을 생성한 후, 사이트 제어 장치(130)는 각 파이프라인(150)의 최종단의 회로(132)에 스타트 신호(START)를 공급한다. 최종단의 회로(132)는 스타트 신호에 따라 시험 패턴의 출력을 개시한다. 이 때, 제1 패턴 발생부 및 제2 패턴 발생부에도 스타트 신호가 공급되어도 된다. 제1 패턴 발생부 및 제2 패턴 발생부는 스타트 신호에 따라 논리 패턴의 생성을 재개해도 된다.

사이트 제어 장치(130)는 각 시험 모듈(100)의 플립플롭(134)에 동시에 스타트 신호를 공급해도 된다. 각 시험 모듈(100)에서의 플립플롭(134)은 공통의 기준 클록에 따라 스타트 신호를 취입하여 파이프라인(150)의 최종단의 회로(132)에 스타트 신호를 공급한다. 각 시험 모듈(100)에서의 플립플롭(134)의 단수는 동일하여도 된다. 이러한 구성에 의해, 각 파이프라인(150)의 최종단의 회로(132)에 대해서 동시에 스타트 신호를 공급할 수 있어 복수의 시험 패턴을 동기하여 출력할 수 있다.

또한, 시험 장치(200)는 기준 클록을 각각 다른 분주비로 분주함으로써 각각의 시험 주기를 가지는 테스트 레이트 클록을 생성해도 된다. 예를 들어, 200 MHz의 기준 클록을 2분주한 100 MHz의 제1 테스트 레이트 클록과 3분주한 66.6 MHz의 제2 테스트 레이트 클록을 생성해도 된다.

또한, 각 시험 모듈(100)의 플립플롭(138)은 파이프라인(150)이 출력하는 시험 패턴을 공통의 기준 클록에 따라 취입하여 피시험 디바이스(300)에 출력한다. 각 시험 모듈(100)에서의 플립플롭(138)의 단수는 동일해 좋다. 이상과 같은 동작에 의해, 피시험 디바이스(300)의 시험 개시시에서의 시험 패턴의 출력 타이밍을 동기시킬 수 있다.

다음으로, 도 3및 도 4를 이용하여 시험 개시 후의 타이밍 제어부(160)의 동작을 설명한다. 타이밍 제어부(160)는, 도 2에 도시된 바와 같이, 플립플롭(136), 개별 제어부(170) 및 지연 제어부(120)를 가진다.

도 3은 각 시험 모듈(100)에서 실행하는 시험 시컨스의 일례를 나타내는 도면이다. 상술한 바와 같이, 제1 시험 모듈(100-1)은 제1 시험 시컨스를 실행해 시험 패턴을 생성한다. 또한, 제2 시험 모듈(100-2)은 제2 시험 시컨스를 실행해 시험 패턴을 생성한다. 또한, 본 예에서의 제1 시험 주기는 제2 시험 주기의 실질적으로 절반으로 한다.

또한, 도 3에 있어서 NOP 명령은 대응하는 패턴 데이터를 출력하여 다음의 명령으로 이행하는 명령이고, SNDC 명령 및 JECH 명령은 컨티뉴 신호를 수취할 때까지 SNDC에서 JECH의 사이의 NOP 명령에 대응하는 루프용 패턴 데이터를 반복하여 출력하는 반복 명령이다. 예를 들어, SNDC 명령을 검출한 패턴 발생부는 그 취지를 사이트 제어 장치(130)에 통지한다. 사이트 제어 장치(130)는 제1 시험 모듈(100-1) 및 제2 시험 모듈(100-2)로부터 해당 통지를 받은 후에, 소정의 조건을 만족하였을 경우에, 제1 시험 모듈(100-1) 및 제2 시험 모듈(100-2)의 패턴 발생부 에 제1 패턴 데이터(PD1) 및 제2 패턴 데이터(PD2)의 전파를 개시하는 취지를 나타내는 컨티뉴 신호를 출력한다.

각각의 패턴 발생부는 컨티뉴 신호를 받은 후에 JECH 명령을 실행했을 경우, 루프를 벗어나 JECH 명령의 다음의 패턴 데이터를 생성한다. 예를 들어, 제1 파이프라인(150-1)에서는 컨티뉴 신호를 받은 후에, 18번째의 JECH 명령을 실행했을 경우, SNDC 명령으로 돌아오지 않고 19번째의 제1 패턴 데이터(PD1)를 생성하는 NOP 명령을 다음에 실행하고, 제1 패턴 데이터를 순차적으로 전파한다. 또한, 제2 파이프라인(150-2)에서는 컨티뉴 신호를 받은 후에 9번째의 JECH 명령을 실행했을 경우에, 10번째의 제2 패턴 데이터(PD2)를 생성하는 NOP 명령을 다음에 실행하고, 제2 패턴 데이터를 순차적으로 전파한다.

단, 제1 시험 주기 및 제2 시험 주기는 다르므로, 제1 파이프라인(150-1) 및 제2 파이프라인(150-2)에 동시에 컨티뉴 신호를 공급하고 제1 패턴 데이터 및 제2 패턴 데이터의 전파를 동시에 개시해도, 제1 파이프라인(150-1) 및 제2 파이프라인(150-2)으로부터 출력되는 타이밍은 동기하지 않는다. 이 때문에, 제1 및 제2 타이밍 제어부(160)는 제1 패턴 데이터의 전파를 개시하는 타이밍(즉, 컨티뉴 신호를 제1 파이프라인(150-1)에 공급하는 타이밍)과 제2 패턴 데이터의 전파를 개시하는 타이밍(즉, 컨티뉴 신호를 제2 파이프라인(150-2)에 공급하는 타이밍)의 적어도 한쪽의 타이밍을 제1 시험 주기 및 제2 시험 주기에 기초하여 제어한다.

또한, 제1 파이프라인(150-1) 및 제2 파이프라인(150-2)의 단수가 다른 경우도 고려할 수 있으므로, 제1 및 제2 타이밍 제어부(160)는 제1 파이프라인(150-1) 및 제2 파이프라인(150-2)의 각각의 단수에 더 기초하여 상술한 타이밍을 제어하는 것이 바람직하다. 보다 구체적으로는, 제1 및 제2 타이밍 제어부(160)는 제1 시험 주기(RATE1) 및 제1 파이프라인(150-1)의 단수(N1)의 곱(RATE1×N1)과 제2 시험 주기(RATE2) 및 제2 파이프라인(150-2)의 단수(N2)의 곱(RATE2×N2)의 차이(RATE1×N1－RATE2×N2)에 기초하여 상술한 타이밍을 제어하는 것이 바람직하다. 이에 의해, 제1 파이프라인(150-1)이 제1 패턴 데이터를 출력하는 타이밍과 제2 파이프라인(150-2)이 제2 패턴 데이터를 출력하는 타이밍을 실질적으로 동일하게 제어할 수 있다.

각각의 타이밍 제어부(160)의 개별 제어부(170)는 동일단수의 플립플롭(136)을 통해서 컨티뉴 신호를 수취한다. 각 시험 모듈(100)의 플립플롭(136)은 공통의 기준 클록에 따라 동작한다.

각각의 개별 제어부(170)는 설정되는 지연량으로 컨티뉴 신호를 지연시켜, 대응하는 파이프라인(150)에 공급해도 된다. 지연 제어부(120)가 상술한 2개의 곱의 차이에 기초하여 적어도 한쪽의 개별 제어부(170)에서의 지연량을 설정함으로써 제1 패턴 데이터의 전파를 개시하는 타이밍 및 제2 패턴 데이터의 전파를 개시하는 타이밍을 조정할 수 있다. 또한, 복수의 시험 모듈(100)에 대해서 하나의 지연 제어부(120)가 공통으로 설치되어도 된다.

예를 들어, 지연 제어부(120)는 제1 곱(RATE1×N1)과 제2 곱(RATE2×N2)의 대소 관계를 비교하여, 큰 쪽의 곱으로부터 작은 쪽의 곱을 뺄셈한다. 그리고, 뺄셈하여 얻은 값을 작은 쪽의 곱에 대응하는 개별 제어부(170)의 지연량으로 설정해 도 된다. 이 경우, 큰 쪽의 곱에 대응하는 개별 제어부(170)의 지연량은 실질적으로 0이 설정된다.

또한, 각각의 개별 제어부(170)가 대응하는 시험 주기의 정수 배의 지연을 생성할 수 있는 경우, 지연 제어부(120)는 상술한 뺄셈에 의해 얻은 값을 작은 쪽의 곱에 대응하는 시험 주기로 나눗셈한다. 그리고, 대응하는 개별 제어부(170)에 해당 나눗셈에 의해 얻은 몫에 따른 정수 배의 지연을 생성시켜도 된다. 또한, 개별 제어부(170)가 기준 클록의 정수 배의 지연을 생성할 수 있는 경우도 마찬가지로 상술한 뺄셈에 의해 얻을 수 있는 값을 기준 클록의 주기로 나눗셈하여 나눗셈 결과에 따라 지연량을 제어해도 된다.

지연 제어부(120)에는 각각의 파이프라인(150)의 단수가 미리 통지되어도 된다. 또한, 각각의 시험 주기가 미리 통지되어도 된다. 또한, 지연 제어부(120)는 각 시험 모듈(100)의 식별 ID와 파이프라인(150)의 단수를 대응한 테이블을 미리 격납해도 된다. 그리고 지연 제어부(120)는 각 시험 모듈(100)의 식별 ID를 취득하고, 취득한 식별 ID로부터 테이블을 참조하여, 각 파이프라인(150)의 단수를 취득해도 좋다. 지연 제어부(120)에는 사용자 등으로부터 파이프라인(150)의 단수 또는 식별 ID 및 테이블이 미리 격납되어도 된다. 또한, 지연 제어부(120)는 사이트 제어 장치(130) 등으로부터 각 시험 주기가 통지되어도 된다.

또한, 각각의 시험 시컨스에 있어서, SNDC 명령에서 JECH 명령까지의 1 루프 시간(즉, 시험 주기와 1 루프에 포함되는 명령 수의 곱)은 실질적으로 같게 되도록 설정되는 것이 바람직하다. 본 예에서는, 제1 시험 주기가 제2 시험 주기의 절반 이므로, 제1 시험 시컨스에서의 반복 명령의 1 루프의 명령 수는 제2 시험 시컨스에서의 1 루프의 명령 수의 배가 되도록 설정된다.

도 4는 타이밍 제어부(160)의 동작의 일례를 설명하는 타이밍 차트이다. 본 예의 제1 시험 주기(RATE1)는, 상술한 바와 같이, 제2 시험 주기(RATE2=2×RATE1)의 절반이다. 또한, 설명을 간단하게 하기 위하여, 제1 파이프라인(150-1) 및 제2 파이프라인(150-2)의 단수를 모두 3단으로 하여 설명한다.

이 경우, 상술한 제1 곱은 RATE1×3이 되고, 제2 곱은 RATE1×6이 된다. 이 때문에, 제1 시험 모듈(100-1)에서의 제1 개별 제어부(170)는 제1 시험 주기(RATE1)의 3 사이클분 지연시킨 컨티뉴 신호(CONT1)를 제1 파이프라인(150-1)에 공급한다. 또한, 제2 개별 제어부(170)는 지연시키지 않은 컨티뉴 신호(CONT2)를 제2 파이프라인(150-2)에 공급한다.

제2 파이프라인(150-2)은 컨티뉴 신호(CONT2)에 따라 루프용 패턴 데이터의 생성을 정지하고, 제2 패턴 데이터(PD2)의 전파를 개시한다. 또한, 제1 파이프라인(150-1)은 지연된 컨티뉴 신호(CONT1)에 따라 루프용 패턴 데이터의 생성을 정지하고, 제1 패턴 데이터(PD1)의 전파를 개시한다.

이와 같이, 적어도 한편의 파이프라인(150)에게 주는 컨티뉴 신호를 지연시키는 것으로 제1 패턴 데이터 및 제2 패턴 데이터를 파이프라인(150)으로부터 동시에 출력할 수 있다. 이 때문에, 시험 시컨스가 루프용 패턴 데이터를 반복하여 생성하는 반복 명령 및 컨티뉴 신호에 따라 반복하여 명령의 실행을 정지하여 소정의 패턴 데이터를 생성하는 명령을 포함한 경우이어도, 소정의 패턴 데이터를 동기해 피시험 디바이스(300)에 공급할 수 있다.

또한, 사이트 제어 장치(130)는 제1 패턴 발생부 및 제2 패턴 발생부의 쌍방이 반복하여 명령을 실행하고 있는 동안에 컨티뉴 신호를 출력한다. 예를 들어, 사이트 제어 장치(130)는 제1 패턴 발생부 및 제2 패턴 발생부의 쌍방으로부터 반복 명령을 실행하는 취지의 통지를 받았을 경우, 예를 들어, 인터럽트 처리에 의해, 소정의 시간이 경과해도 된다. 그리고, 미리 정해진 대기 시간이 경과한 후에 컨티뉴 신호를 출력해도 된다.

또한, 사이트 제어 장치(130)는 제1 패턴 발생부 및 제2 패턴 발생부의 쌍방이 반복 명령을 실행하고 있는 동안에, 피시험 디바이스(300)가 소정 상태로 된 것을 조건으로 컨티뉴 신호를 출력해도 된다. 예를 들어, 사이트 제어 장치(130)는 피시험 디바이스(300)에 시험 패턴을 입력하는 시험 모듈(100)과는 다른 시험 모듈(100)에 의해, 피시험 디바이스(300)의 출력 신호, 소비 전력 등을 측정하여, 피시험 디바이스(300)의 상태를 검출해도 된다. 또한, 사이트 제어 장치(130)는 제1 패턴 발생부 및 제2 패턴 발생부의 쌍방이 반복 명령을 실행하고 있는 동안에, 다른 시험 모듈(100)이 소정 상태로 된 것을 조건으로 컨티뉴 신호를 출력해도 된다.

이상, 본 발명의 일 측면을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재의 범위에는 한정되지 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이 청구의 범위의 기재로부터 분명하다.

이상으로부터 분명한 바와 같이, 본 발명의 실시 형태에 의하면, 시험 주기가 다른 시험 모듈을 이용하여, 피시험 디바이스에 복수의 시험 패턴을 동기해 공급할 수 있다. 특히, 시험 중에서 반복 명령을 실행함으로써 대기 상태로 되는 경우에 있어서, 대기 상태로부터 벗어난 후의 시험 패턴도 피시험 디바이스에 동기해 공급할 수 있다.

Claims

피시험 디바이스를 시험하는 시험 장치에 있어서,

제1 시험 주기에 따라 제1 시험 패턴에 포함되는 각 패턴 데이터를 순차적으로 전파하여 상기 피시험 디바이스에 공급하는 제1 파이프라인;

상기 제1 시험 주기와는 다른 제2 시험 주기에 따라 제2 시험 패턴에 포함되는 각 패턴 데이터를 순차적으로 전파하여 상기 피시험 디바이스에 공급하는 제2 파이프라인;

상기 제1 파이프라인에서 미리 정해진 제1 상기 패턴 데이터의 전파를 개시하는 타이밍과 상기 제2 파이프라인에서 미리 정해진 제2 상기 패턴 데이터의 전파를 개시하는 타이밍의 적어도 한쪽을 상기 제1 시험 주기 및 상기 제2 시험 주기에 기초하여 제어하는 타이밍 제어부; 및

상기 피시험 디바이스가 출력하는 신호에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부;

를 포함하는,

시험 장치.
제1항에 있어서,

상기 타이밍 제어부는, 상기 제1 파이프라인 및 상기 제2 파이프라인의 각각 의 단수에 더 기초하여, 상기 제1 패턴 데이터의 전파를 개시하는 타이밍과 상기 제2 패턴 데이터의 전파를 개시하는 타이밍의 적어도 한쪽을 제어하는,

시험 장치.
제1항에 있어서,

상기 타이밍 제어부는, 상기 제1 시험 주기 및 상기 제1 파이프라인의 단수의 곱과, 상기 제2 시험 주기 및 상기 제2 파이프라인의 단수의 곱의 차이에 기초하여, 상기 제1 패턴 데이터의 전파를 개시하는 타이밍과 상기 제2 패턴 데이터의 전파를 개시하는 타이밍의 적어도 한쪽을 제어하고, 상기 제1 파이프라인이 상기 제1 패턴 데이터를 출력하는 타이밍과 상기 제2 파이프라인이 상기 제2 패턴 데이터를 출력하는 타이밍을 실질적으로 동일하게 제어하는,

시험 장치.
제3항에 있어서,

상기 제1 패턴 데이터 및 상기 제2 패턴 데이터의 전파를 개시하는 취지를 나타내는 컨티뉴 신호를 출력하는 통합 제어부;

를 더 포함하고,

상기 타이밍 제어부는,

설정되는 지연량으로 상기 컨티뉴 신호를 지연시켜, 상기 제1 파이프라인에 공급하는 제1 개별 제어부;

설정되는 지연량으로 상기 컨티뉴 신호를 지연시켜, 상기 제2 파이프라인에 공급하는 제2 개별 제어부; 및

상기 제1 시험 주기 및 상기 제1 파이프라인의 단수의 곱과, 상기 제2 시험 주기 및 상기 제2 파이프라인의 단수의 곱의 차이에 기초하여, 상기 제1 개별 제어부 또는 상기 제2 개별 제어부의 적어도 한쪽에서의 지연량을 설정하는 지연 제어부;

를 포함하는,

시험 장치.
제4항에 있어서,

상기 제1 파이프라인은, 미리 정해지는 하나 또는 복수의 루프용 패턴 데이터를 반복하여 생성해 순차적으로 전파하고, 상기 컨티뉴 신호에 따라 루프용 패턴 데이터의 생성을 정지하여 상기 제1 패턴 데이터의 전파를 개시하고,

상기 제2 파이프라인은, 미리 정해지는 하나 또는 복수의 루프용 패턴 데이터를 반복하여 생성해 순차적으로 전파하고, 상기 컨티뉴 신호에 따라 루프용 패턴 데이터의 생성을 정지하여 상기 제2 패턴 데이터의 전파를 개시하는,

시험 장치.
제5항에 있어서,

상기 제1 파이프라인은, 상기 루프용 패턴 데이터를 반복하여 생성하는 반복 명령 및 상기 컨티뉴 신호에 따라 상기 반복 명령의 실행을 정지하여 상기 제1 패턴 데이터를 생성하는 명령을 포함한 제1 시험 시컨스를 실행하는 제1 패턴 발생부를 포함하며,

상기 제2 파이프라인은, 상기 루프용 패턴 데이터를 반복하여 생성하는 반복 명령 및 상기 컨티뉴 신호에 따라 상기 반복 명령의 실행을 정지하여 상기 제2 패턴 데이터를 생성하는 명령을 포함한 제2 시험 시컨스를 실행하는 제2 패턴 발생부를 포함하고,

상기 통합 제어부는, 상기 제1 패턴 발생부 및 상기 제2 패턴 발생부의 쌍방이 상기 반복 명령을 실행하고 있는 동안에, 상기 컨티뉴 신호를 출력하고,

상기 제1 개별 제어부는, 지연시킨 상기 컨티뉴 신호를 상기 제1 패턴 발생부에 공급하고,

상기 제2 개별 제어부는, 지연시킨 상기 컨티뉴 신호를 상기 제2 패턴 발생부에 공급하는,

시험 장치.
제6항에 있어서,

상기 통합 제어부는, 상기 제1 패턴 발생부 및 상기 제2 패턴 발생부의 쌍방이 상기 반복 명령의 실행을 개시하고 나서 미리 정해진 대기 시간이 경과한 후에 상기 컨티뉴 신호를 출력하는,

시험 장치.
제6항에 있어서,

상기 통합 제어부는, 상기 제1 패턴 발생부 및 상기 제2 패턴 발생부의 쌍방이 상기 반복 명령을 실행하고 있는 동안에 상기 피시험 디바이스가 소정 상태로 된 것을 조건으로 상기 컨티뉴 신호를 출력하는,

시험 장치.