KR20090127147A - 패턴 형성 방법 및 전자 소자의 제조 방법 - Google Patents

패턴 형성 방법 및 전자 소자의 제조 방법 Download PDF

Info

Publication number
KR20090127147A
KR20090127147A KR1020097020341A KR20097020341A KR20090127147A KR 20090127147 A KR20090127147 A KR 20090127147A KR 1020097020341 A KR1020097020341 A KR 1020097020341A KR 20097020341 A KR20097020341 A KR 20097020341A KR 20090127147 A KR20090127147 A KR 20090127147A
Authority
KR
South Korea
Prior art keywords
plate
pattern
liquid composition
forming
conductive
Prior art date
Application number
KR1020097020341A
Other languages
English (en)
Inventor
도시오 후꾸다
아끼히로 노모또
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090127147A publication Critical patent/KR20090127147A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0528—Patterning during transfer, i.e. without preformed pattern, e.g. by using a die, a programmed tool or a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Methods (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

제1 판(10) 상에 액체 조성물을 도포함으로써, 도전성 막(D)을 형성하는 동시에, 제1 판(10)을 가열하는 제1 공정과, 표면측에 요철 패턴 형상을 갖는 제2 판(20)을 제1 판(10)의 도전성 막(D)의 형성면측으로 압박하고, 제2 판(20)의 볼록부(20a)의 정상면에 도전성 막(D)의 불필요한 패턴을 전사하여 제거함으로써, 제1 판(10) 상에 도전성 패턴(D')을 형성하는 제2 공정과, 제1 판(10)의 도전성 패턴(D')의 형성면측을 피전사 기판(30)의 표면으로 압박함으로써, 피전사 기판(30)의 표면에 도전성 패턴(D')을 전사하는 제3 공정을 갖고, 상기 액체 조성물은 가열된 제1 판(10)의 표면 온도에 있어서 133Pa 이하의 증기압을 나타내는 용매를 함유하여 이루어지는 것을 특징으로 하는 패턴 형성 방법 및 전자 소자의 제조 방법에 의해 액체 조성물 코팅막의 상태를 안정시켜, 미세하고 정밀한 패턴을 재현성 좋게 안정되게 형성하는 것이 가능한 패턴 형성 방법 및 전자 소자의 제조 방법을 제공한다.
최대 기포압법, 소스ㆍ드레인 전극, 박막 트랜지스터, 정적 표면 장력, 동적 표면 장력

Description

패턴 형성 방법 및 전자 소자의 제조 방법{PATTERNING METHOD AND METHOD FOR FABRICATING ELECTRONIC ELEMENT}
본 발명은, 패턴 형성 방법 및 전자 소자의 제조 방법에 관한 것으로, 더욱 상세하게는, 도전성 패턴의 형성 방법 및 이를 이용한 전자 소자의 제조 방법에 관한 것이다.
미세하고 정밀한 패턴을 유리 기판이나 플라스틱 기판 등에 효율적으로 저 비용으로 형성하기 위해, 다양한 방법이 검토되고 있다. 예를 들어, 표면이 박리성을 갖는 실리콘 고무로 피복된 블랭킷이라 불리는 제1 판의 표면에 인쇄하는 수지를 전면 도포한 후, 표면측에 요철 패턴을 갖는 제2 판을 제1 판의 수지 형성면측으로 압박함으로써, 제2 판의 볼록부의 정상면에 상기 수지의 불필요한 패턴을 전사하여 제거하고, 제1 판의 표면에 잔존한 수지 패턴을 피전사 기판 상에 전사하는 인쇄법이 개시되어 있다(예를 들어, 일본 특허 공개 평11-58921호 공보 참조).
이러한 인쇄법을 이용하여 미세하고 정밀한 패턴을 형성할 때, 이에 사용되는 액체 조성물은, 제1 판 상에의 액체 조성물의 도포, 제1 판 상으로부터 제2 판 상으로의 액체 조성물 코팅막의 불필요한 패턴의 전사, 제1 판 상으로부터 피전사 기판 상으로의 패턴의 전사의 각 공정에 있어서, 적절한 액체 조성물의 전이 특성 을 유지할 필요가 있다.
우선, 제1 판 상에의 액체 조성물의 도포 공정에서는, 통상 박리성을 갖는 재료로 제1 판의 표면을 형성하기 위해, 이 박리성 표면에 박막으로 평활하고 또한 균일한 액체 조성물 코팅막을 형성해야만 하므로, 액체 조성물의 물성치를 적절하게 컨트롤할 필요가 있다.
또한, 다음의 제1 판 상으로부터 제2 판 상으로의 액체 조성물 코팅막의 불필요한 패턴의 전사 공정에 있어서는, 제1 판 상에 도포된 액체 조성물 코팅막은 접촉하는 제2 판의 볼록부의 정상면에 그 패턴 형상대로 완전히 전사되어야만 한다. 그를 위해서는, 제1 판 상에 도포된 후, 액체 조성물 코팅막의 점도가 적절하게 상승하여, 제1 판 상의 액체 조성물 코팅막이 적절한 점착성과 응집성을 유지할 필요가 있다.
또한, 피전사 기판에의 전사 공정에 있어서는, 제1 판 상에 잔존하는 패터닝된 액체 조성물 코팅막이 완전히 피전사 기판에 전사되어야만 한다. 이를 위해서는, 패터닝 후의 액체 조성물 코팅막이, 전사에 적합한 적절한 코팅막 상태(건조 상태)일 필요가 있다.
이들 기술적 과제에 대해, 인쇄에 사용하는 잉크 조성물(액체 조성물)의 점도치, 표면 에너지치, 용제의 증기압치를 설정하여 대처한 컬러 필터 제작용 잉크 조성물의 예가 개시되어 있다(예를 들어, 일본 특허 공개 제2005-128346호 공보 참조).
그러나, 일본 특허 공개 제2005-128346호 공보에는, 인쇄 공정 중의 온도에 대해서는 기재되어 있지 않고, 가령 실온에서 이러한 인쇄법을 행한 경우에는, 제1 판 상의 액체 조성물 코팅막의 건조 상태가 실온에 의해 불균일해지므로, 액체 조성물 코팅막의 점착성에 편차가 발생한다. 이로 인해, 제1 판으로부터 제2 판으로의 불필요한 패턴의 전사 공정 및 제1 판으로부터 피전사 기판으로의 패턴의 전사 공정에 있어서, 재현성 좋게 확실하게 패턴을 전사하는 것이 어렵다. 이에 의해, 형성되는 패턴에 결함이 발생하는 등의 문제가 있다.
또한, 일본 특허 공개 제2005-128346호 공보에 기재된 액체 조성물의 물성에서는, 액체 조성물을 구성하는 용매의 증기압의 규정이 충분하지 않고, 액체 조성물 코팅막으로부터의 용매의 휘발이 진행되어, 적절한 점착성 및 응집성을 가진 상태에서 유지되지 않는 경우가 있으므로, 패턴의 전사가 확실하게 행해지지 않는다는 문제가 있었다.
상술한 바와 같은 과제를 해결하기 위해, 본 발명은, 액체 조성물 코팅막의 상태를 안정시켜, 미세하고 정밀한 패턴을 재현성 좋게 안정되게 형성하는 것이 가능한 패턴 형성 방법 및 전자 소자의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 바와 같은 목적을 달성하기 위해, 본 발명의 패턴 형성 방법은, 다음과 같은 공정을 순차 행하는 것이다. 우선, 제1 공정에서는, 제1 판 상에 액체 조성물을 도포함으로써, 액체 조성물 코팅막을 형성하는 동시에, 열처리를 행한다. 다음에, 제2 공정에서는, 표면측에 요철 패턴을 갖는 제2 판을 제1 판의 액체 조성물 코팅막의 형성면측으로 압박하고, 제2 판의 볼록부의 정상면에 액체 조성물 코팅막의 불필요한 패턴을 전사하여 제거함으로써, 제1 판 상에 패턴을 형성한다. 계속해서, 제3 공정에서는, 제1 판의 패턴의 형성면측을 피전사 기판의 표면으로 압박함으로써, 피전사 기판의 표면에 패턴을 전사한다. 그리고, 액체 조성물은, 열처리 중의 제1 판의 표면 온도에 있어서 133Pa 이하의 증기압을 나타내는 용매를 함유하여 이루어지는 것을 특징으로 하고 있다.
이와 같은 패턴 형성 방법에 따르면, 제1 공정에 있어서, 제1 판 상에 액체 조성물을 도포함으로써, 액체 조성물 코팅막을 형성하는 동시에, 제1 판을 가열하므로, 열처리의 온도로 규정된 상태의 액체 조성물 코팅막이 안정되게 형성된다. 그리고, 액체 조성물이, 가열된 제1 판의 표면 온도에 있어서 133Pa 이하의 증기압을 나타내는 용매를 함유함으로써, 열처리를 행해도, 이 용매는 상기 액체 조성물 코팅막 중에 잔존하므로, 액체 조성물 코팅막이 전사에 적절한 점착성 및 응집성을 갖는 상태로 유지된다. 이에 의해, 제1 판으로부터 제2 판으로의 불필요한 패턴의 전사 공정 및 제1 판으로부터 피전사 기판으로의 패턴의 전사 공정에 있어서, 확실하게 패턴을 전사하는 것이 가능해진다.
또한, 본 발명에 있어서의 전자 소자의 제조 방법은, 상술한 패턴 형성 방법을 전자 소자의 제조 방법에 적용한 것을 특징으로 하고 있으므로, 제1 판으로부터 제2 판으로의 불필요한 패턴의 전사 공정 및 제1 판으로부터 피전사 기판으로의 패턴의 전사 공정에 있어서, 확실하게 패턴을 전사하는 것이 가능해진다.
이상, 설명한 바와 같이, 본 발명의 패턴 형성 방법 및 이를 이용한 전자 소자의 제조 방법에 따르면, 제1 판으로부터 제2 판으로의 불필요한 패턴의 전사 공정 및 제1 판으로부터 피전사 기판으로의 패턴의 전사 공정에 있어서, 확실하게 패턴을 전사할 수 있으므로, 미세하고 정밀한 패턴을 재현성 좋게 안정되게 형성할 수 있다. 따라서, 인쇄법에 의해, 전자 소자의 미세한 전극 패턴을 형성할 수 있고, 전자 소자의 제조 공정을 간략화할 수 있다.
도 1은 본 발명의 전자 소자의 제조 방법에 관한 실시 형태를 설명하기 위한 제조 공정 단면도(첫 번째).
도 2는 본 발명의 전자 소자의 제조 방법에 관한 실시 형태를 설명하기 위한 제조 공정 단면도(두 번째).
이하, 본 발명의 실시 형태를 도면을 기초하여 상세하게 설명한다.
본 발명의 패턴 형성법에 관한 실시 형태의 일례를, 보텀 게이트ㆍ보텀 콘택트형의 박막 트랜지스터를 포함하는 전자 소자의 제조 방법을 예로 들어, 도 1의 제조 공정 단면도에 의해 설명한다. 본 실시 형태에 있어서는, 상기 박막 트랜지스터의 소스ㆍ드레인 전극의 형성에 본 발명의 패턴 형성 방법을 적용한다.
도 1의 (a)에 도시한 바와 같이, 블랭킷이 되는 제1 판(10)은, 유리 기판(11)과 유리 기판(11) 상에 설치된 예를 들어 폴리디메틸실란(PDMS)층(12)을 구비한 평판으로 구성되어 있다. 이 제1 판(10)은, 예를 들어 스핀 코트법에 의해, 유리 기판(11) 상에 PDMS를 도포한 후, 가열 처리에 의해 PDMS를 경화함으로써 제작되고, PDMS층(12)은 표면측이 평탄하게 형성되어 있다.
여기서, 후공정에서, 코팅막이 형성된 상태의 제1 판(10)을 가열하므로, 제1 판(10)에는, PDMS층(12)에 예를 들어 오일 히터 등의 열원이 내장되어 있다. 또한, 열원은 제1 판(10)에 내장되어 있지 않아도 되고, 예를 들어 처리 분위기를 가열함으로써, 제1 판(10)을 가열해도 된다. 또한, 여기서는, 상기 제1 판(10)이 평판인 예에 대해 설명하지만, 롤 형상이어도 된다.
우선, 도 1의 (b)에 도시한 바와 같이, 예를 들어 캡 코팅법에 의해, 제1 판(10)의 PDMS층(12) 상에 예를 들어 은나노 입자를 포함하는 도전성 입자를 유기 용제에 분산시킨 액체 조성물을 도포함으로써, 도전성 막(D)(액체 조성물 코팅막)을 예를 들어 1㎛의 막 두께로 형성한 후, 제1 판(10)을 가열한다. 또한, 이 제1 판(10)의 가열은, 예를 들어 20℃의 실온으로부터, 상술한 제1 판(10)에 내장된 열원에 의해 30℃ 내지 90℃, 바람직하게는 30℃ 내지 60℃의 범위에서 행해진다. 이 제1 판(10)의 가열에 의해, 제1 판(10) 상의 도전성 막(D)의 건조 상태는, 가열 온도로 규정된 상태에서 유지되고, 실온과 비교하여, 도전성 막(D)의 건조 상태가 불균일해지는 것이 억제된다.
그리고, 상기 액체 조성물은, 가열된 제1 판(10)의 표면 온도에 있어서 133Pa 이하의 증기압을 나타내는 용매를 함유하고 있다. 이에 의해, 제1 판(10)을 가열해도, 이 용매는 상기 도전성 막(D) 중에 잔존하므로, 도전성 막(D)이 전사에 적절한 점착성 및 응집성을 갖는 상태로 유지된다.
여기서, 상기 도전성 막(D)의 점착성이 지나치게 강하면, 후술하는 바와 같이, 요철 패턴을 갖는 제2 판을 압박하여, 제2 판의 볼록부의 정상면에 도전성 막(D)의 불필요한 패턴을 전사하는 공정에 있어서, 도전성 막(D)의 제1 판(10)에의 밀착성이 높아져, 제2 판의 볼록부의 정상면에 불필요한 패턴이 전사되기 어려워진다. 또한, 도전성 막(D)의 점착성이 지나치게 약하면, 상기 공정에 있어서, 제2 판의 볼록부의 정상면에 부착한 불필요한 패턴에 끌려, 제1 판(10) 상에 치수 제어성 좋게 도전성 패턴을 잔존시킬 수 없게 된다. 또한, 도전성 막(D)의 응집성이 지나치게 강하면, 막 강도가 높아지므로, 상기 공정에 있어서, 제2 판의 볼록부의 정상면에 불필요한 패턴이 전사되기 어려워진다. 또한, 도전성 막(D)의 응집성이 지나치게 약하면, 상기 공정에 있어서 제1 판(10) 상의 도전성 막(D)을 제거해야 할 부분에 잔존이 발생해 버린다.
또한, 여기서는, 상술한 제1 판(10)의 가열을 도전성 막(D)을 형성한 후에 행하는 것으로 하였지만, 미리 제1 판(10)을 가열한 상태에서 액체 조성물을 도포해도 된다.
여기서, 제1 판(10)이 가열되는 30℃ 내지 90℃의 범위에서, 133Pa 이하의 증기압을 나타내는 용매로서는, 예를 들어 39℃에서 133Pa의 증기압을 나타내는 벤조산 메틸, 53℃에서 133Pa의 증기압을 나타내는 테르피네올, 58℃에서 133Pa의 증기압을 나타내는 벤질알코올, 96℃에서 133Pa의 증기압을 나타내는 트리프로필렌글리콜 등을 들 수 있다. 상기 용매는 단독 용매로서 사용해도 되고, 이들을 조합하여 사용해도 된다.
또한, 상기 액체 조성물 중에, 가열된 제1 판(10)의 표면 온도에 있어서, 133Pa 이하의 증기압을 나타내는 용매는 1개 이상 포함되어 있으면 되고, 상기 이 외의 용매를 포함하고 있어도 된다. 상기 이외의 용매로서는, 물 외에, 에스테르계 용제, 알코올계 용제, 케톤계 용제를 포함하는 극성 용제나 비극성 용제를 인쇄성에 따라서 사용하는 것이 가능하다. 예를 들어, 상기 에스테르계 용제로서는, 아세트산 메틸, 아세트산 에틸, 프로피온산 에틸 등을 들 수 있다. 상기 알코올계 용제로서는, 에탄올, 프로판올, 이소프로판올 등을 들 수 있다. 상기 케톤계 용제로서는, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤 등을 열거할 수 있다. 또한, 비극성 용제로서는 펜탄, 헥산, 헵탄, 옥탄, 데칸, 도데칸, 이소펜탄, 이소헥산, 이소옥탄, 시클로헥산, 메틸시클로헥산, 시클로펜탄 등의 탄화수소계 용제를 들 수 있다. 또한, 톨루엔, 크실렌, 메시틸렌 등의 방향족계 용제도 바람직하게 사용할 수 있다.
여기서, 상기 액체 조성물 중에, 도전성 입자가 3wt% 내지 50wt%로 포함되는 경우에 있어서, 도전성 막(D)이 전사에 적절한 점착성을 나타내기 위해서는, 상기 133Pa 이하의 증기압을 나타내는 용매의 액체 조성물에의 첨가량은, 3wt% 내지 60wt%가 바람직하고, 5wt% 내지 40wt%인 것이 더욱 바람직하다.
또한, 여기서는, 액체 조성물이 은나노 입자를 포함하는 도전성 입자를 포함하는 것으로 하였지만, 은 이외에도, 금, 니켈, 구리, 백금을 포함하는 도전성 입자를 사용할 수 있다. 일반적으로는 이들 도전성 입자의 표면은 고분자 재료 등으로 피복 표면 처리가 되어 있고, 물 또는 유기 용제에 분산된 상태의 것이 사용된다. 또한, 상기 액체 조성물이 상기 도전성 입자 이외의 도전성 재료를 포함하고 있어도 된다. 또한, 액체 조성물에, 상술한 도전성 재료 및 용매 이외에도 수지나 계면활성제를 함유시킴으로써, 액체 조성물의 물성을 제어해도 된다.
여기서, 상기 액체 조성물의 도포법으로서는, 상술한 캡 코팅법 이외에, 롤 코팅법, 스프레이 코팅법, 딥 코팅법, 커튼 플로우 코팅법, 와이어 바아 코팅법(wire-bar coating method), 그라비아 코팅법, 에어 나이프 코팅법, 닥터 블레이드 코팅법(doctor blade coating method), 스크린 코팅법, 다이 코팅법 등을 들 수 있다. 도포법에 대해서는, 롤 형상, 평판 형상 등의 제1 판(10)의 형상에 맞게 선택하는 것이 바람직하다. 상술한 것 중에서도, 특히 캡 코팅법은 도포 특성이 우수하므로, 바람직하다.
계속해서, 도 1의 (c)에 도시한 바와 같이, 표면측에 요철 패턴을 갖는 예를 들어 유리판을 포함하는 제2 판(20)을 상기 제1 판(10)의 도전성 막(D)의 형성면측으로 압박한다. 상기 요철 패턴은, 볼록 패턴이 후술하는 도전성 패턴의 반전 패턴이 되도록 형성된다. 이 제2 판(20)의 요철 패턴을 통상의 포토리소그래피 기술을 이용한 에칭에 의해 형성함으로써, 미세하고 정밀한 요철 패턴을 형성할 수 있다.
여기서, 제1 판(10)의 표면보다도 제2 판(20)의 볼록부(20a)의 정상면 쪽이 도전성 막(D)과의 밀착성이 높아지도록, 제2 판(20)의 표면은 제1 판(10)의 표면보다도 표면 장력이 낮은 재질로 구성된다. 이에 의해, 도 1의 (d)에 도시한 바와 같이, 제2 판(20)을 제1 판(10)의 도전성 막(D)의 형성면측으로 압박함으로써, 볼록부(20a)의 정상면에 도전성 막(D)[상기 도 1의 (c) 참조]의 불필요한 패턴이 전사되고, 제1 판(10) 상에 도전성 패턴(D')이 형성된다. 이때, 상술한 바와 같이, 도전성 막(D)이 적절한 점착성을 가짐으로써, 불필요한 패턴이 확실하게 볼록부(20a)의 정상면에 전사된다. 또한, 볼록부(20a)의 정상면에 전사된 도전성 막(D)의 불필요한 패턴은 회수하여 재이용되는 것으로 한다.
계속해서, 도 2의 (e)에 도시한 바와 같이, 제1 판(10)의 도전성 패턴(D')의 형성면측을 피전사 기판(30)의 피전사면으로 압박한다. 여기서, 피전사 기판(30)은, 실리콘 기판을 포함하는 기판(31) 상에 폴리비닐페놀(PVP)을 포함하는 절연막(32)이 설치된 구성으로 되어 있다. 이로 인해, 절연막(32)의 표면(32a)이 피전사면이 된다. 여기서는, 실리콘 기판을 포함하는 기판(31)에 불순물 이온이 고농도로 도핑됨으로써, 기판(31)이 게이트 전극을 겸하고 있고, 그 상층에 설치된 절연막(32)은 게이트 절연막으로서 구성되는 것으로 한다.
여기서, 제1 판(10)의 표면보다도 피전사면이 되는 절연막(32)의 표면(32a)이 도전성 패턴(D')과의 밀착성이 높아지도록, 절연막(32)은 제1 판(10)의 표면보다도 표면 장력이 낮은 재질로 구성된다. 이에 의해, 도 2의 (f)에 도시한 바와 같이, 제1 판(10)의 도전성 패턴(D')의 형성면측을 피전사 기판(30)의 피전사면으로 압박함으로써, 도전성 패턴(D')이 절연막(32)의 표면(32a)에 전사된다. 이때, 도전성 패턴(D')이 전사에 적절한 점착성을 가짐으로써, 도전성 패턴(D')이 절연막(32)의 표면(32a)에 확실하게 전사된다.
이 도전성 패턴(D')은 소스ㆍ드레인 전극(33)이 된다. 그 후, 예를 들어 오븐으로 가열하여, 상기 도전성 패턴(D')을 소결한다. 여기서, 소결 후의 도전성 패턴(D')의 막 두께는, 500 ㎚ 이하인 것으로 한다.
이 후의 공정은, 통상의 박막 트랜지스터의 제조 공정과 마찬가지로 행한다. 즉, 도 2의 (g)에 도시한 바와 같이, 예를 들어 스핀 코팅법에 의해, 도전성 패턴(D')을 포함하는 소스ㆍ드레인 전극(33)을 덮는 상태에서, 절연막(32) 상에 예를 들어 트리이소프로필실릴에티닐펜타센을 포함하는 반도체층(34)을 형성한다.
이상과 같이 하여, 기판(게이트 전극)(31) 상에, 절연막(게이트 절연막)(32), 소스ㆍ드레인 전극(33) 및 반도체층(34)이 이 순서로 적층된 보텀 게이트ㆍ보텀 트랜지스터형의 박막 트랜지스터가 제조된다.
이와 같은 패턴 형성 방법 및 이를 이용한 전자 소자의 제조 방법에 따르면, 제1 판(10) 상에 액체 조성물을 도포함으로써, 도전성 막(D)을 형성하는 동시에, 제1 판(10)을 가열하므로, 가열 온도에서 규정된 상태의 도전성 막(D)이 안정되게 형성된다. 그리고, 액체 조성물이, 가열된 제1 판(10)의 표면 온도에 있어서 133Pa 이하의 증기압을 나타내는 용매를 함유함으로써, 제1 판(10)을 가열해도 이 용매는 상기 도전성 막(D) 중에 잔존하므로, 도전성 막(D)이 전사에 적절한 점착성 및 응집성을 갖는 상태로 유지된다. 이에 의해, 제1 판(10)으로부터 제2 판(20)으로의 도전성 막(D)의 불필요한 패턴의 전사 공정 및 제1 판(10)으로부터 피전사 기판(30)으로의 도전성 패턴(D')의 전사 공정에 있어서, 확실하게 패턴을 전사하는 것이 가능해진다. 따라서, 미세하고 정밀한 패턴을 재현성 좋게 안정되게 형성할 수 있다. 이에 의해, 인쇄법을 이용하여, 전자 소자의 미세한 전극 패턴을 형성할 수 있고, 전자 소자의 제조 공정을 간략화할 수 있다.
또한, 상술한 실시 형태에서는, 소스ㆍ드레인 전극을 형성하는 예에 대해 설 명하였지만, 예를 들어 절연성의 기판 상에 게이트 전극을 형성하는 경우에도 적용 가능하고, 상술한 보텀 게이트ㆍ보텀 콘택트형의 트랜지스터 구조에 한하지 않고, 다른 트랜지스터 구조의 전극 패턴을 형성하는 경우에도 적용 가능하다. 나아가, 박막 트랜지스터뿐만 아니라, 프린트 배선판, RF-ID 태그, 다양한 디스플레이 기판 등 다른 전자 소자의 전극 패턴의 형성에도 적용 가능하다.
또한, 본 발명은, 도전성 패턴의 형성 방법에 한정되는 것은 아니며, 절연성 패턴의 형성 방법 및 반도체 패턴의 형성 방법에도 적용 가능하다. 절연성 패턴의 형성 방법에 본 발명을 적용하는 경우에는, 액체 조성물의 용질로서, 폴리에스테르계 수지, 아크릴계 수지, 에폭시계 수지, 멜라민계 수지 등의 유기 재료를 단독으로 또는 혼합하여 사용하는 것이 가능하다. 또한, 라디칼형 자외선 경화형 수지, 양이온형 자외선 경화형 수지, 전자선 경화형 수지 등도 적절하게 필요에 따라서 사용하는 것도 가능하다. 용매로서는, 실시 형태와 같은 것을 사용할 수 있다.
또한, 반도체 패턴의 형성 방법에 본 발명을 적용하는 경우에는, 액체 조성물의 용질로서, 예를 들어 트리이소프로필실릴에티닐펜타센 등의 가용성 유기 반도체 재료 등이 사용된다. 용매로서는, 실시 형태와 마찬가지의 것을 사용할 수 있다. 예를 들어, 상기 실시 형태에서, 도 2의 (g)를 이용하여 설명한 반도체층(34)의 형성 공정에 있어서, 본 발명을 적용하여 유기 반도체층을 패턴 형성해도 된다.
<실시예>
또한, 본 발명의 구체적인 실시예에 대해, 다시 도 1 내지 도 2를 이용하여 설명한다.
(실시예 1 내지 실시예 5)
상기 실시 형태와 마찬가지로, 유리 기판(11) 상에 스핀 코터로 PDMS(다우 코닝사제 상품명 실포트)를 도포하고, 가열 처리하여 PDMS를 경화시키고, 제1 판(10)(블랭킷)을 제작하였다. 다음에, 올레산으로 표면 처리가 실시된 은나노 입자(평균 입자 직경 10㎚)를 표 1에 나타내는 조성비의 용매를 사용하여 5wt%로 되도록 분산하여, 액체 조성물을 제조하였다. 실시예 1 내지 실시예 5 중 어느 용매에 있어서도 가열된 제1 판(10)의 표면 온도에 있어서 133pa 이하의 증기압을 나타내는 용제가 포함되어 있다. 계속해서, 스핀 코터에 의해, 제1 판(10) 상에 상기 액체 조성물을 도포함으로써, 도전성 막(D)을 형성한 후, 표 1에 기재된 온도가 되도록, 제1 판(10)을 가열하였다.
Figure 112009059736980-PCT00001
한편, 유리 기판 상에 포토레지스트(가야꾸 마크로켐사제 상품명 SU-8)를, 스핀 코터를 이용하여 두께 5㎛로 도포하고, 노광 현상함으로써, 표면측에 라인 앤드 스페이스(L/S)=5㎛(어스펙트비 1 : 1)의 요철 패턴을 형성하고, 유리판을 포함하는 제2 판(20)을 제작하였다.
계속해서, 상기 제2 판(20)을 제1 판(10)의 도전성 막(D)의 형성면측으로 압박하여, 제2 판(20)의 볼록부(20a)에 도전성 막(D)의 불필요한 패턴을 전사하여 제거함으로써, 제1 판(10) 상에 도전성 패턴(D')을 형성하였다.
한편, PVP 수지 용액[용매 PGMEA(프로필렌글리콜 모노메틸에테르 아세테이트)], 농도 20w%, 멜라민 포름알데히드 수지를 포함하는 가교제를 첨가한 용액을, 스핀 코터를 이용하여 기판(31)을 도포함으로써, PVP를 포함하는 절연막(32)을 형성한 피전사 기판(30)을 준비한다. 계속해서, 제1 판(10)의 도전성 패턴(D')의 형성면측을 피전사 기판(30)의 피전사면(32a)으로 압박함으로써, 절연막(32)의 표면에 도전성 패턴(D')을 전사하였다. 그 후, 도전성 패턴(D')을 180℃로 1시간 오븐에 의해 고착시켜, 은나노 입자가 소결하면 도전성을 갖는 배선 패턴이 형성된다.
이 결과, L/S=5㎛의 도전성 패턴(D')이 문제없이 형성되는 것이 확인되었다(상기 표 1에 ○로서 기재).
(비교예 1 내지 비교예 5)
한편, 상기 실시예 1 내지 실시예 5에 대한 비교예 1 내지 비교예 5로서, 액체 조성물로서 도전성 입자를 분산시키는 용매로, 표 2에 나타내는 조성의 용매를 사용한 것 이외는, 실시예 1 내지 실시예 5와 마찬가지로, L/S=5㎛의 배선 패턴을 형성하였다. 또한, 비교예 1 내지 비교예 5 중 어느 용매에 있어서도 가열된 제1 판(10)의 표면 온도에 있어서 133pa 이하의 증기압을 나타내는 용제는 포함되어 있지 않다.
Figure 112009059736980-PCT00002
이 결과, 도전성 막(D)으로부터의 용매의 휘발이 격렬하여, 제2 판(20)에 패턴이 완전하게 전사되지 않아, L/S=5㎛의 배선 패턴을 형성할 수 없는 것이 확인되었다(표 2 중에 ×로서 기재).

Claims (4)

  1. 패턴 형성 방법으로서,
    제1 판 상에 액체 조성물을 도포함으로써, 액체 조성물 코팅막을 형성하는 동시에, 상기 제1 판을 가열하는 제1 공정과,
    표면측에 요철 패턴을 갖는 제2 판을 상기 제1 판의 상기 액체 조성물 코팅막의 형성면측으로 압박하고, 상기 제2 판의 볼록부의 정상면에 상기 액체 조성물 코팅막의 불필요한 패턴을 전사하여 제거함으로써, 상기 제1 판 상에 패턴을 형성하는 제2 공정과,
    상기 제1 판의 상기 패턴의 형성면측을 피전사 기판의 표면으로 압박함으로써, 상기 피전사 기판의 표면에 상기 패턴을 전사하는 제3 공정을 포함하며,
    상기 액체 조성물은, 가열된 상기 제1 판의 표면 온도에 있어서 133Pa 이하의 증기압을 나타내는 용매를 함유하여 이루어지는 것을 특징으로 하는 패턴 형성 방법.
  2. 제1항에 있어서, 상기 액체 조성물은 도전성 재료를 함유하고 있고,
    상기 제1 공정에서는, 상기 제1 판 상에 상기 액체 조성물을 도포함으로써, 도전성 막을 형성하는 것을 특징으로 하는 패턴 형성 방법.
  3. 전자 소자의 제조 방법으로서,
    제1 판 상에 액체 조성물을 도포함으로써, 액체 조성물 코팅막을 형성하는 동시에, 상기 제1 판을 가열하는 제1 공정과,
    표면측에 요철 패턴을 갖는 제2 판을 상기 제1 판의 상기 액체 조성물 코팅막의 형성면측으로 압박하고, 상기 제2 판의 볼록부의 정상면에 상기 액체 조성물 코팅막의 불필요한 패턴을 전사하여 제거함으로써, 상기 제1 판 상에 패턴을 형성하는 제2 공정과,
    상기 제1 판의 상기 패턴의 형성면측을 피전사 기판의 표면으로 압박함으로써, 상기 피전사 기판의 표면에 상기 패턴을 전사하는 제3 공정을 포함하며,
    상기 액체 조성물은, 가열된 상기 제1 판의 표면 온도에 있어서 133Pa 이하의 증기압을 나타내는 용매를 함유하여 이루어지는 것을 특징으로 하는 전자 소자의 제조 방법.
  4. 제3항에 있어서, 상기 전자 소자는 기판 상에 소스ㆍ드레인 전극, 게이트 절연막 및 게이트 전극이 이 순서 또는 이와 반대의 순서로 적층되고, 소스ㆍ드레인 전극의 상층측 또는 하층측에 반도체층을 구비한 반도체 장치이며,
    상기 제1 공정에서는, 상기 제1 판 상에 도전성 재료를 함유하는 상기 액체 조성물을 도포함으로써, 도전성 막을 형성하는 동시에, 상기 제1 판을 가열하고,
    상기 제2 공정에서는, 표면측에 요철 패턴을 갖는 제2 판을 상기 제1 판의 상기 도전성 막의 형성면측으로 압박하고, 상기 제2 판의 볼록부의 정상면에 상기 도전성 막의 불필요한 패턴을 전사하여 제거함으로써, 상기 제1 판 상에 도전성 패 턴을 형성하고,
    상기 제3 공정에서는, 상기 제1 판의 상기 도전성 패턴의 형성면측을 상기 피전사 기판의 표면으로 압박하고, 상기 피전사 기판의 표면에 상기 도전성 패턴을 전사함으로써, 상기 소스ㆍ드레인 전극 또는 상기 게이트 전극을 형성하는 것을 특징으로 하는 전자 소자의 제조 방법.
KR1020097020341A 2007-03-30 2007-12-21 패턴 형성 방법 및 전자 소자의 제조 방법 KR20090127147A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-092179 2007-03-30
JP2007092179A JP2008251888A (ja) 2007-03-30 2007-03-30 パターン形成方法および電子素子の製造方法

Publications (1)

Publication Number Publication Date
KR20090127147A true KR20090127147A (ko) 2009-12-09

Family

ID=39875276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097020341A KR20090127147A (ko) 2007-03-30 2007-12-21 패턴 형성 방법 및 전자 소자의 제조 방법

Country Status (6)

Country Link
US (1) US8048725B2 (ko)
JP (1) JP2008251888A (ko)
KR (1) KR20090127147A (ko)
CN (1) CN101641769B (ko)
TW (1) TW200845445A (ko)
WO (1) WO2008129738A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法
JP2010219447A (ja) * 2009-03-18 2010-09-30 Toppan Printing Co Ltd 有機トランジスタ用インク、有機トランジスタの電極及びその形成方法並びに有機トランジスタ
KR101093075B1 (ko) * 2011-04-04 2011-12-13 한국기계연구원 패턴 인쇄 장치
CN102522361A (zh) * 2011-12-19 2012-06-27 清华大学 一种无机柔性电子器件系统集成方法
WO2013148865A1 (en) * 2012-03-27 2013-10-03 The Regents Of The University Of California Continuous whole-chip 3-dimensional dep cell sorter and related fabrication method
CN106926559B (zh) * 2017-03-24 2020-05-26 京东方科技集团股份有限公司 转印基板及其制作方法、oled器件制作方法
WO2019225271A1 (ja) * 2018-05-23 2019-11-28 株式会社ダイセル 導電性インク

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3689536B2 (ja) 1997-08-12 2005-08-31 光村印刷株式会社 画像形成法
JP2001225593A (ja) * 2000-02-14 2001-08-21 Dainippon Printing Co Ltd 曲面印刷用転写フィルムおよびその製造方法
JP3614152B2 (ja) * 2001-08-07 2005-01-26 株式会社村田製作所 感光性導電ペースト、それを用いた回路基板及びセラミック多層基板の製造方法
JP2004161960A (ja) * 2002-11-15 2004-06-10 Brother Ind Ltd 導電性インク
JP4532840B2 (ja) * 2003-03-04 2010-08-25 新潟県 金属ペースト
JP2004342650A (ja) * 2003-05-13 2004-12-02 Ricoh Co Ltd 配線形成方法及び配線形成装置
JP4549651B2 (ja) 2003-10-24 2010-09-22 光村印刷株式会社 カラーフィルター作製用インキ組成物
JP2005246790A (ja) * 2004-03-04 2005-09-15 Hitachi Chem Co Ltd レジストパターン形成法、電子部品の製造法、および電子部品
JP2006045294A (ja) * 2004-08-02 2006-02-16 Hitachi Chem Co Ltd 印刷インキ組成物、塗膜及びその形成方法、並びに、電子部品及びその製造方法
JP2006156426A (ja) 2004-11-25 2006-06-15 Seiko Epson Corp 導電性パターンの形成方法
JP2006269476A (ja) * 2005-03-22 2006-10-05 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
KR100634327B1 (ko) * 2005-04-13 2006-10-13 한국기계연구원 롤-투-롤 윤전인쇄방식을 이용한 전자소자의 제조방법 및그 제조장치
JP2007005445A (ja) * 2005-06-22 2007-01-11 Toppan Printing Co Ltd 半導体装置の電極回路の形成方法、および、それに用いる除去版
JP4506605B2 (ja) * 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US8048725B2 (en) 2011-11-01
TWI375341B (ko) 2012-10-21
US20100221413A1 (en) 2010-09-02
CN101641769A (zh) 2010-02-03
WO2008129738A1 (ja) 2008-10-30
JP2008251888A (ja) 2008-10-16
CN101641769B (zh) 2011-06-08
TW200845445A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
KR20090127147A (ko) 패턴 형성 방법 및 전자 소자의 제조 방법
KR101384573B1 (ko) 패턴 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
EP1316116B1 (de) Verfahren zur strukturierung eines organischen feldeffekttransistors
JP4046123B2 (ja) パターン形成方法およびトランジスタの製造方法
CN106457868B (zh) 印刷版、印刷版的制造方法、功能性元件的制造方法及印刷装置
DE10349963A1 (de) Verfahren zur Herstellung einer Folie
DE10240105B4 (de) Herstellung organischer elektronischer Schaltkreise durch Kontaktdrucktechniken
KR101306396B1 (ko) 인쇄용 잉크 조성물, 이를 이용한 인쇄 방법
WO2004004025A2 (de) Verfahren zur kostengünstigen strukturierung von leitfähigen polymeren mittels definition von hydrophilen und hydrophoben bereichen
US8413576B2 (en) Method of fabricating a structure
KR20060135310A (ko) 소프트 몰드를 이용한 미세 패턴 형성방법
JP5361011B2 (ja) ナノメタルインクを用いる導体パターンの形成方法
JP2008263038A (ja) パターン形成方法および電子デバイスの製造方法
KR20100014666A (ko) 패턴 형성 방법 및 전자 소자의 제조 방법
JP2007201056A (ja) 薄膜トランジスタ及びその製造方法
JP5071643B2 (ja) 電子装置の製造方法
Chan et al. Fabrication of organic flexible electrodes using transfer stamping process
TWI596014B (zh) 具有均勻膜厚與矩形剖面之圖案膜之形成方法及形成裝置
WO2010019184A1 (en) Patterning method to create a mask
TW201605310A (zh) 電子裝置及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application