CN101641769B - 形成图案的方法以及制造电子元件的方法 - Google Patents

形成图案的方法以及制造电子元件的方法 Download PDF

Info

Publication number
CN101641769B
CN101641769B CN2007800524382A CN200780052438A CN101641769B CN 101641769 B CN101641769 B CN 101641769B CN 2007800524382 A CN2007800524382 A CN 2007800524382A CN 200780052438 A CN200780052438 A CN 200780052438A CN 101641769 B CN101641769 B CN 101641769B
Authority
CN
China
Prior art keywords
plate
pattern
fluid composition
film
face side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800524382A
Other languages
English (en)
Other versions
CN101641769A (zh
Inventor
福田敏生
野元章裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101641769A publication Critical patent/CN101641769A/zh
Application granted granted Critical
Publication of CN101641769B publication Critical patent/CN101641769B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0528—Patterning during transfer, i.e. without preformed pattern, e.g. by using a die, a programmed tool or a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Thin Film Transistor (AREA)
  • Printing Methods (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种图案化方法包括：第一步骤，通过用液体组合物涂敷第一板(10)并加热该第一板(10)而形成导电薄膜(D)；第二步骤，通过用表面上具有不规则图案形状的第二板(20)冲压第一板(10)的形成有导电膜(D)的表面并且通过将导电膜(D)的不需要的图案转印到第二板(20)的凸起(20a)的上表面以移除不需要的图案而在第一板上形成导电图案D’；以及第三步骤，通过用第一板(10)的形成有导电图案(D’)的表面冲压基板(30)的表面而将导电图案(D’)转印到基板(30)的要将图案转印到其上的表面上。液体组合物包含在加热的第一板(10)的表面温度下具有133Pa或者更小的蒸气压的溶剂。还提出了一种制造电子元件的方法。通过稳定液体组合物涂布的状态，可以以很好的重复性稳定地形成微细且精密的图案。

Description

形成图案的方法以及制造电子元件的方法
技术领域
本发明涉及形成图案的方法以及制造电子元件的方法。更具体地，本发明涉及形成导电图案的方法以及采用该方法制造电子元件的方法。
背景技术
为了以较低的成本在玻璃基板、塑料基板等上有效地形成微细且精密的图案，人们已经研究了各种方法。例如，公开了一种印刷方法，其中将要印刷的树脂涂敷到称作垫板(blanket)的第一板的整个表面上，该第一板的表面覆盖有具有可分离性的硅酮橡胶，随后在表面侧具有凸起和凹槽图案的第二板被压到第一板的设置有树脂的表面侧以将树脂的不需要的图案转印(transfer)到第二板的凸起的上表面上，从而移除不需要的图案，并将保留在第一板的表面上的树脂图案转印到转印接收基板上(例如参看日本未审查专利申请公开No.11-58921)。
当采用该方法形成微细且精密的图案时，在将液体组合物涂敷到第一板上、将液体组合物涂布膜的不需要的图案从第一板转印到第二板、以及将图案从第一板转印到转印接收基板的每一个步骤中，其中使用的液体组合物需要保持合适的液体组合物的转印特性。
首先，在将液体组合物涂敷到第一板上的步骤中，通常第一板的表面由具有可分离性的材料形成，并且必须在该具有可分离性的表面上形成薄、平滑且均匀的液体组合物涂布膜。因此，适当地控制液体组合物的物理特性值是必要的。
此外，在接着将液体组合物涂布膜的不需要的图案从第一板转印到第二板的步骤中，涂敷到第一板上的液体组合物涂布膜必须以该图案形状保持原样地被完全转印到要接触的第二板的凸起的上表面。为了这个目的，有必要在液体组合物涂敷到第一板上之后，适当地增加得到的液体组合物涂布膜的粘度，并且第一板上的液体组合物涂布膜保持合适的粘着性和内聚性。
此外，在向转印接收基板转印的步骤中，保留在第一板上的图案化的液体组合物涂布膜必须被完全地转印到转印接收基板上。为了这个目的，有必要使图案化之后的液体组合物涂布膜处于适合转印的合适的涂布膜状态(干燥状态)。
已经公开了用以制备滤色器的油墨组合物的示例(例如参看日本未审查专利申请公开No.2005-128346)，其中设置了印刷中采用的油墨组合物(液体组合物)的粘度值、表面能以及溶剂的蒸气压值来应对这些技术问题。
发明内容
然而，日本未审查专利申请公开No.2005-128346没有描述印刷步骤中的温度。如果在室温下执行该印刷方法，第一板上的液体组合物涂布膜的干燥状态将依赖室温而变化，从而产生液体组合物涂布膜的粘着性的变化。因此，在将不需要的图案从第一板转印到第二板的步骤中以及在将图案从第一板转印到转印接收基板的步骤中，难以以很好的重复性可靠地转印图案。因此，存在可能在形成的图案中产生缺陷的问题。
此外，在日本未审查专利申请公开No.2005-128346中描述的液体组合物的物理特性中，没有充分地说明构成液体组合物的溶剂的蒸气压，从而液体组合物涂布膜的溶剂发生挥发，并且可能不能保持液体组合物涂布膜且具有合适的粘着性和内聚性。因此，存在不能可靠地执行图案转印的问题。
为了解决上述问题，本发明的目的就是提供一种形成图案的方法以及一种制造电子元件的方法，在该方法中液体组合物涂布膜的状态是稳定的并且可以以很好的重复性稳定地形成微细且精密的图案。
为了实现上述目标，在本发明的形成图案的方法中顺序执行以下步骤。首先，在第一步骤中，通过将液体组合物涂敷到第一板上而形成液体组合物涂布膜，并执行热处理。其次，在第二步骤中，通过将在表面侧具有凸起和凹槽图案的第二板压到第一板的形成有液体组合物涂布膜的表面侧以将液体组合物涂布膜的不需要的图案转印到第二板的凸起的上表面而移除所述不需要的图案，从而在所述第一板上形成图案。随后，在第三步骤中，通过将第一板的形成有图案的表面侧压到转印接收基板的表面而将图案转印到转印接收基板的表面。此外，液体组合物的特征在于包含热处理时在第一板的表面温度下具有133Pa或者更小的蒸气压的溶剂。
根据上述形成图案的方法，在第一步骤中，通过将液体组合物涂敷到第一板而形成液体组合物涂布膜，并加热第一板。因此，稳定地形成了处在由热处理的温度确定的状态下的液体组合物涂布膜。此外，该液体组合物包含在加热的第一板的表面温度下具有133Pa或者更小的蒸气压的溶剂。因此，即使在执行热处理时，该溶剂也仍保持在液体组合物涂布膜中，从而，液体组合物涂布膜被保持并具有适合转印的粘着性和内聚性。因此，在将不需要的图案从第一板转印到第二板的步骤中以及在将图案从第一板转印到转印接收基板的步骤中，可以可靠地转印图案。
此外，本发明中制造电子元件的方法的特征在于：上述形成图案的方法被应用于制造电子元件的方法。因此，在将不需要的图案从第一板转印到第二板的步骤中以及在将图案从第一板转印到转印接收基板的步骤中，可以可靠地转印图案。
综上所述，根据本发明的形成图案的方法以及采用该方法制造电子元件的方法，在将不需要的图案从第一板转印到第二板的步骤中以及在将图案从第一板转印到转印接收基板的步骤中，可以可靠地转印图案，因此，可以以很好的重复性稳定地形成微细且精密的图案。因此，可以通过印刷的方法形成电子元件的微细电极图案，并且可以简化制造电子元件的工艺。
附图说明
图1包括制造工艺的横截面视图(部分1)，以图解根据本发明实施例的电子元件制造方法；
图2包括制造工艺的横截面视图(部分2)，以图解根据本发明实施例的电子元件制造方法；
具体实施方式
现在将基于附图详细描述本发明的实施例。
将参照图1的制造工艺横截面视图来描述根据本发明实施例的图案形成方法的示例，采用包括底栅/底接触型薄膜晶体管的电子元件的制造方法作为示例。在本实施例中，本发明的形成图案的方法被应用于形成薄膜晶体管的源极/漏极电极。
如图1(a)所示，第一板10用作垫板，其由包括玻璃基板11以及例如设置在玻璃基板11上的聚二甲基硅烷(PDMS)层12的平板组成。通过例如旋涂法将PDMS涂敷到玻璃基板11上，然后通过热处理固化PDMS来制备第一板10，设置PDMS层以使得其表面侧是平坦的。
这里，其上具有涂布膜的第一板10在随后的步骤中被加热，因此，诸如油加热体(oil heater)的热源被设置在第一板10的PDMS层12中。注意，热源可以不设置在第一板10中，并且第一板10可以通过例如加热处理气氛(processing atmosphere)而被加热。此外，将在此描述第一板10是平板的示例，但是第一板10可以具有滚筒(roll)状。
首先，如图1(b)所示，通过例如覆盖涂布法(Cap coating method)将例如银纳米粒子组成的导电粒子分散在有机溶剂中的液体组合物涂敷到第一板10的PDMS层12上以形成具有例如1μm的厚度的导电膜D(液体组合物涂布膜)，然后加热第一板10。注意，从例如20℃的室温到30℃至90℃的范围，优选30℃至60℃的范围，通过上述设置在第一板10中的热源来执行该第一板10的加热。通过加热该第一板10，第一板10上的导电膜D的干燥状态被维持在由加热温度确定的状态。因此，与室温下的状态相比，导电膜D的干燥状态中的变化被抑制。
此外，上述的液体组合物包含在加热的第一板10的表面温度下具有133Pa或者更小的蒸气压的溶剂。因此，即使当第一板10被加热时，该溶剂也仍保留在导电膜D中，从而导电膜D被保持并具有适合转印的粘着性(tackiness)和内聚性(cohesive property)。
这里，如果导电膜D的粘着性太高，则如下所述在压具有凸起和凹槽图案的第二板以将导电薄膜D的不需要的图案转印到第二板的凸起的上表面的步骤中，导电膜D对第一基板10的粘附性就很强，不需要的图案将不容易被转印到第二板的凸起的上表面。相反，如果导电膜D的粘着性太低，则在上述步骤中导电图案将不能以很好的尺寸可控性保留在第一板10上，因为导电图案可能与粘附至第二板的凸起的上表面的不需要图案一起被部分地移除。此外，如果导电膜D的内聚性太高，则薄膜强度高，从而在上述步骤中不需要的图案不容易被转印到第二板的凸起的上表面。相反，如果导电薄膜D的内聚性太低，则在上述步骤中导电膜D可能被保留在应该移除第一板10上的导电膜D的位置处。
注意到，这里，执行第一板10的上述加热是在导电膜D形成之后，但是可以涂敷液体组合物并预先加热第一板10。
这里，在加热第一板10的30℃至90℃的范围内具有133Pa或者更小的蒸气压的溶剂示例包括：39℃下具有133Pa蒸气压的苯甲酸甲酯、53℃下具有133Pa蒸气压的萜品醇(terpineol)、58℃下具有133Pa蒸气压的苯甲醇以及96℃下具有133Pa蒸气压的三丙二醇(tripropylene glycol)。上述溶剂可以用作单独的溶剂，或者以它们的组合使用。
此外，在上述液体组合物中包含一种或多种在加热的第一板10的表面温度下具有133Pa或者更小的蒸气压的溶剂就足够了，也可以包含除上述溶剂之外的溶剂。作为除上述溶剂之外的溶剂，除水之外，极性溶剂包括酯溶剂、醇溶剂和酮溶剂，并且可以根据印刷特性使用非极性溶剂。酯溶剂的示例包括乙酸甲酯、乙酸乙酯和丙酸乙酯。醇溶剂的示例包括乙醇、丙醇和异丙醇。酮溶剂的示例包括丙酮、甲基乙基酮和甲基异丁基酮。此外，非极性溶剂的示例包括诸如戊烷、己烷、庚烷、辛烷、癸烷、十二烷、异戊烷、异己烷、异辛烷、环己胺、甲基环己烷和环戊烷的碳氢化合物溶剂。此外，诸如甲苯、二甲苯、均三甲苯(mesitylene)的芳香溶剂也可以优选使用。
这里，在导电粒子以3wt％至50wt％的量而包含在液体组合物中的情况下，为了使得导电膜D表现出适合转印的粘着性，添加到液体组合物中的具有133Pa或者更小的蒸气压的溶剂的量优选为3wt％至60wt％，更优选为5wt％至40wt％。
注意，这里，液体组合物包含由银纳米粒子组成的导电粒子，而除了银，可以使用由金、镍、铜或铂组成的导电粒子。一般而言，采用聚合物材料等对这些导电粒子的表面执行涂布表面处理，并使用分散在水或者有机溶剂中的导电粒子。此外，液体组合物可以包含除上述导电粒子之外的其它导电材料。注意，液体组合物的物理特性可以通过在液体组合物中结合入除上述导电材料和溶剂之外的树脂或者表面活性剂来控制。
这里，除上述的覆盖涂布法之外，涂敷液体组合物的方法的示例包括滚涂法、喷涂法、浸涂法、幕流涂布法(curtain flow coating method)、环棒涂布法(wire-bar coating method)、凹板印刷涂布法、气刀涂布法(air knifecoating method)、刮墨刀涂布法(doctor blade coating method)、丝网印刷涂布法和模压涂布法(die coating method)。根据第一板10的诸如卷轴状、板状等的形状来优选涂敷的方法。在以上方法中，优选覆盖涂布法，因为其具有很好的涂敷特性。
下面，如图1(c)所示，第二板20被压到第一板10的形成有导电膜D的表面侧，该第二板20在其表面侧具有凸起和凹槽图案，并且该第二板20例如由玻璃板构成。形成凸起和凹槽图案以使得凸起图案为下述导电图案的反图案(reverse pattern)。通过采用普通光刻技术的刻蚀来形成第二板20的凸起和凹槽图案，从而可以形成微细且精密的凸起和凹槽图案。
这里，第二板20的表面由表面张力(surface tension)低于第一板10的表面的表面张力的材料构成，使得第二板20的凸起20a的上表面与导电膜D的粘附性高于第一板10的表面与导电膜D的粘附性。因此，如图1(d)所示，通过将第二板20压到第一板10的形成有导电膜D的表面侧，导电膜D的不需要的图案(参见上述图1(c))被转印到凸起20a的上表面以在第一板10上形成导电图案D’。在该步骤中，如上所述，当导电膜D具有合适的粘着性时，不需要的图案就会被可靠地转印到凸起20a的上表面。注意，导电膜D的转印到凸起20a的上表面的不需要的图案是可回收和可再使用的。
随后，如图2(e)所示，第一板10的形成有导电图案D’的表面侧被压到转印接收基板(transfer-receiving substrate)30的转印接收表面(transfer-receiving surface)上。这里，转印接收基板30具有这样的结构：由聚乙烯苯酚(PVP)构成的绝缘膜32被设置在由硅基板构成的基板31上。因此，绝缘膜32的表面32a用作转印接收表面。这里，可以采用这样的方案，通过在硅基板构成的基板31中重掺杂杂质离子，则基板31也可以用作栅极电极，并且设置为基板31的上层的绝缘膜32构成了栅极绝缘膜。
这里，绝缘膜32由表面张力低于第一板10的表面的表面张力的材料构成，使得绝缘膜32的用作转印接受表面的表面32a与导电图案D’的粘附性高于第一板10的表面与导电图案D’的粘附性。因此，如图2(f)所示，通过将第一板10的形成有导电图案D’的表面侧压到转印接收基板30的转印接收表面，导电图案D’被转印到绝缘膜32的表面32a。在该步骤中，当导电图案D’具有适合转印的粘着性时，导电图案D’可以被可靠地转印到绝缘膜32的表面32a。
该导电图案D’成为了源极/漏极电极33。随后，导电图案D’通过在例如烘箱中加热而被烧结。这里，烧结后的导电图案D’的膜厚度为500nm或者更小。
以制造薄膜晶体管的常规工艺来执行后续的步骤。即，如图2(g)所示，通过例如旋涂法将由例如三异丙基甲硅烷基乙炔基并五苯(triisopropylsilylethynyl pentacene)构成的半导体层34形成在绝缘膜32上，以覆盖由导电图案D’构成的源极/漏极电极33。
如上所述，制造得到了底栅/底晶体管型的薄膜晶体管，其中绝缘膜(栅极绝缘膜)32、源极/漏极电极33以及半导体层34依次堆叠在基板(栅极电极)31上。
根据形成图案的方法和采用这种方法制造电子元件的方法，通过涂敷液体组合物到第一板10上而形成导电膜D，并加热第一板10。因此，稳定地形成了处在由加热温度确定的状态下的导电膜D。此外，由于液体组合物包含在加热的第一板10的表面温度下具有133Pa或者更小的蒸气压的溶剂，所以即使加热第一板10，溶剂仍保留在导电膜D中。因此，导电膜D被保持并具有适合转印的粘着性和内聚性。因此，在从第一板10向第二板20转印导电膜D的不需要的图案的步骤中，以及在从第一板10向转印接收基板30转印导电图案D’的步骤中，图案可以被可靠地转印。因此，可以以很好的重复性稳定地形成微细且精密的图案。从而，采用印刷方法可以形成电子元件的微细电极图案，并且可以简化电子元件的制造工艺。
注意在上述实施例中，对形成源极/漏极电极的示例作了描述。或者，本发明可以应用于例如在绝缘基板上形成栅极电极的情况。晶体管的结构不限于上述的底栅/底接触型晶体管结构，本发明也可以应用于形成具有其它的晶体管结构的电极图案的情况。此外，本发明不仅可以应用于形成薄膜晶体管的电极图案，还可以应用于形成其它电子元件(诸如印刷电路板、RF-ID标签和各种显示基板)的电极图案。
此外，本发明并不限于形成导电图案，也可以应用于形成绝缘图案的方法和形成半导体图案的方法。当本发明应用于形成绝缘图案的方法时，作为液体组合物的溶质，可以单独使用或者混合使用诸如聚酯树脂、丙烯酸树脂、环氧树脂和三聚氰胺树脂的有机材料。此外，可以根据需要适当地使用自由基型(radical-type)紫外线固化树脂、阳离子型紫外线固化树脂、电子束固化树脂等。作为溶剂，可以使用与实施例中描述的溶剂相同的溶剂。
此外，当本发明应用于形成半导体图案时，作为液体组合物的溶质，例如可以使用诸如三异丙基甲硅烷基乙炔基并五苯的可溶有机半导体材料。作为溶剂，可使用与实施例中描述的溶剂相同的溶剂。例如，在上述实施例中，在参照图2(g)描述的形成半导体层34的步骤中，可以通过应用本发明来图案化形成有机半导体层。
示例
此外，再次参照图1和图2，将描述本发明的具体示例。
(示例1-5)
如上述的实施例，采用旋转涂布机将PDMS(由Dow Corning公司生产，商标：SILPOT)涂敷到玻璃基板11上，并通过热处理来固化PDMS以制备第一板10(垫板)。接着，使用具有如表1所示的成分比例的溶剂来以5wt％的量分散已被油酸表面处理过的银纳米离子(平均粒径：10nm)，以制备液体组合物。示例1至5的溶剂的每一种包含在加热的第一板10的表面温度下具有133Pa或者更小的蒸气压的溶剂。因此，通过涂敷液体组合物到第一板10上而形成导电膜D，并随后加热第一板10使得第一板10的温度变成表1所示的温度。
表1
Figure G2007800524382D00081
同时，采用旋涂机将光刻胶(由Kayaku Macrochem公司生产，商标：SU-8)涂敷到玻璃基板上以具有5μm的厚度，曝光并显影以在其表面侧形成凸起和凹槽图案，其中线条和间隔(line and space)(L/S)＝5μm(开口率1∶1)。从而制备了由玻璃板构成的第二板20。
随后，第二板20被压到第一板10的形成有导电膜D的表面侧，使得导电膜D的不需要的图案被转印到第二板20的凸起20a上，从而移除不需要的图案。从而，导电图案D’被形成在第一板10上。
同时，三聚氰胺-甲醛树脂构成的交联剂被添加到PVP树脂溶液(溶剂：PGMEA(丙二醇一甲基醚乙酸酯(propylene glycol monomethyl etheracetate))，浓度20wt％)而形成的溶液由旋涂机涂敷到基板31上。从而，制备了具有由其上的PVP构成的绝缘膜32的转印接收基板30。随后，第一板10的形成有导电图案D’的表面侧被压到转印接收基板30的转印接收表面32a上，以将导电图案D’转印到绝缘膜32的表面。随后，在180℃将导电图案D’固定在烘箱中1小时以烧结银纳米粒子，从而形成具有导电性的布线图案。
结果，证实可以毫无问题地形成L/S＝5μm的导电图案D’(上表1中由○表示)。
(对比示例1至5)
同时，作为相对于以上示例1至5的对比示例1至5，除了具有如表2所示的成分的溶剂被用作为溶剂并在该溶剂中分散导电粒子以成为液体组合物之外，如同示例1至5地形成L/S＝5μm的布线图案。注意，对比示例1至5的溶剂的每一种不包含在加热的第一板10的表面温度下具有133Pa或者更小的蒸气压的溶剂。
表2
Figure G2007800524382D00091
结果，证实溶剂从导电膜D的挥发很明显，图案没有被完全地转印到第二板20上，并且不能形成L/S＝5μm的布线图案(表2中由×表示)。

Claims (4)

1.一种形成图案的方法，其特征在于包括：
第一步骤，通过将液体组合物涂敷到第一板上而形成液体组合物涂布膜，并加热所述第一板，从室温到30℃至90℃的范围；
第二步骤，通过将在表面侧具有凸起和凹槽图案的第二板压到所述第一板的形成有所述液体组合物涂布膜的表面侧，以将所述液体组合物涂布膜的不需要的图案转印到所述第二板的凸起的上表面，由此移除所述不需要的图案，从而在所述第一板上形成图案；以及
第三步骤，通过将所述第一板的形成有所述图案的表面侧压到转印接收基板的表面上而将所述图案转印到所述转印接收基板的表面，
其中所述液体组合物包含在加热的所述第一板的表面温度下具有133Pa或者更小的蒸气压的溶剂。
2.根据权利要求1所述的形成图案的方法，其特征在于：
所述液体组合物包含导电材料，并且
在所述第一步骤中，通过将所述液体组合物涂敷到所述第一板上而形成导电膜。
3.一种制造电子元件的方法，其特征在于包括：
第一步骤，通过将液体组合物涂敷到第一板上而形成液体组合物涂布膜，并加热所述第一板，从室温到30℃至90℃的范围；
第二步骤，通过将在表面侧具有凸起和凹槽图案的第二板压到所述第一板的形成有所述液体组合物涂布膜的表面侧，以将所述液体组合物涂布膜的不需要的图案转印到所述第二板的凸起的上表面，由此移除所述不需要的图案，从而在所述第一板上形成图案；
第三步骤，通过将所述第一板的形成有所述图案的表面侧压到转印接收基板的表面上而将所述图案转印到所述转印接收基板的表面，
其中所述液体组合物包含在加热的所述第一板的表面温度下具有133Pa或者更小的蒸气压的溶剂。
4.根据权利要求3所述的制造电子元件的方法，其特征在于：
所述电子元件是半导体器件，在该半导体器件中，源极/漏极电极、栅极绝缘膜和栅极电极以此顺序或者以与此相反的顺序堆叠在基板上，并且在所述源极/漏极电极的上层侧或者下层侧设置半导体层，
在所述第一步骤中，通过将包含导电材料的液体组合物涂敷到所述第一板上而形成导电膜，并加热所述第一板，
在所述第二步骤中，通过将在表面侧具有凸起和凹槽图案的第二板压到所述第一板的形成有所述导电膜的表面侧，以将所述导电膜的不需要的图案转印到所述第二板的凸起的上表面，由此移除所述不需要的图案，从而在所述第一板上形成导电图案，并且
在所述第三步骤中，通过将所述第一板的形成有所述导电图案的表面侧压到转印接收基板的表面上以将所述导电图案转印到所述转印接收基板的表面，从而形成所述源极/漏极电极或者栅极电极。
CN2007800524382A 2007-03-30 2007-12-21 形成图案的方法以及制造电子元件的方法 Expired - Fee Related CN101641769B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007092179A JP2008251888A (ja) 2007-03-30 2007-03-30 パターン形成方法および電子素子の製造方法
JP092179/2007 2007-03-30
PCT/JP2007/074694 WO2008129738A1 (ja) 2007-03-30 2007-12-21 パターン形成方法および電子素子の製造方法

Publications (2)

Publication Number Publication Date
CN101641769A CN101641769A (zh) 2010-02-03
CN101641769B true CN101641769B (zh) 2011-06-08

Family

ID=39875276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800524382A Expired - Fee Related CN101641769B (zh) 2007-03-30 2007-12-21 形成图案的方法以及制造电子元件的方法

Country Status (6)

Country Link
US (1) US8048725B2 (zh)
JP (1) JP2008251888A (zh)
KR (1) KR20090127147A (zh)
CN (1) CN101641769B (zh)
TW (1) TW200845445A (zh)
WO (1) WO2008129738A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法
JP2010219447A (ja) * 2009-03-18 2010-09-30 Toppan Printing Co Ltd 有機トランジスタ用インク、有機トランジスタの電極及びその形成方法並びに有機トランジスタ
KR101093075B1 (ko) * 2011-04-04 2011-12-13 한국기계연구원 패턴 인쇄 장치
CN102522361A (zh) * 2011-12-19 2012-06-27 清华大学 一种无机柔性电子器件系统集成方法
EP2830740B1 (en) * 2012-03-27 2020-03-11 The Regents of The University of California Continuous whole-chip 3-dimensional dep cell sorter and related fabrication method
CN106926559B (zh) * 2017-03-24 2020-05-26 京东方科技集团股份有限公司 转印基板及其制作方法、oled器件制作方法
KR20210013108A (ko) * 2018-05-23 2021-02-03 주식회사 다이셀 도전성 잉크

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005246790A (ja) * 2004-03-04 2005-09-15 Hitachi Chem Co Ltd レジストパターン形成法、電子部品の製造法、および電子部品
JP2006045294A (ja) * 2004-08-02 2006-02-16 Hitachi Chem Co Ltd 印刷インキ組成物、塗膜及びその形成方法、並びに、電子部品及びその製造方法
CN1780531A (zh) * 2004-11-25 2006-05-31 精工爱普生株式会社 导电性图案的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3689536B2 (ja) 1997-08-12 2005-08-31 光村印刷株式会社 画像形成法
JP2001225593A (ja) 2000-02-14 2001-08-21 Dainippon Printing Co Ltd 曲面印刷用転写フィルムおよびその製造方法
JP3614152B2 (ja) * 2001-08-07 2005-01-26 株式会社村田製作所 感光性導電ペースト、それを用いた回路基板及びセラミック多層基板の製造方法
JP2004161960A (ja) * 2002-11-15 2004-06-10 Brother Ind Ltd 導電性インク
JP4532840B2 (ja) * 2003-03-04 2010-08-25 新潟県 金属ペースト
JP2004342650A (ja) * 2003-05-13 2004-12-02 Ricoh Co Ltd 配線形成方法及び配線形成装置
JP4549651B2 (ja) 2003-10-24 2010-09-22 光村印刷株式会社 カラーフィルター作製用インキ組成物
JP2006269476A (ja) * 2005-03-22 2006-10-05 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
KR100634327B1 (ko) * 2005-04-13 2006-10-13 한국기계연구원 롤-투-롤 윤전인쇄방식을 이용한 전자소자의 제조방법 및그 제조장치
JP2007005445A (ja) * 2005-06-22 2007-01-11 Toppan Printing Co Ltd 半導体装置の電極回路の形成方法、および、それに用いる除去版
JP4506605B2 (ja) * 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005246790A (ja) * 2004-03-04 2005-09-15 Hitachi Chem Co Ltd レジストパターン形成法、電子部品の製造法、および電子部品
JP2006045294A (ja) * 2004-08-02 2006-02-16 Hitachi Chem Co Ltd 印刷インキ組成物、塗膜及びその形成方法、並びに、電子部品及びその製造方法
CN1780531A (zh) * 2004-11-25 2006-05-31 精工爱普生株式会社 导电性图案的形成方法

Also Published As

Publication number Publication date
JP2008251888A (ja) 2008-10-16
CN101641769A (zh) 2010-02-03
US20100221413A1 (en) 2010-09-02
TWI375341B (zh) 2012-10-21
WO2008129738A1 (ja) 2008-10-30
US8048725B2 (en) 2011-11-01
KR20090127147A (ko) 2009-12-09
TW200845445A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
CN101641769B (zh) 形成图案的方法以及制造电子元件的方法
JP4375499B2 (ja) 凸版反転印刷用導電性インキ
CN101290870B (zh) 形成图案的方法、半导体装置及其制造方法
US8791173B2 (en) Ink composition for forming insulating film and insulating film formed from the ink composition
KR101306396B1 (ko) 인쇄용 잉크 조성물, 이를 이용한 인쇄 방법
CN106457868A (zh) 印刷版、印刷版的制造方法、功能性元件的制造方法及印刷装置
CN101647095B (zh) 形成图案的方法和制作电子元件的方法
KR100969172B1 (ko) 마스크 템플릿을 이용한 미세패턴 형성방법
WO2014017323A1 (ja) 反転印刷用導電性インキ及び薄膜トランジスタの製造方法及び該製造法方法で形成された薄膜トランジスタ
US20080093594A1 (en) Organic semiconductor device, manufacturing method of the same, organic transistor array, and display
JP2007201056A (ja) 薄膜トランジスタ及びその製造方法
JP5098270B2 (ja) 有機半導体素子の製造方法
Lee et al. Direct printing of organic transistors with 2μm channel resolution
JP2008004586A (ja) 導電回路パターンの形成方法
Mäkelä Towards printed electronic devices
CN113205902A (zh) 银纳米线导电墨水及其透明导电薄膜的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110608

Termination date: 20151221

EXPY Termination of patent right or utility model