CN101290870B - 形成图案的方法、半导体装置及其制造方法 - Google Patents

形成图案的方法、半导体装置及其制造方法 Download PDF

Info

Publication number
CN101290870B
CN101290870B CN2008100926230A CN200810092623A CN101290870B CN 101290870 B CN101290870 B CN 101290870B CN 2008100926230 A CN2008100926230 A CN 2008100926230A CN 200810092623 A CN200810092623 A CN 200810092623A CN 101290870 B CN101290870 B CN 101290870B
Authority
CN
China
Prior art keywords
plate
pattern
electrode
source
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100926230A
Other languages
English (en)
Other versions
CN101290870A (zh
Inventor
野元章裕
野本和正
福田敏生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101290870A publication Critical patent/CN101290870A/zh
Application granted granted Critical
Publication of CN101290870B publication Critical patent/CN101290870B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0528—Patterning during transfer, i.e. without preformed pattern, e.g. by using a die, a programmed tool or a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种形成图案、半导体装置及其制备方法。该形成图案的方法包括通过涂敷液体组合物在第一板上形成导电膜的步骤。该液体组合物包括有机溶剂和用脂肪酸或者脂肪胺表面改性的导电粒子。然后，通过将表面上具有凹凸图案的第二板压在表面上具有导电膜的第一板的表面上，在第一板上形成作为第一图案的反转图案的第二图案。然后，导电膜的第一图案转移到第二板的凸起顶表面上。然后，通过将表面上具有第二图案的第一板的表面压在转移基板的表面上，将第二图案转移到转移基板的表面上。

Description

形成图案的方法、半导体装置及其制造方法
技术领域
本发明涉及形成图案的方法、制造半导体装置的方法和半导体装置，特别是，涉及形成导电图案的方法、采用该形成导电图案的方法制造薄膜晶体管的方法和薄膜晶体管。
背景技术
在制造半导体装置和图像显示器例如液晶显示器的领域中，采用多种导电材料来形成电路。因为近年来在这些应用领域中密度和分辨率不断增加，所以对于形成配线图案的方法和导电材料希望高分辨率和高可靠性。
在制造安装在电气/电子元件上的电极基板的领域中，当在预定的基板上形成电路图案要求高分辨率时，频繁地采用光刻。
通常，电路图案通过光刻形成，包括：通过溅射等在基板上沉积导电膜，在导电膜上形成抗蚀剂膜(光敏树脂)，曝光和显影抗蚀剂膜来形成抗蚀剂图案，然后采用抗蚀剂图案作为掩模通过蚀刻去除导电膜不必要的暴露部分来形成电路图案。然后，通过去除抗蚀剂图案完成希望的电路图案。通过采用上述的光刻，可以形成高分辨率的非常精细的电路图案。
然而，包括曝光、显影和烘干步骤的光刻具有很多步骤且很复杂，并且它还需要高精度设备和环境控制，系统变得庞大。
此外，当通过溅射沉积导电膜时，因为要求高温工艺作为膜形成条件，所以由于基板中产生热应力将发生基板的热膨胀或者裂化。因此，当通过光刻在基板上形成电路图案时，可用基板的选择将非常受限。此外，在上述的蚀刻中，如果采用湿蚀刻，因为基板浸没在蚀刻溶液中，所以基板和例如在前面的工艺中已经形成的金属层之下的层的部分可能被损坏。
考虑到上述情况，作为形成精细图案而不采用光刻的方法，日本未审查专利申请公开第11-58921号揭示了一种印刷方法，其中通过如下步骤形成精细图案：在第一板的整个表面上涂敷墨水(树脂)以便形成薄膜，该第一板称为覆盖有硅橡胶的涂层单板(blanket)，将表面上具有凹凸图案的第二板压在形成有该薄膜的第一板的表面上，以便将薄膜不必要的图案转移到第二板的凸起部分的顶表面上，导致去除该不必要的图案，并且将保留在第一板表面上的最终薄膜图案(树脂图案)转移到转移基板上。
日本未审查专利申请公开第2006-278845号揭示了形成导电图案的另一种方法，其中在日本未审查专利申请公开第11-58921号中描述的印刷方法中采用包括金属粒子、水性溶剂和水溶性树脂的导电墨水组合物。
应当注意的是，当上述印刷方法应用来形成半导体装置的电路图案时，因为薄的电路图案适合于薄的电子设备，所以希望电路图案的厚度为500nm或者更小。因此，希望减小涂敷到第一板上的导电膜的厚度。
发明内容
当日本未审查专利申请公开第11-58921号描述的印刷方法用来形成电路图案时，难于控制树脂的粘度在50cps至500cps的范围内，这样的粘度范围适合于平版印刷(offset print)。这是因为分散在树脂中的金属粒子导致树脂粘度的增加。因此，当采用这种方法时，形成导电膜是困难的。此外，因为第一板表面上的硅橡胶通常排斥液体，所以在第一板的整个表面上难于均匀地涂敷树脂。此外，如果树脂不是快干型的，将图案转移到转移基板上的效率显著下降。
如上所述，当采用日本未审查专利申请公开2006-278845号中描述的印刷方法时，难于形成具有均匀厚度的导电膜，这是因为包括水溶剂的导电墨水组合物涂敷在由具有排斥性的硅橡胶组成的第一板表面上时受到排斥。因此，难于稳定地形成高精度的精细导电膜。
为了解决上述问题，希望提供一种形成图案的方法和一种制造半导体装置的方法，该方法可以用来在第一板上形成具有均匀厚度的导电膜，并且希望提供一种半导体装置。
为了提供这样的方法和装置，根据本发明实施例的形成电路图案的方法包括下面的依次执行的工艺。在第一工艺中，通过在第一板上涂敷液体组合物形成导电膜，该液体组合物包含有机溶剂和用脂肪酸或者脂肪胺表面改性的导电粒子。在第二工艺中，通过将表面上具有凹凸图案的第二板压在该第一板的形成有该导电膜的表面上，并且将该导电膜的第一图案转移到该第二板的凸起顶表面上，从而在该第一板上形成作为该第一图案的反转图案的第二图案。在第二工艺中，通过将表面上形成有第二图案的第一板的表面压在转移基板的表面上，将该第二图案转移到该转移基板的表面上。
根据形成电路图案的方法，表面改性的导电粒子在有机溶剂中具有高度可分散性，这是因为液体组合物包括有机溶剂和用脂肪酸或者脂肪胺表面改性的导电粒子。如果应用采用该液体组合物的上述形成电路图案的方法，则会降低液体组合物的粘性，而不加入保持导电粒子分散稳定性的粘合剂。因此，可以在第一板上形成具有均匀厚度的导电膜。因此，可以在转移基板的表面上形成高精确度的精细导电薄图案。
根据本发明实施例的制造半导体装置的方法和由其制造的半导体装置特征在于，上述形成电路图案的方法应用到形成半导体装置的源漏极电极或者栅极电极的方法。根据该制造半导体装置的方法和根据该半导体装置，通过在第一板上形成具有均匀厚度的导电薄膜，可以稳定地形成高精确度的精细并且很薄的源漏极电极或者栅极电极。
如上所述，根据形成电路图案的方法、采用形成电路的方法制造半导体装置的方法和半导体装置，通过印刷可以形成精细的半导体装置的电极图案，其导致制造半导体装置工艺的简化。这是因为可以稳定地形成高精确度的精细并且很薄的导电图案。
附图说明
图1A至1D是示出根据本发明实施例的制造半导体装置的方法各步骤的截面图(1)；
图2E至2G是示出根据本发明实施例的制造半导体装置的方法各步骤的截面图(2)；
图3是示出根据本发明实施例的制造半导体装置的方法各步骤的截面图(3)；
图4A和4B是根据实例1形成的配线图案的光学显微镜图像；和
图5A至5C是根据比较实例1至3形成的配线图案的光学显微镜图像。
具体实施方式
下面参照附图详细描述本发明的优选实施例。
通过以制造包括底栅极底接触(bottom-gate-and-bottom-contact)型薄膜晶体管的半导体装置的方法为例，并参照示出制造该半导体装置步骤的图1A至1D的截面图，描述根据本发明实施例的形成图案的方法。在本实施例中，上述薄膜晶体管的源漏极电极采用本发明的形成图案的方法形成。
如图1A所示，第一板10即涂层单板是具有玻璃基板11和设置在玻璃基板11上的例如聚二甲基硅烷(ploydimethylsilane，PDMS)层12的板。第一板10通过采用旋涂等在玻璃基板11上涂敷PDMS然后通过加热硬化所涂敷的PDMS来制造。所产生的PDMS层12具有平坦的表面。
如图1B所示，作为本发明的特征结构，导电膜D通过顶部涂敷(capcoating)等用液体组合物设置在第一板10上，该液体组合物包括有机溶剂和用脂肪酸或者脂肪胺表面改性的导电粒子。这里，包括用脂肪酸或者脂肪胺表面改性的导电粒子的液体组合物在有机溶剂中具有显著的高度分散性。即使液体组合物在室温下放置一周至几周，也没有发现包含在液体组合物中的导电粒子的沉淀。因此，认为该液体组合物具有足够的保存稳定性，这在批量生产中对于材料储存是希望的。此外，因为该液体组合物在有机溶剂中是可高度分散的，所以可以降低液体组合物的粘性。这是因为不需要加入包括树脂成分的粘合剂，之前采用该粘合剂以便保持液体组合物的分散稳定性。
这里，如在相关技术的描述中所述，当形成半导体装置例如薄膜晶体管的电路图案(配线图案)时，要求电路图案的厚度为500nm或者更小。因此，形成在第一板10上的导电膜D的厚度在干燥状态下可以为500nm或者更小。当导电膜D是湿的时，其厚度由其中的导电粒子的浓度来确定。例如，如果导电粒子的浓度为10wt％，则导电膜D可以形成为具有5μm或者更小的均匀厚度。在此情况下，液体组合物的粘度优选为30mPas或者更低，并且粘度的最低水平为约0.8mPas。该最低水平由所用溶剂的粘度值确定。
这里，导电粒子的实例包括金、银、铜、铂、钯和镍粒子，以及这些粒子的组合物。具体地讲，如果采用银纳米粒子作为导电粒子，则烘焙温度可以优选降低到比采用其它金属粒子时所必需的温度低。可以执行干工艺或者湿工艺来形成导电粒子。直径为50nm或者更小的粒子可以优选采用，更优选可以采用直径为1nm至20nm的粒子。
作为用于改性导电粒子的表面所采用的脂肪酸或者脂肪胺，适合采用具有11至22个碳原子的化合物，无论它们是饱和脂肪族或者不饱和脂肪族。这是因为上述化合物具有高的分散稳定性，并且在250℃或者更低的温度下烧结具有强导电性，而且它们的材料容易获得。脂肪酸的实例包括十二烷酸(lauric acid)、十四酸(myristic acid)、棕榈酸(palmitic acid)、油酸(oleic acid)和十八酸(stearic acid)。脂肪胺的实例包括胺的衍生物，例如伯胺、仲胺、叔胺、二胺和酰胺化合物，每一个都具有11至22个碳原子。上述脂肪胺的具体实例包括油胺(oleylamine)和硬脂酸酰胺(stearic acid amide)。
对于用脂肪酸或者脂肪胺改性导电粒子的表面所采用的方法，可以适当采用广泛知晓的方法。这里，描述采用银粒子方法的实例。通过在有机溶剂例如四氢呋喃(THF)中混合银纳米粒子，还原剂例如联氨化合物加入到有机溶剂，加入适量的希望的脂肪酸或者脂肪胺，并且加热所得到的混合物，从而使得该脂肪酸或者脂肪胺粘结到银粒子的表面。
这里，表面改性的导电粒子以0.1wt％至80wt％的比率包含在液体组合物中，优选为5wt％至20wt％。
在上述的液体组合物中，当采用包含用油酸表面改性的银纳米粒子的液体组合物时，均匀厚度为500nm或者更小的导电膜D可以优选形成在第一板10上。此外，在后续步骤中执行的将导电膜D的不必要部分转移到第二板上可以确保以高精度获得。
其中分散有表面改性的导电粒子的溶剂可以适当地单独使用，或者如果希望也可以用作多于一种溶剂的混合溶剂。具体地讲，在有机溶剂中，可以优选采用非极性溶剂，因为在液体组合物中可以保持导电粒子的分散稳定性。非极性溶剂的实例包括碳氢化合物溶剂，例如戊烷、己烷、庚烷、辛烷、癸烷、十二烷、异戊烷、异己烷、异辛烷、环己胺、甲基环己烷和环戊烷。还可以优选采用芳香族溶剂，例如甲苯、二甲苯和1-3-5三甲苯。如果单独采用有机溶剂，则优选采用沸点为50℃或更高和150℃或更低的有机溶剂。这样的有机溶剂的实例包括沸点为80.7℃的环己烷、沸点为98℃的庚烷和沸点为110.6℃的甲苯。
除了非极性溶剂外，根据可印刷性，也可以采用酯溶剂、醇溶剂、酮溶剂等作为有机溶剂。例如，乙酸甲酯(methyl acetate)、乙酸乙酯(ethyl acetate)或者丙酸乙酯(ethyl propionate)可以用作酯溶剂，乙醇、丙醇或者异丙醇可以用作醇溶剂，而丙酮、丁酮或者异丁酮可以用作酮溶剂。这些溶剂可以适合起到印刷的功能。
在第一板10上涂敷上述液体组合物的方法的实例包括：上述的顶部涂敷(cap-coating)、辊子涂敷(roll-coating)、喷雾涂敷(spray-coating)、浸渍涂敷(dip-coating)、幕淋式涂敷(curtain-flow-coating)、拉丝式涂敷(wire-bar-coating)、照相凹板式涂敷(gravure-coating)、气刀涂敷(air-knife-coating)、流延涂敷(doctor-blade-coating)、丝网涂敷(screen-coating)和喷墨涂敷(die-coating)。希望的涂敷方法可以根据第一板10的形状例如滚筒型或者平板性来选择。具体地讲，在上述的涂敷方法中，优选顶部涂敷，这是由于其优秀的涂敷特性。
接下来，如图1C所示，为表面具有凹凸图案的玻璃板等的第二板20被压在形成有导电膜D的第一板10的表面上。凹凸图案的凸起图案形成为对应于导电图案的反转图案，如稍后所描述。当采用现有的光刻技术通过蚀刻形成第二板20的凹凸图案时，可以形成具有高精度的精细凹凸图案。
这里，第二板20的表面材料比第一板10具有更低的表面张力，从而第二板20的凸起部分20a的顶表面对导电膜D具有比第一板10的表面更高的粘附力。因此，如图1D所示，通过将第二板20压在形成有导电膜D的第一板10的表面上，导致导电膜D(如图1C所示)的不必要图案(第一图案)被转移到凸起部分20a的顶表面，从而在第一板10上形成导电图案D’(第二图案)。该导电膜D’是转移到凸起部分20a的顶表面上的图案的反转图案。应当注意的是，可以收集和再利用转移到凸起部分20a的顶表面上的导电膜D的图案。
接下来，如图2E所示，形成有导电图案D’的第一板10的表面被压在转移基板30的转移表面上。这里，转移基板30由包括硅基板的基板31和形成在基板31上的由聚乙烯苯酚(polyvinylphenol，PVP)制造的绝缘膜32组成。因此，绝缘膜32的表面32a用作转移表面。这里，通过重掺杂有杂质离子，由硅基板制造的基板31也用作栅极电极。设置在其上的绝缘膜32用作栅极绝缘膜。
这里，绝缘膜32由具有比第二板20更低表面张力的材料组成，从而绝缘膜32的作为转移表面的表面32a对于导电图案D’比第二板20的凸起部分20a的顶表面具有更高的粘附力。因此，通过将形成有导电图案D’的第一板10的表面压在转移基板30的转移表面上，导电图案D’转移到绝缘膜32的表面32a上，如图2F所示。该导电图案D’用作源漏极电极33。
因此，如果该印刷方法用来形成源漏极电极33，则与采用光刻通过图案化设置在绝缘膜32上的导电膜来形成源漏极电极33的情况相比，防止了由蚀刻引起的绝缘膜32的表面粗糙或者抗蚀剂图案的残留物。这可以改善绝缘膜32和半导体层34之间的界面特性，导致晶体管的特性提高。
然后，例如通过在烤炉中加热，来烧结上述的导电图案D’。这里，导电图案D’的烧结厚度为500nm或者更小。结果发现，烧结的导电图案D’的接触电阻低于用包括粘合剂例如树脂组合物的液体组合物形成的烧结图案D’的接触电阻。该烧结的图案D’包括粘结到银纳米粒子的油酸，并且发现，保留在烧结的图案D’中的油酸也降低了接触电阻。
在制造工艺的该步骤后，执行类似于根据现有工艺制造薄膜晶体管的工艺。就是说，如图2G所示，通过旋涂等在绝缘膜32上形成由例如三异丙基甲硅烷基乙炔基并五苯(triisopropylsilylethynyl pentacene)组成的半导体层34，从而半导体层34覆盖由导电图案D’组成的源漏极电极33。
根据上述工艺，制造了底栅极底接触型薄膜晶体管，其中绝缘膜(栅极绝缘膜)32、源漏极电极33及半导体层34以这样的顺序层叠在基板(栅极电极)31上。
根据上述形成图案的方法、采用该形成图案的方法制造半导体装置的方法和由此制造的半导体装置，采用包括有机溶剂和用脂肪酸或者脂肪胺表面改性的导电粒子的液体组合物，具有均匀薄厚度的导电薄膜D形成在第一板10上。因此在转移基板的表面上可以稳定地形成具有高精度的精细导电薄图案D’。因此，通过印刷，可以形成半导体装置的精细的源漏极电极，并且可以简化半导体装置的制造工艺。
应当注意的是，在上述的实施例中，尽管描述了形成源漏极电极的实例，但是该实施例中所采用的方法也可以应用到在绝缘基板上形成栅极电极等。在此情况下，如图3所示，由聚醚砜等形成的塑料基板41用作转移基板30，基于类似于该实施例中采用的方法，通过将导电图案D’转移到塑料基板41上来形成栅极电极42。然后，栅极绝缘膜43、源漏极电极44以及半导体层45分别以类似于参照图2E至2G的实施例中描述的绝缘膜32、源漏极电极33以及半导体层34的方式形成。
此外，该实施例中采用的方法可以应用到形成构成其它类型晶体管的电极图案，也可以用于形成上述底栅极底接触型晶体管。此外，在该实施例中采用的方法可以应用到形成构成其它电子元件的电极图案，例如印刷配线板、RF-ID标签，以及显示装置的各种板及薄膜晶体管。
这里，再次参照图1A至2G来描述本发明的具体实例。
实例1
与上述实施例相类似，通过采用旋涂机涂敷PDMS(Dow CorningCorporation，Silpot)并且通过加热硬化PDMS，在玻璃基板11上形成第一板10(涂层单板)。然后，准备包含环己胺和银纳米粒子的液体组合物，在环己胺中分散5wt％的银纳米粒子，用油酸处理银纳米粒子(平均直径10nm)的表面。接下来，通过采用旋涂机在第一板10上涂敷液体组合物在其上形成导电膜D。
另一方面，通过采用旋涂机在玻璃基板上涂敷光致抗蚀剂(KAYAKUMICROCHEM CO.，LTD.，SU-8)以形成厚度为5μm的光致抗蚀剂膜，并且曝光和显影该光致抗蚀剂膜，导致在玻璃基板的表面上形成行-间隔(L/S)5μm(纵横比1∶1)的凹凸图案，来形成由玻璃板组成的第二板20。
然后，通过将第二板20压在导电膜D形成其上的第一板10的表面上，以将导电膜D的不必要图案(第一图案)转移到第二板20的凸起部分20a上，在第一板10上形成导电图案D’(第二图案)。
这里，通过采用旋涂机在基板31上涂敷溶液，准备具有由聚乙烯吡咯酮(polyvinyl pyrrolidone，PVP)制造的绝缘膜32的转移基板30。该溶液包含PVP树脂溶液(溶剂，丙基乙二醇一甲醚乙酸酯(propylene glycolmonomethyl ether acetate，PGMEA)；浓度20wt％)和三聚氰胺甲醛树脂制成的交联剂。接下来，通过将其上具有导电图案D’的第一板10的表面压在转移基板30的转移表面32a上，导电图案D’转移到绝缘膜32的表面上。然后，通过固定导电图案D’以便在180℃的温度下在烤炉中烧结银纳米粒子一个小时，从而形成具有导电性的配线图案。
结果发现，形成了5μm行间隔的导电图案D’而没有如图4B所示的问题，图4B是图4A中区域X的放大图像。
比较实例1
另一方面，作为对应于实例1的比较实例1，导电图案D’形成在第一板10上，然后，图案D’转移到转移基板30上。类似于实例1中所采用的，涂敷到第一板10上的液体组合物(Sumitomo Electric Industries，Ltd.，AGIN-W)包括高度可分散性的银纳米粒子和水溶剂，银纳米粒子分散在水溶性有机溶剂中。结果，如图5A所示，通过向绝缘膜32的表面上转移所形成的导电图案D’没有转移到转移基板30上。这是因为设置在第一板10的表面上的导电膜D在其间具有高的粘合力。
比较实例2
作为对应于实例1的比较实例2，类似于实例1所采用的，在第一板10上涂敷包含在乙醇溶剂中分散的银纳米粒子的液体组合物(SUMITOMOMETAL MINING CO.，LTD.，DCG-310-CN10)。结果，如图5B所示，液体组合物聚集在第一板10的表面上，而没有在第一板10上形成导电膜D。
比较实例3
此外，作为对应于实例1的比较实例3，根据类似于实例1所采用的方法形成电极图案。在该实例中，液体组合物(Cabot Corporation，AG-IJ-G-100-S1)包括表面涂敷有聚合材料并且分散在乙二醇型溶剂(极性溶剂)中的银基粒子。结果，如图5C所示，转移到绝缘膜32表面上的导电图案D’被破坏，而没有形成希望的电极图案。
本领域的技术人员应当理解的是，在如权利要求或者其等同特征的范围内，根据设计的需要和其他因素可以进行各种修改、结合、部分结合和替换。
本发明包含2007年4月16日提交日本专利局的日本专利申请JP2007-106864号的相关主题事项，其全部内容在此引用作为参考。

Claims (6)

1.一种形成图案的方法，包括如下步骤：
通过在第一板上涂敷液体组合物形成导电膜，该液体组合物包括有机溶剂和用脂肪酸或者脂肪胺表面改性的导电粒子；
通过将表面上具有凹凸图案的第二板压在该第一板的形成有该导电膜的表面上，并且将该导电膜的第一图案转移到该第二板的凸起顶表面上，从而在该第一板上形成为该第一图案的反转图案的第二图案，其中该第二板的表面材料比该第一板的具有更低的表面张力；以及
通过将该第一板的形成有该第二图案的表面压在转移基板的表面上，将该第二图案转移到该转移基板的表面上，其中该转移基板的表面材料比该第一板的具有更低的表面张力。
2.根据权利要求1所述的形成图案的方法，其中该导电粒子是银纳米粒子。
3.根据权利要求1所述的形成图案的方法，其中该导电粒子用油酸表面改性。
4.根据权利要求1所述的形成图案的方法，其中该有机溶剂是非极性溶剂。
5.一种制造半导体装置的方法，该半导体装置具有源漏极电极、栅极绝缘膜和栅极电极，该源漏极电极、栅极绝缘膜和栅极电极依次或者依相反的顺序层叠在基板上，并且在该源漏极电极的上侧或者下侧具有半导体层，该方法包括形成该源漏极电极或者该栅极电极的步骤，该步骤包括：
通过在第一板上涂敷液体组合物形成导电膜，该液体组合物包括有机溶剂和用脂肪酸或者脂肪胺表面改性的导电粒子；
通过将表面上具有凹凸图案的第二板压在该第一板的形成有该导电膜的表面上，并且将该导电膜的第一图案转移到该第二板的凸起顶表面上，从而在该第一板上形成作为该第一图案的反转图案的第二图案，其中该第二板的表面材料比该第一板的具有更低的表面张力；以及
通过将该第一板的形成有该第二图案的表面压在下层的表面上，将该第二图案转移到该下层的表面上，以形成该源漏极电极或者该栅极电极，其中该下层的表面材料比该第一板的具有更低的表面张力。
6.一种半导体装置，包括：
源漏极电极、栅极绝缘膜和栅极电极，依次或者依相反的顺序层叠在基板上，和
半导体层，在该源漏极电极的上侧或者下侧，
其中该源漏极电极或者该栅极电极通过包括下述步骤的方法形成：
通过在第一板上涂敷液体组合物形成导电膜，该液体组合物包括有机溶剂和用脂肪酸或者脂肪胺表面改性的导电粒子；
通过将表面上具有凹凸图案的第二板压在该第一板的形成有该导电膜的表面上，并且将该导电膜的第一图案转移到该第二板的凸起顶表面上，从而在该第一板上形成作为该第一图案的反转图案的第二图案，其中该第二板的表面材料比该第一板的具有更低的表面张力；以及
通过将该第一板的形成有该第二图案的表面压在下层的表面上，将该第二图案转移到该下层的表面上，以形成该源漏极电极或者该栅极电极，其中该下层的表面材料比该第一板的具有更低的表面张力。
CN2008100926230A 2007-04-16 2008-04-16 形成图案的方法、半导体装置及其制造方法 Expired - Fee Related CN101290870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007106864A JP4432993B2 (ja) 2007-04-16 2007-04-16 パターン形成方法および半導体装置の製造方法
JP106864/07 2007-04-16

Publications (2)

Publication Number Publication Date
CN101290870A CN101290870A (zh) 2008-10-22
CN101290870B true CN101290870B (zh) 2010-10-13

Family

ID=39852922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100926230A Expired - Fee Related CN101290870B (zh) 2007-04-16 2008-04-16 形成图案的方法、半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7985694B2 (zh)
JP (1) JP4432993B2 (zh)
KR (1) KR101384573B1 (zh)
CN (1) CN101290870B (zh)
TW (1) TWI383503B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361350B2 (en) * 2008-12-10 2013-01-29 Xerox Corporation Silver nanoparticle ink composition
US8361891B2 (en) * 2008-12-11 2013-01-29 Xerox Corporation Processes for forming channels in thin-film transistors
US8940120B2 (en) 2009-06-30 2015-01-27 Dic Corporation Electronic part manufacturing method and electronic part manufactured by the method
JP5311147B2 (ja) * 2010-08-25 2013-10-09 株式会社豊田中央研究所 表面被覆金属ナノ粒子、その製造方法、およびそれを含む金属ナノ粒子ペースト
JP5891625B2 (ja) * 2011-07-12 2016-03-23 大日本印刷株式会社 有機半導体素子の製造方法および有機半導体素子
KR20140046266A (ko) * 2012-10-10 2014-04-18 삼성디스플레이 주식회사 패턴 형성 장치, 패턴 형성 장치의 제조 방법 및 패턴 형성 방법
US20140374079A1 (en) * 2013-06-21 2014-12-25 Lockheed Martin Corporation Conformable and adhesive solid compositions formed from metal nanoparticles and methods for their production and use
JP6393937B2 (ja) * 2014-09-05 2018-09-26 Dic株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
KR102035115B1 (ko) * 2015-03-23 2019-10-22 반도 카가쿠 가부시키가이샤 도전성 피막 복합체 및 그 제조방법
JP6448449B2 (ja) * 2015-04-14 2019-01-09 トッパン・フォームズ株式会社 Ｒｆｉｄメディアの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1745487A (zh) * 2002-12-14 2006-03-08 造型逻辑有限公司 电子器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3689536B2 (ja) 1997-08-12 2005-08-31 光村印刷株式会社 画像形成法
NO311797B1 (no) * 1999-05-12 2002-01-28 Thin Film Electronics Asa Fremgangsmåter til mönstring av polymerfilmer og anvendelse av fremgangsmåtene
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP2004128469A (ja) 2002-07-31 2004-04-22 Mitsubishi Chemicals Corp 電界効果トランジスタ
JP4075775B2 (ja) * 2003-11-10 2008-04-16 Ｊｓｒ株式会社 無機粉体含有樹脂組成物、転写フィルムおよびプラズマディスプレイパネルの製造方法
KR100601264B1 (ko) * 2004-01-29 2006-07-19 주식회사 미뉴타텍 고분자 몰드를 이용한 미세 패턴 형성 방법
WO2005085360A1 (ja) * 2004-03-09 2005-09-15 Jsr Corporation 無機粉体含有組成物、転写フィルムおよび無機焼結体の形成方法
JP4568105B2 (ja) 2004-12-14 2010-10-27 積水化学工業株式会社 導電性微細パターンの製造方法
JP4622626B2 (ja) * 2005-03-30 2011-02-02 凸版印刷株式会社 導電性パターンの形成方法
US7306969B2 (en) * 2005-07-22 2007-12-11 Xerox Corporation Methods to minimize contact resistance
JP5109446B2 (ja) * 2007-03-30 2012-12-26 ソニー株式会社 パターン形成方法および電子素子の製造方法
JP4683239B2 (ja) * 2008-05-14 2011-05-18 ソニー株式会社 印刷用凹版の製造方法、電気基板の製造方法、および表示装置の製造方法
JP4552160B2 (ja) * 2008-07-30 2010-09-29 ソニー株式会社 有機半導体薄膜の形成方法および薄膜半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1745487A (zh) * 2002-12-14 2006-03-08 造型逻辑有限公司 电子器件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2005-353770A 2005.12.22
JP特开2006-278845A 2006.10.12
WO 2007/001409 A2,全文.

Also Published As

Publication number Publication date
JP2008270245A (ja) 2008-11-06
TW200849603A (en) 2008-12-16
JP4432993B2 (ja) 2010-03-17
US20080251844A1 (en) 2008-10-16
CN101290870A (zh) 2008-10-22
KR101384573B1 (ko) 2014-04-11
US7985694B2 (en) 2011-07-26
TWI383503B (zh) 2013-01-21
KR20080093364A (ko) 2008-10-21

Similar Documents

Publication Publication Date Title
CN101290870B (zh) 形成图案的方法、半导体装置及其制造方法
US8241528B2 (en) Conductive ink for letterpress reverse printing
CN102334392B (zh) 电子部件的制造方法及通过该方法制造的电子部件
EP2292707A1 (en) Ink composition for forming an insulating film and an insulating film formed from said ink composition
CN101743623A (zh) 层状结构、电子器件以及显示设备
US8048725B2 (en) Method of forming pattern and method of producing electronic element
US8361372B2 (en) Method of forming pattern and method of producing electronic element
JP6491086B2 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
JPWO2014017323A1 (ja) 反転印刷用導電性インキ及び薄膜トランジスタの製造方法及び該製造法方法で形成された薄膜トランジスタ
JP5403314B2 (ja) 絶縁膜形成用インキ組成物、該インキ組成物から形成された絶縁膜、該絶縁膜を有する電子素子
EP3276691B1 (en) Device comprising dielectric interlayer
JP6877345B2 (ja) 導体とその製造方法、及びそれを用いた積層回路及び積層配線部材
US9093475B2 (en) Thin film transistor short channel patterning by substrate surface energy manipulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20150416

EXPY Termination of patent right or utility model