JP2007005445A - 半導体装置の電極回路の形成方法、および、それに用いる除去版 - Google Patents

半導体装置の電極回路の形成方法、および、それに用いる除去版 Download PDF

Info

Publication number
JP2007005445A
JP2007005445A JP2005181824A JP2005181824A JP2007005445A JP 2007005445 A JP2007005445 A JP 2007005445A JP 2005181824 A JP2005181824 A JP 2005181824A JP 2005181824 A JP2005181824 A JP 2005181824A JP 2007005445 A JP2007005445 A JP 2007005445A
Authority
JP
Japan
Prior art keywords
blanket
semiconductor device
removal plate
removal
electrode circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005181824A
Other languages
English (en)
Inventor
Osamu Kino
修 喜納
Toru Okubo
透 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2005181824A priority Critical patent/JP2007005445A/ja
Publication of JP2007005445A publication Critical patent/JP2007005445A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】
本発明の課題は、反転オフセット印刷法による半導体装置の電極回路の形成方法を提供すること及びそれに用いる除去版を提供するものである。
【解決手段】
ブランケットに電極インクを塗布する工程と、少なくとも3回は除去版にてブランケット上の電極インクを除去する工程を有し、ブランケット上の電極インクを基材上に転写することを特徴とする半導体装置の電極回路の形成方法において、除去の工程において複数の除去版を用い、除去版の凸状部の最も細い部分の線幅をX、当該凸状部の高さをZとした時に、Z≦2Xの関係を有し、除去版の凹状部の最も太い線幅をY、当該凹状部の深さをWとした時に、0.01Y≦Wの関係を有することにより、除去版の形状を正確に反映した高解像度領域と低解像度領域の電極パターンを形成することが可能となった。
【選択図】図5

Description

本発明は、半導体装置の電極回路を印刷法で形成する方法とそれに用いる除去版に関する。
なお、ここで言う半導体装置とは、半導体特性を利用して機能する装置全般を指し、電気
光学装置、発光装置、半導体回路、および、電子機器の全てを含む。
近年、半導体装置には、高スループット化、大面積化、低コスト化などの要求から、フォトリソ法に代えて、印刷法による半導体装置の形成方法が考案されている。
印刷法にはインクジェット法やレーザー転写法などの無版印刷と、凸版印刷や凹版印刷や反転オフセット印刷およびスクリーン印刷などの有版印刷がある。
無版印刷においては、インクジェット法による回路形成の例が報告されている(非特許文献1)。
しかし、インクジェット法は着弾精度が悪く、低粘度のインクによる着弾後の流動性の大きさより、フォトリソ法と比較して十分な解像度は得られない。
また、レーザー転写法は、一般に解像度が低く、パターンのエッジ部分の直線性が悪く(ギザギザ)、解像度を上げようとすると、レーザーのスポット径を絞らないといけないため、転写のスループットが極端に落ちる。
次に、有版印刷について説明する。
一般的に半導体装置の同一層内には高解像度部分と低解像度部分のパターンが混在している。
半導体装置の形成を試みた場合、次のような問題が生じる。
版深が浅い場合(図1)。
凸版印刷では低解像度部分の凹部にインクが付着したり、さらにそのインクが基板上の非パターン部に転写される問題がある。
また、凹版印刷においては低解像度部分のような高開口部分ではインクの充填不足が起こる。
版深が深い場合(図2)。
版深が深い場合、高解像度部分では版の凸部分の機械強度が不足し、位置ずれや歪み、凸部の破損などの問題が生じる。
また、有版印刷は印刷原版と印刷される基材もしくは、印刷原版とブランケットと印刷される基材間のインクの付着力の違いを利用して、印刷される基材上へインクを転写するものである。
インク剥離の際に、引張方向の変位をインクに加えると、複雑なパターンでは高解像度部と低解像度部とでインクに加わる引張応力が異なり、印刷版からの剥離性やブランケットから基材への転写性が不均一になる。
高解像度な部分ほど不均一な応力の影響を受け易く、高解像度化の際の問題となっている。
Science Vol. 290, 2123 (2000)
本発明の課題は、反転オフセット印刷法による半導体装置の電極回路の形成方法を提供すること、および、それに用いる除去版を提供するものである。
請求項1に記載の発明は、印刷による半導体装置の電極回路の形成方法において、ブランケットに電極インクを塗布する工程と、少なくとも3回は除去版にてブランケット上の電極インクを除去する工程を有し、ブランケット上の電極インクを基材上に転写することを特徴とする半導体装置の電極回路の形成方法である。
請求項2に記載の発明は、前記除去の工程において、複数の除去版を用いることを特徴とする請求項1に記載の半導体装置の電極回路の形成方法である。
請求項3に記載の発明は、前記除去版の凸状部の最も細い部分の線幅をX、当該凸状部の高さをZとした時に、
Z≦2X
の関係を有することを特徴とする請求項1または請求項2に記載の半導体装置の電極回路の形成方法に用いる除去版である。
請求項4に記載の発明は、前記除去版の凹状部の最も太い線幅をY、当該凹状部の深さをWとした時に、
0.01Y≦W
の関係を有することを特徴とする請求項1または請求項2に記載の半導体装置の電極回路の形成方法に用いる除去版である。
請求項5に記載の発明は、前記除去版のうち、少なくとも1つの除去版の、少なくとも有効領域内のパターンは規則的パターンであることを特徴とする請求項3または請求項4に記載の半導体装置の電極回路の形成方法に用いる除去版である。
請求項6に記載の発明は、前記規則的パターンが、ライン状、ドット状、格子状、または、ハニカム状のいずれかの規則的パターン、もしくはその組み合わせであることを特徴とする請求項5に記載の半導体装置の電極回路の形成方法に用いる除去版である。
本発明では、ブランケット上の電極インクを、適切な解像度と版深の組み合わせを備えた複数の除去版で除去することによって、除去版の形状を正確に反映した高解像度領域と低解像度領域の電極パターンを形成することができる。
本発明の請求項3に記載の発明は、前記除去版の凸状部の最も細い部分の線幅をX、当該凸状部の高さをZとした時に、
Z≦2X
の関係を有することを特徴とする請求項1または請求項2に記載の半導体装置の電極回路の形成方法に用いる除去版であり、凸部の最も細い部分の線幅Xと凸状部の高さZの関係をZ≦2Xとすることによって、凸状部分の印刷工程における十分な強度を確保することができるという顕著な効果を奏する。
本発明の請求項4に記載の発明は、前記除去版の凹状部の最も太い線幅をY、当該凹状部の深さをWとした時に、
0.01Y≦W
の関係を有することを特徴とする請求項1または請求項2に記載の半導体装置の電極回路の形成方法に用いる除去版であり、凹状部の最も細い線幅Yと凹状部の深さWの関係を0.01Y≦Wとすることによって、凹状部分に不必要なインクが付着することを防ぐことができるという顕著な効果を奏する。
本発明の請求項5に記載の発明は、前記除去版のうち、少なくとも1つの除去版の、少なくとも有効領域内のパターンはライン状または、ドット状、格子状、ハニカム状の規則的パターン、もしくはその組み合わせであることを特徴とする請求項3または請求項4に記載の半導体装置の電極回路の形成方法に用いる除去版であり、除去版の有効領域内のパターンを規則的なパターンにすることによって、除去版によってブランケット上のインクを除去する際の、応力が有効領域内で均一になり、高解像度のパターンを好適に形成することができるという顕著な効果を奏する。
なお、ここで言う有効領域とは基板端部やアライメント部分を除く半導体装置の実効動作部分のことである。
反転オフセット印刷による電極回路の形成方法の例を図3、図4、図5を基にして説明する。
[高解像度部分の形成]
最初に、本発明の実施の形態として、半導体装置に用いる電極回路の反転オフセット印刷による高解像度部分の形成に適応した例を図3を基にして説明する。
まず、ブランケット111上に電極インク211を塗布法にて積層し、予備乾燥を行い転写物212が全面に形成されたブランケット112を得る(図3(a))。
塗布方法としては、バーコート法、ロールコート法、マイクログラビア法、カーテンコート法、スプレー法、ディップ法などの方法、好ましくはダイコート法を用いることができる。
また、ここで用いることのできる電極インクとしては、金属粒子入りペーストや、金属粒子分散溶液などを用いることができるが、高い印刷解像度を得るためには金属粒子の平均粒子径は50nm以下であることが好ましく、さらに好ましくは20nm以下である。
この金属粒子は金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガン、または、金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガンの金属から選択される2種類以上の金属からなる合金を用いることができる。
また、電極インクとしてはポリアニリン、ポリ3,4−エチレンジオキシチオフェン、ポリピロールなどの導電性高分子溶液などを用いることもできる。
ブランケットの材料としては、転写物が形成可能かつ除去版による除去、および、基材への転写が可能なものを用いることができるが、ある程度の弾性を有する材料が好ましく、例えば、シリコーン系エラストマー、フッ素系エラストマー、ブチルゴム、エチレンプロピレンゴムなどが好ましい。
また、このブランケット表面にはフッ素処理、シリコーン処理などを施しても良い。
次に、転写物212が形成されたブランケット112を除去版311の表面に密着させた後、剥離させる。
この工程で、ブランケット上には高解像度部分を含む転写物213のパターンが形成されている(図3(b))。
次に、転写物213が形成されたブランケット113を除去版312の表面に密着させた後、剥離させる。
この工程で、ブランケット上には高解像度部分の転写物214が残され、低解像度部分を形成できるスペースが形成される(図3(c))。
ここで用いられる除去版としては、転写物を除去できるものであれば特に限定するものではないが、ガラス板や石英板、鉄板や銅板などの金属板、シリコンウエハー、樹脂材料を用いることができる。
除去版の加工方法としては、フォトリソエッチングや、収束イオンビーム、サンドブラストなどの方法を用いることができる。
除去版は、除去版の凸状部の最も細い部分の線幅をX、当該凸状部の高さをZとした時に、
Z≦2X
の関係を有することが好ましい。
凸部の最も細い部分の線幅Xと凸状部の高さZの関係をZ≦2Xとすることによって、凸状部分の印刷工程における十分な強度を確保することができる。
また、除去版は、除去版の凹状部の最も太い線幅をY、凹状部の深さをWとした時に、
0.01Y≦W
の関係を有することが好ましい。
凹状部の最も太い線幅Yと凹状部の深さWの関係を0.01Y≦Wとすることによって、凹状部分にインクが付着し、印刷パターンに欠けが起こることを防ぐことができる。
高解像度部分を形成する転写物の除去を行う除去版の、少なくとも有効領域内のパターンはライン状または、ドット状、格子状、ハニカム状の規則的パターン、もしくはその組み合わせであることが好ましい。
規則的なパターンにすることによって、剥離の際に転写物にかかる引張応力が有効領域内で均一になり、高解像度のパターンを良好に形成することができる。
次に、転写物214が形成されたブランケット114を基材411に密着させた後、剥離させる。
これにより、基材411に接触した転写物215はブランケット111から剥離されるとともに、基材411上へ転写される(図3(d))。
基材としては、転写物が転写するものであれば用いることができる。
例えば、ソーダライムガラスや、石英、シリコンウエハーなどの絶縁性無機基板や鉄板や銅板などの金属板、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、などのプラスチック基材を用いることができる。
[低解像度部分の形成]
本発明の実施の形態として、半導体装置に用いる電極回路の印刷法による低解像度部分の形成に適応した例を図4を基にして説明する。
なお、低解像度部分の形成では高解像度部分の形成で示した材料と同じ材料を用いることができる。
まず、ブランケット121上に電極インク221を塗布法にて積層し、予備乾燥を行い転写物222が全面に形成されたブランケット122を得る(図4(a))。
次に、転写物が形成されたブランケット122をインク除去版321の表面に密着させた後、剥離させる。
この工程で、ブランケット123上には低解像度部分の転写物223が形成されている(図4(b))。
次に、転写物が形成されたブランケット123を基材411に密着させた後、剥離させる。これにより、基材411に接触した転写物はブランケット121から剥離されるとともに、基材411上へ転写される(図4(c))。
次に、基材411上へ転写された被転写物を熱処理することにより、導電性を発現させ、低解像部と高解像部が混在した所望の電極回路のパターンを得る(図5)。
発明の実施の形態における図3と図4に示した方法で反転オフセット印刷を行った。
まず、ブランケット(ジーイー東芝シリコーン株式会社製TSE3455T)に電極インク(真空冶金株式会社製Agナノメタルインク:Aldrich製ポリエチレングリコール=8:1)をダイコート法で全面に塗布した後、60℃で5分の予備乾燥を行い、転写物がブランケットの全面に形成されたブランケットを得た。
次に、このブランケットを第1の除去版に密着させた後に剥離し、第1の除去版に接触した部分の転写物を除いた。
第1の除去版はシリコンウエハーをフォトリソエッチングで版深が500nm、ライン/スペース=500nm/500nmのラインパターンに加工した物を用いた。
次に、このブランケットを第2の除去版に密着させた後に剥離し、第2の除去版に接触した部分の転写物を除いた。
第2の除去版はシリコンウエハーをフォトリソエッチングで版深が10μmに加工した物を用いた。
次に、このブランケットを基材に密着させた後に剥離することで、基材に高解像度部分の転写物を転写した。
次に、ブランケット(ジーイー東芝シリコーン株式会社製TSE3455T)に電極インク(真空冶金株式会社製Agナノメタルインク:Aldrich製ポリエチレングリコール=8:1)をダイコート法で全面に塗布した後、60℃で5分の予備乾燥を行い、転写物がブランケットの全面に形成されたブランケットを得た。
次に、このブランケットを第3の除去版に密着させた後に剥離し、第3の除去版に接触した部分の転写物を除いた。
第3の除去版はシリコンウエハーをフォトリソエッチングで版深が10μm、ライン/スペース=250μm/250μmに加工した物を用いた。
次に、このブランケットを基材に密着させた後に剥離することで、基材に低解像度部分の転写物を転写した。
最後に、これを200℃で30分間熱処理を行って、高解像度部分と低解像度部分が混在した電極回路パターンを形成した。
高解像度パターンをAFMで観察したところ、除去版の形状を正確に反映したラインスペース状のパターンが確認された(最小ライン/最小スペース=500nm/500nm)。
また、電極の膜厚は100nmであった。
低解像度パターンを光学顕微鏡で観察したところ、除去版の形状を正確に反映したラインスペース状のパターンが確認された(最大ライン/最大スペース=250μm/250μm)。
これより高解像度部分と低解像度部分が良好に形成されていることが確認された。
本発明の半導体装置の電極回路の形成方法、および、それに用いる除去版は、任意の回路設計が可能であるので、電気光学装置、発光装置、半導体装置などの回路やRFIDのアンテナ、PDPの電磁波シールド層の形成など広い用途で利用できる。
有版印刷の問題点を示す印刷原版の断面図である。 有版印刷の問題点を示す印刷原版の断面図である。 本発明の実施の形態にかかる導電性パターンの形成例を説明するための断面図である。 本発明の実施の形態にかかる導電性パターンの形成例を説明するための断面図である。 本発明により形成された電極回路の断面図である。
符号の説明
011 版深の浅い印刷原版
012 版深の深い印刷原版
111、121 ブランケット
112 転写物212が形成されたブランケット
113 転写物213が形成されたブランケット
114 転写物214が形成されたブランケット
122 転写物222が形成されたブランケット
123 転写物223が形成されたブランケット
211、221 電極インク
212、222 ブランケット全面に形成された転写物
213 ブランケットに規則的パターン形成された高解像度部分の転写物
214 ブランケットに形成された高解像度部分の転写物
215 基材上に転写された高解像度部分の転写物
223 ブランケットにパターン形成された低解像度部分の転写物
224 基材上に転写された低解像度部分の転写物
311 高解像度除去版
312 低解像度部分スペース形成用除去版
321 低解像度除去版
411 基材

Claims (6)

  1. 印刷による半導体装置の電極回路の形成方法において、ブランケットに電極インクを塗布する工程と、少なくとも3回は除去版にてブランケット上の電極インクを除去する工程を有し、ブランケット上の電極インクを基材上に転写することを特徴とする半導体装置の電極回路の形成方法。
  2. 前記除去の工程において、複数の除去版を用いることを特徴とする請求項1に記載の半導体装置の電極回路の形成方法。
  3. 前記除去版の凸状部の最も細い部分の線幅をX、当該凸状部の高さをZとした時に、
    Z≦2X
    の関係を有することを特徴とする請求項1または請求項2に記載の半導体装置の電極回路の形成方法に用いる除去版。
  4. 前記除去版の凹状部の最も太い線幅をY、当該凹状部の深さをWとした時に、
    0.01Y≦W
    の関係を有することを特徴とする請求項1または請求項2に記載の半導体装置の電極回路の形成方法に用いる除去版。
  5. 前記除去版のうち、少なくとも1つの除去版の、少なくとも有効領域内のパターンは規則的パターンであることを特徴とする請求項3または請求項4に記載の半導体装置の電極回路の形成方法に用いる除去版。
  6. 前記規則的パターンが、ライン状、ドット状、格子状、または、ハニカム状のいずれかの規則的パターン、もしくはその組み合わせであることを特徴とする請求項5に記載の半導体装置の電極回路の形成方法に用いる除去版。
JP2005181824A 2005-06-22 2005-06-22 半導体装置の電極回路の形成方法、および、それに用いる除去版 Pending JP2007005445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005181824A JP2007005445A (ja) 2005-06-22 2005-06-22 半導体装置の電極回路の形成方法、および、それに用いる除去版

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005181824A JP2007005445A (ja) 2005-06-22 2005-06-22 半導体装置の電極回路の形成方法、および、それに用いる除去版

Publications (1)

Publication Number Publication Date
JP2007005445A true JP2007005445A (ja) 2007-01-11

Family

ID=37690787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005181824A Pending JP2007005445A (ja) 2005-06-22 2005-06-22 半導体装置の電極回路の形成方法、および、それに用いる除去版

Country Status (1)

Country Link
JP (1) JP2007005445A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251888A (ja) * 2007-03-30 2008-10-16 Sony Corp パターン形成方法および電子素子の製造方法
US8291820B2 (en) 2008-05-14 2012-10-23 Sony Corporation Intaglio printing plate, production method for intaglio printing plate, production method for electronic substrate, and production method for display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251888A (ja) * 2007-03-30 2008-10-16 Sony Corp パターン形成方法および電子素子の製造方法
US8291820B2 (en) 2008-05-14 2012-10-23 Sony Corporation Intaglio printing plate, production method for intaglio printing plate, production method for electronic substrate, and production method for display device

Similar Documents

Publication Publication Date Title
JP4622626B2 (ja) 導電性パターンの形成方法
US7913382B2 (en) Patterned printing plates and processes for printing electrical elements
JP2008055908A (ja) スタンパーの製造方法
KR100606441B1 (ko) 클리체 제조방법 및 이를 이용한 패턴 형성방법
JP2010023352A (ja) スクリーン版、層間絶縁膜、回路基板、アクティブマトリックス回路基板及び画像表示装置
JP2007005445A (ja) 半導体装置の電極回路の形成方法、および、それに用いる除去版
JP5549171B2 (ja) 反転オフセット印刷用除去版及びその製造方法、並びに印刷物の製造方法
JP5261873B2 (ja) 反転オフセット印刷用除去版およびこれを用いた転写物の製造方法
KR100602912B1 (ko) 도체 패턴의 제조방법
JP2010108964A (ja) 回路基板の製造方法
JP2009283791A (ja) 半田ペースト印刷方法および半田ペースト印刷用マスク
JP5458469B2 (ja) 凸版反転オフセット印刷用凸版及びその製造方法、並びに印刷物の製造方法
JP2014128924A (ja) グラビアオフセット印刷方法
JP2013115237A (ja) グラビアオフセット印刷用凹版およびそれを用いた印刷配線基材の製造方法ならびに印刷配線基材
KR20030057067A (ko) 인쇄방식을 이용한 패턴형성방법
KR20090065896A (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
JP6079232B2 (ja) グラビアオフセット印刷方法
JP5019395B2 (ja) 画像形成方法および画像パターン
CN110867137B (zh) 显示面板的制备方法及显示面板
KR101189682B1 (ko) 패턴 전사방법 및 패턴 전사장치
JP2015204191A (ja) 電極パターン形成方法
KR20120087675A (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
JP2017136782A (ja) 印刷物製造方法
JP2016112800A (ja) 凸版反転オフセット印刷機およびそれを用いた印刷物製造方法
JP7172026B2 (ja) 薄膜トランジスタ