KR20090090273A - 피드포워드 증폭기 및 그 제어 방법 - Google Patents

피드포워드 증폭기 및 그 제어 방법 Download PDF

Info

Publication number
KR20090090273A
KR20090090273A KR1020090013288A KR20090013288A KR20090090273A KR 20090090273 A KR20090090273 A KR 20090090273A KR 1020090013288 A KR1020090013288 A KR 1020090013288A KR 20090013288 A KR20090013288 A KR 20090013288A KR 20090090273 A KR20090090273 A KR 20090090273A
Authority
KR
South Korea
Prior art keywords
amplifier
power
distortion
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020090013288A
Other languages
English (en)
Other versions
KR101043989B1 (ko
Inventor
야스노리 스즈키
쇼이치 나라하시
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20090090273A publication Critical patent/KR20090090273A/ko
Application granted granted Critical
Publication of KR101043989B1 publication Critical patent/KR101043989B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

왜곡 검출 회로(10)와 왜곡 제거 회로(20)로 이루어지는 피드포워드 증폭기에서, 왜곡 검출 회로의 주증폭기로서 하모닉 리액션 증폭기(130)를 사용하고, 제어부(43)가 피드포워드 증폭기 출력으로부터 대역외 누설 전력비(ACLR)와 전력 효율을 구하여, ACLR이 기준값 이하의 조건에서 효율이 최대가 되도록 하모닉 리액션 증폭기의 2개의 트랜지스터(33A, 33B)의 게이트 바이어스 전압을 제어한다.
Figure P1020090013288
주증폭기, 주증폭기 경로, 선형 전달 경로, 입력 신호, 분배기, 출력 신호, 보조증폭기, 왜곡 주입 경로, 합성 분배기, 전력 합성기, 피드포워드 증폭기, 하모닉 리액션 증폭기, 제1 방향성 결합기, 제어부

Description

피드포워드 증폭기 및 그 제어 방법{FEEDFORWARD AMPLIFIER AND CONTROL METHOD THEREOF}
본 발명은 고효율인 피드포워드 증폭기 및 그 제어 방법에 관한 것이다.
최근, 이동통신의 급격한 보급에 수반되는 서비스 지역의 확보를 위해 다수의 기지국용 장치를 설치할 필요가 있다. 기지국 장치 설치의 형편으로부터 복수의 기지국용 장치를 동일 개소에 설치할 필요도 있다. 또 기지국 장치의 전력 소비를 삭감하는 것이 요망되고 있다. 이와 같은 배경하에서 기지국용 장치의 소형화와 전력 절약화가 요망되고 있다. 기지국용 장치는 일반적으로 변복조 장치, 송신 증폭기, 방열기, 각종 제어 장치 등을 포함한다. 기지국용 장치의 소비 전력의 대부분을 송신 증폭기가 차지하고 있다는 점에서 송신 증폭기의 전력 절약화가 주목되고 있다.
통신용 기지국용 장치에서 사용되는 송신 증폭기에는 (1) 멀티캐리어의 동시 증폭의 필요성과 (2) 이동통신 방식에서 요구하는 대역외 누설 전력 등의 규격값을 만족할 필요성으로부터 선형화 기술이 사용되고 있다. 이 선형화 기술의 하나로 피드포워드 증폭기가 있다. 도 1은 피드포워드 증폭기의 기본 구성을 도시한다. 피드포워드 증폭기(100)는 왜곡 검출 회로(10)와 왜곡 제거 회로(20)를 포함한다(비특허문헌 1).
[비특허문헌 1] : N. Pothecary, Feedforward linear power amplifiers, Artech House, 1999.
왜곡 검출 회로(10)는 피드포워드 증폭기(100)의 입력 신호를 2개의 경로에 분배하는 분배기(11)와, 벡터 조정기(12)와, 주증폭기(13)와, 지연선로(14)와, 합성 분배기(15)를 포함한다. 벡터 조정기(12)와 주증폭기(13)를 포함하는 경로가 주증폭기 경로(PMA)이며, 지연선로(14)를 포함하는 경로가 선형 전달 경로(PLT)이다. 합성 분배기(15)는 일반적으로 방향성 결합기로 구성되고, 주증폭기 경로(PMA)의 이득에 상당하는 결합도를 가진다.
주증폭기(13)는 벡터 조정기(12)의 출력 신호를 증폭한다. 합성 분배기(15)는 주증폭기 경로(PMA)의 출력 신호(여기서는 피드포워드 증폭기의 입력 신호인 주파(主波) 성분과, 주증폭기에서 발생하는 왜곡 성분으로 구성되는 신호로 함)와 선형 전달 경로(PLT)의 출력 신호를 합성한다. 여기서 벡터 조정기(12)는 왜곡 주입 경로(PDI)로 출력되는 왜곡 성분이 충분히 커지도록, 주증폭기(13)의 입력 신호의 진폭과 위상을 조정한다(왜곡 검출 회로(10)의 루프 조정이라고 함). 또한 왜곡 검출 회로(10)의 루프 조정에 필요한 신호 추출부와 제어부는 도시하지 않는다. 왜곡 성분은 왜곡 주입 경로(PDI)로의 입력 신호가 된다. 그리고 합성 분배기(15) 는 왜곡 제거 회로(20)의 일방의 경로(후술하는 주증폭기 출력 전달 경로(PMT))에 주파 성분과 왜곡 성분을 출력한다.
왜곡 제거 회로(20)는 지연선로(21)와, 벡터 조정기(22)와, 보조증폭기(23)와, 전력 합성기(24)를 포함한다. 지연선로(21)를 포함하는 경로가 주증폭기 출력 전달 경로(PMT)이며, 벡터 조정기(22)와 보조증폭기(23)를 포함하는 경로가 왜곡 주입 경로(PDI)이다. 벡터 조정기(22)는 후술하는 전력 합성기(24)가 출력하는 출력 신호의 인접 대역외 누설 전력비(ACLR)가 충분히 작아지도록, 왜곡 주입 경로(PDI)에 입력되는 왜곡 성분의 진폭과 위상을 조정한다(왜곡 제거 회로(20)의 루프 조정이라고 함). 또한 왜곡 제거 회로(20)의 루프 조정에 필요한 신호 추출부와 제어부는 도시하지 않는다. 보조증폭기(23)는 벡터 조정기(22)의 출력 신호를 증폭한다. 전력 합성기(24)는 주증폭기 출력 전달 경로(PMT)의 출력 신호와 왜곡 주입 경로(PDI)의 출력 신호를 등진폭·역위상·등지연으로 전력 합성한다. 이것에 의해, 왜곡 성분이 제거되고 주파 성분이 피드포워드 증폭기(100)로부터 출력된다.
이와 같이, 왜곡 검출 회로(10)는 주증폭기(13)에서 발생하는 왜곡 성분을 검출하고, 왜곡 제거 회로(20)는 검출된 왜곡 성분을 등진폭·역위상·등지연으로 주증폭기의 출력 신호에 주입한다. 이 동작에 의해 피드포워드 증폭기(100)는 주증폭기(13)에서 발생하는 왜곡 성분을 보상한다.
피드포워드 증폭기의 다른 부분에 액티브 회로가 없는 경우, 피드포워드 증 폭기(100)의 소비 전력은 액티브 회로인 주증폭기(13) 및 보조증폭기(23)의 소비 전력에 의해 정해진다. 피드포워드 증폭기의 전력 효율은 피드포워드 증폭기의 출력 전력과 그 소비 전력의 비이다.
피드포워드 증폭기(100)의 전력 효율을 높이는 방법은 소정의 선형성을 유지하면서 피드포워드 증폭기 내의 액티브 회로의 소비 전력을 삭감하는 것이다. 그러나 주증폭기(13)와 보조증폭기(23)의 소비 전력을 삭감하면 각각의 증폭 소자에 급전하는 전류를 삭감하게 되는 점에서, 각각의 증폭 소자에서 발생하는 왜곡 성분이 증대하게 된다. 이와 같이, 소비 전력 삭감과 왜곡 발생에는 트레이드 오프의 관계가 있다.
보조증폭기(23)의 소비 전력을 삭감한 경우, 왜곡 검출 회로(10)로 검출한 왜곡 성분이 보조증폭기(23)에서 더욱 왜곡되는 점에서, 제거해야 할 왜곡 성분과 상이한 왜곡 성분이 된다. 이 결과, 주증폭기(13)에서 발생하는 왜곡 성분을 충분히 제거할 수 없게 된다. 이와 같이, 보조증폭기(23)는 왜곡 검출 회로(10)로 검출한 왜곡 성분을 선형으로 증폭하는 것이 필요하다. 따라서, 보조증폭기(23)에는 A급 증폭기가 일반적으로 사용되며, 그 소비 전력을 대폭 삭감할 수는 없다.
주증폭기의 전력 효율을 높이기 위해서 고효율 증폭 기술을 적용한 주증폭기가 제안되어 있다. 그 하나로 도허티 증폭기가 있다(특허문헌 1). 도허티 증폭기는 캐리어 증폭기와 피크 증폭기를 포함한다(비특허문헌 2). 도허티 증폭기의 입력 전력이 어느 일정값을 넘으면 피크 증폭기가 동작하고, 피크 증폭기 출력은 캐리어 증폭기 출력과 합성된다. 피크 증폭기가 동작하는 입력 전력의 영역에서 캐 리어 증폭기가 포화 동작하고 있는 점에서, 도허티 증폭기는 높은 전력 효율을 달성할 수 있다. 도허티 증폭기를 주증폭기로서 사용함으로써, W-CDMA 방식용 2GHz대 피드포워드 증폭기의 전력 효율을 2% 개선할 수 있는 것이 보고되어 있다(비특허문헌 3).
[특허문헌 1] : 일본 특허 공개 2000-286645호 공보(미국특허번호 6,320,464)
[비특허문헌 2] : S. C. Cripps, Advanced Techniques in RF Power Amplifier Design, Artech House, 2002.
[비특허문헌 3] : K-J. Cho, J-H. Kim, and S. P. Stapleton, "A highly efficient Doherty feed-forward linear power amplifier for W-CDMA base-station applications", IEEE Transactions on Microwave Theory and Techniques, vol. 53, no. 1, Jan. 2005.
도허티 증폭기의 비선형 특성은 피크 증폭기가 동작하는 영역과 동작하지 않는 영역에서 발생 원리가 상이하다. 피크 증폭기가 동작하지 않는 영역에서 캐리어 증폭기의 비선형 특성이 도허티 증폭기의 비선형 특성이 된다. 또 피크 증폭기가 동작하는 영역에서 캐리어 증폭기와 피크 증폭기의 각각의 비선형 특성의 합이 도허티 증폭기의 비선형 특성이 된다. 도허티 증폭기는 피크 증폭기가 동작하는 영역에서 높은 전력 효율을 달성할 수 있지만, 도허티 증폭기의 비선형 특성은 캐리어 증폭기 단체의 비선형 특성에 비교하여 복잡해진다.
도허티 증폭기를 주증폭기로서 사용하는 피드포워드 증폭기는 도허티 증폭기 의 복잡한 비선형 특성을 보상해야만한다. 피드포워드 증폭기의 왜곡 보상이 이상적으로 행해지면, 도허티 증폭기의 출력 신호에 포함되는 왜곡 성분은 모두 제거된다. 그러나 현실의 피드포워드 증폭기는 주증폭기가 발생시키는 왜곡 성분을 완전히 제거할 수 없다. 이것은 왜곡 검출 회로와 왜곡 제거 회로에서 등진폭, 역위상, 등지연을 달성하는 조정에 한계가 있고, 또 왜곡 검출 회로와 왜곡 제거 회로의 각 주파수 특성이 도허티 증폭기에서 발생하는 복잡한 비선형 특성의 주파수 특성에 완전히 대응할 수 없기 때문이다. 이와 같이 피크 증폭기가 동작하는 상황에서는 높은 전력 효율을 달성할 수 있지만, 복잡한 비선형 특성 때문에 충분한 왜곡 보상을 행할 수 없다는 과제가 있었다. 무선방식에서 규정되어 있는 대역외 누설 전력이 규격값 이하가 되도록 하기위해 주증폭기에 도허티 증폭기를 채용해도 5dB정도의 출력 백오프를 필요로 하여, 전력 효율을 높일 수 없었다.
본 발명의 목적은 복잡한 비선형 왜곡을 발생시키지 않고, 높은 전력 효율을 실현하는 것이 가능한 피드포워드 증폭기를 제공하는 것 및 이와 같이 피드포워드 증폭기를 제어하는 방법을 제공하는 것이다.
본 발명에 의한 피드포워드 증폭기는,
주증폭기가 삽입되어 있는 주증폭기 경로와 선형 전달 경로에 입력 신호를 분배하는 분배기와,
상기 주증폭기 경로의 출력 신호와 상기 선형 전달 경로의 출력 신호를 합성하고, 주증폭기 출력 전달 경로로의 입력 신호와 보조증폭기가 삽입되어 있는 왜곡 주입 경로로의 입력 신호를 생성하는 합성 분배기와,
상기 주증폭기 출력 전달 경로의 출력 신호와 상기 왜곡 주입 경로의 출력 신호를 합성하여 출력하는 전력 합성기를 포함하는
피드포워드 증폭기로서,
상기 주증폭기는 하모닉 리액션 증폭기이며,
또한 상기 전력 합성기의 출력 신호의 일부를 추출하는 제1 방향성 결합기와,
상기 제1 방향성 결합기에 의해 추출된 신호에 기초하여, 상기 하모닉 리액션 증폭기의 동작점을 제어하는 제어부를 포함한다.
본 발명에 의한 피드포워드 증폭기의 제어 방법은,
상기 피드포워드 증폭기는,
주증폭기로서 하모닉 리액션 증폭기가 삽입되어 있는 주증폭기 경로와 선형 전달 경로에 입력 신호를 분배하는 분배기와,
상기 주증폭기 경로의 출력 신호와 상기 선형 전달 경로의 출력 신호를 합성하고, 주증폭기 출력 전달 경로로의 입력 신호와 보조증폭기가 삽입되어 있는 왜곡 주입 경로로의 입력 신호를 생성하는 합성 분배기와,
상기 주증폭기 출력 전달 경로의 출력 신호와 상기 왜곡 주입 경로의 출력 신호를 합성하여 출력하는 전력 합성기와,
상기 전력 합성기의 출력 신호의 일부를 추출하는 제1 방향성 결합기와,
상기 제1 방향성 결합기에 의해 추출된 신호에 기초하여, 상기 하모닉 리액션 증폭기의 동작점을 제어하는 제어부를 포함하고,
상기 하모닉 리액션 증폭기는,
상기 하모닉 리액션 증폭기에 입력된 신호를 2개로 분배하는 제2 분배기와,
분배된 2개의 신호 중 일방이 주어지는 게이트 단자를 가지고, 전력 증폭을 행하는 제1 트랜지스터와,
분배된 2개의 신호 중 타방이 주어지는 게이트 단자를 가지고, 전력 증폭을 행하는 제2 트랜지스터와,
상기 제1 및 제2 트랜지스터의 출력간을 2차 고조파 종단하는 2차 고조파 종단 회로와,
상기 2차 고조파 종단된 2개의 신호를 전력 합성하고, 상기 하모닉 리액션 증폭기의 출력으로 하는 제2 전력 합성기와,
상기 제1 및 제2 트랜지스터의 게이트 바이어스 전압을 상기 제어부의 제어에 따라서 각각 설정하는 2개의 게이트 바이어스 설정 회로를 포함하고,
상기 제어 방법은,
상기 피드포워드 증폭기의 출력 신호 중의 피드포워드 증폭기 입력 신호인 주파 성분과 주증폭기에서 발생하는 왜곡 성분의 각각의 전력을 검출하고, 주파 성분에 인접하는 대역에서의 왜곡 성분의 전력을 주파 성분의 전력으로 규격화한 대역외 누설 전력비가 소정의 기준값 이하의 조건에서, 상기 피드포워드 증폭기의 전력 효율을 최대로 하도록 상기 하모닉 리액션 증폭기의 상기 제1 및 제2 트랜지스터의 게이트 바이어스 전압을 교대로 제어하는 공정을 포함한다.
상기 피드포워드 증폭기의 구성 및 제어 방법에 의하면, 피드포워드 증폭기의 출력에 기초하여 주증폭기로서 사용하는 하모닉 리액션 증폭기의 동작점을 제어하기 때문에 복잡한 비선형 왜곡을 발생시키지 않으면서 고효율의 피드포워드 증폭기를 실현할 수 있다.
[제1 실시예]
도 2는 본 발명에 의한 제1 실시예의 피드포워드 증폭기(200)를 도시한다. 도 1에 도시한 종래의 피드포워드 증폭기(100)의 구성 요소에 대응하는 피드포워드 증폭기(200)의 구성 요소에는 도 1에 도시한 참조 번호와 동일한 참조 번호를 붙이고 있다. 피드포워드 증폭기(200)의 특징의 하나는 주증폭기로서 하모닉 리액션 증폭기(Harmonic Reaction Amplifier : HRA)(130)를 사용하는 것, 피드포워드 증폭기(200)의 전력 효율이 최대가 되도록 그 HRA(130)의 동작점을 제어하도록 구성되어 있는 것이다. 이 제어를 위해서 피드포워드 증폭기(200)의 출력의 일부를 추출하는 방향성 결합기(41)와, 그 추출한 신호에 포함되는 주파 성분과 대역외 왜곡 성분을 검출하는 검출부(42)와, 피드포워드 증폭기(200)의 출력 전력과 피드포워드 증폭기(200)로의 공급 전력을 측정하는 전력 측정부(44)와, 검출부(42)의 출력과 전력 측정부(44)의 측정 결과에 기초하여 피드포워드 증폭기(200)의 전력 효율을 최대로 하도록 HRA(130)의 동작점을 제어하는 제어부(43)가 설치되어 있다.
피드포워드 증폭기(200)는, 도 1에 도시한 종래예와 마찬가지로, 입력 신호를 주증폭기 경로(PMA)와 선형 전달 경로(PLT)에 등분배하는 분배기(11)와, 주증폭기 경로(PMA)의 출력 신호와 선형 전달 경로(PLT)의 출력 신호를 합성하여, 주파 성분과 주증폭기(130)에서 발생한 왜곡 성분을 주증폭기 출력 전달 경로(PMT)에 출력하고, 왜곡 성분을 왜곡 주입 경로(PDI)에 출력하는 합성 분배기(15)와, 주증폭기 출력 전달 경로(PMT)의 출력 신호와 왜곡 주입 경로(PDI)의 출력 신호를 합성하는 전력 합성기(24)를 포함한다. 주증폭기 경로(PMA)에는 가변 감쇠기(12A)와 가변 이상기(移相器)(12B)를 포함하는 벡터 조정기(12)와, 프리앰프(13P)와 HRA(130)가 설치되어 있 다. 선형 전달 경로(PLT)와 주증폭기 출력 전달 경로(PMT)는 각각 지연선로(14, 21)이다. 왜곡 주입 경로(PDI)에는 가변 감쇠기(22A)와 가변 이상기(22B)를 포함하는 벡터 조정기(22)와, 프리앰프(23P)와, 보조증폭기(23)가 설치되어 있다.
주증폭기로서의 HRA(130)는, 도 3에 도시한 바와 같이, HRA(130)에 입력된 신호를 2개의 경로에 등전력 분배하는 분배기(31)와, 2개의 입력 정합 회로(32A, 32B)와, 2개의 게이트 바이어스 설정 회로(37A, 37B)와, 2개의 트랜지스터(이 실시예에서는 예를 들어 마이크로파 트랜지스터로 함)(33A, 33B)와, 2개의 출력 정합 회로(34A, 34B)와, 2개의 드레인 바이어스 설정 회로(38A, 38B)와, 2개의 출력 정합 회로(34A, 34B)의 출력간에서 2차 고조파를 종단하는 2차 고조파 종단 회로(35)와, 2개의 출력 정합 회로(34A, 34B)의 출력 신호를 전력 합성하는 전력 합성기(36)로 구성된다.
입력 정합 회로(32A, 32B)와 출력 정합 회로(34A, 34B)는 예를 들어 각각 마이크로스트립 라인을 사용하여, 설계 주파수로 임피던스 정합을 행하도록 구성된다. 게이트 바이어스 설정 회로(37A, 37B)는 제어부(43)로부터의 제어 신호가 주어지는 제어 단자(TGCA, TGCB)를 가지고 있고, 제어부(43)로부터의 제어 신호에 따라서 트랜지스터(33A, 33B)의 게이트에 지정된 게이트 바이어스 전압(VGB1, VGB2)을 준다. 드레인 바이어스 설정 회로(38A, 38B)도 제어부(43)로부터의 제어 신호가 주어지는 제어 단자(TDCA, TDCB)를 가지고 있고, 제어부(43)로부터의 제어 신호에 따라 서 트랜지스터(33A, 33B)의 드레인에 지정된 드레인 바이어스 전압을 준다. 게이트 바이어스 설정 회로(37A, 37B) 및 드레인 바이어스 설정 회로(38A, 38B)를 제외한 HRA의 구성은 예를 들어 참고 문헌(일본 특허 공개 소 63-153904호 공보)에 나타나 있다.
출력 정합 회로(34A, 34B)의 출력 신호에 관하여 2배파를 종단하는 2차 고조파 종단 회로(35)를 설치함으로써, HRA(130)는 이른바 F급 동작(F급 동작의 조건은 짝수차 고조파 종단, 홀수차 고조파 개방이며, 제1 실시예에서는 2차 고조파 종단을 실현하고 있음) 또는 J급 동작의 병렬형 증폭기가 된다. 일반적으로 F급 동작 조건에서의 종단 및 개방의 차수를 크게 하면 보다 높은 전력 효율을 얻을 수 있지만, 회로 구성의 용이성과 효율 개선량의 관점에서 2차 고조파 종단만 실현하면 충분하다. 또 트랜지스터(33A, 33B)의 주파수 특성으로부터 고차 고조파를 충분한 이득으로 증폭하는 것에는 한계가 있다. 이와 같은 실용상의 관점에서 제1 실시예에서는 2차 고조파를 종단하는 회로를 구비하고 있다.
이와 같이 HRA(130)는 주파 성분에 대해서 동위상에서 전압 합성을 행하고, 왜곡 성분에 대해서 그 위상 관계와 진폭 관계를 고려하지 않고 전력 합성한다. 이 동작에 의해, 주파 성분에 대해서 왜곡 성분을 3dB 개선할 수 있다. 또 HRA(130)는 80%가 넘는 최대 드레인 효율을 달성하고 있다. 이와 같이, HRA(130)는 최대 드레인 효율이 높고 또한 왜곡 성분을 개선할 수 있는 특장을 가지는 점에서 피드포워드 증폭기의 주증폭기에 적합하다.
또 이 HRA(130)는 도허티 증폭기의 캐리어 증폭기와 피크 증폭기의 바이어스 설정 조건과 상이하고, 2개의 트랜지스터(33A, 33B)에 대해서 대략 동일한 바이어스 설정을 행한다. 따라서, 2개의 트랜지스터(33A, 33B)의 동작점은 대략 동일하며, 도허티 증폭기의 피크 증폭기가 동작한 경우에 현저히 발생되는 복잡한 비선형 특성을 발생시키지 않는다. 이와 같이, HRA(130)는 피드포워드 증폭기(200)의 전력 효율을 높이면서 또한 비선형 특성을 완화한다.
HRA(130)의 게이트 바이어스 전압은 전력 효율을 높게 그리고 대역외 왜곡 성분을 적게 하도록 설정된다. 일반적으로 푸시풀형 증폭기나 밸런스형 증폭기에서는 2개의 게이트 바이어스를 동일한 전압으로 설정한다. HRA(130)는 병렬 구성의 2개의 증폭기를 가지고, 개개의 증폭기에는 트랜지스터의 개체차나 조정의 차이가 있고, 이들 증폭기의 특성은 엄밀히 일치하지 않는다. 그러나 게이트 바이어스 전압을 미세 조정함으로써 HRA(130)의 대역외 왜곡 성분과 전력 효율을 피드포워드 증폭기(200)로부터의 관점에서 최적으로 설정할 수 있다. 단, HRA(130) 자체의 대역외 왜곡 성분과 전력 효율이 최적으로 설정된다고는 할 수 없다. 그래서 피드포워드 증폭기(200)의 출력의 대역외 왜곡 성분과 피드포워드 증폭기(200)의 소비 전력을 관측함으로써 표준 규격으로 규정되어 있는 대역외 왜곡 성분을 유지한 채 전력 효율을 높이도록 게이트 바이어스 전압을 제어한다.
또 드레인 바이어스 전압을 제어함으로써 HRA(130)의 동작을 더욱 조정할 수 있다. 일반적으로 드레인 바이어스 전압을 제어하면 선형성을 유지하면서 고효율 증폭이 가능해진다. 또한 게이트 바이어스 전압 제어와 드레인 바이어스 전압 제어를 조합함으로써, 양자의 특장을 살리면서 HRA(130)의 전력 효율과 선형성을 개 선할 수 있다.
게이트 바이어스 설정 회로(37A와 37B)는 동일한 구성이며, 그 구성예를 도 4a, 4b, 4c에 도시한다. 도 4a는, 트랜지스터(37T)와 저항(37R1~37R4)을 사용하여 구성된 주지된 전류 귀환 회로를 게이트 바이어스 설정 회로(37A, 37B)로서 사용하는 예를 도시한다. 제어부(43)로부터 제어 전압이 게이트 바이어스 제어 단자(TGc(TGCA, TGCB))에 주어지고, 그것에 의해서 정해지는 소스 전압이 게이트 바이어스 전압(VGB(VGB1, VGB2))으로서 단자(TS)로부터 트랜지스터(33A, 33B)의 게이트에 주어진다. 도 4b는, DC/DC 컨버터(37C)를 게이트 바이어스 설정 회로(37A, 37B)로서 사용하는 예를 도시한다. 제어부(43)로부터 단자(TGc(TGCA, TGCB))에 주어진 제어 전압이 DC/DC 컨버터(37C)에 의해 대응하는 게이트 바이어스 전압(VGB(VGB1, VGB2))으로 변환되어 단자(TS)로부터 출력된다. 도 4c에 도시한 구성은 복수의 직렬 접속된 저항(37R1, 37R2, 37R3)에 의해 분압된 전압을 게이트 바이어스 제어 단자(TGC(TGCA, TGCB))에 주어진 제어 전압에 따라서 스위치(37S)로 선택하고, 게이트 바이어스 전압(VGB(VGB1, VGB2))으로서 단자(TS)에 출력한다. 이와 같이, 게이트 바이어스 설정 회로(37A, 37B)는 전압만을 제어하는 점에서 도 4a 내지 4c에 도시한 바와 같이 간편하게 구성할 수 있다. 도 4a와 4b는 제어부(43)로부터의 제어 전압으로 게이트 바이어스 전압(VGB)을 연속적으로 제어할 수 있다. 또 도 4c는 제어부(43)로부터의 제어 전압으로 게이트 바이어스 전압(VGB)을 이산적으로 제어할 수 있다.
드레인 바이어스 설정 회로(38A와 38B)는 상기 서술한 게이트 바이어스 설정 회로(37A, 37B)와 동일한 구성을 채용할 수 있다. 이 경우, 게이트 바이어스 설정 회로(37A와 37B)의 설명에서 게이트 바이어스를 드레인 바이어스로 바꾸어 읽으면 된다.
다시 도 2를 참조한다. 전력 합성기(24)의 출력 신호는 방향성 결합기(41)를 통하여 피드포워드 증폭기의 출력으로서 출력된다. 그 전력의 일부는 방향성 결합기(41)에 의해 분기되어 검출부(42)에 주어진다. 검출부(42)는 주파 성분과 대역외 왜곡 성분을 각각 검출한다.
도 5에 검출부(42)의 구성예를 도시한다. 방향성 결합기(41)에서 추출된 신호는 주파수 변환기(42A)에 의해 베이스밴드 신호로 변환된다. 주파수 변환기(42A)는 예를 들어 믹서(42A1)와 국부 발진기(42A2)를 포함한다. 저역 통과형 필터(42B)는 베이스밴드 신호에 대해서 앨리어싱을 제거한다. 아날로그·디지털 변환기(42C)는 저역 통과형 필터(42B)의 출력 신호를 샘플링 주파수(fs)로 디지털화한다. 3분배 회로(42X)는 디지털화된 신호를 3분배한다. 3분배 회로(42X)로부터의 주파 성분은 디지털 로우패스 필터(42D)에 의해 추출된다. 3분배 회로(42X)로부터의 상측 및 하측 대역 왜곡 성분(ACU, ACL)은 디지털 밴드패스 필터(42E, 42F)에 의해 각각 추출된다. 디지털 밴드패스 필터(42E, 42F)의 통과 대역폭(BPU, BPL)은 +fw, fs-fw(fw는 주파 성분(WT)의 대역폭에 상당하는 주파수)를 각각 중심으 로 하는 대역외 왜곡 성분을 충분히 검출할 수 있도록 필터의 대역외 감쇠 특성을 고려하여 결정된다.
도 5에 도시한 주파수 변환기(42A)의 입력 신호의 스펙트럼예를 도 6a에 도시한다. 도 6b에 AD 변환기(42C)의 출력의 스펙트럼예를 도시한다. 도 6a에 도시한 바와 같이, 상측 및 하측 대역외 왜곡 성분(ACU, ACL)은 캐리어 주파수(fc)를 중심 주파수로 하는 주파 성분(WT)의 상측과 하측에 인접하고 있다. 상측 및 하측 대역외 왜곡 성분(ACU, ACL)을 이들이 주파 성분(WT)에 억압되지 않게 검출하는 것이 필요하다. 그런데 마이크로파대에서 도 6a에 도시한 상측 및 하측 대역외 비 왜곡 성분(ACU, ACL)을 주파 성분(WT)과 분리하여 추출하는 것 같은 매우 급준한 주파수 특성을 가지는 필터를 실현하는 것이 어렵다. 그래서 도 5에 도시한 예에서는 방향성 결합기(41)에서 추출된 신호를 주파수 변환기(42A)에 의해 마이크로파대로부터 베이스밴드로 변환한다.
도 6b에 디지털화된 베이스밴드 신호의 스펙트럼의 예를 도시한다. 즉, 이 스펙트럼은 저역 통과 필터(42B)의 출력 신호를 샘플링 주파수(fs)로 아날로그·디지털 변환기(42C)에 의해 디지털 베이스밴드 신호로 변환하고, 이 디지털 베이스밴드 신호를 푸리에 변환하여 얻어지는 스펙트럼의 예이다. 추출해야 할 상측 및 하측 대역외 비 왜곡 성분(ACU, ACL)은 통과 대역(BPU, BPL)을 가지는 디지털 대역 통과 필터(42E, 42F)에 의해 각각 추출된다. 또 주파 성분(WT)은 통과 대역(LPT)을 가지는 디지털 저역 통과 필터(42D)에 의해 추출된다. 이들 디지털 필터(42D, 42E, 42F)의 출력은 제어부(43)에 주어지고, 각각의 검출한 성분의 전력이 계산된다. 디지털 필터(42D, 42E, 42F)는 각각 예를 들어 FIR 필터로 실현할 수 있다. 또 디지털 필터(42D, 42E, 42F)를 사용하지 않고, 아날로그·디지털 변환기(42C)의 출력 신호를 푸리에 변환하여 각각의 성분에 대응하는 주파수 성분을 추출해도 된다.
도 7에 검출부(42)의 다른 구성예를 도시한다. 이 예에 의한 검출부(42)는 믹서(42A1a)와 국부 발진기(42A2a)로 구성된 IF대 주파수 변환기(42Aa)와, 협대역 통과 필터(42Da, 42Ea, 42Fa)와, 전력 검출부(42G, 42H, 42I)를 사용하여 구성된다. IF대 주파수 변환기(42Aa)는 방향성 결합기(41)에서 추출된 신호를 마이크로파대로부터 중심 주파수(fi)의 IF대(예를 들어 150MHz)로 변환한다. 3분배 회로(42X)는 IF대로 변환된 신호를 3분배한다. 3분배 회로(42X)의 출력 신호는 각각 검출해야 할 주파 성분(WT)과 상측 및 하측 대역외 비 왜곡 성분(ACU, ACL)을 검출할 수 있는 주파수 특성을 구비한 협대역 통과 필터(42Da, 42Ea, 42Fa)에 입력된다. 예를 들어, 주파 성분(WT)의 대역폭에 상당하는 주파수를 fw로 하면, 협대역 통과 필터(42Ea)는 주파수 fi+fw를 중심으로 하는 상측 대역외 비 왜곡 성분을 추출하고, 협대역 통과 필터(42Fa)는 주파수 fi-fw를 중심으로 하는 하측 대역외 비 왜곡 성분을 추출한다. 협대역 통과 필터(42Da)는 주파수 fi를 중심 주파수로 하는 주파 성분을 추출한다. 이들 협대역 통과 필터(42Da, 42Ea, 42Fa)는 예를 들어 SAW 필터나 세라믹 필터로 실현할 수 있다. 협대역 통과 필터(42Da, 42Ea, 42Fa)의 출력은 전력 검출부(42G, 42H, 42I)에 주어져, 전력 검출부(42G, 42H, 42I)는 주파 성분의 전력과, 상측 및 하측 대역외 왜곡 성분의 전력을 측정한다. 전력 검출부(42G, 42H, 42I)는 예를 들어 로그앰프 등의 IC로 구성된다.
피드포워드 증폭기 전체(제어부(43), 프리앰프(13P), 프리앰프(23P), HRA(130), 보조증폭기(23) 등을 포함함)의 소비 전력은 전력 측정부(44)가 피드포워드 증폭기의 각 회로에 급전하는 전류를 측정함으로써 취득할 수 있다. 예를 들어 전력 측정부(44)는 교류 급전이면 클램프 미터에 의해 전류를 측정할 수 있다. 또 전력 측정부(44)는 직류 급전이면 각 회로의 급전부에 션트저항(1mOhm정도)을 사용함으로써 전류값을 측정할 수 있다. 이와 같이 하여, 전력 측정부(44)는 측정한 전류값에 이미 알고 있는 전압값을 곱하는 것으로 피드포워드 증폭기 전체의 공급 전력 즉 소비 전력을 취득한다. 또 전력 측정부(44)는 피드포워드 증폭기의 출력 전력도 측정한다. 전력 측정부(44)의 측정 결과는 제어부(43)에 보내진다.
제어부(43)는 검출부(42)가 검출한 주파 성분의 전력과 상하 대역외 왜곡 성분의 전력과, 전력 측정부(44)가 측정한 피드포워드 증폭기 전체의 출력 전력과 소비 전력에 기초하여 소정의 제어를 행한다. 즉, 제어부(43)는 상하 대역외 왜곡 성분의 전력과 주파 성분의 전력의 비, 즉 인접 대역외 누설 전력비(ACLR)를 소정값 이하에 유지하면서 피드포워드 증폭기의 전력 효율이 최대가 되도록 HRA(130)의 게이트 바이어스 전압 제어를 행한다. 제어부(43)는 예를 들어 마이크로프로세서를 사용하여 실현할 수 있다.
도 8a에 왜곡 검출 회로(10)와 왜곡 제거 회로(20)의 각각의 루프 조정 완료 후의 제어부(43)에 의한 HRA(130)의 게이트 바이어스 전압 제어의 개략적인 플로우차트를 도시한다. 제1 실시예에서는, 왜곡 검출 회로(10)의 루프 조정(스텝 S1) 및 왜곡 제거 회로(20)의 루프 조정(스텝 S2)이 행해진다. 즉, 벡터 조정기(12, 22)는 각각 HRA(130)의 게이트 바이어스 전압 및 드레인 바이어스 전압이 표준값으로 설정되어 있는 상태에서, 검출부(42)가 검출한 대역외 왜곡 성분의 전력을 (1) 최소, 또는 (2) 표준 규격의 규정값 이하, 또는 (3) 동작 마진 등을 고려한 설계값 이하가 될 때까지 루프 조정을 행한다. 이 조정 방법은 종래 기술과 동일하므로 설명을 생략한다. 제어부(43)는 HRA(130)의 게이트 바이어스 설정 회로(37A)의 제어 단자(TGCA)에 주는 제어 전압을 변화시킴으로써(트랜지스터(33A)의 게이트 바이어스 전압(VGB1)이 변화함), 피드포워드 증폭기(200)의 출력의 ACLR이 기준값 이하의 조건에서 피드포워드 증폭기(200)의 전력 효율이 최대가 되는 게이트 바이어스 전압(VGB1)을 정한다(스텝 S31). 그 다음에 게이트 바이어스 설정 회로(37B)의 제어 단자(TGCB)에 주는 제어 전압을 변화시킴으로써(트랜지스터(33B)의 게이트 바이어스 전압(VGB2)이 변화함), 피드포워드 증폭기(200)의 출력의 ACLR이 기준값 이하의 조건에서 피드포워드 증폭기(200)의 전력 효율이 최대가 되는 게이트 바이어스 전압(VGB2)을 정한다(스텝 S32). 스텝 S32에 의한 바이어스 제어의 영향에 의해 스텝 S31에서 얻어진 조건이 반드시 유지되고 있다고는 할 수 없으므로, ACLR이 기준 값 이하라는 조건하에서 피드포워드 증폭기(200)의 전력 효율이 최대가 될 때까지 스텝 S31, S32의 각 처리를 반복하는 제어를 행한다(스텝 S33).
도 8b는, 도 8a에 도시한 스텝 S31의 상세한 제어 순서의 예를 도시한다. 우선, 스텝 S311에서 트랜지스터(33A)의 게이트 바이어스 전압(VGB1)을 설정한다. 스텝 S312에서 피드포워드 증폭기(200)의 출력의 주파 성분의 전력과 상측 및 하측 대역외 왜곡 성분의 전력을 검출부(42)가 각각 측정하고, 검출부(42)가 이들 상측 및 하측 대역외 왜곡 성분의 전력과 주파 성분의 전력의 비(ACLR)를 각각 계산한다. 스텝 S313에서, 제어부(43)는 이들 ACLR이 양쪽 모두 기준값 이하인지 여부를 판정하고, 적어도 일방이 기준값 이하가 아니면 스텝 S311로 되돌아가고, 게이트 바이어스 전압의 설정값을 변경하여 스텝 S311, S312를 반복한다. 이 때 게이트 바이어스 전압(VGB2)은 일정하게 한다.
ACLR이 기준값 이하가 된 경우, 그 다음에 스텝 S314에서 전력 측정부(44)가 피드포워드 증폭기(200)의 출력 전력과 공급 전력을 측정한다. 또한 스텝 S315에서 제어부(43)가 피드포워드 증폭기(200)의 출력 전력과 공급 전력에 기초하여 피드포워드 증폭기(200)의 전력 효율을 계산한다. 스텝 S316에서 제어부(43)는 전력 효율이 지금까지 계산한 전력 효율보다 낮은지 여부를 판정한다. 제어부(43)는 새롭게 얻어진 전력 효율이 종전의 전력 효율보다 낮은 경우에는 스텝 S311로 되돌아가서 게이트 바이어스 전압(VGB1)을 재설정한다. 스텝 S316에서의 최대값의 설정은 스텝 S315에서 계산한 피드포워드 증폭기의 전력 효율을 사용하여 이하와 같이 행 한다. 피드포워드 증폭기(200)의 출력 전력이 송신 출력 제어되어 있지 않는 경우에는 1시간정도의 범위에서의 최대값으로 하고, 송신 출력 제어되는 경우에는 송신 출력이 변경될 때까지의 시간의 범위에서 최대값으로 한다. 이와 같이, 피드포워드 증폭기(200)의 전력 효율이 최대가 될 때까지 스텝 S311~S316의 각 처리를 반복함으로써 게이트 바이어스 전압(VGB1)의 제어가 행해진다.
게이트 바이어스 전압(VGB1)의 제어 알고리즘은 변화시키는 전압폭을 일정하게 하는 조건하에서 최급강하법 또는 LMS(least-mean-square) 알고리즘을 사용할 수 있다. 또 변화시키는 전압폭을 적당히 변경하는 제어를 행해도 된다. 게이트 바이어스 전압(VGB1)의 제어에 의해 피드포워드 증폭기(200)의 전력 효율을 최대로 한 후, 게이트 바이어스 전압(VGB1)을 고정한 채 도 8a에 도시한 스텝 S32에서 게이트 바이어스 전압(VGB2)을 제어한다. 게이트 바이어스 전압(VGB2)의 제어는 도 8b에 도시한 게이트 바이어스 전압(VGB1)의 제어와 마찬가지로 행한다. 그리고 도 8a에 도시한 스텝 S33에서 피드포워드 증폭기(200)의 전력 효율이 상기 서술한 시간 범위 내에서 최대라고 판정될 때까지, 스텝 S31과 S32에 의한 게이트 바이어스 전압(VGB1과 VGB2)의 제어를 반복한다.
드레인 바이어스 전압 제어는 도 8a, 8b에 도시한 제어 순서와 동일한 순서에 의해 행해진다. 도 8a, 8b에 도시한 제어 순서에서, 게이트 바이어스 전압을 드레인 바이어스 전압으로 바꾸어 읽으면 된다. 드레인 바이어스 설정 회로(38A, 38B)의 제어 단자(TDCA, TDCB)에 주는 제어 전압을 바꿈으로써 상기한 게이트 바이어스 전압 플로우차트와 마찬가지로 피드포워드 증폭기(200)의 전력 효율을 최대로 하는 드레인 바이어스 전압을 탐색하여 설정한다. 게이트 바이어스 전압과 드레인 바이어스 전압의 제어는 교대로 반복하여 행해도 된다. 또 게이트 바이어스 전압과 드레인 바이어스 전압을 어느 일방만 제어해도 된다. 게이트 바이어스 전압과 드레인 바이어스 전압의 설정 완료 후에 피드포워드 증폭기의 출력 전력이 변경된 경우, 설정된 바이어스 전압을 유지한 채 벡터 조정기(12, 22)의 루프 조정이 행해진다. 벡터 조정기(12, 22)의 설정 완료 후에, 제어기(43)는 게이트 바이어스 전압과 드레인 바이어스 전압의 재설정을 행한다.
[제2 실시예]
제1 실시예에서 HRA(130)의 게이트 바이어스 전압과 드레인 바이어스 전압 제어 완료 후에, 더욱 피드포워드 증폭기의 전력 효율을 개선하기 위한 실시예를 나타낸다. 도 9는 제2 실시예인 피드포워드 증폭기(300)를 도시한다. 피드포워드 증폭기(300)는 상기 서술한 피드포워드 증폭기(200)와 상이하고, 왜곡 검출 회로(10)와 왜곡 제거 회로(20)의 벡터 조정기(12, 22)에 대한 조정을 행하기 위해서, 왜곡 주입 경로(PDI)의 벡터 조정기(22)의 입력측에 방향성 결합기(45)가 설치되고, 스위치(46)가 방향성 결합기(41과 45)로부터의 신호를 선택하여 검출부(42)에 주는 구성을 가지고 있다.
제어부(43)는 왜곡 검출 회로(10)의 가변 감쇠기(12A)와 가변 이상기(12B) 및 왜곡 제거 회로(20)의 가변 감쇠기(22A)와 가변 이상기(22B)를 각각 제어한다. 제2 실시예에서는, 제어기(43)는 제1 실시예와 마찬가지의 게이트 바이어스 전압 제어의 완료 후에, 다시 왜곡 검출 회로(10)와 왜곡 제거 회로(20)의 가변 감쇠기와 가변 이상기를 적응 제어한다. 이하에 그 제어를 도 10의 플로우차트를 참조하여 설명한다.
우선, 제1 실시예와 마찬가지로 왜곡 검출 회로(10)의 벡터 조정(스텝 S1)과, 왜곡 제거 회로(20)의 벡터 조정(스텝 S2)과, 게이트 바이어스 전압 설정 제어(스텝 S3)가 행해진다. 제2 실시예에서는 스텝 S3에 계속되는 스텝 S4에서, 스위치(46)의 선택에 의해 방향성 결합기(45)가 추출한 신호로부터, 검출부(42)가 왜곡 검출 회로 출력 중의 주파 성분과 HRA(130)에서 발생하는 대역외 왜곡 성분을 검출한다. 그리고 제어부(43)가 주파 성분을 균일하게 또한 최소로 하도록 왜곡 검출 회로(10)에서의 벡터 조정기(12)의 가변 감쇠기(12A)와 가변 이상기(12B)를 제어한다. 여기서, 균일하게 억압하는 이유는 왜곡 제거 회로(20)에서 대역외 왜곡 성분은 억압되고, 주파 성분은 가산되기 때문이다. 만약 주파 성분의 억압이 주파수 특성을 가지면(주파 성분이 균일하게 억압되지 않으면), 전력 합성기(24)는 주파 성분을 균일하게 가산할 수 없다.
그 다음에 스텝 S5에서, 스위치(46)의 선택에 의해 방향성 결합기(41)가 추출한 신호로부터 검출부(42)가 대역외 왜곡 성분을 검출한다. 그리고 제어부(43)는 대역외 왜곡 성분의 전력을 최소로 하도록 왜곡 검출 회로(10)의 가변 이상기(12B)를 제어한다. 또한 스텝 S6에서, 스위치(46)의 선택에 의해 방향성 결합 기(41)가 추출한 신호로부터 대역외 왜곡 성분을 검출부(42)가 검출한다. 그리고 제어부(43)는 대역외 왜곡 성분의 전력이 최소가 되도록 왜곡 제거 회로(20)의 가변 감쇠기(22A)를 제어한다. 그리고 스텝 S7에서, 스위치(46)의 선택에 의해 방향성 결합기(41)가 추출한 신호로부터 검출부(42)가 대역외 왜곡 성분을 검출한다. 그리고 제어부(43)는 대역외 왜곡 성분의 전력이 최소가 되도록 왜곡 제거 회로(20)의 가변 이상기(22B)를 제어한다.
스텝 S5, S6, S7의 제어에 의해, 왜곡 제거 회로(20)에서의 왜곡 주입 경로(PDI)의 대역외 왜곡 성분이 주증폭기 출력 전달 경로(PMT)의 대역외 왜곡 성분과 역위상이 되도록 왜곡 제거 회로(20)의 가변 감쇠기(22A)와 가변 이상기(22B)가 조정되고, 또 왜곡 주입 경로(PDI)의 주파 성분이 주증폭기 출력 전달 경로(PMT)의 주파 성분과 동위상이 되도록 왜곡 검출 회로(10)의 가변 이상기(12B)와, 왜곡 제거 회로(20)의 가변 감쇠기(22A)와, 가변 이상기(22B)가 조정된다. 이것에 의해, 대역외 왜곡 성분을 억압함과 아울러 주파 성분이 증가한다.
이와 같이, 왜곡 검출 회로(10)와 왜곡 제거 회로(20)의 가변 감쇠기와 가변 이상기를 제어함으로써, ACLR을 기준값 이하로 하면서 피드포워드 증폭기(300)의 전력 효율을 최대로 할 수 있다. 제어부(43)는 왜곡 검출 회로(10)의 가변 이상기(12B)의 조정(스텝 S5)과, 왜곡 제거 회로(20)의 가변 감쇠기(22A)의 조정(스텝 S6)과, 가변 이상기(22B)의 조정(스텝 S7)을 이 순서대로 소정 횟수 반복하여 실행한다. 이 반복 조정에 의해, 피드포워드 증폭기(300)의 출력 전력을 높이면서 왜 곡 보상을 행할 수 있다. 또 전력 합성기(24)에 의해 주파 성분의 전력이 가산되므로, 피드포워드 증폭기(300)의 전력 효율을 높일 수 있다. 왜곡 검출 회로(10)의 가변 감쇠기(12A)를 반복하여 제어하지 않는 이유는 피드포워드 증폭기(300)의 이득이 변화하기 때문이다.
이 일련의 제어는 온도 변화, 경년 변화에도 추종한다. 또 이 일련의 제어는 주증폭기인 HRA가 저 백오프 영역에서 동작하는 경우에, 대역외 왜곡 성분의 전력을 일정값 이하에 유지한 채 피드포워드 증폭기의 전력 효율이 최대가 되도록 제어할 수 있다.
[제3 실시예]
도 11에 도시한 피드포워드 증폭기(400)는, 도 9에 도시한 피드포워드 증폭기(300)에서 왜곡 검출 회로(10)와 왜곡 제거 회로(20)의 벡터 조정기(12, 22)의 조정 제어를 파일럿 신호를 사용하여 행하는 구성을 가진다. 피드포워드 증폭기(400)는 피드포워드 증폭기(300)의 구성을 기초로 하여, 분배기(11)의 입력측에 설치된 방향성 결합기(8), 프리앰프(13P)와 HRA(130) 사이에 설치된 방향성 결합기(17), 제1 파일럿 신호 발생기(9), 제2 파일럿 신호 발생기(18)를 더욱 포함한다. 제1 파일럿 신호 발생기는 주파 성분으로부터 충분히 떨어진 중심 주파수에서 주파수 간격 1kHz정도의 CW2파의 제1 파일럿 신호(SP1)를 발생시킨다. 단, 제1 파일럿 신호(SP1) 중심 주파수는 주파 성분과 동일한 주파수대로 한다. 제2 파일럿 신호 발생기는 제1 파일럿 신호의 중심 주파수와 상이한 중심 주파수에서 주파수 간격 1kHz정도의 CW2파의 제2 파일럿 신호(SP2)를 발생시킨다. 단, 제2 파일럿 신호(SP2) 중심 주파수는 주파 성분과 동일한 주파수대로 한다. 제1 파일럿 신호 발생기(9)가 발생시킨 제1 파일럿 신호(SP1)는 방향성 결합기(8)를 통하여 분배기(11)에 주입된다. 또 제2 파일럿 신호 발생기(18)가 발생시킨 제2 파일럿 신호(SP2)는 방향성 결합기(17)를 통하여 주증폭기 경로(PMA)에 주입된다. 이들 파일럿 신호(SP1, SP2)는 왜곡 검출 회로(10)와 왜곡 제거 회로(20)의 루프 조정을 행하기 위해서 사용된다.
구체적으로는, 방향성 결합기(45)에 의해 제1 파일럿 신호(SP1)를 추출하고, 검출부(42)에 의해 제1 파일럿 신호(SP1)를 검출한다. 제어부(43)는 이 검출된 제1 파일럿 신호(SP1)가 최소가 되도록 벡터 조정기(12)의 가변 감쇠기(12A)와 가변 이상기(12B)를 조정한다. 마찬가지로, 방향성 결합기(17)를 통하여 주증폭기 경로(PMA)에 제2 파일럿 신호(SP2)가 주입됨으로써 HRA(130)가 발생시킨 왜곡 성분이, 방향성 결합기(41)에 의해 추출된 신호 중으로부터 검출부(42)에 의해 검출된다. 제어부(43)는 이 검출된 왜곡 성분이 최소가 되도록 벡터 조정기(22)의 가변 감쇠기(22A)와 가변 이상기(22B)를 조정한다.
[실험 결과]
도 9에 도시한 피드포워드 증폭기(300)를 사용한 실험 결과를 도 12에 도시 한다. 측정 조건은 입력 신호로서 중심 주파수 2.14GHz의 W-CDMA1파를 사용했다. 초기 상태로서, HRA(130)의 2개의 트랜지스터(33A, 33B)의 드레인 전류가 일치하도록 게이트 바이어스 전압(VGB1, VGB2)을 설정하고, 그 상태로부터 게이트 바이어스 전압을 변화시킴으로써 2개의 드레인 전류의 차를 변화시키고, 전류차에 대한 5MHz 오프셋 및 10MHz 오프셋에서의 ACLR과, 피드포워드 증폭기(300)의 전력 효율을 측정했다. 제어 순서는 왜곡 검출 회로(10)와 왜곡 제거 회로(20)의 벡터 조정기(12, 22)의 조정을 행하고, 도 8에 도시한 순서로 게이트 바이어스 전압 제어를 행했다.
도 12에 도시한 바와 같이, 기준값(드레인 전류의 차 0mA)으로부터 -50mA가 되도록 게이트 바이어스 전압을 조정한 경우, 전력 효율은 0.7% 개선된다. 전력 효율의 개선에 수반되어, 5MHz 오프셋 ACLR에서 5dB 열화하고, 10MHz 오프셋 ACLR에서 6dB 열화하고 있다. 이 열화는 왜곡 검출 회로(10)와 왜곡 제거 회로(20)의 루프 조정을 행함으로써 보상된다. 또 재차 왜곡 검출 회로(10)와 왜곡 제거 회로(20)의 루프 조정을 행하지 않는 경우에는 드레인 전류차 30mA로 설정함으로써 5MHz 오프셋 ACLR이 -45dBc, 전력 효율이 0.3% 개선된다. 이와 같이, HRA(130)의 게이트 바이어스 전압 설정을 변경함으로써 전력 효율을 0.3%로부터 0.7% 개선할 수 있다.
도 13a에 피드포워드 증폭기(300)에 의한 ACLR 특성을 도시한다. 도 13a는 도 12에서 도시한 2개의 드레인 전류의 차를 0으로 하는 게이트 바이어스 전압 조정을 행한 상태에서의 측정 결과를 도시하고 있다. 도 13a는, HRA(130)인 주증폭 기의 출력과 피드포워드 증폭기의 출력에서의 5MHz 오프셋 ACLR 및 10MHz 오프셋 ACLR을 도시하고 있다. 5MHz 오프셋 ACLR -45dBc에서 왜곡 보상량은 13dB이다. 또 피드포워드 증폭기의 출력 전력은 38.4dBm이다.
도 13b에 도 13a에 대응하는 전력 효율 특성을 도시한다. 주증폭기로서의 HRA(130)의 전력 효율과 피드포워드 증폭기의 전력 효율을 나타낸다. 피드포워드 증폭기의 출력 전력 38.4dBm에서, 피드포워드 증폭기의 전력 효율 19.8%를 달성하고 있다. 종래의 피드포워드 증폭기의 전력 효율이 15% 이하인 점에서, 본 발명에 의한 피드포워드 증폭기가 고효율이라는 것을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 피드포워드 증폭기의 전력 효율을 개선하고, 저소비 전력화가 가능하다. 그 결과, 발열량이 저감되므로 피드포워드 증폭기의 소형화와 경량화가 가능하다.
도 1은 종래의 피드포워드 증폭기의 예를 도시한 블록도이다.
도 2는 본 발명에 의한 피드포워드 증폭기의 제1 실시예를 도시한 블록도이다.
도 3은 본 발명의 실시예에서 사용되는 하모닉 리액션 증폭기의 구성예를 도시한 도면이다.
도 4a는 전류 귀환 트랜지스터 회로를 사용한 게이트 바이어스 설정 회로의 구성예를 도시한 도면이다.
도 4b는 DC/DC 컨버터를 사용한 게이트 바이어스 설정 회로의 구성예를 도시한 도면이다.
도 4c는 전압 분할 저항을 사용한 게이트 바이어스 설정 회로의 구성예를 도시한 도면이다.
도 5는 검출부의 구성예를 도시한 블록도이다.
도 6a는 피드포워드 증폭기의 출력 스펙트럼의 예를 도시한 도면이다.
도 6b는 베이스밴드로 변환된 스펙트럼의 예를 도시한 도면이다.
도 7은 검출부의 다른 구성예를 도시한 블록도이다.
도 8a는 게이트 바이어스 전압 설정 순서의 개략을 도시한 플로우도이다.
도 8b는 게이트 바이어스 전압 설정값 탐색의 상세한 순서의 예를 도시한 플로우도이다.
도 9는 본 발명에 의한 피드포워드 증폭기의 제2 실시예를 도시한 블록도이 다.
도 10은 제2 실시예에서의 피드포워드 증폭기의 제어예를 도시한 플로우도이다.
도 11은 본 발명에 의한 제3 실시예를 도시한 블록도이다.
도 12는 본 발명에 의한 피드포워드 증폭기의 전력 효율과 ACLR의 측정 결과를 도시한 그래프이다.
도 13a는 본 발명에 의한 피드포워드 증폭기의 출력 전력에 대한 ACLR의 측정 결과를 도시한 그래프이다.
도 13b는 본 발명에 의한 피드포워드 증폭기의 전력 효율을 도시한 그래프이다.

Claims (8)

  1. 주증폭기가 삽입되어 있는 주증폭기 경로와 선형 전달 경로에 입력 신호를 분배하는 분배기와,
    상기 주증폭기 경로의 출력 신호와 상기 선형 전달 경로의 출력 신호를 합성하고, 주증폭기 출력 전달 경로로의 입력 신호와 보조증폭기가 삽입되어 있는 왜곡 주입 경로로의 입력 신호를 생성하는 합성 분배기와,
    상기 주증폭기 출력 전달 경로의 출력 신호와 상기 왜곡 주입 경로의 출력 신호를 합성하여 출력하는 전력 합성기를 포함하는
    피드포워드 증폭기로서,
    상기 주증폭기는 하모닉 리액션 증폭기이며,
    또한 상기 전력 합성기의 출력 신호의 일부를 추출하는 제1 방향성 결합기와,
    상기 제1 방향성 결합기에 의해 추출된 신호에 기초하여, 상기 하모닉 리액션 증폭기의 동작점을 제어하는 제어부
    를 포함하는 것을 특징으로 하는 피드포워드 증폭기.
  2. 제1항에 있어서,
    상기 하모닉 리액션 증폭기는,
    상기 하모닉 리액션 증폭기에 입력된 신호를 2개로 분배하는 제2 분배기와,
    분배된 2개의 신호 중 일방이 주어지는 게이트를 가지고, 전력 증폭을 행하는 제1 트랜지스터와,
    분배된 2개의 신호 중 타방이 주어지는 게이트를 가지고, 전력 증폭을 행하는 제2 트랜지스터와,
    상기 제1 및 제2 트랜지스터의 출력간을 2차 고조파 종단하는 2차 고조파 종단 회로와,
    상기 2차 고조파 종단된 2개의 신호를 전력 합성하고, 상기 하모닉 리액션 증폭기의 출력으로 하는 제2 전력 합성기와,
    상기 제1 및 제2 트랜지스터의 게이트 바이어스 전압을 상기 제어부의 제어에 따라서 각각 설정하는 2개의 게이트 바이어스 설정 회로를 포함하는 것을 특징으로 하는 피드포워드 증폭기.
  3. 제2항에 있어서,
    또한 상기 제1 방향성 결합기에 의해 추출된 신호로부터 상기 피드포워드 증폭기의 입력 신호인 주파 성분과 상기 주증폭기에서 발생하는 대역외 왜곡 성분을 검출하는 검출부와, 상기 피드포워드 증폭기의 출력 전력과 상기 피드포워드 증폭기로의 공급 전력을 측정하는 전력 측정부를 포함하고,
    상기 제어부는 검출된 상기 주파 성분과 상기 대역외 왜곡 성분으로부터 계산한 대역외 누설 전력비가 소정의 기준값 이하의 조건에서, 상기 출력 전력과 상기 공급 전력으로부터 계산한 전력 효율이 최대가 되도록 상기 하모닉 리액션 증폭 기의 상기 제1 및 제2 게이트 바이어스 설정 회로를 제어하는 것을 특징으로 하는 피드포워드 증폭기.
  4. 제3항에 있어서,
    상기 하모닉 리액션 증폭기는 또한 상기 제1 및 제2 트랜지스터의 드레인 바이어스 전압을 상기 제어부의 제어에 따라서 설정하는 제1 및 제2 드레인 바이어스 설정 회로를 포함하고,
    상기 제어부는 검출된 상기 주파 성분과 상기 대역외 왜곡 성분으로부터 계산한 대역외 누설 전력비가 상기 기준값 이하의 조건에서, 상기 출력 전력과 상기 공급 전력으로부터 계산한 전력 효율이 최대가 되도록 상기 하모닉 리액션 증폭기의 상기 제1 및 제2 드레인 바이어스 설정 회로를 제어하는 것을 특징으로 하는 피드포워드 증폭기.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    또한 상기 하모닉 리액션 증폭기의 입력측에서 상기 주증폭기 경로에 삽입된 제1 벡터 조정기와,
    상기 보조증폭기의 입력측에서 상기 왜곡 주입 경로에 삽입된 제2 벡터 조정기와,
    상기 제2 벡터 조정기의 입력측에서 상기 왜곡 주입 경로의 신호의 일부를 추출하는 제2 방향성 결합기를 포함하고,
    상기 제어부는 상기 제2 방향성 결합기에 의해 추출된 신호에 기초하여 상기 제1 벡터 조정기에 의한 감쇠량과 이상량을 조정하고, 상기 제1 방향성 결합기에 의해 추출된 신호에 기초하여 상기 제2 벡터 조정기에 의한 감쇠량과 이상량을 조정하는 것을 특징으로 하는 피드포워드 증폭기.
  6. 피드포워드 증폭기의 제어 방법으로서,
    상기 피드포워드 증폭기는,
    주증폭기로서 하모닉 리액션 증폭기가 삽입되어 있는 주증폭기 경로와 선형 전달 경로에 입력 신호를 분배하는 분배기와,
    상기 주증폭기 경로의 출력 신호와 상기 선형 전달 경로의 출력 신호를 합성하고, 주증폭기 출력 전달 경로로의 입력 신호와 보조증폭기가 삽입되어 있는 왜곡 주입 경로로의 입력 신호를 생성하는 합성 분배기와,
    상기 주증폭기 출력 전달 경로의 출력 신호와 상기 왜곡 주입 경로의 출력 신호를 합성하여 출력하는 전력 합성기와,
    상기 전력 합성기의 출력 신호의 일부를 추출하는 제1 방향성 결합기와,
    상기 제1 방향성 결합기에 의해 추출된 신호에 기초하여, 상기 하모닉 리액션 증폭기의 동작점을 제어하는 제어부를 포함하고,
    상기 하모닉 리액션 증폭기는,
    상기 하모닉 리액션 증폭기에 입력된 신호를 2개로 분배하는 제2 분배기와,
    분배된 2개의 신호 중 일방이 주어지는 게이트를 가지고, 전력 증폭을 행하 는 제1 트랜지스터와,
    분배된 2개의 신호 중 타방이 주어지는 게이트를 가지고, 전력 증폭을 행하는 제2 트랜지스터와,
    상기 제1 및 제2 트랜지스터의 출력간을 2차 고조파 종단하는 2차 고조파 종단 회로와,
    상기 2차 고조파 종단된 2개의 신호를 전력 합성하고, 상기 하모닉 리액션 증폭기의 출력으로 하는 제2 전력 합성기와,
    상기 제1 및 제2 트랜지스터의 게이트 바이어스 전압을 상기 제어부의 제어에 따라서 각각 설정하는 2개의 게이트 바이어스 설정 회로를 포함하고,
    상기 제어 방법은,
    (a) 상기 피드포워드 증폭기의 출력 신호로부터 상기 피드포워드 증폭기의 입력 신호인 주파 성분과 상기 주증폭기에서 발생하는 대역외 왜곡 성분을 검출하고, 그들로부터 계산한 대역외 누설 전력비가 소정의 기준값 이하의 조건에서, 상기 피드포워드 증폭기의 전력 효율을 최대로 하도록 상기 하모닉 리액션 증폭기의 상기 제1 및 제2 트랜지스터의 게이트 바이어스 전압을 교대로 제어하는 공정을 포함하는 것을 특징으로 하는 피드포워드 증폭기의 제어 방법.
  7. 제6항에 있어서,
    상기 하모닉 리액션 증폭기는 또한 상기 제1 및 제2 트랜지스터의 드레인 바이어스 전압을 상기 제어부의 제어에 따라서 설정하는 제1 및 제2 드레인 바이어스 설정 회로를 포함하고,
    상기 제어 방법은 또한 (b) 상기 주파 성분과 상기 대역외 왜곡 성분을 검출하고, 그들로부터 계산한 대역외 누설 전력비가 소정의 기준값 이하의 조건에서, 상기 피드포워드 증폭기의 전력 효율을 최대로 하도록 상기 하모닉 리액션 증폭기의 상기 제1 및 제2 트랜지스터의 드레인 바이어스 전압을 교대로 제어하는 공정을 포함하는 것을 특징으로 하는 방법.
  8. 제6항 또는 제7항에 있어서,
    또한,
    (c) 상기 합성 분배기가 상기 왜곡 주입 경로에 출력한 신호 중의 주파 성분이 균일 또한 최소가 되도록 상기 주증폭기 경로의 신호의 이상량을 조정하는 공정과,
    (d) 상기 대역외 왜곡 성분의 전력을 최소로 하도록 상기 왜곡 주입 경로의 신호의 이상량을 조정하는 공정과,
    (e) 상기 대역외 왜곡 성분의 전력을 최소로 하도록 상기 왜곡 주입 경로의 신호의 감쇠량과 이상량을 조정하는 공정과,
    (f) 상기 공정 (c) 내지 (e)를 교대로 복수회 반복하는 공정을 포함하는 것을 특징으로 하는 방법.
KR1020090013288A 2008-02-20 2009-02-18 피드포워드 증폭기 및 그 제어 방법 Expired - Fee Related KR101043989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008038418A JP5052366B2 (ja) 2008-02-20 2008-02-20 高効率フィードフォワード増幅器の制御方法
JPJP-P-2008-038418 2008-02-20

Publications (2)

Publication Number Publication Date
KR20090090273A true KR20090090273A (ko) 2009-08-25
KR101043989B1 KR101043989B1 (ko) 2011-06-24

Family

ID=40638199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013288A Expired - Fee Related KR101043989B1 (ko) 2008-02-20 2009-02-18 피드포워드 증폭기 및 그 제어 방법

Country Status (5)

Country Link
US (1) US7902922B2 (ko)
EP (1) EP2093879B1 (ko)
JP (1) JP5052366B2 (ko)
KR (1) KR101043989B1 (ko)
CN (1) CN101515785B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159418B1 (ko) * 2009-12-07 2012-06-28 숭실대학교산학협력단 가상 접지 노드를 이용한 증폭기

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11036262B1 (en) * 2008-01-14 2021-06-15 Micro Mobio Corporation Radio frequency power amplifier with adjacent channel leakage correction circuit
JP5040703B2 (ja) * 2008-02-13 2012-10-03 住友電気工業株式会社 増幅器
WO2010007468A1 (en) 2008-07-16 2010-01-21 Freescale Semiconductor, Inc. Method and apparatus for detecting one or more predetermined tones transmitted over a communication network
JP5527047B2 (ja) 2010-06-29 2014-06-18 富士通株式会社 増幅装置
US8358228B2 (en) 2011-06-14 2013-01-22 Analog Devices, Inc. Method for modifying the LMS algorithm to reduce the effect of correlated perturbations
US9071302B2 (en) 2011-09-06 2015-06-30 Apple Inc. Radio-frequency power amplifier circuitry with power supply voltage optimization capabilities
US8514007B1 (en) 2012-01-27 2013-08-20 Freescale Semiconductor, Inc. Adjustable power splitter and corresponding methods and apparatus
US9203348B2 (en) 2012-01-27 2015-12-01 Freescale Semiconductor, Inc. Adjustable power splitters and corresponding methods and apparatus
US9225291B2 (en) * 2013-10-29 2015-12-29 Freescale Semiconductor, Inc. Adaptive adjustment of power splitter
US9774299B2 (en) 2014-09-29 2017-09-26 Nxp Usa, Inc. Modifiable signal adjustment devices for power amplifiers and corresponding methods and apparatus
US9829910B2 (en) * 2015-01-16 2017-11-28 Brock Franklin Roberts Harmonic arbitrary waveform generator
US9503028B2 (en) * 2015-01-30 2016-11-22 Mitsubishi Electric Research Laboratories, Inc. Three-way sequential power amplifier system for wideband RF signal
CN106452383A (zh) * 2015-08-06 2017-02-22 中兴通讯股份有限公司 一种调节功率放大器的方法和装置
US9647611B1 (en) 2015-10-28 2017-05-09 Nxp Usa, Inc. Reconfigurable power splitters and amplifiers, and corresponding methods
EP3297157B1 (en) * 2016-09-14 2020-11-04 Rohde & Schwarz GmbH & Co. KG Design methods for multi-path amplifiers and multi-path amplifier
US11444579B2 (en) 2017-12-29 2022-09-13 Telefonaktiebolaget Lm Ericsson (Publ) Super-linear power amplifiers with adaptive biasing
US11515617B1 (en) 2019-04-03 2022-11-29 Micro Mobio Corporation Radio frequency active antenna system in a package
KR102080202B1 (ko) * 2019-08-23 2020-02-21 주식회사 패러다임 선형 전력 증폭 장치
WO2022168189A1 (ja) * 2021-02-03 2022-08-11 三菱電機株式会社 受信装置及びａ／ｄ変換方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682998B2 (ja) * 1986-07-30 1994-10-19 日本電信電話株式会社 電力増幅器
JPH07240638A (ja) * 1994-03-01 1995-09-12 Sumitomo Electric Ind Ltd 高周波増幅器
JP3360464B2 (ja) 1995-02-13 2002-12-24 松下電器産業株式会社 フィードフォワード増幅器
JP3361657B2 (ja) * 1995-07-20 2003-01-07 松下電器産業株式会社 フィードフォワード増幅器の制御装置および制御方法
RU2142670C1 (ru) 1995-11-16 1999-12-10 Самсунг Электроникс Ко., Лтд. Устройство линейного усиления мощности
KR100259849B1 (ko) 1997-12-26 2000-06-15 윤종용 파일럿 톤 호핑을 이용한 피드 포워드 선형 전력 증폭 방법
US6320464B1 (en) 1999-03-13 2001-11-20 Ntt Mobile Communications Network, Inc. Feedforward amplifier
JP3995130B2 (ja) * 1999-03-29 2007-10-24 株式会社日立国際電気 フィードフォワード増幅器
JP4786021B2 (ja) * 2000-09-05 2011-10-05 三菱電機株式会社 高周波増幅器、フィードフォワード増幅器および歪み補償増幅器
JP2002368547A (ja) * 2001-06-11 2002-12-20 Hitachi Kokusai Electric Inc 歪み改善回路
US6756844B2 (en) * 2001-08-07 2004-06-29 Hitachi Kokusai Electric Inc. Distortion compensation amplification apparatus of feed forward type and adaptive pre-distortion type
CN100576767C (zh) * 2005-06-03 2009-12-30 株式会社Ntt都科摩 多频带用前馈放大器
JP2007221418A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd Ｅｅｒシステムを用いた電力増幅装置および電力増幅方法
JP4486620B2 (ja) * 2006-06-23 2010-06-23 株式会社エヌ・ティ・ティ・ドコモ マルチバンドドハティ増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159418B1 (ko) * 2009-12-07 2012-06-28 숭실대학교산학협력단 가상 접지 노드를 이용한 증폭기

Also Published As

Publication number Publication date
CN101515785A (zh) 2009-08-26
EP2093879B1 (en) 2012-10-24
US7902922B2 (en) 2011-03-08
US20090315622A1 (en) 2009-12-24
CN101515785B (zh) 2011-09-28
JP2009200678A (ja) 2009-09-03
EP2093879A1 (en) 2009-08-26
JP5052366B2 (ja) 2012-10-17
KR101043989B1 (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
KR101043989B1 (ko) 피드포워드 증폭기 및 그 제어 방법
KR100362925B1 (ko) 피드포워드 증폭기
US10298177B2 (en) N-way doherty distributed power amplifier with power tracking
US6392483B2 (en) Feed-forward amplifier
KR101669173B1 (ko) 베이스밴드-도출형 광대역 ｒｆ 디지털 전치 왜곡 시스템
KR100597157B1 (ko) 고주파 증폭기
KR101128487B1 (ko) 전력 증폭기 선형화 방법 및 장치
Yusoff et al. Linearity improvement in RF power amplifier system using integrated auxiliary envelope tracking system
WO2013136860A1 (ja) 送信装置および送信方法
JP2011009923A (ja) 包絡線追跡電源の電源回路、電力増幅器及び無線基地局
CN100411307C (zh) 发送方法及发送装置
Kim et al. Highly linear three-way Doherty amplifier with uneven power drive for repeater system
Darraji et al. RF/DSP codesign methodology of enhanced Doherty amplifiers
JP2007243491A (ja) 増幅回路
JP4052834B2 (ja) 増幅回路
Markos et al. A 50 W unsymmetrical GaN Doherty amplifier for LTE applications
KR101131910B1 (ko) 이동통신시스템의 출력단
JP3827130B2 (ja) フィードフォワード増幅器
JP4014404B2 (ja) 歪補償回路
Watkins et al. > 41% efficient 10W envelope modulated LTE downlink power amplifier
JP2007243492A (ja) 放送用増幅回路
Kumar et al. A Novel Analog Predistortion Technique for LTE Communication Systems
Honarvar et al. Power amplifier linearization using feedforward technique for wide band communication system
JP2006186838A (ja) 歪生成器及び低歪増幅器
Sim et al. Analysis and design of Doherty power amplifiers for digital pre-distortion linearizer

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090218

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100827

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110530

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110617

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110620

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140530

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150515

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170509